JPH08148556A

JPH08148556A - 半導体装置およびその製造方法

Info

Publication number: JPH08148556A
Application number: JP28202094A
Authority: JP
Inventors: Shigeki Teramoto; 茂樹寺本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-11-16
Filing date: 1994-11-16
Publication date: 1996-06-07

Abstract

(57)【要約】【構成】本発明を適用したゲートアレイは、ＣＭＯＳ
トランジスタが形成されたシリコン基板１上に平坦化膜
３、エッチング停止用絶縁膜４が設けられ、この上に積
層パターン１３が複数形成されてなる。積層パターン１
３は、配線パターン６と、該配線パターン６の直下にて
これと同一パターンにて異方的に形成された層間絶縁膜
５とからなる。この半導体装置は、エッチング停止用絶
縁膜４を成膜後、層間絶縁膜５と配線パターン６との形
成工程を３回繰り返し、その後、配線パターン６をマス
クとし、エッチング停止用絶縁膜４をエッチング・スト
ッパとした層間絶縁膜５の異方性エッチングを行うこと
によって製造する。【効果】配線ピッチを広げることなく、配線パターン
間の寄生容量を大幅に低減でき、半導体装置の高速化、
低消費電力化が達成できる。また、駆動電流の低減によ
り、半導体装置の今後一層の微細化・高集積化に貢献で
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、配線パターン間の寄生
容量を低減可能な構造を有する半導体装置に関し、この
ような半導体装置を実現するための製造方法に関する。

【０００２】

【従来の技術】ＶＬＳＩ，ＵＬＳＩ等にみられるように
半導体装置の高集積化，高密度化が進行するに伴い、デ
バイス・チップ上では配線部分の占める割合が増大する
傾向にあり、これによるチップ面積の大型化を防止する
ため、配線パターンの多層化が進展している。そして、
この多層化された配線パターンの信頼性を確保するため
に、層間絶縁膜の平坦化が進められている。

【０００３】また、一方では、半導体装置の低消費電力
化も図られており、配線パターン間の寄生容量を低減さ
せることが求められている。寄生容量を低減させる方法
としては、配線ピッチを広げる方法や、配線パターン間
に存在する層間絶縁膜の構成材料を低誘電率化する方法
が考えられる。

【０００４】

【発明が解決しようとする課題】しかしながら、寄生容
量を低減させるには、デザイン・ルールを緩めて配線ピ
ッチを広げると、これは半導体装置の高密度化に逆行す
ることとなる。また、層間絶縁膜を厚膜化すれば、コン
タクト・ホールのアスペクト比が高くなるため、加工が
困難となる。

【０００５】層間絶縁膜の構成材料を低誘電率化するこ
とができれば、配線ピッチを広げることなく、寄生容量
を低減させることができるが、多層配線構造の半導体装
置に適用するに十分な平坦化が困難であること、加工性
に劣ること等の理由で従来用いられてきたＳｉＯ系材料
に代わる材料は見い出されていない。

【０００６】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、多層配線構造を有する半導体
装置において、配線ピッチを広げることなく、配線パタ
ーン間の寄生容量を低減させることが可能な構造を有す
る半導体装置を提供することを目的とする。また、この
ような半導体装置を実現するための製造方法を提供する
ことを目的とする。

【０００７】

【課題を解決するための手段】本発明は、上述の目的を
達成するために提案されたものであり、多層配線構造を
有する半導体装置において、層間絶縁膜が各配線パター
ンの直下にのみ、該配線パターンと同一パターンで異方
的に形成されているものである。

【０００８】即ち、この半導体装置においては、各配線
パターンの下面のみがその直下の層間絶縁膜によって支
持されており、該配線パターンの上面および側面の殆ど
の部分が空気に晒されている。例えば、上下の配線パタ
ーン同士が三次元的に交差する領域においても、上層側
の配線パターンの垂直投影部分でのみ層間絶縁膜が両配
線パターン間の絶縁を担うが、他の部分での配線パター
ン間の絶縁は全て空気が担っている。

【０００９】ここで、前記基体は、シリコン等からなる
基板に種々のトランジスタ等の素子が複数形成されたも
のであり、該素子における電極が前記配線パターンに接
続されることにより、所望の回路が構成されるものであ
って好適である。

【００１０】このような半導体装置を製造するには、基
体上に層間絶縁膜を成膜する工程と該層間絶縁膜上に配
線パターンを形成する工程とを少なくとも２回ずつ繰り
返した後、前記配線パターンをマスクとした前記層間絶
縁膜の異方性エッチングを行えばよい。

【００１１】なお、最上層の配線パターンを形成したと
きには下層側の配線パターンは層間絶縁膜中に埋没して
いるが、配線パターンに対するエッチング選択比を確保
しながら層間絶縁膜を異方性エッチングすれば、新しく
露出した配線パターンが順次エッチング・マスクとして
機能するようになるため、層間絶縁膜は最終的には、配
線パターンの直下にのみ残ることとなる。

【００１２】配線パターンを構成する材料としては、Ａ
ｌ−Ｓｉ系材料、Ａｌ−Ｃｕ系材料、Ａｌ−Ｓｉ−Ｃｕ
系材料、各種高融点金属、該高融点金属シリサイド、不
純物含有ポリシリコン、ポリサイド、Ｃｕ等が挙げられ
る。但し、層間絶縁膜の異方性エッチングを行うに際し
てエッチング・マスクとして機能するためには、あるエ
ッチング条件下にて層間絶縁膜よりもエッチング速度が
十分に遅い材料を選択する必要がある。このため、例え
ば、層間絶縁膜として従来公知のＳｉＯ系材料を用い、
フッ素系ガスを用いてエッチングを行うならば、Ａｌ−
Ｓｉ系材料、Ａｌ−Ｃｕ系材料、Ａｌ−Ｓｉ−Ｃｕ系材
料等より配線パターンを構成して好適である。なお、配
線パターンの下層側には密着層やバリヤメタルが形成さ
れていてもよく、これらを構成する材料は何等限定され
ない。

【００１３】また、本発明に係る半導体装置において
は、配線パターンの表層部に反射防止膜が設けられてい
てもよい。即ち、上述のような層間絶縁膜の異方性エッ
チングは、配線パターンを形成するためのフォトリソグ
ラフィに用いた反射防止膜を該配線パターンの表層部に
存続させた状態で行ってもよい。そして、この反射防止
膜が、層間絶縁膜の異方性エッチングを行うエッチング
条件下で該層間絶縁膜よりもエッチング速度が十分に遅
い材料より構成されていれば、この異方性エッチングの
終了後も、配線パターンの表層部に残存することとな
る。

【００１４】なお、このように反射防止膜と層間絶縁膜
とのエッチング選択比が確保できる場合には、層間絶縁
膜の異方性エッチングを行うに際して、この反射防止膜
が実質的なエッチング・マスクとして働くため、配線パ
ターンにおいて実際に配線として働く部分は層間絶縁膜
とのエッチング選択比を十分に確保できない材料より構
成されていても構わない。例えば、層間絶縁膜として従
来公知のＳｉＯ系材料を用い、フッ素系ガスを用いてエ
ッチングを行うに際して、反射防止膜をエッチング・マ
スクとして用いるならば、該反射防止膜を、アモルファ
スシリコンやＴｉＮ，ＴｉＯＮ，ＴｉＷ等のチタン化合
物より構成して好適である。

【００１５】ところで、上述の異方性エッチングは、前
記基体に対するエッチング選択比も確保しながら行うこ
とが必要である。このため、前記層間絶縁膜の成膜前に
前記基体の表面を予めエッチング停止用絶縁膜で被覆し
ておき、該エッチング停止用絶縁膜に対してエッチング
選択比を確保しながら前記異方性エッチングを行って好
適である。このエッチング停止用絶縁膜を構成する材料
としては、配線パターンあるいはこれを被覆する反射防
止膜に対してエッチング選択比を確保しながら層間絶縁
膜を異方性エッチングできるエッチング条件下で、層間
絶縁膜よりもエッチング速度が十分に遅い材料であれば
よい。このため、層間絶縁膜、配線パターンあるいは反
射防止膜として上述したような材料を用い、エッチング
・ガスとしてフッ素系ガスを用いるならば、エッチング
停止用絶縁膜として窒化シリコン（ＳｉＮ）系材料膜を
使用して好適である。

【００１６】上述のようにして異方性エッチングを行う
ことにより形成された前記複数の配線パターンとこの直
下の前記層間絶縁膜とからなる積層パターンは、耐水性
や耐腐蝕性、積層パターンの強度を補うために、該層間
絶縁膜よりも誘電率が低い絶縁膜にて被覆されてもよ
い。また、前記積層パターンを保護膜にて被覆するか、
あるいは、該積層パターンを誘電率が低い絶縁膜にて被
覆してから、さらにこの上を保護膜にて被覆してもよ
い。

【００１７】前記誘電率の低い絶縁膜は、たとえ積層パ
ターン間を完全に埋め込んでしまっても、従来の半導体
装置よりは配線パターン間の寄生容量を低減できるが、
寄生容量低減の観点から、薄くコンフォーマルに成膜さ
れた方が好ましい。この絶縁膜の材料としては特に限定
されないが、ポリイミド系樹脂、エポキシ系樹脂等の樹
脂モールド材が挙げられる。一方、前記保護膜が層間絶
縁膜よりも誘電率が高い材料よりなり、該保護膜を積層
パターンに直接被覆させる場合には、該保護膜にて積層
パターン間が埋め込まれることがないように、薄くコン
フォーマルに被覆する必要がある。この保護膜として
は、通常半導体装置のパッシベーション膜として使用さ
れる材料であれば特に限定されず、ＳｉＮ系絶縁膜やＳ
ｉＯＮ系絶縁膜が使用できる。

【００１８】ところで、上述したような半導体装置は、
セラミックパッケージ等の中に密閉収納され、外気から
遮断された状態に維持させてもよい。なお、該パッケー
ジ内は真空としてもよいし、不活性ガス等を封入しても
よい。このような場合には、積層パターンを層間絶縁膜
よりも誘電率の低い絶縁膜や保護膜にて被覆せずとも、
吸湿や腐蝕等による半導体装置の特性劣化を防止するこ
とができるため、配線パターン間の絶縁を気体あるいは
真空にて行うことも十分に可能となる。

【００１９】

【作用】層間絶縁膜が各配線パターンの直下にのみ、該
配線パターンと同一パターンで異方的に形成された半導
体装置における配線パターン間の絶縁は、上下の配線パ
ターン同士が三次元的に交差する領域にて上層側の配線
パターンの垂直投影部分でのみ層間絶縁膜が担う他は、
全て空気が担っている。この空気の誘電率は通常層間絶
縁膜として用いられるＳｉＯ系材料の誘電率の約１／４
であるため、配線パターン間を空気によって絶縁すれ
ば、該配線パターン間の寄生容量を大幅に低減させるこ
とができる。したがって、配線ピッチを広げることな
く、半導体装置の高速化、低消費電力化が達成できる。

【００２０】このような半導体装置は、配線パターンを
マスクとして層間絶縁膜を異方性エッチングすることに
よって容易に得られる。なお、配線パターン形成のため
のフォトリソグラフィに用いた反射防止膜が、層間絶縁
膜とのエッチング選択比を十分に確保できる材料よりな
る場合、この反射防止膜を存続させた状態で層間絶縁膜
の異方性エッチングを行えるため、既存のプロセスとの
整合性もよい。

【００２１】また、層間絶縁膜の成膜前に基体の表面を
予め、層間絶縁膜とのエッチング選択比が確保できるエ
ッチング停止用絶縁膜で被覆しておけば、層間絶縁膜の
異方性エッチングによって基体が侵食される虞れがな
い。

【００２２】さらに、複数の配線パターンとこの直下の
前記層間絶縁膜とからなる積層パターンを該層間絶縁膜
よりも誘電率が低い絶縁膜にて被覆すれば、該積層パタ
ーンの強度を補え、倒壊を防止できる。また、前記積層
パターンを保護膜にて被覆すれば、半導体装置の耐水
性、耐腐蝕性を向上させることができる。

【００２３】

【実施例】以下、本発明を適用した具体的な実施例につ
いて、図面を参照しながら説明する。ここでは、本発明
をＡＳＩＣ（特定用途向け専用ＩＣ）のゲートアレイに
適用した。

【００２４】本実施例に係る半導体装置は、図１に示さ
れるように、シリコン基板１にウェル領域２が設けら
れ、ＣＭＯＳトランジスタが形成されたウェハ上に３層
構造の配線パターンが形成されたものである。

【００２５】具体的には、ＣＭＯＳトランジスタが形成
されたシリコン基板１上には、全面に亘ってＳｉＯ系材
料よりなる平坦化膜３が設けられており、該平坦化膜３
上にはＳｉＮ系材料よりなるエッチング停止用絶縁膜４
が全面に亘って形成されている。

【００２６】そして、該エッチング停止用絶縁膜４上に
は、３層に亘ってＡｌ−１％Ｓｉよりなる複数の配線パ
ターン６が設けられ、各配線パターン６の直下には、該
配線パターン６と同一パターンを有するＳｉＯ系材料よ
りなる層間絶縁膜５が設けられている。即ち、第１層目
の配線パターン７は、これと同パターンを有する第１層
目の層間絶縁膜１０にて支持されて積層パターン１３を
構成しており、第２層目の配線パターン８は、これと同
パターンを有する第２層目の層間絶縁膜１１およびこの
下の第１層目の層間絶縁膜１０にて支持されて積層パタ
ーン１３を構成している。同様に、第３層目の配線パタ
ーン９も、これと同パターンを有する第３層目の層間絶
縁膜１２と、この下の第２の層目の層間絶縁膜１１、第
１層目の層間絶縁膜１０にて支持されて積層パターン１
３を構成している。

【００２７】なお、第１層目の配線パターン７は、第１
層目の層間絶縁膜１０、エッチング停止用絶縁膜４、平
坦化膜３を貫通して開口されたコンタクトホール１６に
導電材料が埋め込まれてなるプラグを介してＣＭＯＳト
ランジスタの所定の電極１７と接続している。また、図
示しないが、第２層目の配線パターン８や第３層目の配
線パターン９も他の断面ではＣＭＯＳトランジスタの電
極１７あるいは他の配線パターン６と接続している。

【００２８】図１においては、各配線パターン６が紙面
に垂直方向に伸びる直線パターンにて、上下の配線パタ
ーン６同士が三次元的に重ならないように形成された領
域を示したが、実際には、図２に示されるように、上下
の配線パターン６同士が三次元的に交差する領域もあ
る。ここでは、第１層目の配線パターン７と第２層目の
配線パターン８、第２の配線パターン８と第３の配線パ
ターン９とがそれぞれ「ねじれ」の位置関係となってお
り、第１層目の配線パターン７と第２層目の配線パター
ン８とは、第２層目の層間絶縁膜１１を介して交差し、
第２層目の配線パターン８と第３層目の配線パターン９
とは、第３層目の層間絶縁膜１２を介して交差してい
る。

【００２９】以上のような構成を有する半導体装置にお
いては、図１にて示される領域では、第２層目の配線パ
ターン８同士、第３層目の配線パターン同士といった同
じ高さ位置の配線パターン６間の絶縁、および、第１層
目の配線パターン７と第２層目の配線パターン８、第２
層目の配線パターン８と第９層目の配線パターン９とい
った異なる高さ位置の配線パターン６同士の絶縁が全て
空気によってなされている。

【００３０】また、図２にて示されるような第１層目の
配線パターン７と第２層目の配線パターン８とが三次元
的に交差する領域では、第２層目の配線パターン８の垂
直投影部分でのみ第２層目の層間絶縁膜１１が両者の絶
縁を担うが、図中、矢印Ａにて示される部分の絶縁は空
気が担っている。同様に、第２層目の配線パターン８と
第３層目の配線パターン９とが三次元的に交差する領域
では、第３層目の配線パターン９の垂直投影部分でのみ
第３層目の層間絶縁膜１２が両者の絶縁を担うが、図
中、矢印Ｂにて示される部分の絶縁は空気が担ってい
る。

【００３１】このため、本実施例に係る半導体装置にお
いては、隣接する配線パターン６間に蓄積される電荷を
最低限に抑えられ、寄生容量の低減が達成できる。

【００３２】なお、本実施例においては、配線パターン
６がＡｌ−１％Ｓｉのみよりなるものについて示した
が、図３に示されるように、該配線パターン６の表層部
にアモルファスシリコン等よりなる反射防止膜２０が設
けられていてもよく、また、図示しないが、該配線パタ
ーン６の下層側には密着層やバリヤメタルが形成されて
いてもよい。

【００３３】実施例２本実施例では、配線パターン６とこの直下の層間絶縁膜
５とからなる積層パターン１３が、層間絶縁膜５よりも
誘電率が低い絶縁膜（以下、低誘電率膜と記す。）と、
保護膜とに被覆されてなる半導体装置について説明す
る。

【００３４】具体的には、本実施例に係る半導体装置
は、エッチング停止用絶縁膜４より下方の構造および、
該エッチング停止用絶縁膜４の上方に設けられた積層パ
ターン１３の構造も実施例１と同様であるが、図４に示
されるように、各積層パターン１３が低誘電率膜１４と
保護膜１５とによって被覆されているものである。

【００３５】ここで、低誘電率膜１４および保護膜１５
は積層パターン１３間を埋め込まないように、薄くコン
フォーマルに成膜されている。なお、上記低誘電率膜１
４としてはポリイミド系樹脂を用い、上記保護膜１５と
してはＳｉＮ系材料を用いた。

【００３６】なお、図４においては、各配線パターン６
が紙面に垂直方向に伸びる直線パターンにて、上下の配
線パターン６同士が三次元的に重ならないように形成さ
れた領域のみを示したが、上下の配線パターン６同士が
三次元的に交差する領域もあり、このような領域におい
ても、上述したような低誘電率膜１４および保護膜１５
が形成されている。

【００３７】以上のような構成を有する半導体装置は、
配線パターン６間の寄生容量を低減できると共に、耐水
性や耐腐蝕性、積層パターン１３の強度も向上してい
る。

【００３８】実施例３以下、上述したような構成を有する半導体装置の製造方
法について説明する。本実施例では、実施例１にて示さ
れた半導体装置の製造方法について図５〜図７および図
１を参照しながら説明する。

【００３９】先ず、図５に示されるように、ウェル領域
２が形成され常法に従ってＣＭＯＳトランジスタが形成
されたシリコン基板１上に常圧ＣＶＤによりＳｉＯ系材
料よりなる平坦化膜３を５００ｎｍなる膜厚に成膜した
後、ＬＰ−ＣＶＤ法によりＳｉＮ系材料よりなるエッチ
ング停止用絶縁膜４を全面に亘って１００ｎｍなる膜厚
に成膜した。

【００４０】次に、常圧ＣＶＤによりＳｉＯ系材料より
なる第１層目の層間絶縁膜１０を４００ｎｍなる膜厚に
成膜した後、フォトリソグラフィおよびエッチングによ
って、下層に設けられたＣＭＯＳトランジスタの所定の
電極１７に臨むコンタクトホール１６を開口した。そし
て、該コンタクトホール１６を埋め込みながら、Ａｌ−
１％Ｓｉよりなる配線層１８を成膜した後、フォトレジ
スト塗膜を形成してフォトリソグラフィを行い、図６に
示されるような所望の配線パターン形状を有するレジス
ト・パターン１９を形成した。その後、該レジスト・パ
ターン１９をマスクとした配線層１８のエッチングを行
って、第１層目の配線パターン７を形成した。なお、レ
ジスト・パターン１９はアッシングによって除去した。

【００４１】さらに、第１層目の層間絶縁膜１０や第１
層目の配線パターン７を形成する工程と同様にして、該
第１層目の配線パターン７を被覆して平坦化するごとく
第２層目の層間絶縁膜１１を成膜し、この上に第２層目
の配線パターン８を形成した。さらにまた、該第２層目
の配線パターン８を被覆して平坦化するごとく第３層目
の層間絶縁膜１２を成膜し、この上に第３層目の配線パ
ターン９を形成した。なお、第２層目の配線パターン８
および第３層目の配線パターン９も、他の断面ではＣＭ
ＯＳトランジスタの電極あるいは他の配線パターン６に
それぞれコンタクトしている。これによって、図７に示
されるように、エッチング停止用絶縁膜４上に、３層の
層間絶縁膜５を介して３層構造の配線パターン６が形成
された。

【００４２】そして、このウェハをＥＣＲプラズマ・エ
ッチング装置のウェハ載置電極上にセットし、一例とし
て下記の条件で層間絶縁膜５をエッチングした。

【００４３】エッチング条件エッチングガス：Ｃ₆Ｆ₆ 流量２０ｓｃｃｍガス圧：０．６５Ｐａマイクロ波パワー：１５００Ｗ（２．４５ＧＨ
ｚ）ＲＦバイアス・パワー：２００Ｗ（８００ｋＨｚ）ウェハ載置電極温度：２０℃ ここでは、大きなマイクロ波パワーを投入してＥＣＲ放
電を行うことにより、Ｃ₆Ｆ₆の解離が進行し、イオン
密度が１０¹¹イオン／ｃｍ³のオーダーの高密度プラズ
マが生成された。上記エッチング過程では、この高密度
プラズマ中に生成する大量のＣＦ⁺により層間絶縁膜５
のエッチングが高速に進行した。また、下地のエッチン
グ停止用絶縁膜４が露出した時点でも、プラズマ中に過
剰なＦ^＊が生成していないために、下地のエッチング停
止用絶縁膜４に対して約３０の高い選択性が達成され
た。なお、このエッチング過程では、図示されない炭素
ポリマーの堆積が若干みられる。この炭素系ポリマー
は、層間絶縁膜５のエッチング領域ではここからスパッ
タ・アウトされるＯ原子の燃焼作用により除去される
が、配線パターン６の表面の保護、エッチング停止用絶
縁膜４の露出面の保護に寄与した。

【００４４】このエッチングの結果、図１に示されるよ
うに、各配線パターン６にマスクされていない領域の層
間絶縁膜５がエッチング除去されて下地のエッチング停
止用絶縁膜４が露出し、各配線パターン６の直下のみの
層間絶縁膜５が該配線パターン６と同一パターンにて異
方的に残された。これにより、配線パターン６とこの直
下の層間絶縁膜５とからなる積層パターン１３が、エッ
チング停止用絶縁膜４を浸触することなく形成された。

【００４５】なお、ここでは、図５〜図７、図１のごと
く、各配線パターン６が紙面に垂直方向に伸びる直線パ
ターンにて上下の配線パターン６同士が重ならないよう
に形成された領域を示す図面を用いて製造方法について
説明したが、この製造方法によって図２に示されるよう
な上下の配線パターン６同士が三次元的に交差する領域
も同時に形成された。

【００４６】実施例４本実施例では、配線パターン６の表層部を反射防止膜に
て被覆した状態で層間絶縁膜５の異方性エッチングを行
う例について、図８、図９および図３を用いて説明す
る。

【００４７】先ず、ＣＭＯＳトランジスタが形成された
シリコン基板１上に平坦化膜３、エッチング停止用絶縁
膜４、第１層目の層間絶縁膜１０を成膜した後、ＣＭＯ
Ｓトランジスタの所定の電極１７に臨むコンタクトホー
ル１６を開口し、該コンタクトホール１６を埋め込みな
がら配線層１８を形成する工程までは実施例４と同様に
行い、続いて、該配線層１８上にアモルファスシリコン
よりなる反射防止膜２０を成膜した。

【００４８】その後、フォトレジスト塗膜を形成して配
線層１８からの強い反射光を防止しながらフォトリソグ
ラフィを行い、図８に示されるような所望の配線パター
ン形状を有するレジスト・パターン１９を形成した。そ
して、該レジスト・パターン１９をマスクとした配線層
１８のエッチングを行って、第１層目の配線パターン７
を形成した。なお、レジスト・パターン１９はアッシン
グにより除去した。

【００４９】さらに、第１層目の層間絶縁膜１０や第１
層目の配線パターン７を形成する工程と同様にして、第
２層目の層間絶縁膜１１、表層部が反射防止膜２０にて
被覆された第２層目の配線パターン８、第３層目の層間
絶縁膜１２、表層部が反射防止膜２０にて被覆された第
３層目の配線パターン９を順に形成した。これによっ
て、図９に示されるように、エッチング停止用絶縁膜４
上に、３層の層間絶縁膜５を介して３層構造の配線パタ
ーン６が形成された。

【００５０】そして、このウェハをＩＣＰエッチング装
置のウェハ載置電極上にセットし、一例として下記の条
件で層間絶縁膜５をエッチングした。

【００５１】エッチング条件エッチングガス：Ｃ_６Ｆ₆ 流量２０ｓｃｃ
ｍガス圧：０．６５ＰａＲＦ電源パワー：２５００Ｗ（２ｋＨｚ）ＲＦバイアス・パワー：５０Ｗ（１．８ＭＨｚ）ウェハ載置電極温度：０℃ このエッチング過程では、ＩＣＰエッチング装置内で生
成されるイオン密度１０¹²イオン／ｃｍ³のオーダーの
高密度プラズマにより、ＣＦ⁺を主エッチング種とした
層間絶縁膜５のエッチングが進行した。また、下地のエ
ッチング停止用絶縁膜４が露出した時点でも、プラズマ
中に過剰なＦ^*が生成していないために、下地のエッチ
ング停止用絶縁膜４に対して高い選択性が達成された。
また、炭素ポリマーの堆積により反射防止膜２０の表面
の保護もなされた。

【００５２】このエッチングの結果、図３に示されるよ
うに、反射防止膜２０にマスクされていない領域の層間
絶縁膜５がエッチング除去されて、各配線パターン６の
直下のみの層間絶縁膜５が該配線パターン６と同一パタ
ーンにて残された。このため、反射防止膜２０にて表層
部が被覆された配線パターン６とこの直下の層間絶縁膜
５とからなる積層パターン１３が、エッチング停止用絶
縁膜４を浸触することなく形成された。

【００５３】なお、上述の工程によって、各配線パター
ン６が紙面に垂直方向に伸びる直線パターンにて上下の
配線パターン６同士が重ならないように形成された領域
のみならず、図示しない上下の配線パターン６同士が三
次元的に交差する領域も同時に形成された。

【００５４】実施例５本実施例では、積層パターン１３が低誘電率膜１４と保
護膜１５とで被覆された実施例２の半導体装置の製造方
法について説明する。

【００５５】具体的には、積層パターン１３を形成する
工程までは、実施例４と同様にして行った後、ポリイミ
ド系樹脂よりなる低誘電率膜１４を積層パターン１３間
を埋め込まないように、薄くコンフォーマルに塗布する
ことによって積層パターンを被覆した。その後、該低誘
電率膜１４を被覆するごとく、有機Ｓｉ化合物を原料ガ
スとしたプラズマＣＶＤによってＳｉＮ系材料よりなる
保護膜１５を薄くコンフォーマルに成膜した。これによ
って、図４にて示される実施例２の半導体装置が製造さ
れた。

【００５６】なお、図示しないが、上述の工程によっ
て、上下の配線パターン６同士が三次元的に交差する領
域においても低誘電率膜１４および保護膜１５が同時に
形成された。

【００５７】以上、本発明に係る半導体装置およびその
製造方法を適用した具体例について説明したが、本発明
は上述の実施例に限定されるものではない。例えば、配
線パターン、反射防止膜、層間絶縁膜、エッチング停止
用絶縁膜等を構成する材料も上述したものに限られず、
所定のエッチング選択比等の条件を満たすものであれ
ば、従来公知の材料がいずれも使用可能である。

【００５８】なお、配線パターンと層間絶縁膜とのエッ
チング選択比、該層間絶縁膜とエッチング停止用絶縁膜
とのエッチング選択比を確保しながら、層間絶縁膜の異
方性エッチングを行うには、例えば、イオン密度１０¹¹
イオン／ｃｍ³以上の高密度プラズマを生成可能なエッ
チング装置内で、一般式Ｃ_xＦ_y（但し、ｘｙは自然数
であり、ｙ≦ｘ＋２の関係を満たす。）で表されるフル
オロカーボン系化合物を主体とするエッチング・ガスの
プラズマを生成させて好適である。かかる１０¹¹イオン
／ｃｍ³以上のイオン密度を生成可能な高密度エッチン
グ装置としては、有磁場マイクロ波プラズマ（ＥＣＲプ
ラズマ）、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐ
ｌｅｄＰｌａｓｍａ）の他に、ヘリコン波プラズマ、
ホロー・アノード型プラズマ、ヘリカル共振器プラズマ
等を用いたものが挙げられる。また、上記フルオロカー
ボン系化合物の一例としては、ヘキサフルオロベンゼン
（Ｃ₆Ｆ₆）の他に、テトラフルオロエチレン（Ｃ₂Ｆ
₄）、ヘキサフルオロブタジエン（Ｃ₄Ｆ₆）、テトラ
フルオロシクロプロペン（ｃ−Ｃ₃Ｆ₄）、オクタフル
オロシクロビシクロ［２，２，１］ヘプタジエン（Ｃ₇
Ｆ₈）等を挙げることができる。

【００５９】また、上述した実施例においては、配線パ
ターン６とＣＭＯＳトランジスタの電極とのコンタクト
を図るプラグを、配線パターン６の構成材料であるＡｌ
−１％Ｓｉによって構成したが、タングステン等をブラ
ンケット法等にて埋め込んだものであってもよい。

【００６０】さらに、半導体装置の構成自体も上述した
実施例に限定されず、また、この半導体装置がセラミッ
クパッケージ等の中に密閉収納され、外気から遮断され
た状態に維持されるようにしてもよい。

【００６１】

【発明の効果】以上の説明から明らかなように、本発明
を適用すると、配線ピッチを広げることなく、配線パタ
ーン間の寄生容量を大幅に低減させることができ、半導
体装置の高速化、低消費電力化が達成できる。また、駆
動電流を低減することも可能であり、これにより、その
寸法をより縮小したゲートの使用が可能となるため、今
後一層進むであろう半導体装置の微細化・高集積化に貢
献できる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の一構成例のある領域
を示す模式的断面図である。

【図２】本発明に係る半導体装置の一構成例の他の領域
を示す模式的斜視図である。

【図３】本発明に係る半導体装置の他の構成例を示す模
式的断面図である。

【図４】本発明に係る半導体装置のさらに他の構成例を
示す模式的断面図である。

【図５】図１の半導体装置を製造する工程において、Ｃ
ＭＯＳトランジスタが形成されたシリコン基板上に平坦
化膜およびエッチング停止用絶縁膜が成膜された状態を
示す模式的断面図である。

【図６】図５のウェハに対して、第１層目の層間絶縁膜
および配線層を形成後、レジスト・パターンが形成され
た状態を示す模式的断面図である。

【図７】図６のウェハに対して、配線層をパターニング
後、３層に亘って層間絶縁膜および配線パターンが形成
された状態を示す模式的断面図である。

【図８】図３の半導体装置を製造する工程において、第
１層目の層間絶縁膜および配線層を形成後、反射防止膜
を成膜してからレジスト・パターンが形成された状態を
示す模式的断面図である。

【図９】図７のウェハに対して、配線層をパターニング
後、３層に亘って層間絶縁膜および配線パターンが形成
された状態を示す模式的断面図である。

【符号の説明】

１シリコン基板２ＣＭＯＳトランジスタ３平坦化膜４エッチング停止用絶縁膜５層間絶縁膜６配線パターン１３積層パターン１４低誘電率膜１５保護膜１８配線層１９レジスト・パターン２０反射防止膜

Claims

【特許請求の範囲】

【請求項１】多層配線構造を有する半導体装置におい
て、層間絶縁膜が各配線パターンの直下にのみ、該配線パタ
ーンと同一パターンで異方的に形成されていることを特
徴とする半導体装置。
【請求項２】前記配線パターンの表層部が反射防止膜
よりなることを特徴とする請求項１記載の半導体装置。
【請求項３】前記配線パターンとこの直下の前記層間
絶縁膜とからなる積層パターンは、該層間絶縁膜よりも
誘電率の低い絶縁膜にて被覆されていることを特徴とす
る請求項１または請求項２に記載の半導体装置。
【請求項４】前記配線パターンとこの直下の前記層間
絶縁膜とからなる積層パターンは、保護膜にて被覆され
ていることを特徴とする請求項１ないし請求項３のいず
れか１項に記載の半導体装置。
【請求項５】基体上に層間絶縁膜を成膜する工程と該
層間絶縁膜上に配線パターンを形成する工程とを少なく
とも２回ずつ繰り返した後、前記配線パターンをマスクとした前記層間絶縁膜の異方
性エッチングを行うことを特徴とする半導体装置の製造
方法。
【請求項６】前記配線パターンを形成するためのフォ
トリソグラフィに反射防止膜を用い、該配線パターンの
表層部を該反射防止膜で被覆した状態で前記異方性エッ
チングを行うことを特徴とする請求項５記載の半導体装
置の製造方法。
【請求項７】前記層間絶縁膜の成膜前に前記基体の表
面を予めエッチング停止用絶縁膜で被覆しておき、該エ
ッチング停止用絶縁膜に対してエッチング選択比を確保
しながら前記異方性エッチングを行うことを特徴とする
請求項５または請求項６に記載の半導体装置の製造方
法。
【請求項８】前記異方性エッチングを行った後、前記
配線パターンとこの直下の前記層間絶縁膜とからなる積
層パターンを、該層間絶縁膜よりも誘電率の低い絶縁膜
にて被覆することを特徴とする請求項５ないし請求項７
のいずれか１項に記載の半導体装置の製造方法。
【請求項９】前記異方性エッチングを行った後、前記
配線パターンとこの直下の前記層間絶縁膜とからなる積
層パターンを、保護膜にて被覆することを特徴とする請
求項５ないし請求項８のいずれか１項に記載の半導体装
置の製造方法。