KR100515179B1 - 향상된 수소 노화 내성을 갖는 전극 및 제조 방법 - Google Patents

향상된 수소 노화 내성을 갖는 전극 및 제조 방법 Download PDF

Info

Publication number
KR100515179B1
KR100515179B1 KR10-2002-0016142A KR20020016142A KR100515179B1 KR 100515179 B1 KR100515179 B1 KR 100515179B1 KR 20020016142 A KR20020016142 A KR 20020016142A KR 100515179 B1 KR100515179 B1 KR 100515179B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
ferroelectric
annealing
Prior art date
Application number
KR10-2002-0016142A
Other languages
English (en)
Other versions
KR20020076148A (ko
Inventor
장펭얀
리팅카이
잉홍
오노요시
수셍텡
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020076148A publication Critical patent/KR20020076148A/ko
Application granted granted Critical
Publication of KR100515179B1 publication Critical patent/KR100515179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

강유전체 장치에 이용되는 전극이 하부 전극; 강유전체층; 강유전체층 상에 형성되고 플래티늄 및 이리듐으로 이루어진 금속 그룹 중에 선택된 제 1 금속 및 알루미늄 및 티타늄으로 이루어진 금속 그룹 중에 선택된 제 2 금속을 포함하는 금속들의 조합으로 형성된 상부 전극을 포함하고, 여기에서, 상기 상부 전극은 패시베이션층으로 작용하고 상기 상부 전극은 수소 분위기에서 고온 어닐링의 결과 전도성을 유지한다. 강유전체 장치에서 수소 내성 전극을 형성하는 방법은, 하부 전극을 형성 단계; 상기 하부 전극 상에 강유전체층을 형성 단계; 상기 강유전체층 상에 플래티늄 및 이리듐으로 이루어진 금속 그룹에서 선택된 제 1 금속과 알루미늄과 티타늄으로 이루어진 금속 그룹에서 선택된 제 2 금속을 동시에 증착하는 것을 포함하는 상부 전극 증착 단계; 및 상기 상부 전극 상에 산화물 패시베이션층을 형성하기 위해 산소 분위기에서 상술한 상기 단계를 통해 얻은 구조체를 어닐링하여 패시베이션층을 형성하는 단계를 포함한다.

Description

향상된 수소 노화 내성을 갖는 전극 및 제조 방법 {ELECTRODE WITH IMPROVED HYDROGEN DEGRADATION RESISTANCE AND FABRICATION METHOD}
본 발명은 IC 내의 전극 재료에 관한 것으로, 특히 향상된 수소 노화 내성 특성을 갖는 전극 재료에 관한 것이다.
플래티늄 (Pt)은 강유전체계의 커패시터 및 장치의 상부 및 하부 전극에 널리 이용되어 왔다. 고온 수소 어닐링이 강유전체 스택(stack)의 완전성(integrity)과 특성을 테스트하기 위해 수행될 수 있다. Pt 를 상부 전극으로 사용할 때의 주요 단점은 수소의 존재시의 촉매 특성이다. Pt 상부 전극의 완전성은 단 30초 내의 400℃에서의 형성가스 어닐링 동안에 심하게 손상을 입는 다는 것이 밝혀졌다. 집적 강유전체 (Integrated Ferroelectrics) 1998년 판 21권 83-85페이지의 Fujisaki 등의 Degradation-free ferroelectric (Pb(Zr, Ti)O3 thin film capacitors with IrO2 top electrode. 더욱이, Pt는, H2 분자를, 산화물계의 강유전체 재료를 공격하여 환원시키는 원자 형태 수소로 분해하는 것을 가속시켜, 이들의 강유전체 특성을 열화시킨다.
산화 티타늄(TiO2)은 수소 분위기 어닐링 동안에 패시베이션 특성을 갖는 것으로 나타난다. 또한, 매우 얇은 Al2O3 층이 강유전체 커패시터를 보호하는데 효과적이나, TiO2 또는 Al2O3 층의 어느 하나를 이용하는 경우 양질의 스텝 커버리지를 얻기 위해서, 바람직하게는 CVD 에 의한, 부가적인 증착 단계를 필요로 한다.
강유전체 장치에서 수소 내성 전극을 형성하는 방법은, 하부 전극을 형성하는 단계; 상기 하부 전극 상에 강유전체층을 형성하는 단계; 상기 강유전체층 상에 플래티늄 및 이리듐으로 이루어진 금속 그룹에서 선택된 제 1 금속과 알루미늄과 티타늄으로 이루어진 금속 그룹에서 선택된 제 2 금속을 동시에 증착하는 것을 포함한 상부 전극을 증착하는 단계; 및 상기 상부 전극 상에 산화물 패시베이션층을 형성하기 위해 산소 분위기에서 상술한 상기 단계를 통해 얻은 구조체를 어닐링하여 패시베이션층을 형성하는 단계를 포함한다.
상술된 수소 내성 전극을 형성하는 방법에 의하여 형성된, 강유전체 장치에 이용되는 전극은 하부 전극; 강유전체층; 강유전체층 상에 형성되고 플래티늄 및 이리듐으로 이루어진 금속 그룹으로부터 선택된 제 1 금속 및 알루미늄 및 티타늄으로 이루어진 금속 그룹으로부터 선택된 제 2 금속을 포함하는 금속들의 조합으로 형성된 상부 전극을 구비하고 상기 상부 전극은 패시베이션층으로 작용한다.
본 발명의 목적은, 비휘발성 메모리, DRAMs, 커패시터, 초전기 적외선 센서, 광디스플레이, 광스위치, 압전 변환기, 표면 탄성파 장치에 이용될 수 있는 전극 재료를 제공하는데 있다.
본 발명의 다른 목적은 향상된 수소 노화 내성을 갖는 전극 재료를 제공하는데 있다.
본 발명의 또 다른 목적은 약 300℃ 내지 500℃의 온도에서, 강유전체 커패시터 또는 장치를 통상의 수소 분위기 어닐링 하게 될 때, 완전성을 유지하고 강유전체 특성이 유지될 수 있는 전극 장치를 제공하는데 있다.
본 발명에 대한 이러한 요약 및 목적은 본 발명의 특성을 빨리 이해할 수 있도록 하기 위해 제공된다. 이하 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 자세히 설명한다.
여기서 설명되는 재료는, 제조 공정에서 수소 분위기 어닐링 동안에 강유전체계의 커패시터 및 비휘발성 메모리의 강유전체 특성의 열화를 방지하는 하부 및 상부 전극으로 이용되고, 특히 상부 전극으로 이용하기 적합하다. 이들 재료들은 또한 DRAM, 센서, 디스플레이, 변환기의 제조에 이용될 수 있다. 본 발명의 전극 재료는, Pt 또는 Ir 와 같은 귀금속, 또는 불활성 금속을 포함하여, Al 또는 Ti 와 같은 다른 고 전도성 금속과 동시에 증착된다. 전극 재료는 수소 분위기에서 어닐링하기에 앞서 산소 분위기에서 Pt 또는 Ir 및 Al 또는 Ti를 동시 스퍼터링 또는 물리적 기상 증착 (PVD)에 의해 증착될 수 있다.
통상 수소 분위기 어닐링에 대하여 효과적인 내성을 갖는 상부 전극을 만들기 위하여, 포스트 증착 어닐링(post deposition annealing) 이 요구된다. 이 막을 산소 분위기 하에서 어닐링한 후, SEM에 의한 분석에 의하면, Ir-Al-O 전극의 표면 상에 전하가 발견되고, 절연 재료의 박막이 표면상에 형성되었음을 나타낸다. 이 절연층은 대개는 Al2O3 층 또는 Al2O3 리치층(Al2O3 rich layer)이다. 이 인시츄(in situ) 형성된 Al2O3 층은 수소 분위기 어닐링 동안에 그 층의 아래에 있는 전극 및 강유전체 재료를 보호하기 위한 패시베이션층으로 작용한다. 4 점 프로브 테스트는 Ir-Al-O 막이 이 산소 분위기 어닐링 후에도 여전히 전도성이 있는 것을 나타냄을 입증한다.
예를 들어, Ir-Al-O 층은, 약 1:10 에서 10:1 사이의 Ar 및 O2 플로우레이시오(flow ratio) 및 약 2mTorr 에서 100mTorr 사이의 챔버 압력을 갖는 O2 분위기에서, 각 타겟에 약 50W 내지 500W 사이에서 Ir 및 Al 타켓을 DC 동시 스퍼터링 하여 증착될 수 있다. 포스트 증착 어닐링은 400℃ 내지 700℃ 사이의 O2 분위기에서 10초에서 한 시간 동안 행해진다. Pt-Al-O 층은 유사한 조건에서 증착되고 어닐링 될 수 있다. 여기서 사용한 바와 같이 고온 어닐링은 400℃ 이상의 온도에서 어닐링하는 것을 의미한다.
테스트 결과를 다음의 3 가지 다른 전극 조성의 형태로부터 얻었다. 즉 Pb(Zr, Ti)O3 강유전체 산화물 (PZT) 상에 상부 전극으로서 도 3 및 4 에 도시된 Pt, 도 1, 2, 5, 및 6에 도시된 Ir-Al-O, 및 도 7 및 8에 도시된 Pt-Al-O 가 증착된다.
스퍼터링에 의해 증착된 Pt 전극 및 Ir-Al-O 전극 중 일부는, TiO2로 피복(도 3 및 4 및 1 및 2)되는 한편, 다른 것들은 피복되지 않았다(도 5 및 6). 본 구조체의 제조는 Pt 또는 Ir의 증착에 의해 형성된 하부 전극의 형성, 하부 전극 상에 강유전체층의 형성, 및 본 발명에 따른 상부 전극의 형성을 포함한다. 상부 전극의 일부로 Al 또는 Ti 금속을 구비한 구조체는 처음에 O2 분위기에서 어닐링하였다. 수소 손상 내성은 전체 구조체가 400℃에서 5%의 H2를 갖는 형성가스에서 어닐링되는 어닐링에 의해 테스트되었다. 이러한 테스트는 약 300℃ 내지 500℃의 온도에서 약 3% 내지 15% 사이의 수소와 나머지 퍼센트는 질소인 분위기에서 일어날 수 있다.
노출된 Pt 상부 전극은 단 30초 간 400℃에서 형성 가스 어닐링 후에 심하게 박리되었다. 도 3 및 4 같이, TiO2로 피복된 Pt 전극은 16분의 누적된 시간의 어닐링 후에도 양질의 완전성을 유지하였다. 도 1, 2, 5 및 6에서, Ir-Al-O 전극은 어닐링 후에 TiO2의 존재의 여부에 관계없이 양질의 완전성을 유지하였다. 마찬가지로, 도 7 및 8에서 Pt-Al-O 전극 또한 TiO2의 존재의 여부에 관계없이 15분의 누적된 시간의 어닐링 후에도 양질의 완전성을 유지하였다.
Pt/PZT/Pt/Ir 및 Ir-Al-O/PZT/Pt/Ir로 형성되고, TiO2 층으로 피복된 전극은, 도 1 내지 도 4 에 도시된 바와 같이, 형성 가스 어닐링 후에 처음 잔류 분극의 2/3 가 남았지만, 그 제조된 구조체는 형성 가스 어닐링하는 동안 누설 전류가 증가하였고, 이 누설은 어닐링 시간이 증가됨에 따라 증가하였다. 도 5 및 6 의 노출된 Ir-Al-O/PZT/Pt/Ir 구조체는, 도 1 및 도 2 의 TiO2 가 피복된 구조체만큼 누설 양을 발생하지는 않았다. 누적된 16분의 형성 가스 어닐링 후에 분극의 약 절반이 남았다. 어떤 TiO2 보호도 갖지 않는 도 7 및 8 의 Pt-Al-O/PZT/Pt/Ir 구조체로부터 최선의 결과를 얻었으며, 이때 잔류 분극은 16분의 누적된 형성 가스 어닐링 후에도 거의 같은 양이 남는다.
요약하면, 강유전체 장치는 PVD, CVD 또는 MOCVD에 의해 증착된, Ir-Al-O, Ir-Ti-O, Pt-Al-O, Pt-Ti-O 등의 몇 가지 전극 재료중 어떠한 재료를 이용하여 형성될 수 있다. 얇은 Al2O3의 절연층, Al2O3 리치층, TiO2 층 또는 TiO2 리치층을 얻기 위해, 패시베이션층으로 작용하는 복합 전극의 표면상에서, 증착된 Ir-Al-O, Ir-Ti-O, Pt-Al-O, Pt-Ti-O 막을, 400℃ 내지 700℃에서 10초 내지 한시간 동안 산소에서 어닐링된다.
따라서, 향상된 수소 노화 내성을 갖는 전극 재료를 증착하는 방법 및 이의 제조 방법이 개시된다. 첨부한 청구범위에서 규정한 대로 본 발명의 범위 내에서 더 이상의 변형 및 변조가 만들어 질 수 있음이 이해될 수 있을 것이다.
본 발명으로 인해, 비휘발성 메모리, DRAMs, 커패시터, 초전기 적외선 센서, 광디스플레이, 광스위치, 압전 변환기, 표면 탄성파 장치에 이용될 수 있는 전극 재료를 제공할 수 있고, 향상된 수소 노화 내성을 갖는 전극 재료를 제공할 수 있다. 또한 본 발명으로 인해, 약 300℃ 내지 500℃의 온도에서, 강유전체 커패시터 또는 장치를 통상의 수소 분위기 어닐링 하게 될 때, 완전성을 유지하고 강유전체 특성이 유지될 수 있는 전극 장치를 제공하게 된다.
도 1 은 형성 가스 어닐링 전후의 TiO2 에 의해 피복된 Ir-Al-O/PZT/Pt/Ir 커패시터의 히스테리시스 루프를 도시하는 도.
도 2 는 형성 가스 어닐링 전후의 TiO2 에 의해 피복된 도 1의 Ir-Al-O/PZT/Pt/Ir 커패시터의 누설 전류를 도시하는 도.
도 3 은 400℃에서 10분 동안 형성 가스 어닐링 전후의 TiO2 에 의해 피복된 Pt/PZT/Pt/Ir 커패시터의 히스테리시스 루프를 도시하는 도.
도 4 는 400℃에서 10분 동안 형성 가스 어닐링 전후의 TiO2 에 의해 피복된 도 3의 Pt/PZT/Pt/Ir 커패시터의 누설 전류를 도시하는 도.
도 5 는 400℃에서 형성 가스 어닐링 전후의 Ir-Al-O/PZT/Pt/Ir 커패시터의 히스테리시스 루프를 도시하는 도.
도 6 은 400℃에서 형성 가스 어닐링 전후의 도 5의 Ir-Al-O/PZT/Pt/Ir 커패시터의 누설 전류를 도시하는 도.
도 7 은 형성 가스 어닐링 전후의 Pt-Al-O/PZT/Pt/Ir 커패시터의 히스테리시스 루프를 도시하는 도.
도 8 은 형성 가스 어닐링 전후의 도 7의 Pt-Al-O/PZT/Pt/Ir 커패시터의 누설 전류를 도시하는 도.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 강유전체 장치에서 수소-내성 전극을 형성하는 방법에 있어서,
    a) 하부 전극을 형성하는 단계;
    b) 상기 하부 전극 상에 강유전체층을 형성하는 단계;
    c) 상기 강유전체층 상에 상부 전극을 증착하는 단계로서, 플래티늄 및 이리듐으로 이루어진 그룹으로부터 선택된 제 1 금속과 알루미늄 및 티타늄으로 이루어진 그룹으로부터 선택된 제 2 금속을 동시에 증착하는 단계를 포함하는 증착 단계; 및
    d) 상기 상부 전극 상에 산화물 패시베이션층을 형성하기 위해 산소 분위기에서 상기 단계 a) 내지 c)를 통해 얻은 구조체를 어닐링하여 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 d)의 패시베이션층 형성 단계는 Al2O3 층, Al2O3 리치층, TiO2층 및 TiO2 리치층으로 이루어진 층의 그룹으로부터 선택된 산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 5 항에 있어서, 상기 d)의 패시베이션층 형성 단계는 산소 분위기에서 400℃ 내지 700℃의 온도에서 10초 내지 한시간 동안 상기 구조체를 어닐링하는 것을 포함하는 것을 특징으로 하는 방법.
  8. 제 5 항에 있어서, 상기 c)의 증착 단계는 1:10 내지 10:1의 아르곤과 산소 플로우레이시오 및 2 mTorr 내지 100 mTorr의 챔버 압력을 갖는 산소 분위기에서, 50W 내지 500W 의 전력에서 상기 제 1 금속 및 상기 제 2 금속을 DC 동시 스퍼터링 하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 강유전체 장치에서 수소-내성 전극을 형성하는 방법에 있어서,
    a) 하부 전극을 형성하는 단계;
    b) 상기 하부 전극 상에 강유전체층을 형성하는 단계;
    c) 상기 강유전체층 상에 상부 전극을 증착하는 단계로서, 플래티늄 및 이리듐으로 이루어진 그룹으로부터 선택된 제 1 금속과 알루미늄 및 티타늄으로 이루어진 그룹으로부터 선택된 제 2 금속을 동시에 증착하는 단계를 포함하는 증착 단계; 및
    d) Al2O3 층, Al2O3 리치층, TiO2 층, TiO2 리치층으로 이루어진 층의 그룹으로부터 선택된 산화물층을 형성하는 단계와 상기 상부 전극 상에 산화물 패시베이션층을 형성하기 위해 산소 분위기에서 상기 단계 a)에서 c)를 통해 얻은 구조체를 어닐링하는 단계를 포함하는 패시베이션층을 형성 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상기 d)의 패시베이션층 형성 단계는 산소 분위기에서 400℃ 내지 700℃의 온도에서 10초에서 한시간 사이에 상기 구조체를 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 9 항에 있어서, 상기 c)의 증착 단계는 1:10 내지 10:1의 아르곤과 산소 플로우레이시오 및 2mTorr 내지 100mTorr의 챔버 압력을 갖는 산소 분위기에서, 50W 내지 500W 사이의 전력에서, 상기 제 1 금속 및 상기 제 2 금속을 DC 동시 스퍼터링 하는 것을 포함하는 것을 특징으로 하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR10-2002-0016142A 2001-03-26 2002-03-25 향상된 수소 노화 내성을 갖는 전극 및 제조 방법 KR100515179B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/817,712 2001-03-26
US09/817,712 US6440752B1 (en) 2001-03-26 2001-03-26 Electrode materials with improved hydrogen degradation resistance and fabrication method

Publications (2)

Publication Number Publication Date
KR20020076148A KR20020076148A (ko) 2002-10-09
KR100515179B1 true KR100515179B1 (ko) 2005-09-16

Family

ID=25223716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0016142A KR100515179B1 (ko) 2001-03-26 2002-03-25 향상된 수소 노화 내성을 갖는 전극 및 제조 방법

Country Status (6)

Country Link
US (2) US6440752B1 (ko)
EP (1) EP1246231B1 (ko)
JP (1) JP3942159B2 (ko)
KR (1) KR100515179B1 (ko)
DE (1) DE60236708D1 (ko)
TW (1) TW569256B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084466A (zh) * 2008-07-01 2011-06-01 应用材料股份有限公司 模块化底板半导体抛光器结构
TWI744766B (zh) * 2019-10-28 2021-11-01 台灣積體電路製造股份有限公司 壓電器件及其形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471163B1 (ko) * 2002-03-14 2005-03-09 삼성전자주식회사 커패시터들을 갖는 반도체소자의 제조방법
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
US6774004B1 (en) * 2003-03-17 2004-08-10 Sharp Laboratories Of America, Inc. Nano-scale resistance cross-point memory array
WO2011055605A1 (ja) * 2009-11-06 2011-05-12 株式会社日立製作所 ガスセンサ
JP5585241B2 (ja) * 2010-06-25 2014-09-10 セイコーエプソン株式会社 焦電型検出器、焦電型検出装置及び電子機器
JP6593590B2 (ja) * 2015-10-01 2019-10-23 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド及び圧電デバイス
WO2019005019A1 (en) * 2017-06-27 2019-01-03 Intel Corporation FERROELECTRIC MEMORY MATRIX WITH CROSS POINTS
CN108878289B (zh) * 2018-06-15 2021-09-14 常州亿晶光电科技有限公司 高效电池退火工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045234A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 커패시터 형성방법
KR20010020948A (ko) * 1999-06-02 2001-03-15 이데이 노부유끼 유전체 커패시터와 메모리 및 그들의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396602B (en) * 1997-06-30 2000-07-01 Hyundai Electronics Ind Highly integrated memory cell and method of manufacturing thereof
DE19737323A1 (de) * 1997-08-28 1999-03-11 Philips Patentverwaltung Dünnschichtkondensator mit Schichtelektrode
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
US6399521B1 (en) * 1999-05-21 2002-06-04 Sharp Laboratories Of America, Inc. Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045234A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 커패시터 형성방법
KR20010020948A (ko) * 1999-06-02 2001-03-15 이데이 노부유끼 유전체 커패시터와 메모리 및 그들의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084466A (zh) * 2008-07-01 2011-06-01 应用材料股份有限公司 模块化底板半导体抛光器结构
TWI744766B (zh) * 2019-10-28 2021-11-01 台灣積體電路製造股份有限公司 壓電器件及其形成方法
US11527701B2 (en) 2019-10-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric device and method of forming the same

Also Published As

Publication number Publication date
TW569256B (en) 2004-01-01
EP1246231A3 (en) 2004-12-15
JP3942159B2 (ja) 2007-07-11
US6440752B1 (en) 2002-08-27
US20030007319A1 (en) 2003-01-09
EP1246231B1 (en) 2010-06-16
US6833572B2 (en) 2004-12-21
EP1246231A2 (en) 2002-10-02
JP2002319660A (ja) 2002-10-31
KR20020076148A (ko) 2002-10-09
DE60236708D1 (de) 2010-07-29

Similar Documents

Publication Publication Date Title
KR100314489B1 (ko) 강유전체 커패시터의 간단한 제조방법
US6320213B1 (en) Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
US5973911A (en) Ferroelectric thin-film capacitor
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
KR100515179B1 (ko) 향상된 수소 노화 내성을 갖는 전극 및 제조 방법
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
US20010013637A1 (en) Iridium conductive electrode/barrier structure and method for same
KR100706015B1 (ko) 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치
EP1035589B1 (en) Iridium composite barrier structure and method for same
JPH08213560A (ja) 強誘電体キャパシタ及びその製造方法
US6303952B1 (en) Contact structure with an oxide silicidation barrier
JPH11220106A (ja) 半導体装置及びその製造方法
KR20010051466A (ko) 전자 박막 재료, 유전체 캐패시터, 및 비휘발성 메모리
US7335552B2 (en) Electrode for thin film capacitor devices
KR100207447B1 (ko) 커패시터 및 그 제조방법
KR100335494B1 (ko) Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법
JPH04349657A (ja) 半導体装置
KR100437071B1 (ko) Ｆｒａｍ 및 ｄｒａｍ용 고온 전극 및 배리어 구조
Vedula et al. New electrode-barrier structures for high density ferroelectric memories
KR100859263B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
JP2002124644A (ja) 半導体装置およびその製造方法
KR20020002083A (ko) 강유전체 캐패시터의 제조 방법
KR20030001083A (ko) 강유전체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee