JP4038485B2 - 薄膜トランジスタを備えた平板表示素子 - Google Patents

薄膜トランジスタを備えた平板表示素子 Download PDF

Info

Publication number
JP4038485B2
JP4038485B2 JP2004008469A JP2004008469A JP4038485B2 JP 4038485 B2 JP4038485 B2 JP 4038485B2 JP 2004008469 A JP2004008469 A JP 2004008469A JP 2004008469 A JP2004008469 A JP 2004008469A JP 4038485 B2 JP4038485 B2 JP 4038485B2
Authority
JP
Japan
Prior art keywords
layer
electrode
aluminum
tft
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004008469A
Other languages
English (en)
Other versions
JP2004282030A (ja
Inventor
泰 成 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030063583A external-priority patent/KR100553747B1/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2004282030A publication Critical patent/JP2004282030A/ja
Application granted granted Critical
Publication of JP4038485B2 publication Critical patent/JP4038485B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は薄膜トランジスタとこれを備えた平板表示素子とに係り、さらに詳細には抵抗損失が少ない薄膜トランジスタと、抵抗損失による画質悪化が改善された平板表示素子とに関する。
薄膜トランジスタ(TFT:Thin Film Transistor)は、ゲート電極に印加される電圧を制御することによってソース電極とドレーン電極とを連結する半導体層にチャンネルの形成如可を決定してソース電極とドレーン電極とを互いに通電または絶縁させる素子であって、主に能動行列型の平板表示素子、例えば、電界発光素子または液晶表示素子のTFTパネルに使われ、前記平板表示素子の一サブピクセルを独立的に発光させる機能を有する。
前記平板表示素子に形成されたTFTのソース電極とゲート電極とは、導線によってTFTパネルの端部に配置された駆動回路と連結され、前記ソース電極、ドレーン電極及びこれら各々と通電される導線は製造工程上の理由によって同じ素材及び構造で共に形成されることが一般的である。
前記ソース電極、ドレーン電極及びこれら各々と通電される導線は、クロム系金属、モリブデン系金属(Mo、MoWなど)のような素材よりなりうるが、これら素材は抵抗が比較的大きいため、TFTパネルが大型であるか、またはそのサブピクセルが非常に微細な場合には、駆動回路からサブピクセルまでの電圧立下りが大きくなるにつれてサブピクセルの応答速度が遅くなるか、または画質の均一性が悪化されるという問題点がある。このような問題点は、前記ソース電極、ドレーン電極及びこれら各々と通電される導線を形成した後に後続の熱処理工程によってさらに悪化されうる。前記熱処理工程の例としては、ゲート金属のスパッタリング後に行われる活性化工程とアニーリング工程とがある。前記アニーリング工程は、400℃以上の温度で行われる。
前記問題点を解決するために、前記ソース電極、ドレーン電極及びこれら各々と通電される導線はもちろん、ゲート電極とこれを駆動回路に連結する導線とも抵抗が少ないアルミニウムで形成する方案が注目されている。以下では、前記ソース電極、ドレーン電極、これら各々と通電される導線、ゲート電極及びこれを駆動回路に連結する導線を簡単に‘TFT導電要素’と称する。
後述の特許文献1には、アルミニウムを備えたTFT導電要素を開示している。前記TFT導電要素は、前記特許文献1の図7に示されたように窒化チタン層/アルミニウム層、窒化チタン層/チタン層/アルミニウム層、または窒化チタン層/アルミニウム層/チタン層の構造を有するが、これはこれらTFT導電要素に接触する端子との接触抵抗を低減させるか、または前記TFT導電要素の形成に後続する熱処理工程によってアルミニウムにヒッロク(Al hillocks)が発生することを阻止するためのものであり、前記TFT導電要素の抵抗を減少させるための技術は、開示されていない。
図8には、チタン層122、アルミニウム層121及びチタン層123が積層された構造を有するTFT導電要素120が開示されており、前記チタン層は熱処理工程によるヒッロクの生成を防止する。しかし、このような構造を有するTFT導電要素においては、前記熱処理工程によって前記アルミニウムとチタン間に反応が生じてTiAlが生成されるが、これは前記TFT導電要素の抵抗を増加させて望ましくなくなるという問題点がある。
米国特許公開US2002085157号公報
本発明は前記問題点を解決して、熱処理工程によるTiAlの発生が抑制されて十分に低い抵抗を有するTFT導電要素を備えて、サブピクセルの応答速度及び画質が向上するTFT及びこれを備えた平板表示素子を提供することを目的とする。
また、本発明は前記熱処理工程が行われてもアルミニウムにヒッロクが発生しないTFT及びこれを備えた平板表示素子を提供することを目的とする。
前記目的を達成するために本発明は、ソース電極、ドレーン電極、ゲート電極及び半導体層を備えたTFTとして、前記ソース電極、ドレーン電極及びゲート電極のうち何れか一つはアルミニウム系金属層、チタン層及びこれら間に介在された拡散防止層を備えたことを特徴とするTFTを提供する。
また、前記目的を達成するために本発明は、ソース電極、ドレーン電極、ゲート電極及び半導体層を備えたTFTによって駆動されるサブピクセルを有する平板表示素子として、前記ソース電極、ドレーン電極及びゲート電極のうち何れか一つはアルミニウム系金属層、チタン層及びこれら間に介在された拡散防止層を備えたことを特徴とするTFTを提供する。
前記アルミニウム系金属層の両面に前記拡散防止層とチタン層とが順に形成されたことが望ましく、前記拡散防止層は窒化チタンよりなる窒化チタン層であることが望ましく、前記窒化チタン層には15重量%ないし35重量%の窒素が含まれたことが望ましい。前記窒化チタン層は、約100Åないし600Åの厚さを有することが望ましく、約100Åないし400Åの厚さを有することがさらに望ましく、約200Åないし400Åの厚さを有することがさらに一層望ましく、約300Åの厚さを有することが最も望ましい。前記アルミニウム系金属層は、シリコン、銅、ネオジム、白金、またはニッケルのうち選択された一元素を約1重量%ないし5重量%程度含むアルミニウム合金よりなることが望ましく、シリコンを約2重量%程度含むアルミニウムシリコン合金よりなることがさらに望ましい。
本発明によって、熱処理工程によるTiAlの発生が抑制されて十分に低い抵抗を有するTFT導電要素を備えることによってサブピクセルの応答速度及び画質均一性が向上したTFT及びこれを備えた平板表示素子が提供される。また、高温の熱処理工程が行われてもアルミニウム系金属層にヒッロクが発生しないTFT及びこれを備えた平板表示素子が提供される。更に、TFT導電要素のアルミニウムが半導体層に拡散されないTFT及びこれを備えた平板表示素子が提供される。
以下、添付された図面を参照して本発明の望ましい実施の形態を詳細に説明する。図1には、TFTを備えた平板表示素子の回路が示されている。前記回路は、第1TFT10、第2TFT50、ストーレジキャパシタ40及び発光部60を備えるが、前記第1TFTの第1ソース電極12は第1導線20によって水平駆動回路Hに連結され、第1TFTの第1ゲート電極11は第2導線30によって垂直駆動回路Vに連結され、第1TFTの第1ドレーン電極13はストーレジキャパシタの第1キャパシタ電極41及び第2TFT50の第2ゲート電極51と連結される。前記ストーレジキャパシタの第2キャパシタ電極42と第2TFTの第2ソース電極52とは第3導線70と連結され、第2TFTの第2ドレーン電極53は発光部60の第1電極61と連結され、発光部の第2電極62は前記第1電極と所定の間隙をおいて第1電極に対向するように配置され、第1電極と第2電極間には平板表示素子の種類によって有機物、無機物または液晶が配置される。
図2には、前記平板表示素子の一サブピクセルの物理的な構造が概略的に示されている。図2には電気が通じる構成要素だけが示され、図3及び図4に示された基板、バッファ層、各種の絶縁層、平坦化層、発光層、液晶層、第2電極、偏光層、配向層、カラーフィルター層は示されていない。図2の各構成要素が重畳された部分のうち斜線で表示された部分だけが垂直に通電されるように連結されており、斜線で表示されていない部分は絶縁されている。
前記第1ゲート電極11に電圧が印加されれば、第1ソース電極12と第1ドレーン電極13とを連結する半導体層に導電チャンネルが形成されるが、この時、前記第1導線によって第1ソース電極に電荷が供給されれば、第1ドレーン電極13に電荷が移動する。第3導線70には前記一駆動単位に表現される輝度を決定する電荷量が供給され、前記第1ドレーン電極によって第2ゲート電極51に電荷が供給されれば、第2ソース電極52の電荷が第2ドレーン電極53に移動して発光部の第1電極53を駆動する。前記ストーレジキャパシタ40は、第1電極の駆動を維持するか、または駆動速度を向上させる機能をする。参考に、前記第1TFTと第2TFTとの断面構造はほぼ同じである。
図3に示された電界発光素子は、TFTパネル、発光層87及び第2電極62を備え、前記TFTパネルは基板81、TFT50、第1導線20、第2導線30及び第1電極61を備える。
電界発光素子が背面発光型である場合には、前記基板81が透明な素材、例えば、ガラスよりなり、前記第2電極はアルミニウムのように反射率が良い金属素材よりなることが望ましい。電界発光素子が前面発光型である場合には、前記第2電極が透明な導電体、例えばITO(Indium Tin Oxide)よりなり、第1電極は反射率が良い金属素材よりなることが望ましい。
前記基板上には全体的にバッファ層82が形成され、その上には、例えばシリコンよりなる半導体層80が所定パターンに形成され、その上には全体的に第1絶縁層83が形成され、その上には第2ゲート電極51が所定パターンに形成され、その上には全体的に第2絶縁層84が形成される。第2絶縁層が形成された後には、ドライエッチングのような工程によって前記第1絶縁層と第2絶縁層とをエッチングして前記半導体層の一部を表し、この部分は所定のパターンに形成される第2ソース電極52及び第2ドレーン電極53と連結される。前記第2ソース電極52及び第2ドレーン電極53が形成された後には、これら上に第3絶縁層85を形成し、その一部をエッチングして第2ドレーン電極53と第1電極61との導電通路を形成する。前記第3絶縁層上に第1電極を形成した後には、平坦化層86を形成し、第1電極に対応する部分をエッチングする。その後、前記第1電極上に発光層87を形成し、発光層上に第2電極62を形成する。
前記TFT50は、第2ソース電極52、第2ドレーン電極53、第2ゲート電極51及び半導体層80を備えるが、一般的に前記第2ソース電極52と第2ドレーン電極53とは同じ水平面上で相互離隔されて配置されるが、前記半導体層80によって通電されうるように各々半導体層と連結され、前記第2ゲート電極51は第2ソース電極、第2ドレーン電極及び第2半導体層と絶縁されるが、前記水平面に垂直な、かつ前記間隙に位置した垂直線上に配置される。一方、TFTは、前記電極と半導体層との配置構造によってスタッガード型、逆スタッガード型及びコプラナー型、逆コプラナー型に区分されるが、本発明ではコプラナー型を例として挙げて説明するが、本発明がこれに限定されるものではない。
図3に示されたTFTは、図2に示された第2TFTであるが、この場合には前記第2ソース電極は第3導線70と連結され、第2ゲート電極51は第1TFTの第1ドレーン電極13と連結され、第2ドレーン電極53は前記第1電極61と連結され、第1TFTの第1ソース電極12は前記第1導線20と連結され、第1ゲート電極11は第2導線30と連結される。本発明においては、前記第1導線をデータを伝送するデータラインとし、第2導線をスキャンラインとする。
図3を参照して、電界発光素子の構造を詳細に説明する。電界発光素子においては前記第1電極61上に発光層87が形成され、前記発光層上に第2電極62が形成される。電界発光素子は、有機電界発光素子と無機電界発光素子とに区分されうるが、有機電界発光素子の場合には前記発光層が大きく電子輸送層、発光物質層及びホール輸送層で構成され、無機電界発光素子の場合には前記第1電極及び第2電極各々と発光層間に絶縁層が介在される。
有機電界発光素子の発光物質層を形成する有機物としては、フタロシアニン(CuPc)、N,N−ジ(ナフタレン−1−イル)−N,N’−ジフェニルベンジジン(NPB)、トリス−8−ヒドロキシキノリンアルミニウム(Alq3)が利用されるが、前記第1電極及び第2電極に電荷を供給すれば、ホールと電子とが結合して励起子を生成し、この励起子が励起状態から基底状態に変化されるにつれて前記発光物質層が発光する。
無機電界発光素子の場合には、前記第1電極及び第2電極の内面に配置された絶縁層間の無機物層が発光するが、前記無機物としては金属硫化物であるZnS、SrS、CsSが利用され、最近ではCaCa、SrCaのようなアルカリ土類カルシウム硫化物及び金属酸化物も利用されている。前記無機物と共に発光層を形成する発光中心原子としては、Mn、Ce、Tb、Eu、Tm、Er、Pr、Pbを含む遷移金属またはアルカリ希土類金属が利用される。前記第1電極及び第2電極に電圧を加えれば、電子が加速されて発光中心原子と衝突するが、この時、発光中心原子の電子がさらに高いエネルギー準位に励起されてから基底状態に遷移され、これにより前記無機物層が発光する。
図4に示された液晶表示素子のTFTパネルは、電界発光素子のTFTパネルと類似した構成を有する一方、その周辺の構成は相異なるので、以下では相異なる事項を中心に説明する。
前記液晶表示素子は、TFTパネル、第1配向層97、第2基板102、第2電極62、第2配向層99、液晶層98及び偏光層103を備え、前記TFTパネルは、第1基板91、TFT50、第1導線20、第2導線30及び第1電極61を備えるが、第1基板は電界発光素子の基板に対応する。
前記第2基板102は、前記第1基板とは別途に製造され、その内面にはカラーフィルター層101が形成される。第2電極62は、前記カラーフィルター層上に形成される。第1電極61及び第2電極上には各々第1配向層97と第2配向層99とが形成されるが、これらはこれら間に形成される液晶層98の液晶を適切に配向する。偏光層103は、前記第1基板と第2基板との外面に形成される。スペーサ104は、前記第1基板と第2基板間の間隔を維持させる。
液晶表示素子は、前記液晶の配列によって光を通過させるか、または通過させないが、この液晶は前記第1電極と第2電極間の電位差によってその配列が決定され、前記液晶層を通過した光は前記カラーフィルター層101の色を表して画像を具現する。
従来技術で述べた‘TFT導電要素’は、本発明においては、第1、2ソース電極12,52、第1、2ドレーン電極13,53、第1、2ゲート電極11,51、第1導線20、第2導線30及び第3導線70に当るものとして、以下では図5を参照してこれらの具体的な層構造について説明する。
本発明では前記第1、2ゲート電極11,53及び第2導線30が同一素材で共に形成され、前記第1、2ソース電極12,52、第1、2ドレーン電極13,53、第1導線30及び第3導線70が同一素材で共に形成されるが、これは製造工程によって変わるので、本発明がこれに限定されない。
本発明のTFT導電要素130の少なくとも一つは、アルミニウム系金属層131とチタン層132,133とを備え、このアルミニウム系金属層とチタン層間には拡散防止層134,135が形成される。本実施例では前記アルミニウム系金属層の両側に拡散防止層とチタン層とが形成されたとしたが、アルミニウム系金属層の一側にだけ拡散防止層とチタン層とが形成されたことも本発明の範囲を外れない。
前記TFT導電要素のうち、特に図3の第2ソース電極52と第2ドレーン電極53とに当る部分は、垂直方向に長く形成されるが、これによって第2ソース電極52と第2ドレーン電極53との層構造が一部歪曲されうる。すなわち、前記第2ソース電極52と第2ドレーン電極53とでもアルミニウム系金属層131と半導体層80間には拡散防止層及びチタン層が介在されなければならないが、前記のような層構造の歪曲によって部分的に前記アルミニウム系金属層と半導体層とが接触されうる。この場合において、前記アルミニウム系金属層が純粋アルミニウムである場合にはアルミニウムがシリコン層に拡散されて前記半導体層の元の機能を妨害するので望ましくない。したがって、前記アルミニウム系金属層は、半導体層と直接接触されても半導体層へよく拡散されない材料よりなることが望ましい。したがって、前記アルミニウム系金属層131は、アルミニウムシリコン合金(AlSi)、アルミニウム銅合金(AlCu)、アルミニウムネオジム合金(AlNd)、アルミニウム白金合金(AlPt)、アルミニウムニッケル合金(AlNi)よりなることが望ましい。このアルミニウム合金に混合されたシリコン、銅、ネオジム、白金、またはニッケルは、アルミニウム系金属層のアルミニウムがシリコンよりなる半導体層に拡散されることを阻止する。前記アルミニウム系金属層にはシリコン、銅、ネオジム、白金、またはニッケルが約1重量%ないし5重量%程度含まれることが望ましい。実験によれば、前記アルミニウム系金属層は、シリコンを約2重量%程度含むアルミニウムシリコン合金よりなることがさらに望ましい。
前記チタン層は、熱処理工程によるヒッロクの生成を防止し、前記拡散防止層は熱処理工程によって前記アルミニウム系金属層のアルミニウムがチタン層のチタンと反応してTiAlが生成されることを阻止することによって、前記TFT導電要素の抵抗を低下させる。前記拡散防止層134,135は、窒化チタンよりなることが望ましいが、これは窒化チタンがアルミニウム系金属層131とチタン層間の界面でTiAlが生成されることを効果的に阻止するためである。この窒化チタン層には15重量%ないし35重量%の窒素が含まれていることが望ましい。
参考的に、前記アルミニウム系金属層131とチタン層132,133とは、アルゴン(Ar)ガス雰囲気の中でDCマグネトロン方式のスパッタリングによって積層され、前記窒化チタン層はArと窒素(N)との混合ガス雰囲気下でリアクティブ方式のスパッタリングによって積層される。また、積層後に前記TFT導電要素を所定のパターンにエッチングするにおいては、高周波誘導プラズマ方式にドライエッチングする。
前記窒化チタン層の厚さが薄すぎれば、アルミニウムの拡散によるチタンとの反応を十分に制御できない一方、厚すぎれば窒化チタン自体の抵抗によってTFT導電要素の抵抗がかえって増加する。また、窒化チタン層134,135をアルミニウム系金属層131とチタン層132,133間に介在させることによって形成されたTFT導電要素130の抵抗が従来の構造を有するTFT導電要素の抵抗より低くなければならない。このような条件を充足させる窒化チタン層の厚さ範囲を決定するために実験した結果を後述する。
下記の表1は、本発明の一実施例であるチタン層132/窒化チタン層134/アルミニウム系金属層131/窒化チタン層135/チタン層133の構造を有するTFT導電要素の比抵抗を窒化チタン層の厚さによって測定した結果を示す。表1は、前記TFT導電要素の各層をスパッタリングによって積層した後、380℃で真空熱処理してTFT導電要素の界面特性を向上させた後に測定した結果である。
Figure 0004038485
前記表1から図6のグラフが得られる。図6で、線Lは前記TFT導電要素をMoだけで5000Åの厚さに形成した場合において、そのTFT導電要素の理想的な比抵抗(すなわち、物質自体の比抵抗以外に他の比抵抗の増加要因(例:界面特性による比抵抗の増加)がないケースに当る最小の比抵抗)を意味し、寸法上には5.35μΩcmである。図6の線Mによって示された本発明によるTFT導電要素の比抵抗は、理想的な比抵抗ではなく、実際実験によって得られたものであって、現実的に得られるTFT導電要素の比抵抗を意味する。
前記図6のグラフで、前述した条件を充足させる窒化チタン層134,135の厚さ範囲は、100Åないし600Åであることが分かる。さらに、前記TFT導電要素の比抵抗は、窒化チタン層134,135が200Åないし400Åの厚さを有する場合にさらに低くなり、特に窒化チタン層の厚さが約300Åである場合に最小値を有する。前記窒化チタン層134,135の厚さが100Åないし200Åである場合とその厚さが400Åないし600Åである場合とでは、前記TFT導電要素が従来の場合よりは低い比抵抗を有する一方、窒化チタン層134,135が200Åないし400Åの厚さを有する場合よりは高い比抵抗を有するが、窒化チタン層134,135の厚さが100Åないし200Åである場合が窒化チタン層134,135の厚さが400Åないし600Åである場合より製造コスト面で有利である。
抵抗減少の効果は、図7のグラフに示されているが、このグラフの横軸は熱処理工程の温度(熱処理温度)を示し、その縦軸は前記TFT導電要素の比抵抗を示す。また、グラフのうち、Aは本発明によってチタン層(厚さ:500Å)/窒化チタン層(厚さ:500Å)/アルミニウム系金属層(厚さ:3000Å)/窒化チタン層(厚さ:500Å)/チタン層(厚さ:500Å)の5層構造を有するTFT導電要素の抵抗を示したものであり、Bはチタン層(厚さ:500Å)/アルミニウム系金属層(厚さ:4000Å)/チタン層(厚さ:500Å)の3層構造を有するTFT導電要素の抵抗を示したものである。図示されたように、熱処理温度が380℃程度である場合を想定しても、AとB間の比抵抗は各々5μΩcmと21.5μΩcmとで4倍以上の差を表す。
前記では本発明によるTFT導電要素がチタン層132/窒化チタン層134/アルミニウム系金属層131/窒化チタン層135/チタン層133の構造を有する場合を例に挙げて説明したが、本発明による効果はアルミニウム系金属層とチタン層間に介在された窒化チタン層によって得られるので、前記TFT導電要素がチタン層132/窒化チタン層134/アルミニウム系金属層131の構造を有する場合にも比抵抗減少の効果を得られる。
本発明は図面に示された実施例を参考として説明されたが、これは例示的なものに過ぎず、当業者ならこれから多様な変形及び均等な他の実施例が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
本発明はTFTに係り、抵抗損失による画質悪化が改善された平板表示素子に適用されうる。
TFTが配列された平板表示素子の回路図である。 図1の拡大された部分に当る平板表示素子の一サブピクセルSの物理的な構造を概略的に示す平面図である。 TFTを備えた電界発光素子の一サブピクセルを示す断面図である。 TFTを備えた液晶表示素子の一サブピクセルを示す断面図である。 本発明によるTFT導電要素を示す断面図である。 窒化チタン層の厚さ変化による本発明によるTFT導電要素の比抵抗の変化を示すグラフである。 熱処理温度の変化による従来のTFT導電要素と本発明によるTFT導電要素との比抵抗を比較したグラフである。 従来のTFT導電要素を示す断面図である。
符号の説明
131 アルミニュウム系金属層
132、133 チタン層
134、135 拡散防止層

Claims (9)

  1. ソース電極、ドレーン電極、ゲート電極及び半導体層を備えた薄膜トランジスタによって駆動されるサブピクセルを有し、前記各サブピクセルは第1電極を備えている平板表示素子において、
    前記ソース電極と前記ドレーン電極の少なくとも1つは、下部チタン層、アルミニウム系金属層及び上部チタン層が順次積層され、前記下部チタン層と前記アルミニウム系金属層との間及び前記上部チタン層と前記アルミニウム系金属層との間には拡散防止層が介在し、前記下部チタン層は前記半導体層とコンタクトされ、前記上部チタン層は前記第1電極とコンタクトされていることを特徴とする平板表示素子
  2. 前記拡散防止層は、窒化チタンよりなる窒化チタン層であることを特徴とする請求項1に記載の平板表示素子。
  3. 前記窒化チタン層には、15重量%ないし35重量%の窒素が含まれたことを特徴とする請求項2に記載の平板表示素子。
  4. 前記窒化チタン層は、約100Åないし600Åの厚さを有することを特徴とする請求項2に記載の平板表示素子。
  5. 前記窒化チタン層は、約100Åないし400Åの厚さを有することを特徴とする請求項4に記載の平板表示素子。
  6. 前記窒化チタン層は、約200Åないし400Åの厚さを有することを特徴とする請求項5に記載の平板表示素子。
  7. 前記窒化チタン層は、約300Åの厚さを有することを特徴とする請求項6に記載の平板表示素子。
  8. 前記アルミニウム系金属層は、シリコン、銅、ネオジム、白金、またはニッケルのうち選択された一元素を約1重量%ないし5重量%程度含むアルミニウム合金よりなることを特徴とする請求項1に記載の平板表示素子。
  9. 前記アルミニウム系金属層は、シリコンを約2重量%程度含むアルミニウムシリコン合金よりなることを特徴とする請求項8に記載の平板表示素子。
JP2004008469A 2003-03-12 2004-01-15 薄膜トランジスタを備えた平板表示素子 Expired - Lifetime JP4038485B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030015356 2003-03-12
KR1020030063583A KR100553747B1 (ko) 2003-03-12 2003-09-15 박막트랜지스터 및 이를 구비한 평판표시소자

Publications (2)

Publication Number Publication Date
JP2004282030A JP2004282030A (ja) 2004-10-07
JP4038485B2 true JP4038485B2 (ja) 2008-01-23

Family

ID=32775313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008469A Expired - Lifetime JP4038485B2 (ja) 2003-03-12 2004-01-15 薄膜トランジスタを備えた平板表示素子

Country Status (4)

Country Link
US (2) US7317206B2 (ja)
EP (1) EP1458029A3 (ja)
JP (1) JP4038485B2 (ja)
CN (1) CN100419550C (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
KR100774950B1 (ko) * 2006-01-19 2007-11-09 엘지전자 주식회사 전계발광소자
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
CN103779358A (zh) 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9548349B2 (en) 2014-06-25 2017-01-17 International Business Machines Corporation Semiconductor device with metal extrusion formation
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
CN105140199B (zh) * 2015-08-11 2018-06-29 上海华虹宏力半导体制造有限公司 顶层金属薄膜结构以及铝制程工艺方法
KR20190043194A (ko) * 2017-10-17 2019-04-26 삼성디스플레이 주식회사 금속 배선 및 이를 포함하는 박막 트랜지스터
KR102554830B1 (ko) * 2018-10-04 2023-07-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200100890A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US555112A (en) * 1896-02-25 August j
US4153529A (en) 1975-04-21 1979-05-08 Hughes Aircraft Company Means and method for inducing uniform parallel alignment of liquid crystal material in a liquid crystal cell
DE8232492U1 (de) 1982-11-19 1986-03-27 Siemens AG, 1000 Berlin und 8000 München Solarzelle aus amorphem Silizium
JPS59232464A (ja) 1983-06-16 1984-12-27 Hitachi Ltd 化合物半導体装置
US5278099A (en) 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
US4933296A (en) 1985-08-02 1990-06-12 General Electric Company N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US4646424A (en) 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
JPS62120076A (ja) 1985-11-20 1987-06-01 Fujitsu Ltd 薄膜トランジスタ
JPS62221159A (ja) 1986-03-24 1987-09-29 Fujitsu Ltd 薄膜トランジスタマトリツクスの形成方法
US4782380A (en) 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
JPS6419763U (ja) 1987-07-24 1989-01-31
US4910580A (en) 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
JPH0351016Y2 (ja) 1987-08-28 1991-10-31
US4778258A (en) 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
JPH0666287B2 (ja) 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JPH04265757A (ja) 1991-02-21 1992-09-21 Matsushita Electric Ind Co Ltd 薄膜型サーマルヘッド
US5345108A (en) 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
JP2533414B2 (ja) 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
KR950009934B1 (ko) 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06250211A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP3613768B2 (ja) 1993-08-11 2005-01-26 ヤマハ株式会社 半導体装置
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
JPH07120789A (ja) 1993-10-28 1995-05-12 Hitachi Ltd 液晶表示装置及びその製造方法
DE19515564B4 (de) 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US5742468A (en) 1994-10-24 1998-04-21 Olympus Optical Co., Ltd. Electric charge generator for use in an apparatus for producing an electrostatic latent image
JPH08129292A (ja) 1994-10-31 1996-05-21 Olympus Optical Co Ltd 静電像形成装置用の電荷発生制御素子及びその製造方法
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
US5747879A (en) * 1995-09-29 1998-05-05 Intel Corporation Interface between titanium and aluminum-alloy in metal stack for integrated circuit
JPH09153623A (ja) 1995-11-30 1997-06-10 Sony Corp 薄膜半導体装置
JPH09213656A (ja) 1996-02-02 1997-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JP2850850B2 (ja) 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
US5759916A (en) 1996-06-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
US20010043175A1 (en) * 1996-10-22 2001-11-22 Masahiro Yasukawa Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US5893874A (en) 1997-02-07 1999-04-13 Smith & Nephew, Inc. Surgical instrument
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Tdk株式会社 半導体装置及び有機elディスプレイ装置
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
US5893752A (en) 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6028003A (en) 1997-07-03 2000-02-22 Motorola, Inc. Method of forming an interconnect structure with a graded composition using a nitrided target
DE19734434C1 (de) 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JPH11144709A (ja) 1997-11-04 1999-05-28 Tdk Corp 電気化学素子用電極及びその製造方法
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
KR100301530B1 (ko) 1998-06-30 2001-10-19 한신혁 반도체소자의 층간 절연막 형성방법
JP3403949B2 (ja) 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
US6285123B1 (en) 1998-09-11 2001-09-04 Pioneer Corporation Electron emission device with specific island-like regions
JP3461145B2 (ja) 1998-09-11 2003-10-27 パイオニア株式会社 電子放出素子及びこれを用いた表示装置
JP2000150520A (ja) * 1998-11-10 2000-05-30 Internatl Business Mach Corp <Ibm> 相互接続部、及び相互接続部の製造方法
US6410986B1 (en) 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
JP2000195948A (ja) 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置およびその製造方法
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
US6380625B2 (en) 1999-01-13 2002-04-30 Advanced Micro Devices, Inc. Semiconductor interconnect barrier and manufacturing method thereof
US6534393B1 (en) 1999-01-25 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity
US6224942B1 (en) 1999-08-19 2001-05-01 Micron Technology, Inc. Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
TW418531B (en) * 1999-08-24 2001-01-11 Taiwan Semiconductor Mfg Manufacture method of capacitor of DRAM cell
JP2001147424A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
US6365927B1 (en) 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
JP4316117B2 (ja) * 2000-07-13 2009-08-19 シャープ株式会社 薄膜トランジスタの製造方法
US6503641B2 (en) * 2000-12-18 2003-01-07 International Business Machines Corporation Interconnects with Ti-containing liners
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
TW490857B (en) 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
US6440752B1 (en) 2001-03-26 2002-08-27 Sharp Laboratories Of America, Inc. Electrode materials with improved hydrogen degradation resistance and fabrication method
KR100374228B1 (ko) 2001-03-28 2003-03-03 주식회사 하이닉스반도체 금속배선 형성 방법
JP2002328389A (ja) 2001-04-26 2002-11-15 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003015105A (ja) * 2001-06-28 2003-01-15 Hitachi Ltd 画像表示装置
JP4650656B2 (ja) 2001-07-19 2011-03-16 ソニー株式会社 薄膜半導体装置の製造方法および表示装置の製造方法
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
JP4334811B2 (ja) 2002-03-28 2009-09-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자

Also Published As

Publication number Publication date
EP1458029A3 (en) 2006-03-15
CN100419550C (zh) 2008-09-17
US7317206B2 (en) 2008-01-08
CN1530726A (zh) 2004-09-22
US20050072973A1 (en) 2005-04-07
EP1458029A2 (en) 2004-09-15
JP2004282030A (ja) 2004-10-07
US20050285109A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
KR100669688B1 (ko) 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) 薄膜トランジスタを備えた平板表示素子
US7875889B2 (en) Active matrix type organic electroluminescent display device and method of manufacturing the same
JP5642142B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法
TW550832B (en) Light-emitting device and method of manufacturing the same
JP2003249370A (ja) アクティブマトリックス型有機電界発光表示装置及びその製造方法
JP2001109405A (ja) El表示装置
JP2006236839A (ja) 有機電界発光型表示装置
TW200303627A (en) Light emitting device and manufacturing method thereof
WO2010053183A1 (ja) 有機elディスプレイ用の反射アノード電極および配線膜
JP2005235491A (ja) 画像表示装置
US10141451B2 (en) Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
KR101084247B1 (ko) 유기 발광 표시 장치
JP2007072428A (ja) 平面電子表示装置及びその製造方法
US7061175B2 (en) Efficiency transparent cathode
WO2003107394A2 (en) Organic electroluminescent device
JP2010225293A (ja) 機能性素子及び表示装置
KR20090031148A (ko) 전계발광소자
KR100553747B1 (ko) 박막트랜지스터 및 이를 구비한 평판표시소자
JPH11260560A (ja) El素子
US8947610B2 (en) Display device comprising a TFT with a barrier metal formed of a first layer and a second layer wherein an amount of oxygen in the first layer is larger than in the second layer
JP2003264192A (ja) 配線構造、その製造方法、および光学装置
JP2004241160A (ja) 有機エレクトロルミネッセンス装置
JP6023404B2 (ja) 有機elディスプレイ用の反射アノード電極を含む配線構造の製造方法
JP2003109771A (ja) 有機エレクトロルミネッセンス素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Ref document number: 4038485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term