KR100207447B1 - 커패시터 및 그 제조방법 - Google Patents

커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100207447B1
KR100207447B1 KR1019950030083A KR19950030083A KR100207447B1 KR 100207447 B1 KR100207447 B1 KR 100207447B1 KR 1019950030083 A KR1019950030083 A KR 1019950030083A KR 19950030083 A KR19950030083 A KR 19950030083A KR 100207447 B1 KR100207447 B1 KR 100207447B1
Authority
KR
South Korea
Prior art keywords
group metal
platinum group
oxide
capacitor
ferroelectric
Prior art date
Application number
KR1019950030083A
Other languages
English (en)
Other versions
KR970018559A (ko
Inventor
강창석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950030083A priority Critical patent/KR100207447B1/ko
Publication of KR970018559A publication Critical patent/KR970018559A/ko
Application granted granted Critical
Publication of KR100207447B1 publication Critical patent/KR100207447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

강유전체막을 사용하는 커패시터 및 그 제조방법이 개시되어 있다. 본 발명의 커패시터는 하부전극, 강유전체막 및 상부전극으로 구성되는 커패시터로서, 특히 그 상부전극이 백금족 금속 및 그 위에 적층된 백금족 금속의 산화물로 형성되는 것을 특징으로 한다.
본 발명에 의하면, 백금족 금속 위에 백금족 금속의 산화물을 적층한 상부전극을 사용함으로써, 강유전체 커패시터가 공기중에 노출됨에 따른 열화현상을 방지할 수 있다.

Description

커패시터 및 그 제조방법
제1도는 종래방법의 한 예에 의해 제조된 강유전체 커패시터의 단면도.
제2도는 종래방법의 다른 예에 의해 제조된 강유전체 커패시터의 단면도.
제3a도 및 제3b도는 종래방법에 의한 강유전체 커패시터에 있어서, 공기중에서의 방치시간에 따른 강유전체 커패시터의 유전율 및 누설전류 특성을 나타내는 그래프들.
제4도는 본 발명의 일 실시예에 의한 강유전체 커패시터의 단면도.
제5도는 본 발명의 다른 실시예에 의한 강유전체 커패시터의 단면도.
제6도 및 제7도는 각각, 본 발명의 또 다른 실시예들에 의한 강유전체 커패시터의 단면도들.
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 강유전체막(ferroelectric film)을 사용하는 커패시터 및 그 제조방법에 관한 것이다.
DRAM(Dynamic Random Access Memory)의 집적도가 증가함에 따라, 제한된 셀 면적내에서 커패시턴스를 증가시키기 위한 방법들이 제안되고 있는데, 유전체막의 두께를 얇게 하는 방법, 전극의 유효면적을 증가시키는 방법, 유전상수가 큰 물질을 유전체막으로 사용하는 방법등이 그것이다. 이중 최근에는 유전율이 큰 페로브스카이트(perovskite) 구조의 강유전체, 예컨대 PZT (PbZrTiO3)이나 BST (BaSrTiO3) 계열의 물질을 유전체막으로서 사용하는 방법이 제안되고 있다. 강유전체는 기존의 실리콘 산화막, 실리콘 질화막, 또는 산화탄탈륨(Ta2O5)막과는 달리 자발분극(spontaneous polarization) 현상을 갖고, 유전상수가 벌크(bulk) 상태에서 보통 수백∼1,000 정도인 물질을 말한다. 이러한 강유전체를 유전체막으로 사용하는 경우, 상기 강유전체를 500이상의 후막(厚膜)으로 형성하여도 등가-산화막 두께(equivalent oxide thickness)를 10이하로 박막화할 수 있다는 장점이 있다.
이를 위해서는 강유전체막의 상하에 형성되는 전극 물질이 중요한데, 상기 PZT나 BST 계열의 강유전체막을 사용할 때 커패시터의 전극을 구성하는 물질은, 『① 전극 위에서 페로브스카이트 구조의 형성이 가능할 것, ② 전극과 강유전체막과의 계면에 저유전체막이 생성되지 않아야 할 것, ③ 실리콘 또는 강유전체의 구성 원자들간에 상호확산이 일어나지 않을 것, ④ 전극의 패터닝이 용이해야 할 것.』 등의 조건들을 만족하여야 한다. 현재 BST 및 PZT의 전극물질로는 플라티늄(Pt), 루테늄(Ru), 이리듐(Ir) 등의 귀금속 금속 및 산화루테늄(RuO2)이나 산화이리듐(IrO2) 등의 도전성 산화물이 연구되고 있다.
한편, 강유전체막의 형성 후의 열처리 과정, 또는 강유전체막을 형성하는 과정에서의 고온에서 강유전체막의 성분원소가 전극을 통해 확산되어 전극 아래의 실리콘 확산영역 (불순물영역)을 손상시키는 문제점이 있는데, 이를 해결하기 위한 방법이 미합중국 특허공보 제5,293,510호에 개시되어 있다. 여기서는 Pt, Ru, Ir 등의 전극과 실리콘(Si)사이에 도전성 산화물로 이루어진 전극이 삽입된다. 즉, Pt(또는 Ru, Ir)/BST/Pt(또는 Ru, Ir)/RuO2(또는 IrO2나 ITO(indium tin oxide, 인듐 주석 산화물) 등의 도전성 산화물)로 이루어진 커패시터 구조를 사용한다.
상기한 방법과 유사한 것이 미합중국 특허공보 제5,164,808호에 개시되어 있는데, 이것은 Pt/PtO2(또는 도전성 산화물)/강유전체막/PtO2(또는 도전성 산화물)/Pt/Ti와 같은 구조의 커패시터를 사용하여 Pt 와 강유전체 사이의 장벽특성 및 점착특성을 개선해주는 방법이다. 제1도는 상기한 방법에 의해 제조된 커패시터의 단면구조를 도시한 것이다. 여기서, PtO2는 Pt와 강유전체와의 쇼트키(shottky) 장벽을 완화시키고 점착특성을 개선하는 역할을 한다.
제2도는 미합중국 특허공보 제5,142,437호에 개시되어 있는 커패시터의 단면구조를 도시한 것으로, Pt와 강유전체 사이에 도전성 산화물이 삽입되어 있다. Pt는 (111) 결정방향으로 성장하는 특성이 강하여 Pt위에 자라는 강유전체의 결정성을 Pt 박막의 결정방향으로 조절하는 것이 불가능한데 반하여, 도전성 산화물을 삽입하면 도전성 산화물의 결정방향을 조절하여 강유전체의 결정구조를 조절할 수 있다는 잇점이 있다. 또한, 도전성 산화물에서의 티타늄(Ti) 등의 확산이 Pt에 비하여 상대적으로 덜하기 때문에, 강유전체의 성분원소가 전극을 통하여 확산되는 것을 방지하는 장벽역할을 한다.
한편, 강유전체 커패시터는 공기중에 장시간 노출될 경우 그 특성이 열화되는 현상이 발생하는데, 이것은 공기중의 수분 또는 이산화탄소(CO2)등이 전극을 통해 확산되어 강유전체에 흡착됨으로써 계면특성을 저하시키기 때문인 것으로 판단된다. 이와 같은 공기중에서의 방치시간에 따른 강유전체 커패시터의 열화특성, 즉 유전율 및 누설전류 특성을 SrTiO3를 예를 들어 제3a도 및 제3b도에 도시하였다. 여기서, as-depo로 표시한 것은 SrTiO3를 RF 스퍼터를 이용하여 400℃, 10mTorr, 아르곤(Ar) + 산소(O2) 분위기에서 500의 두께로 증착한 다음, 새도우 마스크를 사용하여 Pt 상부전극을 정의한 후 약 12시간 방치한 뒤에 측정한 유전율 및 누설전류를 나타낸다. after anneal로 표시한 것은 상기 as-depo시편을 공기 분위기의 오븐에서 300℃, 1시간의 어닐링한 후 곧바로 측정한 유전율 및 누설전류이다.
제3a도 및 제3b도를 보면, 어닐링한 시편(after anneal)을 공기중에 12시간 이상 노출시키게 되면 as-depo와 같은 특성을 보임을 알 수 있다. 즉, SrTiO3커패시터가 공기중에 노출되게 되면 유전율(dielectric constant)의 변화는 보이지 않으나, 누설전류(leakage current)와 유전손실(dissipation factor)이 증가한다. 공기중에 노출했을 때 강유전체 커패시터의 특성이 열화되는 현상은, 공정과 공정 사이의 시간 지체를 불가능하게 하고 강유전체막의 신뢰성을 저하시키게 된다.
이렇게 강유전체 커패시터의 백금족 금속 전극을 공기중에 노출했을 때 나타나는 강유전체막 특성의 열화현상을, 지금까지 제안된 전극구조를 갖는 커패시터들은 해결하지 못하였다.
따라서, 본 발명은 상술한 문제점을 감안하여 안출된 것으로서, 강유전체 커패시터의 전극을 공기중에 노출하더라도 그 특성이 열화하지 않는 커패시터를 제공하는데 있다.
본 발명의 다른 목적은 상기 커패시터를 제조하는데 특히 적합한 커패시터의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 백금족 금속, 또는 백금족 금속 및 백금족 금속의 산화물로 형성된 하부전극; 상기 하부전극 상에 형성된 유전체막; 및 상기 유전체막 상에 형성되고, 백금족 금속 및 상기 백금족 금속 상에 적층된 백금족 금속의 산화물로 형성된 상부전극을 구비하는 것을 특징으로 하는 커패시터를 제공한다.
상기 백금족 금속은 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os), 또는 플라티늄(Pt)인 것이 바람직하다.
상기 백금족 금속의 산화물은 플라티늄 산화물, 루테늄 산화물, 이리듐 산화물, 또는 오스뮴 산화물인 것이 바람직하다.
상기 유전체막은 페로브스카이트 구조의 산화물로 이루어진 것이 바람직하다. 상기 페로브스카이트 구조의 산화물은 PbZrTiO3, PbTiO3, PbLaTiO3, BaSrTiO3, BaTiO3, Bi4Ti3O12, SrBi2Ta2O9및 SrTiO3의 군에서 선택된 어느 하나인 것이 바람직하다.
상기 다른 목적을 달성하기 위하여 본 발명은, 백금족 금속 또는 백금족 금속 및 백금족 금속의 산화물을 적층하여 하부전극을 형성하는 단계; 상기 하부전극 상에 유전체막을 형성하는 단계; 및 상기 유전체막상에 백금족 금속을 적층하고, 상기 백금족 금속 상에 백금족 금속의 산화물을 차례로 적층하여 상부전극을 형성하는 단계를 구비하는 것을 특징으로 하는 커패시터의 제조방법을 제공한다.
상기 백금족 금속의 산화물은 산소가스를 포함하는 분위기에서 반응성 스퍼터링 방법으로 형성할 수 있다.
상기 백금족 금속의 산화물은 백금족 금속을 증착한 후 산소 플라즈마 분위기에 노출하여 형성할 수도 있다.
본 발명에 의하면, 백금족 금속을 증착한 후 그 위에 백금족 금속의 산화물을 증착하거나, 백금족 금속의 증착 후 플라즈마 처리에 의해 상기 백금족 금속의 표면에 백금족 금속의 산화막을 성장시킴으로써 커패시터의 상부전극을 형성한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
제4도는 본 발명의 일 실시예에 의한 강유전체 커패시터의 단면도이다.
제4도를 참조하면, 먼저 반도체 기판(10) 상에 커패시터의 제1전극(12), 즉 하부전극을 형성한다. 이때, 상기 하부전극(12)은 Pt/RuO2의 구조로 형성한다. 즉, 기판(10)상에 RuO2박막을, 반응성 스퍼터링법을 이용하여 기판 온도 상온∼500℃, 압력 1∼20mTorr, 스퍼터링 전력밀도 0.03∼2W/의 조건 하에서 100∼3000의 두께로 증착하고 Pt를 증착하여 커패시터의 하부전극(12)을 형성한다. 이어서, 상기 하부전극(12) 상에 강유전체막(14)을 반응성 스퍼터링법, 화학기상증착(CVD)법 또는 졸-겔(sol-gel)법 등으로 증착하여 형성한다. 예컨대, BST를 강유전체막(14)으로 사용하는 경우, 500∼850℃의 기판온도에서 BST 소결체 타게트를 이용하여 Ar + O2분위기하에서 스퍼터링하여 100∼2000두께의 BST 박막을 증착한다. 다음에, 상기 강유전체막(14) 상에 상기 하부전극(12)을 형성할 때와 같은 조건으로 Pt 전극 및 RuO2전극을 차례로 증착하여 상부전극(16)을 형성한다. 이때, 증착되는 RuO2전극은 커패시터의 형성 후 Pt 전극을 통해 공기중의 수분 등이 확산되는 것을 방지하는 역할을 한다. 본 실시예에서, 상기한 Pt 대신 Ru, Ir, Pd, Os 등을 사용할 수 있으며, RuO2대신 IrO2, OsO2, ITO, PtO2중의 어느 하나를 사용할 수 있다.
제5도는 본 발명의 다른 실시예에 의한 강유전체 커패시터의 단면도이다.
제5도를 참조하면, Pt/RuO2로 이루어진 하부전극(12) 및 강유전체막(14)을 형성한 후에 Pt 전극을 형성하는 단계까지는 상술한 일실시예와 동일하다. 이어서, O2분위기에서 플라즈마 처리를 실시하여 상기 Pt 전극의 표면에 50∼500정도의 PtO2막을 증착하여 상부전극(16)을 형성한다. 여기서, O2분위기에서 플라즈마 처리를 실시하여 PtO2막을 형성하는 방법은, 미합중국 특허공보 제5,164,808호에 개시된 방법과 동일한 것으로, 약 200mTorr의 O2압력 하에서 150mW의 전력으로 Pt층을 에싱(ashing)하는 방법이다.
제6도 및 제7도는 각각, 본 발명의 또 다른 실시예들에 의한 강유전체 커패시터의 단면도들로서, 커패시터의 상부전극을 도전성 산화층/내열성 금속층의 기본구조로 구성하면서 다양한 조합을 만들어 형성할 수 있다. 여기서, 참조부호 11은 절연층을 나타내고, 참조부호 15는 티타늄 또는 티타늄 질화물(TiN)로 이루어진 장벽층을 나타내며, 참조부호 17은 도전성 콘택 플러그를 나타낸다.
이상 상술한 바와 같이 본 발명에 의하면, 커패시터의 상부전극을 백금족 금속을 증착한 후 그 위에 백금족 금속의 산화물을 증착하거나, 백금족 금속의 증착 후 플라즈마 처리에 의해 상기 백금족 금속의 표면에 백금족 금속의 산화막을 성장시킴으로써 형성한다. 따라서, 백금족 금속의 산화물/백금족 금속/유전체/하부전극으로 이루어진 커패시터 구조를 형성함으로써, 상부전극의 상기 백금족 금속의 산화물층에 의해 강유전체 커패시터가 공기중에 노출됨에 따른 열화현상을 방지할 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (8)

  1. 백금족 금속, 또는 백금족 금속 및 백금족 금속의 산화물로 형성된 하부전극; 상기 하부전극 상에 형성된 유전체막; 및 상기 유전체막 상에 형성되고, 백금족 금속 및 상기 백금족 금속 상에 적층된 백금족 금속의 산화물로 형성된 상부전극을 구비하는 것을 특징으로 하는 커패시터.
  2. 제1항에 있어서, 상기 백금족 금속은 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os), 또는 플라티늄(Pt)인 것을 특징으로 하는 커패시터.
  3. 제1항에 있어서, 상기 백금족 금속의 산화물은 플라티늄 산화물, 루테늄 산화물, 이리듐 산화물, 또는 오스뮴 산화물인 것을 특징으로 하는 커패시터.
  4. 제1항에 있어서, 상기 유전체막은 페로브스카이트 구조의 산화물로 이루어진 것을 특징으로 하는 커패시터.
  5. 제4항에 있어서, 상기 페로브스카이트 구조의 산화물은 PbZrTiO3, PbTiO3, PbLaTiO3, BaSrTiO3, BaTiO3, Bi4Ti3O12, SrBi2Ta2O9또는 SrTiO3의 군에서 선택된 어느 하나인 것을 특징으로 하는 커패시터.
  6. 백금족 금속, 또는 백금족 금속 및 백금족 금속의 산화물을 적층하여 하부전극을 형성하는 단계; 상기 하부전극 상에 유전체막을 형성하는 단계; 및 상기 유전체막 상에 백금족 금속을 적층하고, 상기 백금족 금속의 산화물을 차례로 적층하여 상부전극을 형성하는 단계를 구비하는 것을 특징으로 하는 커패시터의 제조방법.
  7. 제6항에 있어서, 상기 상부전극을 형성하는 단계의 백금족 금속의 산화물은 산소가스를 포함하는 분위기에서 반응성 스퍼터링 방법으로 증착하는 것을 특징으로 하는 커패시터의 제조방법.
  8. 제6항에 있어서, 상기 상부전극을 형성하는 단계의 백금족 금속의 산화물은 백금족 금속을 증착한 후 산소 플라즈마 분위기에 노출하여 증착하는 것을 특징으로 하는 커패시터의 제조방법.
KR1019950030083A 1995-09-14 1995-09-14 커패시터 및 그 제조방법 KR100207447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030083A KR100207447B1 (ko) 1995-09-14 1995-09-14 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030083A KR100207447B1 (ko) 1995-09-14 1995-09-14 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970018559A KR970018559A (ko) 1997-04-30
KR100207447B1 true KR100207447B1 (ko) 1999-07-15

Family

ID=19426846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030083A KR100207447B1 (ko) 1995-09-14 1995-09-14 커패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100207447B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012088A (ko) * 1996-07-24 1998-04-30 이데이 노부유끼 층상 결정 구조 산화물 및 그 제조 방법
KR19980014897A (ko) * 1996-08-17 1998-05-25 구자홍 커패시터 및 그 제조방법
KR101892632B1 (ko) * 2017-03-09 2018-10-04 한국과학기술연구원 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012088A (ko) * 1996-07-24 1998-04-30 이데이 노부유끼 층상 결정 구조 산화물 및 그 제조 방법
KR19980014897A (ko) * 1996-08-17 1998-05-25 구자홍 커패시터 및 그 제조방법
KR101892632B1 (ko) * 2017-03-09 2018-10-04 한국과학기술연구원 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR970018559A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US6211005B1 (en) Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof
US5489548A (en) Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US7349195B2 (en) Thin film capacitor and method for manufacturing the same
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
US6180974B1 (en) Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide
US5612574A (en) Semiconductor structures using high-dielectric-constant materials and an adhesion layer
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
US6333537B1 (en) Thin film capacitor with an improved top electrode
US6291290B1 (en) Thin film capacitor with an improved top electrode and method of forming the same
US5909043A (en) Sacrificial oxygen sources to prevent reduction of oxygen containing materials
JPH0936332A (ja) キャパシタ及びその製造方法
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
JP3942159B2 (ja) 強誘電体デバイスおよびその製造方法
US20020125524A1 (en) Semiconductor device and method of manufacturing same
JPH07263570A (ja) 誘電体装置の製造方法
JPH08335676A (ja) 複合酸化物の結晶性薄膜の製造方法
KR100207447B1 (ko) 커패시터 및 그 제조방법
KR20030073934A (ko) 커패시터들을 갖는 반도체소자의 제조방법
KR100335494B1 (ko) Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법
KR100325458B1 (ko) 반도체메모리소자의제조방법
JPH09129849A (ja) 半導体素子のキャパシター及びその製造方法
KR20010113111A (ko) 초고압 열처리를 이용한 커패시터 형성방법
KR19980029365A (ko) 강유전체 캐패시터의 제조방법
KR19980060624A (ko) 반도체 소자의 캐패시터 제조방법
KR100859263B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee