TWI620331B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI620331B
TWI620331B TW102127117A TW102127117A TWI620331B TW I620331 B TWI620331 B TW I620331B TW 102127117 A TW102127117 A TW 102127117A TW 102127117 A TW102127117 A TW 102127117A TW I620331 B TWI620331 B TW I620331B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor film
oxide semiconductor
insulating film
transistor
Prior art date
Application number
TW102127117A
Other languages
English (en)
Other versions
TW201413977A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201413977A publication Critical patent/TW201413977A/zh
Application granted granted Critical
Publication of TWI620331B publication Critical patent/TWI620331B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

作為具有驅動電路的半導體裝置提供一種孔徑比高且具有增大了電荷容量的電容元件的耗電量得到降低的半導體裝置。本發明的一個方式是一種半導體裝置，其包括：包括與半導體膜重疊地在該半導體膜的上方及下方具有閘極電極的第一電晶體的驅動電路；包括具有半導體膜的第二電晶體的像素；設置於該像素中的在一對電極間設置有介電膜的電容元件；以及，與該一對電極中的一個電極電連接的電容線，其中設置於第一電晶體的半導體膜上的閘極電極與電容線電連接。

Description

半導體裝置
本說明書等所公開的發明涉及一種半導體裝置。
近年來，液晶顯示器(LCD)等的平板顯示器得到廣泛普及。在平板顯示器等的顯示裝置中，行方向及列方向配置的像素內設置有：作為切換元件的電晶體；與該電晶體電連接的液晶元件；以及與該液晶元件並聯連接的電容元件。
作為構成該電晶體的半導體膜的半導體材料，通常使用非晶矽或多晶矽等的矽半導體。
另外，呈現半導體特性的金屬氧化物(以下也稱為氧化物半導體)也是能夠用作電晶體的半導體膜的半導體材料。例如，已公開有一種使用氧化鋅或In-Ga-Zn類氧化物半導體製造電晶體的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
一般地，在電容元件中，一對電極之間設置有介電膜，一對電極中的至少一個電極是由構成電晶體的閘極電極、源極電極或汲極電極等具有遮光性的導電膜形成的。
另外，電容元件的電容值越大，在施加電場的情況下的能夠將液晶元件的液晶分子的配向保持為固定的期間越長。在顯示靜態影像的顯示裝置中，能夠延長該期間意味著可以減少重寫影像資料的次數，從而可以降低耗電量。
為了增大電容元件的電荷容量，可以增大電容元件的佔有面積，具體地可以增大一對電極彼此重疊的面積。但是，在上述顯示裝置中，當為了增大一對電極彼此重疊的面積而增大具有遮光性的導電膜的面積時，像素的孔徑比降低，影像顯示品質下降。
另外，可以利用形成設置於顯示裝置的像素內的電晶體的製程來形成構成顯示裝置的驅動電路的電晶體。並且，構成驅動電路的電晶體需要具有比設置於像素內的電晶體的工作速度更快的工作速度，藉由作為構成驅動電路的電晶體採用以與半導體膜重疊的方式在該半導體膜的上方及下方設置閘極電極的電晶體(以下也稱為雙閘電晶體)，可以提高電晶體的工作速度。但是，採用雙閘 電晶體意味著需要採用控制與半導體膜重疊的方式在該半導體膜的上方及下方設置的閘極電極的電位的結構(佈線、端子及電源等)，而有可能導致驅動電路的耗電量增大，進而導致顯示裝置的耗電量增大。
於是，本發明的一個方式的目的之一是作為具有驅動電路的半導體裝置提供一種孔徑比高且具有能夠增大電荷容量的電容元件的半導體裝置。另外，本發明的一個方式的目的之一是作為具有驅動電路的半導體裝置提供一種孔徑比高且具有能夠增大電荷容量的電容元件的降低了耗電量的半導體裝置。
鑒於上述課題，本發明的一個方式是一種半導體裝置，其包括：包括與半導體膜重疊地在該半導體膜的上方及下方具有閘極電極的第一電晶體的驅動電路；包括具有半導體膜的第二電晶體的像素；設置於像素中的在一對電極間設置有介電膜的電容元件；以及與該一對電極中的一個電極電連接的電容線，其中設置於第一電晶體的半導體膜上的閘極電極與電容線電連接。
另外，更具體地，本發明的一個方式是一種半導體裝置，其包括：包括與半導體膜重疊地在該半導體膜的上方及下方具有閘極電極的第一電晶體的驅動電路；包括具有半導體膜的第二電晶體的像素；設置於像素中的在一對電極之間設置有介電膜的電容元件；與該一對電極 中的一個電極電連接的電容線；以及與第二電晶體電連接的像素電極，其中設置於第一電晶體的半導體膜上的閘極電極與電容線電連接，電容元件具有與第二電晶體的半導體膜形成在同一表面上的半導體膜，該半導體膜用作一對電極中的一個電極，像素電極用作一對電極中的另一個電極，並且介電膜為設置於第二電晶體的半導體膜上的絕緣膜。
電容元件的一個電極由第二電晶體的具有透光性的半導體膜構成，另一個電極由與第二電晶體電連接的具有透光性的像素電極構成，介電膜由設置於第二電晶體的具有透光性的半導體膜上的具有透光性的絕緣膜構成。即，電容元件具有透光性，因此可以在像素內的形成電晶體的部分以外的區域中大面積地形成。因此，可以在提高孔徑比的同時得到電荷容量增大了的半導體裝置。另外，藉由提高孔徑比可以得到顯示品質優良的半導體裝置。
另外，如第一電晶體那樣，藉由使設置於作為通道形成區的半導體膜之上的閘極電極(以下稱為背閘極電極)電連接到與電容元件的一個電極電連接的電容線，可以藉由控制電容線的電位來控制背閘極電極的電位。即，可以省去控制背閘極電極的電位的結構，而使第一電晶體作為雙閘電晶體進行工作，由此可以提高驅動電路的工作速度。換言之，當作為雙閘電晶體驅動第一電晶體時，可以提高第一電晶體的遷移率。由此可以得到既能夠提高工作速度又能夠降低耗電量的半導體裝置。
另外，具有透光性的半導體膜可以使用氧化物半導體形成。這是由於氧化物半導體的能隙較大為3.0eV以上且對可見光的透過率較大的緣故。在以下說明中，可以將具有透光性的半導體膜簡稱為氧化物半導體膜。由此，第二電晶體是使用氧化物半導體膜的電晶體，電容元件的一個電極為氧化物半導體膜。
可以利用第二電晶體的形成製程製造具有透光性的電容元件。可以利用形成第二電晶體的氧化物半導體膜的製程製造電容元件的一個電極。可以利用形成設置於第二電晶體的半導體膜上的絕緣膜的製程製造電容元件的介電膜。可以利用形成與第二電晶體電連接的像素電極的製程製造電容元件的另一個電極。
構成驅動電路的第一電晶體也可以利用第二電晶體的形成製程形成。另外，第一電晶體的背閘極電極可以利用與第二電晶體電連接的像素電極的形成製程形成。換言之，背閘極電極是與像素電極使用相同材料形成的導電膜。
在上述說明中，藉由作為設置於第二電晶體的氧化物半導體膜上的絕緣膜採用氧化絕緣膜及氮化絕緣膜的疊層結構，介電膜可以具有氧化絕緣膜及氮化絕緣膜的疊層結構。
另外，當作為設置於第二電晶體的半導體膜上的絕緣膜採用氧化絕緣膜及氮化絕緣膜的疊層結構時，藉由僅去除電容元件上的區域的該氧化絕緣膜，可以使電 容元件的介電膜為僅採用該氮化絕緣膜的單層結構。換言之，該氮化絕緣膜接觸於用作電容元件的一個電極的氧化物半導體膜。藉由使氮化絕緣膜與氧化物半導體膜接觸，該氮化絕緣膜與該氧化物半導體膜的介面中形成缺陷能階(介面能階)。或者/並且，當利用電漿CVD法或濺射法形成氮化絕緣膜時，上述半導體膜被暴露於電漿中而生成氧缺陷。並且，該氮化絕緣膜中含有的氮或/及氫移動至該半導體膜中。當氮化絕緣膜中的氫進入缺陷能階或者氧缺陷時生成作為載子的電子。其結果，該半導體膜的導電率增大而變為n型，變為具有導電性的膜。由此可以充分並容易地將該氧化物半導體膜用作電容元件的一個電極。另外，由於可以減薄介電膜的厚度，因此可以增大電容元件的電荷容量。
本發明的一個方式是一種半導體裝置，其包括：包括與半導體膜重疊地在該半導體膜的上方及下方具有閘極電極的第一電晶體的驅動電路；包括具有半導體膜的第二電晶體的像素；設置於像素中的在一對電極之間設置有介電膜的電容元件；與該一對電極中的一個電極電連接的電容線；以及與第二電晶體電連接的像素電極，其中設置於第一電晶體的半導體膜上的閘極電極與電容線電連接，至少在第二電晶體中所述半導體膜上設置有具有氧化絕緣膜及氮化絕緣膜的疊層結構的絕緣膜，電容元件具有與第二電晶體的半導體膜形成在同一表面上的半導體膜，該半導體膜用作一對電極中的一個電極，像素電極用作一 對電極中的另一個電極，並且介電膜為氮化絕緣膜。
當作為設置於第二電晶體的氧化物半導體膜上的絕緣膜採用氧化絕緣膜及氮化絕緣膜的疊層結構時，較佳的是該氧化絕緣膜是不易使氮透過，即，對氮具有阻擋性的氧化絕緣膜。
如此可以抑制氮擴散至第二電晶體的氧化物半導體膜中，由此可以抑制第二電晶體的電特性變動。另外，當第一電晶體使用氧化物半導體膜時，較佳的是該氧化絕緣膜是不易使氮透過，即，對氮具有阻擋性的氧化絕緣膜。由此，可以抑制第一電晶體的電特性變動。
另外，電容元件的一個電極可以利用藉由形成第二電晶體的源極電極或汲極電極的製程形成的導電膜電連接到電容線。另外，可以藉由以直接接觸電容線的方式形成用作一個電極的氧化物半導體膜，來使一個電極與電容線電連接。
另外，在電容元件中，作為使一個電極與電容線電連接的導電膜，可以以接觸於用作一個電極的氧化物半導體膜的端部的方式設置，例如，可以以沿著該氧化物半導體膜的外周與其接觸的方式設置。如此，可以增大該氧化物半導體膜的導電性。藉由增大該氧化物半導體膜的導電性，可以將該氧化物半導體膜容易地用作電容元件的一個電極。
在上述說明中，作為電容線，既可以在與用作第二電晶體的閘極電極的掃描線平行的方向上延伸並可 以與掃描線設置於同一表面上，又可以在與用作第二電晶體的源極電極或汲極電極的信號線平行的方向上延伸並可以與信號線設置於同一表面上。
在上述說明中，也可以在電連接到第二電晶體的像素電極與設置於第二電晶體的氧化物半導體膜上的絕緣膜之間設置有機絕緣膜。如此，可以降低像素電極與第二電晶體的源極電極或汲極電極等其他的導電膜之間的寄生電容，由此可以使半導體裝置具有良好的電特性。例如，可以減少半導體裝置的信號遲延等。
此時，為了增大電容元件的容量，有效的是減薄介電膜的厚度，因此較佳的是去除形成有電容元件的區域上的有機絕緣膜。並且，為了抑制該有機絕緣膜中含有的氫、水等擴散到第二電晶體的氧化物半導體膜中，較佳的是去除與第二電晶體的氧化物半導體膜重疊的區域的有機絕緣膜。
在上述說明中，當作為電容元件的一個電極使用利用形成第二電晶體的氧化物半導體膜的製程形成的氧化物半導體膜時，較佳的是增大該氧化物半導體膜的導電率。即，在電容元件中，較佳的是一個電極為與第二電晶體的氧化物半導體膜形成在同一表面上且具有導電率高於該氧化物半導體膜的區域的氧化物半導體膜。如此，可以將該氧化物半導體膜充分並容易地用作電容元件的一個電極。
為了增大導電率，例如，較佳為對該氧化物 半導體膜添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻及稀有氣體元素中的一種以上。另外，作為對該氧化物半導體膜添加上述元素的方法，有離子植入法或離子摻雜法等，也可以藉由將該氧化物半導體膜暴露於含有上述元素的電漿中來對該氧化物半導體膜添加上述元素。此時，用作電容元件的一個電極的氧化物半導體膜的導電率為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下。
另外，如上說述，在電容元件中，藉由採用設置於用作一個電極的氧化物半導體膜上的絕緣膜的氮化絕緣膜與氧化物半導體膜接觸的結構，可以省去離子植入法或離子摻雜法等用來添加增大導電率的元素的製程，由此可以提高半導體裝置的良率，從而可以降低製造成本。
另外，本發明的一個方式的半導體裝置的製造方法也屬於本發明的一個方式。
根據本發明的一個方式，作為具有驅動電路的半導體裝置，可以提供一種孔徑比高且具有增大了電荷容量的電容元件的半導體裝置。另外，作為具有驅動電路的半導體裝置，可以提供一種孔徑比高且具有增大了電荷容量的電容元件的耗電量得到降低的半導體裝置。
11‧‧‧氧化物半導體膜
12‧‧‧閘極絕緣膜
13a‧‧‧汲極電極
15‧‧‧雙閘電晶體
16‧‧‧導電膜
17a‧‧‧閘極電極
19a‧‧‧源極電極
29‧‧‧絕緣膜
31‧‧‧絕緣膜
32‧‧‧絕緣膜
92‧‧‧佈線
94‧‧‧開口
100‧‧‧像素部
101‧‧‧像素
102‧‧‧基板
103‧‧‧電晶體
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
107a‧‧‧閘極電極
108‧‧‧液晶元件
109‧‧‧信號線
109a‧‧‧源極電極
111‧‧‧氧化物半導體膜
113‧‧‧導電膜
113a‧‧‧汲極電極
115‧‧‧電容線
117‧‧‧開口
119‧‧‧氧化物半導體膜
121‧‧‧像素電極
123‧‧‧開口
125‧‧‧導電膜
126‧‧‧絕緣膜
127‧‧‧閘極絕緣膜
128‧‧‧絕緣膜
129‧‧‧絕緣膜
130‧‧‧絕緣膜
131‧‧‧絕緣膜
132‧‧‧絕緣膜
133‧‧‧絕緣膜
134‧‧‧有機絕緣膜
141‧‧‧像素
143‧‧‧開口
145‧‧‧電容元件
146‧‧‧電容元件
150‧‧‧基板
151‧‧‧像素
152‧‧‧遮光膜
153‧‧‧遮光膜
154‧‧‧對電極
156‧‧‧配向膜
158‧‧‧配向膜
160‧‧‧液晶
161‧‧‧像素
167‧‧‧導電膜
169‧‧‧電晶體
171‧‧‧像素
172‧‧‧像素
173‧‧‧電容元件
174‧‧‧電容元件
175‧‧‧電容線
176‧‧‧電容線
177‧‧‧氧化物半導體膜
178‧‧‧氧化物半導體膜
182‧‧‧通道保護膜
183‧‧‧電晶體
185‧‧‧電晶體
187‧‧‧導電膜
190‧‧‧電晶體
191‧‧‧信號線
191a‧‧‧源極電極
193‧‧‧導電膜
193a‧‧‧汲極電極
195‧‧‧氧化物半導體膜
196‧‧‧像素
197‧‧‧電容元件
198‧‧‧氧化物半導體膜
199‧‧‧導電膜
201‧‧‧像素
205‧‧‧電容元件
218‧‧‧閘極絕緣膜
221‧‧‧像素電極
226‧‧‧絕緣膜
227‧‧‧絕緣膜
228‧‧‧絕緣膜
229‧‧‧絕緣膜
230‧‧‧絕緣膜
231‧‧‧絕緣膜
232‧‧‧絕緣膜
233‧‧‧絕緣膜
245‧‧‧電容元件
297‧‧‧電晶體
299a‧‧‧氧化物半導體膜
299b‧‧‧氧化物半導體膜
299c‧‧‧氧化物半導體膜
301‧‧‧像素
305‧‧‧電容元件
319‧‧‧氧化物半導體膜
401_1‧‧‧像素
401_2‧‧‧像素
403_1‧‧‧電晶體
403_2‧‧‧電晶體
405_1‧‧‧電容元件
405_2‧‧‧電容元件
407_1‧‧‧掃描線
407_2‧‧‧掃描線
409‧‧‧信號線
411_1‧‧‧半導體膜
411_2‧‧‧半導體膜
413_1‧‧‧導電膜
413_2‧‧‧導電膜
415‧‧‧電容線
417_1‧‧‧開口
417_2‧‧‧開口
419_1‧‧‧半導體膜
419_2‧‧‧半導體膜
421_1‧‧‧像素電極
421_2‧‧‧像素電極
423‧‧‧開口
425‧‧‧導電膜
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
908‧‧‧液晶
910‧‧‧電晶體
911‧‧‧電晶體
913‧‧‧液晶元件
915‧‧‧連接端子電極
916‧‧‧端子電極
917‧‧‧導電膜
918‧‧‧FPC
918b‧‧‧FPC
919‧‧‧各向異性導電劑
922‧‧‧閘極絕緣膜
923‧‧‧絕緣膜
924‧‧‧絕緣膜
925‧‧‧密封材料
926‧‧‧電容元件
927‧‧‧氧化物半導體膜
928‧‧‧電極膜
929‧‧‧電容線
930‧‧‧電極
931‧‧‧電極
932‧‧‧絕緣膜
933‧‧‧絕緣膜
935‧‧‧間隔物
940‧‧‧電極
941‧‧‧電極
943‧‧‧液晶元件
945‧‧‧導電膜
946‧‧‧電容線
971‧‧‧源極電極
973‧‧‧汲極電極
975‧‧‧共用電位線
977‧‧‧共用電極
985‧‧‧共用電位線
987‧‧‧共用電極
1901‧‧‧玻璃基板
1903‧‧‧絕緣膜
1904‧‧‧絕緣膜
1905‧‧‧氧化物半導體膜
1906‧‧‧多層膜
1907‧‧‧導電膜
1909‧‧‧導電膜
1910‧‧‧絕緣膜
1911‧‧‧絕緣膜
1913‧‧‧開口部
1915‧‧‧開口部
1917‧‧‧開口部
1919‧‧‧開口部
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧桌腿
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接介面
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：
圖1A和圖1B是示出本發明的一個方式的半導體裝置的圖以及像素的電路圖；圖2A和圖2B是示出本發明的一個方式的半導體裝置的俯視圖及剖面圖；圖3是示出本發明的一個方式的半導體裝置的俯視圖；圖4是示出本發明的一個方式的半導體裝置的剖面圖；圖5A和圖5B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖6A和圖6B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖7是示出本發明的一個方式的半導體裝置的俯視圖；圖8是示出本發明的一個方式的半導體裝置的剖面圖；圖9是示出本發明的一個方式的半導體裝置的俯視圖；圖10是示出本發明的一個方式的半導體裝置的剖面圖；圖11是示出本發明的一個方式的半導體裝置的俯視圖；圖12A和圖12B是示出本發明的一個方式的半導體裝置的剖面圖； 圖13是示出本發明的一個方式的半導體裝置的俯視圖；圖14是示出本發明的一個方式的半導體裝置的剖面圖；圖15是示出本發明的一個方式的半導體裝置的俯視圖；圖16是示出本發明的一個方式的半導體裝置的剖面圖；圖17是示出本發明的一個方式的半導體裝置的剖面圖；圖18是示出本發明的一個方式的半導體裝置的俯視圖；圖19是示出本發明的一個方式的半導體裝置的俯視圖；圖20是示出本發明的一個方式的半導體裝置的俯視圖；圖21是示出本發明的一個方式的半導體裝置的俯視圖；圖22是示出能夠用於本發明的一個方式的半導體裝置的電晶體的剖面圖；圖23是示出能夠用於本發明的一個方式的半導體裝置的電晶體的剖面圖；圖24是示出能夠用於本發明的一個方式的半導體裝置的電晶體的剖面圖； 圖25是示出本發明的一個方式的半導體裝置的俯視圖；圖26是示出本發明的一個方式的半導體裝置的剖面圖；圖27A和圖27B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖28A和圖28B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖29是示出本發明的一個方式的半導體裝置的剖面圖；圖30是示出本發明的一個方式的半導體裝置的俯視圖；圖31是示出本發明的一個方式的半導體裝置的剖面圖；圖32A和圖32B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖33A和圖33B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖34是示出能夠用於本發明的一個方式的半導體裝置的電晶體的剖面圖；圖35A至圖35C是示出本發明的一個方式的半導體裝置的俯視圖；圖36A和圖36B是示出本發明的一個方式的半導體裝置的剖面圖； 圖37A至圖37C是示出本發明的一個方式的半導體裝置的俯視圖及剖面圖；圖38A至圖38C是示出使用本發明的一個方式的半導體裝置的電子裝置的圖；圖39A至圖39C是示出使用本發明的一個方式的半導體裝置的電子裝置的圖；圖40A至圖40D是說明樣本結構的圖；圖41是說明薄層電阻的圖；圖42A和圖42B是說明SIMS的測量結果的圖；圖43A至圖43C是說明ESR的測量結果的圖；圖44是說明ESR的測量結果的圖；圖45是說明薄層電阻的圖；圖46是說明薄層電阻的圖；圖47A至圖47D是說明InGaZnO4的塊體(bulk)模型的圖；圖48A和圖48B是說明VoH的形成能量及熱力學遷移能階的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式。此外， 本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部分而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
在本說明書所說明的各圖式中，各結構的大小、膜的厚度或區域有時為了明確起見而被誇大。因此，本發明並不一定限定於圖式中的比例。
在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書等中，這些序數詞不表示用來特定發明的事項的固有名稱。
另外，本發明中的“源極”及“汲極”的功能在電路工作中當電流方向變化時，有時互相調換。因此，在本說明書中，“源極”及“汲極”可以互相調換。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影處理之後進 行蝕刻處理時，光微影處理中形成的遮罩被去除。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明。另外，在本實施方式中以液晶顯示裝置為例對本發明的一個方式的半導體裝置進行說明。
<半導體裝置的結構>
圖1A是示出半導體裝置的一個例子的圖。圖1A所示的半導體裝置包括：像素部100；掃描線驅動電路104；信號線驅動電路106；分別以平行或大致平行的方式配置的電位由掃描線驅動電路104控制的m個掃描線107；分別以平行或大致平行的方式配置的電位由信號線驅動電路106控制的n個信號線109。並且，像素部100包括以矩陣狀配置的多個像素101。另外，還包括沿著掃描線107分別以平行或大致平行的方式配置的電容線115。另外，該電容線還可以沿著信號線109以分別平行或大致平行的方式配置。另外，m、n都為1以上的整數。
各掃描線107電連接到在像素部100中配置為m行n列的像素101中的配置在任一行的n個像素101。另外，各信號線109電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。另外，各電容線115電連接到被配置為m行n列的像素101中的配置在任一行的n個像素101。另外，當電容線115沿著信號線 109以分別平行或大致平行的方式配置時，電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。
圖1B是示出圖1A所示的半導體裝置所具有的像素101的電路圖的一個例子的圖。圖1B所示的像素101包括：與掃描線107及信號線109電連接的電晶體103；電容元件105，該電容元件105的一個電極與供應固定電位的電容線115電連接，另一個電極與電晶體103的汲極電極電連接；液晶元件108，該液晶元件108的像素電極與電晶體103的汲極電極及電容元件105的另一個電極電連接，以與像素電極對置的方式設置的電極(對電極)與供應反電位(counter potential)的佈線電連接。
藉由作為電晶體的具有通道形成區的半導體膜使用以適當的條件處理的氧化物半導體膜，可以使電晶體的關態電流(off-state current)降為極低。因此，作為電晶體103中含有的半導體膜使用氧化物半導體膜111。
另外，電容元件105可以利用電晶體103的形成製程形成。電容元件105的一個電極為具有透光性的半導體膜，明確而言為氧化物半導體膜119。即，可以將電容元件105視為MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電容器。
液晶元件108是如下元件：利用由形成有電晶體103及像素電極121的基板與形成有對電極154的基板挾持的液晶的光學調變作用，來控制使光透過或不透過 的元件。注意，液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或斜向電場)控制。
掃描線驅動電路104及信號線驅動電路106大致分為邏輯電路部、開關部或緩衝部。雖然省略了掃描線驅動電路104及信號線驅動電路106的詳細結構，但是掃描線驅動電路104及信號線驅動電路106含有電晶體。
包含於掃描線驅動電路104及信號線驅動電路106中的一者或兩者中的電晶體可以利用像素101所具有的電晶體103的形成製程形成。即，可以將掃描線驅動電路104及信號線驅動電路106中的一者或兩者設置於設置有像素101的電晶體103及像素電極121的基板上。如此，藉由將掃描線驅動電路104及信號線驅動電路106中的一者或兩者一起形成於該基板上，可以減少半導體裝置的部件個數，從而可以減少製造成本。
另外，為了提高掃描像素101的速度，需要提高掃描線驅動電路104的工作速度，明確而言需要提高包括於掃描線驅動電路104中的電晶體的工作速度、該電晶體導通時流過的汲極電流(通態電流)及該電晶體的場效應遷移率。為了實現上述目的，作為包括於掃描線驅動電路104中的電晶體採用雙閘電晶體。注意，由於雙閘電晶體以與半導體膜重疊的方式在該半導體膜的上方及下方設置閘極電極，所以可以提高電晶體的工作速度。另外，由於從半導體膜的上方及下方施加有電場，因此可以充分地形成通道，由此可以提高電晶體的通態電流及場效應遷 移率。另外，作為包括於信號線驅動電路106中的電晶體也可以採用雙閘電晶體。
接著，在本發明的一個方式的半導體裝置中，對設置於像素部100中的電容線與具有包括於掃描線驅動電路104中的雙閘電晶體的背閘極電極的佈線的疊層結構進行說明。圖2A和圖2B示出說明該疊層結構的圖。圖2A為半導體裝置的一部分的俯視圖，圖2B是示出沿著圖2A的點劃線X1-X2間的剖面及點劃線Y1-Y2間的剖面的剖面圖。
圖2A示出像素部100、電容線115、掃描線驅動電路104及具有包括於掃描線驅動電路104中的雙閘電晶體15的背閘極電極的佈線92。另外，為了圖面的明瞭化，對像素部100中的電容線115以外的構成要素(像素、信號線、電晶體、電容元件及液晶元件等)進行了適當省略。另外，在掃描線驅動電路104中，為了圖面的明瞭化，對構成要素進行了適當省略。
如圖2A所示，在本發明的一個方式的半導體裝置中電容線115與佈線92藉由開口94電連接。即，電容線115及佈線92具有相同電位，並且，雙閘電晶體15的背閘極電極及用作與電容線115電連接的電容元件105的一個電極的氧化物半導體膜119具有相同電位(參照圖1B)。
圖2B示出雙閘電晶體15及開口94的結構。另外，雙閘電晶體15可以利用電晶體103的形成製程形 成。
如圖2B所示，在本發明的一個方式的半導體裝置中，在剖面X1-X2中，在基板102上設置有閘極電極17a，在閘極電極17a上設置有閘極絕緣膜12，在閘極絕緣膜12的與閘極電極17a重疊的區域上設置有氧化物半導體膜11，接觸於氧化物半導體膜11設置有源極電極19a及汲極電極13a，在閘極絕緣膜12、源極電極19a、氧化物半導體膜11及汲極電極13a上設置有絕緣膜29、絕緣膜31及絕緣膜32，在絕緣膜32的與氧化物半導體膜11重疊的區域上設置有包括背閘極電極的佈線92。
另外，在本發明的一個方式的半導體裝置中，在剖面Y1-Y2中，在基板102上設置有與閘極電極17a設置於同一表面上的電容線115，在電容線115上設置有導電膜16、絕緣膜29、絕緣膜31及絕緣膜32，在閘極絕緣膜12、絕緣膜29、絕緣膜31及絕緣膜32中形成有到達導電膜16的開口94，該開口94中設置有佈線92。另外，電容線115及佈線92藉由導電膜16電連接，導電膜16利用源極電極19a及汲極電極13a的形成製程形成。
另外，作為使電容線115與佈線92電連接的結構，除了上述那樣的藉由導電膜16電連接的結構之外，還可以採用不設置導電膜16而使電容線115與佈線92直接接觸的結構。
另外，還可以在基板102與閘極電極17a、電 容線115及閘極絕緣膜12之間設置基底絕緣膜。
另外，這裏，雖然對電容線115與具有包括於掃描線驅動電路104中的雙閘電晶體15的背閘極電極的佈線92電連接的結構進行了說明，但是本發明的一個方式的半導體裝置不侷限於該結構，還可以採用電容線115與具有包括於信號線驅動電路106中的雙閘電晶體的背閘極電極的佈線電連接的結構。
藉由上述方法，本發明的一個方式的半導體裝置藉由使電容線115與包括雙閘電晶體15的背閘極電極的佈線92電連接，由此可以藉由控制電容線115的電位來控制該背閘極電極的電位。即，根據本發明的一個方式，可以省去控制該背閘極電極的電位的結構，而可以使包括於掃描線驅動電路104中的電晶體作為雙閘電晶體15進行工作，從而可以提高驅動電路的工作速度。由此，可以實現工作速度提高且耗電量降低了的半導體裝置。此外，由於可以省去控制該背閘極電極的電位的結構，因此可以減少半導體裝置的部件個數，從而可以減少本發明的一個方式的半導體裝置的製造成本。
接著，對包括於本發明的一個方式的半導體裝置中的像素101的具體的結構例進行說明。圖3示出像素101的俯視圖。另外，在圖3中，為了圖面的明瞭化，省略該半導體裝置的部分結構要素(例如，液晶元件108等)。
在圖3中，掃描線107在大致垂直於信號線 109的方向(圖中的左右方向)上延伸地設置。信號線109在大致垂直於掃描線107的方向(圖中的上下方向)上延伸地設置。電容線115在與掃描線107平行的方向上延伸地設置。另外，掃描線107及電容線115與具有包括於掃描線驅動電路104中的雙閘電晶體15的背閘極電極的佈線92(參照圖2A)電連接，信號線109與信號線驅動電路106(參照圖1A)電連接。
電晶體103設置於掃描線107及信號線109彼此交叉的區域中。電晶體103至少包括具有通道形成區的氧化物半導體膜111、閘極電極、閘極絕緣膜(圖3中未圖示)、源極電極及汲極電極。
由於電晶體103使用氧化物半導體膜111，所以可以使電晶體的關態電流顯著降低，由此可以降低半導體裝置的耗電量。
另外，掃描線107包括用作電晶體103的閘極電極的區域，信號線109包括用作電晶體103的源極電極的區域。導電膜113包括用作電晶體103的汲極電極的區域，並藉由開口117與像素電極121電連接。另外，在圖3中，未圖示像素電極121的陰影。
掃描線107的用作閘極電極的區域至少與氧化物半導體膜111重疊。信號線109的用作源極電極的區域至少與氧化物半導體膜111重疊。導電膜113的用作汲極電極的區域至少與氧化物半導體膜111重疊。另外，在以下說明中，有時將電晶體103的閘極電極記作閘極電極 107a，將電晶體103的源極電極記作源極電極109a，將電晶體103的汲極電極記作汲極電極113a。並且，有時即便在指電晶體103的閘極電極時也將其記作掃描線107，在指電晶體103的源極電極時也將其記作信號線109。
電容元件105設置於像素101內的由電容線115及信號線109圍繞的區域中。電容元件105藉由設置於開口123中的導電膜125與電容線115電連接。電容元件105由具有透光性的氧化物半導體膜119、具有透光性的像素電極121以及作為介電膜包含於電晶體103中的具有透光性的絕緣膜(圖3中未圖示)構成。即，電容元件105具有透光性。
由於電容元件105具有透光性，因此可以在像素101內大面積地形成電容元件105。由此，可以實現孔徑比高且電荷容量增大了的半導體裝置。另外，藉由提高孔徑比可以實現顯示品質優良的半導體裝置。
電容元件105根據一對電極彼此重疊的面積儲存的電荷容量發生變化。當為了提高解析度而縮小像素的尺寸時，電容元件的大小也隨之縮小，儲存的電荷容量也變小。因此，液晶元件有可能不能充分地進行工作。由於電容元件105具有透光性，因此可以在整個液晶元件108的工作範圍中形成電容元件105，由此可以在像素內盡可能大面積地形成電容元件105。只要可以確保能夠使液晶元件108充分工作的電荷容量，就可以提高像素密度而提高解析度。
於是，本發明的一個方式適用於像素密度為200ppi以上甚至是300ppi以上的高解析度的顯示裝置。另外，根據本發明的一個方式，即便在高解析度的顯示裝置中也可以提高其孔徑比，因此可以有效地利用背光等光源裝置的光，由此可以降低顯示裝置的耗電量。
在此，對使用氧化物半導體的電晶體特性進行說明。使用氧化物半導體的電晶體是n通道型電晶體。另外，有時氧化物半導體中的氧缺陷產生載子，有可能導致電晶體的電特性及可靠性降低。例如，有可能使電晶體的臨界電壓移動到負方向而導致閘極電壓為0V時流過汲極電流。將這種當閘極電壓為0V時流過汲極電流的特性稱為常導通特性。另外，將閘極電壓為0V時沒有流過汲極電流的特性稱為常關閉特性。
因此，當使用氧化物半導體膜時，較佳的是盡可能地減少氧化物半導體膜中的缺陷，典型地為氧缺陷。例如，較佳的是將藉由對膜表面施加平行方向的磁場的電子自旋共振法得到的g值=1.93的自旋密度(相當於氧化半導體膜所含的缺陷密度)降低到測量器的檢測下限以下。藉由盡可能地減少以氧缺陷為代表的氧化物半導體膜中的缺陷，可以抑制電晶體的常導通特性，由此可以提高半導體裝置的電特性及可靠性。
除了氧缺陷之外，氧化物半導體膜中的氫(包括水等氫化物)也可使電晶體的臨界電壓向負方向移動。氧化物半導體膜中的氫與與金屬原子接合的氧發生反應 生成水，與此同時發生氧脫離的晶格(或氧脫離的部分)形成缺陷。另外，氫的一部分與氧發生反應生成作為載子的電子。因此，具有含有氫的氧化物半導體膜的電晶體容易變為常導通。
因此，較佳的是儘量降低電晶體103的氧化物半導體膜111中的氫。具體地，在氧化物半導體膜111中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
另外，在氧化物半導體膜111中，使利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體接合時生成載子而使電晶體103的關態電流增大。
另外，當氧化物半導體膜中含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果，具有含有氮的氧化物半導體膜的電晶體容易變為常導通。因此，在氧化物半導體膜111中，較佳的是盡可能地減少氮，例如，較佳的是使氮濃度為5×1018atoms/cm3以下。
另外，當氧化物半導體膜中含有矽及碳等的第14族元素時生成作為載子的電子，載子密度增加而容易n型化。於是，在具有氧化物半導體膜111的電晶體103中，尤其是，在閘極絕緣膜127(圖3中未圖示)與 該氧化物半導體膜111的介面中，使利用二次離子質譜分析法得到的矽濃度為3×1018atoms/cm3以下，較佳為3×1017atoms/cm3以下。另外，在該介面中，使利用二次離子質譜分析法得到的碳濃度為3×1018atoms/cm3以下，較佳為3×1017atoms/cm3以下。
藉由使用藉由上述方法儘量地減少了雜質(氫、氮、矽、碳、鹼金屬或鹼土金屬等)而被高度純化的氧化物半導體膜111，可以抑制電晶體103變為常導通，由此可以使電晶體103的關態電流降至極低。由此，可以製造具有良好電特性的半導體裝置。此外，可以製造可靠性得到提高的半導體裝置。
注意，可以利用各種試驗證明使用高度純化的氧化物半導體膜的電晶體的關態電流低的事實。例如，即便是通道寬度W為1×106μm且通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)為1V至10V的範圍內時，關態電流可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。在此情況下，可知：相當於關態電流除以電晶體的通道寬度的數值的關態電流為100zA/μm以下。另外，利用如下電路測量關態電流，該電路中電容元件與電晶體連接並且該電晶體控制流入或從電容元件流出的電荷。在該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容元件的單位時間的電荷量推移測量該電晶體的關態電流。其結果是，可知：當電晶體的源極電極與汲極電極之 間的電壓為3V時，可以獲得幾十yA/μm的更低的關態電流。由此，使用被高度純化的氧化物半導體膜的電晶體的關態電流顯著低。
接著，圖4示出沿著圖3的點劃線A1-A2間及點劃線B1-B2間的剖面圖。另外，圖4示出具有液晶元件108的結構。
以下示出像素101的剖面結構。在基板102上設置有包括閘極電極107a的掃描線107、設置在與掃描線107同一表面上的電容線115。在掃描線107及電容線115上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有氧化物半導體膜111，在閘極絕緣膜127上設置有氧化物半導體膜119。在氧化物半導體膜111及閘極絕緣膜127上設置有包括源極電極109a的信號線109及用作汲極電極113a的導電膜113。在閘極絕緣膜127中設置有到達電容線115的開口123，導電膜125接觸於電容線115及氧化物半導體膜119且設置在開口123中。在閘極絕緣膜127、信號線109、氧化物半導體膜111、導電膜113、導電膜125、氧化物半導體膜119上設置有用作電晶體103的保護絕緣膜的絕緣膜129、絕緣膜131及絕緣膜132。在絕緣膜129、絕緣膜131及絕緣膜132中設置有到達導電膜113的開口117，在開口117中設置有像素電極121。此外，在基板102與掃描線107、電容線115及閘極絕緣膜127之間也可以設置有基底絕緣膜。
另外，像素101包括液晶元件108。以下示出液晶元件108的剖面結構。基板150的與基板102對置的面至少在與電晶體103重疊的區域設置有遮光膜152，覆蓋遮光膜152設置有為具有透光性的導電膜的對電極154，覆蓋遮光膜152及對電極154設置有配向膜156。像素電極121及絕緣膜132上設置有配向膜158。液晶160夾在基板102及基板150之間。液晶160接觸設置於基板150側的配向膜156及設置於基板102側的配向膜158。
另外，當將本發明的一個方式的半導體裝置用作液晶顯示裝置時，需要背光等的光源裝置、分別設置於基板102側及基板150側的偏光板等光學構件(光學基板)、固定基板102與基板150的密封材料等。在後面對其進行說明。
在本實施方式所示的電容元件105中，一對電極中的一個電極為氧化物半導體膜119，一對電極中的另一個電極為像素電極121，設置於一對電極之間的介電膜為絕緣膜129、絕緣膜131及絕緣膜132。
這裏，對電容元件105的工作原理進行說明。
儘管與氧化物半導體膜111具有相同結構，氧化物半導體膜119用作電容元件105的一個電極。這是由於如下緣故：由於可以將像素電極121看作閘極電極，將絕緣膜129、絕緣膜131及絕緣膜132看作閘極絕緣膜，並將電容線115看作源極電極或汲極電極，其結果，可 以使電容元件105進行與電晶體同樣的工作，由此可以使氧化物半導體膜119變為導通狀態。即，可以將電容元件105用作MOS電容器，藉由控制施加至電容線115的電位使氧化物半導體膜119變為導通狀態，由此可以將氧化物半導體膜119用作電容元件的一個電極。此時，像下述那樣控制施加到電容線115的電位。為了使液晶元件108工作，像素電極121的電位在正方向及負方向上變動。為了使電容元件105(MOS電容器)一直處於導通狀態，需要使電容線115的電位一直比施加到像素電極121的電位還要低電容元件105(MOS電容器)的臨界電壓以上。即，由於氧化物半導體膜119與氧化物半導體膜111具有相同結構，所以使電容線115的電位低於電晶體103的臨界電壓以上即可。如此，氧化物半導體膜119中形成通道，由此可以使電容元件305(MOS電容器)一直為導通狀態。
下面對上述結構的構成要素進行詳細記載。
儘管對基板102的材質等沒有太大的限制，但是該基板至少需要具有能夠承受半導體裝置的製程中進行的熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷基板、塑膠基板等。作為玻璃基板，可以使用硼矽酸鋇玻璃、硼矽酸鋁玻璃或鋁矽酸玻璃等的無鹼玻璃基板。另外，還可以使用不鏽鋼合金等不具有透光性的基板。此時，較佳的是在基板表面上設置絕緣膜。另外，作為基板102還可以使用石英基板、藍寶石基板、單晶半導體基板 、多晶半導體基板、化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等。
由於掃描線107及電容線115流過大電流，因此較佳為使用金屬膜形成，典型地，可以採用使用鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等金屬材料或以上述元素為主要成分的合金材料的單層結構或疊層結構。
作為掃描線107及電容線115的一個例子，如，可以舉出：使用包含矽的鋁的單層結構；在鋁上層疊鈦的兩層結構；在氮化鈦上層疊鈦的兩層結構；在氮化鈦上層疊鎢的兩層結構；在氮化鉭上層疊鎢的兩層結構；在銅-鎂-鋁合金上層疊銅的兩層結構；以及依次層疊氮化鈦、銅和鎢的三層結構等。
另外，作為掃描線107及電容線115的材料，可以使用能夠用於像素電極121的具有透光性的導電性材料。另外，當本發明的一個方式的半導體裝置為反射型的顯示裝置時，作為像素電極121可以使用不具有透光性的導電性材料(例如金屬材料)。在該情況下，基板102也可以使用不具有透光性的基板。
另外，作為掃描線107及電容線115的材料，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn類氧化物、包含氮的In-Sn類氧化物、包含氮的In-Ga類氧化物、包含氮的In-Zn類氧化物、包含氮的Sn類氧化物、包含氮的In類氧化物以及金屬氮化膜(InN、 SnN等)。上述材料具有5eV(電子伏特)以上的功函數。藉由將上述包含氮的金屬氧化物用作掃描線107(閘極電極107a)，可以使電晶體103的臨界電壓在正方向上移動，由此可以實現具有所謂的常關閉特性的電晶體。例如，當使用包含氮的In-Ga-Zn類氧化物時，可以使用氮濃度至少高於氧化物半導體膜111的In-Ga-Zn類氧化物，具體地，氮濃度為7原子%以上的In-Ga-Zn類氧化物。
作為掃描線107及電容線115，較佳為使用為低電阻材料的鋁或銅。藉由使用鋁或銅，可以降低信號遲延，而提高顯示品質。另外，由於鋁的耐熱性低，因此容易產生因小丘、晶鬚或遷移引起的故障。為了防止鋁遷移，較佳為在鋁上層疊鉬、鈦、鎢等熔點比鋁高的金屬材料。另外，當使用銅時，為了防止因遷移引起的故障或者銅元素的擴散，較佳為在銅上層疊鉬、鈦、鎢等熔點比銅高的金屬材料。
另外，如圖3及圖4所示，較佳的是將掃描線107(閘極電極107a)形成為能夠將氧化物半導體膜111設置於其(閘極電極107a)區域內的形狀。如圖3所示，較佳的是將氧化物半導體膜111設置於掃描線107的內側。如此，由於掃描線107可以遮住從基板102的設置有掃描線107的面的相反一面(基板102的背面)照射的光(在液晶顯示裝置中指背光等光源裝置的光)，由此可以抑制電晶體103的電特性(例如臨界電壓等)發生變動或下降。
作為閘極絕緣膜127，例如可以採用使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等的絕緣材料的單層結構或疊層結構。另外，為了提高與氧化物半導體膜111的介面特性，較佳的是閘極絕緣膜127中的至少接觸於氧化物半導體膜111的區域由氧化絕緣膜形成。
另外，藉由在閘極絕緣膜127中設置對氧、氫、水等具有阻擋性的絕緣膜，可以防止氧化物半導體膜111中的氧擴散到外部並可以防止氫、水等從外部侵入到氧化物半導體膜111。作為對氧、氫、水等具有阻擋性的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜、氮化矽膜等。
此外，藉由作為閘極絕緣膜127使用矽酸鉿(HfSiOx)、含有氮的矽酸鉿(HfSixOyNz)、含有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低電晶體103的閘極漏電流。
此外，閘極絕緣膜127較佳為採用如下疊層結構：較佳的是作為第一氮化矽膜設置缺陷量少的氮化矽膜；在第一氮化矽膜上作為第二氮化矽膜設置氫脫離量及氨脫離量少的氮化矽膜；在第二氮化矽膜上設置作為上述閘極絕緣膜127的例子舉出的氧化絕緣膜中的任一個。
作為第二氮化矽膜，較佳的是使用在熱脫附譜分析法中的氫分子的脫離量低於5×1021分子/cm3，較佳 為3×1021分子/cm3以下，更佳為1×1021分子/cm3以下，氨分子的脫離量低於1×1022分子/cm3，較佳為5×1021分子/cm3以下，更佳為1×1021分子/cm3以下的氮化絕緣膜。藉由將上述第一氮化矽膜及第二氮化矽膜用作閘極絕緣膜127的一部分，作為閘極絕緣膜127可以形成缺陷量少且氫及氨的脫離量少的閘極絕緣膜。由此，可以降低閘極絕緣膜127中的氫及氮向氧化物半導體膜111中的移動量。
在使用氧化物半導體的電晶體中，當氧化物半導體膜與閘極絕緣膜之間的介面或閘極絕緣膜中存在陷阱能階(也稱為介面能階)時，會導致電晶體的臨界電壓變動(典型的是臨界電壓負向漂移)以及亞臨界值擺幅(S值)增大，該亞臨界值擺幅值示出當電晶體成為導通狀態時為了使汲極電流變化一位數而所需的閘極電壓。其結果，存在各電晶體電特性具有偏差的問題。為此，藉由作為閘極絕緣膜使用缺陷量少的氮化矽膜，且藉由在與氧化物半導體膜111接觸的區域中設置氧化絕緣膜，可以在降低臨界電壓的負向漂移的同時抑制S值的增大。
閘極絕緣膜127的厚度為5nm以上且400nm以下，較佳為10nm以上且300nm以下，更佳為50nm以上且250nm以下。
氧化物半導體膜111可以採用非晶結構、單晶結構或多晶結構。另外，氧化物半導體膜111的厚度為1nm以上且100nm以下，較佳為1nm以上且30nm以下， 更佳為1nm以上且50nm以下，進一步較佳為3nm以上且20nm以下。
可以用於氧化物半導體膜111的氧化物半導體的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。像這樣，藉由使用能隙寬的氧化物半導體，可以降低電晶體103的關態電流。
較佳的是用於氧化物半導體膜111的氧化物半導體至少含有銦(In)或鋅(Zn)。或者，較佳的是包含In和Zn兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，較佳的是除了上述元素以外還含有一種或多種穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為可以用於氧化物半導體膜111的氧化物半導體，例如，可以使用：氧化銦；氧化錫；氧化鋅；含有兩種金屬的氧化物，如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；含有三種金屬的氧化物，如In-Ga-Zn類氧化物(也記作IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al- Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；含有四種金屬的氧化物，如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，可以使用以InMO3(ZnO)m(m>0)表示的材料。另外，M表示選自Ga、Fe、Mn及Co中的一種或多種金屬元素或者用作上述穩定劑的元素。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的原子數比的In-Ga-Zn類金屬氧化物。或者，可以使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或 In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子數比的In-Sn-Zn類金屬氧化物。另外，金屬氧化物的原子數比作為誤差包括上述原子數比的±20%的變動。
但是，不侷限於此，可以根據所需要的半導體特性及電特性(場效應遷移率、臨界電壓等)使用具有適當的原子數比的材料。另外，較佳的是採用適當的載子密度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離、密度等，以得到所需要的半導體特性。例如，當使用In-Sn-Zn類金屬氧化物時可以較容易地獲得較高的場效應遷移率。但是，當使用In-Ga-Zn類金屬氧化物時也可以藉由降低塊體內缺陷密度來提高場效應遷移率。
氧化物半導體膜119可以使用能夠用於氧化物半導體膜111的氧化物半導體。由於可以在形成氧化物半導體膜111的同時形成氧化物半導體膜119，所以氧化物半導體膜119含有構成氧化物半導體膜111的氧化物半導體的金屬元素。
作為將信號線109、導電膜113以及電容元件105中的氧化物半導體膜119與電容線115電連接的導電膜125，可以採用能夠用於掃描線107及電容線115的材料的單層結構或疊層結構。
用作電晶體103的保護絕緣膜及電容元件105的介電膜的絕緣膜129、絕緣膜131、絕緣膜132是使用能夠用於閘極絕緣膜127的材料的絕緣膜。尤其較佳的是 絕緣膜129及絕緣膜131為氧化絕緣膜，絕緣膜132為氮化絕緣膜。另外，藉由作為絕緣膜132採用氮化絕緣膜，可以抑制外部的氫或水等雜質侵入電晶體103(尤其是氧化物半導體膜111)。另外，也可以採用不設置絕緣膜129的結構。
另外，較佳的是絕緣膜129及絕緣膜131中的一者或兩者為包含比滿足化學計量組成的氧多的氧的氧化絕緣膜。由此，可以防止氧從氧化物半導體膜111脫離並可以使氧過剩區域中的氧移動到氧化物半導體膜111中來填補氧缺陷。例如，藉由使用利用熱脫附譜分析(以下稱為TDS分析)測量的氧分子的釋放量為1.0×1018分子/cm3以上的氧化絕緣膜，可以填補氧化物半導體膜111中的氧缺陷。注意，絕緣膜129和絕緣膜131中的一者或兩者也可以為如下氧化物絕緣膜，該氧化物絕緣膜的一部分為與化學計量組成相比含有過剩的氧的區域(氧過剩區域)，藉由至少使與氧化物半導體膜111重疊的區域中存在氧過剩區域，可以防止氧從氧化物半導體膜111脫離並可以使氧過剩區域中的氧移動至氧化物半導體膜111中來填補氧缺陷。
當絕緣膜131為包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，較佳的是絕緣膜129為使氧透過的氧化絕緣膜。另外，在絕緣膜129中，從外部進入絕緣膜129的氧不都穿過絕緣膜129也有留在絕緣膜129中的氧。此外，還有一開始包含於絕緣膜129中的氧移動到 絕緣膜129的外部的情況。因此，較佳的是絕緣膜129為氧的擴散係數大的氧化絕緣膜。
另外，由於絕緣膜129接觸於氧化物半導體膜111，所以較佳的是其為能使氧透過且與氧化物半導體膜111之間的介面能階低的氧化絕緣膜。例如，較佳的是絕緣膜129為缺陷密度比絕緣膜131膜中的缺陷密度低的氧化絕緣膜。具體地，利用電子自旋共振法測量的g值=2.001(E′-center)的自旋密度為3.0×1017spins/cm3以下，較佳為5.0×1016spins/cm3以下。注意，利用電子自旋共振法測量的g值=2.001的自旋密度對應絕緣膜129中的懸空鍵的量。
可以將絕緣膜129的厚度設定為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。可以將絕緣膜131的厚度設定為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
另外，藉由作為設置於氧化物半導體膜111上的絕緣膜129採用使氧透過且與氧化物半導體膜111之間的介面能階低的氧化絕緣膜，並且作為絕緣膜131採用包括氧過剩區域的氧化絕緣膜或包含比滿足化學計量組成的氧多的氧的氧化絕緣膜，可以更容易地對氧化物半導體膜111供應氧，由此可以防止從氧化物半導體膜111的氧脫離，並可以使絕緣膜131中的氧移動到氧化物半導體膜111中，由此可以填補氧化物半導體膜111中的氧缺陷。 其結果，可以抑制電晶體103變為常導通，並可以以使電容元件105(MOS電容器)一直處於導通狀態的方式控制對電容線115施加的電位，由此可以提高半導體裝置的電特性及可靠性。
另外，當作為絕緣膜129和絕緣膜131中的一者或兩者採用氧氮化矽或氮氧化矽等含有氮的氧化絕緣膜時，較佳為使利用SIMS得到的氮濃度為SIMS的檢出下限以上且低於3×1020atoms/cm3，更佳為1×1018atoms/cm3以上至1×1020atoms/cm3以下。如此，可以減少向電晶體103中的氧化物半導體膜111的氮的移動量。另外，如此還可以減少含有氮的氧化絕緣膜自身的缺陷量。
當作為絕緣膜132採用氮化絕緣膜時，較佳的是絕緣膜129和絕緣膜131中的一者或兩者為對氮具有阻擋性的絕緣膜。例如，藉由採用緻密的氧化絕緣膜可以對氮具有阻擋性，具體地，較佳的是採用在25℃下使用0.5重量%的氫氟酸時蝕刻速度為10nm/分以下的氧化絕緣膜。
作為絕緣膜132可以設置氫含量少的氮化絕緣膜。作為該氮化絕緣膜，例如可以使用利用TDS分析測量的氫分子的釋放量低於5.0×1021atoms/cm3，較佳為低於3.0×1021atoms/cm3，更佳為低於1.0×1021atoms/cm3的氮化絕緣膜。
將絕緣膜132的厚度設定為能夠抑制來自外 部的氫或水等雜質侵入的厚度。例如，可以將其設定為50nm以上且200nm以下，較佳為50nm以上且150nm以下，更佳為50nm以上且100nm以下。
另外，藉由作為設置於絕緣膜131上的絕緣膜132使用氮化絕緣膜，可以抑制來自外部的氫或水等雜質侵入氧化物半導體膜111及氧化物半導體膜119。再者，藉由作為絕緣膜132使用氫含量少的氮化絕緣膜，可以抑制電晶體103及電容元件105(MOS電容器)的電特性變動。
作為像素電極121可以使用銦錫氧化物、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等的具有透光性的導電性材料形成。
基板150可以使用能夠用於基板102的基底材料。
遮光膜152也稱為黑矩陣，其用來抑制液晶顯示裝置中的背光等光源裝置的漏光，並抑制因使用彩色濾光片進行彩色顯示時產生的混色引起的對比度下降等。遮光膜152可以使用常用的遮光膜。例如，作為具有遮光性的材料可以舉出金屬、含有顏料的有機樹脂等。另外，遮光膜152除了可以設置於像素101的電晶體103上之外，還可以設置於掃描線驅動電路104、信號線驅動電路106(參照圖1A)等的像素部100之外的區域上。
另外，在相鄰的遮光膜152之間還可以設置能夠透過規定波長的光的彩色膜。再者，還可以在遮光膜152及彩色膜與對電極154之間設置保護膜。
對電極154可以適當地使用能夠用於像素電極121的材料形成。
配向膜156及配向膜158可以使用聚醯胺等常用的材料形成。
液晶160可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以將不使用配向膜的呈現藍相的液晶用作液晶160。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相液晶轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍使用混合有手性試劑的液晶組成物。另外，由於配向膜由有機樹脂構成，而有機樹脂含有氫或水等，因此有可能降低本發明的一個方式的半導體裝置的電晶體的電特性。於是，藉由作為液晶160使用藍相，可以不使用有機樹脂地製造本發明的一個方式的半導體裝置，因此可以形成可靠性高的半導體裝置。
另外，液晶元件108可以根據其顯示模式適當地改變像素電極121及對電極154等的形狀或者形成被稱為肋拱(rib)的突起等。
另外，在本發明的一個方式的半導體裝置中，藉由將偏振構件(偏振基板)的偏振軸設置為與遮光膜152平行，並將半導體裝置的顯示模式設定為不施加電壓時液晶元件108不使背光等光源裝置的光透過的常黑模式，可以縮小像素101的設置遮光膜152的區域或者可以省去遮光膜152。其結果，即使在如像素密度為200ppi以上甚至為300ppi以上的高解析度的顯示裝置那樣1個像素較小的情況下，也可以提高孔徑比。另外，藉由使用具有透光性的電容元件可以進一步提高孔徑比。
<半導體裝置的製造方法>
接著，參照圖5A至圖6B對上述半導體裝置的製造方法進行說明。
這裏，在設置有像素部100的基板的同一基板上形成包括於半導體裝置的掃描線驅動電路104中的雙閘電晶體15，並對雙閘電晶體15的形成製程進行說明。雙閘電晶體15的閘極電極17a與電晶體103的閘極電極107a使用同一材料形成。雙閘電晶體15的閘極絕緣膜12與電晶體103的閘極絕緣膜127使用同一材料形成。雙閘電晶體15的氧化物半導體膜11與電晶體103的氧化物半導體膜111使用同一材料形成。雙閘電晶體15的源極電極19a及汲極電極13a與電晶體103的源極電極109a及汲極電極113a使用同一材料形成。雙閘電晶體15的絕緣膜29、絕緣膜31及絕緣膜32分別與電晶體103的絕緣 膜129、絕緣膜131及絕緣膜132使用同一材料形成。
首先，在基板102上形成包括閘極電極107a的掃描線107及電容線115，以覆蓋掃描線107及電容線115的方式形成之後被加工為閘極絕緣膜127的絕緣膜126，在絕緣膜126的與掃描線107重疊的區域上形成氧化物半導體膜111，以與之後形成像素電極121的區域重疊的方式在絕緣膜126上形成氧化物半導體膜119(參照圖5A)。
另外，藉由進行該製程可以形成雙閘電晶體15的閘極電極17a、閘極絕緣膜12及氧化物半導體膜11(參照圖5B)。
可以使用上述材料形成導電膜，並在該導電膜上形成遮罩，利用該遮罩進行加工來形成掃描線107及電容線115。該導電膜可以利用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。注意，對於該導電膜的厚度沒有特別的限定，可以考慮形成所需時間以及所希望的電阻率等決定其厚度。該遮罩例如可以使用利用光微影製程形成的光阻遮罩。另外，該導電膜的加工可以採用乾蝕刻及濕蝕刻中的一者或兩者。
絕緣膜126可以使用能夠用於閘極絕緣膜127的材料並利用CVD法或濺射法等各種成膜方法形成。
此外，當作為閘極絕緣膜127使用氧化鎵時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法形成絕緣膜126。
可以使用上述氧化物半導體形成氧化物半導體膜，並在該氧化物半導體膜上形成遮罩，利用該遮罩進行加工來形成氧化物半導體膜111及氧化物半導體膜119。該氧化物半導體膜可以使用濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成。藉由使用印刷法，可以將元件分離的氧化物半導體膜111及氧化物半導體膜119直接形成於絕緣膜126上。當利用濺射法形成該氧化物半導體膜時，作為生成電漿的電源裝置可以適當地使用RF電源裝置、AC電源裝置或DC電源裝置等。作為濺射氣體，可以適當地使用稀有氣體(典型地為氬)氛圍、氧氛圍、稀有氣體及氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳的是增高氧氣體對稀有氣體的比例。另外，根據所形成的氧化物半導體膜的組成而適當地選擇靶材，即可。另外，該遮罩例如可以使用利用光微影製程形成的光阻遮罩。此外，該氧化物半導體膜的加工可以利用乾蝕刻和濕蝕刻中的一者或兩者。以能夠蝕刻為所希望的形狀的方式，根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻劑、蝕刻時間、溫度等)。
較佳的是在形成氧化物半導體膜111及氧化物半導體膜119之後進行加熱處理，來使氧化物半導體膜111及氧化物半導體膜119脫氫化或脫水化。作為該加熱處理的溫度，典型地為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。另外，也可以對被加工為氧化物半導體膜111及 氧化物半導體膜119之前的氧化物半導體膜進行該加熱處理。
在該加熱處理中，加熱處理裝置不限於電爐，還可以使用藉由諸如來自被加熱的氣體等的媒介的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。
該加熱處理可以在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，較佳的是上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等。也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，將處理時間設定為3分鐘至24小時。
另外，當在基板102與掃描線107、電容線115及閘極絕緣膜127之間設置基底絕緣膜時，作為該基底絕緣膜可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等形成。另外，作為基底絕緣膜，藉由使用氮化矽、氧化鎵、氧化 鉿、氧化釔、氧化鋁等形成，可以抑制從基板102的雜質擴散，典型的如鹼金屬、水、氫等擴散至氧化物半導體膜111中。基底絕緣膜可以利用濺射法或CVD法形成。
接著，在絕緣膜126中形成到達電容線115的開口123而形成閘極絕緣膜127之後，形成包括源極電極109a的信號線109、用作汲極電極113a的導電膜113及使氧化物半導體膜119與電容線115電連接的導電膜125(參照圖5B)。
另外，藉由進行該製程可以形成雙閘電晶體15的源極電極19a、汲極電極13a、導電膜16(參照圖2B)。另外，當形成開口123時，藉由在閘極絕緣膜12中形成到達電容線115的開口，可以接觸於電容線115地形成導電膜16。
以絕緣膜126的與電容線115重疊的區域的一部分露出的方式形成遮罩，利用該遮罩進行加工可以形成開口123。另外，該遮罩的形成及該加工可以與掃描線107及電容線115同樣地進行。
可以使用能夠用於信號線109、導電膜113及導電膜125的材料形成導電膜，並在該導電膜上形成遮罩，利用該遮罩進行加工來形成信號線109、導電膜113及導電膜125。該遮罩的形成及該加工可以與掃描線107及電容線115同樣地進行。
接著，在氧化物半導體膜111、氧化物半導體膜119、信號線109、導電膜113、導電膜125及閘極絕 緣膜127上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133(參照圖6A)。另外，較佳的是連續地形成絕緣膜128、絕緣膜130及絕緣膜133。如此可以防止雜質混入絕緣膜128、絕緣膜130及絕緣膜133之間的介面。
絕緣膜128可以使用能夠用於絕緣膜129的材料並利用CVD法或濺射法等各種成膜方法形成。絕緣膜130可以使用能夠用於絕緣膜131的材料形成。絕緣膜133可以使用能夠用於絕緣膜132的材料形成。
當作為絕緣膜129採用與氧化物半導體膜111之間的介面能階低的氧化絕緣膜時，可以利用如下條件形成絕緣膜128。注意，這裏對作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情況進行說明。該形成條件為：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫度保持於180℃以上且400℃以下，較佳為200℃以上且370℃以下，向處理室中引入為原料氣體的含有矽的沉積氣體及氧化性氣體，並將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下，對設置於處理室內的電極供應高頻電力。
作為含有矽的沉積氣體的代表例可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由使氧化性氣體量為包含矽的沉積氣體的100倍以上，可以在減少絕緣膜128(絕緣膜129 )中的氫含量的同時減少絕緣膜128(絕緣膜129)中的懸空鍵。從絕緣膜130(絕緣膜131)移動的氧有時被絕緣膜128(絕緣膜129)中的懸空鍵俘獲，由此當絕緣膜128(絕緣膜129)中的懸空鍵減少時，絕緣膜130(絕緣膜131)中的氧至少可以有效地移動到氧化物半導體膜111中，從而可以填補氧化物半導體膜111中的氧缺陷。由此，可以減少氧化物半導體膜111中混入的氫的含量並可以減少氧化物半導體膜111中的氧缺陷。
當作為絕緣膜131採用上述包括氧過剩區域的氧化絕緣膜或包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，可以利用如下形成條件形成絕緣膜130。注意，這裏對作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情況進行說明。該形成條件為：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫度保持於180℃以上且260℃以下，較佳為180℃以上且230℃以下，向處理室中引入原料氣體並使處理室內的壓力為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，對設置於處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
作為絕緣膜130的原料氣體，可以採用能夠用於形成絕緣膜128的原料氣體。
藉由作為絕緣膜130的形成條件在上述壓力的處理室中供應上述功率密度的高頻電力，在電漿中原料氣體的分解效率得到提高，氧自由基增加，原料氣體的氧 化進展，因此絕緣膜130中的氧含量比化學計量組成多。另外，在上述基板溫度下形成的膜的矽與氧的接合力弱。因此，可以利用後面的製程的加熱處理使膜中的部分氧脫離。由此，可以形成包含比滿足化學計量組成的氧多的氧且藉由加熱氧的一部分發生脫離的氧化絕緣膜。此外，在氧化物半導體膜111上設置有絕緣膜128。因此，在絕緣膜130的形成製程中絕緣膜128成為氧化物半導體膜111的保護膜。由此，即使使用功率密度高的高頻電力形成絕緣膜130，也可以抑制對氧化物半導體膜111的損傷。
另外，藉由將絕緣膜130的厚度形成得較厚可以使藉由加熱脫離的氧的量增多，因此較佳的是將絕緣膜130形成為厚於絕緣膜128。藉由設置絕緣膜128，即使將絕緣膜130形成得較厚也可以實現良好的覆蓋性。
絕緣膜132可以利用濺射法、CVD法等形成。當作為絕緣膜132形成氫含量少的氮化絕緣膜時，可以使用如下條件形成絕緣膜132。注意，這裏對作為該氮化絕緣膜形成氮化矽膜的情況進行說明。該形成條件為：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫度保持於80℃以上且400℃以下，較佳為200℃以上且370℃以下，向處理室中引入原料氣體並使處理室內的壓力為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，對設置於處理室內的電極供應高頻電力。
作為絕緣膜132的原料氣體，較佳為使用包含矽的沉積氣體、氮及氨。作為包含矽的沉積氣體的典型 例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。另外，較佳為使氮的流量為氨的流量的5倍以上且50倍以下，更佳為10倍以上且50倍以下。另外，藉由作為原料氣體使用氨，可以促進含有矽的沉積氣體及氮的分解。這是因為如下緣故：氨因電漿能或熱能而離解，離解時產生的能量有助於含有矽的沉積氣體分子的接合及氮分子的接合的分解。由此，可以形成氫含量少且能抑制來自外部的氫或水等雜質侵入的氮化矽膜。
較佳的是至少在形成絕緣膜130之後進行加熱處理，來使絕緣膜128或絕緣膜130中的氧至少移動至氧化物半導體膜111中，由此填補氧化物半導體膜111中的氧缺陷。另外，可以適當地參照進行氧化物半導體膜111及氧化物半導體膜119的脫氫化或脫水化的加熱處理的具體說明來進行該加熱處理。
接著，在絕緣膜128、絕緣膜130及絕緣膜133的與導電膜113重疊的區域中形成到達導電膜113的開口117，由此形成絕緣膜129、絕緣膜131及絕緣膜132，並在開口117及絕緣膜132上形成像素電極121(參照圖6B)。
另外，藉由進行該製程，可以形成雙閘電晶體15的絕緣膜29、絕緣膜31、絕緣膜32、開口94及佈線92(參照圖2B)。藉由該製程，電容線115藉由導電膜16電連接到具有包括於掃描線驅動電路104中的雙閘電晶體15的背閘極電極的佈線92。
開口117可以與開口123同樣地形成。像素電極121可以藉由如下方法形成：使用上述列舉的材料形成藉由開口117與導電膜113接觸的導電膜，在該導電膜上形成遮罩，並利用該遮罩進行加工而形成。另外，該遮罩的形成及該加工可以與掃描線107及電容線115同樣地進行。
接著，在絕緣膜132上及像素電極121上形成配向膜158，並在基板150上形成遮光膜152。另外，覆蓋遮光膜152形成對電極154，並在對電極154上形成配向膜156。在配向膜158上設置液晶160，以配向膜156接觸於液晶160的方式將基板150設置於基板102上，並使用密封材料(未圖示)將基板102與基板150固定。
配向膜156及配向膜158可以使用上述材料並適當地利用旋塗法或印刷法等各種成膜方法來形成。
遮光膜152可以使用上述列舉的材料並利用濺射法進行成膜，並利用遮罩進行加工而形成。另外，當作為遮光膜152使用樹脂時，可以利用光微影製程形成。
對電極154使用能夠用於像素電極121的材料並利用CVD法或濺射法等各種成膜方法形成。
液晶160可以在配向膜158上利用分配器法(滴落法)直接設置。另外，也可以在貼合基板102和基板150之後利用毛細現象等注入液晶160。另外，為了使液晶160容易配向，較佳的是對配向膜156及配向膜158 進行研磨製程。
藉由上述製程可以製造本發明的一個方式的半導體裝置(參照圖4)。
<變形例1>
在本發明的一個方式的半導體裝置中，可以適當地改變作為構成電容元件的一個電極的半導體膜(具體地為氧化物半導體膜)與電容線的連接。例如，為了進一步提高孔徑比，可以採用不隔著導電膜而電容線直接接觸半導體膜的結構。
注意，為了圖式的明瞭化在以下示出變形例的圖式中省略基板150、遮光膜152、對電極154、配向膜156、配向膜158及液晶160。
參照圖7及圖8對本結構進行說明。圖7是本結構的像素141的俯視圖，圖8是沿圖7的點劃線A1-A2間及點劃線B1-B2間的剖面圖。注意，這裏，僅對與圖3及圖4中說明的電容元件105不同的電容元件145進行說明。注意，圖7及圖8的像素141的其他結構與圖3及圖4相同。
在像素141中，用作電容元件145的一個電極的氧化物半導體膜119在開口143中與電容線115直接接觸。由於不像圖4所示的電容元件105那樣而使氧化物半導體膜119及電容線115不隔著導電膜125而直接接觸，所以不設置成為遮光膜的導電膜125，由此可以進一步 提高像素141的孔徑比。
另外，在本發明的一個方式的半導體裝置中，作為半導體膜直接接觸電容線的結構，還可以採用不在閘極絕緣膜中設置開口而設置電容線及基板的一部分被露出的區域的結構。圖9是本結構的像素101的俯視圖，圖10是沿著圖9的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
根據圖9及圖10，在本結構的像素101中，閘極絕緣膜127的一部分被去除，電容線115及基板102的一部分被露出，在該被露出的區域中電容線115與氧化物半導體膜119直接接觸。藉由採用該結構，可以增大電容線115與氧化物半導體膜119的接觸面積。由此，可以在提高孔徑比的同時使電容元件146容易地變為導通狀態。
<變形例2>
另外，在本發明的一個方式的半導體裝置中，可以適當地改變將作為構成電容元件的一個電極的半導體膜(具體地為氧化物半導體膜)與電容線電連接的導電膜。例如，為了增大該半導體膜的導電性，可以沿著該半導體膜的外周以與其接觸的方式設置該導電膜。參照圖11及圖12A和圖12B對本結構的具體例子進行說明。注意，這裏，僅對與圖3及圖4中說明的導電膜125不同的導電膜167進行說明。圖11是像素161的俯視圖，圖12A是沿 著圖11的點劃線A1-A2間及點劃線B1-B2間的剖面圖，圖12B是沿著圖11的點劃線D1-D2間的剖面圖。
在像素161中，導電膜167沿著氧化物半導體膜119的外周與其接觸，並藉由開口123接觸於電容線115(參照圖11)。由於導電膜167與包括電晶體103的源極電極109a的信號線109及用作電晶體103的汲極電極113a(未圖示)的導電膜113在相同形成製程中形成而有可能具有遮光性，因此較佳的是將其形成為環狀。
如圖12A和圖12B所示，在本結構的像素161中，導電膜167覆蓋電容元件105的氧化物半導體膜119的端部。注意，在圖11及圖12A和圖12B的像素161中，其他的結構與圖3及圖4相同。
另外，圖11及圖12A和圖12B所示的結構為導電膜167被形成為環狀的結構，但是導電膜167的與氧化物半導體膜119接觸的部分不需要都與電容線115電連接。也就是說，與導電膜167在相同形成製程中形成的導電膜也可以在與導電膜167分離的狀態下以接觸於氧化物半導體膜119的方式設置。
<變形例3>
另外，在本發明的一個方式的半導體裝置中，可以適當地改變作為構成電容元件的一個電極的半導體膜(具體地為氧化物半導體膜)與電容線的連接。參照圖13及圖14對本結構的具體例子進行說明。注意，這裏，僅對與 圖3及圖4中說明的氧化物半導體膜119及電容線115不同的氧化物半導體膜177及電容線175進行說明。圖13是像素171的俯視圖，電容線175在與信號線109平行的方向上延伸。注意，信號線109及電容線175與信號線驅動電路106(參照圖1A)電連接。
電容元件173與在與信號線109平行的方向上延伸地設置的電容線175連接。電容元件173包括：利用氧化物半導體膜111的形成製程形成的具有透光性的氧化物半導體膜177；具有透光性的像素電極121；以及作為介電膜的包括於電晶體103中的具有透光性的絕緣膜(圖13中未圖示)。即，電容元件173具有透光性。
接著，圖14示出沿著圖13的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
在電容元件173中，一對電極中的一個電極為氧化物半導體膜177，一對電極中的另一個電極為像素電極121，設置於一對電極間的介電膜為絕緣膜129、絕緣膜131及絕緣膜132。
電容線175可以利用信號線109及導電膜113的形成製程形成。藉由接觸於氧化物半導體膜177地設置電容線175，可以增大氧化物半導體膜177及電容線175的接觸面積。由此，可以將氧化物半導體膜177容易地用作電容元件173的一個電極。
另外，雖然圖13所示的像素171具有與掃描線107的延伸方向的長度相比信號線109的延伸方向的長 度更長的形狀，但是也可以如圖15所示的像素172那樣具有與信號線109的延伸方向的長度相比掃描線107的延伸方向的長度更長的形狀，並且電容線176也可以在與信號線109平行的方向上延伸。注意，信號線109及電容線176與信號線驅動電路106(參照圖1A)電連接。
電容元件174與在與信號線109平行的方向上延伸地設置的電容線176連接。電容元件174包括：利用氧化物半導體膜111的形成製程形成的具有透光性的氧化物半導體膜178；具有透光性的像素電極121；以及作為介電膜的包含於電晶體103中的具有透光性的絕緣膜(圖15未圖示)。即，電容元件174具有透光性。
接著，圖16示出沿著圖15的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
在電容元件174中，一對電極中的一個電極為氧化物半導體膜178，一對電極中的另一個電極為像素電極121，設置於一對電極間的介電膜為絕緣膜129、絕緣膜131及絕緣膜132。
電容線176可以利用信號線109及導電膜113的形成製程形成。藉由接觸於氧化物半導體膜178地設置電容線176，可以增大氧化物半導體膜178及電容線176的接觸面積。另外，在像素172中，由於掃描線107的延伸方向的長度長於信號線109的延伸方向的長度，所以與圖13所示的像素171相比，可以縮小像素電極121及電容線176重疊的面積，由此可以提高孔徑比。
<變形例4>
另外，在上述像素101、像素141、像素161、像素171、像素172中，為了降低像素電極121與導電膜113之間產生的寄生電容或者像素電極121與導電膜125之間產生的寄生電容，可以如圖17的剖面圖所示的那樣，在產生該寄生電容的區域中設置有機絕緣膜134。注意，在圖17中，有機絕緣膜134以外的結構與圖4相同。這裏，僅對與圖4中說明的結構不同的有機絕緣膜134進行說明。
作為有機絕緣膜134，可以使用光敏、非光敏有機樹脂，例如可以使用丙烯酸樹脂、苯並環丁烯類樹脂、環氧樹脂或矽氧烷類樹脂等。另外，作為有機絕緣膜134可以使用聚醯胺。
有機絕緣膜134可以使用上述列舉的材料形成有機樹脂膜並對該有機樹脂膜進行加工而形成。另外，當作為有機絕緣膜134使用光敏有機樹脂時，在形成有機絕緣膜134時不需要光阻遮罩，由此可以簡化製程。因此，對於該有機絕緣膜的形成方法沒有特別的限定，可以根據使用材料適當地進行選擇。例如，可以適當地利用CVD法、濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷等。
通常，有機樹脂含有較多的氫或水，當將有機樹脂設置於電晶體103(尤其是氧化物半導體膜111) 上時，有機樹脂中的氫或水擴散到電晶體103(尤其是氧化物半導體膜111)中，而有可能導致電晶體103的電特性劣化。因此，較佳的是至少在絕緣膜132的與氧化物半導體膜111重疊的區域上不設置有機絕緣膜134。換言之，較佳的是至少去除與氧化物半導體膜111重疊的區域上的有機樹脂膜。
圖18示出圖17所示的像素101的俯視圖。圖17的剖面圖相當於沿著圖18的點劃線A1-A2間及點劃線B1-B2間以及點劃線C1-C2間的剖面。雖然在圖18中為了明瞭化，未對有機絕緣膜134進行圖示，但是雙點劃線內的區域是不設置有機絕緣膜134的區域。
<變形例5>
在本發明的一個方式的半導體裝置中，作為構成電容元件的一個電極及電容線可以採用半導體膜(具體地為氧化物半導體膜)。參照圖19對具體例子進行說明。注意，這裏僅對與圖3中說明的氧化物半導體膜119及電容線115不同的氧化物半導體膜198進行說明。圖19是俯視圖，在像素196中，設置有兼用作電容元件197的一個電極及電容線的氧化物半導體膜198。氧化物半導體膜198具有在與信號線109平行的方向上延伸的區域，該區域用作電容線。氧化物半導體膜198中的與像素電極121重疊的區域用作電容元件197的一個電極。注意，當氧化物半導體膜198被施加電場時最大空乏層寬度變得極寬而變為 導通狀態。
另外，氧化物半導體膜198可以利用形成設置於像素196中的電晶體103的氧化物半導體膜111的製程而形成。
在各個像素196中可以作為氧化物半導體膜198以與掃描線107重疊的方式設置一個氧化物半導體膜。即，可以在1行的所有像素196中沒有間隔地形成連續的氧化物半導體膜。
另外，當作為氧化物半導體膜198在1行中的所有的像素196中沒有間隔地形成連續的氧化物半導體膜時，氧化物半導體膜198與掃描線107重疊，由於掃描線107的電位變化的影響氧化物半導體膜198有可能不能充分地發揮作為電容線及電容元件197的一個電極的功能。因此，較佳的是如圖19所示地，在各像素196中間隔地設置氧化物半導體膜198，並且利用能夠利用信號線109及導電膜113的形成製程形成的導電膜199使間隔地設置的氧化物半導體膜彼此電連接。
在圖19中，雖然用作氧化物半導體膜198的電容線的區域在與信號線109平行的方向上延伸，但是用作電容線的區域可以在與掃描線107平行的方向上延伸。注意，當採用用作氧化物半導體膜198的電容線的區域在與掃描線107平行的方向上延伸的結構時，在電晶體103及電容元件197中，需要在氧化物半導體膜111與氧化物半導體膜198之間以及信號線109與導電膜113之間設置 絕緣膜而使氧化物半導體膜111與氧化物半導體膜198電分離並使信號線109與導電膜113電分離。
如上所述，藉由如像素196那樣，作為設置於像素中的電容元件的一個電極及電容線採用具有透光性的氧化物半導體膜，可以提高像素的孔徑比。
<變形例6>
另外，在本發明的一個方式的半導體裝置中，可以適當地改變電容線的結構。參照圖20對本結構進行說明。注意，這裏，與圖2A和圖2B中說明的電容線115相比，其不同之處在於彼此鄰接的兩個像素之間的電容線的位置。
圖20是鄰接於信號線409的延伸方向的像素401_1及像素401_2的俯視圖。
掃描線407_1及掃描線407_2互相平行並且在大致垂直於信號線409的方向上延伸。掃描線407_1與掃描線407_2之間以與掃描線407_1及掃描線407_2平行的方式設置有電容線415。另外，電容線415與設置於像素401_1中的電容元件405_1以及設置於像素401_2中的電容元件405_2連接。像素401_1及像素401_2的上表面形狀以及構成要素的配置位置與電容線415對稱。
像素401_1中設置有與電晶體403_1及該電晶體403_1連接的電容元件405_1。
電晶體403_1設置於掃描線407_1及信號線 409交叉的區域中。電晶體403_1至少包括具有通道形成區的半導體膜411_1、閘極電極、閘極絕緣膜(圖20中未圖示)、源極電極及汲極電極。另外，掃描線407_1的與半導體膜411_1重疊的區域用作電晶體403_1的閘極電極。信號線409的與半導體膜411_1重疊的區域用作電晶體403_1的源極電極。導電膜413_1的與半導體膜411_1重疊的區域用作電晶體403_1的汲極電極。導電膜413_1及像素電極421_1在開口417_1中連接。
電容元件405_1藉由設置在開口423中的導電膜425與電容線415電連接。電容元件405_1包括：由具有透光性的氧化物半導體形成的半導體膜419_1；具有透光性的像素電極421_1；以及作為介電膜的包含於電晶體403_1中的具有透光性的絕緣膜(圖20中未圖示)。即，電容元件405_1具有透光性。
像素401_2中設置有與電晶體403_2及該電晶體403_2連接的電容元件405_2。
電晶體403_2設置於掃描線407_2及信號線409交叉的區域中。電晶體403_2至少包括：具有通道形成區的半導體膜411_2、閘極電極、閘極絕緣膜(圖20中未圖示)、源極電極及汲極電極。另外，掃描線407_2的與半導體膜411_2重疊的區域用作電晶體403_2的閘極電極。信號線409的與半導體膜411_2重疊的區域用作電晶體403_2的源極電極。導電膜413_2的與半導體膜411_2重疊的區域用作電晶體403_2的汲極電極。導電膜 413_2及像素電極421_2在開口417_2中連接。
電容元件405_2與電容元件405_1同樣，藉由設置於開口423中的導電膜425與電容線415電連接。電容元件405_2包括：由具有透光性的氧化物半導體形成的半導體膜419_2；具有透光性的像素電極421_2；以及作為介電膜的包含於電晶體403_2中的具有透光性的絕緣膜(圖20中未圖示)。即，電容元件405_2具有透光性。
另外，電晶體403_1及電晶體403_2以及電容元件405_1及電容元件405_2的剖面結構分別與圖3所示的電晶體103及電容元件105相同，因此在此省略其說明。
在上表面形狀中，鄰接的兩個像素之間設置有電容線，藉由使包含於各像素中的電容元件及該電容線連接，可以減少電容線的個數。由此，與在各像素中設置電容線的結構相比，可以進一步提高像素的孔徑比。例如，在本發明的一個方式的半導體裝置中，將一個像素的大小設定為28μm(H)×84μm(V)，像素密度設定為302ppi，採用圖20所示的像素佈局，由此可以使像素的孔徑比為61.7%。
<變形例7>
在上述像素101、像素141、像素161、像素171、像素172、像素196、像素401_1及像素401_2中，設置於像素內的電晶體的形狀不侷限於圖3及圖4所示的電晶體 的形狀，而可以適當地改變其形狀。例如，在圖元151中，電晶體169可以為：包括於信號線109中的源電極109a(未圖示)為圍繞用作汲極電極113a(未圖示)的導電膜113的U字型(C字型、日本片假名“”字型或馬蹄型)(參照圖21)。藉由採用該形狀，即使電晶體的面積較小時，也能確保足夠的通道寬度，由此可以增加電晶體的通態電流的量。注意，圖21的像素151中的其他結構與圖3相同。
<變形例8>
另外，在上述像素101、像素141、像素161、像素171、像素172、像素196、像素401_1及像素401_2中，使用如下電晶體：在該電晶體中氧化物半導體膜位於閘極絕緣膜與包含源極電極的信號線及用作汲極電極的導電膜之間。如圖22所示，作為該電晶體可以使用氧化物半導體膜195位於包括源極電極191a的信號線191及用作汲極電極193a的導電膜193與絕緣膜129之間的電晶體190。注意，在圖22中，除了氧化物半導體膜195的位置以外其他的結構與圖4相同。
在圖22所示的電晶體190中，在形成信號線191及導電膜193之後形成氧化物半導體膜195。因此，氧化物半導體膜195的表面不暴露於信號線191及導電膜193的形成製程中使用的蝕刻劑或蝕刻氣體中，由此可以減少氧化物半導體膜195及絕緣膜129間的雜質。由此， 可以減少電晶體190的源極電極191a及汲極電極193a之間流過的洩漏電流。
<變形例9>
另外，在上述像素101、像素141、像素161、像素171、像素172、像素196、像素401_1及像素401_2中，作為電晶體使用通道蝕刻結構的電晶體。如圖23所示，該電晶體可以使用通道保護型的電晶體183。注意，在圖23中，除了氧化物半導體膜111與包括源極電極109a的信號線109及用作汲極電極113a的導電膜113之間設置有通道保護膜182之外，其他的結構與圖4相同。
作為圖23所示的通道保護型的電晶體183，在氧化物半導體膜111上形成通道保護膜182之後形成信號線109及導電膜113。通道保護膜182可以使用電晶體103的絕緣膜129的材料形成。如此，在通道保護型的電晶體183中，不需要另行設置相當於電晶體103的絕緣膜129的絕緣膜。因此，氧化物半導體膜111的表面不暴露於信號線191及導電膜193的形成製程中使用的蝕刻劑或蝕刻氣體中，由此可以減少氧化物半導體膜111及通道保護膜182之間的雜質。由此，可以減少通道保護型的電晶體183的源極電極109a與汲極電極113a之間流過的洩漏電流。另外，藉由具有通道保護膜182，可以抑制因形成信號線109及導電膜113時的加工而引起的氧化物半導體膜111(尤其是通道形成區)的損傷。
<變形例10>
另外，在上述像素101、像素141、像素161、像素171、像素172、像素196、像素401_1及像素401_2中，雖然作為電晶體示出具有一個閘極電極的電晶體，但是也可以如圖24所示地使用具有隔著氧化物半導體膜111與包含於掃描線107的閘極電極對置的導電膜187的電晶體185。
電晶體185是在本實施方式中說明的電晶體103、電晶體169、電晶體190的絕緣膜132上具有導電膜187的雙閘電晶體。導電膜187也可以稱為背閘極電極。導電膜187至少與氧化物半導體膜111的通道形成區重疊。藉由將導電膜187設置在與氧化物半導體膜111的通道形成區重疊的位置上，可以進一步降低可靠性測試(例如，BT(Bias Temperature)應力測試)前後的電晶體185的臨界電壓的變動量。另外，可以將導電膜187的電位設定為公共電位、GND電位或任意的電位。或者，導電膜187也可以為浮動狀態。另外，可以藉由控制導電膜187的電位來控制電晶體185的臨界電壓。或者，也可以將閘極電極107a及導電膜187連接，使其具有相同電位。藉由設置導電膜187，可以減輕周圍的電場變化對氧化物半導體膜111的影像，由此可以提高電晶體的可靠性。
導電膜187可以使用與掃描線107、信號線109、像素電極121等同樣的材料及方法而形成。
如上所述，在具有驅動電路的半導體裝置中，藉由作為驅動電路中的電晶體採用雙閘電晶體，並使該雙閘電晶體的背閘極電極與與電容元件電連接的電容線電連接，可以在降低耗電量的同時加快驅動電路的工作速度，由此可以得到顯示品質優良的半導體裝置。
另外，作為電容元件的一個電極，藉由使用在與電晶體的半導體膜(具體地為氧化物半導體膜)相同的形成製程中形成的半導體膜，可以製造孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。由此，可以得到顯示品質優良的半導體裝置。
另外，由於電晶體的半導體膜(具體地為氧化物半導體膜)的氧缺陷得到減少並且氫、氮等雜質被減少，因此本發明的一個方式的半導體裝置為具有良好的電特性的半導體裝置。
另外，本實施方式所述的結構等可以適當地與其他實施方式所述的結構等組合使用。
實施方式2
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發明的一個方式的半導體裝置。此外，本實施方式所說明的半導體裝置的電容元件的結構與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實 施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
〈半導體裝置的結構〉
圖25示出本實施方式所說明的像素201的俯視圖。圖25所示的像素201與圖3所示的像素101的不同之處在於在雙點劃線內的區域不設置絕緣膜229(未圖示)及絕緣膜231(未圖示)。因此，圖25所示的像素201的電容元件205包括用作一個電極的氧化物半導體膜119、用作另一個電極的像素電極221以及作為介電膜的絕緣膜232(未圖示)。
接著，圖26示出圖25的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
以下示出本實施方式中的像素201的剖面結構。在基板102上設置有包括閘極電極107a的掃描線107、與掃描線107設置在同一表面上的電容線115。在掃描線107及電容線115上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有氧化物半導體膜111，在閘極絕緣膜127上設置有氧化物半導體膜119。在氧化物半導體膜111及閘極絕緣膜127上設置有包括源極電極109a的信號線109及用作汲極電極113a的導電膜113。在閘極絕緣膜127中設置有到達電容線115的開口123，在開口123、閘極絕緣膜127及氧化物半導體膜119上設置有導電膜125。在閘極絕緣膜127、 信號線109、氧化物半導體膜111、導電膜113、導電膜125、氧化物半導體膜119上設置有用作電晶體103的保護絕緣膜的絕緣膜229、絕緣膜231及絕緣膜232。在絕緣膜229、絕緣膜231及絕緣膜232中設置有到達導電膜113的開口117，在開口117中及絕緣膜232上設置有像素電極221。此外，在基板102與掃描線107、電容線115及閘極絕緣膜127之間也可以設置有基底絕緣膜。
絕緣膜229是與實施方式1所說明的絕緣膜129同樣的絕緣膜。絕緣膜231是與實施方式1所說明的絕緣膜131同樣的絕緣膜。絕緣膜232是與實施方式1所說明的絕緣膜132同樣的絕緣膜。像素電極221是與實施方式1所說明的像素電極121同樣的像素電極。
如本實施方式中的電容元件205，藉由作為設置在用作一個電極的氧化物半導體膜119與用作另一個電極的像素電極221之間的介電膜使用絕緣膜232，可以使介電膜的厚度比實施方式1中的電容元件105的介電膜的厚度薄。因此，本實施方式中的電容元件205與實施方式1中的電容元件105相比可以增大電荷容量。
此外，絕緣膜232與實施方式1的絕緣膜132同樣較佳為氮化絕緣膜。由於絕緣膜232接觸於氧化物半導體膜119，所以可以使包含在該氮化絕緣膜中的氮或/及氫移動到氧化物半導體膜119，由此可以增大氧化物半導體膜119的導電率。此外，作為絕緣膜232使用氮化絕緣膜，在絕緣膜232接觸於氧化物半導體膜119的狀態下進 行加熱處理，由此可以使包含在該氮化絕緣膜中的氮或/及氫移動到氧化物半導體膜119。其結果是，氧化物半導體膜119的導電率增大而變為n型。由於氧化物半導體膜119的導電率比氧化物半導體膜111高，所以可以說氧化物半導體膜119是具有導電性的膜。
如上所述，在本實施方式中的半導體裝置中，氧化物半導體膜119具有其導電率比氧化物半導體膜111高的區域。至少氧化物半導體膜119的接觸於絕緣膜232的區域的導電率比氧化物半導體膜111的接觸於絕緣膜229的區域高。
此外，較佳的是氧化物半導體膜119的氫濃度比氧化物半導體膜111高。在氧化物半導體膜119中，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。在氧化物半導體膜111中，藉由二次離子質譜分析法得到的氫濃度小於5×1019atoms/cm3，較佳為小於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
此外，氧化物半導體膜119的電阻率比氧化物半導體膜111低。氧化物半導體膜119的電阻率較佳為氧化物半導體膜111的電阻率的1×10-8倍以上且1×10-1倍以下，典型地為1×10-3Ωcm以上且小於1×104Ωcm，更 佳為1×10-3Ωcm以上且小於1×10-1Ωcm。
〈半導體裝置的製造方法〉
下面，參照圖27A、圖27B、圖28A及圖28B說明本實施方式中的半導體裝置的製造方法。
首先，在基板102上形成包括閘極電極107a的掃描線107及電容線115，在基板102、掃描線107及電容線115上形成加工為閘極絕緣膜127的絕緣膜，在該絕緣膜上形成氧化物半導體膜111及氧化物半導體膜119，在該絕緣膜中形成到達電容線115的開口123來形成閘極絕緣膜127，然後形成包括源極電極109a的信號線109、導電膜113及導電膜125，在閘極絕緣膜127、信號線109、導電膜113、導電膜125及氧化物半導體膜119上形成絕緣膜128，在絕緣膜128上形成絕緣膜130(參照圖27A)。此外，到此為止的製程可以參照實施方式1來進行。
接著，在至少重疊於氧化物半導體膜119的絕緣膜130的區域上形成遮罩，使用該遮罩進行加工來形成絕緣膜228及絕緣膜230，並使氧化物半導體膜119露出，在露出的區域及絕緣膜130上形成絕緣膜233(參照圖27B)。作為該遮罩可以使用藉由光微影製程形成的光阻遮罩，該加工可以利用乾蝕刻和濕蝕刻中的一者或兩者來進行。此外，絕緣膜233是與實施方式1所說明的絕緣膜133同樣的絕緣膜。此外，也可以在形成絕緣膜233之 後等的絕緣膜233接觸於氧化物半導體膜119的狀態下進行加熱處理。此外，到此為止的製程也可以參照實施方式1來進行。
當藉由電漿CVD法或濺射法形成由氮化絕緣膜形成的絕緣膜233時，氧化物半導體膜119被暴露於電漿，在氧化物半導體膜119中生成氧缺陷。此外，藉由氧化物半導體膜119與由氮化絕緣膜形成的絕緣膜233接觸，氮或/及氫從絕緣膜233移動到氧化物半導體膜119。藉由在氧缺陷中進入包含在絕緣膜233中的氫，生成作為載子的電子。或者，作為絕緣膜232使用氮化絕緣膜，在絕緣膜232接觸於氧化物半導體膜119的狀態下進行加熱處理，由此可以使包含在該氮化絕緣膜中的氮或/及氫移動到氧化物半導體膜119。其結果是，氧化物半導體膜119的導電率增大而變為n型。此外，成為由具有導體特性的金屬氧化物膜構成的透光導電膜。氧化物半導體膜119的導電率比氧化物半導體膜111高。
接著，在絕緣膜228、絕緣膜230及絕緣膜233中形成到達導電膜113的開口117，形成絕緣膜229、絕緣膜231及絕緣膜232(參照圖28A)，形成藉由開口117接觸於導電膜113的像素電極221(參照圖28B)。此外，到此為止的製程也可以參照實施方式1來進行。
藉由上述製程，可以製造本實施方式中的半導體裝置。
〈變形例〉
在本發明的一個方式的半導體裝置中可以適當地改變電容元件的結構。參照圖29說明本結構的具體例子。此外，這裏，只說明圖3及圖4所說明的電容元件205不同的電容元件245。
作為閘極絕緣膜218的疊層結構採用氮化絕緣膜的絕緣膜226及氧化絕緣膜的絕緣膜227的疊層結構，在至少設置有氧化物半導體膜119的區域只設置絕緣膜226。藉由採用上述結構，作為絕緣膜226的氮化絕緣膜接觸於氧化物半導體膜119的下表面，由此可以增大氧化物半導體膜119的導電率(參照圖29)。圖29是剖面圖，關於對應於圖29的俯視圖可以參照圖3。此時，電容元件105的介電膜是絕緣膜129、絕緣膜131及絕緣膜132。此外，絕緣膜226及絕緣膜227可以適當地使用可應用於閘極絕緣膜127的絕緣膜，絕緣膜227也可以是與絕緣膜132同樣的絕緣膜。此外，為了採用本結構，可以參照實施方式1適當地加工絕緣膜227。
此外，在圖29所示的結構中，也可以採用氧化物半導體膜119的上表面與絕緣膜132接觸的結構。換言之，在圖29所示的結構中，也可以去除絕緣膜129及絕緣膜131的接觸於氧化物半導體膜119的區域。此時，電容元件105的介電膜是絕緣膜132。藉由採用氧化物半導體膜119的上表面及下表面接觸於氮化絕緣膜的結構，與只有一個面接觸於氮化絕緣膜的情況相比，可以高效地 充分增大氧化物半導體膜119的導電率。
如上所述根據本發明的一個方式，在具有驅動電路的半導體裝置中，藉由作為驅動電路中的電晶體採用雙閘電晶體，並使該雙閘電晶體的背閘極電極與與電容元件電連接的電容線電連接，可以在降低耗電量的同時加快驅動電路的工作速度，由此可以得到顯示品質優良的半導體裝置。
另外，作為電容元件的一個電極，藉由使用在與電晶體的半導體膜(具體地為氧化物半導體膜)相同的形成製程中形成的半導體膜，可以製造孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。此外，藉由提高孔徑比可以得到顯示品質優良的半導體裝置。
另外，由於電晶體的半導體膜(具體地為氧化物半導體膜)的氧缺陷得到減少並且氫、氮等雜質被減少，因此本發明的一個方式的半導體裝置為具有良好的電特性的半導體裝置。
注意，本實施方式所示的結構等可以與其他實施方式所示的結構及其變形例適當地組合而使用。
實施方式3
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發明的一個方式的半導體裝置。此外，在本實施方式 所說明的半導體裝置中，電容元件的一個電極的半導體膜與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
〈半導體裝置的結構〉
以下說明本實施方式所說明的設置在液晶顯示裝置的像素部中的像素301的具體結構例子。圖30示出像素301的俯視圖。圖30所示的像素301包括電容元件305，電容元件305設置在像素301內的由電容線115及信號線109圍繞的區域。電容元件305藉由設置在開口123中的導電膜125與電容線115電連接。電容元件305的導電率比氧化物半導體膜111高，且電容元件305包括具有透光性的氧化物半導體膜319、具有透光性的像素電極121、作為介電膜的包括在電晶體103中的具有透光性的絕緣膜(在圖30中未圖示)。即，電容元件305具有透光性。
氧化物半導體膜319的導電率為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下。
像這樣，氧化物半導體膜319由於導電率高，所以充分用作構成電容元件的電極。換言之，可以在像素301內形成較大(大面積)的電容元件305。因此，可以實現孔徑比高且電荷容量增大了的半導體裝置。由此，可以得到顯示品質優良的半導體裝置。
接著，圖31示出圖30的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
以下示出像素301的剖面結構。在基板102上設置有包括閘極電極107a的掃描線107。在掃描線107上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有氧化物半導體膜111，在閘極絕緣膜127上設置有氧化物半導體膜319。在氧化物半導體膜111及閘極絕緣膜127上設置有包括源極電極109a的信號線109及用作汲極電極113a的導電膜113。此外，在閘極絕緣膜127及氧化物半導體膜319上設置有電容線115。在閘極絕緣膜127、信號線109、氧化物半導體膜111、導電膜113、氧化物半導體膜319及電容線115上設置有用作電晶體103的保護絕緣膜的絕緣膜129、絕緣膜131及絕緣膜132。在絕緣膜129、絕緣膜131及絕緣膜132中設置有到達導電膜113的開口117，在開口117中及絕緣膜132上設置有像素電極121。此外，在基板102與掃描線107及閘極絕緣膜127之間也可以設置有基底絕緣膜。
在本實施方式中的電容元件305中，一對電極中的一個電極是其導電率比氧化物半導體膜111高的氧化物半導體膜319，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131及絕緣膜132。
氧化物半導體膜319可以使用可應用於氧化 物半導體膜111的氧化物半導體。由於在形成氧化物半導體膜111的同時形成氧化物半導體膜319，所以氧化物半導體膜319包含構成氧化物半導體膜111的氧化物半導體的金屬元素。並且，由於氧化物半導體膜319的導電率較佳為比氧化物半導體膜111高，所以較佳為包含增大導電率的元素(摻雜劑)。明確而言，在氧化物半導體膜319中作為摻雜劑包含硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上。氧化物半導體膜319所包含的摻雜濃度較佳為1×1019atoms/cm3以上且1×1022atoms/cm3以下。由此，氧化物半導體膜319的導電率可以為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下，可以使氧化物半導體膜319充分用作電容元件305的一個電極。另外，氧化物半導體膜319具有其導電率比氧化物半導體膜111高的區域。在本實施方式中，至少氧化物半導體膜319的接觸於絕緣膜132的區域的導電率比氧化物半導體膜111的接觸於絕緣膜129的區域高。此外，氧化物半導體膜319由於包含上述元素(摻雜劑)所以是n型，且導電率高，由此也可說具有導電性的膜。
〈半導體裝置的製造方法〉
下面，參照圖32A、圖32B、圖33A及圖33B說明本實施方式中的半導體裝置的製造方法。
首先，在基板102上形成包括閘極電極107a 的掃描線107及電容線115，在基板102、掃描線107及電容線上形成加工為閘極絕緣膜127的絕緣膜，在該絕緣膜上形成氧化物半導體膜111及氧化物半導體膜119(參照圖32A)。此外，到此為止的製程可以參照實施方式1來進行。
接著，在對氧化物半導體膜119添加摻雜劑形成氧化物半導體膜319之後，在絕緣膜126中形成到達電容線115的開口123來形成閘極絕緣膜127，然後形成包括源極電極109a的信號線109、用作汲極電極113a的導電膜113、使氧化物半導體膜319與電容線115電連接的導電膜125(參照圖32B)。
作為對氧化物半導體膜119添加摻雜劑的方法有如下方法：在氧化物半導體膜119以外的區域設置遮罩，使用該遮罩，藉由離子植入法或離子摻雜法等添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上的摻雜劑。此外，也可以將氧化物半導體膜119暴露於包含該摻雜劑的電漿來添加該摻雜劑，代替離子植入法或離子摻雜法。此外，也可以在添加摻雜劑之後進行加熱處理。該加熱處理可以參照與實施方式1所記載的進行氧化物半導體膜111及氧化物半導體膜119的脫氫化或脫水化的加熱處理的詳細內容適當地進行。
此外，添加摻雜劑的製程也可以在形成信號線109、導電膜113及導電膜125之後進行。在此情況下，不對氧化物半導體膜319的與信號線109、導電膜113 及導電膜125接觸的區域添加摻雜劑。
接著，在閘極絕緣膜127、信號線109、氧化物半導體膜111、導電膜113、導電膜125及氧化物半導體膜319上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133(參照圖33A)。此外，該製程可以參照實施方式1來進行。
接著，在絕緣膜128、絕緣膜130及絕緣膜133中形成到達導電膜113的開口117，形成絕緣膜129、絕緣膜131及絕緣膜132(參照圖33B)，形成藉由開口117接觸於導電膜113的像素電極121(參照圖31)。此外，該製程也可以參照實施方式1來進行。
藉由上述製程，可以製造本實施方式的半導體裝置。
如上所述根據本發明的一個方式，在具有驅動電路的半導體裝置中，藉由作為驅動電路中的電晶體採用雙閘電晶體，並使該雙閘電晶體的背閘極電極與與電容元件電連接的電容線電連接，可以在降低耗電量的同時加快驅動電路的工作速度，由此可以得到顯示品質優良的半導體裝置。
另外，作為電容元件的一個電極，藉由使用在與電晶體的半導體膜(具體地為氧化物半導體膜)相同的形成製程中形成的半導體膜，可以製造孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。另外，藉由提高孔徑比可以得到顯示品質優良的半導體裝置。
另外，由於電晶體的半導體膜(具體地為氧化物半導體膜)的氧缺陷得到減少並且氫、氮等雜質被減少，因此本發明的一個方式的半導體裝置為具有良好的電特性的半導體裝置。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而使用。
實施方式4
在本實施方式中，說明在上述實施方式所說明的包括在半導體裝置中的電晶體及電容元件中，可以應用於作為半導體膜的氧化物半導體膜的一個方式。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜是指CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor，即C軸配向晶體氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。
首先，說明CAAC-OS膜。
CAAC-OS膜是包括多個c軸配向的結晶部的氧化物半導體膜之一。
在CAAC-OS膜的透射電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
由利用TEM所得到的大致平行於樣本面的方向上的CAAC-OS膜的影像(剖面TEM影像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
注意，在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下，因此也包括85°以上且95°以下的角度的情況。根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間，金屬原子的排列沒有規律性。
由剖面TEM影像以及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
注意，CAAC-OS膜所包含的結晶部幾乎都是可以收容在一個邊長小於100nm的立方體內的尺寸。因此，有時包含在CAAC-OS膜中的結晶部為能夠收容在一個邊長小於10nm、小於5nm或小於3nm的立方體內的尺寸。但是，有時包含在CAAC-OS膜中的多個結晶部聯結，從而形成一個大結晶區。例如，在平面TEM影像中有 時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，在利用out-of-plane法來分析具有InGaZnO4的結晶的CAAC-OS膜時，在繞射角度(2θ)為31°附近時常出現峰值。由於該峰值源自InGaZnO4結晶的(009)面，由此可知CAAC-OS膜的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，在將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。在該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的c軸配向的結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面近旁產生的結晶生長而形成的情況下，有時頂面附近的c軸配向的結晶部的比例會高於被形成面附近。另外，在對CAAC-OS膜添加雜質時，有時被添加雜質的區域變質，而部分性地形成c軸配向的結晶部的比例不同的區域。
注意，在藉由out-of-plane法分析包含InGaZnO4結晶的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還觀察到2θ為36°附近的峰值。2θ為36°附近的峰值示出不具有c軸配向性的結晶包含在CAAC-OS膜的一部分中。較佳的是，在CAAC-OS膜中出現2θ為31°附近的峰值而不出現2θ為36°附近的峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的接合力比構成氧化物半導體膜的金屬元素強的矽等元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導 致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，包含在氧化物半導體膜中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS膜是缺陷能階密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時會成為載子陷阱，或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷能階密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實際上高純度本質”。在高純度本質或實際上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。此外，在高純度本質或實際上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。注意，被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時會像固定電荷那樣動作。所以，採用雜質濃度高且缺陷能階密度高的氧化物半導體膜的電晶體有時電特性不穩定。
此外，在採用CAAC-OS膜的電晶體中，由可見光或紫外光的照射導致的電特性變動小。
接下來，說明微晶氧化物半導體膜。
在使用TEM觀察微晶氧化物半導體膜時的影 像中，有時無法明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外，例如在使用TEM觀察nc-OS膜時，有時無法明確地確認到晶粒介面。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用直徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在藉由使用其探針的直徑大於結晶部的電子束(例如，50nm以上)來獲得的nc-OS膜的選區電子繞射中，觀察到類似光暈圖案。另一方面，在藉由使用其探針的直徑近於或小於結晶部的電子束(例如，1nm以上且30nm以下)來獲得的nc-OS膜的奈米束電子繞射圖案中，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀 的區域內的多個斑點。
nc-OS膜是比非晶氧化物半導體膜規律性高的氧化物半導體膜。因此，nc-OS膜的缺陷能階密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶面配向的規律性。所以，nc-OS膜的缺陷能階密度比CAAC-OS膜高。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
例如，作為形成CAAC-OS膜的方法可以舉出如下三個方法。
第一個方法是：藉由在100℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第二個方法是：藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第三個方法是：藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，並形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向 量或表面的法線向量的方向上一致的結晶部。
當將CAAC-OS應用於氧化物半導體膜的電晶體時，起因於可見光或紫外光的照射的電特性的變動小。因此，將CAAC-OS應用於氧化物半導體膜的電晶體具有高可靠性。
此外，CAAC-OS較佳為使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，藉由使該平板狀或顆粒狀的濺射粒子在保持結晶狀態的情況下到達被形成面，可以形成CAAC-OS。
另外，為了形成CAAC-OS，較佳為採用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，可以降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的被形成面加熱溫度(例如，基板加熱溫度)，在濺射粒子到達被形成面之後發生濺射粒子的遷移。明確而言，在將被形成面加熱溫度設定為100℃以上且740℃以下，較佳為150℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的被形成面的 溫度，當平板狀或顆粒狀的濺射粒子到達被形成面時，在該被形成面上發生遷移，濺射粒子的平坦的面附著到被形成面。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數混合，並進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到多晶的In-Ga-Zn類金屬氧化物靶材。此外，也可以在冷卻(放冷)或加熱的同時進行該加壓處理。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及混合粉末時的莫耳數比可以根據所製造的濺射靶材適當地改變即可。
另外，氧化物半導體膜也可以採用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜採用第一氧化物半導體膜和第二氧化物半導體膜的疊層，並且第一氧化物半導體膜和第二氧化物半導體膜分別使用不同的原子數比的金屬氧化物。例如，可以作為第一氧化物半導體膜使用包含兩種金屬的氧化物、包含三種金 屬的氧化物或者包含四種金屬的氧化物，作為第二氧化物半導體膜使用與第一氧化物半導體膜不同的兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物。
作為氧化物半導體膜採用兩層結構，也可以使第一氧化物半導體膜與第二氧化物半導體膜的構成元素相同，並使兩者的原子數比不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1。此外，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=2：1：3，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2。另外，各氧化物半導體膜的原子數比作為誤差包括上述原子數比的±20%的變動。
此時，較佳為將第一氧化物半導體膜與第二氧化物半導體膜中的離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的原子數比設定為InGa。另外，較佳為將離閘極電極遠的一側(背通道一側)的氧化物半導體膜的In與Ga的原子數比設定為In<Ga。藉由採用這些疊層結構，可以製造場效應遷移率高的電晶體。另一方面，藉由將離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的原子數比設定為In<Ga，將背通道一側的氧化物半導體膜的In與Ga的原子數比設定為InGa，可以減少電晶體的隨時間的變化或因可靠性測 試導致的臨界電壓的變動量。
原子數比為In：Ga：Zn=1：3：2的第一氧化物半導體膜可以藉由使用原子數比為In：Ga：Zn=1：3：2的氧化物靶材的濺射法來形成。可以將基板溫度設定為室溫，作為濺射氣體使用氬或氬及氧的混合氣體來形成。原子數比為In：Ga：Zn=3：1：2的第二氧化物半導體膜可以藉由In：Ga：Zn=3：1：2的氧化物靶材與第一氧化物半導體膜同樣地形成。
此外，作為氧化物半導體膜採用三層結構，也可以使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，並使它們的原子數比不同。參照圖34說明作為氧化物半導體膜採用三層結構。
圖34所示的電晶體297從閘極絕緣膜127一側依次層疊有第一氧化物半導體膜299a、第二氧化物半導體膜299b及第三氧化物半導體膜299c。作為構成第一氧化物半導體膜299a及第三氧化物半導體膜299c的材料使用可以以InM1xZnyOz(x1，y>1，z>0，M1=Ga、Hf等)表示的材料。注意，當使構成第一氧化物半導體膜299a及第三氧化物半導體膜299c的材料中包含Ga時，所包含的Ga的比例多，明確而言，當可以以InM1xZnyOz表示的材料超過x=10時，在成膜時有可能發生粉末，所以不適合的。此外，在電晶體297中，第一氧化物半導體膜299a、第二氧化物半導體膜299b及第三氧化物半導體膜299c以外的結構與上述實施方式所記載的電晶體(例 如，實施方式1所記載的電晶體103)相同。
此外，構成第二氧化物半導體膜299b的材料使用可以以InM2xZnyOz(x1，yx，z>0，M2=Ga、Sn等)表示的材料。
以構成如下結構的方式適當地選擇第一氧化物半導體膜299a、第二氧化物半導體膜299b及第三氧化物半導體膜299c的材料，該結構是與第一氧化物半導體膜299a的傳導帶及第三氧化物半導體膜299c的傳導帶相比第二氧化物半導體膜299b的傳導帶離真空能階更深的阱結構。
此外，如實施方式1所記載，在氧化物半導體膜中第14族元素之一的矽或碳生成作為載子的電子，使載子密度增大。由此，當矽或碳包含在氧化物半導體膜中時，氧化物半導體膜有可能成為n型化。由此，包含在各氧化物半導體膜中的矽的濃度及碳的濃度為3×1018/cm3以下，較佳為3×1017/cm3以下。尤其是，為了不在第二氧化物半導體膜299b中混入多量的第14族元素，較佳為用第一氧化物半導體膜299a及第三氧化物半導體膜299c夾住成為載子路經的第二氧化物半導體膜299b或圍繞第二氧化物半導體膜299b。即，第一氧化物半導體膜299a及第三氧化物半導體膜299c也可以稱為障壁膜，該障壁膜防止在第二氧化物半導體膜299b中混入矽、碳等第14族元素。
例如，也可以將第一氧化物半導體膜299a的 原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜299b的原子數比設定為In：Ga：Zn=3：1：2，將第三氧化物半導體膜299c的原子數比設定為In：Ga：Zn=1：1：1。此外，第三氧化物半導體膜299c可以藉由使用原子數比為In：Ga：Zn=1：1：1的氧化物靶材的濺射法來形成。
或者，也可以採用層疊如下膜的三層結構：作為第一氧化物半導體膜299a使用將原子數比設定為In：Ga：Zn=1：3：2的氧化物半導體膜；作為第二氧化物半導體膜299b使用將原子數比設定為In：Ga：Zn=1：1：1或In：Ga：Zn=1：3：2的氧化物半導體膜；以及作為第三氧化物半導體膜299c使用將原子數比設定為In：Ga：Zn=1：3：2的氧化物半導體膜。
由於第一氧化物半導體膜299a至第三氧化物半導體膜299c的構成元素相同，所以第二氧化物半導體膜299b與第一氧化物半導體膜299a之間的介面的缺陷能階(陷阱能階)密度很低。詳細地說，該缺陷能階(陷阱能階)比閘極絕緣膜127與第一氧化物半導體膜299a之間的介面的缺陷能階密度低。由此，如上所述藉由層疊氧化物半導體膜，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
此外，藉由以構成如下結構的方式適當地選擇第一氧化物半導體膜299a、第二氧化物半導體膜299b及第三氧化物半導體膜299c的材料，該阱結構是與第一 氧化物半導體膜299a的傳導帶及第三氧化物半導體膜299c的傳導帶相比第二氧化物半導體膜299b的傳導帶離真空能階更深的阱結構，可以提高電晶體的場效應遷移率，並可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
另外，也可以作為第一氧化物半導體膜299a至第三氧化物半導體膜299c應用結晶性不同的氧化物半導體。就是說，也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體及CAAC-OS的結構。此外，當第一氧化物半導體膜299a至第三氧化物半導體膜299c中的任一個使用非晶氧化物半導體時，可以緩和氧化物半導體膜的內部應力或外部應力，而降低電晶體的特性偏差。此外，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
此外，至少成為通道形成區的第二氧化物半導體膜299b較佳為CAAC-OS。另外，背通道一側的氧化物半導體膜，本實施方式中的第三氧化物半導體膜299c較佳為非晶或CAAC-OS。藉由採用上述那樣的結構，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而使用。
實施方式5
藉由使用上述實施方式所例示的電晶體及電容元件可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在同一個基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖35A至圖37C說明使用上述實施方式所示的電晶體的顯示裝置的例子。此外，圖36A、圖36B是示出沿圖35B中的M-N點劃線的剖面結構的剖面圖。此外，在圖36A及圖36B中關於像素部的結構只記載其一部分。
在圖35A中，以圍繞設置在第一基板901上的像素部902的方式設置有密封材料905，並且使用第二基板906進行密封。在圖35A中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903及掃描線驅動電路904。此外，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位藉由FPC(Flexible printed circuit：撓性印刷電路)918a、FPC918b供應。
在圖35B和圖35C中，以圍繞設置在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，像素部902及掃描線驅動電路904與顯示元件一起由第一基板901、密封材料905以及第二基板906密封。在圖35B和圖35C中，在第 一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903。在圖35B和圖35C中，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位由FPC918供應。
此外，圖35B和圖35C示出另行形成信號線驅動電路903並且將其安裝到第一基板901的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃覆晶封裝)方法、打線接合方法或者TAB(Tape Automated Bonding：捲帶式自動接合)方法等。圖35A是藉由COG方法安裝信號線驅動電路903、掃描線驅動電路904的例子，圖35B是藉由COG方法安裝信號線驅動電路903的例子，而圖35C是藉由TAB方法安裝信號線驅動電路903的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有IC諸如控制器等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方 式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用上述實施方式所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。圖36A和圖36B示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。
圖36A所示的液晶顯示裝置是垂直電場方式的液晶顯示裝置。液晶顯示裝置包括連接端子電極915及端子電極916，連接端子電極915及端子電極916藉由各向異性導電劑919電連接到FPC918所具有的端子。
連接端子電極915由與第一電極930相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板901上的像素部902和掃描線驅動電路904包括多個電晶體，圖36A及圖36B例示包括在像素部902中的電晶體910、包括在掃描線驅動電路904中的電晶體911。在電晶體910及電晶體911上設置有相當於實施方式1所示的絕緣膜129、絕緣膜 131及絕緣膜132的絕緣膜924。此外，絕緣膜923用作基底膜。
在本實施方式中，作為電晶體910、電晶體911可以應用上述實施方式所示的電晶體中的任一個。此外，使用氧化物半導體膜927、絕緣膜924及第一電極930構成電容元件926。此外，氧化物半導體膜927藉由電極膜928與電容線929連接。電極膜928由與電晶體910、電晶體911的源極電極及汲極電極相同的導電膜形成。電容線929由與電晶體910、電晶體911的閘極電極相同的導電膜形成。此外，這裏，作為電容元件926示出實施方式1所示的電容元件，但是也可以適當地使用其他實施方式所示的電容元件。
此外，示出在絕緣膜924上的與包括在掃描線驅動電路中的電晶體911的氧化物半導體膜的通道形成區重疊的位置設置有導電膜917的例子。換言之，電晶體911是實施方式1所記載的雙閘電晶體。另外，雖然未圖示，導電膜917與電容線929電連接。在本實施方式中，由與第一電極930相同的導電膜形成導電膜917。藉由採用上述結構，可以省去控制導電膜917的電位的結構。另外，藉由將導電膜917設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低可靠性測試前後的電晶體911的臨界電壓的變動量。另外，可以使電晶體911的工作速度快，由此可以使驅動電路的工作速度快。此外，導電膜917的電位既可以與電晶體911的閘極電極的電位 相同，又可以不同，並且，還可以將導電膜917用作第二閘極電極(背閘極電極)。此外，導電膜917與電晶體911的源極電極之間的電位差也可以是0V。如上所述，可以實現增加顯示裝置的工作速度並降低耗電量。
此外，導電膜917還具有遮蔽外部的電場的功能。就是說，導電膜917還具有不使外部的電場作用於內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。藉由利用導電膜917的遮蔽功能，可以抑制由於靜電等外部的電場的影響而使電晶體的電特性變動。此外，可以控制電晶體的臨界電壓。另外，在圖36A及圖36B中示出包括在掃描線驅動電路的電晶體，包括在信號線驅動電路中的電晶體也與電晶體911同樣，也可以在絕緣膜924上在與氧化物半導體膜的通道形成區重疊的位置設置有導電膜。
設置在像素部902中的電晶體910與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
作為顯示元件的液晶元件913包括第一電極930、第二電極931以及液晶908。另外，以夾持液晶908的方式設置有用作配向膜的絕緣膜932、絕緣膜933。此外，第二電極931設置在第二基板906一側，並且，第一電極930和第二電極931隔著液晶908重疊。液晶元件913可以參照實施方式1所記載的液晶元件108。第一電極930相當於實施方式1所記載的像素電極121，第二電 極931相當於實施方式1所記載的對電極154，液晶908相當於實施方式1所記載的液晶160，絕緣膜932相當於實施方式1所記載的配向膜158，絕緣膜933相當於實施方式1所記載的配向膜156。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、對電極等)，可以根據取出光的方向、設置電極的位置以及電極的圖案結構選擇透光性或反射性。
第一電極930及第二電極931可以適當地使用與實施方式1所示的像素電極121及對電極154相同的材料。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制第一電極930與第二電極931之間的間隔(單元間隙)而設置的。此外，也可以使用球狀間隔物。
第一基板901和第二基板906由密封材料925固定。作為密封材料925，可以使用熱固性樹脂或光固化樹脂等有機樹脂。另外，密封材料925接觸於絕緣膜924。此外，密封材料925相當於圖35A至圖35C所示的密封材料905。
此外，在液晶顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使 用背光、側光燈等光源裝置。
此外，由於電晶體容易被靜電等損壞，所以較佳的是設置用來保護驅動電路的保護電路。保護電路較佳的是使用非線性元件構成。
下面，參照圖36B說明水平電場方式的液晶顯示裝置。圖36B是作為水平電場方式的一個例子的FFS(Fringe Field Switching：邊緣場切換)模式的液晶顯示裝置。以下說明與圖36A所示的垂直電場方式的液晶顯示裝置不同的結構。
在圖36B所示的液晶顯示裝置中，連接端子電極915由與第一電極940相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的源極電極及汲極電極相同的導電膜形成。
此外，液晶元件943包括形成在絕緣膜924上的第一電極940、第二電極941以及液晶908。液晶元件943可以適當地使用實施方式1所示的液晶元件108的結構。第一電極940可以適當地使用圖36A所示的第一電極930所示的材料。此外，第一電極940的平面形狀為梳齒狀、階梯狀、梯子狀等。第二電極941用作共用電極，可以與實施方式1所示的氧化物半導體膜119同樣地形成。在第一電極940與第二電極941之間設置有絕緣膜924。在圖36B所示的液晶顯示裝置中，電容元件由作為一對電極的第一電極940及第二電極以及作為介電膜的絕緣膜924構成。
第二電極941藉由導電膜945與電容線946連接。另外，導電膜945由與電晶體910、電晶體911的源極電極及汲極電極相同的導電膜形成。電容線946由與電晶體910、電晶體911的閘極電極相同的導電膜形成。此外，這裏，作為液晶元件943使用實施方式1所示的電容元件說明，但是也可以適當地使用其他實施方式所示的電容元件。
圖37A至圖37C示出在圖36A所示的液晶顯示裝置中與將設置在第二基板906上的第二電極931電連接的公共連接部(焊盤部)形成在第一基板901上的例子。
公共連接部配置於與用來黏結第一基板901和第二基板906的密封材料重疊的位置，並且藉由密封材料所包含的導電粒子與第二電極931電連接。或者，在不與密封材料重疊的位置(注意，像素部以外的位置)設置公共連接部，並且，以與公共連接部重疊的方式將包含導電粒子的膏劑與密封材料另行設置，而與第二電極931電連接。
圖37A是公共連接部的剖面圖，並相當於圖37B所示的俯視圖的I-J。
共用電位線975設置在閘極絕緣膜922上並利用與圖36A和圖36B所示的電晶體910的源極電極971或汲極電極973相同的材料及製程製造。
此外，共用電位線975由絕緣膜924覆蓋， 絕緣膜924在重疊於共用電位線975的位置上具有多個開口。該開口在與使電晶體910的源極電極971或汲極電極973與第一電極930連接的接觸孔相同的製程中製造。
此外，共用電位線975及共用電極977在開口中連接。共用電極977設置在絕緣膜924上，並使用與連接端子電極915、像素部的第一電極930相同的材料及製程製造。
如此，與像素部902的切換元件的製程共同地製造公共連接部。
共用電極977是與包括在密封材料中的導電粒子接觸的電極，並與第二基板906的第二電極931電連接。
此外，如圖37C所示，共用電位線985也可以使用與電晶體910的閘極電極相同的材料及製程製造。
在圖37C所示的公共連接部中，共用電位線985設置在閘極絕緣膜922及絕緣膜924的下層，閘極絕緣膜922及絕緣膜924在重疊於共用電位線985的位置上具有多個開口。該開口在與使電晶體910的源極電極971或汲極電極973與第一電極930連接的接觸孔相同的製程中對絕緣膜924進行蝕刻之後，還對閘極絕緣膜922選擇性地進行蝕刻形成。
此外，共用電位線985及共用電極987在開口中連接。共用電極987設置在絕緣膜924上，並使用與連接端子電極915、像素部的第一電極930相同的材料及 製程製造。
如上所述，在具有驅動電路的半導體裝置中，藉由作為驅動電路中的電晶體採用雙閘電晶體，並使該雙閘電晶體的背閘極電極與與電容元件電連接的電容線電連接，可以得到在降低耗電量的同時能夠加快驅動電路的工作速度的顯示品質優良的半導體裝置。
另外，作為電容元件的一個電極，藉由使用在與電晶體的半導體膜(具體地為氧化物半導體膜)相同的形成製程中形成的半導體膜，可以製造孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。此外，藉由提高孔徑比可以得到顯示品質優良的半導體裝置。
另外，由於電晶體的半導體膜(具體地為氧化物半導體膜)的氧缺陷得到減少並且氫、氮等雜質被減少，因此本發明的一個方式的半導體裝置為具有良好的電特性的半導體裝置。
本實施方式所示的結構等可以適當地與其他實施方式所示的結構等組合而使用。
實施方式6
本發明的一個方式的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、影像拍攝裝置諸如數位相機或數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置 、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖38A至圖38C示出上述電子裝置的一個例子。
圖38A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個桌腿9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003。由此可以提高顯示部9003的顯示品質。
顯示部9003具有觸屏輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且桌子9000也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然當在小房間裏設置大屏面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖38B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖38B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、9107。由此可以提高電視機的顯示品質。
圖38C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203。由此可以提高電腦的顯示品質。
圖39A和圖39B是能夠折疊的平板終端。圖 39A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、9631b。由此可以提高平板終端的顯示品質。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半只具有顯示的功能，並且另一半具有觸摸屏的功能，但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示幕面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等按觸觸摸屏的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢 測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖39A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸和另一方的尺寸可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
圖39B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖39B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖39A和圖39B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信 號處理部等。注意，太陽能電池9633可以設置在外殼9630的一面或兩面，因此可以進行高效的電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖39C所示的方塊圖對圖39B所示的充放電控制電路9634的結構和工作進行說明。圖39C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖39B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使SW1截止且使SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電 力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，參照圖40A至圖40D及圖41說明氧化物半導體膜及多層膜的電阻。
首先，參照圖40A至圖40D說明樣本的結構。
圖40A是樣本1至樣本4的俯視圖，圖40B、圖40C及圖40D示出圖40A的點劃線A1-A2的剖面圖。此外，由於樣本1至樣本4的俯視圖相同但剖面的疊層結構不同，所以剖面圖不同。圖40B示出樣本1的剖面圖，圖40C示出樣本2的剖面圖，圖40D示出樣本3及樣本4的剖面圖。
在樣本1中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。此外，由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜1910、1911覆蓋氧化物半導體膜1905及導電膜1907、1909。另外，在絕緣膜1910、1911中設置有開口部1913、1915，在該開口部1913、1915露出導電膜1907、1909。
在樣本2中，在玻璃基板1901上形成絕緣膜 1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。此外，由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜1911覆蓋氧化物半導體膜1905及導電膜1907、1909。另外，在絕緣膜1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
在樣本3及樣本4中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成多層膜1906。此外，由用作電極的導電膜1907、1909覆蓋多層膜1906的兩端，由絕緣膜1911覆蓋多層膜1906及導電膜1907、1909。另外，在絕緣膜1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
像這樣，樣本1至樣本4的不同之處是接觸於氧化物半導體膜1905或多層膜1906上的絕緣膜的結構。在樣本1中，氧化物半導體膜1905與絕緣膜1910接觸，在樣本2中，氧化物半導體膜1905與絕緣膜1911接觸，在樣本3及樣本4中，多層膜1906與絕緣膜1911接觸。
接著，說明各樣本的製造方法。
首先，說明樣本1的製造方法。
作為絕緣膜1903，藉由電漿CVD法在玻璃基板1901上形成厚度為400nm的氮化矽膜。
接著，作為絕緣膜1904，藉由電漿CVD法在絕緣膜1903上形成厚度為50nm的氧氮化矽膜。
接著，作為氧化物半導體膜1905，藉由濺射法使用金屬氧化物靶材(In：Ga：Zn=1：1：1)在絕緣膜1904上形成厚度為35nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理來形成氧化物半導體膜1905。
接著，藉由濺射法在絕緣膜1904及氧化物半導體膜1905上依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜，然後使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成導電膜1907及導電膜1909。
接著，作為絕緣膜1910，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮及氧的混合氛圍下以350℃進行1小時的加熱處理。
接著，作為絕緣膜1911，藉由電漿CVD法在絕緣膜1910上形成厚度為50nm的氮化矽膜。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來在絕緣膜1910、絕緣膜1911中形成開口部1913、1915。
藉由上述製程製造樣本1。
接著，說明樣本2的製造方法。
作為絕緣膜1910，藉由電漿CVD法在樣本1的絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮 及氧的混合氛圍下以350℃進行1小時的加熱處理。然後去除絕緣膜1910。
接著，作為絕緣膜1911，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為50nm的氮化矽膜。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來在絕緣膜1911中形成開口部1917、1919。
藉由上述製程製造樣本2。
接著，說明樣本3的製造方法。
樣本3使用多層膜1906代替樣本2的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜，接著使用金屬氧化物靶材(In：Ga：Zn=1：1：1)藉由濺射法形成厚度為10nm的IGZO膜，接下來使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成多層膜1906。
藉由上述製程製造樣本3。
接著，說明樣本4的製造方法。
樣本4使用多層膜1906代替樣本2的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成 厚度為20nm的IGZO膜，接著使用金屬氧化物靶材(In：Ga：Zn=1：1：1)藉由濺射法形成厚度為15nm的IGZO膜，接下來使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成多層膜1906。
藉由上述製程製造樣本4。
接著，對設置在樣本1至樣本4中的氧化物半導體膜1905及多層膜1906的薄層電阻進行測量。在樣本1中，將探針接觸於開口部1913及開口部1915，對氧化物半導體膜1905的薄層電阻進行測量。此外，在樣本2至樣本4中，將探針接觸於開口部1917及開口部1919，對氧化物半導體膜1905或多層膜1906的薄層電阻進行測量。此外，在樣本1至樣本4的氧化物半導體膜1905及多層膜1906中，導電膜1907與導電膜1909對置的寬度為1mm，導電膜1907與導電膜1909之間的距離為10μm。此外，在樣本1至樣本4中，導電膜1907為接地電位，對導電膜1909施加1V。
圖41示出樣本1至樣本4的薄層電阻。
樣本1的薄層電阻大約為1×1011Ω/sq。樣本2的薄層電阻大約為2620Ω/sq。樣本3的薄層電阻大約為4410Ω/sq。另外，樣本4的薄層電阻大約為2930Ω/sq。
像這樣，由於接觸於氧化物半導體膜1905及多層膜1906的絕緣膜的不同，氧化物半導體膜1905及多 層膜1906的薄層電阻不同。
另外，當將上述樣本1至樣本4的薄層電阻換算為電阻率時，樣本1為3.9×105Ωcm，樣本2為9.3×10-3Ωcm，樣本3為1.3×10-2Ωcm，樣本4為1.3×10-2Ωcm。
在樣本1中，在氧化物半導體膜1905上且與其接觸地形成有用於絕緣膜1910的氧氮化矽膜，與用於絕緣膜1911的氮化矽膜離開地形成。另一方面，在樣本2至樣本4中，在氧化物半導體膜1905及多層膜1906上且與其接觸地形成有用於絕緣膜1911的氮化矽膜。像這樣，藉由將氧化物半導體膜1905及多層膜1906與用於絕緣膜1911的氮化矽膜接觸地設置，在氧化物半導體膜1905及多層膜1906中形成缺陷，典型地形成氧缺陷，並包含在該氮化矽膜中的氫移動或擴散到氧化物半導體膜1905及多層膜1906。其結果是提高氧化物半導體膜1905及多層膜1906的導電性。
例如，當將氧化物半導體膜用於電晶體的通道形成區時，如樣本1所示較佳為與氧化物半導體膜接觸地設置氧氮化矽膜。此外，作為用於電容元件的電極的具有透光性的導電膜，如樣本2至樣本4所示，較佳為與氧化物半導體膜或多層膜接觸地設置氮化矽膜。藉由使用這種結構，即使在同一製程中形成用於電晶體的通道形成區的氧化物半導體膜或多層膜以及用於電容元件的電極的氧化物半導體膜或多層膜，也可以改變氧化物半導體膜及多 層膜的電阻率。
接著，在樣本2及樣本3中，對保存在高溫度且高濕度的環境下的樣本的薄層電阻值進行測量。以下說明這裏所使用的各樣本的條件。此外，這裏，在一部分的條件中，使用樣本2及樣本3彼此不同的條件。由此，將樣本2與樣本3的結構相同但製造條件不同的樣本分別稱為樣本2a及樣本3a。
首先，說明樣本2a的製造方法。
在玻璃基板1901上形成絕緣膜1903及絕緣膜1904。
作為氧化物半導體膜1905，藉由濺射法使用金屬氧化物靶材(In：Ga：Zn=1：1：1)在絕緣膜1904上形成厚度為35nm的IGZO膜。然後，在使用藉由光微影製程形成的遮罩進行蝕刻處理之後，以350℃或450℃進行加熱處理，來形成氧化物半導體膜1905。
藉由濺射法在絕緣膜1904及氧化物半導體膜1905上依次層疊厚度為50nm的鈦膜及厚度為400nm的銅膜，然後使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成導電膜1907及導電膜1909。
接著，作為絕緣膜1910，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮及氧的混合氛圍下以350℃進行1小時的加熱處理。
接著，作為絕緣膜1911，藉由電漿CVD法在 絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為50nm的氮化矽膜。此外，將氮化矽膜的成膜溫度設定為220℃或350℃。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來在絕緣膜1910及絕緣膜1911中形成開口部1917、1919。
藉由上述製程製造樣本2a。
接著，說明樣本3a的製造方法。
在樣本3a中使用多層膜1906代替樣本2a的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：1：1)藉由濺射法形成厚度為10nm的IGZO膜，接著使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜。然後，在使用藉由光微影製程形成的遮罩進行蝕刻處理之後，以350℃或450℃進行加熱處理，來形成多層膜1906。
藉由上述製程製造樣本3a。
接著，對設置在樣本2a及樣本3a中的氧化 物半導體膜1905及多層膜1906的薄層電阻進行測量。在樣本2a及樣本3a中，將探針接觸於開口部1917及開口部1919，測量氧化物半導體膜1905及多層膜1906的薄層電阻。此外，在樣本2a及樣本3a的氧化物半導體膜1905及多層膜1906中，導電膜1907與導電膜1909對置的寬度為1.5mm，導電膜1907與導電膜1909之間的距離 為10μm。此外，在樣本2a及樣本3a中，導電膜1907為接地電位，對導電膜1909施加1V。此外，在溫度為60℃且濕度為95%的氛圍下，在保存樣本2a及樣本3a60個小時及130個小時之後，測量各樣本的薄層電阻值。
圖45示出樣本2a及樣本3a的薄層電阻值。此外，在圖45中，實線示出在各樣本中作為絕緣膜1911形成的氮化矽膜的成膜溫度為220℃的情況，虛線示出成膜溫度為350℃的情況。另外，黑標記示出在各樣本中在形成氧化物半導體膜1905或多層膜1906之後以350℃進行加熱處理的情況，白標記示出在形成氧化物半導體膜1905或多層膜1906之後以450℃進行加熱處理的情況。三角標記示出各樣本具有氧化物半導體膜1905，即樣本2a，圓形標記示出樣本具有多層膜1906，即樣本3a。
從圖45可知樣本2a及樣本3a的薄層電阻值低，作為電容元件的電極滿足較佳的薄層電阻值，即0.2M/s.q.以下。此外，可知樣本2a及樣本3a的薄層電阻值的時間變動量少。如上所述，由於在高溫度且高濕度的環境下接觸於氮化矽膜的氧化物半導體膜或多層膜的薄層電阻值的變動量少，所以可以用於用作電容元件的電極的具有透光性的導電膜。
接著，圖46示出在樣本2a及樣本3a中將基板溫度設定為25℃、60℃及150℃，測量各個薄層電阻值的結果。此外，這裏，作為樣本2a及樣本3a使用藉由如下方法形成的樣本，作為絕緣膜1911形成的氮化矽膜的 成膜溫度為220℃，在形成多層膜1906之後，以350℃進行加熱處理。
從圖46可知，即使使基板溫度升高也多層膜1906的薄層電阻值不變動。即，接觸於氮化矽膜的氧化物半導體膜或多層膜也可以稱為簡並半導體。由於接觸於氮化矽膜的氧化物半導體膜或多層膜即使基板溫度變化也薄層電阻值的變動量少，所以可以用於用作電容元件的電極的具有透光性的導電膜。
本實施例所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施例2
在本實施例中，參照圖42A及圖42B說明氧化物半導體膜及形成在氧化物半導體膜上的絕緣膜的雜質分析。
在本實施例中，作為用於雜質分析的樣本，製造兩種樣本(以下稱為樣本5及樣本6)。
首先，以下示出樣本5的製造方法。
在樣本5中，在玻璃基板上形成IGZO膜，然後形成氮化矽膜。然後，在氮氛圍下以450℃進行1個小時的熱處理，接著在氮及氧的混合氣體氛圍(氮=80%，氧=20%)下以450℃進行1個小時的熱處理。
此外，作為IGZO膜的成膜條件採用如下條件來形成厚度為100nm的IGZO膜：藉由濺射法使用金屬氧 化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。
此外，作為氮化矽膜的成膜條件藉由PE-CVD法採用如下條件來形成厚度為100nm的氮化矽膜：SiH4/N2/NH3=50/5000/100sccm；壓力=100Pa；成膜功率=1000W；基板溫度=220℃。
下面，以下示出樣本6的製造方法。
在玻璃基板上形成IGZO膜，然後層疊形成氧氮化矽膜及氮化矽膜。然後，在氮氛圍下以450℃進行1個小時的熱處理，接著在氮及氧的混合氣體氛圍(氮=80%，氧=20%)下以450℃進行1個小時的熱處理。
此外，作為IGZO膜的成膜條件及氮化矽膜的成膜條件使用與樣本5相同的條件。此外，作為氧氮化矽膜的成膜條件藉由PE-CVD法採用如下條件來形成厚度為50nm的氧氮化矽膜：SiH4/N2O=30/4000sccm；壓力=40Pa；成膜功率=150W；基板溫度=220℃，然後藉由PE-CVD法採用如下條件來形成厚度為400nm的氧氮化矽膜：SiH4/N2O=160/4000sccm；壓力=200Pa；成膜功率=1500W；基板溫度=220℃。
圖42A及圖42B示出樣本5及樣本6的雜質分析結果。
另外，作為雜質分析，使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)，從圖 42A及圖42B所示的箭頭的方向進行分析。即，從玻璃基板一側進行測量。
此外，圖42A是藉由樣本5的測量獲得的氫(H)的濃度分佈。圖42B是藉由樣本6的測量獲得的氫(H)的濃度分佈。
從圖42A可知IGZO膜中的氫(H)濃度為1.0×1020atoms/cm3。此外，可知氮化矽膜中的氫(H)濃度為1.0×1023atoms/cm3。另外，從圖42B可知IGZO膜中的氫(H)濃度為5.0×1019atoms/cm3。此外，可知氧氮化矽膜中的氫(H)濃度為3.0×1021atoms/cm3。
另外，已知：在SIMS分析中，由於其測量原理而難以獲得樣本表面附近或與材質不同的膜之間的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫(H)的分佈時，採用在目標的膜所存在的範圍中沒有值的極端變動且可以獲得大致恆定的強度的區域中的平均值。
像這樣，藉由改變接觸於IGZO膜的絕緣膜的結構，可確認到IGZO膜中的氫(H)濃度的差異。
例如，當將上述IGZO膜用於電晶體的通道形成區時，如樣本6所示較佳為與IGZO膜接觸地設置氧氮化矽膜。此外，作為用於電容元件的電極的具有透光性的導電膜，如樣本5所示，較佳為與IGZO膜接觸地設置氮化矽膜。藉由使用這種結構，即使在同一製程中形成用於電晶體的通道形成區的IGZO膜以及用於電容元件的電極 的IGZO膜，也可以改變IGZO膜中的氫濃度。
實施例3
在本實施例中，參照圖43A至圖43C及圖44說明氧化物半導體膜及多層膜的缺陷量。
首先，說明樣本的結構。
樣本7包括形成在石英基板上的厚度為35nm的氧化物半導體膜及形成在氧化物半導體膜上的厚度為100nm的氮化絕緣膜。
樣本8及樣本9包括形成在石英基板上的厚度為30nm的多層膜及形成在多層膜上的厚度為100nm的氮化絕緣膜。此外，樣本8的多層膜依次層疊有厚度為10nm的第一氧化物膜、厚度為10nm的氧化物半導體膜及厚度為10nm的第二氧化物膜。此外，樣本9依次層疊有厚度為20nm的第一氧化物膜、厚度為15nm的氧化物半導體膜及厚度為10nm的第二氧化物膜。樣本8及樣本9與樣本7的不同之處在於包括多層膜代替氧化物半導體膜。
樣本10包括形成在石英基板上的厚度為100nm的氧化物半導體膜、形成在氧化物半導體膜上的厚度為250nm的氧化絕緣膜及形成在氧化絕緣膜上的厚度為100nm的氮化絕緣膜。樣本10與樣本7至樣本9的不同之處在於氧化物半導體膜不接觸於氮化絕緣膜而接觸於氧化絕緣膜。
下面，說明各樣本的製造方法。
首先，說明樣本7的製造方法。
作為氧化物半導體膜，在石英基板上形成厚度為35nm的IGZO膜。作為IGZO膜的成膜條件藉由濺射法採用如下條件：金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100sccm/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。
接著，作為第一加熱處理在氮氛圍下以450℃進行1個小時的加熱處理，然後在氮及氧的混合氣體氛圍(氮=80%，氧=20%)以450℃進行1個小時的加熱處理。
接著，在氧化物半導體膜上作為氮化絕緣膜形成厚度為100nm的氮化矽膜。作為氮化矽膜的成膜條件，藉由PE-CVD法採用如下條件：SiH4/N2/NH3=50/5000/100sccm；壓力=100Pa；成膜功率=1000W；基板溫度=350℃。
接著，作為第二加熱處理在氮氛圍下以250℃進行1個小時的加熱處理。
藉由上述製程製造樣本7。
下面，說明樣本8的製造方法。
在樣本8中形成多層膜代替樣本7的氧化物半導體膜。作為多層膜，藉由濺射法在石英基板上採用如下條件來形成厚度為10nm的第一氧化物膜：使用金屬氧化物靶材(In：Ga：Zn=1：3：2)；Ar/O2=180/20sccm(O2=10%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=25℃。接著，藉由濺射法採用如下條件來形成厚度為10nm 的氧化物半導體膜：使用金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。接著，藉由濺射法採用如下條件來形成厚度為10nm的第二氧化物膜：使用金屬氧化物靶材(In：Ga：Zn=1：3：2)；Ar/O2=180/20sccm(O2=10%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=25℃。
其他製程與樣本7相同。藉由上述製程形成樣本8。
下面，說明樣本9的製造方法。
在樣本9中形成多層膜代替樣本7的氧化物半導體膜。作為多層膜，在石英基板上使用與樣本8所示的第一氧化物膜相同的條件形成厚度為20nm的第一氧化物膜。接著，藉由濺射法使用與樣本8所示的氧化物半導體膜相同的條件形成厚度為15nm的氧化物半導體膜。接著，使用樣本8所示的第二氧化物膜相同的條件形成厚度為10nm的第二氧化物膜。
其他製程與樣本7相同。藉由上述製程形成樣本9。
下面，說明樣本10的製造方法。
樣本10使用與樣本7相同的條件在石英基板上形成厚度為100nm的氧化物半導體膜。
接著，使用與樣本7相同的條件進行第一加熱處理。
接著，在氧化物半導體膜上作為氧化絕緣膜形成厚度為50nm的第一氧氮化矽膜及厚度為200nm的第二氧氮化矽膜。這裏，藉由PE-CVD法採用如下條件來形成厚度為50nm的第一氧氮化矽膜：SiH4/N2O=30/4000sccm；壓力=40Pa；成膜功率=150W；基板溫度=220℃，然後藉由PE-CVD法採用如下條件來形成厚度為200nm的第二氧氮化矽膜：SiH4/N2O=160/4000sccm；壓力=200Pa；成膜功率=1500W；基板溫度=220℃。另外，第二氧氮化矽膜是包含比滿足化學計量組成的氧多的氧的膜。
接著，使用與樣本7相同的條件在氧化絕緣膜上形成厚度為100nm的氮化矽膜。
接著，使用與樣本7相同的條件進行第二加熱處理。
藉由上述製程形成樣本10。
下面，對樣本7至樣本10進行ESR測量。藉由ESR測量，可以在規定的溫度下，從產生微波的吸收的磁場的值(H0)用算式g=hν/βH0來算出參數g值。注意，ν是微波的頻率。h是普朗克常數，β是玻爾磁子(Bohr magneton)，都是常數。
在此，以下述條件進行ESR測量。將測量溫度設定為室溫(25℃)，將8.92GHz的高頻功率(微波功率)設定為20mW，並且將磁場的方向設定為與所製造的樣本的膜表面平行的方向。
圖43A至圖43C示出藉由對樣本7至樣本9所包括的氧化物半導體膜及多層膜進行ESR測量而得到的一次微分曲線。圖43A示出樣本7的測量結果，圖43B示出樣本8的測量結果，圖43C示出樣本9的測量結果。
圖44示出藉由對樣本10所包括的氧化物半導體膜進行ESR測量而得到的一次微分曲線。
在圖43A至圖43C中，當樣本7的g值為1.93時檢測出起因於氧化物半導體膜中的缺陷的具有對稱性的信號。當樣本8及樣本9的g值為1.95時檢測出起因於多層膜中的缺陷的具有對稱性的信號。樣本7的g值為1.93時的自旋密度為2.5×1019spins/cm3，樣本8的g值為1.93及1.95時的自旋密度的總和為1.6×1019spins/cm3，樣本9的g值為1.93及1.95時的自旋密度的總和為2.3×1019spins/cm3。即，可知氧化物半導體膜及多層膜包括缺陷。此外，作為氧化物半導體膜及多層膜的缺陷的一個例子有氧缺陷。
在圖44中，樣本10與樣本7的氧化物半導體膜、樣本8及樣本9的多層膜相比，即使氧化物半導體膜的厚度厚，也沒有檢測出起因於缺陷的具有對稱性的信號，換言之，檢測下限以下(在此，檢測下限為3.7×1016spins/cm3)。由此，不能檢測出氧化物半導體膜所包括的缺陷量。
當氧化物半導體膜或多層膜接觸於氮化絕緣膜這裏藉由PE-CVD法形成的氮化矽膜時，在氧化物半導 體膜或多層膜中形成缺陷，典型地形成氧缺陷。另一方面，當在氧化物半導體膜中設置氧化絕緣膜這裏氧氮化矽膜時，包含在氧氮化矽膜中的過剩氧，即包含比滿足化學計量組成的氧多的氧擴散到氧化物半導體膜，由此不增加氧化物半導體膜中的缺陷。
如上所述，如樣本7至樣本9所示，接觸於氮化絕緣膜的氧化物半導體膜或多層膜的缺陷多，典型的是氧缺陷多，而導電性高，所以可以用作電容元件的電極。另一方面，如樣本10所示，接觸於氧化絕緣膜的氧化物半導體膜的氧缺陷量少，而導電性低，所以可以用作電晶體的通道形成區。
這裏，以下說明接觸於氮化絕緣膜的氧化物半導體膜及多層膜的電阻率降低的原因。
〈H的存在形態間的能量及穩定性〉
首先，說明存在有氧化物半導體膜中的H的形態的能量差及穩定性的計算結果。這裏，作為氧化物半導體膜使用InGaZnO4。
在用於計算的結構中，以InGaZnO4結晶的六方晶的單位晶格在a軸及b軸方向上放大至兩倍的84原子塊體模型為基礎。
作為塊體模型，準備將與三個In原子及一個Zn原子接合的一個O原子置換為H原子的模型(參照圖47A)。此外，圖47B示出在圖47A中從c軸看InO層中 的ab面時的圖。將去除與三個In原子及一個Zn原子接合的一個O原子的區域稱為氧缺陷Vo，在圖47A及圖47B中用虛線示出氧缺陷Vo。此外，將位於氧缺陷Vo中的H原子表示為VoH。
此外，在塊體模型中，去除與三個In原子及一個Zn原子接合的一個O原子，形成氧缺陷(Vo)。準備在該Vo附近對於ab面與一個Ga原子及兩個Zn原子接合的O原子接合於H原子的模型(參照圖47C)。此外，圖47D示出在圖47C中從c軸看InO層中的ab面的圖。在圖47C及圖47D中，以虛線示出氧缺陷Vo。另外，將包括Vo且包括在氧缺陷Vo附近對於ab面與一個Ga原子及兩個Zn原子接合的O原子接合於H原子的模型表示為Vo+H。
對上述兩個模型在固定晶格常數的情況下進行最優化計算來算出總能量。注意，可說總能量值越小，其結構越穩定。
在計算中使用第一原理計算軟體VASP(The Vienna Ab initio simulation package)。表1示出計算條件。
作為電子狀態贗勢計算使用利用Projector Augmented Wave(PAW)法生成的位勢，作為泛函使用GGA/PBE(Generalized-Gradient-Approximation/Perdew-Burke-Ernzerhof)。
此外，表2示出藉由計算算出的兩個模型的總能量。
從表2可知VoH的總能量比Vo+H的總能量小0.78eV。因此，可說VoH與Vo+H相比穩定。由此，當H原子接近於氧缺陷(Vo)時，與接合於O原子相比，H原子容易被引入到氧缺陷(Vo)中。
〈VoH的熱力學狀態〉
下面，說明H原子被引入到氧缺陷(Vo)中的VoH 的形成能量及帶電狀態的計算結果。VoH根據帶電狀態形成能量不同，並依賴於費米能量。因此，VoH依賴於費米能階而穩定的帶電狀態不同。這裏，VoH釋放一個電子的狀態表示為(VoH)+，俘獲一個電子的狀態表示為(VoH)-，電子不移動的狀態表示為(VoH)0。下面計算(VoH)+、(VoH)-、(VoH)0的形成能量。
在計算中使用第一原理計算軟體VASP。表3示出計算條件。
作為電子狀態贗勢計算使用利用Projector Augmented Wave(PAW)法生成的位勢，作為泛函使用Heyd-Scuseria-Ernzerhof(HSE)DFT混合泛函(HSE06)。
另外，在氧缺陷的形成能量的算出中假設氧缺陷濃度的稀薄極限，校正電子及電洞過剩地擴展到傳導帶、價電子帶而算出能量。另外，以完全的結晶的價電子 帶上端為能量原點，來源於缺陷結構的價電子帶的偏差用平均靜電位勢校正。
圖48A示出(VoH)+、(VoH)-、(VoH)0的形成能量。橫軸示出費米能階，縱軸示出形成能量。實線示出(VoH)+的形成能量，點劃線示出(VoH)0的形成能量，虛線示出(VoH)-的形成能量。此外，VoH的電荷從(VoH)+經過(VoH)0變為(VoH)-的遷移能階表示為ε(+/-)。
圖48B示出VoH的熱力學遷移能階。從計算結果可知InGaZnO4的能隙為2.739eV。此外，當價電子帶的能量為0eV時，遷移能階(ε(+/-))為2.62eV，存在有傳導帶的正下方。由此可知，藉由H原子被引入到氧缺陷(Vo)中，InGaZnO4成為n型。
當氧化物半導體膜暴露於電漿時，氧化物半導體膜受到損傷，而在氧化物半導體膜中生成缺陷，典型地生成氧缺陷。此外，當氧化物半導體膜接觸於氮化絕緣膜時，包含在氮化絕緣膜中的氫移動到氧化物半導體膜。其結果是，在包括在氧化物半導體膜中的氧缺陷進入氫，由此在氧化物半導體膜中形成VoH，氧化物半導體膜成為n型，從而電阻率降低。如上所述，可以將接觸於氮化絕緣膜的氧化物半導體膜用作電容元件的電極。

Claims (16)

  1. 一種半導體裝置，包括：具有包括第一半導體膜的第一電晶體的驅動電路；具有包括第二半導體膜的第二電晶體的像素；該像素中的在一對電極間具有介電膜的電容元件；以及與該一對電極中的一方電連接的電容線，其中，該第一電晶體包括該第一半導體膜下方的第一閘極電極以及該第一半導體膜上方的第二閘極電極，並且，該第二閘極電極與該電容線電連接。
  2. 根據申請專利範圍第1項之半導體裝置，其中該電容元件包括與該第二半導體膜在同一表面上的第三半導體膜，並且該第三半導體膜與該電容線接觸。
  3. 一種半導體裝置，包括：具有包括第一半導體膜的第一電晶體的驅動電路；具有包括第二半導體膜的第二電晶體的像素；該像素中的在一對電極間具有介電膜的電容元件以及與該第二電晶體電連接的像素電極；以及與該一對電極中的一方電連接的電容線，其中，該第一電晶體包括該第一半導體膜下方的第一閘極電極以及該第一半導體膜上方的第二閘極電極，該第二閘極電極與該電容線電連接，該電容元件包括與該第二半導體膜在同一表面上的第三半導體膜，該第三半導體膜用作該一對電極中的該一方，該像素電極用作該一對電極中的另一方，並且，該介電膜是該第二半導體膜上的絕緣膜。
  4. 根據申請專利範圍第3項之半導體裝置，其中該絕緣膜具有氧化絕緣膜和氮化絕緣膜的疊層結構。
  5. 一種半導體裝置，包括：具有包括第一半導體膜的第一電晶體的驅動電路；具有包括第二半導體膜的第二電晶體的像素；在該像素中的一對電極間具有介電膜的電容元件以及與該第二電晶體電連接的像素電極；以及與該一對電極中的一方電連接的電容線，其中，該第一電晶體包括該第一半導體膜下方的第一閘極電極以及該第一半導體膜上方的第二閘極電極，該第二閘極電極與該電容線電連接，至少在該第二半導體膜上有具有氧化絕緣膜和氮化絕緣膜的疊層結構的絕緣膜，該電容元件包括與該第二半導體膜在同一表面上的第三半導體膜，該第三半導體膜用作該一對電極中的該一方，該第二半導體膜具有透光性並含有氧化物半導體，該第三半導體膜具有透光性並含有氧化物半導體，該像素電極用作該一對電極中的另一方，並且，該介電膜是該氮化絕緣膜。
  6. 根據申請專利範圍第3或5項之半導體裝置，其中該電容線與該第三半導體膜彼此接觸。
  7. 根據申請專利範圍第1、3及5項中任一項之半導體裝置，其中該電容線在平行於與該第二電晶體的源極電極和汲極電極電連接的信號線的方向上延伸，並與該第二電晶體的該源極電極及該汲極電極設置在同一表面上。
  8. 根據申請專利範圍第3或5項之半導體裝置，其中該第二閘極電極是使用與該像素電極相同的材料形成的導電膜。
  9. 根據申請專利範圍第3或5項之半導體裝置，其中在該絕緣膜與該第一電晶體、該第二電晶體及該電容元件重疊的區域之外的區域上有有機絕緣膜。
  10. 根據申請專利範圍第3或5項之半導體裝置，其中在該第三半導體膜的端部上有使用與該第二電晶體的源極電極或汲極電極相同的材料形成的導電膜。
  11. 根據申請專利範圍第3或5項之半導體裝置，其中該第一半導體膜含有氧化物半導體。
  12. 根據申請專利範圍第3或5項之半導體裝置，其中該第三半導體膜具有導電率高於該第二半導體膜的區域。
  13. 根據申請專利範圍第3或5項之半導體裝置，其中該第三半導體膜含有選自硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種或多種。
  14. 一種半導體裝置，包括：電容器，包括介於一對電極間的介電膜；其中，該對電極中之一者包含第一氧化物半導體膜，該第一氧化物半導體膜包括氫及氧缺陷，以及其中，該氧缺陷係填補以該氫。
  15. 根據申請專利範圍第14項之半導體裝置，更包含：閘極電極；第二氧化物半導體膜；介於該閘極電極與該第二氧化物半導體膜間之閘極絕緣膜；一第一對電極，在該第二氧化物半導體膜之上並與其接觸；在該第一對電極之上的第一絕緣膜；在該第一絕緣膜之上的第二絕緣膜；以及在該第二絕緣膜之上的第二閘極電極。
  16. 根據申請專利範圍第14項之半導體裝置，更包含：閘極電極；第二氧化物半導體膜；介於該閘極電極與該第二氧化物半導體膜間之閘極絕緣膜；一第一對電極，在該第二氧化物半導體膜之上並與其接觸；在該第一對電極之上的絕緣膜；在該絕緣膜之上的第二閘極電極；以及電容線，其中，該第二閘極電極電連接至該電容線。
TW102127117A 2012-08-10 2013-07-29 半導體裝置 TWI620331B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-178907 2012-08-10
JP2012178907 2012-08-10
JP2013-053942 2013-03-15
JP2013053942 2013-03-15

Publications (2)

Publication Number Publication Date
TW201413977A TW201413977A (zh) 2014-04-01
TWI620331B true TWI620331B (zh) 2018-04-01

Family

ID=50065532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127117A TWI620331B (zh) 2012-08-10 2013-07-29 半導體裝置

Country Status (4)

Country Link
US (2) US8937307B2 (zh)
JP (8) JP6250972B2 (zh)
KR (5) KR102128979B1 (zh)
TW (1) TWI620331B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102639256B1 (ko) 2012-12-28 2024-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI708981B (zh) 2013-08-28 2020-11-01 日商半導體能源研究所股份有限公司 顯示裝置
KR20240033151A (ko) 2013-09-13 2024-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
CN104881161B (zh) 2014-02-27 2017-12-01 财团法人工业技术研究院 触控面板
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10591791B2 (en) 2015-04-20 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN105223420B (zh) * 2015-09-28 2017-07-07 深圳市华星光电技术有限公司 用于测量接触电阻的tft及接触电阻的测量方法
FR3050338B1 (fr) * 2016-04-15 2023-01-06 Enerbee Generateur d'electricite comprenant un convertisseur magneto-electrique et procede de fabrication associe
US10790318B2 (en) * 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN106783883B (zh) * 2016-12-27 2023-11-10 京东方科技集团股份有限公司 显示基板及其制备方法
JPWO2018185587A1 (ja) * 2017-04-03 2020-02-13 株式会社半導体エネルギー研究所 撮像装置および電子機器
US10204800B2 (en) * 2017-06-21 2019-02-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for improving threshold voltage of oxide semiconductor thin film transistor
CN113348501A (zh) 2019-02-05 2021-09-03 株式会社半导体能源研究所 显示装置及电子设备
JPWO2020240340A1 (zh) * 2019-05-31 2020-12-03

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374858B (en) * 1997-02-27 1999-11-21 Seiko Epson Corp Liquid crystal device and the manufacturing method, as well as the projection display device
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
US20110032435A1 (en) * 2006-04-06 2011-02-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US20110121300A1 (en) * 2009-11-24 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device
TW201133790A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20120062811A1 (en) * 2010-09-15 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH07104312B2 (ja) 1986-03-25 1995-11-13 株式会社東芝 攪拌電極装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4485078B2 (ja) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4631255B2 (ja) * 2003-07-16 2011-02-16 セイコーエプソン株式会社 アクティブマトリクス基板、表示装置、及び電子機器
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4381063B2 (ja) * 2003-08-18 2009-12-09 東芝モバイルディスプレイ株式会社 アレイ基板および平面表示装置
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US8228480B2 (en) * 2006-09-29 2012-07-24 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4306737B2 (ja) * 2007-02-08 2009-08-05 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI361329B (en) * 2007-04-10 2012-04-01 Au Optronics Corp Array substrate and method for manufacturing the same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5182993B2 (ja) 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5183292B2 (ja) * 2008-05-01 2013-04-17 株式会社ジャパンディスプレイウェスト 電気光学装置
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5287100B2 (ja) * 2008-09-30 2013-09-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100075059A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5589359B2 (ja) * 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101785992B1 (ko) * 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101802406B1 (ko) * 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US10020374B2 (en) * 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
KR102078253B1 (ko) 2010-02-26 2020-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP5133468B2 (ja) * 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US8735892B2 (en) * 2010-12-28 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using oxide semiconductor
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374858B (en) * 1997-02-27 1999-11-21 Seiko Epson Corp Liquid crystal device and the manufacturing method, as well as the projection display device
US20110032435A1 (en) * 2006-04-06 2011-02-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
TW201133790A (en) * 2009-08-07 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20110121300A1 (en) * 2009-11-24 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120062811A1 (en) * 2010-09-15 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
JP6690042B2 (ja) 2020-04-28
KR102639765B1 (ko) 2024-02-21
JP2023081902A (ja) 2023-06-13
JP2024037755A (ja) 2024-03-19
KR20210133181A (ko) 2021-11-05
JP6250972B2 (ja) 2017-12-20
KR102128979B1 (ko) 2020-07-01
KR20220118371A (ko) 2022-08-25
US9269728B2 (en) 2016-02-23
JP2019140402A (ja) 2019-08-22
JP2020120120A (ja) 2020-08-06
TW201413977A (zh) 2014-04-01
JP7237135B2 (ja) 2023-03-10
KR20140020756A (ko) 2014-02-19
KR102319775B1 (ko) 2021-10-29
JP2014199402A (ja) 2014-10-23
US20150115265A1 (en) 2015-04-30
JP6517308B2 (ja) 2019-05-22
KR20200079456A (ko) 2020-07-03
JP2018072844A (ja) 2018-05-10
US8937307B2 (en) 2015-01-20
US20140042443A1 (en) 2014-02-13
JP7395783B2 (ja) 2023-12-11
KR20240027651A (ko) 2024-03-04
JP2022043102A (ja) 2022-03-15
JP6989673B2 (ja) 2022-01-05
JP2021022738A (ja) 2021-02-18
JP6772397B2 (ja) 2020-10-21

Similar Documents

Publication Publication Date Title
TWI620331B (zh) 半導體裝置
JP6746727B2 (ja) 表示装置
TWI657539B (zh) 半導體裝置
TWI652828B (zh) 半導體裝置
JP2022050449A (ja) 半導体装置