TWI652828B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI652828B
TWI652828B TW106116894A TW106116894A TWI652828B TW I652828 B TWI652828 B TW I652828B TW 106116894 A TW106116894 A TW 106116894A TW 106116894 A TW106116894 A TW 106116894A TW I652828 B TWI652828 B TW I652828B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
electrode
semiconductor film
semiconductor
Prior art date
Application number
TW106116894A
Other languages
English (en)
Other versions
TW201733132A (zh
Inventor
山崎舜平
三宅博之
宍戶英明
小山潤
松林大介
村山佳右
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201733132A publication Critical patent/TW201733132A/zh
Application granted granted Critical
Publication of TWI652828B publication Critical patent/TWI652828B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的一個方式是不降低孔徑比且具有增大了電荷容量的電容元件的半導體裝置。一種半導體裝置，包括：包括具有透光性的半導體膜的電晶體；在一對電極之間設置有介電膜的電容元件；設置在具有透光性的半導體膜上的絕緣膜；以及設置在絕緣膜上的具有透光性的導電膜，其中，在電容元件中，與電晶體的具有透光性的半導體膜形成在同一表面上的至少包含銦(In)或鋅(Zn)的金屬氧化物膜用作一個電極，具有透光性的導電膜用作另一個電極，設置在具有透光性的半導體膜上的絕緣膜用作介電膜。

Description

半導體裝置
本說明書等所公開的發明係關於一種半導體裝置。
近年來，液晶顯示器(LCD)等的平板顯示器得到廣泛普及。在平板顯示器等的顯示裝置中，行方向及列方向配置的像素內設置有：作為切換元件的電晶體；與該電晶體電連接的液晶元件；以及與該液晶元件並聯連接的電容元件。
作為構成該電晶體的半導體膜的半導體材料，通常使用非晶矽或多晶矽等的矽半導體。
另外，呈現半導體特性的金屬氧化物(以下也稱為氧化物半導體)也是能夠用作電晶體的半導體膜的半導體材料。例如，已公開有一種使用氧化鋅或In-Ga-Zn類氧化物半導體製造電晶體的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861 號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
一般地，在電容元件中，一對電極之間設置有介電膜，一對電極中的至少一個電極是由構成電晶體的閘極電極、源極電極或汲極電極等具有遮光性的導電膜形成的。
另外，電容元件的電容值越大，在施加電場的情況下的能夠將液晶元件的液晶分子的配向保持為固定的期間越長。在顯示靜態影像的顯示裝置中，能夠延長該期間意味著可以減少重寫影像資料的次數，從而可以降低耗電量。
為了增大電容元件的電荷容量，可以增大電容元件的佔有面積，具體地可以增大一對電極彼此重疊的面積。但是，在上述顯示裝置中，當為了增大一對電極彼此重疊的面積而增大具有遮光性的導電膜的面積時，像素的孔徑比降低，影像顯示品質下降。
於是，鑒於上述課題，本發明的一個方式的課題之一是提供孔徑比高且包括能夠增大電荷容量的電容元件的半導體裝置。
本發明的一個方式是一種設置有電晶體及具有透光性的電容元件的半導體裝置。明確而言，在該電容元件中，具有透光性的半導體膜用作一個電極，具有透光 性的導電膜用作該電容元件的另一個電極，具有透光性的絕緣膜用作介電膜。
本發明的一個方式是一種半導體裝置，包括：包括具有透光性的半導體膜的電晶體；在一對電極之間設置有介電膜的電容元件；設置在具有透光性的半導體膜上的絕緣膜；以及設置在絕緣膜上的具有透光性的導電膜，其中，在電容元件中，與電晶體的具有透光性的半導體膜形成在同一表面上的具有透光性的半導體膜用作一個電極，具有透光性的導電膜用作另一個電極，設置在具有透光性的半導體膜上的絕緣膜用作介電膜。
此外，具有透光性的半導體膜可以使用氧化物半導體形成。這是因為氧化物半導體的能隙大，即3.0eV以上，對於可見光的穿透率大的緣故。
當作為電容元件的一個電極使用在形成包括在電晶體中的半導體膜的製程中形成的半導體膜時，也可以增大該半導體膜的導電率。例如，較佳的是在半導體膜中添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻及稀有氣體元素中的一種以上。此外，作為在該半導體膜中添加上述元素的方法，有離子植入法或離子摻雜法等，藉由將該半導體膜暴露於包含上述元素的電漿也可以添加上述元素。此時，電容元件的一個電極的半導體膜的導電率為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下。
藉由採用上述結構，由於電容元件具有透光 性，所以可以在像素內的形成有電晶體的區域以外的區域大面積地形成電容元件。因此，可以獲得孔徑比得到提高且電荷容量增大了的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。
在電容元件中，由於介電膜使用設置在包括在電晶體中的半導體膜上的絕緣膜，所以可以採用與該絕緣膜相同的疊層結構。例如，當作為設置在包括在電晶體中的半導體膜上的絕緣膜使用氧化絕緣膜及氮化絕緣膜的疊層結構時，作為電容元件的介電膜可以使用氧化絕緣膜及氮化絕緣膜的疊層結構。
在電容元件中，當作為設置在包括在電晶體中的半導體膜上的絕緣膜使用氧化絕緣膜及氮化絕緣膜時，在形成該氧化絕緣膜之後只在形成有電容元件的區域去除該氧化絕緣膜，可以作為電容元件的介電膜採用氮化絕緣膜的單層結構。換言之，該氮化絕緣膜接觸於用作電容元件的一對電極的氧化物半導體膜。藉由氮化絕緣膜與氧化物半導體膜接觸，在該氮化絕緣膜與該氧化物半導體膜之間的介面形成的缺陷能階(介面能階)或包括在該氮化絕緣膜中的氮擴散到該氧化物半導體膜，由此該氧化物半導體膜的導電率增大。此外，由於可以使介電膜的厚度減薄，所以可以增大電容元件的電荷容量。
如上所述，在電容元件中，藉由採用氮化絕緣膜接觸於上述半導體膜的結構，可以省略將增大導電率的元素添加到上述半導體膜的製程諸如離子植入法或離子 摻雜法，提高半導體裝置的良率，從而可以降低製造成本。
此外，當包括在電晶體中的半導體膜是氧化物半導體膜且氧化絕緣膜及氮化絕緣膜的疊層是設置在該半導體膜上的絕緣膜時，該氧化絕緣膜較佳不容易透過氮，即阻擋氮。
藉由採用上述結構，可以抑制氮及氫中的一者或兩者擴散到包括在電晶體中的半導體膜的氧化物半導體膜，可以抑制電晶體的電特性變動。
在上述說明中，在具有透光性的導電膜與設置在包括在電晶體中的半導體膜上的絕緣膜之間可以設置有有機絕緣膜。如此，可以降低具有透光性的導電膜與源極電極或汲極電極等其他的導電膜之間的寄生電容，由此可以使半導體裝置具有良好的電特性。例如，可以減少半導體裝置的信號遲延等。
此外，為了增大電容元件的電荷容量，有效的是減薄介電膜的厚度，因此較佳地去除形成有電容元件的區域上的有機絕緣膜。並且，當包括在電晶體中的半導體膜使用氧化物半導體膜時，為了抑制該有機絕緣膜中含有的氫、水等擴散到氧化物半導體膜中，較佳地去除與包括在電晶體中的半導體膜重疊的區域上的有機絕緣膜。
當具有透光性的導電膜連接於電晶體時，具有透光性的導電膜用作像素電極。
當具有透光性的導電膜用作像素電極時，電 容線在平行於掃描線的方向上延伸且與掃描線設置於同一表面上。電容元件的一個電極(半導體膜)藉由當形成電晶體的源極電極或汲極電極時同時形成的導電膜電連接於電容線。
此外，電容線不侷限於在平行於掃描線的方向上延伸且與掃描線設置於同一表面上，也可以在平行於包括電晶體的源極電極或汲極電極的信號線方向上延伸且與信號線設置於同一表面上，並電連接於電容元件的一個電極(半導體膜)。
此外，電容線也可以使用包括在電容元件中的半導體膜形成。
此外，電容線也可以分別連接於包括在鄰接的多個像素中的電容元件。此時，也可以在鄰接的像素之間設置有電容線。
當包括在電容元件中的半導體膜的導電率高時，也可以將包括在電容元件中的半導體膜連接於電晶體。此時，包括在電容元件中的半導體膜用作像素電極，具有透光性的導電膜用作共用電極及電容線。
當作為電容元件的一個電極使用在包括在電晶體中的半導體膜的製程中形成的半導體膜時，連接於該半導體膜及電容線的導電膜也可以以接觸於該半導體膜的端部的方式設置，例如也可以以沿著該半導體膜的外周的方式設置。藉由採用上述結構，可以降低該半導體膜與導電膜之間的接觸電阻。
具有透光性的電容元件可以利用電晶體的製程。電容元件的一個電極可以利用形成包括在電晶體中的半導體膜的製程，電容元件的介電膜可以利用形成設置在包括在電晶體中的半導體膜上的絕緣膜的製程，電容元件的另一個電極可以利用形成用作像素電極或共用電極的具有透光性的導電膜的製程。由此，包括在電晶體中的半導體膜及電容元件的一個電極由同一金屬元素構成。
另外，本發明的一個方式的半導體裝置的製造方法也屬於本發明的一個方式。
根據本發明的一個方式，可以提供一種孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。
100‧‧‧像素部
101‧‧‧像素
102‧‧‧基板
103‧‧‧電晶體
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
107a‧‧‧閘極電極
108‧‧‧液晶元件
109‧‧‧信號線
109a‧‧‧源極電極
111‧‧‧半導體膜
113‧‧‧導電膜
113a‧‧‧汲極電極
115‧‧‧電容線
117‧‧‧開口
119‧‧‧半導體膜
121‧‧‧像素電極
123‧‧‧開口
125‧‧‧導電膜
126‧‧‧絕緣膜
127‧‧‧閘極絕緣膜
128‧‧‧絕緣膜
129‧‧‧絕緣膜
130‧‧‧絕緣膜
131‧‧‧絕緣膜
132‧‧‧絕緣膜
133‧‧‧絕緣膜
134‧‧‧有機絕緣膜
141‧‧‧像素
143‧‧‧開口
145‧‧‧電容元件
146‧‧‧電容元件
150‧‧‧基板
151‧‧‧像素
152‧‧‧遮光膜
154‧‧‧對電極
156‧‧‧絕緣膜
158‧‧‧絕緣膜
160‧‧‧液晶層
161‧‧‧像素
165‧‧‧電容元件
167‧‧‧導電膜
169‧‧‧電晶體
171‧‧‧像素
172‧‧‧像素
173‧‧‧電容元件
174‧‧‧電容元件
175‧‧‧電容線
176‧‧‧電容線
177‧‧‧半導體膜
178‧‧‧半導體膜
182‧‧‧通道保護膜
183‧‧‧電晶體
185‧‧‧電晶體
187‧‧‧導電膜
190‧‧‧電晶體
191‧‧‧信號線
193‧‧‧導電膜
195‧‧‧半導體膜
196‧‧‧像素
197‧‧‧電容元件
198‧‧‧半導體膜
199‧‧‧導電膜
199a‧‧‧氧化物半導體膜
199b‧‧‧氧化物半導體膜
199c‧‧‧氧化物半導體膜
201‧‧‧像素
205‧‧‧電容元件
221‧‧‧像素電極
225‧‧‧絕緣膜
226‧‧‧絕緣膜
227‧‧‧閘極絕緣膜
228‧‧‧絕緣膜
229‧‧‧絕緣膜
230‧‧‧絕緣膜
231‧‧‧絕緣膜
232‧‧‧絕緣膜
233‧‧‧絕緣膜
245‧‧‧電容元件
255‧‧‧電容元件
271‧‧‧像素電極
279‧‧‧絕緣膜
281‧‧‧絕緣膜
282‧‧‧絕緣膜
301‧‧‧像素
305‧‧‧電容元件
307‧‧‧閘極電極
309‧‧‧源極電極
315‧‧‧電容線
319‧‧‧半導體膜
401_1‧‧‧像素
401_2‧‧‧像素
403_1‧‧‧電晶體
403_2‧‧‧電晶體
405_1‧‧‧電容元件
405_2‧‧‧電容元件
407_1‧‧‧掃描線
407_2‧‧‧掃描線
409‧‧‧信號線
411_1‧‧‧半導體膜
411_2‧‧‧半導體膜
413_1‧‧‧導電膜
413_2‧‧‧導電膜
415‧‧‧電容線
417_1‧‧‧開口
417_2‧‧‧開口
419_1‧‧‧半導體膜
419_2‧‧‧半導體膜
421_1‧‧‧像素電極
421_2‧‧‧像素電極
423‧‧‧開口
425‧‧‧導電膜
431_1‧‧‧像素
431_2‧‧‧像素
433_1‧‧‧電晶體
433_2‧‧‧電晶體
435_1‧‧‧電容元件
435_2‧‧‧電容元件
437‧‧‧掃描線
439_1‧‧‧信號線
439_2‧‧‧信號線
441_1‧‧‧半導體膜
441_2‧‧‧半導體膜
443_1‧‧‧導電膜
443_2‧‧‧導電膜
445‧‧‧電容線
447_1‧‧‧開口
447_2‧‧‧開口
449_1‧‧‧半導體膜
449_2‧‧‧半導體膜
451_1‧‧‧像素電極
451_2‧‧‧像素電極
501‧‧‧像素
505‧‧‧電容元件
519‧‧‧半導體膜
521‧‧‧共用電極
607‧‧‧閘極電極
609‧‧‧源極電極
613‧‧‧汲極電極
685‧‧‧電晶體
687‧‧‧導電膜
701‧‧‧閘極電極
703‧‧‧閘極絕緣膜
705‧‧‧氧化物半導體膜
707‧‧‧源極電極
709‧‧‧汲極電極
711‧‧‧絕緣膜
713‧‧‧導電膜
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
908‧‧‧液晶層
910‧‧‧電晶體
911‧‧‧電晶體
913‧‧‧液晶元件
915‧‧‧連接端子電極
916‧‧‧端子電極
917‧‧‧導電膜
918‧‧‧FPC
918b‧‧‧FPC
919‧‧‧各向異性導電劑
922‧‧‧閘極絕緣膜
923‧‧‧絕緣膜
924‧‧‧絕緣膜
925‧‧‧密封材料
926‧‧‧電容元件
927‧‧‧氧化物半導體膜
928‧‧‧電極
929‧‧‧電容線
930‧‧‧電極
931‧‧‧電極
932‧‧‧絕緣膜
933‧‧‧絕緣膜
935‧‧‧間隔物
940‧‧‧電極
941‧‧‧電極
943‧‧‧液晶元件
945‧‧‧電極
946‧‧‧共用配線
971‧‧‧源極電極
973‧‧‧汲極電極
975‧‧‧共用電位線
977‧‧‧共用電極
985‧‧‧共用電位線
987‧‧‧共用電極
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧桌腿
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧夾子
9034‧‧‧顯示模式切換開關
9035‧‧‧電源開關
9036‧‧‧省電模式切換開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧觸控面板的區域
9632b‧‧‧觸控面板的區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A至圖1C是說明本發明的一個方式的半導體裝置的圖及說明像素的電路圖；圖2是說明本發明的一個方式的半導體裝置的俯視圖；圖3是說明本發明的一個方式的半導體裝置的剖面圖；圖4A和圖4B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖； 圖5A和圖5B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖6是說明本發明的一個方式的半導體裝置的俯視圖；圖7是說明本發明的一個方式的半導體裝置的剖面圖；圖8是說明本發明的一個方式的半導體裝置的剖面圖；圖9是說明本發明的一個方式的半導體裝置的俯視圖；圖10A和圖10B是說明本發明的一個方式的半導體裝置的剖面圖；圖11是說明本發明的一個方式的半導體裝置的俯視圖；圖12是說明本發明的一個方式的半導體裝置的剖面圖；圖13是說明本發明的一個方式的半導體裝置的俯視圖；圖14是說明本發明的一個方式的半導體裝置的剖面圖；圖15是說明本發明的一個方式的半導體裝置的剖面圖；圖16是說明本發明的一個方式的半導體裝置的俯視圖； 圖17是說明本發明的一個方式的半導體裝置的俯視圖；圖18是說明本發明的一個方式的半導體裝置的剖面圖；圖19是說明本發明的一個方式的半導體裝置的剖面圖；圖20是說明本發明的一個方式的半導體裝置的俯視圖；圖21是說明本發明的一個方式的半導體裝置的剖面圖；圖22A和圖22B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖23A和圖23B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖24是說明本發明的一個方式的半導體裝置的剖面圖；圖25是說明本發明的一個方式的半導體裝置的俯視圖；圖26是說明本發明的一個方式的半導體裝置的剖面圖；圖27A和圖27B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖28A和圖28B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖； 圖29是說明本發明的一個方式的半導體裝置的剖面圖；圖30A至圖30C是說明本發明的一個方式的半導體裝置的俯視圖；圖31A和圖31B是說明本發明的一個方式的半導體裝置的剖面圖；圖32A至圖32C是說明本發明的一個方式的半導體裝置的剖面圖及俯視圖；圖33A至圖33C是說明使用本發明的一個方式的半導體裝置的電子裝置的圖；圖34A至圖34C是說明使用本發明的一個方式的半導體裝置的電子裝置的圖；圖35是說明本發明的一個方式的半導體裝置的俯視圖；圖36A和圖36B是說明本發明的一個方式的半導體裝置的剖面圖；圖37是說明本發明的一個方式的半導體裝置的俯視圖；圖38是說明包括在本發明的一個方式的半導體裝置中的電容元件的圖；圖39A和圖39B是說明包括在本發明的一個方式的半導體裝置中的電容元件的工作方法的圖；圖40A和圖40B是說明本發明的一個方式的半導體裝置的俯視圖； 圖41是說明本發明的一個方式的半導體裝置的剖面圖；圖42是說明用於計算的電晶體的結構的剖面圖；圖43A和圖43B是說明藉由計算獲得的電晶體的等電位曲線的剖面圖；圖44A和圖44B是說明藉由計算獲得的電晶體的電流電壓曲線的圖表；圖45是說明液晶顯示裝置的顯示影像的圖；圖46是說明本發明的一個方式的半導體裝置的俯視圖；圖47是說明本發明的一個方式的半導體裝置的剖面圖；圖48是說明本發明的一個方式的半導體裝置的俯視圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部 分而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
在本說明書所說明的各圖式中，各結構的大小、膜的厚度或區域有時為了明確起見而被誇大。因此，本發明並不一定限定於圖式中的比例。
在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書等中，這些序數詞不表示用來特定發明的事項的固有名稱。
另外，本發明中的“源極”及“汲極”的功能在電路工作中當電流方向變化時，有時互相調換。因此，在本說明書中，“源極”及“汲極”可以互相調換。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影處理之後進行蝕刻處理時，光微影處理中形成的遮罩被去除。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的半 導體裝置進行說明。此外，在本實施方式中，以液晶顯示裝置為例子說明本發明的一個方式的半導體裝置。
<半導體裝置的結構>
圖1A示出半導體裝置的一個例子。圖1A所示的半導體裝置包括：像素部100；掃描線驅動電路104；信號線驅動電路106；分別以平行或大致平行的方式配置的其電位由掃描線驅動電路104控制的m個掃描線107；分別以平行或大致平行的方式配置的其電位由信號線驅動電路106控制的n個信號線109。並且，像素部100包括以矩陣狀配置的多個像素101。另外，還包括沿著掃描線107分別以平行或大致平行的方式配置的電容線115。另外，電容線115還可以沿著信號線109以分別平行或大致平行的方式配置。
各掃描線107電連接到在像素部100中配置為m行n列的像素101中的配置在任一行的n個像素101。另外，各信號線109電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。m、n都是1以上的整數。另外，各電容線115電連接到配置為m行n列的像素101中的配置在任一行的n個像素101。另外，當電容線115沿著信號線109以分別平行或大致平行的方式配置時，電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。
圖1B示出圖1A所示的半導體裝置所具有的 像素101的電路圖的一個例子。圖1B所示的像素101包括：與掃描線107及信號線109電連接的電晶體103；電容元件105，該電容元件105的一個電極與電晶體103的汲極電極電連接，另一個電極與供應固定電位的電容線115電連接；液晶元件108，該液晶元件108的像素電極與電晶體103的汲極電極及電容元件105的一個電極電連接，以與像素電極對置的方式設置的電極(對電極)與供應公共電位的配線電連接。
液晶元件108是如下元件：利用以形成有電晶體103及像素電極的基板及形成有對電極的基板夾持的液晶的光學調變作用，來控制使光透過或不透過的元件。注意，液晶的光學調變作用由施加到液晶的電場(包括縱向電場或斜向電場)控制。此外，當在形成有像素電極的基板中形成對電極(也稱為共用電極)時，施加到液晶的電場成為橫向電場。
接著，說明液晶顯示裝置的像素101的具體例子。圖2示出像素101的俯視圖。注意，在圖2中，省略對電極及液晶元件。
在圖2中，掃描線107在大致垂直於信號線109的方向(圖中左右方向)上延伸地設置。信號線109在大致垂直於掃描線107的方向(圖中上下方向)上延伸地設置。電容線115在平行於掃描線107的方向上延伸地設置。另外，掃描線107及電容線115與掃描線驅動電路104(參照圖1A)電連接，信號線109與信號線驅動電路 106(參照圖1A)電連接。
電晶體103設置於掃描線107及信號線109彼此交叉的區域中。電晶體103至少包括具有通道形成區的半導體膜111、閘極電極、閘極絕緣膜(圖2中未圖示)、源極電極及汲極電極。此外，掃描線107中的與半導體膜111重疊的區域用作電晶體103的閘極電極。信號線109中的與半導體膜111重疊的區域用作電晶體103的源極電極。導電膜113中的與半導體膜111重疊的區域用作電晶體103的汲極電極。由此，閘極電極、源極電極及汲極電極有時分別表示為掃描線107、信號線109及導電膜113。此外，在圖2中，從上方看時掃描線107的邊緣位於半導體膜的邊緣的外側。由此，掃描線107用作遮擋來自背光等的光源的光的遮光膜。其結果是，光不照射到包括在電晶體中的半導體膜111，由此可以抑制電晶體的電特性的變動。
此外，由於藉由使用適當的條件對氧化物半導體進行處理來可以使電晶體的關態電流(off-state current)降至極低，在本發明的一個方式中作為半導體膜111使用氧化物半導體。因此，可以減少半導體裝置的耗電量。
此外，導電膜113藉由開口117與由具有透光性的導電膜形成的像素電極121電連接。此外，在圖2中，省略像素電極121的陰影進行圖示。
電容元件105設置在像素101內的由電容線 115及信號線109的內側。電容元件105藉由設置於開口123中的導電膜125與電容線115電連接。電容元件105包括：由氧化物半導體形成的半導體膜119；像素電極121；作為介電膜的形成於電晶體103上的絕緣膜(圖2中未圖示)。由於半導體膜119、像素電極121及介電膜都具有透光性，所以電容元件105具有透光性。
像這樣，由於半導體膜119具有透光性，所以可以在像素101內大面積地形成電容元件105。由此，可以獲得如下半導體裝置：在使孔徑比典型地提高至55%以上，較佳為60%以上的同時增大了電荷容量。例如，在解析度高的半導體裝置諸如液晶顯示裝置中，像素的面積小，電容元件的面積也小。由此，在解析度高的半導體裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中獲得充分的電荷容量，並提高孔徑比。典型的是，適當地用於像素密度為200ppi以上較佳為300ppi以上的高解析度的半導體裝置。另外，本發明的一個方式在高解析度的顯示裝置中也可以提高孔徑比，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。
在此，對使用氧化物半導體的電晶體特性進行說明。使用氧化物半導體的電晶體是n通道型電晶體。另外，氧化物半導體中的氧缺陷有時生成載子，而有可能導致電晶體的電特性及可靠性降低。例如，有可能使電晶 體的臨界電壓移到負方向而導致閘極電壓為0V時流過汲極電流。將這種當閘極電壓為0V時流過汲極電流的情況稱為常開啟型電晶體。另一方面，將閘極電壓為0V時沒有流過汲極電流的電晶體稱為常閉型電晶體。
因此，當作為半導體膜111使用氧化物半導體時，較佳的是盡可能地減少作為半導體膜111的氧化物半導體膜中的缺陷，該缺陷典型的是氧缺陷。例如，較佳的是將利用對膜表面施加平行方向的磁場的電子自旋共振法得到的g值=1.93的自旋密度(相當於氧化物半導體膜所含的缺陷密度)降低到測量器的檢測下限以下。藉由盡可能地減少以氧缺陷為代表的氧化物半導體膜中的缺陷，可以抑制電晶體103的常開啟特性，由此可以提高半導體裝置的電特性及可靠性。
除了氧缺陷之外，包含在氧化物半導體中的氫(包括水等氫化合物)也使電晶體的臨界電壓向負方向移動。氧化物半導體中的氫與接合於金屬原子的氧發生反應生成水，與此同時發生氧脫離的晶格(或氧脫離的部分)形成缺陷(也稱為氧缺陷)。另外，氫的一部分與氧發生反應生成為載子的電子。因此，具有含有氫的氧化物半導體的電晶體容易具有常開啟特性。
因此，當作為半導體膜111使用氧化物半導體時，較佳的是儘量降低作為半導體膜111的氧化物半導體膜中的氫。明確而言，在半導體膜111中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
另外，在半導體膜111中，使利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體接合時生成載子而使電晶體103的關態電流增大。
另外，當作為半導體膜111的氧化物半導體膜中含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果，使用具有含有氮的氧化物半導體的電晶體容易變為常開啟特性。因此，在該氧化物半導體膜中，較佳的是盡可能地減少氮，例如，較佳的是使氮濃度為5×1018atoms/cm3以下。
像這樣，藉由將儘量地減少了雜質(氫、氮、鹼金屬或鹼土金屬等)而被高度純化的氧化物半導體膜用於半導體膜111，可以抑制電晶體103變為常開啟特性，由此可以使電晶體103的關態電流降至極低。由此，可以製造具有良好電特性的半導體裝置。此外，可以製造可靠性得到提高的半導體裝置。
注意，可以利用各種試驗證明使用被高度純化的氧化物半導體膜的電晶體的關態電流低的事實。例如，即便是通道寬度為1×106μm通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)為1V 至10V的範圍內，關態電流可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。在此情況下，可知：相當於關態電流除以電晶體的通道寬度的數值的關態電流為100zA/μm以下。另外，利用如下電路測量關態電流，該電路中電容元件與電晶體連接並且該電晶體控制流入或從電容元件流出的電荷。在該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容元件的單位時間的電荷量推移測量該電晶體的關態電流。其結果是，可知：當電晶體的源極電極與汲極電極之間的電壓為3V時，可以獲得幾十yA/μm的更低的關態電流。由此，使用被高度純化的氧化物半導體膜的電晶體的關態電流顯著低。
接著，圖3示出圖2的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
液晶顯示裝置的像素101的剖面結構是如下結構。液晶顯示裝置包括形成在基板102上的元件部、形成在基板150上的元件部以及夾在該兩個元件部之間的液晶層。
首先，說明設置在基板102上的元件部的結構。在基板102上設置有包括電晶體103的閘極電極107a的掃描線107、與掃描線107設置於同一表面上的電容線115。在掃描線107及電容線115上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有半導體膜111，在閘極絕緣膜127上設置有半導體 膜119。在半導體膜111及閘極絕緣膜127上設置有包括電晶體103的源極電極109a的信號線109、包括電晶體103的汲極電極113a的導電膜113。在閘極絕緣膜127中設置有到達電容線115的開口123，在開口123中及其上、閘極絕緣膜127及半導體膜119上設置有導電膜125。在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125、半導體膜119上設置有用作電晶體103的保護絕緣膜的絕緣膜129、絕緣膜131及絕緣膜132。在絕緣膜129、絕緣膜131及絕緣膜132中設置有到達導電膜113的開口117，在開口117中及其上、絕緣膜132上設置有像素電極121。此外，在像素電極121及絕緣膜132上設置有用作配向膜的絕緣膜158。此外，也可以在基板102與掃描線107、電容線115及閘極絕緣膜127之間設置有基底絕緣膜。
本實施方式所示的電容元件105的一對電極中的一個電極是與半導體膜111同樣地形成的半導體膜119，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131及絕緣膜132。
下面對上述結構的構成要素進行詳細記載。
儘管對基板102的材質等沒有太大的限制，但是該基板至少需要具有能夠承受半導體裝置的製程中進行的熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷基板、塑膠基板等。作為玻璃基板，可以使用硼矽酸鋇 玻璃、硼矽酸鋁玻璃或鋁矽酸玻璃等的無鹼玻璃基板。另外，還可以使用不鏽鋼合金等不具有透光性的基板。此時，較佳的是在基板表面上設置絕緣膜。另外，作為基板102還可以使用石英基板、藍寶石基板、單晶半導體基板、多晶半導體基板、化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等。
由於掃描線107及電容線115流過大電流，因此較佳地使用金屬膜形成，典型地，可以採用使用鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等金屬材料或以上述元素為主要成分的合金材料的單層結構或疊層結構。
作為掃描線107及電容線115的一個例子，如，可以舉出：使用包含矽的鋁的單層結構；在鋁上層疊鈦的兩層結構；在氮化鈦上層疊鈦的兩層結構；在氮化鈦上層疊鎢的兩層結構；在氮化鉭上層疊鎢的兩層結構；在銅-鎂-鋁合金上層疊銅的兩層結構；以及依次層疊氮化鈦、銅和鎢的三層結構等。
另外，作為掃描線107及電容線115的材料，可以使用能夠用於像素電極121的具有透光性的導電性材料。
另外，作為掃描線107及電容線115的材料，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn類氧化物、包含氮的In-Sn類氧化物、包含氮的 In-Ga類氧化物、包含氮的In-Zn類氧化物、包含氮的Sn類氧化物、包含氮的In類氧化物以及金屬氮化膜(InN、SnN等)。上述材料具有5eV(電子伏特)以上的功函數。當作為電晶體103的半導體膜111使用氧化物半導體時，藉由作為掃描線107(電晶體103的閘極電極)使用含有氮的金屬氧化物，可以使電晶體103的臨界電壓向正方向變動，可以實現具有所謂常閉特性的電晶體。例如，當使用包含氮的In-Ga-Zn類氧化物時，可以使用氮濃度至少比半導體膜111的氧化物半導體膜高的In-Ga-Zn類氧化物，具體地，氮濃度為7原子%以上的In-Ga-Zn類氧化物。
作為掃描線107及電容線115，較佳地使用為低電阻材料的鋁或銅。藉由使用鋁或銅，可以降低信號遲延，而提高顯示品質。另外，由於鋁的耐熱性低，因此容易產生因小丘、晶鬚或遷移引起的故障。為了防止鋁遷移，較佳的是在鋁上層疊鉬、鈦、鎢等熔點比鋁高的金屬材料。另外，當使用銅時，為了防止因遷移引起的故障或者銅元素的擴散，較佳的是在銅上層疊鉬、鈦、鎢等熔點比銅高的金屬材料。
作為閘極絕緣膜127，例如可以採用使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等的絕緣材料的單層結構或疊層結構。另外，為了提高與作為半導體膜111的氧化物半導體膜的介面特性，較佳的是閘極絕緣膜127中的至少接 觸於半導體膜111的區域由氧化絕緣膜形成。
另外，藉由在閘極絕緣膜127中設置對氧、氫、水等具有阻擋性的絕緣膜，可以防止作為半導體膜111的氧化物半導體膜中的氧擴散到外部並可以防止氫、水等從外部侵入到該氧化物半導體膜。作為對氧、氫、水等具有阻擋性的絕緣膜，可以舉出氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等。
此外，藉由作為閘極絕緣膜127使用矽酸鉿(HfSiOx)、含有氮的矽酸鉿(HfSixOyNz)、含有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低電晶體103的閘極漏電流。
此外，閘極絕緣膜127較佳地採用如下疊層結構：較佳的是作為第一氮化矽膜設置缺陷量少的氮化矽膜；在第一氮化矽膜上作為第二氮化矽膜設置氫脫離量及氨脫離量少的氮化矽膜；在第二氮化矽膜上設置作為上述閘極絕緣膜127的例子舉出的氧化絕緣膜中的任一個。
作為第二氮化矽膜，較佳地使用在熱脫附譜分析法中的氫分子的脫離量低於5×1021分子/cm3，較佳為3×1021分子/cm3以下，更佳為1×1021分子/cm3以下，氨分子的脫離量低於1×1022分子/cm3，較佳為5×1021分子/cm3以下，更佳為1×1021分子/cm3以下的氮化絕緣膜。藉由將上述第一氮化矽膜及第二氮化矽膜用作閘極絕緣膜127的一部分，作為閘極絕緣膜127可以形成缺陷量少且 氫及氨的脫離量少的閘極絕緣膜。由此，可以降低閘極絕緣膜127中的氫及氮向半導體膜111中的移動量。
在使用氧化物半導體的電晶體中，當氧化物半導體膜與閘極絕緣膜之間的介面或閘極絕緣膜中存在陷阱能階(也稱為介面能階)時，會導致電晶體的臨界電壓變動(典型的是臨界電壓負向漂移)以及次臨界擺幅(S值)增大，該次臨界擺幅值示出當電晶體成為導通狀態時為了使汲極電流變化一位數而所需的閘極電壓。其結果，存在各電晶體電特性具有偏差的問題。為此，藉由作為閘極絕緣膜使用缺陷量少的氮化矽膜，且藉由在與半導體膜111接觸的區域中設置氧化絕緣膜，可以在降低臨界電壓的負向漂移的同時抑制S值的增大。
閘極絕緣膜127的厚度為5nm以上且400nm以下，較佳為10nm以上且300nm以下，更佳為50nm以上且250nm以下。
半導體膜111及半導體膜119是氧化物半導體膜，該氧化物半導體膜的結構可以是非晶結構、單晶結構或多晶結構。此外，半導體膜111及半導體膜119由同一金屬元素構成。另外，半導體膜111的厚度為1nm以上且100nm以下，較佳為1nm以上且50nm以下，更佳為1nm以上且30nm以下，進一步較佳為3nm以上且20nm以下。
可以用於半導體膜111及半導體膜119的氧化物半導體的能隙為2eV以上，較佳為2.5eV以上，更佳 為3eV以上。像這樣，藉由使用能隙寬的氧化物半導體，可以降低電晶體103的關態電流。
較佳地用於半導體膜111的氧化物半導體至少是含有銦(In)或鋅(Zn)的金屬氧化物。或者，較佳的是包含In和Zn兩者的金屬氧化物。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，較佳的是除了上述元素以外還含有一種或多種穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為可以用於半導體膜111及半導體膜119的氧化物半導體，例如，可以使用：氧化銦；氧化錫；氧化鋅；含有兩種金屬的氧化物，如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；含有三種金屬的氧化物，如In-Ga-Zn類氧化物(也記作IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類 氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；含有四種金屬的氧化物，如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，可以使用以InMO3(ZnO)m(m>0)表示的材料。另外，M表示選自Ga、Fe、Mn及Co中的一種或多種金屬元素或者用作上述穩定劑的元素。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的原子數比的In-Ga-Zn類金屬氧化物。或者，可以使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子數比的In-Sn-Zn類金屬氧化物。另外，包含在金屬氧化物中的金屬元素的原子數比作為誤差包括上述原子數比的±20%的變動。
但是，不侷限於此，可以根據所需要的半導 體特性及電特性(場效移動率、臨界電壓、偏差等)使用具有適當的原子數比的材料。另外，較佳地採用適當的載子密度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離、密度等，以得到所需要的半導體特性。例如，當使用In-Sn-Zn類氧化物時可以較容易地獲得較高的場效移動率。但是，當使用In-Ga-Zn類氧化物時也可以藉由降低塊體內缺陷密度來提高場效移動率。
作為將包括電晶體103的源極電極109a的信號線109、包括電晶體103的汲極電極的導電膜113以及電容元件105中的半導體膜119與電容線115電連接的導電膜125，可以採用能夠用於掃描線107及電容線115的材料的單層結構或疊層結構。
用作電晶體103的保護絕緣膜及電容元件105的介電膜的絕緣膜129、絕緣膜131、絕緣膜132是使用能夠用於閘極絕緣膜127的材料的絕緣膜。尤其較佳的是絕緣膜129及絕緣膜131為氧化絕緣膜，絕緣膜132為氮化絕緣膜。另外，藉由作為絕緣膜132採用氮化絕緣膜，可以抑制外部的氫或水等雜質侵入電晶體103(尤其是半導體膜111)。另外，也可以不設置絕緣膜129。
另外，較佳的是絕緣膜129及絕緣膜131中的一者或兩者為包含比滿足化學計量組成的氧多的氧的氧化絕緣膜。由此，可以防止氧從該氧化物半導體膜脫離並可以使氧化絕緣膜中的氧移動到氧化物半導體膜中來減少氧缺陷。例如，藉由使用利用熱脫附譜分析(以下稱為 TDS分析)測量的氧分子的釋放量為1.0×1018分子/cm3以上的氧化絕緣膜，可以減少該氧化物半導體膜中的氧缺陷。注意，絕緣膜129和絕緣膜131中的一者或兩者也可以為如下氧化物絕緣膜，該氧化物絕緣膜的一部分為與化學計量組成相比含有過剩的氧的區域(氧過剩區域)，藉由至少使與半導體膜111重疊的區域中存在氧過剩區域，可以防止氧從該氧化物半導體膜脫離並可以使氧過剩區域中的氧移動至氧化物半導體膜中來減少氧缺陷。
當絕緣膜131為包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，較佳的是絕緣膜129為使氧透過的氧化絕緣膜。另外，在絕緣膜129中，從外部進入絕緣膜129的氧不都穿過絕緣膜129也有留在絕緣膜129中的氧。此外，還有一開始包含於絕緣膜129中的氧移動到絕緣膜129的外部的情況。因此，較佳的是絕緣膜129為氧的擴散係數大的氧化絕緣膜。
另外，由於絕緣膜129接觸於作為半導體膜111的氧化物半導體膜，所以較佳的是其為能使氧透過且與半導體膜111之間的介面能階密度低的氧化絕緣膜。例如，較佳的是絕緣膜129為缺陷密度比絕緣膜131膜中的缺陷密度低的氧化絕緣膜。具體地，利用電子自旋共振法測量的g值=2.001(E'-center)的自旋密度為3.0×1017spins/cm3以下，較佳為5.0×1016spins/cm3以下。注意，利用電子自旋共振法測量的g值=2.001的自旋密度對應絕緣膜129中的懸空鍵的量。
可以將絕緣膜129的厚度設定為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。可以將絕緣膜131的厚度設定為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
當作為絕緣膜132採用氮化絕緣膜時，較佳的是絕緣膜129和絕緣膜131中的一者或兩者為對氮具有阻擋性的絕緣膜。例如，藉由採用緻密的氧化絕緣膜可以對氮具有阻擋性，具體地，較佳地採用在25℃下使用0.5重量%的氫氟酸時蝕刻速度為10nm/分以下的氧化絕緣膜。
另外，當作為絕緣膜129和絕緣膜131中的一者或兩者採用氧氮化矽或氮氧化矽等含有氮的氧化絕緣膜時，較佳的是使利用SIMS得到的氮濃度為SIMS的檢出下限以上且低於3×1020atoms/cm3，更佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下。如此，可以減少向電晶體103中的半導體膜111的氮的移動量。另外，如此還可以減少含有氮的氧化絕緣膜自身的缺陷量。
作為絕緣膜132也可以設置氫含量少的氮化絕緣膜。作為該氮化絕緣膜，例如可以使用利用TDS分析測量的氫分子的釋放量低於5.0×1021/cm3，較佳為低於3.0×1021/cm3，更佳為低於1.0×1021/cm3的氮化絕緣膜。
將絕緣膜132的厚度設定為能夠抑制來自外部的氫或水等雜質侵入的厚度。例如，可以將其設定為 50nm以上且200nm以下，較佳為50nm以上且150nm以下，更佳為50nm以上且100nm以下。
此外，也可以在絕緣膜131與絕緣膜132之間設置藉由使用有機矽烷氣體的CVD法形成的氧化矽膜。該氧化矽膜由於具有優良的步階覆蓋性，所以可以用作電晶體103的保護絕緣膜。該氧化矽膜設置為300nm以上且600nm以下。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲氨基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。
如上所述，藉由在絕緣膜131與絕緣膜132之間設置上述氧化矽膜且作為絕緣膜132使用上述氮化絕緣膜，可以進一步抑制氫或水等雜質從外部侵入到半導體膜111及半導體膜119。
像素電極121使用具有透光性的導電膜形成。具有透光性的導電膜使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料形成。
接著，說明設置在基板150上的元件部的結構。元件部包括接觸於基板150的遮光膜152及以對置於 像素電極121的方式設置的接觸於遮光膜152的電極(對電極154)。此外，設置有接觸於對電極154的用作配向膜的絕緣膜156。
遮光膜152抑制背光等光源或來自外部的光照射到電晶體103。遮光膜152可以使用金屬或含有顏料的有機樹脂等的材料形成。此外，遮光膜152除了像素101的電晶體103上以外還可以設置在掃描線驅動電路104、信號線驅動電路106(參照圖1A)等像素部100以外的區域。
此外，可以以跨越鄰接的遮光膜152之間的方式設置具有透過預定的波長的光的功能的彩色膜。再者，也可以在遮光膜152及彩色膜與對電極154之間設置覆蓋膜。
對電極154適當地使用像素電極121所示的具有透光性的導電材料來設置。
液晶元件108包括像素電極121、對電極154及液晶層160。另外，在設置於基板102的元件部的用作配向膜的絕緣膜158與設置於基板150的元件部的用作配向膜的絕緣膜156之間夾有液晶層160。此外，像素電極121和對電極154隔著液晶層160重疊。
用作配向膜的絕緣膜156及絕緣膜158可以使用聚醯胺等通用的材料設置。
在此，參照圖1C所示的電路圖及圖3所示的剖面圖對本實施方式所示的像素101所包括的各構成要素 的連接結構進行說明。
圖1C示出圖1A所示的半導體裝置所包括的像素101的詳細的電路圖的一個例子。如圖1C及圖3所示，電晶體103包括：包括閘極電極107a的掃描線107；包括源極電極109a的信號線109；以及包括汲極電極113a的導電膜113。
在電容元件105中，隔著導電膜125與電容線115連接的半導體膜119用作一個電極。此外，與包括汲極電極113a的導電膜113連接的像素電極121用作另一個電極。另外，設置於半導體膜119與像素電極121之間的絕緣膜129、絕緣膜131及絕緣膜132用作介電膜。
液晶元件108包括：像素電極121；對電極154；以及設置於像素電極121與對電極之間的液晶層160。
在電容元件105中，即使半導體膜119的結構與半導體膜111相同，半導體膜119也用作電容元件105的電極。這是因為像素電極121可以用作閘極電極，絕緣膜129、絕緣膜131以及絕緣膜132可以用作閘極絕緣膜，電容線315可以用作源極電極或汲極電極，其結果是，可以使電容元件105與電晶體同樣地工作，而使半導體膜119成為導通狀態。也就是說，可以使電容元件105成為MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電容器。MOS電容器如圖38所示當比臨界電壓(Vth)高的電壓施加到構成MOS電容器的電極的一個 (電容元件105中的像素電極121)時進行充電。此外，在圖38中，橫軸示出施加到像素電極的電壓(V)，縱軸示出電容(C)。此外，在進行CV測量(Capacitance-Voltage-Measurement：電容-電壓測量)時的電壓的頻率比圖框頻率小的情況下，成為圖38所示那樣的CV曲線。即，臨界電壓Vth0。此外，藉由控制施加到電容線115的電位可以使半導體膜119成為導通狀態，並可以使半導體膜119用作電容元件中的一個電極。此時，如圖39A所示，將施加到電容線115的電位設定為如下。為了使液晶元件108(參照圖1C)工作，像素電極121的電位以視訊訊號的中心電位為基準向正方向及負方向變動。為了使電容元件105(MOS電容器)成為常導通狀態，需要始終將電容線115的電位(VCs)設定為比施加到像素電極121的電位低出電容元件105(MOS電容器)的臨界電壓(Vth)以上的電位。也就是說，由於半導體膜119的結構與半導體膜111相同，所以將電容線115的電位(VCs)設定為低出電晶體103的臨界電壓以上即可。由此，可以使半導體膜119成為常導通狀態。此外，在圖39A及圖39B中，GVss是施加到閘極電極的低位準電位，GVdd是為了使電晶體103成為導通狀態施加到閘極電極的高位準電位。
另外，藉由使設置於半導體膜111上的絕緣膜129透過氧，作為絕緣膜129使用與半導體膜111的介面能階密度變低的氧化絕緣膜，並且作為絕緣膜131使用 含有氧過剩區的氧化絕緣膜或含有比滿足化學計量組成的氧多的氧的氧化絕緣膜，容易地向作為半導體膜111的氧化物半導體膜供應氧。由此，可以在防止氧從該氧化物半導體膜脫離的同時將絕緣膜131所包含的氧移動到氧化物半導體膜中，而減少氧化物半導體膜所包含的氧缺陷。其結果，可以抑制電晶體103成為常開啟特性，並且能夠控制施加到電容線115的電位而使電容元件105(MOS電容器)成為常導通狀態，從而可以提高半導體裝置的電特性及可靠性。
另外，藉由作為設置於絕緣膜131上的絕緣膜132使用氮化絕緣膜，可以抑制來自外部的氫或水等雜質侵入半導體膜111及半導體膜119。再者，藉由作為絕緣膜132使用氫含量少的氮化絕緣膜，可以抑制電晶體及電容元件105(MOS電容器)的電特性變動。
此外，可以在像素101內大面積地形成電容元件105。因此，可以獲得孔徑比得到提高且電荷容量增大了的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。
<半導體裝置的製造方法>
接著，參照圖4A至圖5B對上述半導體裝置所示的設置在基板102上的元件部的製造方法進行說明。
首先，在基板102上形成掃描線107及電容線115，以覆蓋掃描線107及電容線115的方式形成之後 被加工為閘極絕緣膜127的絕緣膜126，在絕緣膜126的與掃描線107重疊的區域上形成半導體膜111，以與之後形成像素電極121的區域重疊的方式形成半導體膜119(參照圖4A)。
可以使用上述材料形成導電膜，並在該導電膜上形成遮罩，利用該遮罩進行加工來形成掃描線107及電容線115。該導電膜可以利用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。注意，對於該導電膜的厚度沒有特別的限定，可以考慮形成所需時間以及所希望的電阻率等決定其厚度。該遮罩例如可以使用利用第一光微影製程形成的光阻遮罩。另外，該導電膜的加工可以採用乾蝕刻及濕蝕刻中的一者或兩者。
絕緣膜126可以使用能夠用於閘極絕緣膜127的材料並利用CVD法或濺射法等各種成膜方法形成。
此外，當作為閘極絕緣膜127使用氧化鎵時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法形成絕緣膜126。
可以適當地選擇上述氧化物半導體膜而形成，並在該氧化物半導體膜上形成遮罩，利用該遮罩進行加工來形成半導體膜111及半導體膜119。由此，半導體膜111及半導體膜119由同一金屬元素構成。該氧化物半導體膜可以使用濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成。藉由使用印刷法，可以將元件分離的半導體膜111及半導體膜119直接形成於絕緣膜126上。當利 用濺射法形成該氧化物半導體膜時，作為生成電漿的電源裝置可以適當地使用RF電源裝置、AC電源裝置或DC電源裝置等。作為濺射氣體，可以適當地使用稀有氣體(典型地為氬)、氧、稀有氣體及氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳地增高氧氣體對稀有氣體的比例。另外，根據所形成的氧化物半導體膜的組成而適當地選擇靶材，即可。另外，該遮罩例如可以使用利用第二光微影製程形成的光阻遮罩。此外，該氧化物半導體膜的加工可以利用乾蝕刻和濕蝕刻中的一者或兩者。以能夠蝕刻為所希望的形狀的方式，根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻劑、蝕刻時間、溫度等)。
較佳的是在形成半導體膜111及半導體膜119之後進行加熱處理，來使作為半導體膜111及半導體膜119的氧化物半導體膜脫氫化或脫水化。作為該加熱處理的溫度，典型地為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。另外，也可以對被加工為半導體膜111及半導體膜119之前的氧化物半導體膜進行該加熱處理。
在該加熱處理中，加熱處理裝置不限於電爐，還可以使用藉由諸如來自被加熱的氣體等的媒介的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退 火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。
該加熱處理可以在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，較佳的是上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等。也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，將處理時間設定為3分鐘至24小時。
另外，當在基板102與掃描線107、電容線115及閘極絕緣膜127之間設置基底絕緣膜時，作為該基底絕緣膜可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等形成。另外，作為基底絕緣膜，藉由使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等形成，可以抑制從基板102的雜質擴散，典型的如鹼金屬、水、氫等擴散至半導體膜111中。基底絕緣膜可以利用濺射法或CVD法形成。
接著，在絕緣膜126中形成到達電容線115的開口123而形成閘極絕緣膜127之後，形成包括電晶體103的源極電極的信號線109、包括電晶體103的汲極電極的導電膜113及使半導體膜119與電容線115電連接的導電膜125(參照圖4B)。
利用第三光微影製程以絕緣膜126的與電容線115重疊的區域的一部分露出的方式形成遮罩，利用該遮罩進行加工可以形成開口123。另外，該遮罩的形成及該加工可以與掃描線107及電容線115同樣地進行。
可以使用能夠用於信號線109、導電膜113及導電膜125的材料形成導電膜，並在該導電膜上利用第四光微影製程形成遮罩，利用該遮罩進行加工來形成信號線109、導電膜113及導電膜125。
接著，在半導體膜111、半導體膜119、信號線109、導電膜113、導電膜125及閘極絕緣膜127上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133(參照圖5A)。另外，較佳的是連續地形成絕緣膜128、絕緣膜130及絕緣膜133。如此可以防止雜質混入絕緣膜128、絕緣膜130及絕緣膜133之間的介面。
絕緣膜128可以使用能夠用於絕緣膜129的材料並利用CVD法或濺射法等各種成膜方法形成。絕緣膜130可以使用能夠用於絕緣膜131的材料形成。絕緣膜133可以使用能夠用於絕緣膜132的材料形成。
當作為絕緣膜129採用與半導體膜111之間的介面能階密度低的氧化絕緣膜時，可以利用如下條件形成絕緣膜128。注意，這裡對作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情況進行說明。該形成條件為：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫 度保持於180℃以上且400℃以下，較佳為200℃以上且370℃以下，向處理室中引入為原料氣體的含有矽的沉積氣體及氧化性氣體，並將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下，對設置於處理室內的電極供應高頻電力。
作為含有矽的沉積氣體的代表例可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由使氧化性氣體量為包含矽的沉積氣體的100倍以上，可以在減少絕緣膜128(絕緣膜129)中的氫含量的同時減少絕緣膜128(絕緣膜129)中的懸空鍵。從絕緣膜130(絕緣膜131)移動的氧有時被絕緣膜128(絕緣膜129)中的懸空鍵俘獲，由此當絕緣膜128(絕緣膜129)中的懸空鍵減少時，絕緣膜130(絕緣膜131)中的氧可以有效地移動到半導體膜111及半導體膜119中，從而可以減少作為半導體膜111及半導體膜119的氧化物半導體膜中的氧缺陷。由此，可以減少該氧化物半導體膜中混入的氫的含量並可以減少氧化物半導體膜中的氧缺陷。
當作為絕緣膜131採用上述包括氧過剩區域的氧化絕緣膜或包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，可以利用如下形成條件形成絕緣膜130。注意，這裡對作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情況進行說明。該形成條件為：將設置於電漿CVD設 備的被真空排氣的處理室內的基板的溫度保持於180℃以上且260℃以下，較佳為180℃以上且230℃以下，向處理室中引入原料氣體並使處理室內的壓力為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，對設置於處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
作為絕緣膜130的原料氣體，可以採用能夠用於絕緣膜128的原料氣體。
藉由作為絕緣膜130的形成條件在上述壓力的處理室中供應上述功率密度的高頻電力，在電漿中原料氣體的分解效率得到提高，氧自由基增加，原料氣體的氧化進展，因此絕緣膜130中的氧含量比化學計量組成多。另一方面，在上述基板溫度下形成的膜的矽與氧的接合力弱。因此，利用後面的製程的加熱處理使膜中的部分氧脫離。由此，可以形成包含比滿足化學計量組成的氧多的氧且藉由加熱氧的一部分發生脫離的氧化絕緣膜。此外，在半導體膜111上設置有絕緣膜128。因此，在絕緣膜130的形成製程中絕緣膜128成為半導體膜111的保護膜。由此，即使使用功率密度高的高頻電力形成絕緣膜130，也可以抑制對半導體膜111的損傷。
另外，藉由將絕緣膜130的厚度形成得較厚可以使藉由加熱脫離的氧的量增多，因此較佳的是將絕緣膜130形成為厚於絕緣膜128。藉由設置絕緣膜128，即使將絕緣膜130形成得較厚也可以實現良好的覆蓋性。
當作為絕緣膜132形成氫含量少的氮化絕緣膜時，可以使用如下條件形成絕緣膜133。注意，這裡對作為該氮化絕緣膜形成氮化矽膜的情況進行說明。該形成條件為：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫度保持於180℃以上且400℃以下，較佳為200℃以上且370℃以下，向處理室中引入原料氣體並使處理室內的壓力為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，對設置於處理室內的電極供應高頻電力。
作為絕緣膜133的原料氣體，較佳地使用包含矽的沉積氣體、氮及氨。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。另外，較佳的是使氮的流量為氨的流量的5倍以上且50倍以下，更佳為10倍以上且50倍以下。另外，藉由作為原料氣體使用氨，可以促進含有矽的沉積氣體及氮的分解。這是因為如下緣故：氨因電漿能或熱能而離解，離解時產生的能量有助於含有矽的沉積氣體分子的接合及氮分子的接合的分解。由此，可以形成氫含量少且能抑制來自外部的氫或水等雜質侵入的氮化矽膜。
此外，也可以在絕緣膜130與絕緣膜133之間設置藉由使用有機矽烷氣體的CVD法形成的氧化矽膜。
較佳的是，在至少形成絕緣膜130之後進行加熱處理，使包含在絕緣膜128或絕緣膜130中的過剩氧 移動到半導體膜111，由此降低作為半導體膜111的氧化物半導體膜中的氧缺陷。此外，該加熱處理可以參照進行半導體膜111及半導體膜119的脫氫化或脫水化的加熱處理的詳細內容適當地進行。
此外，當在絕緣膜130與絕緣膜133之間設置藉由有機矽烷氣體的CVD法形成的氧化矽膜時，作為絕緣膜130形成含有比滿足化學計量組成的氧多的氧且藉由加熱該氧的一部分脫離的氧化絕緣膜，在形成絕緣膜130之後進行350℃的加熱處理，由此使包含在絕緣膜130中的過剩氧移動到半導體膜111。接著，使用上述有機矽烷氣體，利用將基板溫度保持為350℃的CVD法形成氧化矽膜，然後作為絕緣膜133在將基板溫度設定為350℃的狀態下形成氫含量少的氮化絕緣膜。
接著，在絕緣膜128、絕緣膜130及絕緣膜133的重疊於導電膜113的區域藉由第五光微影製程形成遮罩之後，對絕緣膜128、絕緣膜130及絕緣膜133進行蝕刻形成到達導電膜113的開口117(參照圖5B)。開口117可以與開口123同樣地形成。
最後，藉由形成像素電極121，可以製造設置在基板102上的元件部(參照圖3)。像素電極121可以以如下方法形成：使用上述材料形成藉由開口117接觸於導電膜113的導電膜，接著，在該導電膜上藉由第六光微影製程形成遮罩之後，使用該遮罩進行加工來形成。此外，該遮罩的形成及該加工可以與掃描線107及電容線 115同樣地進行。
<變形例1>
在本發明的一個方式的半導體裝置中，可以適當地改變構成電容元件的一個電極的半導體膜與電容線的連接。例如，為了進一步提高孔徑比，也可以採用電容線直接接觸於半導體膜的結構而不隔著導電膜。參照圖6及圖7說明本結構的具體例子。注意，這裡只說明與圖2及圖3所說明的電容元件105不同的電容元件145。圖6是像素141的俯視圖，圖7是圖6的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
在像素141中，用作電容元件145的一個電極的半導體膜119在開口143中直接接觸於電容線115。與圖3所示的電容元件105不同，不隔著導電膜125直接接觸半導體膜119與電容線115，不形成成為遮光膜的導電膜125，由此可以進一步提高像素141的孔徑比。在圖4A中，在形成半導體膜111、119之前，在形成使電容線115露出的開口之後，形成半導體膜111、119即可。
此外，在圖7中，將開口143只設置在電容線115上，但如圖8所示，也可以以使電容線115的一部分及基板102的一部分露出的方式設置開口，在電容線115及基板102上形成半導體膜119，由此增大半導體膜119與電容線115接觸的面積。在圖4A中，在形成半導體膜111、119之前，在形成使電容線115的一部分及基 板102的一部分露出的開口之後，形成半導體膜111、119即可。其結果是，可以提高孔徑比，並容易使電容元件146成為導通狀態。
<變形例2>
另外，在本發明的一個方式的半導體裝置中，可以適當地改變將作為構成電容元件的一個電極的半導體膜與電容線電連接的導電膜。例如，為了降低該半導體膜與導電膜的接觸電阻，可以沿著該半導體膜的外周以與其接觸的方式設置該導電膜。參照圖9及圖10A和圖10B對本結構的具體例子進行說明。注意，這裡，僅對與圖2及圖3中說明的導電膜125不同的導電膜167進行說明。圖9是像素161的俯視圖，圖10A是沿著圖9的點劃線A1-A2間及點劃線B1-B2間的剖面圖，圖10B是沿著圖9的點劃線D1-D2間的剖面圖。
在像素161中，導電膜167沿著半導體膜119的外周與其接觸，並藉由開口123接觸於電容線115(參照圖9)。由於導電膜167與包括電晶體103的源極電極的信號線109及包括電晶體103的汲極電極的導電膜113在相同形成製程中形成而有可能具有遮光性，因此較佳的是將其形成為環狀。此外，在圖9的像素161中，其他結構與圖2同樣。
如圖10A和圖10B所示，在像素161中，導電膜167覆蓋電容元件165的半導體膜119的端部並沿著 端部設置。
另外，圖9及圖10A和圖10B所示的結構當俯視導電膜167時被形成為環狀，但是導電膜167的與半導體膜119接觸的部分不需要都與電容線115電連接。也就是說，與導電膜167在相同形成製程中形成的導電膜是在與導電膜167分離的狀態下以接觸於半導體膜119的方式設置的。
<變形例3>
另外，在本發明的一個方式的半導體裝置中，可以適當地改變包括在電容元件中的半導體膜及電容線的結構。參照圖11及圖12對本結構的具體例子進行說明。注意，這裡，僅對與圖2及圖3中說明的半導體膜119及電容線115不同的半導體膜177及電容線175進行說明。圖11是像素171的俯視圖，電容線175在與信號線109平行的方向上延伸。注意，信號線109及電容線175與信號線驅動電路106(參照圖1A)電連接。
電容元件173與在與信號線109平行的方向上延伸地設置的電容線175連接。電容元件173包括：與半導體膜111同樣地形成的由氧化物半導體構成的半導體膜177；像素電極121；作為介電膜的形成於電晶體103上的絕緣膜(圖11中未圖示)。由於半導體膜177、像素電極121及介電膜都具有透光性，所以電容元件173具有透光性。
接著，圖12示出沿著圖11的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
在電容元件173中，一對電極中的一個電極為與半導體膜111同樣地形成的半導體膜177，一對電極中的另一個電極為像素電極121，設置於一對電極間的介電膜為絕緣膜129、絕緣膜131及絕緣膜132。
電容線175可以與信號線109及導電膜113同時形成。藉由接觸於半導體膜177地設置電容線175，可以增大半導體膜177與電容線175的接觸面積。
另外，雖然圖11所示的像素171具有與平行於掃描線107的邊相比平行於信號線109的邊更長的形狀，但是也可以如圖13所示的像素172那樣具有與平行於信號線109的邊相比平行於掃描線107的邊更長的形狀，並且電容線176也可以在與信號線109平行的方向上延伸。注意，信號線109及電容線176與信號線驅動電路106(參照圖1A)電連接。
電容元件174與在與信號線109平行的方向上延伸地設置的電容線176連接。電容元件174包括：與半導體膜111同樣地形成的由氧化物半導體構成的半導體膜178；像素電極121；作為介電膜的形成於電晶體103上的絕緣膜(圖13未圖示)。由於半導體膜178、像素電極121及介電膜都具有透光性，所以電容元件174具有透光性。
接著，圖14示出沿著圖13的點劃線A1-A2 間及點劃線B1-B2間的剖面圖。
在電容元件174中，一對電極中的一個電極為與半導體膜111同樣地形成的半導體膜178，一對電極中的另一個電極為像素電極121，設置於一對電極間的介電膜為絕緣膜129、絕緣膜131及絕緣膜132。
電容線176可以與信號線109及導電膜113同時形成。藉由接觸於半導體膜178地設置電容線176，可以增大半導體膜178與電容線176的接觸面積。另外，在像素172中，由於與平行於掃描線107的邊相比平行於信號線109的邊更短，所以與圖11所示的像素171相比，可以縮小像素電極121與電容線176重疊的面積，由此可以提高孔徑比。
<變形例4>
在本發明的一個方式的半導體裝置中，作為構成電容元件的一個電極及電容線可以採用半導體膜(具體地為氧化物半導體膜)。參照圖37對具體例子進行說明。注意，這裡僅對與圖2中說明的半導體膜119及電容線115不同的半導體膜198進行說明。圖37是像素196的俯視圖，在像素196中，設置有兼用作電容元件197的一個電極及電容線的半導體膜198。半導體膜198具有在與信號線109平行的方向上延伸的區域，該區域用作電容線。半導體膜198中的與像素電極121重疊的區域用作電容元件197的一個電極。此外，半導體膜198可以與設置在像素 196中的電晶體103的半導體膜111同時形成。
另外，當作為半導體膜198在1行中的所有的像素196中沒有間隔地設置連續的氧化物半導體膜時，半導體膜198與掃描線107重疊，由於掃描線107的電位變化的影響半導體膜198有可能不能充分地發揮作為電容線及電容元件197的一個電極的功能。因此，較佳的是如圖37所示地，在各像素196中間隔地設置半導體膜198。並且使用與信號線109及導電膜113同時形成的導電膜199使間隔地設置的半導體膜198彼此電連接。此時，由於半導體膜198中的不連接於導電膜199的區域重疊於像素電極121，所以可以降低該區域中的半導體膜198的電阻，由此半導體膜198用作電容線及電容元件197的一個電極。
此外，雖然未圖示，但當半導體膜198中的重疊於掃描線107的區域沒有受到掃描線107的電位變化的影響時，在各個像素196中可以作為半導體膜198以與掃描線107重疊的方式設置一個氧化物半導體膜。即，可以將半導體膜198在1行的所有像素196中沒有間隔地設置為連續的氧化物半導體膜。
此外，在圖37中，雖然用作半導體膜198的電容線的區域在與信號線109平行的方向上延伸，但是用作電容線的區域可以在與掃描線107平行的方向上延伸。注意，當採用用作半導體膜198的電容線的區域在與掃描線107平行的方向上延伸的結構時，在電晶體103及電容 元件197中，需要通過在半導體膜111與信號線109之間以及在半導體膜198與導電膜113之間設置絕緣膜，使半導體膜111與信號線109電分離且使半導體膜198與導電膜113電分離。
如上所述，藉由如像素196那樣，作為設置於像素中的電容元件的一個電極及電容線採用具有透光性的氧化物半導體膜，可以提高像素的孔徑比。
<變形例5>
另外，在本發明的一個方式的半導體裝置中，可以適當地改變電容線的結構。參照圖35對本結構進行說明。注意，這裡，與圖2中說明的電容線115相比，其不同之處在於彼此鄰接的兩個像素之間的電容線的位置。
圖35示出在信號線409的延伸方向上鄰接的像素之間設置有電容線的結構。此外，圖48示出在掃描線437的延伸方向上鄰接的像素之間設置有電容線的結構。
圖35是鄰接於信號線409的延伸方向的像素401_1及像素401_2的俯視圖。
掃描線407_1及掃描線407_2互相平行並且在大致垂直於信號線409的方向上延伸。掃描線407_1與掃描線407_2之間以與掃描線407_1及掃描線407_2平行的方式設置有電容線415。另外，電容線415與設置於像素401_1中的電容元件405_1以及設置於像素401_2中的 電容元件405_2連接。像素401_1及像素401_2的上表面形狀以及構成要素的配置位置與電容線415對稱。
在像素401_1中設置有電晶體403_1、與該電晶體403_1連接的像素電極421_1及電容元件405_1。
電晶體403_1設置於掃描線407_1及信號線409交叉的區域中。電晶體403_1至少包括具有通道形成區的半導體膜411_1、閘極電極、閘極絕緣膜(圖35中未圖示)、源極電極及汲極電極。另外，掃描線407_1的與半導體膜411_1重疊的區域用作電晶體403_1的閘極電極。信號線409的與半導體膜411_1重疊的區域用作電晶體403_1的源極電極。導電膜413_1的與半導體膜411_1重疊的區域用作電晶體403_1的汲極電極。導電膜413_1及像素電極421_1在開口417_1中連接。
電容元件405_1藉由設置在開口423中的導電膜425與電容線415電連接。電容元件405_1包括：由氧化物半導體形成的半導體膜419_1；像素電極421_1；作為介電膜的形成於電晶體403_1上的絕緣膜(圖35中未圖示)。由於半導體膜419_1、像素電極421_1及介電膜都具有透光性，所以電容元件405_1具有透光性。
像素401_2中設置有電晶體403_2、與該電晶體403_2連接的像素電極421_2及電容元件405_2。
電晶體403_2設置於掃描線407_2及信號線409交叉的區域中。電晶體403_2至少包括：具有通道形成區的半導體膜411_2、閘極電極、閘極絕緣膜(圖35 中未圖示)、源極電極及汲極電極。另外，掃描線407_2的與半導體膜411_2重疊的區域用作電晶體403_2的閘極電極。信號線409的與半導體膜411_2重疊的區域用作電晶體403_2的源極電極。導電膜413_2的與半導體膜411_2重疊的區域用作電晶體403_2的汲極電極。導電膜413_2及像素電極421_2在開口417_2中連接。
電容元件405_2與電容元件405_1同樣，藉由設置於開口423中的導電膜425與電容線415電連接。電容元件405_2包括：由氧化物半導體形成的半導體膜419_2；像素電極421_2；作為介電膜的形成於電晶體403_2上的絕緣膜(圖35中未圖示)。由於半導體膜419_2、像素電極421_2及介電膜都具有透光性，所以電容元件405_2具有透光性。
另外，電晶體403_1及電晶體403_2以及電容元件405_1及電容元件405_2的剖面結構分別與圖3所示的電晶體103及電容元件105相同，因此在此對其進行省略。
此外，在圖35中，在信號線409的延伸方向上鄰接的像素之間設置有電容線，但如圖48所示，也可以在掃描線437的延伸方向上鄰接的像素之間設置有電容線。
圖48是鄰接於掃描線437的延伸方向的像素431_1及像素431_2的俯視圖。
信號線439_1及信號線439_2互相平行並且 在大致垂直於掃描線437的方向上延伸地設置。信號線439_1與信號線439_2之間以與信號線439_1及信號線439_2平行的方式設置有電容線445。另外，電容線445與設置於像素431_1中的電容元件435_1以及設置於像素431_2中的電容元件435_2連接。像素431_1及像素431_2的上表面形狀以及構成要素的配置位置與電容線445對稱。
在像素431_1中設置有電晶體433_1、與該電晶體433_1連接的像素電極451_1及電容元件435_1。
電晶體433_1設置於掃描線437及信號線439_1交叉的區域中。電晶體433_1至少包括：具有通道形成區的半導體膜441_1、閘極電極、閘極絕緣膜(圖48中未圖示)、源極電極及汲極電極。另外，掃描線437的與半導體膜441_1重疊的區域用作電晶體433_1的閘極電極。信號線439_1的與半導體膜441_1重疊的區域用作電晶體433_1的源極電極。導電膜443_1的與半導體膜441_1重疊的區域用作電晶體433_1的汲極電極。導電膜443_1及像素電極421_1在開口447_1中連接。
電容元件435_1與電容線445電連接。電容元件435_1包括：由氧化物半導體形成的半導體膜449_1；像素電極451_1；作為介電膜的形成於電晶體433_1上的絕緣膜(圖48中未圖示)。由於半導體膜449_1、像素電極451_1及介電膜都具有透光性，所以電容元件435_1具有透光性。
在像素431_2中設置有電晶體433_2、與該電晶體433_2連接的像素電極451_2及電容元件435_2。
電晶體433_2設置於掃描線437及信號線439_2交叉的區域中。電晶體433_2至少包括：具有通道形成區的半導體膜441_2、閘極電極、閘極絕緣膜(圖48中未圖示)、源極電極及汲極電極。另外，掃描線437的與半導體膜441_2重疊的區域用作電晶體433_2的閘極電極。信號線439_2的與半導體膜441_2重疊的區域用作電晶體433_2的源極電極。導電膜443_2的與半導體膜441_2重疊的區域用作電晶體433_2的汲極電極。導電膜443_2及像素電極451_2在開口447_2中連接。
電容元件435_2與電容元件435_1同樣地與電容線445電連接。電容元件435_2至少包括：由氧化物半導體形成的半導體膜449_2；像素電極451_2；作為介電膜的形成於電晶體433_2上的絕緣膜(圖48中未圖示)。由於半導體膜449_2、像素電極451_2及介電膜都具有透光性，所以電容元件435_2具有透光性。
另外，電晶體433_1及電晶體433_2以及電容元件435_1及電容元件435_2的剖面結構分別與圖3所示的電晶體103及電容元件105相同，因此在此對其進行省略。
在上面形狀看，鄰接的兩個像素之間設置有電容線，藉由使包含於各像素中的電容元件及該電容線連接，可以減少電容線的個數。由此，與在各像素中設置電 容線的結構相比，可以進一步提高像素的孔徑比。
<變形例6>
另外，在上述像素101、像素141、像素151、像素161、像素171、像素172、像素401_1、像素401_2中，為了降低像素電極121與導電膜113之間產生的寄生電容及像素電極121與導電膜125之間產生的寄生電容，可以如圖15的剖面圖所示的那樣，在產生該寄生電容的區域中設置有機絕緣膜134。注意，在圖15中，有機絕緣膜134以外的結構與圖3相同。這裡，僅對與圖3中說明的結構不同的有機絕緣膜134進行說明。
作為有機絕緣膜134，可以使用感光、非感光有機樹脂，例如可以使用丙烯酸樹脂、苯並環丁烯類樹脂、環氧樹脂或矽氧烷基樹脂等。另外，作為有機絕緣膜134可以使用聚醯胺。
有機絕緣膜134可以使用上述列舉的材料形成有機樹脂膜並對該有機樹脂膜進行加工而形成。另外，當作為有機絕緣膜134使用感光有機樹脂時，在形成有機絕緣膜134時不需要光阻遮罩，由此可以簡化製程。此外，對於該有機絕緣膜的形成方法沒有特別的限定，可以根據使用材料適當地進行選擇。例如，可以適當地利用旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷等。
通常，有機樹脂含有較多的氫或水，當將有 機樹脂設置於電晶體103(尤其是半導體膜111)上時，有機樹脂中的氫或水擴散到電晶體103(尤其是半導體膜111)中，而有可能導致電晶體103的電特性劣化。因此，較佳的是至少在絕緣膜132的與半導體膜111重疊的區域上不設置有機絕緣膜134。換言之，較佳的是至少去除與半導體膜111重疊的區域上的有機樹脂膜。
圖16示出圖15所示的像素101的俯視圖。圖15的剖面圖相當於沿著圖16的點劃線A1-A2間及點劃線B1-B2間以及點劃線C1-C2間的剖面。雖然在圖16中為了明瞭化，未對有機絕緣膜134進行圖示，但是雙點劃線內的區域是不設置有機絕緣膜134的區域。
<變形例7>
在本發明的一個方式的半導體裝置中，設置於像素內的電晶體的形狀不侷限於圖2及圖3所示的電晶體的形狀，而可以適當地改變其形狀。例如，如圖17所示，在像素151中，電晶體169可以為：包含於信號線109中的電晶體103的源極電極為圍繞包括汲極電極的導電膜113的U字型(C字型、日本平假名“”字型或馬蹄型)。藉由採用該形狀，即使電晶體的面積較小時，也能確保足夠的通道寬度，由此可以增加電晶體的導通時的汲極電流(也稱為通態電流)的量。注意，圖17的像素151中的其他結構與圖2相同。
<變形例8>
另外，在上述像素101、像素141、像素151、像素161、像素171、像素172、像素401_1及像素401_2中，使用如下電晶體：在該電晶體中氧化物半導體膜位於閘極絕緣膜與包括源極電極的信號線109及包括汲極電極的導電膜113之間。但是，如圖18所示，可以使用半導體膜195位於包括源極電極的信號線191及包括汲極電極的導電膜193與絕緣膜129之間的電晶體190代替上述電晶體。注意，在圖18中，除了半導體膜195的位置以外其他的結構與圖3相同。
圖18所示的電晶體190在形成信號線191及導電膜193之後形成半導體膜195。因此，半導體膜195的表面不暴露於信號線191及導電膜193的形成製程中使用的蝕刻劑或蝕刻氣體中，由此可以減少半導體膜195及絕緣膜129間的雜質。由此，可以減少電晶體190的源極電極及汲極電極之間流過的洩漏電流。
<變形例9>
另外，在上述像素101、像素141、像素151、像素161、像素171、像素172、像素401_1及像素401_2中，作為電晶體使用通道蝕刻型的電晶體。如圖19所示，可以使用通道保護型的電晶體183代替上述電晶體。注意，在圖19中，除了半導體膜111與包括源極電極的信號線109及包括汲極電極的導電膜113之間設置有通道保護膜 182之外，其他的結構與圖3相同。
作為圖19所示的電晶體183，在半導體膜111上形成通道保護膜182之後形成信號線109及導電膜113。通道保護膜182可以使用形成於電晶體103上的絕緣膜129的材料形成。如此，在電晶體183中，不需要另行設置相當於形成於電晶體103上的絕緣膜129的絕緣膜。此外，藉由設置通道保護膜182，半導體膜111的表面不暴露於信號線109及導電膜113的形成製程中使用的蝕刻劑或蝕刻氣體中，由此可以減少半導體膜111及通道保護膜182之間的雜質。由此，可以減少電晶體183的源極電極及汲極電極之間流過的洩漏電流。
<變形例10>
另外，在上述像素101、像素141、像素151、像素161、像素171、像素172、像素401_1及像素401_2中，雖然作為電晶體示出具有一個閘極電極的電晶體，但是也可以如圖36A所示那樣使用具有隔著半導體膜111對置的兩個閘極電極的電晶體185。
電晶體185在本實施方式中說明的形成於電晶體103、電晶體169、電晶體190上的絕緣膜132上具有導電膜187。導電膜187至少與半導體膜111的通道形成區重疊。藉由將導電膜187設置在與半導體膜111的通道形成區重疊的位置上，較佳的是使導電膜187的電位設定為輸入到信號線109的視訊訊號的最低電位。其結果 是，在與導電膜187對置的半導體膜111的表面上可以控制在源極電極與汲極電極之間流過的電流，由此可以減少電晶體的電特性的偏差。此外，藉由設置導電膜187，可以減輕周圍的電場變化給半導體膜111帶來的負面影響，由此可以提高電晶體的可靠性。
導電膜187可以使用與掃描線107、信號線109、像素電極121等同樣的材料及方法而形成。
此外，圖36A所示的導電膜187的一部分與源極電極及汲極電極重疊，但如圖36B所示的電晶體685那樣，也可以為如下結構：導電膜687與閘極電極307重疊，而不與源極電極309及汲極電極613重疊。
如上所述，藉由作為電容元件的一個電極使用在與包括在電晶體中的半導體膜相同的形成製程中形成的半導體膜，可以製造孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。由此，可以得到顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的半導體膜的氧化物半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
另外，本實施方式所述的結構等可以適當地與其他實施方式所述的結構等組合使用。
實施方式2
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發明的一個方式的半導體裝置。此外，本實施方式所說明的半導體裝置的電容元件的結構與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
<半導體裝置的結構>
圖20示出本實施方式所說明的像素201的俯視圖。圖20所示的像素201在雙點劃線內的區域中不設置絕緣膜229(未圖示)及絕緣膜231(未圖示)。因此，圖20所示的像素201的電容元件205包括作為一個電極的半導體膜119、作為另一個電極的像素電極221及作為介電膜的絕緣膜232(未圖示)。
接著，圖21示出圖20的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
以下示出本實施方式中的像素201的剖面結構。在基板102上設置有包括電晶體103的閘極電極的掃描線107、與掃描線107設置在同一表面上的電容線115。在掃描線107及電容線115上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有半導體膜111，在閘極絕緣膜127上設置有半導體膜 119。在半導體膜111及閘極絕緣膜127上設置有包括電晶體103的源極電極的信號線109及包括電晶體103的汲極電極的導電膜113。在閘極絕緣膜127中設置有到達電容線115的開口123，在開口123中及其上、閘極絕緣膜127及半導體膜119上設置有導電膜125。在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125、半導體膜119上設置有用作電晶體103的保護絕緣膜的絕緣膜229、絕緣膜231及絕緣膜232。此外，至少在成為電容元件205的區域中，在半導體膜119上設置有絕緣膜232。在絕緣膜229、絕緣膜231及絕緣膜232中設置有到達導電膜113的開口117，在開口117中及其上、絕緣膜232上設置有像素電極221。此外，在基板102與掃描線107、電容線115及閘極絕緣膜127之間也可以設置有基底絕緣膜。
絕緣膜229是與實施方式1所說明的絕緣膜129同樣的絕緣膜。絕緣膜231是與實施方式1所說明的絕緣膜131同樣的絕緣膜。絕緣膜232是與實施方式1所說明的絕緣膜132同樣的絕緣膜。像素電極221是與實施方式1所說明的像素電極121同樣的像素電極。
如本實施方式中的電容元件205，藉由作為設置在用作一個電極的半導體膜119與用作另一個電極的像素電極221之間的介電膜使用絕緣膜232，可以使介電膜的厚度比實施方式1中的電容元件105的介電膜的厚度薄。因此，本實施方式中的電容元件205與實施方式1中 的電容元件205相比可以增大電荷容量。
此外，絕緣膜232與實施方式1的絕緣膜132同樣較佳的是氮化絕緣膜。由於絕緣膜232接觸於半導體膜119，所以可以使包含在該氮化絕緣膜中的氮或氫移動到半導體膜119，由此可以使半導體膜119變為n型，可以增大導電率。此外，作為絕緣膜232使用氮化絕緣膜，在絕緣膜232接觸於半導體膜119的狀態下進行加熱處理，由此可以使包含在該氮化絕緣膜中的氮或氫移動到半導體膜119。
此外，半導體膜119具有其導電率比半導體膜111高的區域。在本結構中，至少半導體膜119的接觸於絕緣膜232的區域為n型，且其導電率比半導體膜111的接觸於絕緣膜229的區域高。
此外，在圖20中，將不設置絕緣膜229(未圖示)及絕緣膜231(未圖示)的區域(雙點虛線的內側)的邊緣設置在半導體膜119的外側，但是如圖46所示，也可以將不設置絕緣膜279(未圖示)及絕緣膜281(未圖示)的區域(雙點虛線的內側)的邊緣設置在半導體膜119上。
圖47示出沿著圖46的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
在圖47中，在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125、半導體膜119上設置有用作電晶體103的保護絕緣膜的絕緣膜 279、絕緣膜281及絕緣膜282。此外，絕緣膜279及絕緣膜281的邊緣位於半導體膜119上。此外，電容元件255由半導體膜119、絕緣膜282及像素電極271構成。此外，絕緣膜279、絕緣膜281及絕緣膜282是與實施方式1所說明的絕緣膜129、絕緣膜131、及絕緣膜132同樣的絕緣膜。另外，像素電極271是與實施方式1所說明的像素電極121同樣的像素電極。如圖47所示，由於絕緣膜279及絕緣膜281的邊緣位於半導體膜119上，所以可以防止對絕緣膜279及絕緣膜281進行蝕刻時的對於閘極絕緣膜127的過剩的蝕刻。
在本實施方式的半導體裝置中，使電容元件205工作的方法與使實施方式1所記載的電容元件105工作的方法同樣，在使電容元件205工作的期間，將半導體膜119的電位(換言之，電容線115的電位)始終設定為比像素電極121的電位低電容元件205(MOS電容器)的臨界電壓(Vth)以上。注意，在電容元件205中，由於用作一個電極的半導體膜119為n型，導電率高，所以如圖38所示的虛線，臨界電壓(Vth)向負方向漂移。半導體膜119的電位(換言之，電容線115的電位)根據電容元件205的臨界電壓(Vth)的向負方向的漂移量，可以從像素電極121的最低電位升高。因此，當電容元件205的臨界電壓示出較大的負值時，如圖39B那樣，可以使電容線115的電位比像素電極121的電位高。
如本實施方式那樣，藉由使作為電容元件205 的一個電極的半導體膜119為n型，增大導電率，可以使臨界電壓向負方向漂移，所以與實施方式1的電容元件105相比，可以擴大使電容元件205工作時需要的電位的選擇寬度。因此，本實施方式在使電容元件205工作的期間始終可以穩定地使電容元件205工作，所以是較佳的。
此外，由於包括在電容元件205中的半導體膜119為n型，導電率高，所以即使縮小電容元件205的平面面積也可以獲得充分的電荷容量。由於構成半導體膜119的氧化物半導體的可見光的穿透率為80%至90%，所以縮小半導體膜119的面積，在像素中設置不形成半導體膜119的區域，由此可以提高從背光等光源發射的光的穿透率。
〈半導體裝置的製造方法〉
下面，參照圖22A、圖22B、圖23A及圖23B說明本實施方式中的半導體裝置的製造方法。
首先，在基板102上形成掃描線107及電容線115，在基板102、掃描線107及電容線上形成加工為閘極絕緣膜127的絕緣膜，在該絕緣膜上形成半導體膜111及半導體膜119，在該絕緣膜中形成到達電容線115的開口123來形成閘極絕緣膜127，然後形成信號線109、導電膜113及導電膜125，在閘極絕緣膜127、信號線109、導電膜113、導電膜125及半導體膜119上形成絕緣膜128，在絕緣膜128上形成絕緣膜130(參照圖 22A)。此外，到此為止的製程可以參照實施方式1來進行。
接著，在至少重疊於半導體膜119的絕緣膜130的區域上形成遮罩，使用該遮罩進行加工來形成絕緣膜228及絕緣膜230，並使半導體膜119露出，在露出的區域及絕緣膜130上形成絕緣膜233(參照圖22B)。作為該遮罩可以使用藉由光微影製程形成的光阻遮罩，該加工可以利用乾蝕刻和濕蝕刻中的一者或兩者來進行。此外，絕緣膜233是與實施方式1所說明的絕緣膜133同樣的絕緣膜。此外，也可以在形成絕緣膜233之後等的絕緣膜233接觸於半導體膜119的狀態下進行加熱處理。此外，到此為止的製程也可以參照實施方式1來進行。
接著，在絕緣膜228、絕緣膜230及絕緣膜233中形成到達導電膜113的開口117，形成絕緣膜229、絕緣膜231及絕緣膜232(參照圖23A)，形成藉由開口117接觸於導電膜113的像素電極221(參照圖23B)。此外，到此為止的製程也可以參照實施方式1來進行。
藉由上述製程，可以製造本實施方式中的半導體裝置。
〈變形例〉
在本發明的一個方式的半導體裝置中可以適當地改變電容元件的結構。參照圖24說明本結構的具體例子。此 外，這裡，只說明圖2及圖3所說明的電容元件105不同的電容元件245。
為了使半導體膜119為n型而增大導電率，作為閘極絕緣膜227的疊層結構採用氮化絕緣膜的絕緣膜225及氧化絕緣膜的絕緣膜226的疊層結構，在至少設置有半導體膜119的區域只設置絕緣膜225。藉由採用上述結構，作為絕緣膜225的氮化絕緣膜接觸於半導體膜119的下表面，使半導體膜119成為n型，由此可以增大導電率(參照圖24)。此時，電容元件245的介電膜是絕緣膜129、絕緣膜131及絕緣膜132。此外，絕緣膜225及絕緣膜226可以適當地使用可應用於閘極絕緣膜127的絕緣膜，絕緣膜225也可以是與絕緣膜132同樣的絕緣膜。此外，為了採用本結構，參照實施方式1適當地加工絕緣膜226。藉由採用圖24所示的結構，由於可以防止因絕緣膜129及絕緣膜131的蝕刻而導致的半導體膜119的厚度的減少，所以與圖21所示的半導體裝置相比，可以提高良率。
此外，在圖24所示的結構中，也可以採用半導體膜119的上表面與絕緣膜132接觸的結構。換言之，在圖24所示的絕緣膜129及絕緣膜131中，也可以去除絕緣膜129及絕緣膜131的接觸於半導體膜119的區域。此時，電容元件245的介電膜是絕緣膜132。藉由採用半導體膜119的上表面及下表面接觸於氮化絕緣膜的結構，與只有一個面接觸於氮化絕緣膜的情況相比，可以高效地 充分使半導體膜119變為n型，且增大導電率。
如上所述，藉由作為電容元件的一個電極使用在與包括在電晶體中的半導體膜相同的形成製程中形成的半導體膜，可以製造使孔徑比典型地提高至55%以上，較佳為60%以上且具有電荷容量增大了的電容元件的半導體裝置。由此，可以得到顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的半導體膜的氧化物半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
注意，本實施方式所示的結構等可以與其他實施方式所示的結構及其變形例適當地組合而使用。
實施方式3
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發明的一個方式的半導體裝置。此外，在本實施方式所說明的半導體裝置中，包括在電容元件中的半導體膜與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
<半導體裝置的結構>
以下說明設置在本實施方式所說明的液晶顯示裝置的像素部中的像素301的具體結構例子。圖25示出像素301的俯視圖。圖25所示的像素301包括電容元件305，電容元件305設置在由像素301內的電容線115及信號線109圍繞的區域。電容元件305藉由設置在開口123中的導電膜125電連接於電容線115。電容元件305包括由氧化物半導體形成且其導電率比半導體膜111高的半導體膜319、像素電極121以及作為介電膜的形成在電晶體103上的絕緣膜(圖25中未圖示)。由於半導體膜319、像素電極121及介電膜都具有透光性，所以電容元件305具有透光性。
在半導體膜319為氧化物半導體膜的情況下，該氧化物半導體膜的導電率為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下。
像這樣，半導體膜319具有透光性。換言之，可以在像素301內大面積地形成電容元件305。由此，可以獲得如下半導體裝置：在使孔徑比典型地提高至55%以上，較佳為60%以上的同時增大了電荷容量。其結果是，可以獲得顯示品質優良的半導體裝置。此外，由於包括在電容元件305中的半導體膜319為n型，導電率高，所以即使縮小電容元件305的平面面積也可以獲得充分的電荷容量。由於構成半導體膜319的氧化物半導體的光穿透率為80%至90%，所以縮小半導體膜319的面積，在像素中設置不形成半導體膜319的區域，由此可以提高 從背光等光源發射的光的穿透率。
接著，圖26示出圖25的點劃線A1-A2間及點劃線B1-B2間的剖面圖。
以下示出像素301的剖面結構。在基板102上設置有包括電晶體103的閘極電極的掃描線107。在掃描線107上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有半導體膜111，在閘極絕緣膜127上設置有半導體膜319。在半導體膜111及閘極絕緣膜127上設置有包括電晶體103的源極電極的信號線109及包括電晶體103的汲極電極的導電膜113。此外，在閘極絕緣膜127及半導體膜319上設置有電容線115。在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、半導體膜319及電容線115上設置有用作電晶體103的保護絕緣膜的絕緣膜129、絕緣膜131及絕緣膜132。在絕緣膜129、絕緣膜131及絕緣膜132中設置有到達導電膜113的開口117，在開口117中及絕緣膜132上設置有像素電極121。此外，在基板102與掃描線107及閘極絕緣膜127之間也可以設置有基底絕緣膜。
在本結構中的電容元件105中，一對電極中的一個電極為n型，是其導電率比半導體膜111高的半導體膜319，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131及絕緣膜132。
半導體膜319可以使用可應用於半導體膜111 的氧化物半導體。由於在形成半導體膜111的同時形成半導體膜319，所以半導體膜319包含構成半導體膜111的氧化物半導體的金屬元素。並且，由於半導體膜319的導電率比半導體膜111高較佳，所以較佳地包含增大導電率的元素(摻雜劑)。明確而言，在半導體膜319中作為摻雜劑包含硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上。半導體膜319所包含的摻雜濃度較佳為1×1019atoms/cm3以上且1×1022atoms/cm3以下。由此，半導體膜319的導電率可以為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下，可以使半導體膜319充分用作電容元件305的一個電極。另外，半導體膜319具有其導電率比半導體膜111高的區域。在本結構中，至少半導體膜319的接觸於絕緣膜132的區域的導電率比半導體膜111的接觸於絕緣膜129的區域高。
〈半導體裝置的製造方法〉
下面，參照圖27A、圖27B、圖28A及圖28B說明本實施方式中的半導體裝置的製造方法。
首先，在基板102上形成掃描線107及電容線115，在基板102、掃描線107及電容線上形成加工為閘極絕緣膜127的絕緣膜，在該絕緣膜上形成半導體膜111及半導體膜119(參照圖27A)。此外，到此為止的製程可以參照實施方式1來進行。
接著，在對半導體膜119添加摻雜劑形成半導體膜319之後，在絕緣膜126中形成到達電容線115的開口123來形成閘極絕緣膜127，然後形成包括電晶體103的源極電極的信號線109、包括電晶體103的汲極電極的導電膜113、使半導體膜319與電容線115電連接的導電膜125(參照圖27B)。
作為對半導體膜119添加摻雜劑的方法有如下方法：在半導體膜119以外的區域設置遮罩，使用該遮罩，藉由離子植入法或離子摻雜法等添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上的摻雜劑。此外，也可以將半導體膜119暴露於包含該摻雜劑的電漿來添加該摻雜劑，代替離子植入法或離子摻雜法。此外，也可以在添加摻雜劑之後進行加熱處理。該加熱處理可以參照進行半導體膜111及半導體膜119的脫氫化或脫水化的加熱處理的詳細內容適當地進行。
此外，添加摻雜劑的製程也可以在形成信號線109、導電膜113及導電膜125之後進行。在此情況下，不對半導體膜319的與信號線109、導電膜113及導電膜125接觸的區域添加摻雜劑。
接著，在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125及半導體膜319上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133(參照圖28A)。此外，該製程可以參照實施方式1來進行。
接著，在絕緣膜128、絕緣膜130及絕緣膜133中形成到達導電膜113的開口117，形成絕緣膜129、絕緣膜131及絕緣膜132(參照圖28A)，形成藉由開口117接觸於導電膜113的像素電極121(參照圖26)。此外，該製程也可以參照實施方式1來進行。
藉由上述製程，可以製造本實施方式的半導體裝置。
如上所述，藉由作為電容元件的一個電極使用在與包括在電晶體中的半導體膜相同的形成製程中形成的半導體膜，可以製造孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。由此，可以得到顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的半導體膜的氧化物半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
注意，本實施方式所示的結構等可以與其他實施方式所示的結構及其變形例適當地組合而使用。
實施方式4
在本實施方式中，以利用橫向電場使液晶分子進行配向的FFS(Fringe Field Switching：邊緣電場轉換)模式的液晶顯示裝置為例對本發明的一個方式的半導體裝置進行說明。注意，在本實施方式中說明的半導體裝置中，與 上述實施方式中說明的半導體裝置相同的結構可以參照上述實施方式。
〈半導體裝置的結構〉
圖40A和圖40B示出本實施方式中說明的像素501的俯視圖。圖40A是省略了共用電極521的像素501的俯視圖，圖40B是在圖40A的結構中設置了共用電極521的像素501的俯視圖。
圖40A和圖40B所示的像素501包括：電晶體103；與該電晶體103連接的電容元件505。電容元件505包括：導電率高於半導體膜111的半導體膜519；由具有透光性的導電膜形成的共用電極521；包含於電晶體103中的具有透光性的絕緣膜(圖40A和圖40B中未圖示)。即，電容元件505具有透光性。另外，導電率高於半導體膜111的半導體膜519與電晶體103的導電膜113連接而用作像素電極。另外，共用電極521具有開口部(狹縫)。即，藉由對共用電極與像素電極之間施加電場，可以將半導體膜519、具有透光性的絕緣膜及共用電極521彼此重疊的區域用作電容元件並將液晶分子的配向控制為與基板平行的方向。因此，FFS模式的液晶顯示裝置的視角優越影像品質更高。
接下來，圖41示出沿著圖40B的點劃線A1-A2間的基板102的剖面圖。
本實施方式中的像素501的剖面結構如下： 在基板102上設置有包括電晶體103的閘極電極的掃描線107；在掃描線107上設置有閘極絕緣膜127；在閘極絕緣膜127的與掃描線107重疊的區域上設置有半導體膜111；在閘極絕緣膜127上設置有導電率高於半導體膜111的半導體膜519；在半導體膜111上以及閘極絕緣膜127上設置有包括電晶體103的源極電極的信號線109以及包括電晶體103的汲極電極的導電膜113；包括汲極電極的導電膜113與半導體膜519連接；導電率高於半導體膜111的半導體膜519用作像素電極；在閘極絕緣膜127上、信號線109上、半導體膜111上、導電膜113上及半導體膜519上設置有用作電晶體103的保護絕緣膜的絕緣膜129、絕緣膜131及絕緣膜132；在絕緣膜129、絕緣膜131及絕緣膜132上設置有共用電極521；共用電極521在像素部中連續地設置而不在各像素中分離。注意，在基板102與掃描線107及閘極絕緣膜127之間也可以設置有基底絕緣膜。
導電率高於半導體膜111的半導體膜519可以適當地使用與實施方式2中說明的半導體膜119及實施方式3中說明的半導體膜319相同的半導體膜。共用電極521可以使用與實施方式1中說明的像素電極121相同的材料形成。
藉由如本實施方式中的電容元件505那樣作為一個電極採用導電率高於半導體膜111的半導體膜並使其與電晶體的導電膜113連接，即使不設置開口部也可以 使導電膜113與半導體膜519直接連接，由此可以提高電晶體103及電容元件505的平坦性。另外，藉由不設置電容線而將具有透光性的共用電極521用作電容線，可以進一步提高像素501的孔徑比。
實施方式5
在本實施方式中，參照圖36B、圖42至圖44B說明可用於掃描線驅動電路104及信號線驅動電路106的電晶體。
圖36B所示的電晶體685包括：設置在基板102上的閘極電極607；設置在閘極電極607上的閘極絕緣膜127；設置在閘極絕緣膜127上的與閘極電極607重疊的區域上的半導體膜111；設置在半導體膜111及閘極絕緣膜127上的源極電極609及汲極電極613。此外，在閘極絕緣膜127、源極電極609、半導體膜111及汲極電極613上設置有用作電晶體685的保護絕緣膜的絕緣膜129、絕緣膜131及絕緣膜132。在絕緣膜132上設置有導電膜687。導電膜687隔著半導體膜111與閘極電極607重疊。
在電晶體685中，藉由設置隔著半導體膜111與閘極電極607重疊的導電膜687，可以在不同的汲極電壓中減少通態電流的上升閘極電壓的偏差。此外，在對置於導電膜687的半導體膜111的表面上可以控制在源極電極與汲極電極之間流過的電流，可以減少在不同電晶體中 的電特性的偏差。此外，藉由設置導電膜687，可以降低周圍的電場的變化給半導體膜111帶來的負面影響，可以提高電晶體的可靠性。並且，當將導電膜687的電位設定為與驅動電路的最低電位(Vss，例如當以源極電極609的電位為基準時源極電極609的電位)相同的電位或與其大致相同的電位，可以減少電晶體的臨界電壓的變動，由此可以提高電晶體的可靠性。
此外，較佳的是在源極電極609與汲極電極613之間導電膜687的寬度比源極電極609與汲極電極613之間的距離短。即，較佳的是在與電晶體685的半導體膜111的通道形成區的一部分重疊的位置設置有導電膜687。其結果是，當在半導體膜111與導電膜687之間的距離短時，即用作保護絕緣膜的絕緣膜129、絕緣膜131及絕緣膜132的厚度薄時，可以緩和導電膜687的電場的影響，並可以縮小電晶體685的臨界電壓的變動寬度。
這裡，參照圖42至圖44B說明在電晶體685中對施加到導電膜687及電晶體的工作進行計算的結果。
圖42示出用於計算的電晶體的結構。另外，使用元件模擬軟體“Atlas”(矽谷科技有限公司製造)進行計算。
在圖42所示的電晶體中，在閘極電極701上設置有閘極絕緣膜703，在閘極絕緣膜703上設置有作為半導體膜的氧化物半導體膜705。在氧化物半導體膜705上設置有源極電極707及汲極電極709，在閘極絕緣膜 703、氧化物半導體膜705、源極電極707及汲極電極709上設置有用作保護絕緣膜的絕緣膜711，在絕緣膜711上設置有導電膜713。
此外，在計算中將閘極電極701的功函數ΦM設定為5.0eV。將閘極絕緣膜703設定為介電常數為7.5的400nm厚的膜及介電常數為4.1的50nm厚的膜的疊層結構。作為氧化物半導體膜705假設IGZO(111)單層，將IGZO的帶隙Eg設定為3.15eV，電子親和力χ設定為4.6eV，介電常數設定為15，電子遷移率設定為10cm2/Vs，施體密度Nd設定為1×1013/cm3。將源極電極707及汲極電極709的功函數Φsd設定為4.6eV，與氧化物半導體膜705形成歐姆接合。將絕緣膜711的介電常數為3.9，厚度為550nm。將導電膜713的功函數ΦM設定為4.8eV。注意，不考慮氧化物半導體膜705中的缺陷能階或表面散射等的模型。此外，將電晶體的通道長度及通道寬度分別設定為3μm及50μm。
接著，圖43A及圖43B示出對在電晶體中使導電膜713的電位處於浮動狀態的模型及固定為0V的模型的Id-Vg特性進行計算的結果。
圖43A示出當對電晶體的閘極電極701施加0V，對源極電極707施加0V，對汲極電極709施加10V，且使導電膜713處於浮動狀態時的等電位曲線。此外，圖43B示出當對電晶體的閘極電極701施加0V，對源極電極707施加0V，對汲極電極709施加10V，使導 電膜713的電位與源極電極707的電位相等，這裡施加0V時的等電位曲線。
此外，在圖43A和圖43B中，虛線箭頭示出絕緣膜711中的電場的方向。在垂直於等電位曲線的方向上且從高電位向低電位產生電場。另外，圖44A及圖44B分別示出圖43A及圖43B所示的電晶體的電流電壓曲線。橫軸示出閘極電極的電壓，縱軸示出汲極電極的電流。此外，在圖44A及圖44B中，連接黑色圓點的曲線是汲極電壓(Vd)為1V時的電流電壓曲線，連接白色圓點的曲線是汲極電壓(Vd)為10V時的電流電壓曲線。
從圖44A所示的電流電壓曲線可說當導電膜713處於浮動狀態時，與汲極電壓Vd為1V時相比，當汲極電壓Vd為10V時通態電流的上升閘極電壓向負方向漂移。即，根據汲極電壓通態電流的上升閘極電壓不同。
如圖43A所示，當閘極電壓為0V，汲極電壓為10V時，如虛線箭頭所示，產生從導電膜713向氧化物半導體膜705的背通道的電場。此外，導電膜713的電位受到對汲極電壓(Vd)施加10V的影響而上升到5V左右。並且，由於導電膜713與氧化物半導體膜705的距離近，所以導電膜713的電位實際上用作正電位。因此，背通道一側的電子過分地被激發，在背通道中流過的電流增加，其結果是，電流電壓特性的臨界電壓向負方向漂移。
另一方面，在圖44B所示的電流電壓曲線中，與汲極電壓無關，通態電流的上升閘極電壓一致。
如圖43B所示，在絕緣膜711中，從汲極電極709向導電膜713產生電場。即，導電膜713實際上具有背通道一側的電子被排除的功能。其結果是，與圖44A所示的曲線相比，通態電流的上升閘極電極稍微向正方向漂移。
如上所述，藉由以與氧化物半導體膜的通道區重疊的方式設置導電膜，且將該導電膜的電位固定為0V，可以減少不同汲極電壓的通態電流的上升閘極電壓的偏差。
實施方式6
在本實施方式中，說明在上述實施方式所說明的包括在半導體裝置中的電晶體及電容元件中，可以應用於作為半導體膜的氧化物半導體膜的一個方式。
上述氧化物半導體膜較佳的是由如下半導體構成：非晶氧化物半導體、單晶氧化物半導體、多晶氧化物半導體以及包括結晶部的氧化物半導體(C Axis Aligned Crystalline Oxide Semiconductor：CAAC-OS)。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部為能夠容納在一邊短於10nm、短於5nm或短於3nm的立方體的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面，詳細說明CAAC-OS膜。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
由利用TEM所得到的大致平行於樣本面的方向上的CAAC-OS膜的影像(剖面TEM影像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間，金屬原子的排列沒有規律性。
由剖面TEM影像以及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，在利用out-of-plane法來分析具有InGaZnO4的結晶的CAAC-OS膜時，在繞射角度(2θ)為31°附近時常出現峰值。由於該峰值源自InGaZnO4結晶的(009)面，由此可知CAAC-OS膜的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，在將2θ固定為56°附近並在以樣本面的法線向量為軸(φ軸)旋轉樣本的條件下進行分析(φ掃描)。在該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的晶化度高於被 形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意，在藉由out-of-plane法分析包含InGaZnO4結晶的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還觀察到2θ為36°附近的峰值。2θ為36°附近的峰值示出不具有c軸配向性的結晶包含在CAAC-OS膜的一部分中。較佳的是，在CAAC-OS膜中出現2θ為31°附近的峰值而不出現2θ為36°附近的峰值。
作為形成CAAC-OS膜的方法可以舉出如下三個方法。
第一個方法是：藉由在100℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第二個方法是：藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第三個方法是：藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，並形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向 量或表面的法線向量的方向上一致的結晶部。
當將CAAC-OS應用於氧化物半導體膜的電晶體時，起因於可見光或紫外光的照射的電特性的變動小。因此，將CAAC-OS應用於氧化物半導體膜的電晶體具有高可靠性。
此外，CAAC-OS較佳地使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，藉由使該平板狀或顆粒狀的濺射粒子在保持結晶狀態的情況下到達被形成面，可以形成CAAC-OS。
另外，為了形成CAAC-OS，較佳地採用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，可以降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的被形成面加熱溫度(例如，基板加熱溫度)，在濺射粒子到達被形成面之後發生濺射粒子的遷移。明確而言，在將被形成面加熱溫度設定為100℃以上且740℃以下，較佳為150℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的被形成面的 溫度，當平板狀或顆粒狀的濺射粒子到達被形成面時，在該被形成面上發生遷移，濺射粒子的平坦的面附著到被形成面。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數混合，並進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到多晶的In-Ga-Zn類金屬氧化物靶材。此外，也可以在冷卻(放冷)或加熱的同時進行該加壓處理。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及混合粉末時的莫耳數比可以根據所製造的濺射靶材適當地改變即可。
另外，氧化物半導體膜也可以採用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜採用第一氧化物半導體膜和第二氧化物半導體膜的疊層，並且第一氧化物半導體膜和第二氧化物半導體膜分別使用不同的原子數比的金屬氧化物。例如，可以作為第一 氧化物半導體膜使用包含兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物，作為第二氧化物半導體膜使用與第一氧化物半導體膜不同的兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物。
作為氧化物半導體膜採用兩層結構，也可以使第一氧化物半導體膜與第二氧化物半導體膜的構成元素相同，並使兩者的原子數比不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1。此外，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=2：1：3，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2。另外，各氧化物半導體膜的原子數比作為誤差包括上述原子數比的±20%的變動。
此時，較佳的是將第一氧化物半導體膜與第二氧化物半導體膜中的離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的原子數比設定為InGa。另外，較佳的是將離閘極電極遠的一側(背通道一側)的氧化物半導體膜的In與Ga的原子數比設定為In<Ga。藉由採用這些疊層結構，可以製造場效移動率高的電晶體。另一方面，藉由將離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的原子數比設定為In<Ga，將背通道一側的氧化物半導體膜的In與Ga的原 子數比設定為InGa，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
原子數比為In：Ga：Zn=1：3：2的第一氧化物半導體膜可以藉由使用原子數比為In：Ga：Zn=1：3：2的氧化物靶材的濺射法來形成。可以將基板溫度設定為室溫，作為濺射氣體使用氬或氬及氧的混合氣體來形成。原子數比為In：Ga：Zn=3：1：2的第二氧化物半導體膜可以藉由In：Ga：Zn=3：1：2的氧化物靶材與第一氧化物半導體膜同樣地形成。
此外，作為氧化物半導體膜採用三層結構，也可以使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，並使它們的原子數比不同。參照圖29說明作為氧化物半導體膜採用三層結構。
圖29所示的電晶體從閘極絕緣膜127一側依次層疊有第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c。作為構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料使用可以以InM1xZnyOz(x1，y>1，z>0，M1=Ga、Hf等)表示的材料。注意，當使構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料中包含Ga時，所包含的Ga的比例多，明確而言，當可以以InM1xZnyOz表示的材料超過x=10時，在成膜時有可能發生粉末，所以不適合的。
此外，構成第二氧化物半導體膜199b的材料 使用可以以InM2xZnyOz(x1，yx，z>0，M2=Ga、Sn等)表示的材料。
以構成如下結構的方式適當地選擇第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c的材料，該結構是與第一氧化物半導體膜199a的傳導帶及第三氧化物半導體膜199c的傳導帶相比第二氧化物半導體膜199b的傳導帶離真空能階更深的阱結構。
此外，在氧化物半導體膜中第14族元素之一的矽或碳成為施體的供應源。由此，當矽或碳包含在氧化物半導體膜中時，氧化物半導體膜有可能成為n型化。由此，包含在各氧化物半導體膜中的矽的濃度及碳的濃度為3×1018/cm3以下，較佳為3×1017/cm3以下。尤其是，為了不在第二氧化物半導體膜199b中混入多量的第14族元素，較佳地用第一氧化物半導體膜199a及第三氧化物半導體膜199c夾住成為載子路經的第二氧化物半導體膜199b或圍繞第二氧化物半導體膜199b。即，第一氧化物半導體膜199a及第三氧化物半導體膜199c也可以稱為障壁膜，該障壁膜防止在第二氧化物半導體膜199b中混入矽、碳等第14族元素。
例如，也可以將第一氧化物半導體膜199a的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜199b的原子數比設定為In：Ga：Zn=3：1：2，將第三氧化物半導體膜199c的原子數比設定為In：Ga： Zn=1：1：1。此外，第三氧化物半導體膜199c可以藉由使用原子數比為In：Ga：Zn=1：1：1的氧化物靶材的濺射法來形成。
或者，也可以採用層疊如下膜的三層結構：作為第一氧化物半導體膜199a使用將原子數比設定為In：Ga：Zn=1：3：2的氧化物半導體膜；作為第二氧化物半導體膜199b使用將原子數比設定為In：Ga：Zn=1：1：1或In：Ga：Zn=1：3：2的氧化物半導體膜；以及作為第三氧化物半導體膜199c使用將原子數比設定為In：Ga：Zn=1：3：2的氧化物半導體膜。
由於第一氧化物半導體膜199a至第三氧化物半導體膜199c的構成元素相同，所以第二氧化物半導體膜199b與第一氧化物半導體膜199a之間的介面的缺陷能階(陷阱能階)密度很低。詳細地說，該缺陷能階(陷阱能階)比閘極絕緣膜127與第一氧化物半導體膜199a之間的介面的缺陷能階密度低。由此，如上所述藉由層疊氧化物半導體膜，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
此外，藉由以構成如下結構的方式適當地選擇第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c的材料，該阱結構是與第一氧化物半導體膜199a的傳導帶及第三氧化物半導體膜199c的傳導帶相比第二氧化物半導體膜199b的傳導帶離真空能階更深的阱結構，可以提高電晶體的場效移動率， 並可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
另外，也可以作為第一氧化物半導體膜199a至第三氧化物半導體膜199c應用結晶性不同的氧化物半導體。就是說，也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體及CAAC-OS的結構。此外，當第一氧化物半導體膜199a至第三氧化物半導體膜199c中的任一個使用非晶氧化物半導體時，可以緩和氧化物半導體膜的內部應力或外部應力，而降低電晶體的特性偏差。此外，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
此外，至少成為通道形成區的第二氧化物半導體膜199b較佳為CAAC-OS。另外，背通道一側的氧化物半導體膜，本實施方式中的第三氧化物半導體膜199c較佳為非晶或CAAC-OS。藉由採用上述那樣的結構，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而使用。
實施方式7
藉由使用上述實施方式所例示的電晶體及電容元件可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像 素部一起形成在同一個基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖30A至圖32C說明使用上述實施方式所示的電晶體的顯示裝置的例子。此外，圖31A、圖31B是示出沿圖30B中的M-N點劃線的剖面結構的剖面圖。此外，在圖31A及圖31B中關於像素部的結構只記載其一部分。
在圖30A中，以圍繞設置在第一基板901上的像素部902的方式設置有密封材料905，並且使用第二基板906進行密封。在圖30A中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903及掃描線驅動電路904。此外，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位藉由FPC(Flexible printed circuit：撓性印刷電路)918a、FPC918b供應。
在圖30B和圖30C中，以圍繞設置在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，像素部902及掃描線驅動電路904與顯示元件一起由第一基板901、密封材料905以及第二基板906密封。在圖30B和圖30C中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903。在圖30B和圖30C中，供 應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位由FPC918供應。
此外，圖30B和圖30C示出另行形成信號線驅動電路903並且將其安裝到第一基板901的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃覆晶封裝)方法、打線接合方法或者TAB(Tape Automated Bonding：捲帶式自動接合)方法等。圖30A是藉由COG方法安裝信號線驅動電路903、掃描線驅動電路904的例子，圖30B是藉由COG方法安裝信號線驅動電路903的例子，而圖30C是藉由TAB方法安裝信號線驅動電路903的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有IC諸如控制器等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置或顯示裝置。此外，也可以用作光源(包括照明設備)代替顯示裝置。另外，顯示裝置還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方法將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線 驅動電路具有多個電晶體，可以應用上述實施方式所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。圖31A和圖31B示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。
圖31A所示的液晶顯示裝置是垂直電場方式的液晶顯示裝置。液晶顯示裝置包括連接端子電極915及端子電極916，連接端子電極915及端子電極916藉由各向異性導電劑919電連接到FPC918所具有的端子。
連接端子電極915由與第一電極930相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板901上的像素部902和掃描線驅動電路904包括多個電晶體，例示包括在像素部902中的電晶體910、包括在掃描線驅動電路904中的電晶體911。在電晶體910及電晶體911上設置有相當於實施方式1所示的絕緣膜129、絕緣膜131及絕緣膜132的絕緣膜924。此外，絕緣膜923用作基底膜。
在本實施方式中，作為電晶體910可以應用 上述實施方式1所示的電晶體。作為電晶體911可以應用如上述實施方式5所示的電晶體那樣在與電晶體911的氧化物半導體膜的通道形成區的一部分重疊的位置設置有導電膜917的電晶體。另外，使用氧化物半導體膜927、絕緣膜924及第一電極930構成電容元件926。此外，氧化物半導體膜927藉由電極928電連接於電容線929。電極928使用與電晶體910、電晶體911的源極電極及汲極電極相同的材料及相同的製程形成。電容線929使用與電晶體910、電晶體911的閘極電極相同的材料及相同的製程形成。注意，這裡作為電容元件926示出實施方式1所示的電容元件，但是，也可以適當地使用其他實施方式所示的電容元件。
設置在像素部902中的電晶體910與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
作為顯示元件的液晶元件913包括第一電極930、第二電極931以及液晶層908。另外，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932、絕緣膜933。此外，第二電極931設置在第二基板906一側，並且，第一電極930和第二電極931隔著液晶層908重疊。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、對電極等)，可以根據取出光的方向、設置電極的地方以及電極的圖案結構選擇透光性或反射性。
第一電極930及第二電極931可以適當地使用與實施方式1所示的像素電極121及對電極154相同的材料。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制第一電極930與第二電極931之間的間隔(單元間隙)而設置的。此外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手向列相、各向同性相等。
另外，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成各向同性相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合手性試劑的液晶組成物用於液晶層。此外，配向膜由有機樹脂構成，由於有機樹脂包含氫或水等，所以有可能降低本發明的一個方式的半導體裝置的電晶體的電特性。於是，藉由作為液晶層160使用藍相，可以製造本發明的一個方式的半導體裝置而不使用有機樹脂，可以獲得可靠性高的半導體裝置。
第一基板901和第二基板906由密封材料925固定。作為密封材料925，可以使用熱固性樹脂或光硬化 性樹脂等有機樹脂。另外，密封材料925接觸於絕緣膜924。此外，密封材料925相當於圖30A至圖30C所示的密封材料905。
此外，在液晶顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，由於電晶體容易被靜電等損壞，所以較佳地設置用來保護驅動電路的保護電路。保護電路較佳地使用非線性元件構成。
接著，參照圖31B說明橫向電場方式的液晶顯示裝置。圖31A示出作為橫向電場方式的一個例子的FFS模式的液晶顯示裝置。以下說明與實施方式4所示的橫向電場方式的液晶顯示裝置不同的結構。
在圖31B所示的液晶顯示裝置中，連接端子電極915使用與第一電極940相同的材料及製程形成，端子電極916使用與電晶體910、911的源極電極及汲極電極相同的材料及製程形成。
此外，液晶元件943包括形成在絕緣膜924上的第一電極940、第二電極941以及液晶層908。第一電極940可以適當地使用圖31A所示的第一電極930所示的材料。此外，第一電極940的平面形狀為梳齒狀、階梯狀、梯子狀等。第二電極941用作共用電極，可以與實施 方式1所示的半導體膜119同樣地形成。在第一電極940與第二電極941之間設置有絕緣膜924。
第二電極941藉由電極945與共用配線946連接。另外，電極945由與電晶體910、電晶體911的源極電極及汲極電極相同的導電膜形成。共用配線946使用與電晶體910、電晶體911的閘極電極相同的材料及相同的製程形成。此外，這裡，作為液晶元件943使用實施方式1所示的電容元件說明，但是也可以適當地使用其他實施方式所示的電容元件。
圖32A至圖32C示出在圖31A所示的液晶顯示裝置中與將設置在基板906上的第二電極931電連接的公共連接部(焊盤部)形成在基板901上的例子。
公共連接部配置於與用來黏結基板901和基板906的密封材料925重疊的位置，並且藉由密封材料925所包含的導電粒子與第二電極931電連接。或者，在不與密封材料925重疊的位置(注意，像素部以外的位置)設置公共連接部，並且，以與公共連接部重疊的方式將包含導電粒子的膏劑與密封材料925另行設置，而與第二電極931電連接。
圖32A是公共連接部的剖面圖，並相當於圖32B所示的俯視圖的I-J。
共用電位線975設置在閘極絕緣膜922上並利用與圖32A和圖32C所示的電晶體910的源極電極971或汲極電極973相同的材料及製程製造。
此外，共用電位線975由絕緣膜924覆蓋，絕緣膜924在重疊於共用電位線975的位置上具有多個開口。該開口在與使電晶體910的源極電極971或汲極電極973與第一電極930連接的接觸孔相同的製程中製造。
此外，共用電位線975及共用電極977在開口中連接。共用電極977設置在絕緣膜924上，並使用與連接端子電極915、像素部的第一電極930相同的材料及製程製造。
如此，與像素部902的切換元件的製程共同地製造公共連接部。
共用電極977是與包括在密封材料中的導電粒子接觸的電極，並與基板906的第二電極931電連接。
此外，如圖32C所示，共用電位線985也可以使用與電晶體910的閘極電極相同的材料及製程製造。
在圖32C所示的公共連接部中，共用電位線985設置在閘極絕緣膜922及絕緣膜924的下層，閘極絕緣膜922及絕緣膜924在重疊於共用電位線985的位置上具有多個開口。該開口在與使電晶體910的源極電極971或汲極電極973與第一電極930連接的接觸孔相同的製程中對絕緣膜924進行蝕刻之後，還對閘極絕緣膜922選擇性地進行蝕刻形成。
此外，共用電位線985及共用電極987在開口中連接。共用電極987設置在絕緣膜924上，並使用與連接端子電極915、像素部的第一電極930相同的材料及 製程製造。
如上所述，藉由應用上述實施方式所示的電晶體及電容元件，可以提供孔徑比得到提高且具有電荷容量增大了的電容元件的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的半導體膜的氧化物半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置為具有良好的電特性的半導體裝置。
本實施方式所示的結構等可以適當地與其他實施方式所示的結構等組合而使用。
實施方式8
本發明的一個方式的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、影像拍攝裝置諸如數位相機或數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖33A至圖33C示出上述電子裝置的一個例子。
圖33A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個桌腿9002支撐 外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003。由此可以提高顯示部9003的顯示品質。
顯示部9003具有觸屏輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且桌子9000也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然當在小房間裡設置大屏面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖33B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，可以進行電視機9100的操作。藉由 利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖33B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、9107。由此可以提高電視機的顯示品質。
圖33C示出電腦9200，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203。由此可以提高電腦9200的顯示品質。
圖34A和圖34B是能夠折疊的平板終端。圖34A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、9631b。由此可以提高平板終端的顯示品質。
在顯示部9631a中，可以將其一部分用作觸控式螢幕的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半只具有顯示的功能，並且另一半具有觸控式螢幕的功能，但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸控式螢幕的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸控式螢幕，並且將顯示部9631b用作顯示幕面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸控式螢幕的區域9632b。此外，藉由使用手指或觸控筆等按觸觸控式螢幕的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸控式螢幕的區域9632a和觸控式螢幕的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的 感測器等的其他檢測裝置。
此外，圖34A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸和另一方的尺寸可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
圖34B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖34B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖34A和圖34B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸控式螢幕、顯示部或影像信號處理部等。注意，太陽能電池9633可以設置在外殼9630的一面或兩面，因此可以進行高效的電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可 以實現小型化等的優點。
另外，參照圖34C所示的方塊圖對圖34B所示的充放電控制電路9634的結構和工作進行說明。圖34C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖34B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使SW1截止且使SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，使用實施方式2製造液晶顯示裝置。以下說明該液晶顯示裝置的規格及顯示影像。
在本實施例中，如圖24所示，形成如下液晶顯示裝置：閘極絕緣膜227為兩層，藉由電容元件245的半導體膜119接觸於氮化絕緣膜的絕緣膜225，電容元件的一個電極的半導體膜119為n型。表1示出液晶顯示裝置、信號線驅動電路及掃描線驅動電路的規格。
此外，設置在信號線驅動電路及掃描線驅動電路中的電晶體的結構是與像素部相同地在保護絕緣膜上不設置導電膜的結構。
接著，圖45示出拍攝在本實施例中製造的液晶顯示裝置所顯示的影像的圖。如圖45所示，在本實施 例中製造的液晶顯示裝置可以顯示高品質的影像。

Claims (15)

  1. 一種半導體裝置，包括：基板；在該基板上方之第一絕緣膜；與該第一絕緣膜直接接觸的第二絕緣膜；與該第二絕緣膜直接接觸的第三絕緣膜；在該基板上方之閘極電極；在該基板上且並與該閘極電極重疊的半導體膜，該半導體膜包括設置在該第一絕緣膜和該第二絕緣膜之間的通道形成區，該通道形成區與該第一絕緣膜和該第二絕緣膜至少一者直接接觸；和該半導體膜電接觸的第一導電膜和第二導電膜；像素電極，該像素電極在形成於該第二絕緣膜和該第三絕緣膜中之開口內與該第一導電膜電接觸；電晶體，包括：該閘極電極；該半導體膜；在該閘極電極與該半導體膜之間的該第一絕緣膜；以及電容元件，包括：第一電容電極；作為第二電容電極的該像素電極；以及在該第一電容電極和該像素電極之間作為電容介電膜的該第三絕緣膜， 其中在該第一導電膜和第二導電膜上提供該第二絕緣膜，其中該第一電容電極和該半導體膜是從同一個膜形成，以及其中該第一電容電極和該第三絕緣膜直接接觸，並與該第一絕緣膜和該第二絕緣膜其中一者直接接觸。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第二絕緣膜與該第一電容電極之周邊直接接觸。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一電容電極包括摻雜劑，以具有比該半導體膜更高的導電性。
  4. 根據申請專利範圍第1項之半導體裝置，更包括在該第三絕緣膜和該像素電極之間的有機絕緣膜，其中該像素電極經由在該有機絕緣膜中之開口與該第三絕緣膜直接接觸。
  5. 根據申請專利範圍第1項之半導體裝置，更包括與該閘極電極同一個膜所形成的電容線，其中該第一電容電極經由從該電晶體的電源電極和汲極電極同一個膜所形成的膜與該電容線連接。
  6. 根據申請專利範圍第1項之半導體裝置，其中該像素電極在該第一電容電極和該第二電容電極重疊的區域與該第三絕緣膜直接接觸。
  7. 根據申請專利範圍第1項之半導體裝置，更包括附加至該基板並連接至該像素電極的撓性印刷電路，該半 導體裝置是顯示裝置。
  8. 一種半導體裝置，包括：基板；在該基板上方之第一絕緣膜，該第一絕緣膜是第一氧化物膜；在該第一絕緣膜上並與其直接接觸的第二絕緣膜，該第二絕緣膜是第二氧化物膜；在該第二絕緣膜上並與其直接接觸的第三絕緣膜，該第三絕緣膜是氮化物膜；在該基板上方之閘極電極；在該基板上方並與該閘極電極重疊之氧化物半導體膜，該氧化物半導體膜包括設置在該第一絕緣膜和該第二絕緣膜之間的通道形成區，該通道形成區與該第一絕緣膜直接接觸；源極電極和汲極電極，其與該氧化物半導體膜電接觸；透光像素電極，該透光像素電極在形成於該第二絕緣膜和該第三絕緣膜的開口中與該源極電極和該汲極電極其中一者電接觸；電晶體，包括：該閘極電極；該氧化物半導體膜；以及在該閘極電極與該氧化物半導體膜之間的該第一絕緣膜；以及 電容元件，包括：第一電容電極；作為第二電容電極的該透光像素電極；以及在該第一電容電極和該透光像素電極之間作為電容介電膜的該第三絕緣膜，其中在該源極電極和汲極電極上提供該第二絕緣膜，其中該第一電容電極和該氧化物半導體膜是從同一個膜形成，以及其中該第一電容電極和該第一絕緣膜和該第三絕緣膜直接接觸。
  9. 一種半導體裝置，包括：基板；在該基板上方之第一絕緣膜，該第一絕緣膜是第一氧化物膜；在該第一絕緣膜上並與其直接接觸的第二絕緣膜，該第二絕緣膜是第二氧化物膜；在該第二絕緣膜上並與其直接接觸的第三絕緣膜，該第三絕緣膜是氮化物膜；在該基板上方之閘極電極；在該基板上方並與該閘極電極重疊之氧化物半導體膜，該氧化物半導體膜包括設置在該第一絕緣膜和該第二絕緣膜之間的通道形成區，該通道形成區和該第一絕緣膜直接接觸；源極電極和汲極電極，其與該氧化物半導體膜電接 觸；透光像素電極，該透光像素電極在形成於該第二絕緣膜和該第三絕緣膜的開口中與該源極電極和該汲極電極其中一者電接觸；電晶體，包括：該閘極電極；該氧化物半導體膜；以及在該閘極電極與該氧化物半導體膜之間的該第一絕緣膜；以及電容元件，包含；第一電容電極；作為第二電容電極的該透光像素電極；以及在該第一電容電極和該透光像素電極之間作為電容介電膜的該第三絕緣膜，其中在該源極電極和汲極電極上提供該第二絕緣膜，其中該第一電容電極和該氧化物半導體膜是從同一個膜形成，其中該第一電容電極和該第一絕緣膜和該第三絕緣膜直接接觸，以及其中該第二絕緣膜和該第一電容電極的周邊直接接觸。
  10. 根據申請專利範圍第1、8、9項任一項之半導體裝置，其中該第一電容電極還包含濃度高於1×1019atoms/cm3且低於1×1022atoms/cm3的摻雜劑。
  11. 根據申請專利範圍第8或9項之半導體裝置，其中該第一電容電極還包括摻雜劑，以具有比該氧化物半導體膜更高的導電性。
  12. 根據申請專利範圍第8或9項之半導體裝置，更包括在該第三絕緣膜和該透光像素電極之間的有機絕緣膜，其中該透光像素電極經由在該有機絕緣膜內的開口與該第三絕緣膜直接接觸。
  13. 根據申請專利範圍第8或9項之半導體裝置，更包括從該閘極電極同一個膜所形成的電容線，其中該第一電容電極經由從該電晶體的該電源電極和該汲極電極同一膜所形成的膜與該電容線連接。
  14. 根據申請專利範圍第8或9項之半導體裝置，其中該透光像素電極在該第一電容電極和該第二電容電極重疊的區域內與該第三絕緣膜直接接觸。
  15. 根據申請專利範圍第8或9項之半導體裝置，更包括附加至該基板並連接至該透光像素電極的撓性印刷電路，該半導體裝置是顯示裝置。
TW106116894A 2012-08-03 2013-07-25 半導體裝置 TWI652828B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012173349 2012-08-03
JP2012-173349 2012-08-03
JP2012178941 2012-08-10
JP2012-178941 2012-08-10
JP2012-188093 2012-08-28
JP2012188093 2012-08-28

Publications (2)

Publication Number Publication Date
TW201733132A TW201733132A (zh) 2017-09-16
TWI652828B true TWI652828B (zh) 2019-03-01

Family

ID=50024603

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106116894A TWI652828B (zh) 2012-08-03 2013-07-25 半導體裝置
TW102126676A TWI595667B (zh) 2012-08-03 2013-07-25 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102126676A TWI595667B (zh) 2012-08-03 2013-07-25 半導體裝置

Country Status (7)

Country Link
US (2) US9449996B2 (zh)
JP (2) JP2014063141A (zh)
KR (2) KR20150040873A (zh)
CN (2) CN104508549B (zh)
DE (2) DE112013003841T5 (zh)
TW (2) TWI652828B (zh)
WO (1) WO2014021356A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN104620390A (zh) 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809474B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI708981B (zh) 2013-08-28 2020-11-01 日商半導體能源研究所股份有限公司 顯示裝置
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102307142B1 (ko) 2013-09-13 2021-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
WO2015060203A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6556998B2 (ja) * 2013-11-28 2019-08-07 株式会社半導体エネルギー研究所 表示装置
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN104881161B (zh) 2014-02-27 2017-12-01 财团法人工业技术研究院 触控面板
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
WO2015136411A1 (ja) 2014-03-12 2015-09-17 株式会社半導体エネルギー研究所 電子機器
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6613044B2 (ja) * 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
TWI655442B (zh) 2014-05-02 2019-04-01 日商半導體能源研究所股份有限公司 輸入／輸出裝置
CN107111254A (zh) 2014-08-01 2017-08-29 正交公司 装置的光刻图案化
KR102401987B1 (ko) * 2014-08-01 2022-05-25 올싸거널 인코포레이티드 유기 전자 장치의 포토리소그래피 패터닝
JP6653316B2 (ja) 2014-08-01 2020-02-26 オーソゴナル，インコーポレイテッド 有機ｅｌ素子のフォトリソグラフィによるパターン形成
US10503065B2 (en) 2014-08-01 2019-12-10 Orthogonal, Inc. Photolithographic patterning of devices
US20170288062A1 (en) * 2014-09-02 2017-10-05 Sharp Kabushiki Kaisha Semiconductor device and method of producing semiconductor device
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
CN104280951A (zh) * 2014-09-23 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104538358A (zh) * 2015-01-13 2015-04-22 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
US10146346B2 (en) * 2015-01-27 2018-12-04 Innolux Corporation Touch display device with capacitor having large capacitance
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102462475B1 (ko) 2015-04-20 2022-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
JP6803682B2 (ja) 2015-05-22 2020-12-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP6904682B2 (ja) 2015-10-23 2021-07-21 株式会社半導体エネルギー研究所 半導体装置および電子機器
TWI731863B (zh) * 2016-06-30 2021-07-01 聯華電子股份有限公司 氧化物半導體電晶體以及其製作方法
US10056463B2 (en) 2016-06-30 2018-08-21 United Microelectronics Corp. Transistor and manufacturing method thereof
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
JP2019197128A (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 表示装置
WO2022160115A1 (en) * 2021-01-27 2022-08-04 Huawei Technologies Co., Ltd. Semiconductor device, method of manufacturing the same, and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141203A1 (en) 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
US20090242888A1 (en) 2008-03-31 2009-10-01 Semiconductor Energy Laboratory Co., Ltd. Display Device and Method for Manufacturing the Same

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2682997B2 (ja) * 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
KR100265573B1 (ko) * 1997-06-25 2000-09-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
CN101068025B (zh) * 1997-08-21 2010-05-12 精工爱普生株式会社 显示装置
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001051300A (ja) * 1999-08-10 2001-02-23 Toshiba Corp 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4801242B2 (ja) * 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002359252A (ja) * 2000-09-29 2002-12-13 Toshiba Corp 平面表示装置及びその製造方法
TWI247182B (en) 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002323698A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 半透過型液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100852806B1 (ko) 2002-08-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100689316B1 (ko) * 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP5148912B2 (ja) 2006-04-06 2013-02-20 株式会社半導体エネルギー研究所 液晶表示装置及び半導体装置、並びに電子機器
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2008009425A (ja) 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008032855A (ja) * 2006-07-26 2008-02-14 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
KR20090104730A (ko) * 2008-03-31 2009-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8039842B2 (en) 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
JP2010243741A (ja) 2009-04-06 2010-10-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
BR112012001655A2 (pt) 2009-07-24 2017-06-13 Sharp Kk método de fabricação de substrato de transistor de filme fino
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5458102B2 (ja) 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101254469B1 (ko) * 2010-04-21 2013-04-15 샤프 가부시키가이샤 반도체 소자, 반도체 소자의 제조방법, 액티브 매트릭스 기판 및 표시장치
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102906804B (zh) 2010-05-24 2014-03-12 夏普株式会社 薄膜晶体管基板及其制造方法
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2012018970A (ja) 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
TWI412856B (zh) * 2010-07-29 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板之薄膜電晶體基板與其製作方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
KR101758783B1 (ko) 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
KR101881895B1 (ko) 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
CN104620390A (zh) * 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141203A1 (en) 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
US20090242888A1 (en) 2008-03-31 2009-10-01 Semiconductor Energy Laboratory Co., Ltd. Display Device and Method for Manufacturing the Same

Also Published As

Publication number Publication date
DE112013007566B3 (de) 2018-02-22
US20140034954A1 (en) 2014-02-06
JP5636519B2 (ja) 2014-12-03
WO2014021356A1 (en) 2014-02-06
JP2014063141A (ja) 2014-04-10
US20160336355A1 (en) 2016-11-17
KR102354212B1 (ko) 2022-01-20
KR20210025703A (ko) 2021-03-09
TWI595667B (zh) 2017-08-11
DE112013003841T5 (de) 2015-04-30
CN104508549B (zh) 2018-02-06
JP2014194573A (ja) 2014-10-09
CN108054175A (zh) 2018-05-18
KR20150040873A (ko) 2015-04-15
TW201733132A (zh) 2017-09-16
CN104508549A (zh) 2015-04-08
US9941309B2 (en) 2018-04-10
TW201411854A (zh) 2014-03-16
US9449996B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
TWI652828B (zh) 半導體裝置
JP6772397B2 (ja) 表示装置
JP7340645B2 (ja) 表示装置
KR102159226B1 (ko) 반도체 장치
JP6691173B2 (ja) 半導体装置
TWI589000B (zh) 半導體裝置
TWI575663B (zh) 半導體裝置
JP2014074908A (ja) 半導体装置及び半導体装置の駆動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees