JP2014194573A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2014194573A
JP2014194573A JP2014109708A JP2014109708A JP2014194573A JP 2014194573 A JP2014194573 A JP 2014194573A JP 2014109708 A JP2014109708 A JP 2014109708A JP 2014109708 A JP2014109708 A JP 2014109708A JP 2014194573 A JP2014194573 A JP 2014194573A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor film
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014109708A
Other languages
English (en)
Other versions
JP5636519B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hiroyuki Miyake
博之 三宅
Hideaki Shishido
英明 宍戸
Jun Koyama
潤 小山
Daisuke Matsubayashi
大介 松林
Keisuke Murayama
佳右 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014109708A priority Critical patent/JP5636519B2/ja
Publication of JP2014194573A publication Critical patent/JP2014194573A/ja
Application granted granted Critical
Publication of JP5636519B2 publication Critical patent/JP5636519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

【課題】開口率を低減させず、電荷容量を大きくした容量素子を有する半導体装置を提供
する。
【解決手段】透光性を有する半導体膜を含むトランジスタと、一対の電極の間に誘電体膜
が設けられた容量素子と、透光性を有する半導体膜上に設けられた絶縁膜と、絶縁膜上に
設けられた透光性を有する導電膜とを有し、容量素子において、トランジスタの透光性を
有する半導体膜と同一表面上に形成される少なくともインジウム（Ｉｎ）若しくは亜鉛（
Ｚｎ）を含む金属酸化物膜が一方の電極として機能し、透光性を有する導電膜が他方の電
極として機能し、透光性を有する半導体膜上に設けられた絶縁膜が誘電体膜として機能す
る半導体装置である。
【選択図】図３

Description

本明細書などで開示する発明は半導体装置に関する。
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及して
きている。フラットパネルディスプレイなどの表示装置において、行方向及び列方向に配
設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気
的に接続された液晶素子と、当該液晶素子と並列に接続された容量素子とが設けられてい
る。
当該トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）
シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。
また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタ
の半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸
化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特
許文献２を参照。）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくと
も一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など
遮光性を有する導電膜で形成されていることが多い。
また、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液
晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させ
る表示装置において、当該期間を長くできることは、画像データを書き換える回数を低減
することができ、消費電力の低減が望める。
容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的
には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記
表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導
電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。
そこで、上記課題に鑑みて、本発明の一態様は、開口率が高く、且つ電荷容量を増大さ
せることが可能な容量素子を有する半導体装置を提供することを課題の一とする。
本発明の一態様は、トランジスタと、透光性を有する容量素子とが設けられた半導体装
置である。具体的には、当該容量素子において、透光性を有する半導体膜が一方の電極と
して機能し、透光性を有する導電膜が当該容量素子の他方の電極として機能し、透光性を
有する絶縁膜が誘電体膜として機能する、半導体装置である。
また、本発明の一態様は、透光性を有する半導体膜を含むトランジスタと、一対の電極
の間に誘電体膜が設けられた容量素子と、透光性を有する半導体膜上に設けられた絶縁膜
と、絶縁膜上に設けられた透光性を有する導電膜とを有し、容量素子において、トランジ
スタの透光性を有する半導体膜と同一表面上に形成される透光性を有する半導体膜が一方
の電極として機能し、透光性を有する導電膜が他方の電極として機能し、透光性を有する
半導体膜上に設けられた絶縁膜が誘電体膜として機能することを特徴とする半導体装置で
ある。
また、透光性を有する半導体膜は、酸化物半導体を用いて形成することができる。酸化
物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率が大
きいためである。
容量素子の一方の電極として、トランジスタに含まれる半導体膜を形成する工程で形成
した半導体膜を用いる場合、当該半導体膜の導電率を増大させてもよい。例えば、ホウ素
、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス
元素から選ばれた一種以上を半導体膜に添加することが好ましい。なお、上記元素を当該
半導体膜に添加する方法としては、イオン注入法又はイオンドーピング法などがあり、当
該半導体膜を上記元素含むプラズマに曝すことでも上記元素を添加することができる。こ
の場合、容量素子の一方の電極である半導体膜の導電率は、１０Ｓ／ｃｍ以上１０００Ｓ
／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とする。
上記構成とすることで、容量素子は透光性を有するため、画素内のトランジスタが形成
される箇所以外の領域に大きく（大面積に）形成することができる。従って、開口率を高
めつつ、電荷容量を増大させた半導体装置を得ることができる。この結果、表示品位の優
れた半導体装置を得ることができる。
また、容量素子において、誘電体膜はトランジスタに含まれる半導体膜上に設けられた
絶縁膜を用いることから、当該絶縁膜と同じ積層構造とすることができる。例えば、トラ
ンジスタに含まれる半導体膜上に設けられた絶縁膜を酸化絶縁膜及び窒化絶縁膜の積層構
造とする場合、容量素子の誘電体膜は、酸化絶縁膜及び窒化絶縁膜の積層構造とすること
ができる。
また、容量素子において、トランジスタに含まれる半導体膜上に設けられた絶縁膜を酸
化絶縁膜及び窒化絶縁膜とする場合、当該酸化絶縁膜を形成した後に容量素子が形成され
る領域のみ当該酸化絶縁膜を除去することで、容量素子の誘電体膜は、窒化絶縁膜の単層
構造とすることができる。別言すると、当該窒化絶縁膜は容量素子の一対の電極として機
能する酸化物半導体膜に接する。窒化絶縁膜と酸化物半導体膜が接することで、当該窒化
絶縁膜と当該酸化物半導体膜の界面における欠陥準位（界面準位）、又は当該窒化絶縁膜
に含まれる窒素が当該酸化物半導体膜に拡散することになり、当該酸化物半導体膜の導電
率が増大する。また、誘電体膜の厚さを薄くすることが可能であるため、容量素子の電荷
容量を増大させることができる。
上記より、容量素子において、窒化絶縁膜が上記半導体膜に接する構造とすることで、
イオン注入法又はイオンドーピング法など、導電率を増大させる元素を上記半導体膜に添
加する工程を省略することができ、半導体装置の歩留まりを向上させ、作製コストを低減
することができる。
なお、トランジスタに含まれる半導体膜を酸化物半導体膜とし、酸化絶縁膜及び窒化絶
縁膜の積層構造を当該半導体膜上に設けられる絶縁膜とする場合、当該酸化絶縁膜は窒素
を透過させにくい、すなわち窒素に対するバリア性を有していることが好ましい。
このようにすることで、トランジスタに含まれる半導体膜である酸化物半導体膜に窒素
及び水素の一方又は双方が拡散することを抑制でき、トランジスタの電気特性変動を抑制
することができる。
上記において、透光性を有する導電膜と、トランジスタに含まれる半導体膜上に設けら
れた絶縁膜との間に有機絶縁膜が設けられていてもよい。このようにすることで、透光性
を有する導電膜と、ソース電極又はドレイン電極など他の導電膜との寄生容量を低減する
ことができ、半導体装置の電気特性を良好にすることができる。例えば、半導体装置の信
号遅延などを低減することができる。
また、容量素子の電荷容量を大きくするためには誘電体膜の厚さを薄くすることが有効
なため、容量素子が形成される領域上の有機絶縁膜を除去しておくことが好ましい。そし
て、トランジスタに含まれる半導体膜を酸化物半導体膜とする場合、当該有機絶縁膜に含
まれる水素、水などが酸化物半導体膜に拡散すること抑制するために、トランジスタに含
まれる半導体膜と重畳する領域上の有機絶縁膜は除去しておくことが好ましい。
なお、透光性を有する導電膜がトランジスタに接続する場合、透光性を有する導電膜が
画素電極として機能する。
透光性を有する導電膜が画素電極として機能する場合、容量線が、走査線と平行方向に
延伸し、且つ走査線と同一表面上に設けられている。容量素子の一方の電極（半導体膜）
は、トランジスタのソース電極又はドレイン電極を形成する際に同時に形成される導電膜
によって容量線と電気的に接続されている。
また、容量線は、走査線と平行方向に延伸し、走査線と同一表面上に設けることに限ら
ず、トランジスタのソース電極又はドレイン電極を含む信号線と平行方向に延伸し、且つ
信号線と同一表面上に設けられており、容量素子の一方の電極（半導体膜）と電気的に接
続されてもよい。
また、容量線は、容量素子に含まれる半導体膜を用いて形成されてもよい。
また、容量線は、隣接する複数の画素に含まれる容量素子それぞれと接続してもよい。
この場合、隣接する画素の間に容量線が設けられてもよい。
容量素子に含まれる半導体膜の導電率が高い場合、容量素子に含まれる半導体膜がトラ
ンジスタと接続してもよい。この場合、容量素子に含まれる半導体膜が画素電極として機
能し、透光性を有する導電膜が共通電極及び容量線として機能する。
容量素子の一方の電極として、トランジスタに含まれる半導体膜を形成する工程で形成
した半導体膜を用いる場合、当該半導体膜と容量線とに接する導電膜は、当該半導体膜の
端部に接して設けてもよく、例えば、当該半導体膜の外周に沿って接して設けることがで
きる。このようにすることで、当該半導体膜と導電膜の接触抵抗を低減させることができ
る。
透光性を有する容量素子は、トランジスタの作製工程を利用することで作製できる。容
量素子の一方の電極は、トランジスタに含まれる半導体膜を形成する工程を利用でき、容
量素子の誘電体膜は、トランジスタに含まれる半導体膜上に設けられる絶縁膜を形成する
工程を利用でき、容量素子の他方の電極は、画素電極または共通電極として機能する透光
性を有する導電膜を形成する工程を利用することができる。このため、トランジスタに含
まれる半導体膜と、容量素子の一方の電極とは、同じ金属元素で構成される。
なお、本発明の一態様である半導体装置を作製する作製方法についても本発明の一態様
に含まれる。
本発明の一態様より、開口率を高めつつ、電荷容量を増大させた容量素子を有する半導
体装置を提供することができる。
本発明の一態様である半導体装置を説明する図、及び画素を説明する回路図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する断面図及び上面図。 本発明の一態様である半導体装置を用いた電子機器を説明する図。 本発明の一態様である半導体装置を用いた電子機器を説明する図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置に含まれる容量素子を説明する図。 本発明の一態様である半導体装置に含まれる容量素子の動作方法を説明する図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 計算に用いたトランジスタの構造を説明する断面図。 計算により得られたトランジスタの等電位曲線を説明する断面図。 計算により得られたトランジスタの電流電圧曲線を説明するグラフ。 液晶表示装置の表示画像を説明する図。 本発明の一態様である半導体装置を説明する上面図。 本発明の一態様である半導体装置を説明する断面図。 本発明の一態様である半導体装置を説明する上面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であ
れば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈
されるものではない。
以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一
の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機
能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合が
ある。
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化の
ために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり
、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するため
の事項として固有の名称を示すものではない。
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の
方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「
ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は
、フォトリソグラフィ処理で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する
。なお、本実施の形態では、液晶表示装置を例にして本発明の一態様である半導体装置を
説明する。
＜半導体装置の構成＞
図１（Ａ）に、半導体装置の一例を示す。図１（Ａ）に示す半導体装置は、画素部１０
０と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行又は略平行に配設
され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々
が平行又は略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本
の信号線１０９と、を有する。さらに、画素部１００はマトリクス状に配設された複数の
画素１０１を有する。また、走査線１０７に沿って、各々が平行又は略平行に配設された
容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行又は
略平行に配設されていてもよい。
各走査線１０７は、画素部１００においてｍ行ｎ列に配設された画素１０１のうち、い
ずれかの行に配設されたｎ個の画素１０１と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０
１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０
１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行又
は略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの
列に配設されたｍ個の画素１０１に電気的と接続される。
図１（Ｂ）は、図１（Ａ）に示す半導体装置が有する画素１０１の回路図の一例である
。図１（Ｂ）に示す画素１０１は、走査線１０７及び信号線１０９と電気的に接続された
トランジスタ１０３と、一方の電極がトランジスタ１０３のドレイン電極と電気的に接続
され、他方の電極が一定の電位を供給する容量線１１５と電気的に接続された容量素子１
０５と、画素電極がトランジスタ１０３のドレイン電極及び容量素子１０５の一方の電極
に電気的に接続され、画素電極と対向して設けられる電極（対向電極）が共通電位を供給
する配線に電気的に接続された液晶素子１０８と、を有する。
液晶素子１０８は、トランジスタ１０３及び画素電極が形成される基板と、対向電極が
形成される基板とで挟持される液晶の光学的変調作用によって、光の透過又は非透過を制
御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（縦方向の電界又
は斜め方向の電界を含む。）によって制御される。また、画素電極が形成される基板にお
いて対向電極（共通電極ともいう。）が形成される場合、液晶にかかる電界は横方向の電
界となる。
次いで、液晶表示装置の画素１０１の具体的な例について説明する。画素１０１の上面
図を図２に示す。なお、図２においては、対向電極及び液晶素子を省略する。
図２において、走査線１０７は、信号線１０９に略直交する方向（図中左右方向）に延
伸して設けられている。信号線１０９は、走査線１０７に略直交する方向（図中上下方向
）に延伸して設けられている。容量線１１５は、走査線１０７と平行方向に延伸して設け
られている。なお、走査線１０７及び容量線１１５は、走査線駆動回路１０４（図１（Ａ
）を参照。）と電気的に接続されており、信号線１０９は、信号線駆動回路１０６（図１
（Ａ）を参照。）に電気的に接続されている。
トランジスタ１０３は、走査線１０７及び信号線１０９が交差する領域に設けられてい
る。トランジスタ１０３は、少なくとも、チャネル形成領域を有する半導体膜１１１と、
ゲート電極と、ゲート絶縁膜（図２に図示せず。）と、ソース電極と、及びドレイン電極
とを含む。なお、走査線１０７において、半導体膜１１１と重畳する領域はトランジスタ
１０３のゲート電極として機能する。信号線１０９において、半導体膜１１１と重畳する
領域はトランジスタ１０３のソース電極として機能する。導電膜１１３において、半導体
膜１１１と重畳する領域はトランジスタ１０３のドレイン電極として機能する。このため
、ゲート電極、ソース電極、及びドレイン電極をそれぞれ、走査線１０７、信号線１０９
、及び導電膜１１３と示す場合がある。また、図２において、走査線１０７は、上面形状
において端部が半導体膜の端部より外側に位置する。このため、走査線１０７はバックラ
イトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれ
る半導体膜１１１に光が照射されず、トランジスタの電気特性の変動を抑制することがで
きる。
また、酸化物半導体は適切な条件にて処理することでトランジスタのオフ電流を極めて
低減することができるため、本発明の一態様では半導体膜１１１は酸化物半導体を用いる
。これにより、半導体装置の消費電力を低減することができる。
また、導電膜１１３は、開口１１７を通じて透光性を有する導電膜で形成される画素電
極１２１と電気的に接続されている。なお、図２において、画素電極１２１はハッチング
を省略して図示している。
容量素子１０５は、画素１０１内の容量線１１５及び信号線１０９の内側に設けられて
いる。容量素子１０５は、開口１２３に設けられた導電膜１２５を通じて容量線１１５と
電気的に接続されている。容量素子１０５は、酸化物半導体で形成される半導体膜１１９
と、画素電極１２１と、誘電体膜として、トランジスタ１０３上に形成される絶縁膜（図
２に図示せず。）とで構成されている。半導体膜１１９、画素電極１２１、及び誘電体膜
はそれぞれ透光性を有するため、容量素子１０５は透光性を有する。
このように半導体膜１１９は透光性を有するため、画素１０１内に容量素子１０５を大
きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％
以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導
体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置にお
いては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高
い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本
実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けるこ
とで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的に
は、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の半導体装
置に好適に用いることができる。また、本発明の一態様は、高解像度の表示装置において
も、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用する
ことができ、表示装置の消費電力を低減することができる。
ここで、酸化物半導体を用いたトランジスタの特徴について記載する。酸化物半導体を
用いたトランジスタはｎチャネル型トランジスタである。また、酸化物半導体に含まれる
酸素欠損に起因してキャリアが生成されることがあり、トランジスタの電気特性及び信頼
性を低下させる恐れがある。例えば、トランジスタのしきい値電圧をマイナス方向に変動
し、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことがある。このように、ゲ
ート電圧が０Ｖの場合にドレイン電流が流れてしまうトランジスタをノーマリーオン特性
という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことがで
きるトランジスタをノーマリーオフ特性という。
そこで、半導体膜１１１に酸化物半導体を用いる際、半導体膜１１１である酸化物半導
体膜に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。
例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９
３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する。）は、測定器の検出下
限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には
酸素欠損をできる限り低減することで、トランジスタ１０３がノーマリーオン特性となる
ことを抑制することができ、半導体装置の電気特性及び信頼性を向上させることができる
。
トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物
半導体に含まれる水素（水などの水素化合物を含む。）によっても引き起こされることが
ある。酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（又は酸素が脱離した部分）に欠損（酸素欠損ともいえる。）を形
成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしま
う。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特
性となりやすい。
そこで、半導体膜１１１に酸化物半導体を用いる際、半導体膜１１１である酸化物半導
体膜は水素ができる限り低減されていることが好ましい。具体的には、半導体膜１１１に
おいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３
未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａ
ｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、半導体膜１１１は、二次イオン質量分析法により得られるアルカリ金属又はアル
カリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６
ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と
結合するとキャリアを生成する場合があり、トランジスタ１０３のオフ電流を増大させる
ことがある。
また、半導体膜１１１である酸化物半導体膜に窒素が含まれていると、キャリアである
電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸
化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化
物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃
度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
このように、不純物（水素、窒素、アルカリ金属又はアルカリ土類金属など）をできる
限り低減させ、高純度化させた酸化物半導体膜を半導体膜１１１として用いることで、ト
ランジスタ１０３がノーマリーオン特性となることを抑制でき、トランジスタ１０３のオ
フ電流を極めて低減することができる。従って、良好な電気特性に有する半導体装置を作
製できる。また、信頼性を向上させた半導体装置を作製することができる。
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、
いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長Ｌ
が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１
Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下
、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジス
タのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが
分かる。また、容量素子とトランジスタとを接続して、容量素子に流入又は容量素子から
流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当
該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用
い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定し
た。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十
ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化さ
れた酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。
次いで、図２の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図３
に示す。
液晶表示装置の画素１０１の断面構造は以下の通りである。液晶表示装置は、基板１０
２上に形成される素子部と、基板１５０上に形成される素子部と、該２つの素子部で挟ま
れる液晶層とを有する。
はじめに、基板１０２上に設けられる素子部の構造について説明する。基板１０２上に
、トランジスタ１０３のゲート電極１０７ａを含む走査線１０７と、走査線１０７と同一
表面上に設けられている容量線１１５とが設けられている。走査線１０７及び容量線１１
５上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７と重畳
する領域上に半導体膜１１１が設けられており、ゲート絶縁膜１２７上に半導体膜１１９
が設けられている。半導体膜１１１上、及びゲート絶縁膜１２７上にトランジスタ１０３
のソース電極１０９ａを含む信号線１０９と、トランジスタ１０３のドレイン電極１１３
ａを含む導電膜１１３とが設けられている。ゲート絶縁膜１２７には容量線１１５に達す
る開口１２３が設けられており、開口１２３、ゲート絶縁膜１２７上、及び半導体膜１１
９上に導電膜１２５が設けられている。ゲート絶縁膜１２７上、信号線１０９上、半導体
膜１１１上、導電膜１１３上、導電膜１２５上、半導体膜１１９上にトランジスタ１０３
の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられ
ている。絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口
１１７が設けられており、開口１１７及び絶縁膜１３２上に画素電極１２１が設けられて
いる。また、画素電極１２１及び絶縁膜１３２上に配向膜として機能する絶縁膜１５８が
設けられている。なお、基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁
膜１２７との間には下地絶縁膜が設けられていてもよい。
本実施の形態に示す容量素子１０５は、一対の電極のうち一方の電極が半導体膜１１１
と同様に形成された半導体膜１１９であり、一対の電極のうち他方の電極が画素電極１２
１であり、一対の電極の間に設けられた誘電体膜が絶縁膜１２９、絶縁膜１３１、及び絶
縁膜１３２である。
以下に、上記構造の構成要素について詳細を記載する。
基板１０２の材質などに大きな制限はないが、少なくとも、半導体装置の作製工程にお
いて行う熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、
セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ
酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラ
ス基板を用いるとよい。また、ステンレス合金などの透光性を有していない基板を用いる
こともできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、基板１０
２として石英基板、サファイア基板、単結晶半導体基板、多結晶半導体基板、化合物半導
体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることも
できる。
走査線１０７及び容量線１１５は大電流を流すため、金属膜で形成することが好ましく
、代表的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔ
ａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカン
ジウム（Ｓｃ）などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又
は積層構造で設ける。
走査線１０７及び容量線１１５の一例としては、シリコンを含むアルミニウムを用いた
単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層す
る二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタング
ステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層
構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造など
がある。
また、走査線１０７及び容量線１１５の材料として、画素電極１２１に適用可能な透光
性を有する導電性材料を用いることができる。
さらに、走査線１０７及び容量線１１５の材料として、窒素を含む金属酸化物、具体的
には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物や、窒素を含むＩｎ−Ｓｎ系酸化物や、窒素
を含むＩｎ−Ｇａ系酸化物や、窒素を含むＩｎ−Ｚｎ系酸化物や、窒素を含むＳｎ系酸化
物や、窒素を含むＩｎ系酸化物や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることがで
きる。これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有する。トランジスタ１０
３の半導体膜１１１に酸化物半導体を用いる場合、走査線１０７（トランジスタ１０３の
ゲート電極）として窒素を含む金属酸化物を用いることで、トランジスタ１０３のしきい
値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジ
スタを実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、少なく
とも半導体膜１１１の酸化物半導体膜より高い窒素濃度、具体的には窒素濃度が７原子％
以上のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。
走査線１０７及び容量線１１５において、低抵抗材料であるアルミニウムや銅を用いる
ことが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高め
ることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいは
マイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐた
め、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融
点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーショ
ンによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅
よりも融点の高い金属材料を積層することが好ましい。
ゲート絶縁膜１２７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、
窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ系金属
酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、半導体膜１１１
である酸化物半導体膜との界面特性を向上させるため、ゲート絶縁膜１２７において少な
くとも半導体膜１１１と接する領域は酸化絶縁膜で形成することが好ましい。
また、ゲート絶縁膜１２７に、酸素、水素、水などに対するバリア性を有する絶縁膜を
設けることで、半導体膜１１１である酸化物半導体膜からの酸素の外部への拡散と、外部
から当該酸化物半導体膜への水素、水等の侵入を防ぐことができる。酸素、水素、水等な
どに対するバリア性を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム
、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハ
フニウム、酸化窒化ハフニウム、窒化シリコンなどがある。
また、ゲート絶縁膜１２７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素を有
するハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素を有するハフニウムアルミネー
ト（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料
を用いることでトランジスタ１０３のゲートリークを低減できる。
また、ゲート絶縁膜１２７は、以下の積層構造とすることが好ましい。第１の窒化シリ
コン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の
窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け
、第２の窒化シリコン膜上に、上記ゲート絶縁膜１２７で羅列した酸化絶縁膜のいずれか
を設けることが好ましい。
第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５
×１０２１分子／ｃｍ３未満、好ましくは３×１０２１分子／ｃｍ３以下、さらに好まし
くは１×１０２１分子／ｃｍ３以下であり、アンモニア分子の脱離量が１×１０２２分子
／ｃｍ３未満、好ましくは５×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２
１分子／ｃｍ３以下である窒化絶縁膜を用いることが好ましい。上記第１の窒化シリコン
膜及び第２の窒化シリコン膜をゲート絶縁膜１２７の一部として用いることで、ゲート絶
縁膜１２７として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶
縁膜を形成することができる。この結果、ゲート絶縁膜１２７に含まれる水素及び窒素の
、半導体膜１１１への移動量を低減することが可能である。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面
又はゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしき
い値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタが
オン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレ
ッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性が
ばらつくという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコ
ン膜を用いることで、また、半導体膜１１１と接する領域に酸化絶縁膜を設けることで、
しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。
ゲート絶縁膜１２７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以
上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
半導体膜１１１及び半導体膜１１９は酸化物半導体膜であり、当該酸化物半導体膜は、
非晶質構造、単結晶構造、又は多結晶構造とすることができる。また、半導体膜１１１と
、半導体膜１１９とは、同じ金属元素で構成される。また、半導体膜１１１の厚さは、１
ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以
上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることである。
半導体膜１１１及び半導体膜１１９に適用可能な酸化物半導体として、エネルギーギャ
ップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。この
ように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０３の
オフ電流を低減することができる。
半導体膜１１１に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは
亜鉛（Ｚｎ）を含む金属酸化物であることが好ましい。又は、ＩｎとＺｎの双方を含む金
属酸化物であることが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特
性のばらつきを減らすため、それらと共に、スタビライザーの一又は複数を有することが
好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがあ
る。
半導体膜１１１及び半導体膜１１９に適用できる酸化物半導体としては、例えば、酸化
物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であ
るＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物
、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化
物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、
Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉ
ｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ
−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−
Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙ
ｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−
Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−
Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数
の金属元素、若しくは上記のスタビライザーとしての元素を示す。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：
Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：
２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いるこ
とができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、
Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ
＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物
を用いるとよい。なお、金属酸化物に含まれる金属元素の原子数比は、誤差として上記の
原子数比のプラスマイナス２０％の変動を含む。
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、し
きい値電圧、ばらつき等）に応じて適切な原子数比のものを用いればよい。また、必要と
する半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の
原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ
−Ｚｎ系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−
Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上
げることができる。
トランジスタ１０３のソース電極１０９ａを含む信号線１０９、トランジスタ１０３の
ドレイン電極を含む導電膜１１３、及び容量素子１０５の半導体膜１１９と容量線１１５
とを電気的に接続する導電膜１２５は、走査線１０７及び容量線１１５に適用できる材料
を用いて、単層構造又は積層構造で設けることができる。
トランジスタ１０３の保護絶縁膜、及び容量素子１０５の誘電体膜として機能する絶縁
膜１２９と、絶縁膜１３１と、絶縁膜１３２とは、ゲート絶縁膜１２７に適用できる材料
を用いた絶縁膜である。特に、絶縁膜１２９及び絶縁膜１３１を酸化絶縁膜とし、絶縁膜
１３２を窒化絶縁膜とすることが好ましい。また、絶縁膜１３２を窒化絶縁膜とすること
で外部から水素や水などの不純物がトランジスタ１０３（特に半導体膜１１１）に侵入す
ることを抑制できる。なお、絶縁膜１２９は設けなくともよい。
また、絶縁膜１２９及び絶縁膜１３１の一方又は双方は、化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで、当該
酸化物半導体膜からの酸素の脱離を防止するとともに、酸化絶縁膜に含まれる当該酸素を
酸化物半導体膜に移動させ、酸素欠損を低減することが可能となる。例えば、昇温脱離ガ
ス分析（以下、ＴＤＳ分析とする。）によって測定される酸素分子の放出量が、１．０×
１０１８分子／ｃｍ３以上ある酸化絶縁膜を用いることで、当該酸化物半導体膜に含まれ
る酸素欠損を低減することができる。なお、絶縁膜１２９及び絶縁膜１３１の一方又は双
方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存
在している酸化絶縁膜であってもよく、少なくとも半導体膜１１１と重畳する領域に酸素
過剰領域が存在することで、当該酸化物半導体膜からの酸素の脱離を防止するとともに、
酸素過剰領域に含まれる当該酸素を酸化物半導体膜に移動させ、酸素欠損を低減すること
が可能となる。
絶縁膜１３１が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である
場合、絶縁膜１２９は、酸素を透過する酸化絶縁膜とすることが好ましい。なお、絶縁膜
１２９において、外部から絶縁膜１２９に入った酸素は、全て絶縁膜１２９を通過して移
動せず、絶縁膜１２９にとどまる酸素もある。また、あらかじめ絶縁膜１２９に含まれて
おり、絶縁膜１２９から外部に移動する酸素もある。そこで、絶縁膜１２９は酸素の拡散
係数が大きい酸化絶縁膜であることが好ましい。
また、絶縁膜１２９は半導体膜１１１である酸化物半導体膜と接することから、酸素を
透過させるだけではなく、半導体膜１１１との界面準位が低くなる酸化絶縁膜であること
が好ましい。例えば、絶縁膜１２９は絶縁膜１３１よりも膜中の欠陥密度が低い酸化絶縁
膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ
´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましく
は５．０×１０１６ｓｐｉｎｓ／ｃｍ３以下の酸化絶縁膜である。なお、電子スピン共鳴
測定によるｇ値＝２．００１のスピン密度は、絶縁膜１２９に含まれるダングリングボン
ドの存在量に対応する。
絶縁膜１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以
下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１３１の厚さは、
３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることがで
きる。
絶縁膜１３２を窒化絶縁膜とする場合、絶縁膜１２９及び絶縁膜１３１の一方又は双方
が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁
膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において
０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁
膜とすることが好ましい。
なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方を、酸化窒化シリコン又は窒化酸
化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、
ＳＩＭＳ検出下限以上３×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａ
ｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。この
ようにすることで、トランジスタ１０３に含まれる半導体膜１１１への窒素の移動量を少
なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥
量を少なくすることができる。
絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けてもよい。当該窒化絶縁膜
としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０２
１／ｃｍ３未満であり、好ましくは３．０×１０２１／ｃｍ３未満であり、さらに好まし
くは１．０×１０２１／ｃｍ３未満である窒化絶縁膜である。
絶縁膜１３２は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚
さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以
下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
また、絶縁膜１３１と絶縁膜１３２との間に、有機シランガスを用いたＣＶＤ法により
形成した酸化シリコン膜を設けてもよい。当該酸化シリコン膜は段差被覆性に優れている
ことからトランジスタ１０３の保護絶縁膜として有用である。当該酸化シリコン膜は３０
０ｎｍ以上６００ｎｍ以下で設けることができる。有機シランガスとしては、珪酸エチル
（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ
（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシ
クロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエト
キシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（Ｃ
Ｈ３）２）３）などのシリコン含有化合物を用いることができる。
上記より、絶縁膜１３１と絶縁膜１３２との間に、上記酸化シリコン膜を設けて絶縁膜
１３２に上記窒化絶縁膜を用いることで、外部から水素や水などの不純物が半導体膜１１
１及び半導体膜１１９に侵入することをさらに抑制できる。
画素電極１２１は、透光性を有する導電膜を用いて形成する。透光性を有する導電膜は
、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物など
の透光性を有する導電性材料で形成される。
次に、基板１５０上に設けられる素子部の構造について説明する。基板１５０に接する
遮光膜１５２と、遮光膜１５２に接する、画素電極１２１と対向して設けられる電極（対
向電極１５４）が設けられている。また、対向電極１５４に接する配向膜として機能する
絶縁膜１５６が設けられている。
遮光膜１５２は、バックライト等の光源又は外部からの光がトランジスタ１０３に照射
することを抑制する。遮光膜１５２は、金属や、顔料を含む有機樹脂などの材料を用いて
形成することができる。なお、遮光膜１５２は、画素１０１のトランジスタ１０３上の他
、走査線駆動回路１０４、信号線駆動回路１０６（図１を参照。）等の画素部１００以外
の領域に設けてもよい。
なお、隣り合う遮光膜１５２の間をまたがるように、所定の波長の光を透過させる機能
を有する着色膜を設けてもよい。さらには、遮光膜１５２及び着色膜と、対向電極１５４
の間にオーバーコート膜を設けてもよい。
対向電極１５４は、画素電極１２１に示す透光性を有する導電性材料を適宜用いて設け
る。
液晶素子１０８は、画素電極１２１、対向電極１５４、及び液晶層１６０を含む。なお
、基板１０２の素子部に設けられた配向膜として機能する絶縁膜１５８、及び基板１５０
の素子部に設けられた配向膜として機能する絶縁膜１５６によって、液晶層１６０が挟持
されている。また、画素電極１２１及び対向電極１５４は液晶層１６０を介して重なる。
配向膜として機能する絶縁膜１５６及び絶縁膜１５８は、ポリアミドなどの汎用されて
いる材料を用いて設けることができる。
ここで、本実施の形態に示す画素１０１に含まれる各構成要素の接続について、図１（
Ｃ）に示す回路図及び図３に示す断面図を用いて説明する。
図１（Ｃ）は、図１（Ａ）に示す半導体装置が有する画素１０１の詳細な回路図の一例
である。図１（Ｃ）及び図３に示すように、トランジスタ１０３は、ゲート電極１０７ａ
を含む走査線１０７と、ソース電極１０９ａを含む信号線１０９と、ドレイン電極１１３
ａを含む導電膜１１３とを有する。
容量素子１０５において、導電膜１２５を介して容量線１１５と接続する半導体膜１１
９が一方の電極として機能する。また、ドレイン電極１１３ａを含む導電膜１１３に接続
する画素電極１２１が他方の電極として機能する。また、半導体膜１１９及び画素電極１
２１の間に設けられる、絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が誘電体膜とし
て機能する。
液晶素子１０８は、画素電極１２１、対向電極１５４、並びに画素電極１２１及び対向
電極の間に設けられる液晶層１６０で構成される。
容量素子１０５において、半導体膜１１９は、半導体膜１１１と同一の構成であっても
、容量素子１０５の電極として機能する。なぜなら、画素電極１２１をゲート電極、絶縁
膜１２９、絶縁膜１３１及び絶縁膜１３２をゲート絶縁膜、容量線３１５をソース電極又
はドレイン電極と機能させることが可能であり、この結果、容量素子１０５をトランジス
タと同様に動作させ、半導体膜１１９を導通状態にすることができるからである。即ち、
容量素子１０５をＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャ
パシタとすることが可能である。ＭＯＳキャパシタは、図３８に示すようにしきい値電圧
（Ｖｔｈ）よりも高い電圧がＭＯＳキャパシタを構成する電極の一方（容量素子１０５に
おいては画素電極１２１）に加わると、充電される。なお、図３８において、横軸は画素
電極に加わる電圧（Ｖ）を表し、縦軸は容量（Ｃ）を表す。また、ＣＶ測定（Ｃａｐａｃ
ｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ）の際の電圧の周波数が、フレ
ーム周波数より小さい場合において、図３８に示すようなＣＶ曲線となる。即ち、しきい
値電圧Ｖｔｈ≧０である。また、容量線１１５に印加する電位を制御することで半導体膜
１１９を導通状態とさせ、半導体膜１１９を容量素子の一方の電極として機能させること
ができる。この場合、図３９（Ａ）に示すように、容量線１１５に印加する電位を以下の
ようにする。画素電極１２１の電位は、液晶素子１０８（図１（Ｃ）を参照。）を動作さ
せるために、ビデオ信号の中心電位を基準として、プラス方向及びマイナス方向に変動す
る。容量素子１０５（ＭＯＳキャパシタ）を常に導通状態にさせておくためには、容量線
１１５の電位（ＶＣｓ）を、常に、画素電極１２１に印加する電位よりも容量素子１０５
（ＭＯＳキャパシタ）のしきい値電圧（Ｖｔｈ）分以上低くしておく必要がある。つまり
、半導体膜１１９と半導体膜１１１は同一の構成であるため、容量線１１５の電位（ＶＣ
ｓ）をトランジスタ１０３のしきい値電圧分以上低くしておけばよい。このようにするこ
とで、半導体膜１１９を常に導通状態とすることが可能である。なお、図３９において、
ＧＶｓｓは、ゲート電極に印加されるローレベルの電位であり、ＧＶｄｄはトランジスタ
１０３をオン状態とするためにゲート電極に印加されるハイレベルの電位である。
また、半導体膜１１１上に設けられる絶縁膜１２９を、酸素を透過させると共に、半導
体膜１１１との界面準位が少なくなる酸化絶縁膜とし、絶縁膜１３１を、酸素過剰領域を
含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とす
ることで、半導体膜１１１である酸化物半導体膜へ酸素を供給することが容易になり、当
該酸化物半導体膜からの酸素の脱離を防止すると共に、絶縁膜１３１に含まれる当該酸素
を酸化物半導体膜に移動させ、酸化物半導体膜に含まれる酸素欠損を低減することが可能
となる。この結果、トランジスタ１０３がノーマリーオン特性となることを抑制すること
ができると共に、容量素子１０５（ＭＯＳキャパシタ）が、常に導通状態とせしめるよう
に、容量線１１５に印加する電位を制御することが可能であるため、半導体装置の電気特
性及び信頼性を向上させることができる。
また、絶縁膜１３１上に設けられる絶縁膜１３２として、窒化絶縁膜を用いることで、
外部から水素や水などの不純物が、半導体膜１１１及び半導体膜１１９に侵入することを
抑制できる。さらには、絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けるこ
とで、トランジスタ及び容量素子１０５（ＭＯＳキャパシタ）の電気特性変動を抑制する
ことができる。
また、画素１０１内に容量素子１０５を大きく（大面積に）形成することができる。従
って、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができる。この結
果、表示品位の優れた半導体装置を得ることができる。
＜半導体装置の作製方法＞
次に、上記の半導体装置に示す基板１０２上に設けられた素子部の作製方法について、
図４及び図５を用いて説明する。
まず、基板１０２に走査線１０７及び容量線１１５を形成し、走査線１０７及び容量線
１１５を覆うように後にゲート絶縁膜１２７に加工される絶縁膜１２６を形成し、絶縁膜
１２６の走査線１０７と重畳する領域に半導体膜１１１を形成し、後に画素電極１２１が
形成される領域と重畳するように半導体膜１１９を形成する（図４（Ａ）を参照。）。
走査線１０７及び容量線１１５は、上記列挙した材料を用いて導電膜を形成し、当該導
電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該導電
膜は、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用い
ることができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗
率などを考慮して決めることができる。当該マスクは、例えば第１のフォトリソグラフィ
工程によって形成したレジストマスクとすることができる。また、当該導電膜の加工はド
ライエッチング及びウェットエッチングの一方又は双方によって行うことができる。
絶縁膜１２６は、ゲート絶縁膜１２７に適用可能な材料を用いて、ＣＶＤ法又はスパッ
タリング法などの各種成膜方法を用いて形成することができる。
また、ゲート絶縁膜１２７に酸化ガリウムを適用する場合は、ＭＯＣＶＤ（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて
絶縁膜１２６を形成することができる。
半導体膜１１１及び半導体膜１１９は、上記列挙した酸化物半導体膜を適宜選択して形
成し、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて加工することにより
形成できる。このため、半導体膜１１１及び半導体膜１１９は同じ金属元素で構成される
。当該酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザー
アブレーション法などを用いて形成することができる。印刷法を用いることで、素子分離
された半導体膜１１１及び半導体膜１１９を絶縁膜１２６上に直接形成することができる
。スパッタリング法で当該酸化物半導体膜を形成する場合、プラズマを発生させるための
電源装置は、ＲＦ電源装置、ＡＣ電源装置又はＤＣ電源装置などを適宜用いることができ
る。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混
合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガ
ス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあ
わせて、適宜選択すればよい。なお、当該マスクは、例えば第２のフォトリソグラフィ工
程によって形成したレジストマスクとすることができる。また、当該酸化物半導体膜の加
工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる
。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガス
やエッチング液、エッチング時間、温度など）を適宜設定する。
半導体膜１１１及び半導体膜１１９を形成した後に加熱処理をし、半導体膜１１１及び
半導体膜１１９である酸化物半導体膜の脱水素化又は脱水化をすることが好ましい。当該
加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上
４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、当該加熱処理は
半導体膜１１１及び半導体膜１１９に加工する前の酸化物半導体膜に行ってもよい。
当該加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体
からの熱伝導、又は熱輻射によって、被処理物を加熱する装置であっても良い。例えば、
ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａ
ｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンラン
プ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリ
ウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理
物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置であ
る。
当該加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは
１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等
）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水
などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱し
てもよい。なお、処理時間は３分〜２４時間とする。
なお、基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間
には下地絶縁膜を設ける場合、当該下地絶縁膜は、酸化シリコン、酸化窒化シリコン、窒
化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸
化アルミニウム、酸化窒化アルミニウムなどで形成することができる。なお、下地絶縁膜
として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミ
ニウムなどで形成することで、基板１０２から不純物、代表的にはアルカリ金属、水、水
素などが半導体膜１１１に拡散することを抑制できる。下地絶縁膜は、スパッタリング法
又はＣＶＤ法を用いて形成することができる。
次に、絶縁膜１２６に容量線１１５に達する開口１２３を形成してゲート絶縁膜１２７
を形成した後、トランジスタ１０３のソース電極を含む信号線１０９、トランジスタ１０
３のドレイン電極を含む導電膜１１３、半導体膜１１９及び容量線１１５を電気的に接続
する導電膜１２５を形成する（図４（Ｂ）を参照。）。
開口１２３は、絶縁膜１２６の容量線１１５と重畳する領域の一部が露出されるように
、第３のフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて加工するこ
とで形成できる。なお、当該マスク及び当該加工は、走査線１０７及び容量線１１５と同
じようにして行うことができる。
信号線１０９、導電膜１１３及び導電膜１２５は、信号線１０９、導電膜１１３及び導
電膜１２５に適用できる材料を用いて導電膜を形成し、当該導電膜上に、第４のフォトリ
ソグラフィ工程によりマスクを形成し、当該マスクを用いて加工することにより形成でき
る。
次に、半導体膜１１１、半導体膜１１９、信号線１０９、導電膜１１３、導電膜１２５
、及びゲート絶縁膜１２７上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を
形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図５（Ａ）を参照。）。なお、絶縁
膜１２８、絶縁膜１３０及び絶縁膜１３３は連続して形成することが好ましい。このよう
にすることで、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３のそれぞれの界面に不純物
が混入することを抑制できる。
絶縁膜１２８は、絶縁膜１２９に適用可能な材料を用いて、ＣＶＤ法又はスパッタリン
グ法などの各種成膜方法を用いて形成することができる。絶縁膜１３０は、絶縁膜１３１
に適用可能な材料を用いて形成できる。絶縁膜１３３は、絶縁膜１３２に適用可能な材料
を用いて形成できる。
絶縁膜１２９に半導体膜１１１との界面準位が少なくなる酸化絶縁膜を適用する場合、
絶縁膜１２８は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜とし
て、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成
条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガス
のシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ
以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設
けられた電極に高周波電力を供給する条件である。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化
シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素など
がある。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、
絶縁膜１２８（絶縁膜１２９）に含まれる水素含有量を低減することが可能であると共に
、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドを低減することができる
。絶縁膜１３０（絶縁膜１３１）から移動する酸素は、絶縁膜１２８（絶縁膜１２９）に
含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜１２８（絶縁膜
１２９）に含まれるダングリングボンドが低減されていると、絶縁膜１３０（絶縁膜１３
１）に含まれる酸素を効率よく半導体膜１１１及び半導体膜１１９へ移動させ、半導体膜
１１１及び半導体膜１１９である酸化物半導体膜に含まれる酸素欠損を低減することが可
能である。この結果、当該酸化物半導体膜に混入する水素量を低減できると共に酸化物半
導体膜に含まれる酸素欠損を低減させることが可能である。
絶縁膜１３１を上記の酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜１３０は以下の形成条件を用いて
形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコ
ン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気
された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０
℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１０
０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理
室内に設けられた電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましく
は０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する、ことである
。
絶縁膜１３０の原料ガスは、絶縁膜１２８に適用できる原料ガスとすることができる。
絶縁膜１３０の形成条件として、上記圧力の処理室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１３０中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶
縁膜を形成することができる。また、半導体膜１１１上に絶縁膜１２８が設けられている
。このため、絶縁膜１３０の形成工程において、絶縁膜１２８が半導体膜１１１の保護膜
となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜１３０を形成しても、半
導体膜１１１へのダメージを抑制できる。
また、絶縁膜１３０は膜厚を厚くすることで加熱によって脱離する酸素の量を多くする
ことができることから、絶縁膜１３０は絶縁膜１２８より厚く設けることが好ましい。絶
縁膜１２８を設けることで絶縁膜１３０を厚く設ける場合でも被覆性を良好にすることが
できる。
絶縁膜１３２を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜１３３は以下の形
成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形
成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処
理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３
７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以
上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設け
られた電極に高周波電力を供給する、ことである。
絶縁膜１３３の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニア
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対
して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお
、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解
を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって
解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び
窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少な
く、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成
することができる。
なお、絶縁膜１３０と絶縁膜１３３との間に、有機シランガスを用いたＣＶＤ法により
形成した酸化シリコン膜を設けてもよい。
少なくとも絶縁膜１３０を形成した後に加熱処理を行い、絶縁膜１２８又は絶縁膜１３
０に含まれる過剰酸素を半導体膜１１１に移動させ、半導体膜１１１である酸化物半導体
膜の酸素欠損を低減することが好ましい。なお、当該加熱処理は、半導体膜１１１及び半
導体膜１１９の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができ
る。
また、絶縁膜１３０と絶縁膜１３３との間に、有機シランガスを用いたＣＶＤ法により
形成した酸化シリコン膜を設ける場合、絶縁膜１３０として、化学量論的組成を満たす酸
素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成し、絶縁
膜１３０を形成した後に３５０℃の加熱処理を行い、絶縁膜１３０に含まれる過剰酸素を
半導体膜１１１に移動させる。次に、上記列挙した有機シランガスを用い、基板温度を３
５０℃に保持したＣＶＤ法で酸化シリコン膜を形成した後、絶縁膜１３３として、基板温
度を３５０℃とした状態で水素含有量が少ない窒化絶縁膜を形成する。
次に、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３の導電膜１１３と重畳する領域に
、第５のフォトリソグラフィ工程によりマスクを形成した後、絶縁膜１２８、絶縁膜１３
０及び絶縁膜１３３をエッチングして、導電膜１１３に達する開口１１７を形成する（図
５（Ｂ）を参照。）。開口１１７は、開口１２３と同様にして形成することができる。
最後に、画素電極１２１を形成することで、基板１０２に設けられる素子部を作製する
ことができる（図３を参照。）。画素電極１２１は、上記列挙した材料を用い、開口１１
７を通じて導電膜１１３に接する導電膜を形成する。次に、当該導電膜上に、第６のフォ
トリソグラフィ工程によりマスクを形成した後、当該マスクを用いて加工することにより
形成できる。なお、当該マスク及び当該加工は、走査線１０７及び容量線１１５と同じよ
うにして行うことができる。
＜変形例１＞
本発明の一態様である半導体装置において、容量素子を構成する一方の電極である半導
体膜と容量線との接続を適宜変更することができる。例えば、さらに開口率を高めるため
に、導電膜を介せず、容量線に直接半導体膜が接する構造とすることができる。本構造の
具体例について、図６及び図７を用いて説明する。なお、ここでは、図２及び図３で説明
した容量素子１０５と異なる容量素子１４５についてのみ説明する。図６は画素１４１の
上面図であり、図７は図６の一点鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間の断面図
である。
画素１４１において、容量素子１４５の一方の電極として機能する半導体膜１１９は、
容量線１１５と開口１４３において直接接している。図３に示す容量素子１０５のように
、導電膜１２５を介さずに半導体膜１１９及び容量線１１５が直接接しており、遮光膜と
なる導電膜１２５が形成されないため、画素１４１の開口率をさらに高めることができる
。これは、図４（Ａ）において、半導体膜１１１、１１９を形成する前に、容量線１１５
を露出する開口を形成した後、半導体膜１１１、１１９を形成すればよい。
また、図７においては、開口１４３を容量線１１５上にのみ設けたが、図８に示すよう
に、容量線１１５及び基板１０２のそれぞれ一部が露出するように開口を設け、容量線１
１５及び基板１０２上に半導体膜１１９を形成して、半導体膜１１９が容量線１１５と接
する面積を増大させてもよい。これは、図４（Ａ）において、半導体膜１１１、１１９を
形成する前に、容量線１１５及び基板１０２のそれぞれ一部が露出する開口を形成した後
、半導体膜１１１、１１９を形成すればよい。この結果、開口率を高めることができると
共に、容量素子１４６を容易に導通状態とすることができる。
＜変形例２＞
また、本発明の一態様である半導体装置において、容量素子を構成する一方の電極であ
る半導体膜と容量線とを電気的に接続する導電膜は、適宜変更することができる。例えば
、当該半導体膜と導電膜の接触抵抗を低減させるために、当該導電膜を当該半導体膜の外
周に沿って接して設けることができる。本構造の具体例について、図９及び図１０を用い
て説明する。なお、ここでは、図２及び図３で説明した導電膜１２５と異なる、導電膜１
６７についてのみ説明する。図９は画素１６１の上面図であり、図１０（Ａ）は図９の一
点鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間の断面図であり、図１０（Ｂ）は図９の
一点鎖線Ｄ１−Ｄ２間の断面図である。
画素１６１において、導電膜１６７は、半導体膜１１９の外周に沿って接しており、開
口１２３を通じて容量線１１５と接して設けられている（図９を参照。）。導電膜１６７
は、トランジスタ１０３のソース電極を含む信号線１０９及びトランジスタ１０３のドレ
イン電極を含む導電膜１１３と同じ形成工程で形成されることから遮光性を有する場合が
あるため、ループ状に形成することが好ましい。なお、図９の画素１６１おいて、他の構
成は図２と同様である。
図１０（Ａ）及び図１０（Ｂ）に示すように、画素１６１において、導電膜１６７は、
容量素子１６５の半導体膜１１９の端部を覆うと共に、端部に沿って設けられる。
また、図９及び図１０に示した構成は、導電膜１６７の上面形状においてループ状に形
成されているが、導電膜１６７の半導体膜１１９と接している全ての部分が容量線１１５
と電気的に接続されていなくてもよい。つまり、導電膜１６７と同じ形成工程で形成され
る導電膜が、導電膜１６７とは分離された状態で半導体膜１１９に接して設けられていて
もよい。
＜変形例３＞
また、本発明の一態様である半導体装置において、容量素子に含まれる半導体膜及び容
量線の構成を適宜変更することができる。本構造の具体例について、図１１及び図１２を
用いて説明する。なお、ここでは、図２及び図３で説明した半導体膜１１９及び容量線１
１５と異なる、半導体膜１７７及び容量線１７５についてのみ説明する。図１１は画素１
７１の上面図であり、容量線１７５は、信号線１０９と平行方向に延伸して設けられてい
る。なお、信号線１０９及び容量線１７５は、信号線駆動回路１０６（図１（Ａ）を参照
。）に電気的に接続されている。
容量素子１７３は、信号線１０９と平行方向に延伸して設けられた容量線１７５と接続
されている。容量素子１７３は、半導体膜１１１と同様に形成された、酸化物半導体で構
成される半導体膜１７７と、画素電極１２１と、誘電体膜として、トランジスタ１０３上
に形成される絶縁膜（図１１に図示せず。）とで構成されている。半導体膜１７７、画素
電極１２１、及び誘電体膜はそれぞれ透光性を有するため、容量素子１７３は透光性を有
する。
次いで、図１１の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図
１２に示す。
容量素子１７３は、一対の電極のうち一方の電極は、半導体膜１１１と同様に形成され
た半導体膜１７７であり、一対の電極のうち他方の電極は画素電極１２１であり、一対の
電極の間に設けられた誘電体膜は、絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２であ
る。
容量線１７５は、信号線１０９及び導電膜１１３と同時に形成することができる。容量
線１７５を半導体膜１７７に接して設けることで、半導体膜１７７及び容量線１７５の接
触面積を増大させることが可能である。
また、図１１に示す画素１７１は、走査線１０７と平行な辺と比較して信号線１０９と
平行な辺の方が長い形状をしているが、図１３に示す画素１７２のように、信号線１０９
と平行な辺と比較して走査線１０７と平行な辺の方が長い形状とし、且つ容量線１７６が
、信号線１０９と平行方向に延伸して設けられていてもよい。なお、信号線１０９及び容
量線１７６は、信号線駆動回路１０６（図１（Ａ）を参照。）に電気的に接続されている
。
容量素子１７４は、信号線１０９と平行方向に延伸して設けられた容量線１７６と接続
されている。容量素子１７４は、半導体膜１１１と同様に形成された、酸化物半導体で構
成される半導体膜１７８と、画素電極１２１と、誘電体膜として、トランジスタ１０３に
上に形成される絶縁膜（図１３に図示せず。）とで構成されている。半導体膜１７８、画
素電極１２１、及び誘電体膜はそれぞれ透光性を有するため、容量素子１７４は透光性を
有する。
次いで、図１３の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図
１４に示す。
容量素子１７４は、一対の電極のうち一方の電極は、半導体膜１１１と同様に形成され
た半導体膜１７８であり、一対の電極のうち他方の電極は画素電極１２１であり、一対の
電極の間に設けられた誘電体膜は、絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２であ
る。
容量線１７６は、信号線１０９及び導電膜１１３と同時に形成することができる。容量
線１７６を半導体膜１７８に接して設けることで、半導体膜１７８及び容量線１７６の接
触面積を増大させることが可能である。また、画素１７２において、走査線１０７と平行
な辺と比較して信号線１０９と平行な辺の方が短い形状であるため、図１１に示す画素１
７１と比較して、画素電極１２１及び容量線１７６が重なる面積を縮小することが可能で
あり、開口率を高めることができる。
＜変形例４＞
本発明の一態様である半導体装置において、容量素子を構成する一方の電極、及び容量
線を半導体膜（具体的には酸化物半導体膜）とすることができる。具体例を図３７を用い
て説明する。なお、ここでは、図２で説明した半導体膜１１９及び容量線１１５と異なる
、半導体膜１９８についてのみ説明する。図３７は、画素１９６の上面図であり、画素１
９６において、容量素子１９７の一方の電極及び容量線を兼ねる半導体膜１９８が設けら
れている。半導体膜１９８において、信号線１０９と平行方向に延伸した領域を有し、当
該領域は容量線として機能する。半導体膜１９８において、画素電極１２１と重畳する領
域は容量素子１９７の一方の電極として機能する。なお、半導体膜１９８は画素１９６に
設けられるトランジスタ１０３の半導体膜１１１と同時に形成することができる。
また、半導体膜１９８を、１行分全ての画素１９６において離間せず一続きの酸化物半
導体膜として設ける場合、半導体膜１９８は走査線１０７と重畳するため、走査線１０７
の電位変化の影響により、半導体膜１９８は容量線及び容量素子１９７の一方の電極とし
て機能しない場合がある。従って、図３７に示すように、各画素１９６において半導体膜
１９８を離間して設ける。また、離間して設けられた半導体膜１９８を信号線１０９及び
導電膜１１３と同時に形成できる導電膜１９９を用いて電気的に接続することが好ましい
。このとき、半導体膜１９８において導電膜１９９と接続していない領域が、画素電極１
２１と重なることで、当該領域における半導体膜１９８の抵抗を低減できるため、半導体
膜１９８が容量線及び容量素子１９７の一方の電極として機能する。
なお、図示しないが、半導体膜１９８において、走査線１０７と重畳する領域で走査線
１０７の電位変化が影響しない場合、半導体膜１９８は、画素１９６それぞれにおいて走
査線１０７と重畳するように１つの酸化物半導体膜として設けることができる。つまり、
半導体膜１９８を、１行分全ての画素１９６において離間せず一続きの酸化物半導体膜と
して設けることができる。
また、図３７では、半導体膜１９８の容量線と機能する領域が信号線１０９と平行方向
に延伸した構成であるが、容量線と機能する領域は、走査線１０７と平行方向に延伸させ
る構成であってもよい。なお、半導体膜１９８の容量線として機能する領域を走査線１０
７と平行方向に延伸させる構成とする場合、トランジスタ１０３及び容量素子１９７にお
いて、半導体膜１１１と及び半導体膜１９８と、信号線１０９及び導電膜１１３との間に
絶縁膜を設けて電気的に分離させることが必要である。
上記より、画素１９６のように、画素に設けられる容量素子の一方の電極及び容量線と
して、透光性を有する酸化物半導体膜を設けることで、画素の開口率を高めることができ
る。
＜変形例５＞
また、本発明の一態様である半導体装置において、容量線の構成を適宜変更することが
できる。本構造について、図３５を用いて説明する。なお、ここでは、図２で説明した容
量線１１５と比較して、隣接する２つの画素の間において、容量線が位置する点が異なる
。
図３５は、信号線４０９の伸張方向において隣接する画素の間に容量線が設けられてい
る構成を示す。また、図４８は、走査線４３７の伸張方向において隣接する画素の間に容
量線が設けられている構成を示す。
図３５は、信号線４０９の伸張方向に隣接する画素４０１＿１及び画素４０１＿２の上
面図である。
走査線４０７＿１及び走査線４０７＿２は、互いに平行であって、且つ信号線４０９に
略直交する方向に延伸して設けられている。走査線４０７＿１及び走査線４０７＿２の間
に、走査線４０７＿１及び走査線４０７＿２と互いに平行に容量線４１５が設けられてい
る。なお、容量線４１５は、画素４０１＿１に設けられる容量素子４０５＿１、及び画素
４０１＿２に設けられる容量素子４０５＿２と接続する。画素４０１＿１及び画素４０１
＿２の上面形状、及び構成要素の配置位置は、容量線４１５に対して対称である。
画素４０１＿１には、トランジスタ４０３＿１、該トランジスタ４０３＿１と接続する
画素電極４２１＿１、及び容量素子４０５＿１が設けられる。
トランジスタ４０３＿１は、走査線４０７＿１及び信号線４０９が交差する領域に設け
られている。トランジスタ４０３＿１は、少なくとも、チャネル形成領域を有する半導体
膜４１１＿１と、ゲート電極と、ゲート絶縁膜（図３５に図示せず。）と、ソース電極と
、及びドレイン電極とを含む。なお、走査線４０７＿１において、半導体膜４１１＿１と
重畳する領域はトランジスタ４０３＿１のゲート電極として機能する。信号線４０９にお
いて、半導体膜４１１＿１と重畳する領域はトランジスタ４０３＿１のソース電極として
機能する。導電膜４１３＿１において、半導体膜４１１＿１と重畳する領域はトランジス
タ４０３＿１のドレイン電極として機能する。導電膜４１３＿１及び画素電極４２１＿１
が開口４１７＿１において接続する。
容量素子４０５＿１は、開口４２３に設けられた導電膜４２５を通じて容量線４１５と
電気的に接続されている。容量素子４０５＿１は、酸化物半導体で形成される半導体膜４
１９＿１と、画素電極４２１＿１と、誘電体膜として、トランジスタ４０３＿１上に形成
される絶縁膜（図３５に図示せず。）とで構成されている。半導体膜４１９＿１、画素電
極４２１＿１、及び誘電体膜はそれぞれ透光性を有するため、容量素子４０５＿１は透光
性を有する。
画素４０１＿２には、トランジスタ４０３＿２、該トランジスタ４０３＿２と接続する
画素電極４２１＿２、及び容量素子４０５＿２が設けられる。
トランジスタ４０３＿２は、走査線４０７＿２及び信号線４０９が交差する領域に設け
られている。トランジスタ４０３＿２は、少なくとも、チャネル形成領域を有する半導体
膜４１１＿２と、ゲート電極と、ゲート絶縁膜（図３５に図示せず。）と、ソース電極と
、及びドレイン電極とを含む。なお、走査線４０７＿２において、半導体膜４１１＿２と
重畳する領域はトランジスタ４０３＿２のゲート電極として機能する。信号線４０９にお
いて、半導体膜４１１＿２と重畳する領域はトランジスタ４０３＿２のソース電極として
機能する。導電膜４１３＿２において、半導体膜４１１＿２と重畳する領域はトランジス
タ４０３＿２のドレイン電極として機能する。導電膜４１３＿２及び画素電極４２１＿２
が開口４１７＿２において接続する。
容量素子４０５＿２は、容量素子４０５＿１と同様に、開口４２３に設けられた導電膜
４２５を通じて容量線４１５と電気的に接続されている。容量素子４０５＿２は、酸化物
半導体で形成される半導体膜４１９＿２と、画素電極４２１＿２と、誘電体膜として、ト
ランジスタ４０３＿２上に形成される絶縁膜（図３５に図示せず。）とで構成されている
。半導体膜４１９＿２、画素電極４２１＿２、及び誘電体膜はそれぞれ透光性を有するた
め、容量素子４０５＿２は透光性を有する。
なお、トランジスタ４０３＿１及びトランジスタ４０３＿２、並びに容量素子４０５＿
１及び容量素子４０５＿２の断面構造はそれぞれ、図３に示すトランジスタ１０３及び容
量素子１０５同様であるため、ここでは省略する。
なお、図３５は、信号線４０９の伸張方向において隣接する画素の間に容量線が設けら
れているが、図４８に示すように、走査線４３７の伸張方向において隣接する画素の間に
容量線が設けられていてもよい。
図４８は、走査線４３７の伸張方向に隣接する画素４３１＿１及び画素４３１＿２の上
面図である。
信号線４３９＿１及び信号線４３９＿２は、互いに平行であって、且つ走査線４３７に
略直交する方向に延伸して設けられている。信号線４３９＿１及び信号線４３９＿２の間
に、信号線４３９＿１及び信号線４３９＿２と互いに平行に容量線４４５が設けられてい
る。なお、容量線４４５は、画素４３１＿１に設けられる容量素子４３５＿１、及び画素
４３１＿２に設けられる容量素子４３５＿２と接続する。画素４３１＿１及び画素４３１
＿２の上面形状、及び構成要素の配置位置は、容量線４４５に対して対称である。
画素４３１＿１には、トランジスタ４３３＿１、該トランジスタ４３３＿１と接続する
画素電極４５１＿１、及び容量素子４３５＿１が設けられる。
トランジスタ４３３＿１は、走査線４３７及び信号線４３９＿１が交差する領域に設け
られている。トランジスタ４３３＿１は、少なくとも、チャネル形成領域を有する半導体
膜４４１＿１と、ゲート電極と、ゲート絶縁膜（図４８に図示せず。）と、ソース電極と
、及びドレイン電極とを含む。なお、走査線４３７において、半導体膜４４１＿１と重畳
する領域はトランジスタ４３３＿１のゲート電極として機能する。信号線４３９＿１にお
いて、半導体膜４４１＿１と重畳する領域はトランジスタ４３３＿１のソース電極として
機能する。導電膜４４３＿１において、半導体膜４４１＿１と重畳する領域はトランジス
タ４３３＿１のドレイン電極として機能する。導電膜４４３＿１及び画素電極４２１＿１
が開口４４７＿１において接続する。
容量素子４３５＿１は容量線４４５と電気的に接続されている。容量素子４３５＿１は
、酸化物半導体で形成される半導体膜４４９＿１と、画素電極４５１＿１と、誘電体膜と
して、トランジスタ４３３＿１上に形成される絶縁膜（図４８に図示せず。）とで構成さ
れている。半導体膜４４９＿１、画素電極４５１＿１、及び誘電体膜はそれぞれ透光性を
有するため、容量素子４３５＿１は透光性を有する。
画素４３１＿２には、トランジスタ４３３＿２、該トランジスタ４３３＿２と接続する
画素電極４５１＿２、及び容量素子４３５＿２が設けられる。
トランジスタ４３３＿２は、走査線４３７及び信号線４３９＿２が交差する領域に設け
られている。トランジスタ４３３＿２は、少なくとも、チャネル形成領域を有する半導体
膜４４１＿２と、ゲート電極と、ゲート絶縁膜（図４８に図示せず。）と、ソース電極と
、及びドレイン電極とを含む。なお、走査線４３７において、半導体膜４４１＿２と重畳
する領域はトランジスタ４３３＿２のゲート電極として機能する。信号線４３９＿２にお
いて、半導体膜４４１＿２と重畳する領域はトランジスタ４３３＿２のソース電極として
機能する。導電膜４４３＿２において、半導体膜４４１＿２と重畳する領域はトランジス
タ４３３＿２のドレイン電極として機能する。導電膜４４３＿２及び画素電極４５１＿２
が開口４４７＿２において接続する。
容量素子４３５＿２は、容量素子４３５＿１と同様に、容量線４４５と電気的に接続さ
れている。容量素子４３５＿２は、酸化物半導体で形成される半導体膜４４９＿２と、画
素電極４５１＿２と、誘電体膜として、トランジスタ４３３＿２上に形成される絶縁膜（
図４８に図示せず。）とで構成されている。半導体膜４４９＿２、画素電極４５１＿２、
及び誘電体膜はそれぞれ透光性を有するため、容量素子４３５＿２は透光性を有する。
なお、トランジスタ４３３＿１及びトランジスタ４３３＿２、並びに容量素子４３５＿
１及び容量素子４３５＿２の断面構造はそれぞれ、図３に示すトランジスタ１０３及び容
量素子１０５同様であるため、ここでは省略する。
上面形状において、隣接する２つ画素の間に容量線を設け、それぞれの画素に含まれる
容量素子及び該容量線を接続することで、容量線の数を削減することが可能である。この
結果、各画素に容量線を設ける構造と比較して、画素の開口率をさらに高めることが可能
である。
＜変形例６＞
また、上記に示す画素１０１、１４１、１５１、１６１、１７１、１７２、４０１＿１
、４０１＿２において、画素電極１２１と導電膜１１３との間に生じる寄生容量、及び画
素電極１２１と導電膜１２５との間に生じる寄生容量を低減するため、図１５の断面図に
示すように当該寄生容量が生じる領域に有機絶縁膜１３４を設けることができる。なお、
図１５において、有機絶縁膜１３４以外の構成は図３と同じである。ここでは、図３で説
明した構成と異なる有機絶縁膜１３４についてのみ説明する。
有機絶縁膜１３４としては、感光性、非感光性の有機樹脂を適用でき、例えば、アクリ
ル樹脂、ベンゾシクロブテン系樹脂、エポキシ樹脂、又はシロキサン系樹脂などを用いる
ことができる。また、有機絶縁膜１３４としては、ポリアミドを用いることができる。
有機絶縁膜１３４は、上記列挙した材料を用いて有機樹脂膜を形成し、当該有機樹脂膜
を加工することで形成できる。また、有機絶縁膜１３４として感光性の有機樹脂を用いる
ことで、有機絶縁膜１３４を形成する際にレジストマスクが不要となり、工程を簡略化で
きる。なお、当該有機絶縁膜の形成方法は特に限定されず、用いる材料に応じて適宜選択
できる。例えば、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット
法）、スクリーン印刷、オフセット印刷などを適用することができる。
一般に、有機樹脂は水素や水を多く含んでおり、有機樹脂がトランジスタ１０３（特に
半導体膜１１１）上に設けられると、有機樹脂に含まれる水素や水がトランジスタ１０３
（特に半導体膜１１１）に拡散し、トランジスタ１０３の電気特性を劣化させる可能性が
ある。従って、少なくとも、絶縁膜１３２の半導体膜１１１に重畳する上には有機絶縁膜
１３４を設けないことが好ましい。別言すれば、少なくとも半導体膜１１１に重畳する領
域上の有機樹脂膜は除去しておくことが好ましい。
図１５に示した画素１０１の上面図を図１６に示す。図１５の断面図は、図１６の一点
鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間、及び一点鎖線Ｃ１−Ｃ２間の断面に相当
する。図１６において、有機絶縁膜１３４は明瞭化のために図示していないが、二点鎖線
内の領域は有機絶縁膜１３４が設けられていない領域である。
＜変形例７＞
本発明の一態様である半導体装置において、画素内に設けられるトランジスタの形状は
図２及び図３に示したトランジスタの形状に限定されず、適宜変更することができる。例
えば、図１７に示すように、画素１５１において、トランジスタ１６９は、信号線１０９
に含まれるトランジスタ１０３のソース電極がＵ字型（Ｃ字型、コの字型、又は馬蹄型）
とし、ドレイン電極を含む導電膜１１３を囲む形状のトランジスタであってもよい。この
ような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保す
ることが可能となり、トランジスタの導通時に流れるドレイン電流（オン電流ともいう。
）の量を増やすことが可能となる。なお、図１７の画素１５１おいて、他の構成は図２と
同様である。
＜変形例８＞
また、上記に示す画素１０１、１４１、１５１、１６１、１７１、１７２、４０１＿１
、４０１＿２において、酸化物半導体膜が、ゲート絶縁膜とソース電極を含む信号線１０
９及びドレイン電極を含む導電膜１１３との間に位置するトランジスタを用いたが、その
代わりに、図１８に示すように、半導体膜１９５が、ソース電極を含む信号線１９１及び
ドレイン電極を含む導電膜１９３と、絶縁膜１２９の間に位置するトランジスタ１９０を
用いることができる。なお、図１８において、半導体膜１９５の位置以外の構成は図３と
同じである。
図１８に示すトランジスタ１９０は、信号線１９１及び導電膜１９３を形成した後、半
導体膜１９５を形成する。このため、半導体膜１９５の表面は、信号線１９１及び導電膜
１９３の形成工程で用いるエッチャントやエッチングガスに曝されず、半導体膜１９５及
び絶縁膜１２９の間の不純物を低減できる。この結果、トランジスタ１９０のソース電極
及びドレイン電極の間に流れるリーク電流を低減することができる。
＜変形例９＞
また、上記に示す画素１０１、１４１、１５１、１６１、１７１、１７２、４０１＿１
、４０１＿２において、トランジスタとして、チャネルエッチ型のトランジスタを示した
が、その代わりに、図１９に示すように、チャネル保護型（チャネル保護型）のトランジ
スタ１８３を用いることができる。なお、図１９において、半導体膜１１１と、ソース電
極を含む信号線１０９及びドレイン電極を含む導電膜１１３との間にチャネル保護膜１８
２を設ける以外の構成は図３と同じである。
図１９に示すトランジスタ１８３は、半導体膜１１１上にチャネル保護膜１８２を形成
した後、信号線１０９及び導電膜１１３を形成する。チャネル保護膜１８２はトランジス
タ１０３上に形成される絶縁膜１２９の材料で形成することができる。このようにするこ
とで、トランジスタ１８３において、トランジスタ１０３上に形成される絶縁膜１２９に
相当する絶縁膜を別途設ける必要がなくなる。また、チャネル保護膜１８２を設けること
で、半導体膜１１１の表面は、信号線１０９及び導電膜１１３の形成工程で用いるエッチ
ャントやエッチングガスに曝されず、半導体膜１１１及びチャネル保護膜１８２の間の不
純物を低減できる。この結果、トランジスタ１８３のソース電極及びドレイン電極の間に
流れるリーク電流を低減することが可能である。
＜変形例１０＞
また、上記に示す画素１０１、１４１、１５１、１６１、１７１、１７２、４０１＿１
、４０１＿２において、トランジスタとして、１つのゲート電極を有するトランジスタを
示したが、その代わりに、図３６（Ａ）に示すように、半導体膜１１１を介して対向する
２つのゲート電極を有するトランジスタ１８５を用いることができる。
トランジスタ１８５は、本実施の形態で説明したトランジスタ１０３、１６９、１９０
上に形成される絶縁膜１３２上に、導電膜１８７を有する。導電膜１８７は、少なくとも
半導体膜１１１のチャネル形成領域と重なる。導電膜１８７を半導体膜１１１のチャネル
形成領域と重なる位置に設けることによって、導電膜１８７の電位は、信号線１０９に入
力されるビデオ信号の最低電位とすることが好ましい。この結果、導電膜１８７と対向す
る半導体膜１１１の面において、ソース電極及びドレイン電極の間に流れる電流を制御す
ることが可能であり、トランジスタの電気特性のばらつきを低減することができる。また
、導電膜１８７を設けることで、周囲の電界の変化が半導体膜１１１へ与える影響を軽減
し、トランジスタの信頼性を向上させることができる。
導電膜１８７は、走査線１０７、信号線１０９、画素電極１２１などと同様の材料及び
方法により形成することができる。
なお、図３６（Ａ）に示す導電膜１８７は、一部がソース電極及びドレイン電極と重な
るが、図３６（Ｂ）に示すトランジスタ６８５のように、導電膜６８７は、ゲート電極３
０７と重なり、ソース電極３０９及びドレイン電極６１３と重ならない構造であってもよ
い。
以上より、容量素子の一方の電極として、トランジスタに含まれる半導体膜と同じ形成
工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を増大させた容
量素子を有する半導体装置を作製することができる。この結果、表示品位の優れた半導体
装置を得ることができる。
また、トランジスタに含まれる半導体膜である酸化物半導体膜は酸素欠損が低減され、
水素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好
な電気特性を有する半導体装置となる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置であり、上記実施の形態と異なる構造
の半導体装置について、図面を用いて説明する。本実施の形態では、液晶表示装置を例に
して本発明の一態様である半導体装置を説明する。また、本実施の形態で説明する半導体
装置は、上記実施の形態と比較して、容量素子の構造が異なる。なお、本実施の形態で説
明する半導体装置において、上記実施の形態で説明した半導体装置と同様の構成は、上記
実施の形態を参照することができる。
＜半導体装置の構成＞
本実施の形態で説明する画素２０１の上面図を図２０に示す。図２０に示した画素２０
１は、二点鎖線内の領域において、絶縁膜２２９（図示せず。）及び絶縁膜２３１（図示
せず。）が設けられていない。従って、図２０に示した画素２０１の容量素子２０５は、
一方の電極である半導体膜１１９と、他方の電極である画素電極２２１と、誘電体膜であ
る絶縁膜２３２（図示せず。）とで構成されている。
次いで、図２０の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図
２１に示す。
本実施の形態における画素２０１の断面構造は以下の通りである。基板１０２上に、ト
ランジスタ１０３のゲート電極を含む走査線１０７と、走査線１０７と同一表面上に設け
られている容量線１１５とが設けられている。走査線１０７及び容量線１１５上にゲート
絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７と重畳する領域上に
半導体膜１１１が設けられており、ゲート絶縁膜１２７上に半導体膜１１９が設けられて
いる。半導体膜１１１上、及びゲート絶縁膜１２７上にトランジスタ１０３のソース電極
を含む信号線１０９と、トランジスタ１０３のドレイン電極を含む導電膜１１３とが設け
られている。ゲート絶縁膜１２７には容量線１１５に達する開口１２３が設けられており
、開口１２３、ゲート絶縁膜１２７上、及び半導体膜１１９上に導電膜１２５が設けられ
ている。ゲート絶縁膜１２７上、信号線１０９上、半導体膜１１１上、導電膜１１３上、
導電膜１２５上、半導体膜１１９上にトランジスタ１０３の保護絶縁膜として機能する絶
縁膜２２９、絶縁膜２３１、及び絶縁膜２３２が設けられている。また、少なくとも容量
素子２０５となる領域において、半導体膜１１９上に絶縁膜２３２が設けられている。絶
縁膜２２９、絶縁膜２３１、及び絶縁膜２３２には導電膜１１３に達する開口１１７が設
けられており、開口１１７及び絶縁膜２３２上に画素電極２２１が設けられている。なお
、基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下
地絶縁膜が設けられていてもよい。
絶縁膜２２９は、実施の形態１で説明した絶縁膜１２９と同様の絶縁膜である。絶縁膜
２３１は、実施の形態１で説明した絶縁膜１３１と同様の絶縁膜である。絶縁膜２３２は
、実施の形態１で説明した絶縁膜１３２と同様の絶縁膜である。画素電極２２１は、実施
の形態１で説明した画素電極１２１と同様の画素電極である。
本実施の形態における容量素子２０５のように、一方の電極である半導体膜１１９と他
方の電極である画素電極２２１との間に設けられる誘電体膜を絶縁膜２３２とすることで
、誘電体膜の厚さを、実施の形態１における容量素子１０５の誘電体膜に比べて薄くする
ことができる。従って、本実施の形態における容量素子２０５は、実施の形態１における
容量素子２０５よりも電荷容量を増大させることができる。
また、絶縁膜２３２は、実施の形態１の絶縁膜１３２と同様に窒化絶縁膜であることが
好ましい。絶縁膜２３２は半導体膜１１９と接することから、当該窒化絶縁膜に含まれる
窒素または水素を半導体膜１１９に移動させることができ、半導体膜１１９をｎ型とし、
導電率を増大させることができる。また、絶縁膜２３２を窒化絶縁膜とし、絶縁膜２３２
が半導体膜１１９に接した状態で加熱処理を行うことで、当該窒化絶縁膜に含まれる窒素
または水素を半導体膜１１９に移動させることができる。
また、半導体膜１１９は半導体膜１１１よりも導電率が高い領域を有する。本構成にお
いて、少なくとも半導体膜１１９の絶縁膜２３２と接する領域はｎ型であり、半導体膜１
１１の絶縁膜２２９と接する領域よりも導電率が高い。
なお、図２０においては、絶縁膜２２９（図示せず。）及び絶縁膜２３１（図示せず。
）が設けられていない領域（二点破線の内側）の端部を半導体膜１１９の外側に設けたが
、図４６に示すように、絶縁膜２７９（図示せず。）及び絶縁膜２８１（図示せず。）が
設けられていない領域（二点破線の内側）の端部を半導体膜１１９上に設けてもよい。
図４６の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図４７に示
す。
図４７においては、ゲート絶縁膜１２７上、信号線１０９上、半導体膜１１１上、導電
膜１１３上、導電膜１２５上、半導体膜１１９上にトランジスタ１０３の保護絶縁膜とし
て機能する絶縁膜２７９、絶縁膜２８１、及び絶縁膜２８２が設けられている。また、半
導体膜１１９上に、絶縁膜２７９及び絶縁膜２８１の端部が位置する。また、容量素子２
５５は、半導体膜１１９、絶縁膜２８２、及び画素電極２７１で構成される。なお、絶縁
膜２７９、絶縁膜２８１、及び絶縁膜２８２は、実施の形態１で説明した絶縁膜１２９、
絶縁膜１３１、及び絶縁膜１３２と同様の絶縁膜である。また、画素電極２７１は、実施
の形態１で説明した画素電極１２１と同様の画素電極である。図４７に示すように、絶縁
膜２７９及び絶縁膜２８１の端部が半導体膜１１９上に位置するため、絶縁膜２７９及び
絶縁膜２８１のエッチングにおけるゲート絶縁膜１２７の過剰なエッチングを防ぐことが
できる。
本実施の形態における半導体装置において、容量素子２０５を動作させる方法は、実施
の形態１で記載した容量素子１０５を動作させる方法と同じように、容量素子２０５を動
作させる期間において、半導体膜１１９の電位（換言すると、容量線１１５の電位）を、
常に、画素電極１２１の電位よりも容量素子２０５（ＭＯＳキャパシタ）のしきい値電圧
（Ｖｔｈ）分以上低くする。ただし、容量素子２０５において、一方の電極として機能す
る半導体膜１１９は、ｎ型であり、導電率が高いために、図３８に示す破線のように、し
きい値電圧（Ｖｔｈ）がマイナス方向にシフトする。半導体膜１１９の電位（換言すると
、容量線１１５の電位）は、容量素子２０５のしきい値電圧（Ｖｔｈ）のマイナス方向へ
のシフト量に応じて、画素電極１２１がとりうる最も低い電位から高くしていくことがで
きる。従って、容量素子２０５のしきい値電圧が大きな負の値を示す場合、図３９（Ｂ）
のように、容量線１１５の電位は画素電極１２１の電位よりも高くすることができる。
本実施の形態のように、容量素子２０５の一方の電極である半導体膜１１９をｎ型とし
、導電率を増大させることで、しきい値電圧をマイナス方向にシフトさせることが可能で
あるため、実施の形態１の容量素子１０５と比較して、容量素子２０５を動作させるため
に必要な電位の選択幅を広げることができる。従って、本実施の形態は、容量素子２０５
を動作させる期間において常に安定して容量素子２０５を動作させることができるため好
ましい。
また、容量素子２０５に含まれる半導体膜１１９がｎ型であり、導電率が高いため、容
量素子２０５の平面面積を縮小しても十分な電荷容量を得ることができる。半導体膜１１
９を構成する酸化物半導体は、光の透過率が８０〜９０％であるため、半導体膜１１９の
面積を縮小し、画素において半導体膜１１９が形成されない領域を設けることで、バック
ライトなどの光源から照射される光の透過率を高めることができる。
＜半導体装置の作製方法＞
次いで、本実施の形態における半導体装置の作製方法について、図２２及び図２３を用
いて説明する。
まず、基板１０２上に走査線１０７及び容量線１１５を形成し、基板１０２、走査線１
０７及び容量線上にゲート絶縁膜１２７に加工される絶縁膜を形成し、当該絶縁膜上に半
導体膜１１１及び半導体膜１１９を形成し、容量線１１５に達する開口１２３を当該絶縁
膜に形成してゲート絶縁膜１２７を形成した後、信号線１０９、導電膜１１３、及び導電
膜１２５を形成し、ゲート絶縁膜１２７、信号線１０９、導電膜１１３、導電膜１２５、
及び半導体膜１１９上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成す
る（図２２（Ａ）を参照。）。なお、ここまでの工程は、実施の形態１を参照して行うこ
とができる。
次に、少なくとも半導体膜１１９と重畳する絶縁膜１３０の領域上にマスクを形成し、
当該マスクを用いて加工して絶縁膜２２８及び絶縁膜２３０を形成すると共に半導体膜１
１９を露出させ、露出させた領域上及び絶縁膜１３０上に絶縁膜２３３を形成する（図２
２（Ｂ）を参照。）。当該マスクは、フォトリソグラフィ工程により形成したレジストマ
スクを用いることができ、当該加工は、ドライエッチング及びウェットエッチングの一方
又は双方によって行うことができる。また、絶縁膜２３３は、実施の形態１で説明した絶
縁膜１３３と同様の絶縁膜である。また、絶縁膜２３３を形成した後など、絶縁膜２３３
が半導体膜１１９に接した状態で加熱処理を行ってもよい。なお、ここまでの工程につい
ても実施の形態１を参照して行うことができる。
次に、絶縁膜２２８及び絶縁膜２３０並びに絶縁膜２３３に、導電膜１１３に達する開
口１１７を形成して、絶縁膜２２９、絶縁膜２３１及び絶縁膜２３２を形成し（図２３（
Ａ）を参照。）、開口１１７を通じて導電膜１１３に接する画素電極２２１を形成する（
図２３（Ｂ）を参照。）。なお、ここまでの工程についても実施の形態１を参照して行う
ことができる。
以上の工程により、本実施の形態における半導体装置を作製することができる。
＜変形例＞
本発明の一態様である半導体装置において、容量素子の構造を適宜変更することができ
る。本構造の具体例について、図２４を用いて説明する。なお、ここでは、図２及び図３
で説明した容量素子１０５と異なる容量素子２４５についてのみ説明する。
半導体膜１１９をｎ型とし、導電率を増大させるために、ゲート絶縁膜２２７を、窒化
絶縁膜である絶縁膜２２５と、酸化絶縁膜である絶縁膜２２６との積層構造とし、少なく
とも半導体膜１１９が設けられる領域において絶縁膜２２５のみを設ける。このような構
造とすることで絶縁膜２２５である窒化絶縁膜が半導体膜１１９の下面と接することにな
り、半導体膜１１９をｎ型とし、導電率を増大させることができる（図２４を参照。）。
この場合、容量素子２４５の誘電体膜は絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２で
ある。なお、絶縁膜２２５及び絶縁膜２２６は、ゲート絶縁膜１２７に適用できる絶縁膜
を適宜用いることができ、絶縁膜２２５は絶縁膜１３２と同様の絶縁膜としてもよい。ま
た、本構成とするためには、実施の形態１を参照して適宜、絶縁膜２２６を加工すればよ
い。図２４に示す構造とすることで、絶縁膜１２９及び絶縁膜１３１のエッチングに伴う
半導体膜１１９の膜厚の減少を防ぐことが可能であるため、図２１に示す半導体装置と比
較して、歩留まりが向上する。
さらに、図２４に示す構成において、半導体膜１１９の上面が絶縁膜１３２と接する構
成であってもよい。つまり、図２４に示す絶縁膜１２９及び絶縁膜１３１において、半導
体膜１１９と接する領域が除去されてもよい。この場合、容量素子２４５の誘電体膜は絶
縁膜１３２である。半導体膜１１９の上面及び下面を窒化絶縁膜と接する構成とすること
で、片面のみ窒化絶縁膜と接する場合よりも効率よく十分に半導体膜１１９をｎ型とし、
導電率を増大させることができる。
以上より、容量素子の一方の電極として、トランジスタに含まれる半導体膜と同じ形成
工程で形成される半導体膜を用いることで、開口率を高めつつ、代表的には５５％以上、
好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた容量素子を
有する半導体装置を作製することができる。この結果、表示品位の優れた半導体装置を得
ることができる。
また、トランジスタに含まれる半導体膜である酸化物半導体膜は酸素欠損が低減され、
水素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好
な電気特性を有する半導体装置となる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成及びその変形例と適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置であり、上記実施の形態と異なる構造
の半導体装置について、図面を用いて説明する。本実施の形態では、液晶表示装置を例に
して本発明の一態様である半導体装置を説明する。また、本実施の形態で説明する半導体
装置は、上記実施の形態と比較して、容量素子に含まれる半導体膜が異なる。なお、本実
施の形態で説明する半導体装置において、上記実施の形態で説明した半導体装置と同様の
構成は、上記実施の形態を参照することができる。
＜半導体装置の構成＞
本実施の形態で説明する液晶表示装置の画素部に設けられる画素３０１の具体的な構成
例について説明する。画素３０１の上面図を図２５に示す。図２５に示す画素３０１は、
容量素子３０５を有し、容量素子３０５は、画素３０１内の容量線１１５及び信号線１０
９で囲まれる領域に設けられている。容量素子３０５は、開口１２３に設けられた導電膜
１２５を通じて容量線１１５と電気的に接続されている。容量素子３０５は、酸化物半導
体で形成され、半導体膜１１１よりも導電率が高い半導体膜３１９と、画素電極１２１と
、誘電体膜として、トランジスタ１０３上に形成される絶縁膜（図２５に図示せず。）と
で構成されている。半導体膜３１９、画素電極１２１、及び誘電体膜はそれぞれ透光性を
有するため、容量素子３０５は透光性を有する。
半導体膜３１９を酸化物半導体膜とする場合、当該酸化物半導体膜の導電率を、１０Ｓ
／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下
とする。
このように半導体膜３１９は透光性を有する。つまり、画素３０１内に容量素子３０５
を大きく（大面積に）形成することができる。従って開口率を高めつつ、代表的には５５
％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半
導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができ
る。また、容量素子３０５に含まれる半導体膜３１９がｎ型であり、導電率が高いため、
容量素子３０５の平面面積を縮小しても十分な電荷容量を得ることができる。半導体膜３
１９を構成する酸化物半導体は、光の透過率が８０〜９０％であるため、半導体膜３１９
の面積を縮小し、画素において半導体膜３１９が形成されない領域を設けることで、バッ
クライトなどの光源から照射される光の透過率を高めることができる。
次いで、図２５の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図
２６に示す。
画素３０１の断面構造は以下の通りである。基板１０２上に、トランジスタ１０３のゲ
ート電極を含む走査線１０７が設けられている。走査線１０７上にゲート絶縁膜１２７が
設けられている。ゲート絶縁膜１２７の走査線１０７と重畳する領域上に半導体膜１１１
が設けられており、ゲート絶縁膜１２７上に半導体膜３１９が設けられている。半導体膜
１１１上、及びゲート絶縁膜１２７上にトランジスタ１０３のソース電極を含む信号線１
０９と、トランジスタ１０３のドレイン電極を含む導電膜１１３とが設けられている。ま
た、ゲート絶縁膜１２７及び半導体膜３１９上に容量線１１５が設けられている。ゲート
絶縁膜１２７上、信号線１０９上、半導体膜１１１上、導電膜１１３上、半導体膜３１９
及び容量線１１５上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９、絶
縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１２９、絶縁膜１３１、及び絶
縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁
膜１３２上に画素電極１２１が設けられている。なお、基板１０２と、走査線１０７及び
ゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。
本構成での容量素子１０５は、一対の電極のうち一方の電極が、ｎ型であり、半導体膜
１１１よりも導電率が高い半導体膜３１９であり、一対の電極のうち他方の電極が画素電
極１２１であり、一対の電極の間に設けられた誘電体膜が絶縁膜１２９、絶縁膜１３１、
及び絶縁膜１３２である。
半導体膜３１９は、半導体膜１１１に適用可能な酸化物半導体を用いることができる。
半導体膜１１１を形成すると共に半導体膜３１９を形成することができることから、半導
体膜３１９は半導体膜１１１を構成する酸化物半導体の金属元素を含む。そして、半導体
膜３１９は、半導体膜１１１よりも導電率が高いことが好ましいことから、導電率を増大
させる元素（ドーパント）が含まれていることが好ましい。具体的には半導体膜３１９に
はドーパントとして、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、
スズ、アンチモン及び希ガス元素から選ばれた一種以上が含まれている。半導体膜３１９
に含まれるドーパント濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍ
ｓ／ｃｍ３以下であることが好ましい。このようにすることで、半導体膜３１９の導電率
を１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／
ｃｍ以下とすることができ、半導体膜３１９を容量素子３０５の一方の電極として十分に
機能させることができる。なお、半導体膜３１９は半導体膜１１１よりも導電率が高い領
域を有する。本構成において、少なくとも、半導体膜３１９の絶縁膜１３２と接する領域
は、半導体膜１１１の絶縁膜１２９と接する領域よりも導電率が高い。
＜半導体装置の作製方法＞
次いで、本実施の形態における半導体装置の作製方法について、図２７及び図２８を用
いて説明する。
まず、基板１０２上に走査線１０７及び容量線１１５を形成し、基板１０２、走査線１
０７及び容量線上にゲート絶縁膜１２７に加工される絶縁膜を形成し、当該絶縁膜上に半
導体膜１１１及び半導体膜１１９を形成する（図２７（Ａ）を参照。）。なお、ここまで
の工程は、実施の形態１を参照して行うことができる。
次に、半導体膜１１９にドーパントを添加して半導体膜３１９を形成した後、絶縁膜１
２６に容量線１１５に達する開口１２３を形成してゲート絶縁膜１２７を形成した後、ト
ランジスタ１０３のソース電極を含む信号線１０９、トランジスタ１０３のドレイン電極
を含む導電膜１１３、半導体膜３１９と容量線１１５とを電気的に接続する導電膜１２５
を形成する（図２７（Ｂ）を参照。）。
半導体膜１１９にドーパントを添加する方法は、半導体膜１１９以外の領域にマスクを
設けて、当該マスクを用いて、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、イン
ジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上のドーパントをイオン注
入法又はイオンドーピング法などで添加する。また、イオン注入法又はイオンドーピング
法の代わりに当該ドーパントの含むプラズマに半導体膜１１９を曝すことで、当該ドーパ
ントを添加してもよい。なお、ドーパントを添加した後、加熱処理をおこなってもよい。
当該加熱処理は、半導体膜１１１及び半導体膜１１９の脱水素化又は脱水化を行う加熱処
理の詳細を参照して適宜行うことができる。
なお、ドーパントを添加する工程は、信号線１０９、導電膜１１３及び導電膜１２５を
形成した後に行ってもよい。その場合、半導体膜３１９の信号線１０９、導電膜１１３及
び導電膜１２５に接する領域にはドーパントは添加されない。
次に、ゲート絶縁膜１２７、信号線１０９、半導体膜１１１、導電膜１１３、導電膜１
２５、及び半導体膜３１９上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を
形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図２８（Ａ）を参照。）。なお、当
該工程は、実施の形態１を参照して行うことができる。
次に、絶縁膜１２８及び絶縁膜１３０並びに絶縁膜１３３に、導電膜１１３に達する開
口１１７を形成して、絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２を形成し（図２８（
Ａ）を参照。）、開口１１７を通じて導電膜１１３に接する画素電極１２１を形成する（
図２６を参照。）。なお、当該工程についても実施の形態１を参照して行うことができる
。
以上の工程により、本実施の形態における半導体装置を作製することができる。
以上より、容量素子の一方の電極として、トランジスタに含まれる半導体膜と同じ形成
工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を増大させた容
量素子を有する半導体装置を作製することができる。この結果、表示品位の優れた半導体
装置を得ることができる。
また、トランジスタに含まれる半導体膜である酸化物半導体膜は酸素欠損が低減され、
水素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好
な電気特性を有する半導体装置となる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成及びその変形例と適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、横電界を用いて液晶分子を配向させるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉ
ｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置を例にして本発明の一態様である半
導体装置を説明する。なお、本実施の形態で説明する半導体装置において、上記実施の形
態で説明した半導体装置と同様の構成は、上記実施の形態を参照することができる。
＜半導体装置の構成＞
本実施の形態で説明する画素５０１の上面図を図４０に示す。図４０（Ａ）は、共通電
極５２１を省略した画素５０１の上面図であり、図４０（Ｂ）は、図４０（Ａ）に共通電
極５２１を設けた画素５０１の上面図である。
図４０に示した画素５０１は、トランジスタ１０３と、該トランジスタ１０３に接続す
る容量素子５０５を有する。容量素子５０５は、半導体膜１１１よりも導電率が高い半導
体膜５１９と、透光性を有する導電膜で形成される共通電極５２１と、トランジスタ１０
３に含まれ、透光性を有する絶縁膜（図４０に図示せず。）とで構成されている。即ち、
容量素子５０５は透光性を有する。また、半導体膜１１１よりも導電率が高い半導体膜５
１９は、トランジスタ１０３の導電膜１１３に接続し、画素電極として機能する。また、
共通電極５２１には開口部（スリット）を有する。即ち、共通電極と画素電極との間に電
界を印加することで、半導体膜５１９、透光性を有する絶縁膜、及び共通電極５２１の重
畳領域において容量素子として機能すると共に、液晶分子配向を基板と平行な方向で制御
できる。この結果、ＦＦＳモードの液晶表示装置は、視野角が優れ、より高画質である。
次いで、図４０（Ｂ）の一点鎖線Ａ１−Ａ２間における基板１０２断面図を図４１に示
す。
本実施の形態における画素５０１の断面構造は以下の通りである。基板１０２上に、ト
ランジスタ１０３のゲート電極を含む走査線１０７が設けられている。走査線１０７上に
ゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７と重畳する領
域上に半導体膜１１１が設けられており、ゲート絶縁膜１２７上に、半導体膜１１１より
も導電率が高い半導体膜５１９が設けられている。半導体膜１１１上、及びゲート絶縁膜
１２７上にトランジスタ１０３のソース電極を含む信号線１０９と、トランジスタ１０３
のドレイン電極を含む導電膜１１３とが設けられている。ドレイン電極を含む導電膜１１
３は、半導体膜５１９と接続しており、半導体膜１１１よりも導電率が高い半導体膜５１
９は画素電極として機能する。ゲート絶縁膜１２７上、信号線１０９上、半導体膜１１１
上、導電膜１１３上、半導体膜５１９上にトランジスタ１０３の保護絶縁膜として機能す
る絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１２９、絶
縁膜１３１、及び絶縁膜１３２上に共通電極５２１が設けられている。共通電極５２１は
、画素部において、画素ごとに分離されず、連続して設けられている。なお、基板１０２
と、走査線１０７及びゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい
。
半導体膜１１１よりも導電率が高い半導体膜５１９は、実施の形態２で説明した半導体
膜１１９、及び実施の形態３で説明した半導体膜３１９と同様の半導体膜を適宜用いるこ
とができる。共通電極５２１は、実施の形態１で説明した画素電極１２１と同様の材料を
用いて形成することができる。
本実施の形態における容量素子５０５のように、一方の電極を半導体膜１１１よりも導
電率が高い半導体膜とし、且つトランジスタの導電膜１１３と接続させることで、開口部
を設けずとも導電膜１１３及び半導体膜５１９を直接接続させることが可能であり、トラ
ンジスタ１０３及び容量素子５０５の平坦性を高めることが可能である。また、容量線を
設けず、透光性を有する共通電極５２１を容量線として機能させることで、画素５０１の
開口率をさらに高めることが可能である。
（実施の形態５）
本実施の形態では、走査線駆動回路１０４及び信号線駆動回路１０６に用いることが可
能なトランジスタについて図３６（Ｂ）、及び図４２乃至図４４を用いて説明する。
図３６（Ｂ）に示すトランジスタ６８５は、基板１０２上に設けられるゲート電極６０
７と、ゲート電極６０７上に設けられるゲート絶縁膜１２７と、ゲート絶縁膜１２７上に
おいてゲート電極６０７と重畳する領域上に設けられる半導体膜１１１と、半導体膜１１
１上、及びゲート絶縁膜１２７上に設けられるソース電極６０９及びドレイン電極６１３
を有する。また、ゲート絶縁膜１２７上、ソース電極６０９上、半導体膜１１１上、及び
ドレイン電極６１３上にトランジスタ６８５の保護絶縁膜として機能する絶縁膜１２９、
絶縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１３２上に導電膜６８７が設
けられている。導電膜６８７は、半導体膜１１１を介して、ゲート電極６０７と重なる。
トランジスタ６８５において、半導体膜１１１を介して、ゲート電極６０７と重なる導
電膜６８７を設けることで、異なるドレイン電圧において、オン電流の立ち上がりゲート
電圧のばらつきを低減することができる。また、導電膜６８７と対向する半導体膜１１１
の面において、ソース電極及びドレイン電極の間に流れる電流を制御することが可能であ
り、異なるトランジスタにおける電気特性のばらつきを低減することができる。また、導
電膜６８７を設けることで、周囲の電界の変化が半導体膜１１１へ与える影響を軽減し、
トランジスタの信頼性を向上させることができる。さらには、導電膜６８７の電位を、駆
動回路の最低電位（Ｖｓｓ、例えばソース電極６０９の電位を基準とする場合、ソース電
極６０９の電位）と同電位またはそれと同等電位とすることで、トランジスタのしきい値
電圧の変動を低減することが可能であり、トランジスタの信頼性を高めることができる。
なお、ソース電極６０９及びドレイン電極６１３の間において、導電膜６８７の幅は、
ソース電極６０９及びドレイン電極６１３の距離より短いことが好ましい。即ち、トラン
ジスタ６８５の半導体膜１１１のチャネル形成領域の一部と重なる位置に導電膜６８７が
設けられていることが好ましい。この結果、半導体膜１１１及び導電膜６８７の距離が短
い場合、即ち保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２
の膜厚が薄い場合に、導電膜６８７の電界の影響を緩和することが可能であり、トランジ
スタ６８５のしきい値電圧の変動幅を縮小することが可能である。
ここで、トランジスタ６８５において、導電膜６８７へ印加する電圧とトランジスタの
動作について計算した結果について、図４２乃至図４４を用いて説明する。
図４２に計算で用いたトランジスタの構造を示す。なお、計算にはデバイスシミュレー
ションソフト Ａｔｌａｓ（Ｓｉｌｖａｃｏ社製）を用いた。
図４２に示すトランジスタは、ゲート電極７０１上にゲート絶縁膜７０３が設けられ、
ゲート絶縁膜７０３上に半導体膜として酸化物半導体膜７０５が設けられる。酸化物半導
体膜７０５上にソース電極７０７及びドレイン電極７０９が設けられ、ゲート絶縁膜７０
３、酸化物半導体膜７０５、並びにソース電極７０７及びドレイン電極７０９上に、保護
絶縁膜として機能する絶縁膜７１１が設けられ、絶縁膜７１１上に導電膜７１３が設けら
れる。
なお、計算において、ゲート電極７０１の仕事関数φＭを５．０ｅＶと設定した。ゲー
ト絶縁膜７０３を、誘電率が７．５である厚さ４００ｎｍの膜と、誘電率が４．１である
厚さ５０ｎｍの膜の積層構造と設定した。酸化物半導体膜７０５としてはＩＧＺＯ（１１
１）単層を想定し、ＩＧＺＯのバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．
６ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄは１×１
０１３／ｃｍ３と設定した。ソース電極７０７及びドレイン電極７０９の仕事関数φｓｄ
を４．６ｅＶとし、酸化物半導体膜７０５とオーミック接合と設定した。絶縁膜７１１の
比誘電率を３．９とし、厚さを５５０ｎｍと設定した。導電膜７１３の仕事関数φＭを４
．８ｅＶと設定した。なお、酸化物半導体膜７０５における欠陥準位や表面散乱などのモ
デルは考慮していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ３μ
ｍ及び５０μｍとした。
次に、トランジスタにおいて、導電膜７１３の電位をフローティングとしたモデル、及
び０Ｖ固定としたモデルのＩｄ−Ｖｇ特性を計算した結果を図４３に示す。
図４３（Ａ）は、トランジスタのゲート電極７０１に０Ｖ、ソース電極７０７に０Ｖ、
ドレイン電極７０９に１０Ｖを印加し、且つ導電膜７１３をフローティングとしたときの
等電位曲線を表す。また、図４３（Ｂ）は、トランジスタのゲート電極７０１に０Ｖ、ソ
ース電極７０７に０Ｖ、ドレイン電極７０９に１０Ｖ、導電膜７１３をソース電極７０７
と同じ電位とし、ここでは０Ｖ印加したときの等電位曲線を表す。
なお、図４３において、破線矢印は、絶縁膜７１１における電界の向きを表す。電界は
、等電位曲線に対して垂直方向であって、且つ高い電位から低い電位に向かって生じる。
また、図４４（Ａ）及び図４４（Ｂ）はそれぞれ、図４３（Ａ）及び図４３（Ｂ）に示す
トランジスタの電流電圧曲線を表す。横軸はゲート電極の電圧を表し、縦軸はドレイン電
極の電流を表す。なお、図４４において、黒丸を繋いだ曲線はドレイン電圧（Ｖｄ）が１
Ｖのときの電流電圧曲線であり、白丸を繋いだ曲線はドレイン電圧（Ｖｄ）が１０Ｖのと
きの電流電圧曲線である。
図４４（Ａ）に示す電流電圧曲線から、導電膜７１３がフローティングの場合、ドレイ
ン電圧Ｖｄが１Ｖのときと比べて１０Ｖのときでは、オン電流の立ち上がりゲート電圧が
マイナスシフトしている。即ち、ドレイン電圧によって、オン電流の立ち上がりゲート電
圧が異なっている。
図４３（Ａ）に示すように、ゲート電圧が０Ｖ、ドレイン電圧が１０Ｖのとき、破線矢
印で示すように、導電膜７１３から酸化物半導体膜７０５のバックチャネルへ向かう電界
が生じていることが分かる。また、導電膜７１３の電位は、ドレイン電圧（Ｖｄ）に１０
Ｖ印加されている影響で、５Ｖ程度まで上昇している。さらに、導電膜７１３と酸化物半
導体膜７０５の距離が近いため、導電膜７１３の電位が、プラス電位として実効的に機能
している。したがって、バックチャネル側に電子が余分に誘起されてしまい、バックチャ
ネルを流れる電流が増加し、その結果、電流電圧特性において、しきい値電圧がマイナス
シフトする。
一方、図４４（Ｂ）に示す電流電圧曲線においては、ドレイン電圧に関わらず、オン電
流の立ち上がりゲート電圧が一致している。
図４３（Ｂ）に示すように、絶縁膜７１１においては、ドレイン電極７０９から導電膜
７１３へ向かって電界が生じていることが分かる。即ち、実質的にバックチャネル側の電
子が排斥されるように導電膜７１３が機能していることが分かる。この結果、図４４（Ａ
）に示す曲線と比較して、オン電流の立ち上がりゲート電圧が若干プラスシフトしている
ことが分かる。
以上のことから、酸化物半導体膜のチャネル領域と重なるように導電膜を設け、且つ当
該導電膜の電位を０Ｖ固定とすることで、異なるドレイン電圧におけるオン電流の立ち上
がりゲート電圧のばらつきを低減することができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ
及び容量素子において、半導体膜である酸化物半導体膜に適用可能な一態様について説明
する。
上記酸化物半導体膜は、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物
半導体の他に、結晶部分を有する酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳ）で構成
されていることが好ましい。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−
ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体
内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも
欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行
う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜する
ことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の
法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の
熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクト
ル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００
℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導
体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行
な方向に揃った結晶部を形成する方法である。
酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫外光の照射に
よる電気特性の変動が小さい。よって、酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトラ
ンジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳは、多結晶である酸化物半導体スパッタリング用ターゲットを用
い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲッ
トにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面か
ら劈開し、ａ−ｂ面に平行な面を有する平板状又はペレット状のスパッタリング粒子とし
て剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、
結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳを成膜することがで
きる。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面
に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温
度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。
成膜時の被成膜面の温度を高めることで、平板状又はペレット状のスパッタリング粒子が
被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング
粒子の平らな面が被成膜面に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットに
ついて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却（又は放冷）しなが
ら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である
。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末
が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３又は３：１：２であ
る。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ター
ゲットによって適宜変更すればよい。
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、
酸化物半導体膜を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の
酸化物半導体膜と第２の酸化物半導体膜に、異なる原子数比の金属酸化物を用いてもよい
。例えば、第１の酸化物半導体膜に二種類の金属を含む酸化物、三種類の金属を含む酸化
物、四種類の金属を含む酸化物のうち一つを用い、第２の酸化物半導体膜に第１の酸化物
半導体膜と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属
を含む酸化物を用いてもよい。
酸化物半導体膜を２層構造とし、第１の酸化物半導体膜と第２の酸化物半導体膜の構成
元素を同一とし、両者の原子数比を異ならせてもよい。例えば、第１の酸化物半導体膜の
原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第２の酸化物半導体膜の原子数比をＩｎ
：Ｇａ：Ｚｎ＝１：１：１としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ
：Ｇａ：Ｚｎ＝２：１：３とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝
１：３：２としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子
数比のプラスマイナス２０％の変動を含む。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（
チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとするとよい。また
ゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの原子数比を
Ｉｎ＜Ｇａとするとよい。これらの積層構造により、電界効果移動度の高いトランジスタ
を作製することができる。一方、ゲート電極に近い側（チャネル側）の酸化物半導体膜の
ＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体膜のＩｎとＧ
ａの原子数比をＩｎ≧Ｇａとすることで、トランジスタの経時変化や信頼性試験によるし
きい値電圧の変動量を低減することができる。
原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜は、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物ターゲットを用いたスパッタリング法によっ
て形成できる。基板温度を室温とし、スパッタリングガスにアルゴン、又はアルゴンと酸
素の混合ガスを用いて形成することができる。原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２
である第２の酸化物半導体膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である酸化物
ターゲットを用い、第１の酸化物半導体膜と同様にして形成できる。
また、酸化物半導体膜を３層構造とし、第１の酸化物半導体膜乃至第３の酸化物半導体
膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体膜
を３層構造とする構成について、図２９を用いて説明する。
図２９に示すトランジスタは、第１の酸化物半導体膜１９９ａ、第２の酸化物半導体膜
１９９ｂ、及び第３の酸化物半導体膜１９９ｃがゲート絶縁膜１２７側から順に積層され
ている。第１の酸化物半導体膜１９９ａ及び第３の酸化物半導体膜１９９ｃを構成する材
料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記で
きる材料を用いる。ただし、第１の酸化物半導体膜１９９ａ及び第３の酸化物半導体膜１
９９ｃを構成する材料にＧａを含ませる場合、含ませるＧａの割合が多い、具体的にはＩ
ｎＭ１ＸＺｎＹＯＺで表記できる材料でＸ＝１０を超えると成膜時に粉が発生する恐れが
あり、不適である。
また、第２の酸化物半導体膜１９９ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧
１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
第１の酸化物半導体膜１９９ａの伝導帯及び第３の酸化物半導体膜１９９ｃの伝導帯に
比べて第２の酸化物半導体膜１９９ｂの伝導帯が真空準位から最も深くなるような井戸型
構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択する。
なお、酸化物半導体膜において第１４族元素の一つであるシリコンや炭素はドナーの供
給源となる。このため、シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜
はｎ型化してしまう。このため、各酸化物半導体膜に含まれるシリコン及び炭素それぞれ
の濃度は３×１０１８／ｃｍ３以下、好ましくは３×１０１７／ｃｍ３以下とする。特に
、第２の酸化物半導体膜１９９ｂに第１４族元素が多く混入しないように、第１の酸化物
半導体膜１９９ａ及び第３の酸化物半導体膜１９９ｃで、キャリアパスとなる第２の酸化
物半導体膜１９９ｂを挟む、または囲む構成とすることが好ましい。即ち、第１の酸化物
半導体膜１９９ａ及び第３の酸化物半導体膜１９９ｃは、シリコン、炭素等の第１４族元
素が第２の酸化物半導体膜１９９ｂに混入することを防ぐバリア膜とも呼べる。
例えば、第１の酸化物半導体膜１９９ａの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２と
し、第２の酸化物半導体膜１９９ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第
３の酸化物半導体膜１９９ｃの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。
なお、第３の酸化物半導体膜１９９ｃは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であ
る酸化物ターゲットを用いたスパッタリング法によって形成できる。
または、第１の酸化物半導体膜１９９ａを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２
である酸化物半導体膜とし、第２の酸化物半導体膜１９９ｂを、原子数比がＩｎ：Ｇａ：
Ｚｎ＝１：１：１又はＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とし、第３の
酸化物半導体膜１９９ｃを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導
体膜とした、３層構造としてもよい。
第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃの構成元素は同一で
あるため、第２の酸化物半導体膜１９９ｂは、第１の酸化物半導体膜１９９ａとの界面に
おける欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は
、ゲート絶縁膜１２７と第１の酸化物半導体膜１９９ａとの界面における欠陥準位よりも
少ない。このため、上記のように酸化物半導体膜が積層されていることで、トランジスタ
の経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜１９９ａの伝導帯及び第３の酸化物半導体膜１９９ｃの伝
導帯に比べて第２の酸化物半導体膜１９９ｂの伝導帯が真空準位から最も深くなるような
井戸型構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択
することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジ
スタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃに、結晶性の
異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半
導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。
また、第１の酸化物半導体膜１９９ａ乃至第３の酸化物半導体膜１９９ｃのいずれか一に
非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し
、トランジスタの特性ばらつきが低減され、またトランジスタの経時変化や信頼性試験に
よるしきい値電圧の変動量を低減することができる。
また、少なくともチャネル形成領域となりうる第２の酸化物半導体膜１９９ｂはＣＡＡ
Ｃ−ＯＳであることが好ましい。また、バックチャネル側の酸化物半導体膜、本実施の形
態では、第３の酸化物半導体膜１９９ｃは、アモルファス又はＣＡＡＣ−ＯＳであること
が好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験による
しきい値電圧の変動量を低減することができる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
（実施の形態７）
上記実施の形態で一例を示したトランジスタ及び容量素子を用いて表示機能を有する半
導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆
動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用
いた表示装置の例について、図３０乃至図３２を用いて説明する。なお、図３１（Ａ）、
図３１（Ｂ）は、図３０（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面
図である。なお、図３１において、画素部の構造は一部のみ記載している。
図３０（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにし
て、シール材９０５が設けられ、第２の基板９０６によって封止されている。図３０（Ａ
）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異な
る領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆
動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０
３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電位は、ＦＰＣ
（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８ａ、ＦＰＣ９１８ｂから
供給されている。
図３０（Ｂ）及び図３０（Ｃ）において、第１の基板９０１上に設けられた画素部９０
２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。ま
た画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よ
って画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と
第２の基板９０６とによって、表示素子と共に封止されている。図３０（Ｂ）及び図３０
（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは
異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号
線駆動回路９０３が実装されている。図３０（Ｂ）及び図３０（Ｃ）においては、信号線
駆動回路９０３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電
位は、ＦＰＣ９１８から供給されている。
また、図３０（Ｂ）及び図３０（Ｃ）においては、信号線駆動回路９０３を別途形成し
、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線
駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部又は走査線駆動回路の
一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図３０（Ａ）は
、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、
図３０（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図３０（
Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスまたは表示デバイスを指す。
また、表示装置の代わりに光源（照明装置含む。）として機能させることができる。また
、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先に
プリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有
しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）を用いることができる。発光素子は、電流又は電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど
、電気的作用によりコントラストが変化する表示媒体も適用することができる。図３１に
、表示素子として液晶素子を用いた液晶表示装置の例を示す。
図３１（Ａ）に示す液晶表示装置は、縦電界方式の液晶表示装置である。液晶表示装置
は、接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子
電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続さ
れている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６
は、トランジスタ９１０、９１１のソース電極及びドレイン電極と同じ導電膜で形成され
ている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、ト
ランジスタを複数有しており画素部９０２に含まれるトランジスタ９１０と、走査線駆動
回路９０４に含まれるトランジスタ９１１とを例示している。トランジスタ９１０及びト
ランジスタ９１１上には実施の形態１に示す絶縁膜１２９、絶縁膜１３１、及び絶縁膜１
３２に相当する絶縁膜９２４が設けられている。なお、絶縁膜９２３は下地膜として機能
する絶縁膜である。
本実施の形態では、トランジスタ９１０として、上記実施の形態１で示したトランジス
タを適用することができる。また、トランジスタ９１１として、上記実施の形態５で示し
たトランジスタのように、トランジスタ９１１の酸化物半導体膜のチャネル形成領域の一
部と重なる位置に導電膜９１７が設けられているトランジスタを適用することができる。
また、酸化物半導体膜９２７、絶縁膜９２４、及び第１の電極９３０を用いて、容量素子
９２６を構成する。なお、酸化物半導体膜９２７は、電極９２８を介して、容量線９２９
と接続する。電極９２８は、トランジスタ９１０、トランジスタ９１１のソース電極及び
ドレイン電極と同じ材料及び同じ工程で形成される。容量線９２９は、トランジスタ９１
０、トランジスタ９１１のゲート電極と同じ材料及び同じ工程で形成される。なお、ここ
では、容量素子９２６として実施の形態１に示した容量素子を図示したが、適宜他の実施
の形態に示した容量素子を用いることができる。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶層
９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２
、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設け
られ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっ
ている。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極
などともいう。）においては、取り出す光の方向、電極が設けられる場所、及び電極のパ
ターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０及び第２の電極９３１は、実施の形態１に示す画素電極１２１及び対
向電極１５４と同様の材料を適宜用いることができる。
また、スペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するた
めに設けられている。なお、球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。なお、配向膜
は有機樹脂で構成されており、有機樹脂は水素又は水などを含むことから、本発明の一態
様である半導体装置のトランジスタの電気特性を低下させるおそれがある。そこで、液晶
層１６０として、ブルー相を用いることで、有機樹脂を用いずに本発明の一態様である半
導体装置を作製することができ、信頼性の高い半導体装置を得ることができる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シ
ール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。また、
シール材９２５は、絶縁膜９２４と接している。なお、シール材９２５は図３０に示すシ
ール材９０５に相当する。
また、液晶表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材
、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
次に、横電界方式の液晶表示装置について、図３１（Ｂ）を用いて説明する。図３１（
Ａ）は、横電界方式の一例である、ＦＦＳモードの液晶表示装置である。実施の形態４に
示す横電界方式の液晶表示装置と異なる構造について、説明する。
図３１（Ｂ）に示す液晶表示装置において、接続端子電極９１５は、第１の電極９４０
と同じ材料及び同じ工程で形成され、端子電極９１６は、トランジスタ９１０、９１１の
ソース電極及びドレイン電極と同じ材料及び同じ工程で形成されている。
また、液晶素子９４３は、絶縁膜９２４上に形成される第１の電極９４０、第２の電極
９４１、及び液晶層９０８を含む。第１の電極９４０は、図３１（Ａ）に示す第１の電極
９３０に示す材料を適宜用いることができる。また、第１の電極９４０は、平面形状が、
櫛歯状、階段状、梯子状等である。第２の電極９４１は共通電極として機能し、実施の形
態１に示す半導体膜１１９と同様に形成することができる。第１の電極９４０及び第２の
電極９４１の間には絶縁膜９２４が設けられている。
第２の電極９４１は、電極９４５を介して、共通配線９４６と接続する。なお、電極９
４５は、トランジスタ９１０、トランジスタ９１１のソース電極及びドレイン電極と同じ
導電膜から形成される。共通配線９４６は、トランジスタ９１０、トランジスタ９１１の
ゲート電極と同じ材料及び同じ工程で形成される。なお、ここでは、液晶素子９４３とし
て実施の形態１に示した容量素子を用いて説明したが、適宜他の実施の形態に示した容量
素子を用いることができる。
図３２に、図３１（Ａ）に示す液晶表示装置において、基板９０６に設けられた第２の
電極９３１と電気的に接続するための共通接続部（パッド部）を、基板９０１上に形成す
る例を示す。
共通接続部は、基板９０１と基板９０６とを接着するためのシール材９２５と重なる位
置に配置され、シール材９２５に含まれる導電性粒子を介して第２の電極９３１と電気的
に接続される。又は、シール材９２５と重ならない箇所（但し、画素部を除く）に共通接
続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材９２５とは
別途設けて第２の電極９３１と電気的に接続してもよい。
図３２（Ａ）は、共通接続部の断面図であり、図３２（Ｂ）に示す上面図のＩ−Ｊに相
当する。
共通電位線９７５は、ゲート絶縁膜９２２上に設けられ、図３２に示すトランジスタ９
１０のソース電極９７１又はドレイン電極９７３と同じ材料及び同じ工程で作製される。
また、共通電位線９７５は、絶縁膜９２４で覆われ、絶縁膜９２４は、共通電位線９７
５と重なる位置に複数の開口を有している。この開口は、トランジスタ９１０のソース電
極９７１又はドレイン電極９７３の一方と、第１の電極９３０とを接続するコンタクトホ
ールと同じ工程で作製される。
また、共通電位線９７５及び共通電極９７７が開口において接続する。共通電極９７７
は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同
じ材料及び同じ工程で作製される。
このように、画素部９０２のスイッチング素子の作製工程と共通させて共通接続部を作
製することができる。
共通電極９７７は、シール材に含まれる導電性粒子と接触する電極であり、基板９０６
の第２の電極９３１と電気的に接続が行われる。
また、図３２（Ｃ）に示すように、共通電位線９８５を、トランジスタ９１０のゲート
電極と同じ材料、同じ工程で作製してもよい。
図３２（Ｃ）に示す共通接続部において、共通電位線９８５は、ゲート絶縁膜９２２及
び絶縁膜９２４の下層に設けられ、ゲート絶縁膜９２２及び絶縁膜９２４は、共通電位線
９８５と重なる位置に複数の開口を有する。該開口は、トランジスタ９１０のソース電極
９７１又はドレイン電極９７３の一方と第１の電極９３０とを接続するコンタクトホール
と同じ工程で絶縁膜９２４をエッチングした後、さらにゲート絶縁膜９２２を選択的にエ
ッチングすることで形成される。
また、共通電位線９８５及び共通電極９８７が開口において接続する。共通電極９８７
は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同
じ材料及び同じ工程で作製される。
以上より、上記実施の形態で示したトランジスタ及び容量素子を適用することで、開口
率を高めつつ、電荷容量を増大させた容量素子を有する半導体装置を提供することができ
る。この結果、表示品位の優れた半導体装置を得ることができる。
また、トランジスタに含まれる半導体膜である酸化物半導体膜は酸素欠損が低減され、
水素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好
な電気特性を有する半導体装置となる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
（実施の形態８）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む。）に適用す
ることができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信
機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置
、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機
器の一例を図３３に示す。
図３３（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は
、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示
することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を
示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能で
ある。それゆえ、表示部９００３の表示品位を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３
に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力する
ことができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画
面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージ
センサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせる
ことができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して
垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、
大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブル
に表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図３３（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００
は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表
示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持し
た構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリ
モコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キ
ー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示さ
れる映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作
機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図３３（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。
テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、
さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方
向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の
情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いるこ
とが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図３３（Ｃ）はコンピュータ９２００であり、本体９２０１、筐体９２０２、表示部９
２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０
６などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能で
ある。それゆえ、コンピュータ９２００の表示品位を向上させることができる。
図３４（Ａ）及び図３４（Ｂ）は２つ折り可能なタブレット型端末である。図３４（Ａ
）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示
部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モ
ード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂ
に用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることがで
きる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示さ
れた操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６
３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領
域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６
３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９
６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表
示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一
部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボー
ド表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれること
で表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時に
タッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを
切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えス
イッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光
の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セン
サだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を
内蔵させてもよい。
また、図３４（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示
しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表
示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネ
ルとしてもよい。
図３４（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９
６３３、充放電制御回路９６３４を有する。なお、図３４（Ｂ）では充放電制御回路９６
３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成につい
て示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態
にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、
耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図３４（Ａ）及び図３４（Ｂ）に示したタブレット型端末は、様々な
情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻な
どを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ
入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有する
ことができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル
、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、
筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に
行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を
用いると、小型化を図れる等の利点がある。
また、図３４（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図３４（
Ｃ）にブロック図を示し説明する。図３４（Ｃ）には、太陽電池９６３３、バッテリー９
６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３
、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３
６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図３４（Ｂ）に示す充放電制御
回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明す
る。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤ
ＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に
太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ
９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部
９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー
９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず
、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段による
バッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を
送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う
構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
本実施例では、実施の形態２を用いて液晶表示装置を作製した。当該液晶表示装置の仕
様と表示画像について、説明する。
本実施例では、図２４に示すように、ゲート絶縁膜２２７を２層とし、容量素子２４５
の半導体膜１１９が窒化絶縁膜である絶縁膜２２５と接することで、容量素子の一方の電
極である半導体膜１１９がｎ型となる液晶表示装置を作製した。表１に液晶表示装置、信
号線駆動回路、及び走査線駆動回路の仕様を示す。
なお、信号線駆動回路及び走査線駆動回路に設けられるトランジスタは、画素部と同様
に、保護絶縁膜上に導電膜が設けられていない構造である。
次に、図４５に、本実施例で作製した液晶表示装置が表示した画像を撮影した図を示す
。図４５に示すように、本実施例で作製した液晶表示装置は、高画質な画像を表示するこ
とができる。

Claims (6)

  1. トランジスタと、
    画素電極と、
    前記トランジスタ上方及び前記画素電極上方の第１の絶縁膜と、
    前記第１の絶縁膜上方の第２の絶縁膜と、
    前記第２の絶縁膜上方のコモン電極と、
    前記コモン電極上方の液晶層と、を有し、
    前記トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、酸化物半導体膜と、を有し、
    前記画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記画素電極は、前記第２の絶縁膜と接する領域を有し、
    前記画素電極は、前記酸化物半導体膜と同層であることを特徴とする液晶表示装置。
  2. トランジスタと、
    画素電極と、
    前記トランジスタ上方及び前記画素電極上方の第１の絶縁膜と、
    前記第１の絶縁膜上方の第２の絶縁膜と、
    前記第２の絶縁膜上方のコモン電極と、
    前記コモン電極上方の液晶層と、を有し、
    前記トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、酸化物半導体膜と、を有し、
    前記画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記画素電極は、前記第２の絶縁膜と接する領域を有し、
    前記画素電極は、前記酸化物半導体膜と同じ金属元素を有することを特徴とする液晶表示装置。
  3. トランジスタと、
    画素電極と、
    前記トランジスタ上方及び前記画素電極上方の第１の絶縁膜と、
    前記第１の絶縁膜上方の第２の絶縁膜と、
    前記第２の絶縁膜上方のコモン電極と、
    前記コモン電極上方の液晶層と、を有し、
    前記トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、酸化物半導体膜と、を有し、
    前記画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記画素電極は、前記第２の絶縁膜と接する領域を有し、
    前記画素電極及び前記酸化物半導体膜は、第１の膜を加工する工程を経て形成されたものであることを特徴とする液晶表示装置。
  4. トランジスタと、
    画素電極と、
    前記トランジスタ上方及び前記画素電極上方の第１の絶縁膜と、
    前記第１の絶縁膜上方の第２の絶縁膜と、
    前記第２の絶縁膜上方のコモン電極と、
    前記コモン電極上方の液晶層と、を有し、
    前記トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、酸化物半導体膜と、を有し、
    前記画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記画素電極は、前記第２の絶縁膜と接する領域を有し、
    前記酸化物半導体膜は、前記ゲート絶縁膜と前記ソース電極又は前記ドレイン電極とに挟まれる領域を有し、
    前記画素電極は、前記ゲート絶縁膜と前記ソース電極又は前記ドレイン電極とに挟まれる領域を有することを特徴とする液晶表示装置。
  5. トランジスタと、
    画素電極と、
    前記トランジスタ上方及び前記画素電極上方の第１の絶縁膜と、
    前記第１の絶縁膜上方の第２の絶縁膜と、
    前記第２の絶縁膜上方のコモン電極と、
    前記コモン電極上方の液晶層と、を有し、
    前記トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、酸化物半導体膜と、を有し、
    前記画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記画素電極は、前記第２の絶縁膜と接する領域を有し、
    前記ゲート絶縁膜は、前記酸化物半導体膜と接する領域と、前記画素電極と接する領域と、を有し、
    前記ソース電極又は前記ドレイン電極は、前記酸化物半導体膜と接する領域と、前記画素電極と接する領域と、を有することを特徴とする液晶表示装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第２の絶縁膜は、窒素を有することを特徴とする液晶表示装置。
JP2014109708A 2012-08-03 2014-05-28 液晶表示装置 Active JP5636519B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014109708A JP5636519B2 (ja) 2012-08-03 2014-05-28 液晶表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012173349 2012-08-03
JP2012173349 2012-08-03
JP2012178941 2012-08-10
JP2012178941 2012-08-10
JP2012188093 2012-08-28
JP2012188093 2012-08-28
JP2014109708A JP5636519B2 (ja) 2012-08-03 2014-05-28 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013158663A Division JP2014063141A (ja) 2012-08-03 2013-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2014194573A true JP2014194573A (ja) 2014-10-09
JP5636519B2 JP5636519B2 (ja) 2014-12-03

Family

ID=50024603

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013158663A Withdrawn JP2014063141A (ja) 2012-08-03 2013-07-31 半導体装置
JP2014109708A Active JP5636519B2 (ja) 2012-08-03 2014-05-28 液晶表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013158663A Withdrawn JP2014063141A (ja) 2012-08-03 2013-07-31 半導体装置

Country Status (7)

Country Link
US (2) US9449996B2 (ja)
JP (2) JP2014063141A (ja)
KR (2) KR20150040873A (ja)
CN (2) CN104508549B (ja)
DE (2) DE112013007566B3 (ja)
TW (2) TWI652828B (ja)
WO (1) WO2014021356A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI679772B (zh) 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI749810B (zh) 2013-08-28 2021-12-11 日商半導體能源研究所股份有限公司 顯示裝置
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102448479B1 (ko) 2013-09-13 2022-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
WO2015060203A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6556998B2 (ja) * 2013-11-28 2019-08-07 株式会社半導体エネルギー研究所 表示装置
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN104881161B (zh) 2014-02-27 2017-12-01 财团法人工业技术研究院 触控面板
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
US10228729B2 (en) 2014-03-12 2019-03-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
TWI655442B (zh) 2014-05-02 2019-04-01 日商半導體能源研究所股份有限公司 輸入／輸出裝置
JP2017526177A (ja) 2014-08-01 2017-09-07 オーソゴナル，インコーポレイテッド 素子のフォトリソグラフパターン化方法
US10580987B2 (en) 2014-08-01 2020-03-03 Orthogonal, Inc. Photolithographic patterning of organic electronic devices
EP3175496B1 (en) 2014-08-01 2021-06-16 Orthogonal Inc. Photolithographic patterning of organic electronic devices
JP6792547B2 (ja) 2014-08-01 2020-11-25 オーソゴナル，インコーポレイテッド 素子のフォトリソグラフパターン化方法
WO2016035627A1 (ja) * 2014-09-02 2016-03-10 シャープ株式会社 半導体装置及び半導体装置の製造方法
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
CN104280951A (zh) * 2014-09-23 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104538358A (zh) * 2015-01-13 2015-04-22 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
US10146346B2 (en) * 2015-01-27 2018-12-04 Innolux Corporation Touch display device with capacitor having large capacitance
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN113314545A (zh) 2015-04-20 2021-08-27 株式会社半导体能源研究所 半导体装置及电子设备
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
KR20240014632A (ko) 2015-05-22 2024-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN107077639A (zh) 2015-10-23 2017-08-18 株式会社半导体能源研究所 半导体装置及电子设备
TWI731863B (zh) * 2016-06-30 2021-07-01 聯華電子股份有限公司 氧化物半導體電晶體以及其製作方法
US10056463B2 (en) 2016-06-30 2018-08-21 United Microelectronics Corp. Transistor and manufacturing method thereof
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
JP2019197128A (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 表示装置
WO2022160115A1 (en) * 2021-01-27 2022-08-04 Huawei Technologies Co., Ltd. Semiconductor device, method of manufacturing the same, and display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
KR20040012208A (ko) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
US20040183978A1 (en) * 2003-03-20 2004-09-23 Hun Jeoung Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
JP2007298976A (ja) * 2006-04-06 2007-11-15 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置、並びに電子機器
JP2008009425A (ja) * 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP2010243741A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP2011054949A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2682997B2 (ja) * 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
KR100265573B1 (ko) * 1997-06-25 2000-09-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
WO1999010862A1 (fr) * 1997-08-21 1999-03-04 Seiko Epson Corporation Afficheur a matrice active
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001051300A (ja) * 1999-08-10 2001-02-23 Toshiba Corp 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4801242B2 (ja) * 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002359252A (ja) * 2000-09-29 2002-12-13 Toshiba Corp 平面表示装置及びその製造方法
TWI247182B (en) 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002323698A (ja) 2001-04-25 2002-11-08 Kyocera Corp 半透過型液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100689316B1 (ko) * 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008032855A (ja) 2006-07-26 2008-02-14 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR20090104730A (ko) * 2008-03-31 2009-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8039842B2 (en) * 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011004755A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
BR112012001655A2 (pt) 2009-07-24 2017-06-13 Sharp Kk método de fabricação de substrato de transistor de filme fino
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102484135B (zh) 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011132351A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2012018970A (ja) 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
TWI412856B (zh) * 2010-07-29 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板之薄膜電晶體基板與其製作方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
KR101758783B1 (ko) 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
KR101881895B1 (ko) 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
KR20040012208A (ko) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
US20040183978A1 (en) * 2003-03-20 2004-09-23 Hun Jeoung Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
JP2007298976A (ja) * 2006-04-06 2007-11-15 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置、並びに電子機器
JP2008009425A (ja) * 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP2010243741A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP2011054949A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012083738A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
US20160336355A1 (en) 2016-11-17
US20140034954A1 (en) 2014-02-06
US9449996B2 (en) 2016-09-20
TWI595667B (zh) 2017-08-11
TW201411854A (zh) 2014-03-16
CN104508549B (zh) 2018-02-06
KR102354212B1 (ko) 2022-01-20
JP5636519B2 (ja) 2014-12-03
TW201733132A (zh) 2017-09-16
WO2014021356A1 (en) 2014-02-06
CN104508549A (zh) 2015-04-08
TWI652828B (zh) 2019-03-01
KR20210025703A (ko) 2021-03-09
KR20150040873A (ko) 2015-04-15
JP2014063141A (ja) 2014-04-10
DE112013007566B3 (de) 2018-02-22
CN108054175A (zh) 2018-05-18
DE112013003841T5 (de) 2015-04-30
US9941309B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
JP5636519B2 (ja) 液晶表示装置
JP6746727B2 (ja) 表示装置
JP6690042B2 (ja) 半導体装置
JP7123113B2 (ja) 表示装置
JP6691173B2 (ja) 半導体装置
JP6247476B2 (ja) 半導体装置
JP6320084B2 (ja) 半導体装置の駆動方法
JP2022058513A (ja) 表示装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5636519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250