JP6320084B2 - 半導体装置の駆動方法 - Google Patents

Description

本明細書などで開示する発明は半導体装置の駆動方法に関する。

近年、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などのフラットパネルディスプレイが広く普及してきている。液晶ディスプレイなどの表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的に接続された液晶素子と、当該液晶素子と並列に接続された保持容量とが設けられている。

トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。

また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。

表示装置において、保持容量は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など遮光性を有する導電膜で形成されていること多い。

保持容量の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができ、表示装置の消費電力の低減が望める。

例えば、保持容量の電荷容量を大きくするためには、保持容量の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。

そこで、透光性を有する材料で構成された透光性を有する保持容量を、表示装置に設けることで、開口率を低減させることなく、所望の電荷容量を確保することを可能にする技術が開示されている（特許文献３参照）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１２−８３７３８号公報

特許文献３で開示されている液晶表示装置の保持容量は、一方の電極に透光性を有する半導体膜（具体的には酸化物半導体膜）を用い、他方の電極に透光性を有する導電膜（具体的には画素電極）を用い、保持容量を構成する誘電体膜に透光性を有する絶縁膜を用いており、当該保持容量はＭＯＳキャパシタ構造の保持容量である。液晶表示装置において、容量線と透光性を有する半導体膜とが電気的に接続されている場合、当該保持容量を動作させるためにビデオ信号の電位よりも低い電位が当該容量線に与えられる。

つまり、表示装置を駆動させているとき、保持容量の他方の電極である画素電極の電位は、常に容量線の電位（一方の電極である酸化物半導体膜の電位）より高い電位となっている。別言すると、画素電極には常に正バイアスが加わっていることになる。

保持容量の一方の電極として酸化物半導体を用いる場合、正バイアスによって保持容量の電気特性が変動し、例えばＭＯＳキャパシタ構造を有する保持容量のしきい値電圧がプラス方向にシフトするため、保持容量が経時的に安定して動作しない可能性がある。それゆえ、表示装置も経時的に安定して動作しない可能性がある。

そこで、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。また、本発明の一態様は、信頼性の高い半導体装置の動作方法を提供することを課題の一とする。

例えば、上記のようなＭＯＳキャパシタ構造の保持容量を有する半導体装置（表示装置）において、保持容量を経時的に安定させて動作させる方法を提供することを課題の一とする。

また、保持容量を経時的に安定させて動作させることができる半導体装置の作製方法を提供することを課題の一とする。

上記課題を鑑みて、本発明の一態様では、透光性を有するＭＯＳキャパシタ構造の保持容量を備え、当該保持容量の一方の電極として機能する透光性を有する半導体膜が容量線と電気的に接続されている半導体装置において、画像が表示されていない期間にあっては、保持容量のしきい値電圧のプラス方向のシフトを抑制する手段を行う。例えば、保持容量の他方の電極として機能する画素電極に負バイアスを加えることで、保持容量のしきい値電圧のプラス方向のシフトを抑制する。

より具体的には、例えば以下の駆動方法によって半導体装置を駆動する。

本発明の一態様は、トランジスタと、保持容量と、トランジスタ及び保持容量と電気的に接続された表示素子と、を含む画素を複数備える画素部を有し、保持容量は、容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、トランジスタを介して信号線から所定の電位が供給され、他方の電極として機能する画素電極と、一方の電極及び他方の電極の間に設けられた誘電体膜と、を有し、画素部に画像が表示される期間にあっては、トランジスタのゲート電極として機能する領域を有する走査線に、トランジスタのしきい値電圧以上の電位を供給してトランジスタを導通状態にし、信号線から画素電極に所定の電位を供給し、容量線に、前記画素電極と前記容量線との電位差が前記保持容量のしきい値電圧以上となる電位を供給し、画素電極と容量線との電位差を保持容量に一定期間保持し、表示素子を介して画像を画素部に表示し、画像の表示が停止される期間にあっては、画像の表示を停止した後、容量線に、信号線から画素電極に供給される所定の電位よりも高い電位を一定期間供給することを特徴とする半導体装置の駆動方法である。

液晶素子及び光源を有する半導体装置においても、上記駆動方法を適用することができる。そこで、本発明の一態様は、トランジスタと、保持容量と、トランジスタ及び保持容量と電気的に接続された液晶素子と、を含む画素を複数備える画素部と、液晶素子を通過して画素部に光を照射する光源と、を有し、保持容量は、容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、トランジスタを介して信号線から所定の電位が供給され、他方の電極として機能する画素電極と、一方の電極及び他方の電極の間に設けられた誘電体膜と、を有し、液晶素子は、画素電極及び透光性を有する半導体膜間に配置された液晶を含み、画素部に画像が表示される期間にあっては、光源を点灯し、トランジスタのゲート電極として機能する領域を有する走査線に、トランジスタのしきい値電圧以上の電位を供給してトランジスタを導通状態にし、信号線から画素電極に所定の電位を供給し、容量線に、前記画素電極と前記容量線との電位差が前記保持容量のしきい値電圧以上となる電位を供給し、画素電極と容量線との電位差を保持容量に一定期間保持し、液晶素子を介して画像を画素部に表示し、画像の表示が停止される期間にあっては、光源を消灯して画像の表示を停止した後、容量線に、信号線から画素電極に供給される所定の電位よりも高い電位を一定期間供給することを特徴とする半導体装置の駆動方法である。

また、上記駆動方法において、電源電位の供給を停止している期間は、容量線の電位を、画素電極に供給していた電位よりも高電位に保持することが好ましい。特に、少なくとも保持容量のしきい値電圧分以上は高電位にすることが好ましい。このようにすることで、保持容量の一方の電極が、意図的に導電性を向上させていない透光性を有する半導体膜である場合、画像の表示が停止される期間は、ＭＯＳキャパシタ構造である保持容量の他方の電極である画素電極に負バイアスを加えることができることから、当該保持容量のしきい値電圧をマイナス方向にシフトさせる状態となるため、経時的に安定して保持容量を動作させることができる。従って、半導体装置を経時的に安定して動作させることができる。

なお、本明細書などにおいて、保持容量のしきい値電圧とは、透光性を有する半導体膜と画素電極とその間に設けられる絶縁膜によって構成される、ＭＯＳキャパシタ構造を有する保持容量において、当該透光性を有する半導体膜にキャリアが蓄積され、電荷容量が増加する電圧をいう。

上記半導体装置において、画像の表示が停止される期間だけではなく、半導体装置の電源を遮断する前にも、容量線に、信号線から画素電極に供給される所定の電位よりも高い電位を一定期間供給することが好ましい。このようにすることで、再度、半導体装置の電源を投入した後も当該半導体装置を安定に動作させることができる。

また、表示素子に液晶素子を用いる場合、電源電位の供給を停止している期間に、当該画素電極と対向電極とに電位差が生じていると液晶が応答したままになり、電源電位の供給を停止する前のビデオ信号に対応する画像が薄く残る、液晶の焼き付きという現象が発生する可能性がある。そこで、本発明の一態様の駆動方法では、画像を表示していない期間、特に、容量線の電位を画素電極の電位よりも高くした後は、画素電極の電位と、当該画素電極と対向して設けられる導電膜（対向電極又は共通電極）とを同電位にすることが好ましい。これによって、液晶の焼き付きの発生を抑制することができる。

上記駆動方法において、保持容量が有する透光性を有する半導体膜は、酸化物半導体膜を含むとよい。

また、保持容量は、トランジスタの形成工程を利用することで形成できる。保持容量の一方の電極として機能する透光性を有する半導体膜は、トランジスタの半導体膜と同じ工程で作製される半導体膜を利用することができる。この場合、保持容量の一方の電極として機能する透光性を有する半導体膜は、トランジスタに含まれる透光性を有する半導体膜と同一表面上に形成される。トランジスタの透光性を有する半導体膜には酸化物半導体膜を用いることができる。酸化物半導体膜を用いたトランジスタはオフ電流が低いことから、このような構成とすることで半導体装置の消費電力を低減することができる。

なお、以下において、トランジスタの半導体膜及び保持容量が有する、透光性を有する半導体膜は、酸化物半導体膜として記載する。

また、保持容量の誘電体膜は、トランジスタの酸化物半導体膜上に設けられる絶縁膜を適用することができ、保持容量の他方の電極として機能する画素電極は、トランジスタと電気的に接続されている。保持容量は透光性を有するため、このような構成とすることで、画素において、トランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができる。従って、本発明の一態様によって、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができる。また、開口率を向上することによって表示品位の優れた半導体装置を得ることができる。

本発明の一態様である半導体装置において、保持容量の一方の電極として機能する酸化物半導体膜は、キャリア密度を増大させ、導電率を増大させることが好ましい。これによって、ＭＯＳキャパシタ構造である保持容量のしきい値電圧をマイナス方向にシフトさせることができ、経時的に安定して保持容量を動作させることができる。

例えば、可視光、紫外線及びＸ線などの電磁波を照射することで、保持容量の一方の電極として機能する酸化物半導体膜のキャリア密度を増大させ、導電率を増大させることができる。なお、トランジスタの酸化物半導体膜には電磁波が照射されないようにすることが好ましく、トランジスタの平面図において、トランジスタのゲート電極の領域を、チャネル形成領域を有する酸化物半導体膜よりも大きく設け、トランジスタが設けられる基板の裏面から電磁波を照射することが好ましい。または、トランジスタが設けられる基板の表面側から電磁波を照射する場合は、トランジスタが設けられる領域に電磁波を遮るマスクを設ける。

また、保持容量の酸化物半導体膜のキャリア密度を増大させ（ｎ型化させ）、導電率を増大させるには、電磁波を照射する以外に以下の方法がある。例えば、水素、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上の元素を酸化物半導体膜に添加する方法である。上記元素を酸化物半導体膜に添加する方法としては、イオン注入法又はイオンドーピング法などがあり、酸化物半導体膜を上記元素含むプラズマに曝すことでも上記元素を添加することができる。

また、保持容量の酸化物半導体膜に窒化絶縁膜が接することで、当該酸化物半導体膜のキャリア密度を増大させ（ｎ型化させ）、導電率を増大させることができる。窒化絶縁膜と酸化物半導体膜が接することで、窒化絶縁膜と酸化物半導体膜の界面に欠陥準位（界面準位）の生成される、又は窒化絶縁膜に含まれる窒素が酸化物半導体膜に拡散することになり、酸化物半導体膜の導電率が増大する。

このように、保持容量の酸化物半導体膜に窒化絶縁膜が接する構造とすることで、イオン注入法又はイオンドーピング法など、上記元素を添加する工程を省略することができ、半導体装置の歩留まりを向上させ、作製コストを低減することができる。

保持容量において、導電率を増大させた酸化物半導体膜の導電率は、１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とする。

上記より、保持容量の酸化物半導体膜の導電性を増大させることで、当該酸化物半導体膜を保持容量の一方の電極として十分且つ容易に機能させることができる。

なお、キャリア密度を増大させ（ｎ型化させ）、導電率を増大した酸化物半導体膜は、導電膜（透明導電膜）としての機能を有する。但し、本明細書等では便宜上、酸化物半導体膜と表記するものとする。

また、保持容量の一方の電極として機能する透光性を有する半導体膜に、導電率を増大させた酸化物半導体膜を適用する場合、当該酸化物半導体膜の導電率によって保持容量のしきい値電圧のマイナスシフト量が異なる。それゆえ、保持容量のしきい値電圧が大きくマイナスシフトしている場合、保持容量の他方の電極として機能する画素電極には必ずしも負バイアスを加えなくてもよい。本発明の一態様である半導体装置の駆動方法のように、画像の表示を停止する期間において、一定期間、容量線の電位をビデオ信号の電位よりも高くしておけばよい。このようにすることで、保持容量のしきい値電圧のプラスシフト量を低減することができ、しきい値電圧の変動を抑制することができる。従って、半導体装置を経時的に安定して動作させることができる。

なお、本発明の一態様は、上記半導体装置の駆動方法だけでなく、上記半導体装置、及び上記半導体装置を作製する作製方法も含まれる。

本発明の一態様によって、ＭＯＳキャパシタ構造の保持容量を有する半導体装置において、当該保持容量を経時的に安定させて動作させる方法、または、安定に動作させることができる保持容量を有する半導体装置の作製方法を提供することができる。また、本発明の一態様より、開口率が高く、電荷容量を大きくした保持容量を有し、消費電力を低減した半導体装置を提供することができる。

半導体装置を示す図、及び画素の回路図。 半導体装置に含まれる保持容量の電圧と容量の関係を示す図。 半導体装置に含まれる保持容量の動作方法を説明する図。 半導体装置に含まれる保持容量の動作方法を説明する図。 半導体装置に含まれる保持容量の電圧と容量の関係を示す図。 半導体装置の画素を示す上面図。 半導体装置の画素を示す断面図。 半導体装置の画素の作製方法を示す断面図。 半導体装置の画素の作製方法を示す断面図。 半導体装置の画素を示す上面図。 半導体装置の画素を示す断面図。 半導体装置の画素を示す断面図。 半導体装置の画素を示す上面図。 半導体装置の画素を示す断面図。 半導体装置の画素を示す上面図。 半導体装置の画素を示す断面図。 半導体装置の画素を示す上面図。 半導体装置の画素を示す上面図。 半導体装置の画素を示す断面図。 半導体装置の画素の作製方法を示す断面図。 半導体装置の画素の作製方法を示す断面図。 半導体装置の画素を示す断面図。 半導体装置の画素に適用できるトランジスタを示す断面図。 半導体装置を示す上面図。 半導体装置を示す断面図。 半導体装置の走査線駆動回路の一部を示す上面図及び断面図。 半導体装置の共通接続部を示す上面図及び断面図。 半導体装置を用いた電子機器を説明する図。 半導体装置を用いた電子機器を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

本明細書などにおいて、第１、第２などとして付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書などにおいて発明を特定するための事項として固有の名称を示すものではない。

また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。

また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は、フォトリソグラフィ処理で形成したマスクは除去するものとする。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及び半導体装置の駆動方法について、図面を用いて説明する。なお、本実施の形態では、本発明の一態様である半導体装置を液晶表示装置として説明する。

〈半導体装置の構成〉
図１（Ａ）に、半導体装置の構成例を示す図を示す。図１（Ａ）に示す半導体装置は、画素部１００と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行又は略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行又は略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１００はマトリクス状に配設された複数の画素１０１を有する。また、走査線１０７に沿って、各々が平行又は略平行に配設されたｍ本の容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行又は略平行にｎ本配設されていてもよい。

各走査線１０７は、画素部１００においてｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１と電気的に接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行又は略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１と電気的に接続される。

図１（Ｂ）は、図１（Ａ）に示す半導体装置が有する画素１０１の回路図の一例である。図１（Ｂ）に示す画素１０１は、走査線１０７及び信号線１０９と電気的に接続されたトランジスタ１０３と、一方の電極が一定の電位を供給する容量線１１５と電気的に接続され、他方の電極がトランジスタ１０３のドレイン電極と電気的に接続された保持容量１０５と、画素電極１２１がトランジスタ１０３のドレイン電極及び保持容量１０５の他方の電極に電気的に接続され、画素電極１２１と対向して設けられる電極（対向電極）が対向電位を供給する配線に電気的に接続された液晶素子１０８と、を有する。

トランジスタ１０３は、酸化物半導体を用いたトランジスタである。トランジスタのチャネル形成領域に酸化物半導体膜１１１を用いると、トランジスタのオフ電流を低減することができる。従って、トランジスタ１０３はオフ電流が低減されたトランジスタである。

保持容量１０５は、一対の電極の間に誘電体膜が設けられており、透光性を有する保持容量である。保持容量１０５はトランジスタ１０３の形成工程を利用して形成することができる。保持容量１０５の一方の電極は、トランジスタ１０３に含まれる酸化物半導体膜１１１と同じ工程で作製される酸化物半導体膜１１９である。酸化物半導体膜１１９に加える電位を制御し、導通状態とさせることで、保持容量１０５の一方の電極として機能する。誘電体膜は、トランジスタ１０３に含まれる酸化物半導体膜１１１上に設けられる透光性を有する絶縁膜である。画素電極１２１は、保持容量１０５の他方の電極として機能する。従って、保持容量１０５は、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタ構造であるといえる。

図２に保持容量１０５のＣＶ曲線を示す。図２において、横軸は画素電極１２１の電位（Ｖｐ）と容量線１１５の電位（Ｖｃ）との電位差（Ｖｐ−Ｖｃ）を表し、縦軸は当該電位差に対する容量（Ｃ）を表している。図２（Ａ）は、保持容量１０５に含まれる酸化物半導体膜１１９を、意図的にキャリア密度を増大させる（すなわち、導電率を増大させる）ことなく、トランジスタ１０３に含まれる酸化物半導体膜１１１と同じ形成工程で形成することで、酸化物半導体膜１１９と酸化物半導体膜１１１が同等のキャリア密度を有する場合のＣＶ曲線である。保持容量１０５は、画素電極１２１と容量線１１５との電位差（Ｖｐ−Ｖｃ）が、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）以上になることで、十分に充電される。

また、保持容量１０５の酸化物半導体膜１１９は、キャリア密度を増大させ（ｎ型化させ）、導電率を増大させた酸化物半導体膜とすることもできる。その場合、図２（Ｂ）のように、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）はマイナスシフトする。

なお、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ）の際の電圧の周波数が、半導体装置のフレーム周波数より小さい場合において、図２（Ａ）、図２（Ｂ）で示すようなＣＶ曲線となる。

液晶素子１０８は、液晶の光学的変調作用によって、光の透過又は非透過を制御する素子である。液晶は、画素電極１２１と、対向電極との間に配置される。なお、液晶の光学的変調作用は、液晶にかかる電界（縦方向の電界又は斜め方向の電界を含む。）によって制御される。なお、画素電極が形成される基板に対向電極（共通電極ともいう。）が形成されてもよく、この場合、液晶にかかる電界は横方向の電界となる。

走査線駆動回路１０４及び信号線駆動回路１０６は、論理回路部と、スイッチ部又はバッファ部とに大別される。走査線駆動回路１０４及び信号線駆動回路１０６の詳細な構成については省略するが、走査線駆動回路１０４及び信号線駆動回路１０６にはトランジスタが含まれている。

なお、走査線駆動回路１０４及び信号線駆動回路１０６の一方又は双方は、トランジスタ１０３の形成工程を利用して形成されるトランジスタを含んでもよい。つまり、走査線駆動回路１０４及び信号線駆動回路１０６の一方又は双方は、トランジスタ１０３及び画素電極１２１が設けられる基板に設けることができる。このように、走査線駆動回路１０４及び信号線駆動回路１０６一方又は双方を当該基板に一体形成することで、半導体装置の部品点数を削減することができ、作製コストを低減することができる。

保持容量１０５は透光性を有するため、画素１０１のトランジスタ１０３が形成される箇所以外の領域に大きく（大面積に）形成することができる。従って、図１に示した半導体装置は、開口率を高めつつ、電荷容量を増大させた半導体装置である。また、表示品位の優れた半導体装置である。例えば、本発明の一態様である半導体装置において、画素密度を３００ｐｐｉ以上（具体的には３００ｐｐｉ以上３３０ｐｐｉ以下程度）とする場合、画素の開口率を５０％以上、さらには画素の開口率を５５％以上、さらには画素の開口率を６０％以上にすることができる。また、本発明の一態様は、従来の半導体装置よりも画素の開口率が高められた半導体装置である。

ここで、本発明の一態様の半導体装置の駆動方法について説明する。以下では、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）が、０Ｖより大きい場合（図２（Ａ）で示すＣＶ曲線を描く場合）と、０Ｖ以下の場合（図２（Ｂ）で示すＣＶ曲線を描く場合）についてそれぞれ説明する。

〈保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）が、０Ｖより大きい場合〉
本発明の一態様の半導体装置は、ＭＯＳキャパシタ構造の保持容量１０５を有していることから、保持容量１０５を動作させる際、保持容量１０５の一方の電極として機能する酸化物半導体膜１１９に加える電位は以下のようにする。

画素電極１２１の電位（Ｖｐ）は、信号線１０９に入力されるビデオ信号の中心電位を基準としてプラス電位方向及びマイナス電位方向に変動する。ここで、画素電極１２１がとりうる最も低い電位をＶｐ_＿ｍｉｎとし、最も高い電位をＶｐ_＿ｍａｘとする。保持容量１０５を動作させるためには、保持容量１０５を動作させる期間（画素部１００に画像を表示している期間）において、酸化物半導体膜１１９の電位（換言すると、容量線１１５の電位（Ｖｃ））を、画素電極１２１がとりうる最も低い電位Ｖｐ_＿ｍｉｎよりも保持容量１０５（ＭＯＳキャパシタ）のしきい値電圧（Ｖｔｈ_＿１０５）分以上低くしておく必要がある（図３（Ａ）参照）。

保持容量１０５に含まれる酸化物半導体膜１１９とトランジスタ１０３の酸化物半導体膜１１１は同じ工程で作製される酸化物半導体膜であるため、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）はトランジスタ１０３のしきい値電圧（Ｖｔｈ_＿１０３）と同等の値を示す。よって、保持容量１０５を動作させる期間には、酸化物半導体膜１１９の電位を、画素電極１２１の電位（Ｖｐ）よりも（例えば、画素電極１２１のとりうる最も低い電位Ｖｐ_＿ｍｉｎよりも）、トランジスタ１０３のしきい値電圧（Ｖｔｈ_＿１０３）分以上低くしておけばよい。このようにすることで、保持容量１０５を動作させる期間において、酸化物半導体膜１１９を常に導通状態にさせておくことができ、保持容量１０５を常に動作させておくことができる。

なお、図３（Ａ）において、走査線１０７に供給される電位のうち、最も低い電位をＧＶｓｓとし、最も高い電位をＧＶｄｄとする。

また、図３（Ａ）で示すように、保持容量１０５のしきい値電圧Ｖｔｈ_＿１０５が０Ｖよりも大きい場合には、保持容量１０５を動作させる期間は、画素電極１２１の電位（Ｖｐ）は酸化物半導体膜１１９の電位（すなわち、容量線１１５の電位（Ｖｃ））より高い。つまり、当該期間において、画素電極１２１には正バイアスが加わることになり、保持容量１０５のしきい値電圧Ｖｔｈ_＿１０５がプラスシフトする。保持容量１０５のしきい値電圧がプラスシフトすると、保持容量１０５を動作させるために容量線１１５に加える電位の選択幅が狭くなり、経時的に安定して保持容量１０５を動作させることが難しくなる。なお、本明細書などにおいて、「正バイアス」とは、酸化物半導体膜１１９（容量線１１５）の電位を基準としている。

そこで、本発明の一態様の半導体装置の駆動方法においては、保持容量１０５を動作させていない期間（例えば、液晶表示装置である半導体装置のバックライトなどの光源を消すとき）、又は液晶表示装置の電源を遮断するときなど、半導体装置に画像を表示していない期間に、画素電極１２１に負バイアスを印加する。これによって、当該期間に保持容量１０５のしきい値電圧Ｖｔｈ_＿１０５をマイナスシフトさせることができる。従って、保持容量１０５を動作させるために容量線１１５に加える電位の選択幅が狭くなることを抑制し、経時的に安定して保持容量１０５を動作させることができる。なお、本明細書などにおいて、「負バイアス」とは、酸化物半導体膜１１９（容量線１１５）の電位を基準としている。

具体的には、画素部１００に画像を表示していない期間に、図３（Ｂ）に示すシーケンスに従って半導体装置を駆動させることで、当該期間に画素電極１２１に負バイアスを加えることができる。

図３（Ｂ）において、画素部１００に画像を表示している期間は、図３（Ａ）に示したように、容量線１１５の電位（Ｖｃ）を、画素電極１２１の電位（Ｖｐ）よりも保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）分以上低くする。なお、図３（Ｂ）において、ｖｓｙｎｃ（ＧＳＰ）は、垂直同期信号であり、半導体装置のフレームレートに相当する。

その後、画像の表示を停止する期間は、始めにバックライトなどの光源をオフし、容量線１１５の電位（Ｖｃ）を画素電極１２１の電位（Ｖｐ）よりも（例えば、画素電極１２１のとりうる最も高い電位Ｖｐ_＿ｍａｘよりも）、一定期間高電位にする（図３（Ｂ）参照）。特に、容量線１１５の電位（Ｖｃ）を画素電極１２１の電位（Ｖｐ）よりも保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）分以上高い電位にすることが好ましい。このようにすることで、画素電極１２１に一定期間負バイアスを加えることができる。

または、画像の表示を停止する期間（バックライトなどの光源をオフした後）は、ビデオ信号の中心電位はコモン電位（共通電位）などの一定の電位とすることが多いため、容量線１１５の電位（Ｖｃ）はコモン電位（共通電位）などの一定の電位よりも高電位にしてもよい。

容量線１１５の電位（Ｖｃ）を画素電極１２１の電位（Ｖｐ）よりも高電位にした後も、保持容量１０５の酸化物半導体膜１１９と画素電極１２１との間には電位差が生じていることから、当該電位差に応じて液晶素子１０８の液晶が応答している。そして、トランジスタ１０３は、オフ電流が極めて低減されたトランジスタであり、容量線１１５の電位（Ｖｃ）を一定に制御していることから、保持容量１０５に充電された電荷はリークしないため、常に液晶素子１０８の液晶は応答していることになる。よって、容量線１１５の電位（Ｖｃ）を画素電極１２１の電位（Ｖｐ）よりも高電位にする直前の画素電極１２１の電位（ビデオ信号）に対応する画像が薄く残る、液晶の焼き付きという現象が発生する可能性がある。

そこで、容量線１１５の電位（Ｖｃ）を画素電極１２１の電位（Ｖｐ）よりも高電位にした以降のフレーム（期間Ｔ１Ｔ２）では、画素電極１２１と対向電極との電位差を無くす、例えば、画素電極１２１の電位及び対向電極の電位を同電位にすることが好ましい。これによって、液晶の焼き付きを抑制することができる。

〈保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）が、０Ｖ以下の場合〉
図２（Ｂ）で示したように、保持容量１０５の酸化物半導体膜１１９のキャリア密度を増大させ（ｎ型化させ）、導電率を増大させた酸化物半導体膜とする場合、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）はマイナスシフトする。容量線１１５に加える電位（Ｖｃ）は、ＧＶｓｓ以上（Ｖｐ_＿ｍｉｎ−Ｖｔｈ_＿１０５）以下であるため、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）がマイナスシフトすると、容量線１１５に加える電位（Ｖｐ）の選択幅を広げることができるため好ましい。

なお、保持容量１０５は、酸化物半導体膜１１９のキャリア密度の増大の程度によって、しきい値電圧（Ｖｔｈ_＿１０５）のマイナス方向へのシフト量は変動する。

例えば、酸化物半導体膜１１９のキャリア密度によっては、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）を０Ｖよりも小さくすることができる。その場合、酸化物半導体膜１１９の電位（換言すると、容量線１１５の電位（Ｖｃ））を、画素電極１２１がとりうる最も低い電位（Ｖｐ_＿ｍｉｎ）よりも高くすることもできる。または、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）が大きな負の値を示す場合、図４のように、容量線１１５の電位（Ｖｃ）は画素電極１２１がとりうる最も高い電位（Ｖｐ_＿ｍａｘ）よりも高くすることができる。

また、酸化物半導体膜１１９のキャリア密度の増大の程度が大きく、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）がマイナス方向に大きくシフトしている場合、容量線１１５の電位（Ｖｃ）を画素電極１２１の電位（Ｖｐ）よりも高電位にしても、常に、画素電極１２１に負バイアスが加わるとは限らない。その場合、画素電極１２１に負バイアスが加わるようにするためには、容量線１１５の電位（Ｖｃ）を、画素電極１２１と容量線１１５との電位差（Ｖｐ−Ｖｃ）が保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）よりも低くなる電位にする必要がある（図５（Ａ）参照）。

なお、図５は、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）がマイナス方向にシフトしている場合のＣＶ曲線である。図５において、横軸は画素電極１２１と容量線１１５との電位差（Ｖｐ−Ｖｃ）を表し、縦軸は当該電位差に対する容量（Ｃ）を表している。

保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）がマイナス方向に大きくシフトしている場合、容量線１１５に加える電位を、走査線１０７に供給される最も低い電位（ＧＶｓｓ）、及び最も高い電位（ＧＶｄｄ）をもとに生成することが困難な場合がある。そして、容量線１１５に加える電位を、走査線駆動回路１０４及び信号線駆動回路１０６に加わる最大電位及び最小電位をもとに生成することが困難な場合がある。その場合、容量線１１５に加える電位を別途生成する電源生成回路を用いる必要がある。

ただし、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）があらかじめマイナス方向に大きくシフトしているのであれば、画素電極１２１に正バイアスが加わる形態としてもよい（図５（Ｂ）参照）。この場合、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）はプラス方向にシフトすることになるが、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）はあらかじめマイナス方向に大きくシフトしていることから、しきい値電圧（Ｖｔｈ_＿１０５）のプラスシフト量は低減され、経時的に安定して保持容量１０５を動作させることができる。従って、本発明の一態様である半導体装置は、容量線１１５に加える電位を別途生成する電源生成回路を設けなくてもよい。なお、当該電源生成回路を設ければ、保持容量１０５のしきい値電圧（Ｖｔｈ_＿１０５）がマイナス方向に大きくシフトしている場合も画素電極１２１に負バイアスを加えることができる。

また、本発明の一態様において、半導体装置の電源を遮断する前も、容量線１１５の電位（Ｖｃ）を画素電極１２１の電位（Ｖｐ）よりも一定期間高電位にすることが好ましい。このようにすることで、再度、半導体装置の電源を投入した後も当該半導体装置を安定に動作させることができる。

上記より、本発明の一態様である駆動方法を用いることで、ＭＯＳキャパシタ構造の保持容量を有する半導体装置（表示装置）において、当該保持容量を経時的に安定させて動作させることができる。

〈半導体装置の上面構造及び断面構造〉
次いで、半導体装置の具体的な構造について説明する。ここでは、画素１０１を例に説明する。画素１０１の上面図を図６に示す。なお、図６は、図面の明瞭化のため、当該半導体装置の構成要素（例えば、液晶素子１０８など）の一部を省略している。

図６において、走査線１０７は、信号線１０９に略直交する方向（図中左右方向）に延伸して設けられている。信号線１０９は、走査線１０７に略直交する方向（図中上下方向）に延伸して設けられている。容量線１１５は、走査線１０７と平行方向に延伸して設けられている。なお、走査線１０７及び容量線１１５は、走査線駆動回路１０４（図１（Ａ）参照）と電気的に接続されており、信号線１０９は、信号線駆動回路１０６（図１（Ａ）参照）と電気的に接続されている。

トランジスタ１０３は、走査線１０７及び信号線１０９が交差する領域に設けられている。トランジスタ１０３は、少なくとも、チャネル形成領域を有する酸化物半導体膜１１１と、ゲート電極と、ゲート絶縁膜（図６に図示せず。）と、ソース電極と、ドレイン電極とを含む。

また、走査線１０７はトランジスタ１０３のゲート電極として機能する領域を含み、信号線１０９はトランジスタ１０３のソース電極として機能する領域を含む。導電膜１１３は、トランジスタ１０３のドレイン電極として機能する領域を含み、開口１１７を通じて画素電極１２１と電気的に接続されている。なお、図６において、画素電極１２１はハッチングを省略して図示している。

ゲート電極として機能する領域は、走査線１０７において少なくとも酸化物半導体膜１１１と重畳する領域である。ソース電極として機能する領域は、信号線１０９において少なくとも酸化物半導体膜１１１と重畳する領域である。ドレイン電極として機能する領域は、導電膜１１３において少なくとも酸化物半導体膜１１１と重畳する領域である。なお、以下において、トランジスタ１０３のゲート電極を指し示す場合にも走査線１０７と記載する場合があり、トランジスタ１０３のソース電極を指し示す場合にも信号線１０９と記載する場合がある。トランジスタ１０３のドレイン電極を指し示す場合にも導電膜１１３と記載する場合がある。

また、走査線１０７は、上面形状において端部が半導体膜の端部より外側に位置する。このため、走査線１０７はバックライトからの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１１１に光が照射されず、電気特性の変動を抑制することができる。

保持容量１０５は、走査線１０７と、信号線１０９とで囲まれる領域に設けられている。保持容量１０５は、酸化物半導体膜１１９と、透光性を有する画素電極１２１と、トランジスタ１０３に含まれ、透光性を有する絶縁膜（図６に図示せず。）とで構成されており、保持容量１０５は透光性を有する。また、酸化物半導体膜１１９は、開口１２３に設けられた導電膜１２５を通じて容量線１１５と接していることから、保持容量１０５は容量線１１５と電気的に接続されている。

保持容量は、一対の電極が重畳している面積に応じて蓄積される電荷容量は変化する。一般に、解像度を高くするために画素の大きさを小さくすると、それだけ保持容量の大きさも小さくなり、蓄積できる電荷容量も小さくなる。その結果、液晶素子を十分に動作させることができない可能性がある。しかしながら、保持容量１０５は透光性を有するため、液晶素子１０８が動作する範囲全体に保持容量を形成することができ、画素内にできる限り大きく（大面積に）保持容量を形成することができる。液晶素子を十分に動作させることができる電荷容量を確保できる限り、画素密度を大きく、解像度を高くすることができる。

ここで、酸化物半導体を用いたトランジスタの特徴について記載する。酸化物半導体を用いたトランジスタはｎチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧をマイナス方向に変動させ、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。

そこで、酸化物半導体膜を用いる際、酸化物半導体膜に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する。）は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタがノーマリーオン特性となることを抑制することができ、半導体装置の電気特性及び信頼性を向上させることができる。

トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体膜に含まれる水素（水などの水素化合物を含む。）によっても引き起こされることがある。酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に欠損（酸素欠損ともいえる。）を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。

上記より、トランジスタ１０３の酸化物半導体膜１１１において水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜１１１において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜１１１は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ１０３のオフ電流を増大させることがある。

また、酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜１１１において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、酸化物半導体にシリコン及び炭素などの第１４族元素含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。そこで、酸化物半導体膜を有するトランジスタにおいて、特に、ゲート絶縁膜１２７（図６に図示せず。）と当該酸化物半導体膜１１１の界面において、二次イオン質量分析法により得られるシリコン濃度は、３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは３×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。なお、当該界面において、二次イオン質量分析法により得られる炭素濃度は、３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは３×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

上記より、不純物（水素、窒素、シリコン、炭素、アルカリ金属又はアルカリ土類金属など）をできる限り低減させ、高純度化させた酸化物半導体膜１１１を用いることで、トランジスタ１０３がノーマリーオン特性となることを抑制でき、トランジスタ１０３のオフ電流を極めて低減することができる。従って、本発明の一態様は、良好な電気特性に有する半導体装置であり、信頼性に優れた半導体装置である。なお、高純度化させた酸化物半導体は、真性又は実質的に真性な半導体といえる。

なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、保持容量とトランジスタとを接続して、保持容量に流入又は保持容量から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、保持容量の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。

次いで、図６の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間の断面図を図７に示す。

一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間の断面構造は以下の通りである。基板１０２上に、ゲート電極として機能する領域を含む走査線１０７と、容量線１１５と、が設けられている。走査線１０７上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７と重畳する領域上に酸化物半導体膜１１１が設けられている。ゲート絶縁膜１２７上に酸化物半導体膜１１９が設けられている。酸化物半導体膜１１１上、及びゲート絶縁膜１２７上にソース電極として機能する領域を含む信号線１０９と、ドレイン電極として機能する領域を含む導電膜１１３と、が設けられている。容量線１１５と接しているゲート絶縁膜１２７の一部に、容量線１１５に達する開口１２３が設けられており、開口１２３、ゲート絶縁膜１２７及び酸化物半導体膜１１９上に導電膜１２５が設けられている。ゲート絶縁膜１２７上、信号線１０９上、酸化物半導体膜１１１上、導電膜１１３上、導電膜１２５上、及び酸化物半導体膜１１９上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７には画素電極１２１が設けられている。なお、基板１０２と、走査線１０７及び容量線１１５と、ゲート絶縁膜１２７の間には下地絶縁膜が設けられていてもよい。

また、液晶素子１０８の断面構造は以下の通りである。基板１５０の基板１０２と対向している面の少なくともトランジスタ１０３と重畳する領域に遮光膜１５２が設けられており、遮光膜１５２を覆うように透光性を有する導電膜である対向電極１５４が設けられており、対向電極を覆うように配向膜１５６が設けられている。画素電極１２１及び絶縁膜１３２上に配向膜１５８が設けられている。基板１０２側の絶縁膜１３２及び画素電極１２１上に配向膜１５８が設けられている。液晶１６０は配向膜１５６及び配向膜１５８に接して設けられており、基板１０２及び基板１５０によって挟持されている。

なお、本発明の一態様である半導体装置を液晶表示装置とする場合、バックライトなどの光源、基板１０２側及び基板１５０側にそれぞれ設けられる偏光板などの光学部材（光学基板）、基板１０２と基板１５０とを固定するシール材などが必要となるが、これらについては後述する。

上記より、本実施の形態に示す保持容量１０５において、一対の電極のうち一方の電極は酸化物半導体膜１１９であり、一対の電極のうち他方の電極は画素電極１２１であり、一対の電極の間に設けられた誘電体膜は絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２である。

以下に、上記断面構造の構成要素について詳細を記載する。

基板１０２の材質などに大きな制限はないが、少なくとも、半導体装置の作製工程において行う加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラスなどの無アルカリガラス基板を用いるとよい。また、ステンレス合金などに透光性を有していない基板を用いることもできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、基板１０２として石英基板、サファイア基板、単結晶半導体基板、多結晶半導体基板、化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることもできる。なお、本発明の一態様である半導体装置を透過型の液晶表示装置とする場合、基板１０２は透光性を有する基板を用いる。

走査線１０７及び容量線１１５は、金属膜で形成することが好ましく、代表的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又は積層構造で設ける。

走査線１０７及び容量線１１５の一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。

また、走査線１０７及び容量線１１５の材料として、画素電極１２１に適用可能な透光性を有する導電性材料を用いることができる。なお、本発明の一態様である半導体装置を反射型の表示装置とする場合、画素電極１２１に透光性を有していない導電性材料（例えば金属材料）を用いることができる。その際は基板１０２も透光性を有していない基板を用いることができる。

さらに、走査線１０７及び容量線１１５の材料として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物や、窒素を含むＩｎ−Ｓｎ系酸化物や、窒素を含むＩｎ−Ｇａ系酸化物や、窒素を含むＩｎ−Ｚｎ系酸化物や、窒素を含むＳｎ系酸化物や、窒素を含むＩｎ系酸化物や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有する。これら窒素を含む金属酸化物を当該走査線（ゲート電極）として用いることで、トランジスタ１０３のしきい値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジスタを実現できる。

走査線１０７及び容量線１１５において、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。

また、図６及び図７に示したように、走査線１０７は、酸化物半導体膜１１１を走査線１０７の領域内に設けることが可能な形状として設けることが好ましい。また、走査線１０７は図６のように酸化物半導体膜１１１が設けられる領域において突出した形状とし、酸化物半導体膜１１１を走査線１０７の内側に設けることができるようにすることが好ましい。このようにすることで、基板１０２の走査線１０７が設けられている面とは反対の面（基板１０２の裏面）から照射される光（液晶表示装置においてはバックライトなど光源の光）を、走査線１０７が遮光するため、トランジスタ１０３の電気特性（例えばしきい値電圧など）の変動又は低下を抑制することができる。

ゲート絶縁膜１２７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ系金属酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、酸化物半導体膜１１１との界面特性を向上させるため、ゲート絶縁膜１２７において少なくとも酸化物半導体膜１１１と接する領域は酸化絶縁膜あることが好ましい。

また、ゲート絶縁膜１２７に、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、酸化物半導体膜１１１に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１１１への水素、水などの侵入を防ぐことができる。酸素、水素、水などに対するバリア性を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、窒化シリコン膜などがある。

また、ゲート絶縁膜１２７として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、ハフニウムアルミネート（ＨｆＡｌＯ_ｘ）、窒素を有するハフニウムシリケート、窒素を有するハフニウムアルミネート、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタ１０３のゲートリーク電流を低減できる。

また、ゲート絶縁膜１２７は、以下の積層構造とすることが好ましい。第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に、上記ゲート絶縁膜１２７として適用できる酸化絶縁膜のいずれかを設けた積層構造である。

第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５×１０^２１分子／ｃｍ^３未満、好ましくは３×１０^２１分子／ｃｍ^３以下、さらに好ましくは１×１０^２１分子／ｃｍ^３以下であり、アンモニア分子の脱離量が１×１０^２２分子／ｃｍ^３未満、好ましくは５×１０^２１分子／ｃｍ^３以下、さらに好ましくは１×１０^２１分子／ｃｍ^３以下である窒化絶縁膜を用いることが好ましい。上記第１の窒化シリコン膜及び第２の窒化シリコン膜をゲート絶縁膜１２７の一部として用いることで、ゲート絶縁膜１２７として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、ゲート絶縁膜１２７に含まれる水素及び窒素の、酸化物半導体膜１１１への移動量を低減することが可能である。

なお、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面又はゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性が変動するという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いることで、また、酸化物半導体膜１１１と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。

ゲート絶縁膜１２７の厚さは、５ｎｍ以上４００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。

酸化物半導体膜１１１は、単結晶構造、又は非単結晶構造とすることができる。また、酸化物半導体膜１１１の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上５０ｎｍ以下、より好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることである。

酸化物半導体膜１１１に適用可能な酸化物半導体として、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０３のオフ電流を低減することができる。

酸化物半導体膜１１１に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。又は、ＩｎとＺｎの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性の変動を減らすため、それらと共に、スタビライザーの一又は複数を有することが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。

酸化物半導体膜１１１に適用できる酸化物半導体としては、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧など）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。

酸化物半導体膜１１９は、酸化物半導体膜１１１に適用可能な酸化物半導体を用いることができる。また、酸化物半導体膜１１１を形成すると共に酸化物半導体膜１１９を形成することができることから、酸化物半導体膜１１９は酸化物半導体膜１１１を構成する酸化物半導体の金属元素を含む。

酸化物半導体膜１１９を、キャリア密度を増大させ、導電率を増大した領域を有する酸化物半導体膜とする場合、当該酸化物半導体膜の導電率は１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とすることができる。

上記導電率の酸化物半導体膜としては、導電率を増大させる元素（ドーパント）が含まれている酸化物半導体膜が挙げられる。具体的に、ドーパントとして、水素、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上が含まれている酸化物半導体膜である。また、上記導電率を実現するためには、酸化物半導体膜に含まれるドーパント濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３以上１×１０^２２ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

上記より、酸化物半導体膜１１９を、キャリア密度を増大させ、導電率を増大した領域を有する酸化物半導体膜とすることで、保持容量１０５の一方の電極として十分に機能させることができる。なお、この場合、酸化物半導体膜１１９は、上記元素（ドーパント）を含むためｎ型化された酸化物半導体膜といえる。

トランジスタ１０３の保護絶縁膜、及び保持容量１０５の誘電体膜として機能する絶縁膜１２９と、絶縁膜１３１と、絶縁膜１３２とは、ゲート絶縁膜１２７に適用できる材料を用いた絶縁膜である。特に、絶縁膜１２９及び絶縁膜１３１は酸化絶縁膜とし、絶縁膜１３２は窒化絶縁膜とすることが好ましい。また、絶縁膜１３２を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ１０３（特に酸化物半導体膜１１１）に侵入することを抑制できる。なお、絶縁膜１２９は設けない構造であってもよい。

また、絶縁膜１２９及び絶縁膜１３１の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで、酸化物半導体膜１１１からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を酸化物半導体膜１１１に移動させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）において、表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素の放出量が、１．０×１０^１８分子／ｃｍ^３以上ある酸化絶縁膜を用いることで、酸化物半導体膜１１１に含まれる酸素欠損を補填することができる。なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも酸化物半導体膜１１１と重畳する領域に酸素過剰領域が存在することで、酸化物半導体膜１１１からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を酸化物半導体膜１１１に移動させ、酸素欠損を補填することが可能となる。

絶縁膜１３１が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、絶縁膜１２９は、酸素を透過する酸化絶縁膜とすることが好ましい。絶縁膜１２９において、外部から絶縁膜１２９に入った酸素は、全て絶縁膜１２９を通過せず、絶縁膜１２９にとどまる酸素もある。また、あらかじめ絶縁膜１２９に含まれており、絶縁膜１２９から外部に移動する酸素もある。そこで、絶縁膜１２９は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。

また、絶縁膜１２９は酸化物半導体膜１１１と接することから、酸素を透過させるだけではなく、酸化物半導体膜１１１との界面準位密度を低減できる酸化絶縁膜であることが好ましい。例えば、絶縁膜１２９は絶縁膜１３１よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５．０×１０^１６ｓｐｉｎｓ／ｃｍ^３以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、絶縁膜１２９に含まれるダングリングボンドの存在量に対応する。

絶縁膜１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１３１の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。

また、酸化物半導体膜１１１上に設けられる絶縁膜１２９を、酸素を透過させると共に、酸化物半導体膜１１１との界面準位密度を低減できる酸化絶縁膜とし、絶縁膜１３１を、酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることで、酸化物半導体膜１１１へ酸素を供給することが容易になり、酸化物半導体膜１１１からの酸素の脱離を防止すると共に、絶縁膜１３１に含まれる酸素を酸化物半導体膜１１１に移動させ、酸化物半導体膜１１１に含まれる酸素欠損を補填することが可能となる。この結果、トランジスタ１０３がノーマリーオン特性となることを抑制することができる。

なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２０ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。このようにすることで、トランジスタ１０３に含まれる酸化物半導体膜１１１への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。

絶縁膜１３２を窒化絶縁膜とする場合、絶縁膜１２９及び絶縁膜１３１の一方又は双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁膜とすることが好ましい。

絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けることができる。当該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素の放出量が、５．０×１０^２１ａｔｏｍｓ／ｃｍ^３未満であり、好ましくは３．０×１０^２１ａｔｏｍｓ／ｃｍ^３未満であり、さらに好ましくは１．０×１０^２１ａｔｏｍｓ／ｃｍ^３未満である窒化絶縁膜である。

また、上記窒化絶縁膜は段差被覆性に優れていることからトランジスタ１０３の保護絶縁膜として有用である。

絶縁膜１３２は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。

また、絶縁膜１３１上に設けられる絶縁膜１３２として、窒化絶縁膜を用いることで、外部から水素や水などの不純物が、酸化物半導体膜１１１に侵入することを抑制できる。さらには、絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けることで、トランジスタ１０３の電気特性変動を抑制することができる。

また、絶縁膜１３１と絶縁膜１３２との間に、有機シランガスを用いたＣＶＤ法により形成した酸化シリコン膜を設けてもよい。当該酸化シリコン膜は段差被覆性に優れていることからトランジスタ１０３の保護絶縁膜として有用である。当該酸化シリコン膜は３００ｎｍ以上６００ｎｍ以下で設けることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などのシリコン含有化合物を用いることができる。

画素電極１２１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料で設ける。

基板１５０は、基板１０２に適用できる基材を用いることができる。

遮光膜１５２は、ブラックマトリクスとも呼ばれ、液晶表示装置においてバックライトなどの光源の光漏れの抑制や、カラーフィルタを用いてカラー表示を行う際に生じる混色によるコントラスト低下の抑制などのために設けられる。遮光膜１５２は、汎用されているものを用いて設けることができる。例えば、遮光性を有する材料として金属や、顔料を含む有機樹脂などが挙げられる。なお、遮光膜１５２は、トランジスタ１０３と重畳する領域の他、走査線駆動回路１０４、信号線駆動回路１０６（図１（Ａ）参照）などの画素部１００以外の領域に設けてもよい。

また、画素部１００において、各画素に設けられる遮光膜の間に、所定の波長の光を透過させる機能を有する着色膜を設けてもよい。さらには、遮光膜及び着色膜と、対向電極の間にオーバーコート膜を設けてもよい。

対向電極１５４は、画素電極１２１に適用できる材料を適宜用いて設ける。

配向膜１５６及び配向膜１５８は、ポリアミドなどの汎用されているものを用いて設けることができる。

液晶１６０は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。

また、液晶１６０は、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いる。なお、配向膜は有機樹脂が材料であり、有機樹脂は水素又は水などを含むことから、本発明の一態様である半導体装置のトランジスタの電気特性を低下させるおそれがある。そこで、液晶１６０として、ブルー相を用いることで、有機樹脂を用いずに本発明の一態様である半導体装置を作製することができ、信頼性の高い半導体装置を得ることができる。

なお、液晶素子１０８は、液晶素子の１０８の表示モードにもとづいて、画素電極１２１及び対向電極１５４などの形状の変形や、リブと呼ばれる突起の形成など、適宜構成を変えることができる。

また、本発明の一態様である半導体装置において、画素密度が高い表示装置のように１画素の大きさが小さい場合でも、画素の開口率を向上させることができる。また、透光性を有する保持容量を用いることでさらに開口率を向上させることができる。

〈半導体装置の作製方法〉
次に、上記の半導体装置の作製方法について、図８及び図９を用いて説明する。

まず、基板１０２に走査線１０７及び容量線１１５を形成し、走査線１０７及び容量線１１５を覆うように後にゲート絶縁膜１２７に加工される絶縁膜１２６を形成し、絶縁膜１２６の走査線１０７と重畳する領域に酸化物半導体膜１１１を形成し、後に画素電極１２１が形成される領域と重畳するように酸化物半導体膜１１９を形成する（図８（Ａ）参照）。

走査線１０７及び容量線１１５は、上記列挙した材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該導電膜は、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該導電膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。

絶縁膜１２６は、ゲート絶縁膜１２７に適用可能な材料を用いて、ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。また、ゲート絶縁膜１２７に酸化ガリウムを適用する場合は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて絶縁膜１２６を形成することができる。

酸化物半導体膜１１１及び酸化物半導体膜１１９は、上記列挙した酸化物半導体を用いて酸化物半導体膜を形成し、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。印刷法を用いることで、素子分離された酸化物半導体膜１１１及び酸化物半導体膜１１９をゲート絶縁膜１２７上に直接形成することができる。スパッタリング法で当該酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置又はＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、又は希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。なお、当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該酸化物半導体膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度など）を適宜設定する。

酸化物半導体膜１１１及び酸化物半導体膜１１９を形成した後に加熱処理をし、酸化物半導体膜１１１及び酸化物半導体膜１１９の脱水素化又は脱水化をすることが好ましい。当該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、当該加熱処理は酸化物半導体膜１１１及び酸化物半導体膜１１９に加工する前の酸化物半導体膜に行ってもよい。

当該加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、又は熱輻射によって、被処理物を加熱する装置であってもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。

当該加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素又は希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は３分以上２４時間以下とする。

なお、基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間に下地絶縁膜を設ける場合、当該下地絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムなどで形成することができる。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウムなどで形成することで、基板１０２から不純物、代表的にはアルカリ金属、水、水素などが酸化物半導体膜１１１に拡散することを抑制できる。下地絶縁膜は、スパッタリング法又はＣＶＤ法を用いて形成することができる。

また、酸化物半導体膜１１９を、キャリア密度を増大させ、導電率を増大した領域を有する酸化物半導体膜とする場合、上記列挙したドーパントを添加する工程を行う。

酸化物半導体膜にドーパントを添加する方法は、添加する酸化物半導体膜以外の領域にマスクを設けて、当該マスクを用いて、水素、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上のドーパントをイオン注入法又はイオンドーピング法などで添加する。また、イオン注入法又はイオンドーピング法の代わりに当該ドーパントの含むプラズマに酸化物半導体膜を曝すことで、当該ドーパントを添加してもよい。なお、ドーパントを添加した後、加熱処理をおこなってもよい。当該加熱処理は、上記した、酸化物半導体膜１１１及び酸化物半導体膜１１９の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができる。

なお、ドーパントを添加する工程は、後に形成される信号線１０９、及び導電膜１１３を形成した後に行ってもよい。

また、酸化物半導体膜１１９を、キャリア密度を増大させ、導電率を増大した領域を有する酸化物半導体膜とする場合、上記列挙したドーパントを添加する代わりに、例えば、可視光、紫外線及びＸ線などの電磁波を照射することでも実施できる。なお、トランジスタ１０３の酸化物半導体膜１１１には当該電磁波が照射されないようにすることが好ましく、トランジスタ１０３の平面図において、トランジスタ１０３のゲート電極の領域を、酸化物半導体膜１１１よりも大きく設け、トランジスタ１０３が設けられる基板１０２の裏面から当該電磁波を照射することが好ましい。また、トランジスタ１０３が設けられる基板１０２の表面側から当該電磁波を照射する場合は、トランジスタ１０３の領域に当該電磁波を遮るマスクを設ける。

また、酸化物半導体膜１１９を、キャリア密度を増大させ（ｎ型化させ）、導電率を増大した領域を有する酸化物半導体膜とする場合、酸化物半導体膜１１９は保持容量１０５の一方の電極として機能する。また、このようにすることでＭＯＳキャパシタ構造である保持容量１０５のしきい値電圧をマイナス方向にシフトさせることができ、経時的に安定して保持容量１０５を動作させることができる。

なお、例えば、酸化物半導体膜１１１を原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ−Ｚｎ系酸化物とした場合、その光学バンドギャップは３．１５ｅＶであり、酸化物半導体膜１１９をｎ型化させることで、該酸化物半導体膜１１９の光学バンドギャップは、例えば２．４ｅＶ以上３．１ｅＶ以下、又は２．６ｅＶ以上３．０ｅＶ以下とすることができる。また、画素電極１２１などに用いられるインジウム錫酸化物の光学バンドギャップは３．７ｅＶ以上３．９ｅＶ以下である。従って、画素電極１２１では透過してしまう可視光の中で最もエネルギーの高い波長（例えば４２０ｎｍ以下の波長）を含む光及び紫外光を、酸化物半導体膜１１９では吸収することができる。当該エネルギーの高い波長を含む光及び紫外光による目への悪影響が懸念されていることから、画素１０１にｎ型化した酸化物半導体膜１１９を含む半導体装置は目にやさしいということができる。なお、ｎ型化した酸化物半導体膜１１９が画素１０１の全ての領域と重ならなくともよい。少なくともｎ型化した酸化物半導体膜１１９が画素１０１の一部と重なることで、可視光の中で最もエネルギーの高い波長を含む光及び紫外光を吸収することができる。

次に、絶縁膜１２６に容量線１１５に達する開口１２３を形成してゲート絶縁膜１２７を形成した後、トランジスタ１０３のソース電極を含む信号線１０９、トランジスタ１０３のドレイン電極を含む導電膜１１３、酸化物半導体膜１１９と容量線１１５とを電気的に接続する導電膜１２５を形成する（図８（Ｂ）参照）。

信号線１０９及び導電膜１１３は、信号線１０９及び導電膜１１３に適用できる材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該マスクの形成及び当該マスクを用いた加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。なお、信号線１０９及び導電膜１１３を形成した後、酸化物半導体膜１１１の表面を洗浄することで、トランジスタ１０３の電気特性の変動を低減することができる。例えば、希釈したリン酸溶液を用いることができ、具体的には８５％のリン酸を水で１００倍に希釈したリン酸溶液を用いることができる。

次に、酸化物半導体膜１１１、酸化物半導体膜１１９、信号線１０９、導電膜１１３及びゲート絶縁膜１２７上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図９（Ａ）参照）。なお、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３は連続して形成することが好ましい。このようにすることで、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３のそれぞれの界面に不純物が混入することを抑制できる。

絶縁膜１２８は、絶縁膜１２９に適用可能な材料を用いて、ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。絶縁膜１３０は、上述の絶縁膜１３１に適用可能な材料を用いて形成できる。絶縁膜１３３は、上述の絶縁膜１３２に適用可能な材料を用いて形成できる。

絶縁膜１２９に酸化物半導体膜１１１との界面準位密度を低減できる酸化絶縁膜を適用する場合、絶縁膜１２８は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。

シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。

なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜１２８に含まれる水素含有量を低減することが可能であると共に、絶縁膜１２８に含まれるダングリングボンドを低減することができる。絶縁膜１３０から移動する酸素は、絶縁膜１２８に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜１２８に含まれるダングリングボンドが低減されていると、絶縁膜１３０に含まれる酸素を酸化物半導体膜１１１に効率よく移動させることができ、酸化物半導体膜１１１に含まれる酸素欠損を補填することが可能である。なお、絶縁膜１２８を加工して形成される絶縁膜１２９、及び絶縁膜１３０を加工して形成される絶縁膜１３１についても同様である。この結果、酸化物半導体膜１１１に混入する水素量を低減できると共に酸化物半導体膜１１１に含まれる酸素欠損を低減させることが可能である。

絶縁膜１３０を上記の酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜１３０は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件である。

絶縁膜１３０の原料ガスは、絶縁膜１２８の形成に適用できる原料ガスとすることができる。

絶縁膜１３０の形成条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１３０中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、酸化物半導体膜１１１上に絶縁膜１２８が設けられている。このため、絶縁膜１３０の形成工程において、絶縁膜１２８が酸化物半導体膜１１１の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜１３０を形成しても、酸化物半導体膜１１１へのダメージを抑制できる。

また、絶縁膜１３０は膜厚を厚くすることで加熱によって脱離する酸素の量を多くすることができることから、絶縁膜１３０は絶縁膜１２８より厚く設けることが好ましい。絶縁膜１２８を設けることで絶縁膜１３０を厚く設ける場合でも被覆性を良好にすることができる。

絶縁膜１３２を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜１３３は以下の形成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。

絶縁膜１３３の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。

なお、絶縁膜１３１と絶縁膜１３２との間に、有機シランガスを用いたＣＶＤ法により形成した酸化シリコン膜を設ける場合は、上記列挙した有機シランガスを用いてＣＶＤ法により酸化シリコン膜を絶縁膜１３０上に形成する。

少なくとも絶縁膜１３０を形成した後に加熱処理を行い、絶縁膜１２８又は絶縁膜１３０に含まれる酸素を少なくとも酸化物半導体膜１１１に移動させ、酸化物半導体膜１１１の酸素欠損を補填することが好ましい。なお、当該加熱処理は、酸化物半導体膜１１１及び酸化物半導体膜１１９の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができる。

また、トランジスタ１０３の好ましい形成手順の１つは、絶縁膜１３０として、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成し、絶縁膜１３０を形成した後に３５０℃の加熱処理を行い、上記列挙した有機シランガスを用い、基板温度を３５０℃に保持したＣＶＤ法で酸化シリコン膜を形成し、絶縁膜１３２として基板温度を３５０℃として、水素含有量が少ない窒化絶縁膜を形成することである。

次に、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３の導電膜１１３と重畳する領域に、導電膜１１３に達する開口１１７を形成して、絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２を形成し（図９（Ｂ）参照）、開口１１７及び絶縁膜１３２上に画素電極１２１を形成する（図７参照）。

開口１１７は、開口１２３と同様にして形成することができる。画素電極１２１は、上記列挙した材料を用い、開口１１７を通じて導電膜１１３に接する導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。なお、当該マスク及び当該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。

次に、絶縁膜１３２上及び画素電極１２１上に配向膜１５８を形成し、基板１５０上に遮光膜１５２を形成する。また、遮光膜１５２を覆うように対向電極１５４を形成し、対向電極１５４上に配向膜１５６を形成する。配向膜１５８上に液晶１６０を設けて、配向膜１５６が液晶１６０に接するように基板１５０を基板１０２上に設けてシール材（図示せず）によって基板１０２と基板１５０とを固定する。

配向膜１５６及び配向膜１５８は、上記した材料を用いてスピンコート法や印刷法など各種成膜方法を適宜利用することで形成できる。

遮光膜１５２は、上記列挙した材料を用いて、スパッタリング法で成膜し、マスクを用いて加工することで形成できる。

対向電極１５４は、画素電極１２１に適用できる材料を用いて、ＣＶＤ法やスパッタリング法などの各種成膜方法を利用して形成できる。

液晶１６０は、配向膜１５８上にディスペンサ法（滴下法）で直接設けることができる。また、基板１０２と基板１５０とを貼り合わせてから毛細管現象などを用いて液晶１６０を注入させてもよい。また、液晶１６０は、配向させやすくするために、配向膜１５６及び配向膜１５８にラビング工程を行うことが好ましい。

以上の工程により、本発明の一態様である半導体装置を作製することができる（図７参照）。

〈変形例１〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極として機能する半導体膜（具体的には酸化物半導体膜１１９）と、容量線との接続は適宜変更することができる。例えば、さらに開口率を高めるために、導電膜を介せず、容量線に半導体膜が接する構造とすることができる。本構造の具体例について、図１０及び図１１を用いて説明する。

なお、以下、変形例を示す図面においては、図面の明瞭化のため、基板１５０、遮光膜１５２、対向電極１５４、配向膜１５６、配向膜１５８、及び液晶１６０を省略している。また、変形例を示す図面において、図６又は図７で用いた符号を適宜用いる。なお、以下の変形例では、図６及び図７に示した構造と異なる点についてのみ説明する。

図１０は画素１０１の上面図であり、図１１は図１０の一点鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間の断面図である。

図１０及び図１１に示した画素１０１において、保持容量１４５の一方の電極として機能する酸化物半導体膜１１９は、容量線１１５と開口１４３において直接接している。図６及び図７に示す保持容量１０５のように、導電膜１２５を介さずに酸化物半導体膜１１９及び容量線１１５が接しており、遮光膜となる導電膜１２５が形成されないため、画素の開口率をさらに高めることができる。

また、図１１においては、開口１４３を容量線１１５上にのみ設けたが、図１２に示すように、容量線１１５及び基板１０２のそれぞれ一部が露出するようにゲート絶縁膜１２７を形成し、露出させた領域を含んで、容量線１１５及び基板１０２上に酸化物半導体膜１１９を形成して、酸化物半導体膜１１９が容量線１１５と接する面積を増大させてもよい。この結果、開口率を高めることができると共に、酸化物半導体膜１１９の導電性が増大し、酸化物半導体膜１１９を容易に導通状態にさせることができるため、保持容量１４６を容易に機能させることができる。

〈変形例２〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極として機能する半導体膜（具体的には酸化物半導体膜１１９）と、容量線との接続は適宜変更することができる。例えば、当該半導体膜と導電膜の接触抵抗を低減させるために、導電膜を当該半導体膜の外周に沿って接して設けることができる。本構造の具体例について、図１３及び図１４を用いて説明する。なお、図１３は本構造の画素１０１の上面図を示し、図１４（Ａ）は図１３の一点鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間の断面図であり、図１４（Ｂ）は図１３の一点鎖線Ｄ１−Ｄ２間の断面図である。

図１３及び図１４に示した画素１０１において、導電膜１６７は、酸化物半導体膜１１９の外周に沿って接しており、開口１２３を通じて容量線１１５と接して設けられている。また、導電膜１６７は酸化物半導体膜１１９の端部を覆うように設けられている。導電膜１６７は、信号線１０９及び導電膜１１３の形成工程を利用して形成できる。それゆえ、導電膜１６７は遮光性を有する場合があるため、ループ状に形成することが好ましい。なお、導電膜１６７と酸化物半導体膜１１９との接触面積が大きくなるほど、酸化物半導体膜１１９の導電性が増大し、酸化物半導体膜１１９を容易に導通状態にさせることができるため、保持容量１６５の一方の電極として容易に機能する。

また、図１３及び図１４に示した画素１０１において、酸化物半導体膜１１９の形状は適宜変えることできる。

また、導電膜１６７はループ状の部分が分離された状態で酸化物半導体膜１１９に接して設けられていてもよい。

〈変形例３〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極として機能する半導体膜（具体的には酸化物半導体膜１１９）と、容量線との接続は適宜変更することができる。例えば、図１５及び図１６に示した画素１０１のように、信号線１０９を形成する工程を利用して容量線１７５を形成することができる。

なお、図１５は本構造の画素１０１の上面図を示し、図１６は図１５の一点鎖線Ａ１−Ａ２間、一点鎖線Ｂ１−Ｂ２間、及び一点鎖線Ｅ１−Ｅ２間の断面図である。

容量線１７５は、信号線１０９と平行方向に延伸して設けられている。なお、信号線１０９及び容量線１７５は、信号線駆動回路１０６（図１（Ａ）参照）に電気的に接続されている。

図１５及び図１６に示した画素１０１において、酸化物半導体膜１１９上に設けられる絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２を介して酸化物半導体膜１１９と画素電極１２１とが重畳する領域が、保持容量１７４となる。

容量線１７５のように、容量線を信号線１０９と平行方向に延伸して設ける場合は、画素の形状を、図１５に示す画素１０１のように、信号線１０９と平行な辺と比較して走査線１０７と平行な辺の方が長い形状とすることが好ましい。なぜなら、画素の形状が、走査線１０７と平行な辺と比較して信号線１０９と平行な辺のほうが長い形状である場合に比べて、画素電極１２１及び容量線１７５が重なる面積を縮小することが可能であり、開口率を向上させることができるからである。

〈変形例４〉
本発明の一態様である半導体装置において、保持容量を構成する一方の電極、及び容量線を半導体膜（具体的には酸化物半導体膜）とすることができる。具体例について、図１７を用いて説明する。なお、ここでは、図６及び図７で説明した酸化物半導体膜１１９及び容量線１１５と異なる、酸化物半導体膜１９８ついてのみ説明する。図１７は、本変形例の画素１０１の上面図であり、図１７に示した画素１０１において、保持容量１９７の一方の電極及び容量線を兼ねる酸化物半導体膜１９８が設けられている。酸化物半導体膜１９８は信号線１０９と平行方向に延伸した領域を有し、当該領域は容量線として機能する。酸化物半導体膜１９８において、画素電極１２１と重畳する領域は保持容量１９７の一方の電極として機能する。なお、酸化物半導体膜１９８は図１７に示した画素１０１に設けられるトランジスタ１０３の酸化物半導体膜１１１を形成する工程を利用して形成することができる。

酸化物半導体膜１９８は、画素１０１それぞれにおいて走査線１０７と重畳するように１つの酸化物半導体膜として設けることができる。つまり、酸化物半導体膜１９８は、１行分全ての画素１０１において離間せず一続きの酸化物半導体膜として設けることができる。

また、酸化物半導体膜１９８を、１行分全ての画素１０１において離間せず一続きの酸化物半導体膜として設ける場合、酸化物半導体膜１９８は走査線１０７と重畳するため、走査線１０７の電位変化の影響により、容量線及び保持容量１９７の一方の電極として機能しない場合がある。従って、図１７に示すように、各画素１０１において酸化物半導体膜１９８を離間して設け、離間して設けられた酸化物半導体膜１９８を信号線１０９及び導電膜１１３の形成工程を利用して形成できる導電膜１９９を用いて電気的に接続させることが好ましい。

図１７では、酸化物半導体膜１９８の容量線として機能する領域が信号線１０９と平行方向に延伸した構造であるが、容量線と機能する領域は、走査線１０７と平行方向に延伸している構造であってもよい。なお、酸化物半導体膜１９８の容量線と機能する領域が走査線１０７と平行方向に延伸している構造の場合、トランジスタ１０３及び保持容量１９７において、酸化物半導体膜１１１と及び酸化物半導体膜１９８と、信号線１０９及び導電膜１１３との間に絶縁膜を設けて電気的に分離させることが必要である。

上記より、図１７に示した画素１０１のように、酸化物半導体膜を、画素に設けられる保持容量の一方の電極及び容量線として設けることで、画素の開口率を向上させることができる。

〈変形例５〉
また、上記変形例として説明した画素１０１において、画素電極１２１と絶縁膜１３１との間の領域（例えば、画素電極１２１と絶縁膜１３２との間、絶縁膜１３２と絶縁膜１３１との間など）に有機絶縁膜を設けることができる。別言すると、当該有機絶縁膜は、上記画素１０１において部分的に設けることができる。

当該有機絶縁膜としては、感光性、非感光性の有機樹脂を適用でき、例えば、アクリル樹脂、ベンゾシクロブテン系樹脂、エポキシ樹脂、又はシロキサン系樹脂などを用いることができる。また、有機絶縁膜としては、ポリアミドを用いることができる。

当該有機絶縁膜を部分的に設けるために上記列挙した材料を用いて絶縁膜を形成した後、当該絶縁膜の加工が必要となる場合がある。当該有機絶縁膜の形成方法は特に限定されず、用いる材料に応じて適宜選択できる。例えば、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷などを適用することができる。また、当該有機絶縁膜として感光性の有機樹脂を用いることで、当該有機絶縁膜を形成する際にレジストマスクが不要となり、工程を簡略化できる。

〈変形例６〉
本発明の一態様である半導体装置において、画素内に設けられるトランジスタの形状は図６及び図７に示したトランジスタの形状に限定されず、適宜変更することができる。例えば、トランジスタにおいて、信号線１０９に含まれるソース電極がＵ字型（Ｃ字型、コの字型、又は馬蹄型）とし、ドレイン電極を含む導電膜を囲む形状のトランジスタであってもよい。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れるドレイン電流（オン電流ともいう。）の量を増やすことが可能となる。

〈変形例７〉
また、上記変形例として説明した画素１０１において、酸化物半導体膜１１１が、ゲート絶縁膜１２７とソース電極として機能する領域を含む信号線１０９及びドレイン電極として機能する領域を含む導電膜１１３との間に位置するトランジスタを用いたが、その代わりに、酸化物半導体膜１１１が、ソース電極として機能する領域を含む信号線１０９及びドレイン電極として機能する領域を含む導電膜１１３と、絶縁膜１２９の間に位置するトランジスタを用いることができる。

〈変形例８〉
また、上記変形例として説明した画素１０１において、トランジスタ１０３として、チャネルエッチ型のトランジスタを示したが、その代わりに、チャネル保護型のトランジスタを用いることができる。チャネル保護膜を設けることで、酸化物半導体膜１１１の表面は、信号線１０９及び導電膜１１３の形成工程で用いるエッチャントやエッチングガスに曝されず、酸化物半導体膜１１１及びチャネル保護膜の間の不純物を低減できる。この結果、トランジスタ１０３のソース電極及びドレイン電極の間に流れるリーク電流を低減することが可能である。

〈変形例９〉
また、上記変形例として説明した画素１０１において、トランジスタ１０３として、１つのゲート電極を有するトランジスタを示したが、酸化物半導体膜１１１を介して対向する２つのゲート電極を有するトランジスタ（デュアルゲートトランジスタ）を用いることができる。

デュアルゲートトランジスタは、本実施の形態で説明したトランジスタ１０３の絶縁膜１２９上に、導電膜（バックゲート電極ともいえる。）を有する。当該導電膜は、少なくとも酸化物半導体膜１１１のチャネル形成領域と重なる。例えば、当該導電膜は、チャネル長方向の幅において、トランジスタのソース電極として機能する領域を含む信号線１０９とドレイン電極として機能する導電膜１１３との間の幅よりも短い形状とすることができる。導電膜を酸化物半導体膜１１１のチャネル形成領域と重なる位置に設けることによって、当該導電膜の電位は、信号線１０９に入力されるビデオ信号の最低電位と同電位とすることが好ましい。この結果、当該導電膜と対向する酸化物半導体膜１１１の面において、ソース電極及びドレイン電極の間に流れる電流を制御することが可能であり、トランジスタの電気特性のばらつきを低減することができる。また、当該導電膜を設けることで、周囲の電界の変化が酸化物半導体膜１１１へ与える影響を軽減し、トランジスタ１０３の信頼性を向上させることができる。

当該導電膜は、走査線１０７、信号線１０９、画素電極１２１などと同様の材料及び方法により形成することができる。また、当該導電膜は、画素電極１２１を形成する工程を利用して形成することができる。

以上より、保持容量の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした保持容量を有する半導体装置を作製することができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。

また、画素内のトランジスタを、酸化物半導体を用いたトランジスタとし、当該トランジスタに含まれる酸化物半導体膜を、酸素欠損が低減され、水素、窒素などの不純物が低減された酸化物半導体膜とすることで、良好な電気特性を有する半導体装置を得ることできる。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置であり、上記実施の形態と異なる構造の半導体装置について、図面を用いて説明する。本実施の形態で説明する半導体装置は、上記実施の形態と比較して保持容量の構造が異なる。なお、本実施の形態で説明する半導体装置において、上記実施の形態で説明した半導体装置と同様の構成は、上記実施の形態を参照することができる。

〈半導体装置の上面構造及び断面構造〉
本実施の形態で説明する画素の上面図を図１８に示す。図１８に示した画素２０１は、図６に示した画素１０１の保持容量１０５を保持容量２０５とした構成である。図１８に示した画素２０１は、図６に示した画素１０１と比較して、二点鎖線内の領域において絶縁膜２３２（図示せず）が酸化物半導体膜１１９に接して設けられている。つまり、図１８に示した画素２０１は、二点鎖線内の領域において絶縁膜２２９（図示せず）及び絶縁膜２３１（図示せず）が除去されている。従って、保持容量２０５は、一方の電極として機能する酸化物半導体膜１１９と、他方の電極である画素電極１２１と、誘電体膜である絶縁膜２３２（図示せず）とで構成されている。

次いで、図１８の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図１９に示す。

図１８に示した画素２０１の断面構造は以下の通りである。基板１０２上に、ゲート電極として機能する領域を含む走査線１０７と、容量線１１５とが設けられている。走査線１０７及び容量線１１５上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７と重畳する領域上に酸化物半導体膜１１１が設けられている。ゲート絶縁膜１２７上に酸化物半導体膜１１９が設けられている。酸化物半導体膜１１１及びゲート絶縁膜１２７上に、ソース電極として機能する領域を含む信号線１０９と、ドレイン電極として機能する領域を含む導電膜１１３と、が設けられている。容量線１１５と接しているゲート絶縁膜１２７の一部に、容量線１１５に達する開口１２３が設けられており、開口１２３、ゲート絶縁膜１２７上、及び酸化物半導体膜１１９上に導電膜１２５が設けられている。ゲート絶縁膜１２７上、信号線１０９上、酸化物半導体膜１１１上、導電膜１１３上、導電膜１２５上、酸化物半導体膜１１９上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜２２９、絶縁膜２３１、及び絶縁膜２３２が設けられている。また、少なくとも保持容量２０５となる領域において、酸化物半導体膜１１９上に絶縁膜２３２が設けられている。絶縁膜２２９、絶縁膜２３１、及び絶縁膜２３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁膜２３２上に画素電極１２１が設けられている。なお、基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。

絶縁膜２２９は、実施の形態１で説明した絶縁膜１２９と同様の絶縁膜である。絶縁膜２３１は、実施の形態１で説明した絶縁膜１３１と同様の絶縁膜である。絶縁膜２３２は、実施の形態１で説明した絶縁膜１３２と同様の絶縁膜である。

本実施の形態における保持容量２０５は、一方の電極として機能する酸化物半導体膜１１９と他方の電極である画素電極１２１との間に設けられる誘電体膜を絶縁膜２３２とすることで、誘電体膜の厚さを、実施の形態１における保持容量１０５の誘電体膜に比べて薄くすることができる。従って、本実施の形態における保持容量２０５は、実施の形態１における保持容量１０５よりも単位面積あたりの電荷容量を増大させることができる。

また、保持容量２０５は、保持容量１０５よりも単位面積あたりの電荷容量が大きいため、保持容量１０５と同等の電荷容量とするために必要な酸化物半導体膜１１９の面積を小さくすることができる。それゆえ、画素２０１において、酸化物半導体膜１１９が形成されない領域を設けることができる。従って、本発明の一態様である半導体装置において、バックライトなどの光源から照射される光の取り出し効率（透過率）を向上させることができ、表示品位を向上させることができる。

また、絶縁膜２３２は、実施の形態１の絶縁膜１３２と同様に窒化絶縁膜であることが好ましい。絶縁膜２３２は酸化物半導体膜１１９と接することから、当該窒化絶縁膜に含まれる窒素及び水素の一方又は双方を酸化物半導体膜１１９に移動させることができ、酸化物半導体膜１１９のキャリア密度を増大させ、導電率を増大させることができる。また、絶縁膜２３２を窒化絶縁膜とし、絶縁膜２３２が酸化物半導体膜１１９に接した状態で加熱処理を行うことで、当該窒化絶縁膜に含まれる窒素及び水素の一方又は双方を酸化物半導体膜１１９に移動させることができる。

上記より、本実施の形態における半導体装置において、酸化物半導体膜１１９は酸化物半導体膜１１１よりも導電率が高い領域を有する。少なくとも酸化物半導体膜１１９の絶縁膜２３２と接する領域は、酸化物半導体膜１１１の絶縁膜２２９と接する領域よりもキャリア密度が増大（窒素及び水素の一方又は双方の濃度が増大）している領域であり、導電率が高い領域である。

また、本実施の形態における半導体装置において、保持容量２０５は、一方の電極として機能する酸化物半導体膜１１９が、実施の形態１で説明したドーパントが添加された酸化物半導体膜と同様にキャリア密度を増大させ、導電率を増大させた酸化物半導体膜１１９であるため、しきい値電圧（Ｖｔｈ_＿２０５）はマイナス方向にシフトする。従って、保持容量２０５を動作させる方法としては、実施の形態１と同様である。

本実施の形態のように、保持容量２０５の一方の電極である酸化物半導体膜１１９のキャリア密度を増大させ、導電率を増大させることで、しきい値電圧がマイナス方向にシフトするため、保持容量２０５を動作させるために必要な電位の選択幅を、実施の形態１の保持容量１０５を動作させるために必要な電位の選択幅より広げることができる。従って、本実施の形態の保持容量２０５は、経時的に安定して動作させることができる。

〈半導体装置の作製方法〉
次いで、本実施の形態における半導体装置の作製方法について、図２０及び図２１を用いて説明する。

まず、基板１０２上に走査線１０７及び容量線１１５を形成し、基板１０２、走査線１０７及び容量線上にゲート絶縁膜１２７に加工される絶縁膜を形成し、当該絶縁膜上に酸化物半導体膜１１１及び酸化物半導体膜１１９を形成し、容量線１１５に達する開口１２３を当該絶縁膜に形成してゲート絶縁膜１２７を形成した後、信号線１０９、導電膜１１３、及び導電膜１２５を形成し、ゲート絶縁膜１２７、信号線１０９、導電膜１１３、導電膜１２５、及び酸化物半導体膜１１９上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成する（図２０（Ａ）参照）。なお、ここまでの工程は、実施の形態１を参照して行うことができる。

次に、絶縁膜１３０の領域上にマスクを形成し、当該マスクを用いて絶縁膜１２８及び絶縁膜１３０を加工して絶縁膜２２８及び絶縁膜２３０を形成すると共に酸化物半導体膜１１９を露出させ、露出させた領域上及び絶縁膜２３０上に絶縁膜２３３を形成する（図２０（Ｂ）参照）。当該マスクは、フォトリソグラフィ工程により形成したレジストマスクを用いることができ、当該加工は、ドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。また、絶縁膜２３３は、実施の形態１で説明した絶縁膜１３３と同様の絶縁膜である。また、絶縁膜２３３を形成した後など、絶縁膜２３３が酸化物半導体膜１１９に接した状態で加熱処理を行ってもよい。なお、ここまでの工程についても実施の形態１を参照して行うことができる。

次に、絶縁膜２２８、絶縁膜２３０及び絶縁膜２３３に、導電膜１１３に達する開口１１７を形成して、絶縁膜２２９、絶縁膜２３１及び絶縁膜２３２を形成し（図２１参照）、開口１１７を通じて導電膜１１３に接する画素電極１２１を形成する（図２２参照）。なお、ここまでの工程についても実施の形態１を参照して行うことができる。

以上の工程により、本実施の形態における半導体装置を作製することができる。

〈変形例〉
本実施の形態で説明した半導体装置は、保持容量が設けられる領域の構造を適宜変更することができる。具体例について、図２２を用いて説明する。図２２に示す画素２０１は、図６及び図７に示した画素１０１の保持容量１０５が設けられる領域において、ゲート絶縁膜１２７の構造が異なる保持容量２４５を有する。

図２２に示した画素２０１の断面構造は以下の通りである。ゲート絶縁膜１２７を、窒化絶縁膜である絶縁膜２２６と、酸化絶縁膜である絶縁膜２２７との積層構造とし、少なくとも酸化物半導体膜１１９が設けられる領域において絶縁膜２２６のみを設ける構成である。このようにすることで絶縁膜２２６である窒化絶縁膜が酸化物半導体膜１１９の下面と接することになり、酸化物半導体膜１１９のキャリア密度を増大させ、導電率を増大させることができる。図２２に対応する上面図としては図６を参照できる。この場合、保持容量２４５の誘電体膜は絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２である。なお、絶縁膜２２６及び絶縁膜２２７は、ゲート絶縁膜１２７に適用できる絶縁膜を適宜用いることができ、絶縁膜２２７は絶縁膜１３２と同様の絶縁膜としてもよい。また、本構成とするためには、実施の形態１を参照して適宜、絶縁膜２２７を加工すればよい。

なお、図２２に示す構造において、酸化物半導体膜１１９の上面は、図１９に示す構造と同様に絶縁膜１３２と接する構造であってもよい。つまり、図２２に示す構成において、絶縁膜１２９及び絶縁膜１３１の酸化物半導体膜１１９と接する領域は除去してもよい。この場合、保持容量の誘電体膜は絶縁膜１３２である。酸化物半導体膜１１９の上面及び下面の双方を窒化絶縁膜と接する構成とすることで、上面又は下面の一方のみ窒化絶縁膜と接する場合よりも効率よく十分に酸化物半導体膜１１９のキャリア密度を増大させ、導電率を増大させることができる。

また、保持容量の誘電体膜の厚さを、実施の形態１における保持容量１０５の誘電体膜に比べて薄くすることができる。従って、本変形例における保持容量は、実施の形態１における保持容量１０５よりも単位面積あたりの電荷容量を増大させることができる。

また、本変形例における保持容量は、保持容量１０５よりも単位面積あたりの電荷容量が大きいため、保持容量１０５と同等の電荷容量とするために必要な酸化物半導体膜１１９の面積を小さくすることができる。それゆえ、本変形例の保持容量において、酸化物半導体膜１１９が形成されない領域を設けることができる。従って、本発明の一態様である半導体装置において、バックライトなどの光源から照射される光の取り出し効率（透過率）を向上させることができ、表示品位を向上させることができる。

なお、図２０及び図２１に示す半導体装置は、絶縁膜２２９及び絶縁膜２３１のエッチングに伴う酸化物半導体膜１１９の膜厚の減少を防ぐことが可能であるため、図１７及び図１８に示す半導体装置と比較して歩留まりが向上する。

以上より、保持容量の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした保持容量を有する半導体装置を作製することができる。例えば、本実施の形態における半導体装置においても、画素密度を３００ｐｐｉ以上（具体的には３００ｐｐｉ以上３３０ｐｐｉ以下程度）とする場合、画素の開口率を５０％以上、さらには画素の開口率を５５％以上、さらには画素の開口率を６０％以上にすることができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。

また、トランジスタの半導体膜（具体的には酸化物半導体膜）は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置である。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成及びその変形例と適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ及び保持容量において、半導体膜である酸化物半導体膜に適用可能な一態様について説明する。

上記酸化物半導体膜は、単結晶を有していてもよいし、非単結晶を有していてもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶及びＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有していてもよい。ＣＡＡＣ−ＯＳは、例えばｃ軸配向し、ａ軸及び／又はｂ軸はマクロに揃っていない。

酸化物半導体膜は、例えば微結晶を有していてもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

酸化物半導体膜は、例えば非晶質部を有していてもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。

なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有していてもよい。

酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部の境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜に明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向になるように揃い、且つａｂ面に垂直な方向から見て金属原子が三角形状又は六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状、又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することがある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては、互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、又は成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって当該トランジスタは、信頼性が高い。

ＣＡＡＣ−ＯＳの形成方法は、例えば、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成することができる。

または、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成してもよい。

または、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成することもできる。

また、ＣＡＡＣ−ＯＳは、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳを成膜することができる。

また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の被成膜面の温度を高めることで、平板状又はペレット状のスパッタリング粒子が被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被成膜面に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末及びＺｎＯ_Ｚ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却（又は放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末及びＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３又は３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる原子数比の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。

酸化物半導体膜を２層構造とし、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとするとよい。これらの積層構造により、電界効果移動度の高いトランジスタを作製することができる。一方、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。

また、酸化物半導体膜を３層構造とし、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体膜を３層構造とする構成について、図２３を用いて説明する。

図２３に示すトランジスタ２９７は、第１の酸化物半導体膜２９９ａ、第２の酸化物半導体膜２９９ｂ、及び第３の酸化物半導体膜２９９ｃがゲート絶縁膜１２７側から順に積層されている。なお、トランジスタ２９７において、第１の酸化物半導体膜２９９ａ、第２の酸化物半導体膜２９９ｂ、及び第３の酸化物半導体膜２９９ｃ以外の構成は、上記実施の形態に記載したトランジスタ（例えば、実施の形態１に記載したトランジスタ１０３）と同様の構成である。

第２の酸化物半導体膜２９９ｂを構成する材料は、Ｉｎ−Ｍ−Ｚｎ酸化物で表記される酸化物半導体（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を用いる。

また、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃを構成する材料は、それぞれ、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記され、第２の酸化物半導体膜２９９ｂよりもＭの原子数比が高い酸化物半導体を含む。具体的には、第１の酸化物半導体膜２９９ａ又は第３の酸化物半導体膜２９９ｃとして、第２の酸化物半導体膜２９９ｂよりも上述の元素Ｍを１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を適用する。前述の元素はインジウムよりも酸素と強く結合するため、酸化物半導体膜に酸素欠損が生じることを抑制する機能を有する。すなわち、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃは、第２の酸化物半導体膜２９９ｂよりも酸素欠損が生じにくい酸化物半導体膜である。また、インジウム又は亜鉛に対する前述の元素Ｍの割合が大きいほど、バンドギャップの大きい酸化物半導体となるため、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃは、第２の酸化物半導体膜２９９ｂよりも大きなバンドギャップを有する酸化物層である。但し、Ｍの原子数比は、半導体として機能することが可能なバンドギャップを維持できる程度以下に調整することが好ましい。

第１の酸化物半導体膜２９９ａの伝導帯下端のエネルギー及び第３の酸化物半導体膜２９９ｃの伝導帯下端のエネルギーに比べて第２の酸化物半導体膜２９９ｂの伝導帯下端のエネルギーが真空準位から最も遠くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択する。

なお、実施の形態１で記載したように、第１４族元素の一つであるシリコンや炭素は拡散することで酸化物半導体膜に酸素欠損が生成される。このため、シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜はｎ型化してしまう。このため、各トランジスタのチャネルとして機能する酸化物半導体膜に含まれるシリコン濃度及び炭素濃度は３×１０^１８／ｃｍ^３以下、好ましくは３×１０^１７／ｃｍ^３以下とする。特に、第２の酸化物半導体膜２９９ｂに第１４族元素が多く混入しないように、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃで、キャリアパスとなる第２の酸化物半導体膜２９９ｂを挟む、又は囲む構成とすることが好ましい。即ち、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃは、シリコン、炭素などの第１４族元素が第２の酸化物半導体膜２９９ｂに混入することを防ぐバリア膜とも呼べる。

例えば、第１の酸化物半導体膜２９９ａの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜２９９ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜２９９ｃの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。

または、第１の酸化物半導体膜２９９ａを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とし、第２の酸化物半導体膜２９９ｂを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１又はＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とし、第３の酸化物半導体膜２９９ｃを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とした、３層構造としてもよい。

第１の酸化物半導体膜２９９ａ乃至第３の酸化物半導体膜２９９ｃは少なくとも二つの構成元素が同一であるため、第２の酸化物半導体膜２９９ｂは、第１の酸化物半導体膜２９９ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜１２７と第１の酸化物半導体膜２９９ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。

また、第１の酸化物半導体膜２９９ａの伝導帯下端のエネルギー及び第３の酸化物半導体膜２９９ｃの伝導帯下端のエネルギーに比べて第２の酸化物半導体膜２９９ｂの伝導帯下端のエネルギーが真空準位から最も遠くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。

また、第１の酸化物半導体膜２９９ａ乃至第３の酸化物半導体膜２９９ｃに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。

また、少なくともチャネル形成領域となりうる第２の酸化物半導体膜２９９ｂはＣＡＡＣ−ＯＳであることが好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態４）
上記実施の形態で一例を示したトランジスタ及び保持容量を用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図面を用いて説明する。

図２４（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図２４（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８ａ、ＦＰＣ９１８ｂから供給されている。

図２４（Ｂ）及び図２４（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。従って、画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図２４（Ｂ）及び図２４（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３が実装されている。図２４（Ｂ）及び図２４（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。

また、図２４（Ｂ）及び図２４（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図２４（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図２４（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図２４（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。

また、表示装置は、表示素子が封止された状態にあるパネルと、当該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。

なお、本明細書における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

また、第１の基板９０１上に設けられた画素部９０２及び走査線駆動回路９０４は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。

表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、無機ＥＬ素子などが含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図２５に、表示素子として液晶素子を用いた液晶表示装置の例を示す。

図２５（Ａ）及び図２５（Ｂ）は、図２４（Ｂ）の一点鎖線Ｘ１−Ｘ２間の断面図である。なお、図２５（Ａ）及び図２５（Ｂ）において、画素部の構造は一部のみ記載している。

図２５（Ａ）及び図２５（Ｂ）に示す表示装置は、縦電界方式の液晶表示装置である。液晶表示装置は、接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。

接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１のソース電極及びドレイン電極と同じ導電膜で形成されている。

また、第１の基板９０１上に設けられた画素部９０２及び走査線駆動回路９０４は、トランジスタを複数有しており画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。トランジスタ９１０及びトランジスタ９１１の酸化物半導体膜上には実施の形態１に示す絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２に相当する絶縁膜９２４が設けられている。なお、絶縁膜９２３は下地膜として機能する絶縁膜である。

本実施の形態では、トランジスタ９１０及びトランジスタ９１１として、上記実施の形態で示したトランジスタのいずれかを適用することができる。また、酸化物半導体膜９２７、絶縁膜９２４、及び第１の電極９３０によって保持容量９２６が構成されている。なお、酸化物半導体膜９２７は、容量線９２９と、ゲート絶縁膜９２２に形成された開口を通じて電気的に接続されている。容量線９２９は、トランジスタ９１０及びトランジスタ９１１のゲート電極として機能する領域を含む走査線と同じ導電膜から形成される。なお、ここでは、保持容量９２６として実施の形態１に示した構成の保持容量を図示しているが、適宜他の実施の形態に示した構成の保持容量を用いることができる。

また、走査線駆動回路９０４に含まれるトランジスタ９１１において、図２５（Ａ）では、絶縁膜９２４の酸化物半導体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている構造を示している。図２５（Ｂ）では、絶縁膜９２４上に絶縁膜９５１が設けられており、絶縁膜９５１の酸化物半導体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている構造を示している。

導電膜９１７は電位を供給することが可能であり、トランジスタ９１１のゲート電極として機能する。つまり、トランジスタ９１１はデュアルゲートトランジスタである。なお、導電膜９１７は第１の電極９３０と同じ導電膜で形成することができる。また、導電膜９１７は、チャネル長方向の幅において、トランジスタ９１１のソース電極とドレイン電極との間の幅よりも短い形状とすることができる。

走査線駆動回路９０４に含まれるトランジスタ９１１は、導電膜９１７が設けられていることで、異なるドレイン電圧においてオン電流が流れ始めるゲート電圧（立ち上がりゲート電圧）の変動を低減することができる。また、トランジスタ９１１は、導電膜９１７が設けられていることで、酸化物半導体膜の導電膜９１７側の領域において、トランジスタ９１１のソース電極及びドレイン電極間に流れる電流を制御することが可能である。それゆえ、走査線駆動回路９０４に含まれる複数のトランジスタ間における電気特性の変動を低減することができる。そして、トランジスタ９１１において、導電膜９１７の電位を走査線駆動回路９０４の最低電位と同電位、又は当該最低電位と同等の電位とすることで、トランジスタ９１１のしきい値電圧の変動を低減することが可能であるため、信頼性を高めることができる。なお、走査線駆動回路９０４の最低電位とは、走査線駆動回路９０４を動作させる際に供給する電位のうち、最も低い電位のことをいう。例えば、走査線駆動回路１０４を動作させる際に供給する電位を、トランジスタ９１１のソース電極の電位を基準とする場合、当該ソース電極の電位（Ｖｓｓ）である。

走査線駆動回路９０４に含まれるトランジスタ９１１において、絶縁膜９２４の厚さが薄いと、導電膜９１７から生じた電界が酸化物半導体膜に影響を与えることによって、トランジスタ９１１の電気特性の変動が生じる場合がある。そこで、図２５（Ｂ）のように絶縁膜９５１を設けることによって、当該電界の影響を制御することができ、トランジスタ９１１の電気特性を良好にすることができる。

絶縁膜９５１は、絶縁膜９２４に適用できる材料で設けることができる。また、絶縁膜９５１として、有機絶縁膜を用いることができる。当該有機絶縁膜としては、感光性、非感光性の有機樹脂が挙げられ、例えば、アクリル樹脂、ベンゾシクロブテン系樹脂、エポキシ樹脂、又はシロキサン系樹脂などを用いることができる。また、当該有機絶縁膜としては、ポリアミドを用いることができる。なお、当該有機絶縁膜の形成方法は特に限定されず、用いる材料に応じて適宜選択できる。例えば、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷などを適用することができる。

また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、トランジスタ９１１は、静電気などの外部の電場の影響によるトランジスタの電気特性の変動が抑制することができ、信頼性を高めることができる。

なお、図２５においては、走査線駆動回路に含まれるトランジスタを図示したが、信号線駆動回路に含まれるトランジスタもトランジスタ９１１と同様にデュアルゲートトランジスタとすることができる。信号線駆動回路に含まれるトランジスタをデュアルゲートトランジスタとすることで、当該トランジスタはトランジスタ９１１と同様の効果を奏する。

上記より、本発明の一態様である半導体装置は信頼性の高い半導体装置である。

ここで、本発明の一態様である半導体装置に含まれるトランジスタにおいて、例えば、走査線駆動回路９０４に含まれる複数のトランジスタにおいて、ゲート電極を含む配線とソース電極又はドレイン電極を含む配線とが導電膜によって電気的に接続される構造について説明する。図２６（Ａ）に当該構造の上面図を示し、図２６（Ｂ）に図２６（Ａ）の一点鎖線Ｙ１−Ｙ２間及び一点鎖線Ｚ１−Ｚ２間の断面図を示す。

図２６（Ａ）より、トランジスタ９１１のゲート電極を含む配線９５０、及びトランジスタ９１１のソース電極又はドレイン電極を含む配線９５２は、開口９５４及び開口９５６に設けられた導電膜９５８と接している。

図２６（Ｂ）より、断面構造は、基板９０１上に絶縁膜９２３が設けられており、配線９５０及び絶縁膜９２３上にはゲート絶縁膜９２２が設けられており、ゲート絶縁膜９２２上には配線９５２が設けられており、ゲート絶縁膜９２２及び配線９５２上には絶縁膜９２４が設けられている。そして、一点鎖線Ｙ１−Ｙ２の領域において、ゲート絶縁膜９２２及び絶縁膜９２４に配線９５０に達する開口９５４が設けられており、一点鎖線Ｚ１−Ｚ２の領域において、絶縁膜９２４に配線９５２に達する開口９５６が設けられている。そして、絶縁膜９２４上と、開口９５４及び開口９５６とには導電膜９５８が設けられている。

上記より、ゲート電極を含む配線９５０とソース電極又はドレイン電極を含む配線９５２とが、導電膜９５８によって電気的に接続されている。

導電膜９５８は、トランジスタ９１１の導電膜９１７の形成工程を利用して形成することができる。

開口９５４及び開口９５６は一括して形成することができる。詳細は以下の通りである。配線９５０上にゲート絶縁膜９２２に加工される絶縁膜を形成し、当該絶縁膜上に配線９５２を形成し、配線９５２上に絶縁膜９２４に加工される絶縁膜を形成する。その後、絶縁膜９２４上にマスクを形成し、当該マスクを用いて加工することにより、開口９５４及び開口９５６を形成することができる。当該マスクとしては、レジストマスクを用いることができる。当該加工としては、ドライエッチングを利用することができる。配線９５０を金属材料などで形成することで、配線９５０に対するゲート絶縁膜９２２のエッチング選択比を高くすることができ、また当該ドライエッチングによって、開口９５４及び開口９５６を一括して形成することができる。

画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続されている。

表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶９０８を含む。なお、液晶９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶９０８を介して重なる構成となっている。液晶素子９１３は実施の形態１に記載した液晶素子１０８を参照することができる。第１の電極９３０は、実施の形態１に記載した画素電極１２１に相当し、第２の電極９３１は、実施の形態１に記載した対向電極１５４に相当し、液晶９０８は実施の形態１に記載した液晶１６０に相当し、絶縁膜９３２は実施の形態１に記載した配向膜１５８に相当し、絶縁膜９３３は実施の形態１に記載した配向膜１５６に相当する。

表示素子に電圧を印加する第１の電極９３０及び第２の電極９３１（画素電極、共通電極、対向電極などともいう。）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性又は反射性を選択すればよい。

第１の電極９３０及び第２の電極９３１は、実施の形態１に示す画素電極１２１及び対向電極１５４と同様の材料を適宜用いることができる。

また、スペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていてもよい。

第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。また、シール材９２５は、絶縁膜９２４と接している。

また、本発明の一態様である半導体装置（表示装置）において、遮光膜（ブラックマトリクス）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

図２７に、図２４及び図２５に示す表示装置において、基板９０６に設けられた第２の電極９３１と電気的に接続するための共通接続部（パッド部）を、基板９０１上に形成する例を示す。

共通接続部は、基板９０１と基板９０６とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電性粒子を介して第２の電極９３１と電気的に接続される。又は、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電極９３１と電気的に接続してもよい。

図２７（Ａ）は、共通接続部、および画素部におけるトランジスタの断面図の断面図であり、図２７（Ｂ）に示す上面図のＩ−Ｊ間の断面図、および図２５（Ａ）、（Ｂ）におけるトランジスタ９１０の断面図に相当する。

共通電位線９７５は、ゲート絶縁膜９２２上に設けられ、図２７に示すトランジスタ９１０のソース電極９７１又はドレイン電極９７３と同じ材料及び同じ工程で作製される。

また、共通電位線９７５は、絶縁膜９２４で覆われ、絶縁膜９２４は、共通電位線９７５と重なる位置に複数の開口を有している。この開口は、トランジスタ９１０のソース電極９７１又はドレイン電極９７３の一方と、第１の電極９３０とを接続するコンタクトホールと同じ工程で作製される。

また、共通電位線９７５及び共通電極９７７が開口において接続する。共通電極９７７は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料及び同じ工程で作製される。

このように、画素部９０２のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。

共通電極９７７は、シール材に含まれる導電性粒子と接触する電極であり、基板９０６の第２の電極９３１と電気的に接続が行われる。

また、図２７（Ｃ）に示すように、共通電位線９８５を、トランジスタ９１０のゲート電極と同じ材料、同じ工程で形成してもよい。

図２７（Ｃ）に示す共通接続部において、共通電位線９８５は、ゲート絶縁膜９２２及び絶縁膜９２４の下層に設けられ、ゲート絶縁膜９２２及び絶縁膜９２４は、共通電位線９８５と重なる位置に複数の開口を有する。該開口は、トランジスタ９１０のソース電極９７１又はドレイン電極９７３の一方と第１の電極９３０とを接続するコンタクトホールと同じ工程で絶縁膜９２４をエッチングした後、さらにゲート絶縁膜９２２を選択的にエッチングすることで形成される。

また、共通電位線９８５及び共通電極９８７が開口において接続する。共通電極９８７は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料及び同じ工程で作製される。

以上より、保持容量の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした保持容量を有する半導体装置を作製することができる。例えば、本実施の形態における半導体装置においても、画素密度を３００ｐｐｉ程度とする場合、画素の開口率を５０％以上、さらには画素の開口率を５５％以上、さらには画素の開口率を６０％以上にすることができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。

また、トランジスタの半導体膜（具体的には酸化物半導体膜）は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置である。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態５）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図２８に示す。

図２８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。

上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。

表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。

また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。

図２８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。

テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。

図２８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。

図２８（Ｃ）は、コンピュータ９２００を示している。コンピュータ９２００は、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。

上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータの表示品位を向上させることができる。

図２９（Ａ）及び図２９（Ｂ）は２つ折り可能なタブレット型端末である。図２９（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。

上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。

表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。

また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。

また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。

また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。

また、図２９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。

図２９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図２９（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。

なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

また、この他にも図２９（Ａ）及び図２９（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。

タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができるため好適である。なお、バッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れるなどの利点がある。

また、図２９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図２９（Ｃ）にブロック図を示し説明する。図２９（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図２９（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。

まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。

なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

１００ 画素部
１０１ 画素
１０２ 基板
１０３ トランジスタ
１０４ 走査線駆動回路
１０５ 保持容量
１０６ 信号線駆動回路
１０７ 走査線
１０８ 液晶素子
１０９ 信号線
１１１ 酸化物半導体膜
１１３ 導電膜
１１５ 容量線
１１７ 開口
１１９ 酸化物半導体膜
１２１ 画素電極
１２３ 開口
１２５ 導電膜
１２６ 絶縁膜
１２７ ゲート絶縁膜
１２８ 絶縁膜
１２９ 絶縁膜
１３０ 絶縁膜
１３１ 絶縁膜
１３２ 絶縁膜
１３３ 絶縁膜
１４３ 開口
１４５ 保持容量
１４６ 保持容量
１５０ 基板
１５２ 遮光膜
１５４ 対向電極
１５６ 配向膜
１５８ 配向膜
１６０ 液晶
１６５ 保持容量
１６７ 導電膜
１７４ 保持容量
１７５ 容量線
１９７ 保持容量
１９８ 酸化物半導体膜
１９９ 導電膜
２０１ 画素
２０５ 保持容量
２２６ 絶縁膜
２２７ 絶縁膜
２２８ 絶縁膜
２２９ 絶縁膜
２３０ 絶縁膜
２３１ 絶縁膜
２３２ 絶縁膜
２３３ 絶縁膜
２４５ 保持容量
２９７ トランジスタ
２９９ａ 酸化物半導体膜
２９９ｂ 酸化物半導体膜
２９９ｃ 酸化物半導体膜
９０１ 基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１８ａ ＦＰＣ
９１８ｂ ＦＰＣ
９１９ 異方性導電剤
９２２ ゲート絶縁膜
９２３ 絶縁膜
９２４ 絶縁膜
９２５ シール材
９２６ 保持容量
９２７ 酸化物半導体膜
９２９ 容量線
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３５ スペーサ
９５０ 配線
９５１ 絶縁膜
９５２ 配線
９５４ 開口
９５６ 開口
９５８ 導電膜
９７１ ソース電極
９７３ ドレイン電極
９７５ 共通電位線
９７７ 共通電極
９８５ 共通電位線
９８７ 共通電極
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (5)

1. トランジスタと、保持容量と、前記トランジスタ及び前記保持容量と電気的に接続された表示素子と、を含む画素を複数備える画素部を有し、
   前記保持容量は、容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、前記トランジスタを介して信号線から所定の電位が供給され、他方の電極として機能する画素電極と、前記一方の電極及び前記他方の電極の間に設けられた誘電体膜と、を有し、
   前記画素部に画像が表示される期間にあっては、
   前記トランジスタのゲート電極を有する走査線に、前記トランジスタのしきい値電圧以上の電位を供給して前記トランジスタを導通状態にし、前記信号線から前記画素電極に所定の電位を供給し、
   前記容量線に、前記画素電極と前記容量線との電位差が前記保持容量のしきい値電圧以上となる電位を供給し、
   前記画素電極と前記容量線との電位差を前記保持容量に一定期間保持し、前記表示素子を介して前記画像を前記画素部に表示し、
   前記画像の表示が停止される期間にあっては、
   前記画像の表示を停止した後、前記容量線に、前記信号線から前記画素電極に供給される前記所定の電位よりも高い電位を一定期間供給し、前記画素電極と前記容量線との電位差を保持することを特徴とする半導体装置の駆動方法。
2. 請求項１において、
   前記一定期間内においては、前記画素電極の電位と、前記表示素子に含まれ、前記画素電極と対向して設けられる導電膜の電位と、を同電位にすることを特徴とする半導体装置の駆動方法。
3. トランジスタと、保持容量と、前記トランジスタ及び前記保持容量と電気的に接続された液晶素子と、を含む画素を複数備える画素部と、
   前記液晶素子を通過して前記画素部に光を照射する光源と、を有し、
   前記保持容量は、容量線と電気的に接続され、一方の電極として機能する透光性を有する半導体膜と、前記トランジスタを介して信号線から所定の電位が供給され、他方の電極として機能する画素電極と、前記一方の電極及び前記他方の電極の間に設けられた誘電体膜と、を有し、
   前記液晶素子は、前記画素電極及び前記透光性を有する半導体膜間に配置された液晶を含み、
   前記画素部に画像が表示される期間にあっては、
   前記光源を点灯し、
   前記トランジスタのゲート電極を有する走査線に、前記トランジスタのしきい値電圧以上の電位を供給して前記トランジスタを導通状態にし、前記信号線から前記画素電極に所定の電位を供給し、
   前記容量線に、前記画素電極と前記容量線との電位差が前記保持容量のしきい値電圧以上となる電位を供給し、
   前記画素電極と前記容量線との電位差を前記保持容量に一定期間保持し、前記液晶素子を介して前記画像を前記画素部に表示し、
   前記画像の表示が停止される期間にあっては、
   前記光源を消灯して前記画像の表示を停止した後、前記容量線に、前記信号線から前記画素電極に供給される前記所定の電位よりも高い電位を一定期間供給し、前記画素電極と前記容量線との電位差を保持することを特徴とする半導体装置の駆動方法。
4. 請求項３において、
   前記一定期間内においては、前記画素電極の電位と、前記液晶素子に含まれ、前記画素電極と対向して設けられる導電膜の電位とを同電位にすることを特徴とする半導体装置の駆動方法。
5. 請求項１乃至請求項４のいずれか一において、
   前記半導体装置の電源を遮断する前は、前記容量線に、前記信号線から前記画素電極に供給される前記所定の電位よりも高い電位を一定期間供給することを特徴とする半導体装置の駆動方法。

Images