CN104538358A - 一种阵列基板的制作方法、阵列基板及显示面板 - Google Patents
一种阵列基板的制作方法、阵列基板及显示面板 Download PDFInfo
- Publication number
- CN104538358A CN104538358A CN201510016691.9A CN201510016691A CN104538358A CN 104538358 A CN104538358 A CN 104538358A CN 201510016691 A CN201510016691 A CN 201510016691A CN 104538358 A CN104538358 A CN 104538358A
- Authority
- CN
- China
- Prior art keywords
- electrode
- hole
- array base
- base palte
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 238000003860 storage Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 239000012528 membrane Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 5
- 238000005286 illumination Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 61
- 238000005516 engineering process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- -1 insulating barrier Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制作方法、阵列基板及显示面板，该方法包括：在基板上形成栅电极及透明的第一电极；在基板上形成绝缘层，绝缘层覆盖栅电极及第一电极；在绝缘层上形成半导体层；在半导体层上形成介质层，并开设第一通孔、第二通孔及第三通孔；在介质层上形成源电极、漏电极和第二电极，源电极及漏电极分别通过第一通孔及第二通孔与半导体层连接，第二电极通过第三通孔与第一电极连接以形成存储电容；在介质层上形成透明的第三电极，第三电极与漏电极连接以形成像素电极。通过上述方式，本发明能够在阵列基板的制作过程中减少光罩的使用数量，减少工艺流程，降低成本。
Description
技术领域
本发明涉及显示领域，特别是涉及一种阵列基板的制作方法、阵列基板及显示面板。
背景技术
低温多晶硅(Low Temperature Poly-silicon；简称LTPS)薄膜晶体管液晶显示器是在封装过程中，利用准分子镭射作为热源，镭射光经过投射系统后，会产生能量均匀分布的镭射光束，投射于非晶硅结构的玻璃基板上，当非晶硅结构玻璃基板吸收准分子镭射的能量后，会转变成为多晶硅结构，因整个处理过程都是在600℃以下完成，故一般玻璃基板皆可适用。
传统的底栅型LTPS像素层别结构很多，制作相对复杂，制作时需要使用更多数量的光罩，这极大的增加了生产成本。以传统的PMOS制程为例，往往至少需要使用9张光罩。
另外，传统的底栅LTPS像素中经常会使用一有机层，用于隔绝金属电极和透明电极，降低它们之间的寄生电容，有机层往往厚度较大，但这样会对制程的均一性提出了更高的要求，而且经常导致显示亮度不均匀的问题，降低了制程的良率。
发明内容
本发明主要解决的技术问题是提供一种阵列基板的制作方法、阵列基板及显示面板，能够在阵列基板的制作过程中减少光罩的使用数量，减少工艺流程，降低成本。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，该方法包括：在基板上形成栅电极及透明的第一电极；在基板上形成绝缘层，绝缘层覆盖栅电极及第一电极；在绝缘层上形成半导体层；在半导体层上形成介质层，并在对应半导体层的区域开设第一通孔、第二通孔，在第一通孔、第二通孔位置露出半导体层，在对应第一电极的区域开设第三通孔，以在第三通孔处露出第一电极；在介质层上形成源电极、漏电极和第二电极，源电极及漏电极分别通过第一通孔及第二通孔与半导体层连接，第二电极通过第三通孔与第一电极连接以形成存储电容；在介质层上形成透明的第三电极，第三电极与漏电极连接以形成像素电极。
其中，在绝缘层上形成半导体层步骤，具体为：在绝缘层上沉积一层非晶硅并得到多晶硅；在多晶硅上覆盖一层光阻；从基板上进行光照，以使光阻中没有被栅电极遮挡的部分曝光；对光阻及多晶硅上的曝光部分进行蚀刻；对多晶硅进行掺杂以形成对应第一通孔的第一掺杂区及对应第二通孔的第二掺杂区，以分别连接源电极及漏电极。
其中，栅电极连接栅极线。
其中，栅电极、源电极、漏电极及第二电极为金属电极。
其中，第一电极及第三电极为氧化铟锡ITO。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，该阵列基板包括基板和依次设置于基板上的第一电极层、绝缘层、半导体层、介质层及第二电极层；其中，第一电极层包括栅电极及透明的第一电极；第二电极层包括源电极、漏电极、第二电极及透明的第三电极；在介质层上对应半导体层的区域设置有第一通孔及第二通孔以使半导体层分别与源电极及漏电极连接；在介质层及绝缘层上对应第一电极的区域设置有第三通孔以使第一电极与第二电极连接形成存储电容；第三电极与漏电极连接以形成像素电极。
其中，半导体层是通过对多晶硅掺杂制成，并形成第一掺杂区及第二掺杂区；第一掺杂区及第二掺杂区分别对应第一通孔及第二通孔以连接源电极及漏电极。
其中，栅电极、源电极、漏电极及第二电极为金属电极；栅电极连接栅极线。
其中，第一电极及第三电极为氧化铟锡ITO。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示面板，该显示面板包括彩膜基板、阵列基板以及所述彩膜基板、阵列基板之间的液晶层，其特征在于，阵列基板是上述的阵列基板。
本发明的有益效果是：区别于现有技术的情况，本发明通过将第一电极设置于基板上，避免了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减少了二道，使制作工艺简化，成本降低。
附图说明
图1是本发明阵列基板的制作方法第一实施方式的流程图；
图2是本发明阵列基板的制作方法第一实施方式中步骤101的结构示意图；
图3是本发明阵列基板的制作方法第一实施方式中步骤102的结构示意图；
图4是本发明阵列基板的制作方法第一实施方式中步骤103的结构示意图；
图5是本发明阵列基板的制作方法第一实施方式中步骤104的结构示意图；
图6是本发明阵列基板的制作方法第一实施方式中步骤105的结构示意图；
图7是本发明阵列基板的制作方法第一实施方式中步骤106的结构示意图；
图8是本发明阵列基板的制作方法第二实施方式的流程图；
图9是本发明阵列基板的制作方法第二实施方式中步骤801的结构示意图；
图10是本发明阵列基板的制作方法第二实施方式中步骤802的结构示意图；
图11是本发明阵列基板的制作方法第二实施方式中步骤803及步骤804的结构示意图；
图12是本发明阵列基板的制作方法第二实施方式中步骤805的结构示意图；
图13是本发明阵列基板实施方式的结构示意图；
图14是本发明显示面板实施方式的结构示意图。
具体实施方式
参阅图1，本发明阵列基板的制作方法第一实施方式的流程图，该方法包括：
步骤101：在基板201上形成栅电极202及透明的第一电极203；
如图2所示，基板201一般采用玻璃，在玻璃基板201清洗干燥后，在玻璃基板201上通过真空溅射镀膜等方式形成栅电极202，栅极材料可以是Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti或W中的一种或多种合金，栅电极202用于连接栅极线；另外在玻璃基板201上通过沉积的方式镀一层透明导电膜作为第一电极203，例如ITO(锡掺杂三氧化铟)、AZO(铝掺杂氧化锌)等，该栅电极202及第一电极203互不干扰，可先后依次制作，顺序不固定。
此时，对栅电极202及第一电极203进行图形化时分别使用第一道光罩及第二道光罩。
步骤102：在基板201上形成绝缘层204，绝缘层204覆盖栅电极202及第一电极203；
如图3所示，该绝缘层204可以是氧化硅层(SiOx)或氮化硅层(SiNx)，也可以是由氧化硅层与氮化硅层叠层形成，其主要是通过化学气相沉积的方式形成于基板201上并且覆盖栅电极202及第一电极203以起到绝缘作用。
此时，对绝缘层204进行图形化时使用第三道光罩。
步骤103：在绝缘层204上形成半导体层205；
如图4所示，所述半导体层205可以是非晶硅或多晶硅进行掺杂形成的P-MOS、N-MOS或者C-MOS结构。
此时，对半导体层205进行图形化时，使用第四道光罩。
步骤104：在半导体层205上形成介质层206，并在对应半导体层205的区域开设第一通孔2061、第二通孔2062，在第一通孔2061、第二通孔2062位置露出半导体层205，在对应第一电极202的区域开设第三通孔2063，以在第三通孔2063处露出第一电极202；
如图5所示，该介质层206是采用ILD层间介质隔离材料，以对半导体层206及后续的电极层进行隔离。
此时，在对该介质层206进行开孔的过程中，使用第五道光罩。
步骤105：在介质层206上形成源电极2071、漏电极2072和第二电极2073，源电极2071及漏电极2072分别通过第一通孔2061及第二通孔2062与半导体层205连接，第二电极2073通过第三通孔2063与第一电极202连接以形成存储电容；
源电极2071、漏电极2072和第二电极2073同样采用Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti或W中的一种或多种合金通过镀膜等方式形成。
此时，在对源电极2071及漏电极2072图形化时分别使用第六道光罩。
步骤106：在介质层206上形成透明的第三电极208，第三电极208与漏电极2072连接以形成像素电极。
该第三电极208与第一电极202材料相同，也可以采用ITO(锡掺杂三氧化铟)、AZO(铝掺杂氧化锌)等透明导电薄膜。
此时，在对该第三电极208进行图形化时使用第七道光罩。
区别于现有技术，本实施方式通过将第一电极设置于基板上，避免了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减少了二道，使制作工艺简化，成本降低。
参阅图8，本发明阵列基板的制作方法第二实施方式的流程图，该方法包括：
步骤801：在绝缘层204上沉积一层非晶硅并得到多晶硅211；
如图9所示，在绝缘层204上沉积一层非晶硅(a-Si)层，并利用准分子镭射作为热源，镭射光经过投射系统后，会产生能量均匀分布的镭射光束，投射于非晶硅层上，当非晶硅层吸收准分子镭射的能量后，会转变成为多晶硅211结构，整个处理过程都是在600℃以下完成。
步骤802：在多晶硅211上覆盖一层光阻212；
如图10所示，该光阻212为负性光阻。
步骤803：从基板上进行光照，以使光阻212中没有被栅电极202遮挡的部分曝光；
步骤804：对光阻212及多晶硅211上的曝光部分进行蚀刻；
如图11所示，由于栅电极202的遮挡，对应栅电极202上方的光阻212不能被曝光，然后对曝光部分的多晶硅及光阻进行蚀刻。
步骤805：对多晶硅211进行掺杂以形成对应第一通孔的第一掺杂区212及对应第二通孔的第二掺杂区213，以分别连接源电极及漏电极。
如图12所示，该掺杂为P+掺杂或N+掺杂，以使该半导体层形成P-MOS、N-MOS或者C-MOS结构。
该实施方式仅是第一实施方式中步骤103的详细步骤，并不是完整制作阵列基板的方法，步骤前后还包括如第一实施方式中的其他步骤。
区别于现有技术，本实施方式通过将第一电极设置于基板上，避免了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减少了二道，使制作工艺简化，成本降低。
参阅图13，本发明阵列基板实施方式的结构示意图，该阵列基板包括基板201和依次设置于基板201上的第一电极层、绝缘层204、半导体层、介质层206及第二电极层；
其中，第一电极层包括栅电极202及透明的第一电极203；第二电极层包括源电极2071、漏电极2072、第二电极2073及透明的第三电极208；在介质层206上对应半导体层的区域设置有第一通孔及第二通孔以使半导体层分别与源电极2071及漏电极2072连接；在介质层206及绝缘层204上对应第一电极203的区域设置有第三通孔以使第一电极203与第二电极2073连接形成存储电容；第三电极208与漏电极2072连接以形成像素电极。
其中，半导体层是通过对多晶硅掺杂制成，并形成第一掺杂区2051及第二掺杂区2052；第一掺杂区2051及第二掺杂区2052分别对应第一通孔及第二通孔以连接源电极2071及漏电极2072。
其中，栅电极202连接栅极线。
其中，栅电极202、源电极2071、漏电极2072及第二电极2073为金属电极。
其中，第一电极203及第三电极208为氧化铟锡ITO。
本实施方式是基于上述阵列基板的制作方法的产品，其实施方式类似，这里不再赘述。
区别于现有技术，本实施方式通过将第一电极设置于基板上，避免了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减少了二道，使制作工艺简化，成本降低。
参阅图14，本发明显示面板实施方式的结构示意图，该显示面板包括彩膜基板1041、阵列基板1042以及所述彩膜基板1041、阵列基板1042之间的液晶层1043，其特征在于，该阵列基板1041是如上述实施方式中的阵列基板，这里不再赘述。
区别于现有技术，本实施方式中显示面板中的阵列基板将第一电极设置于基板上，避免了传统技术中，将第一电极设置于半导体层上时需要采用很厚的隔离层以使第一电极与源、漏电极隔开，而第三电极设置于第一电极也需要一层隔离层隔开时厚厚的隔离层造成的显示亮度不均匀的问题，显示效果提高，而且在制造过程中只需要七道光罩，比传统的技术中九道光罩减少了二道，使制作工艺简化，成本降低，显示效果更好。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，所述方法包括：
在基板上形成栅电极及透明的第一电极；
在所述基板上形成绝缘层，所述绝缘层覆盖所述栅电极及第一电极；
在所述绝缘层上形成半导体层；
在所述半导体层上形成介质层，并在对应所述半导体层的区域开设第一通孔、第二通孔，在所述第一通孔、第二通孔位置露出所述半导体层，在对应所述第一电极的区域开设第三通孔，以在所述第三通孔处露出所述第一电极；
在所述介质层上形成源电极、漏电极和第二电极，所述源电极及漏电极分别通过所述第一通孔及第二通孔与所述半导体层连接，所述第二电极通过所述第三通孔与所述第一电极连接以形成存储电容；
在所述介质层上形成透明的第三电极，所述第三电极与所述漏电极连接以形成像素电极。
2.根据权利要求1所述的方法，其特征在于，所述在所述绝缘层上形成半导体层步骤，具体为：
在所述绝缘层上沉积一层非晶硅并得到多晶硅；
在所述多晶硅上覆盖一层光阻；
从所述基板上进行光照，以使所述光阻中没有被所述栅电极遮挡的部分曝光；
对所述光阻及所述多晶硅上的曝光部分进行蚀刻；
对所述多晶硅进行掺杂以形成对应所述第一通孔的第一掺杂区及对应所述第二通孔的第二掺杂区，以分别连接所述源电极及漏电极。
3.根据权利要求1所述的方法，其特征在于，所述栅电极连接栅极线。
4.根据权利要求1所述的方法，其特征在于，所述栅电极、源电极、漏电极及第二电极为金属电极。
5.根据权利要求1所述的方法，其特征在于，所述第一电极及第三电极为氧化铟锡ITO。
6.一种阵列基板，其特征在于，所述阵列基板包括基板和依次设置于所述基板上的第一电极层、绝缘层、半导体层、介质层及第二电极层；
其中，所述第一电极层包括栅电极及透明的第一电极；
所述第二电极层包括源电极、漏电极、第二电极及透明的第三电极；
在所述介质层上对应所述半导体层的区域设置有第一通孔及第二通孔以使所述半导体层分别与所述源电极及漏电极连接；
在所述介质层及绝缘层上对应所述第一电极的区域设置有第三通孔以使所述第一电极与所述第二电极连接形成存储电容；
所述第三电极与所述漏电极连接以形成像素电极。
7.根据权利要求6所述的阵列基板，其特征在于，所述半导体层是通过对多晶硅掺杂制成，并形成第一掺杂区及第二掺杂区；
所述第一掺杂区及第二掺杂区分别对应所述第一通孔及第二通孔以连接所述源电极及漏电极。
8.根据权利要求6所述的阵列基板，其特征在于，所述栅电极、源电极、漏电极及第二电极为金属电极；
所述栅电极连接栅极线。
9.根据权利要求6所述的阵列基板，其特征在于，所述第一电极及第三电极为氧化铟锡ITO。
10.一种显示面板，包括彩膜基板、阵列基板以及所述彩膜基板、阵列基板之间的液晶层，其特征在于，所述阵列基板是如权利要求6-9任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510016691.9A CN104538358A (zh) | 2015-01-13 | 2015-01-13 | 一种阵列基板的制作方法、阵列基板及显示面板 |
| US14/433,651 US20160204134A1 (en) | 2015-01-13 | 2015-01-28 | An Array Substrate Manufacturing Method, An Array Substrate And A Display Panel |
| PCT/CN2015/071712 WO2016112564A1 (zh) | 2015-01-13 | 2015-01-28 | 一种阵列基板的制作方法、阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510016691.9A CN104538358A (zh) | 2015-01-13 | 2015-01-13 | 一种阵列基板的制作方法、阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104538358A true CN104538358A (zh) | 2015-04-22 |
Family
ID=52853861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510016691.9A Pending CN104538358A (zh) | 2015-01-13 | 2015-01-13 | 一种阵列基板的制作方法、阵列基板及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104538358A (zh) |
| WO (1) | WO2016112564A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613575A (zh) * | 2020-05-07 | 2020-09-01 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090174834A1 (en) * | 2008-01-07 | 2009-07-09 | Seung-Ha Choi | Liquid crystal display and method of fabricating the same |
| CN102468324A (zh) * | 2010-10-28 | 2012-05-23 | 三星移动显示器株式会社 | 有机发光显示设备及其制造方法 |
| CN102709284A (zh) * | 2011-05-27 | 2012-10-03 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法 |
| US20130313529A1 (en) * | 2012-05-23 | 2013-11-28 | Sung-Ho Kim | Thin film transistor array substrate, organic light-emitting display device comprising the same, and method of manufacturing the same |
| US20140034954A1 (en) * | 2012-08-03 | 2014-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103715267A (zh) * | 2013-12-30 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 |
| CN104037090A (zh) * | 2014-06-19 | 2014-09-10 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构 |
| CN104064688A (zh) * | 2014-07-11 | 2014-09-24 | 深圳市华星光电技术有限公司 | 具有存储电容的tft基板的制作方法及该tft基板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176074B1 (en) * | 2006-08-10 | 2007-02-13 | Chunghwa Picture Tubes, Ltd. | Manufacturing method of thin film transistor array substrate |
| CN102651337A (zh) * | 2011-05-13 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种多晶硅tft阵列基板的制造方法 |
| CN102683338B (zh) * | 2011-09-13 | 2016-08-24 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板及其制造方法 |
| CN102931137B (zh) * | 2012-10-22 | 2015-01-28 | 京东方科技集团股份有限公司 | Ltps-tft阵列基板及其制造方法、显示装置 |
-
2015
- 2015-01-13 CN CN201510016691.9A patent/CN104538358A/zh active Pending
- 2015-01-28 WO PCT/CN2015/071712 patent/WO2016112564A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090174834A1 (en) * | 2008-01-07 | 2009-07-09 | Seung-Ha Choi | Liquid crystal display and method of fabricating the same |
| CN102468324A (zh) * | 2010-10-28 | 2012-05-23 | 三星移动显示器株式会社 | 有机发光显示设备及其制造方法 |
| CN102709284A (zh) * | 2011-05-27 | 2012-10-03 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法 |
| US20130313529A1 (en) * | 2012-05-23 | 2013-11-28 | Sung-Ho Kim | Thin film transistor array substrate, organic light-emitting display device comprising the same, and method of manufacturing the same |
| US20140034954A1 (en) * | 2012-08-03 | 2014-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103715267A (zh) * | 2013-12-30 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 |
| CN104037090A (zh) * | 2014-06-19 | 2014-09-10 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构 |
| CN104064688A (zh) * | 2014-07-11 | 2014-09-24 | 深圳市华星光电技术有限公司 | 具有存储电容的tft基板的制作方法及该tft基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016112564A1 (zh) | 2016-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101887897B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| CN102768992B (zh) | 一种薄膜晶体管驱动背板的制作方法 | |
| CN102543864B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN104952792B (zh) | Tft基板结构的制作方法 | |
| CN102543863A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN103489877A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103236440A (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| CN102723279A (zh) | 一种金属氧化物薄膜晶体管的制作方法 | |
| CN103474437A (zh) | 一种阵列基板及其制备方法与显示装置 | |
| CN102544029A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN100543539C (zh) | 半穿半反式液晶显示器制造方法 | |
| CN103094205A (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| CN109755260A (zh) | 一种显示面板、显示面板的制造方法和显示装置 | |
| US9263483B2 (en) | Array panel and manufacturing method for the same | |
| CN103117284A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104538358A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
| CN102683277A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN104617038A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
| CN102569188B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN105590895B (zh) | 显示面板的制备方法 | |
| US11329074B2 (en) | Array substrate, manufacturing method thereof, and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150422 |
|
| RJ01 | Rejection of invention patent application after publication |