CN102569188B - 一种薄膜晶体管阵列基板及其制作方法 - Google Patents

一种薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN102569188B
CN102569188B CN201210025352.3A CN201210025352A CN102569188B CN 102569188 B CN102569188 B CN 102569188B CN 201210025352 A CN201210025352 A CN 201210025352A CN 102569188 B CN102569188 B CN 102569188B
Authority
CN
China
Prior art keywords
layer
film transistor
thin
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210025352.3A
Other languages
English (en)
Other versions
CN102569188A (zh
Inventor
贾沛
杨流洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201210025352.3A priority Critical patent/CN102569188B/zh
Priority to PCT/CN2012/070940 priority patent/WO2013116990A1/zh
Priority to US13/391,384 priority patent/US20130200377A1/en
Publication of CN102569188A publication Critical patent/CN102569188A/zh
Application granted granted Critical
Publication of CN102569188B publication Critical patent/CN102569188B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制作方法,所述方法包括以下步骤:提供基板;在所述基板上沉积第一金属层,并利用第一光罩对所述第一金属层进行图案化,形成栅极;在所述基板上依次沉积栅绝缘层和半导体层,利用第二光罩对所述半导体层进行图案化,保留位于所述栅极上方的半导体层;在所述基板上依次沉积透明导电层和第二金属层,利用多段式调整光罩来图案化所述透明导电层和第二金属层,在半导体层上形成包括所述透明导电层和第二金属层的源极及漏极,在栅绝缘层上由所述透明导电层形成像素电极和共通电极。本发明简化了工艺制程,降低了薄膜晶体管阵列基板的制作难度以及制作成本。

Description

一种薄膜晶体管阵列基板及其制作方法
【技术领域】
本发明涉及液晶生产技术领域,特别涉及一种薄膜晶体管阵列基板的制作方法。
【背景技术】
随着液晶显示器的不断推广和普及,对液晶显示器的显示性能提出了很高的要求。譬如平面转换(In-Plane Switching,IPS)型液晶显示器被越来越多地应用在液晶显示领域。
在液晶显示器的薄膜晶体管(Thin Film Transistor,TFT)矩阵基板制程中,需使用多道光罩来进行光刻制程(Photo-lithography),然而,光罩相当昂贵,光罩数越多则薄膜晶体管制程所需的成本越高,且增加制程时间及复杂度。
同样地,现有技术中通过多道光罩(譬如四道光罩)形成IPS型液晶显示器的薄膜晶体管阵列基板的工艺制程较为复杂,制作难度和制作成本较高,增加了液晶显示器的生产难度。
故,有必要提供一种薄膜晶体管矩阵基板及其制造方法,以解决现有技术所存在的问题。
【发明内容】
本发明的一个目的在于提供一种薄膜晶体管阵列基板的制作方法,以解决现有技术中通过多道光罩形成IPS型液晶显示器的薄膜晶体管阵列基板的工艺制程较为复杂,制作难度和制作成本较高,增加了液晶显示器的生产难度的技术问题。
为解决上述问题,本发明提供了一种薄膜晶体管阵列基板的制作方法,所述方法包括以下步骤:
提供基板;
在所述基板上沉积第一金属层,并利用第一光罩对所述第一金属层进行图案化,形成栅极;
在所述基板上依次沉积栅绝缘层和半导体层,利用第二光罩对所述半导体层进行图案化,保留位于所述栅极上方的半导体层;
在所述基板上依次沉积透明导电层和第二金属层,利用多段式调整光罩来图案化所述透明导电层和所述第二金属层,在半导体层上形成包括所述透明导电层和第二金属层的源极及漏极,在栅绝缘层上由所述透明导电层形成像素电极和共通电极;
其中,所述半导体层为多晶硅,在所述栅绝缘层上沉积所述半导体层这一步骤包括:
在所述栅绝缘层上沉积一非晶硅层,对所述非晶硅层进行快速热退火,以使所述非晶硅层再结晶成一多晶硅层;
在形成所述源极、漏极、像素电极和共通电极后,所述方法还包括以下步骤:
在所述像素电极及所述共通电极,以及构成薄膜晶体管的所述源极、漏极和半导体层上沉积一平坦化层,所述平坦化层由透明绝缘材质形成;
所述方法还包括以下步骤:
在利用第一光罩对所述第一金属层进行图案化形成栅极的过程中,使用硝酸、磷酸以及醋酸的混合液对所述第一金属层进行湿法刻蚀;
在利用多段式调整光罩在半导体层上形成包括所述透明导电层和第二金属层的源极及漏极的过程中,使用硝酸、磷酸以及醋酸的混合液对所述第二金属层进行湿法刻蚀,使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀;
在利用多段式调整光罩在栅绝缘层上由所述透明导电层形成像素电极和共通电极的过程中,使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀。
在本发明的薄膜晶体管阵列基板的制作方法中,所述多段式调整光罩为灰阶色调光罩、堆栈图层光罩或半色调光罩。
在本发明的薄膜晶体管阵列基板的制作方法中,所述第一金属层通过溅射法沉积形成。
在本发明的薄膜晶体管阵列基板的制作方法中,所述栅绝缘层和所述半导体层通过化学气相沉积法依次沉积形成。
在本发明的薄膜晶体管阵列基板的制作方法中,所述透明导电层和所述第二金属层通过溅射法依次沉积形成。
在本发明的薄膜晶体管阵列基板的制作方法中,所述第一金属层依次由第一铝金属层和第一钼金属层组合形成,所述第二金属层依次由第二钼金属层、第二铝金属层以及第三钼金属层组合形成。
本发明的另一个目的在于提供一种薄膜晶体管阵列基板,以解决现有技术中通过多道光罩形成IPS型液晶显示器的薄膜晶体管阵列基板的工艺制程较为复杂,制作难度和制作成本较高,增加了液晶显示器的生产难度的技术问题。
为解决上述问题,本发明提供了一种薄膜晶体管阵列基板,所述薄膜晶体管阵列基板包括:
基板;
多个薄膜晶体管,设置于所述基板上,其中每一所述薄膜晶体管包括栅极、栅绝缘层、半导体层、源极及漏极,所述栅极、所述栅绝缘层、所述半导体层及所述源极及漏极是依序形成于所述基板上,所述源极及所述漏极包括透明导电层和金属层;
多个像素电极,形成于所述栅绝缘层上,并与所述薄膜晶体管的所述漏极的连接;以及
多个共通电极,与所述多个像素电极相互交叉形成于所述栅绝缘层上;
其中,所述半导体层为多晶硅,所述半导体层是通过在所述栅绝缘层上沉积一非晶硅层,并对所述非晶硅层进行快速热退火,以使所述非晶硅层再结晶成一多晶硅层来形成的;
所述像素电极及所述共通电极,以及构成薄膜晶体管的所述源极、漏极和半导体层上沉积有一平坦化层,所述平坦化层由透明绝缘材质形成;
所述栅极是利用第一光罩对第一金属层进行图案化形成栅极的过程中,通过使用硝酸、磷酸以及醋酸的混合液对所述第一金属层进行湿法刻蚀来形成的,其中,所述第一金属层设置于所述基板上;
所述源极和所述漏极是利用多段式调整光罩在半导体层上形成所述透明导电层和第二金属层的过程中,使用硝酸、磷酸以及醋酸的混合液对所述第二金属层进行湿法刻蚀,以及使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀来形成的,其中,所述第二金属层设置于所述基板和所述半导体层上;
所述像素电极和所述共通电极是利用多段式调整光罩在栅绝缘层上,使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀形成的。
本发明相对于现有技术,通过所述基板上沉积第一金属层后进行第一光罩制程形成栅极,在所述基板上继续沉积栅绝缘层和半导体层后进行第二光罩制程,在所述基板上继续沉积透明导电层和第二金属层后进行多段式调整光罩形成源极、漏极、像素电极和共通电极,进而形成IPS型液晶显示器的薄膜晶体管阵列基板。显然,本发明通过三道光罩制程制作IPS型液晶显示器的薄膜晶体管阵列基板,简化了工艺程序,降低了制作难度以及制作成本,提高了液晶显示器的产量。
为让本发明的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:
【附图说明】
图1为本发明一较佳实施例的显示面板与背光模块的剖面示意图;
图2A-2C为本发明一较佳实施例的显示面板的薄膜晶体管阵列基板的制程剖面示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
在图中,结构相似的单元是以相同标号表示。
请参照图1,图1为本发明的一较佳实施例的显示面板与背光模块的剖面示意图。
其中,本实施例的薄膜晶体管(TFT)阵列基板的制作方法可应用于显示面板100(譬如液晶显示面板)的制造过程中,以制造晶体管的保护层。当应用本实施例的显示面板100来制造一液晶显示装置时,可设置液晶显示面板100于背光模块200上,因而形成液晶显示装置。此显示面板100可包括第一基板110、第二基板120、液晶层130、第一偏光片140及第二偏光片150。第一基板110和第二基板120的基板材料可为玻璃基板或可挠性塑料基板,在本实施例中,第一基板110可例如为薄膜晶体管阵列基板,而第二基板120可例如为彩色滤光片(Color Filter,CF)基板。值得注意的是,在一些实施例中,彩色滤光片和薄膜晶体管阵列基板亦可配置在同一基板上。
如图1所示,液晶层130是形成于第一基板110与第二基板120之间。第一偏光片140是设置第一基板110的一侧,并相对于液晶层130(即第一基板110的入光侧),第二偏光片150是设置第二基板120的一侧,并相对于液晶层130(即第二基板120的出光侧)。
请参照图2A至图2C,其显示依照本发明的一较佳实施例的显示面板的薄膜晶体管阵列基板的制程剖面示意图。
在图2A中,提供基板111,在所述基板111上依次沉积第一金属层。利用第一光罩对所述第一金属层进行刻蚀处理,在所述第一金属层形成栅极112,形成图2A所示的结构。
其中,所述第一金属层优选由第一铝金属层和第一钼金属层组合构成,当然也可以使用其它材料,譬如银(Ag)、铜(Cu)、铬(Cr)、钨(W)、钽(Ta)、钛(Ti)、氮化金属或上述任意组合的合金,亦可为具有耐热金属薄膜和低电阻率薄膜的多层结构。
在具体实施过程中,优选采用溅射法在基板111形成所述第一金属层。之后通过第一光罩的光刻程序和蚀刻程序对所述第一金属层进行图案化处理形成所述栅极112。其中,利用第一光罩在所述第一金属层形成所述栅极112的过程中,优选使用硝酸、磷酸以及醋酸的混合液对所述第一金属层进行湿法刻蚀。
请继续参阅图2B,继续在所述基板111上依次沉积栅绝缘层113和半导体层114,利用第二光罩对所述半导体层114进行图案化,保留位于所述栅极112上方的半导体层114,形成图2B所示的结构。
本发明优选使用化学气相沉积法沉积所述栅绝缘层113和所述半导体层114,譬如等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition,PECVD)方式,当然还可以通过其它方式沉积所述栅绝缘层113和所述半导体层114,此处不一一列举。
所述栅绝缘层113的材料例如为氮化硅(SiNx)或氧化硅(SiOx),所述半导体层114的材料优选为多晶硅(Poly-Silicon)。在本实施例中,所述半导体层114可先沉积一非晶硅(a-Si)层,接着,对该非晶硅层进行快速热退火(Rapid thermal annealing,RTA)步骤,藉以使该非晶硅层再结晶成一多晶硅层。
请参阅图2C,继续在所述基板111上通过溅射法依次沉积形成透明导电层和第二金属层,所述透明导电层的厚度优选是等于或小于100μm。并利用多段式调整光罩对所述透明导电层和第二金属层进行图案化,在半导体层上形成包括所述透明导电层和第二金属层的源极116及漏极117,在栅绝缘层上由所述透明导电层形成像素电极1151和共通电极1152。
所述透明导电层优选使用透明导电金属形成,譬如铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)以及铟锡锌氧化物(ITZO)。
优选的,所述第二金属层依次由第二钼金属层、第二铝金属层以及第三钼金属层组合形成,当然也可以使用其它材料,譬如银(Ag)、铜(Cu)、铬(Cr)、钨(W)、钽(Ta)、钛(Ti)、氮化金属或上述任意组合的合金,亦可为具有耐热金属薄膜和低电阻率薄膜的多层结构。
在具体实施过程中,所述多段式调整光罩采用一多段式调整光掩膜,所述多段式调整光掩膜可例如为灰阶色调光掩膜(Gray Tone Mask,GTM)、堆栈图层光掩膜(Stacked Layer Mask,SLM)或半色调光掩膜(Half Tone Mask,HTM)等。所述多段式调整光掩膜可包括曝光区域、部分曝光区域以及未曝光区域等,籍以在所述透明导电层和第二金属层形成所述源极116和漏极117,在所述透明导电层形成所述像素电极1151和共通电极1152。其中,所述像素电极1151连接所述漏极117。
其中,通过多段式调整光罩在所述透明导电层和第二金属层形成所述源极116和漏极117过程中,优选使用硝酸、磷酸以及醋酸的混合液对所述第二金属层进行湿法刻蚀,采用RIE(Reactive Ion Etching:反应离子刻蚀)等刻蚀方法对所述透明导电层进行干法刻蚀;通过多段式调整光罩来图案化所述透明导电层形成所述像素电极1151和共通电极1152过程中,优选采用RIE刻蚀方法对所述透明导电层进行干法刻蚀。
在一实施例中,在形成图2C所示结构后,可在像素电极1151和共通电极1152,以及构成薄膜晶体管的源极116、漏极117和半导体层114上沉积一平坦化层(图未示出),以达到平坦化及保护组件的功效。优选的,所述平坦化层由透明绝缘材质形成,当然也可以为其它材质,此处不一一列举。
本发明还提供一薄膜晶体管阵列基板,所述薄膜晶体管阵列基板包括基板111以及设置在所述基板111上的多个薄膜晶体管。
所述薄膜晶体管包括栅极112、栅绝缘层113、半导体层114、源极116和漏极117。所述栅极112、所述栅绝缘层113、所述半导体层114是依序形成于所述基板111上,所述源极116及所述漏极117是位于半导体层114上,由依次沉积在所述半导体层114上的透明导电层和金属层形成。
所述薄膜晶体管阵列基板还包括多个像素电极1151和共通电极1152。所述像素电极1151和共通电极1152相互交叉设置,由沉积在所述栅绝缘层113上的透明导电层形成,其中所述像素电极1151连接所述薄膜晶体管的所述漏极117。
本发明的薄膜晶体管矩阵基板及显示面板的制造方法仅需三道光掩膜来完成IPS型液晶显示器的薄膜晶体管阵列基板,因而可减少制程所需的光掩膜数,进而减少制程成本及时间。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。

Claims (7)

1.一种薄膜晶体管阵列基板的制作方法,其特征在于,所述方法包括以下步骤:
提供基板;
在所述基板上沉积第一金属层,并利用第一光罩对所述第一金属层进行图案化,形成栅极;
在所述基板上依次沉积栅绝缘层和半导体层,利用第二光罩对所述半导体层进行图案化,保留位于所述栅极上方的半导体层;
在所述基板上依次沉积透明导电层和第二金属层,利用多段式调整光罩来图案化所述透明导电层和第二金属层,在半导体层上形成包括所述透明导电层和第二金属层的源极及漏极,在栅绝缘层上由所述透明导电层形成像素电极和共通电极;
其中,所述半导体层为多晶硅,在所述栅绝缘层上沉积所述半导体层这一步骤包括:
在所述栅绝缘层上沉积一非晶硅层,对所述非晶硅层进行快速热退火,以使所述非晶硅层再结晶成一多晶硅层;
在形成所述源极、漏极、像素电极和共通电极后,所述方法还包括以下步骤:
在所述像素电极及所述共通电极,以及构成薄膜晶体管的所述源极、漏极和半导体层上沉积一平坦化层,所述平坦化层由透明绝缘材质形成;
所述方法还包括以下步骤:
在利用第一光罩对所述第一金属层进行图案化形成栅极的过程中,使用硝酸、磷酸以及醋酸的混合液对所述第一金属层进行湿法刻蚀;
在利用多段式调整光罩在半导体层上形成包括所述透明导电层和第二金属层的源极及漏极的过程中,使用硝酸、磷酸以及醋酸的混合液对所述第二金属层进行湿法刻蚀,使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀;
在利用多段式调整光罩在栅绝缘层上由所述透明导电层形成像素电极和共通电极的过程中,使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀。
2.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述多段式调整光罩为灰阶色调光罩、堆栈图层光罩或半色调光罩。
3.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述第一金属层通过溅射法沉积形成。
4.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述栅绝缘层和所述半导体层通过化学气相沉积法依次沉积形成。
5.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述透明导电层和所述第二金属层通过溅射法依次沉积形成。
6.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述第一金属层依次由第一铝金属层和第一钼金属层组合形成,所述第二金属层依次由第二钼金属层、第二铝金属层以及第三钼金属层组合形成。
7.一种薄膜晶体管阵列基板,其特征在于,所述薄膜晶体管阵列基板包括:
基板;
多个薄膜晶体管,设置于所述基板上,其中每一所述薄膜晶体管包括栅极、栅绝缘层、半导体层、源极及漏极,所述栅极、所述栅绝缘层、所述半导体层及所述源极及漏极是依序形成于所述基板上,所述源极及所述漏极包括透明导电层和金属层;
多个像素电极,形成于所述栅绝缘层上,并与所述薄膜晶体管的所述漏极的连接;以及
多个共通电极,与所述多个像素电极相互交叉形成于所述栅绝缘层上;
其中,所述半导体层为多晶硅,所述半导体层是通过在所述栅绝缘层上沉积一非晶硅层,并对所述非晶硅层进行快速热退火,以使所述非晶硅层再结晶成一多晶硅层来形成的;
所述像素电极及所述共通电极,以及构成薄膜晶体管的所述源极、漏极和半导体层上沉积有一平坦化层,所述平坦化层由透明绝缘材质形成;
所述栅极是利用第一光罩对第一金属层进行图案化形成栅极的过程中,通过使用硝酸、磷酸以及醋酸的混合液对所述第一金属层进行湿法刻蚀来形成的,其中,所述第一金属层设置于所述基板上;
所述源极和所述漏极是利用多段式调整光罩在半导体层上形成所述透明导电层和第二金属层的过程中,使用硝酸、磷酸以及醋酸的混合液对所述第二金属层进行湿法刻蚀,以及使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀来形成的,其中,所述第二金属层设置于所述基板和所述半导体层上;
所述像素电极和所述共通电极是利用多段式调整光罩在栅绝缘层上,使用反应离子刻蚀方法对所述透明导电层进行干法刻蚀形成的。
CN201210025352.3A 2012-02-06 2012-02-06 一种薄膜晶体管阵列基板及其制作方法 Expired - Fee Related CN102569188B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210025352.3A CN102569188B (zh) 2012-02-06 2012-02-06 一种薄膜晶体管阵列基板及其制作方法
PCT/CN2012/070940 WO2013116990A1 (zh) 2012-02-06 2012-02-07 一种薄膜晶体管阵列基板及其制作方法
US13/391,384 US20130200377A1 (en) 2012-02-06 2012-02-07 Thin film transistor array substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210025352.3A CN102569188B (zh) 2012-02-06 2012-02-06 一种薄膜晶体管阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN102569188A CN102569188A (zh) 2012-07-11
CN102569188B true CN102569188B (zh) 2014-09-24

Family

ID=46414260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210025352.3A Expired - Fee Related CN102569188B (zh) 2012-02-06 2012-02-06 一种薄膜晶体管阵列基板及其制作方法

Country Status (2)

Country Link
CN (1) CN102569188B (zh)
WO (1) WO2013116990A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601669A (zh) * 2016-12-20 2017-04-26 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板的制造方法
CN106847690B (zh) * 2017-04-01 2019-12-13 深圳市华星光电半导体显示技术有限公司 一种多层金属层的蚀刻方法
CN111624826A (zh) * 2020-05-08 2020-09-04 福建华佳彩有限公司 一种lcd面板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101187765A (zh) * 2006-11-21 2008-05-28 友达光电股份有限公司 液晶显示器的薄膜晶体管阵列基板及其制造方法
CN101656230A (zh) * 2008-08-21 2010-02-24 乐金显示有限公司 制造薄膜晶体管阵列基板的方法
CN101710579A (zh) * 2009-10-16 2010-05-19 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN101887893A (zh) * 2010-06-10 2010-11-17 深超光电(深圳)有限公司 一种薄膜晶体管阵列基板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
KR100566816B1 (ko) * 2003-11-04 2006-04-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
KR100978369B1 (ko) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
CN101995709B (zh) * 2009-08-27 2012-10-03 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
CN101079429A (zh) * 2006-05-24 2007-11-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101187765A (zh) * 2006-11-21 2008-05-28 友达光电股份有限公司 液晶显示器的薄膜晶体管阵列基板及其制造方法
CN101656230A (zh) * 2008-08-21 2010-02-24 乐金显示有限公司 制造薄膜晶体管阵列基板的方法
CN101710579A (zh) * 2009-10-16 2010-05-19 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN101887893A (zh) * 2010-06-10 2010-11-17 深超光电(深圳)有限公司 一种薄膜晶体管阵列基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-221705A 1998.08.21

Also Published As

Publication number Publication date
CN102569188A (zh) 2012-07-11
WO2013116990A1 (zh) 2013-08-15

Similar Documents

Publication Publication Date Title
CN102543864B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN102543863A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN102709239B (zh) 显示装置、阵列基板及其制造方法
US9379147B2 (en) Thin-film transistor array substrate and manufacturing method thereof
US20160027820A1 (en) Array substrate and manufacturing method thereof, display device
RU2697012C2 (ru) Матричная подложка и устройство отображения
EP2660861B1 (en) Thin-film transistor array substrate, manufacturing method therefor, and electronic device
CN102280408A (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN103474396A (zh) Tft-lcd阵列基板的制造方法
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
US9312276B2 (en) Method for manufacturing array substrate
US20140071553A1 (en) Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN102569188B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN102610564B (zh) Tft阵列基板的制作方法
CN102683277A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN102637637B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN102637638B (zh) 一种薄膜晶体管阵列基板及其制作方法
US8563341B2 (en) Thin film transistor array substrate and manufacturing method for the same
US20150187825A1 (en) Method of Manufacturing Array Substrate of LCD
US20060044485A1 (en) Liquid crystal display device and fabrication method thereof
KR101055201B1 (ko) Cot형 액정표시소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924