CN101656230A - 制造薄膜晶体管阵列基板的方法 - Google Patents
制造薄膜晶体管阵列基板的方法 Download PDFInfo
- Publication number
- CN101656230A CN101656230A CN200910159040A CN200910159040A CN101656230A CN 101656230 A CN101656230 A CN 101656230A CN 200910159040 A CN200910159040 A CN 200910159040A CN 200910159040 A CN200910159040 A CN 200910159040A CN 101656230 A CN101656230 A CN 101656230A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- contact hole
- gate
- mask
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 142
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000010408 film Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 230000005540 biological transmission Effects 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 50
- 238000001259 photo etching Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 238000004140 cleaning Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
公开了一种制造薄膜晶体管阵列基板的方法。该方法包括：使用第一掩模，在基板上形成栅电极、栅极线和栅极焊盘；在基板上形成栅极绝缘膜、半导体层和金属层；使用第二掩模，在金属层上形成第一光刻胶图形；使用第一光刻胶图形，形成用于栅极焊盘的第一接触孔；形成第二光刻胶图形，以及使用第二光刻胶图形，提供用于数据焊盘、数据线和薄膜晶体管的图形；提供第三光刻胶图形，以及使用第三光刻胶图形，形成用于源/漏电极的接触孔和用于栅极焊盘的第二接触孔；使用第三掩模，在基板上形成保护膜和在保护膜上提供第四光刻胶图形；使用第四光刻胶图形，形成用于栅极焊盘的第三接触孔、用于数据焊盘、栅极线和漏电极的接触孔，以及用于像素电极的接触孔；在具有接触孔的第四光刻胶图形上形成透明导电膜。
Description
相关申请的交叉参考
本申请要求在2007年MM DD申请的韩国专利申请10-2007-0081838的优先权，这里引证其全部内容供参考。
技术领域
本公开涉及一种制造液晶显示设备的方法，特别涉及一种制造薄膜晶体管阵列基板的方法。
背景技术
一般情况下，为了显示图像，液晶显示(LCD)设备使用电场并控制具有介电异性的液晶的光透射率。LCD设备是通过在液晶的中心组合滤色器阵列基板和薄膜晶体管阵列基板而形成的。
TFT阵列基板包括形成在基板上的每个像素区中的薄膜晶体管和像素电极。像素区通过交叉基板上的栅极线和数据线来限定。薄膜晶体管响应来自栅极线的栅极信号并将数据信号从数据线施加于像素电极。像素电极由透明导电层形成。像素电极依赖于来自薄膜晶体管的数据信号并驱动液晶。液晶允许其分子根据电场而旋转，并控制其光透射率，所述电场是由像素电极上的数据信号和共用电极上的共用电压形成的，由此实现灰度等级。共用电压作为驱动液晶的参考电压来提供。接收这种共用电压的共用电极可以形成在薄膜晶体管阵列基板上或滤色器阵列基板上。
LCD设备的薄膜晶体管阵列基板是通过多掩模工艺制造的。每一掩模工艺涉及多个步骤，包括淀积薄膜、清洗薄膜、形成光刻胶图形、刻蚀薄膜、剥离光刻胶图形、测试被刻蚀的薄膜等。这种多掩模工艺成为使薄膜晶体管阵列基板的制造工艺复杂化以及增加LCD设备的成本的主要因素。
为了解决上述问题，已经提出一种四步掩模工艺作为制造TFT阵列基板的方法的一部分，这种四步掩模工艺使用衍射-光曝光掩模并从之前的五步掩模工艺减少一个步骤。该四步掩模工艺包括用于形成栅极图形的第一掩模工艺、用于形成半导体和源/漏图形的第二掩模工艺、用于形成保护膜图形的第三掩模工艺、以及用于形成透明电极图形的第四掩模工艺。
然而，由于该四步掩模工艺也很复杂，因此仍然难以减少制造成本。相应地，需要一种适合于更多地减少薄膜晶体管阵列基板的制造成本的更简单的制造方法。
发明内容
相应地，本实施例涉及一种薄膜晶体管阵列基板的制造方法，基本上解决了由于现有技术的限制和缺陷造成的一个或多个问题。
本实施例的目的在于提供一种为了大幅度消减制造成本而简化了的薄膜晶体管阵列基板的制造方法。
这些实施例的附加特征和优点将在下面的文字描述中给出，并且部分地将从文字描述中清楚看出，或者可以通过实施这些实施例而学习到。这些实施例的优点将通过在文字描述及权利要求书以及附图中特别指出的结构来实现和达到。
根据本实施例的一个一般方案，TFT阵列基板的制造方法包括：使用第一掩模，在基板上形成栅电极、栅极线和栅极焊盘；在基板上形成栅极绝缘膜、半导体层和金属层；使用第二掩模，在金属层上形成第一光刻胶图形；使用第一光刻胶图形，形成用于栅极焊盘的第一接触孔；灰化第一光刻胶图形，从而形成第二光刻胶图形，以及使用第二光刻胶图形，形成用于数据焊盘、数据线和薄膜晶体管的图形；灰化第二光刻胶图形，从而形成第三光刻胶图形，以及使用的第三光刻胶图形，形成用于源/漏电极的接触孔和用于栅极焊盘的第二接触孔；使用第三掩模，在基板上形成保护膜和在保护膜上提供第四光刻胶图形；使用第四掩模，形成用于栅极焊盘的第三接触孔、用于数据焊盘、栅极线和漏电极的接触孔，以及用于像素电极的接触孔；在具有接触孔的第四光刻胶图形上形成透明导电膜，从而在第三接触孔中提供用于栅极焊盘的第一透明电极，在用于数据焊盘的接触孔提供第二透明电极，在用于像素电极的接触孔中提供第三透明电极，在用于栅极线的接触孔中提供第四透明电极，以及在用于漏电极的接触孔中提供第五透明电极；以及除去第四光刻胶图形。其中第三掩模包括透射光的透射区、部分地透射和阻挡光的半透射区、以及阻挡光的阻挡区，并且这三个区具有不同的透射率。
第二掩模可包括透射光的透射区、部分地透射和阻挡光的第一和第二半透射区、以及阻挡光的阻挡区。这四个区具有不同的透射率。
形成用于像素电极的接触孔的第四光刻胶图形的一些部分可以与交替设置的第三掩模的半透射区和透射区相对。
第三透明电极的宽度可以为大约1.8～2.2μm。而且，该金属层可以包括铜Cu。
根据本实施例的另一方案的TFT阵列基板的制造方法，包括：使用第一掩模，在基板上形成栅电极、栅极线和栅极焊盘；在基板上形成栅极绝缘膜、半导体层和金属层；使用第二掩模，在金属层上形成第一光刻胶图形；使用第一光刻胶图形，形成用于栅极焊盘的接触孔、用于栅极焊盘和栅极线的图形、用于数据线和薄膜晶体管的图形；灰化第一光刻胶图形，从而形成第二光刻胶图形，以及使用第二光刻胶图形，形成源/漏电极和用于栅极焊盘的接触孔并除去用于栅极焊盘和栅极线的图形的金属层；使用第三掩模，在基板上形成保护膜和在保护膜上提供第三光刻胶图形；使用第三光刻胶图形，用于栅极焊盘的第三接触孔、用于像素电极的接触孔以及用于栅极线和漏电极的接触孔；在具有接触孔的第三光刻胶图形上形成透明导电膜，从而在用于栅极焊盘的第三接触孔中提供第一透明电极、在用于像素电极的接触孔中提供第二透明电极、在用于栅极线的接触孔中提供第三透明电极、以及在用于漏电极的接触孔中提供第四透明电极；以及除去第三光刻胶图形。其中第三掩模包括透射光的透射区、部分地透射和阻挡光的半透射区、以及阻挡光的阻挡区，并且这三个区具有不同的透射率。
形成用于像素电极的接触孔的第三光刻胶图形的一些部分可以与交替设置的第三掩模的半透射区和透射区相对，或者仅与第三掩模的透射区相对。
第二透明电极的宽度可以为大约1.8～2.2μm。而且，该金属层可以包括钼Mo。
其他系统、方法、特征和优点是本领域技术人员从下面的附图和详细描述可以显而易见地得到的。这些附加系统、方法、特征和优点属于本说明书，处于本发明的范围内，并被所附权利要求书所保护。这些不应限制那些权利要求。其他的方案和优点将在下面结合实施例进行讨论。应该理解的是，本公开的前面一般性的描述和下面详细的说明只是示意性的和示例性的，意在提供所要求保护的本公开的进一步解释。
附图说明
附图被包含以提供实施例的进一步理解并结合在本申请中和构成本申请的一部分，这些附图示出了本发明的实施例并与文字说明一起用于解释本公开。附图中：
图1A到1H是连续地解释根据本公开的第一实施例的TFT阵列基板的制造方法的步骤的剖面图；
图2是解释根据本实施例和现有技术的形成宽度为4μm以下的图形的方法的剖面图；
图3A到3H是连续地解释根据本公开的第二实施例的TFT阵列基板的制造方法的步骤的剖面图；
图4A-4C是连续地解释根据本公开的第三实施例的TFT阵列基板的制造方法的步骤的剖面图。
具体实施方式
现在参考附图详细介绍本公开的实施例，其例子示于附图中。以下引入的这些实施例只是作为例子提供，目的是为了将它们的精神传送给本领域技术人员。因此，这些实施例可以以不同的形状来体现，并不限于这里所述的这些实施例。而且，为了方便起见，设备的尺寸和厚度在附图中被放大表示。尽可能地，相同参考标记在包括附图的本公开中用于表示相同或相近的部件。
图1A-1H是示意性地解释根据本公开第一实施例的TFT阵列基板的制造方法的步骤的剖面图。
首先，在基板10上形成栅电极12a、栅极线12b和栅极焊盘12c，如图1A所示。
基板10被限定为栅极焊盘形成区G-焊盘、数据焊盘形成区D-焊盘、数据线形成区D-线、像素形成区PXL、栅极线形成区G-线、存储电容器形成区Cst以及薄膜晶体管形成区TFT。这里，栅极线形成区G-线和存储电容器形成区Cst位于相同部位。相应地，现在将这些区域G-线和Cst统称为“栅极线形成区G-线(Cst)”的共用术语。
栅电极12a、栅极线12b和栅极焊盘12c是通过以下步骤形成的：依次提供第一金属层和光刻胶层(未示出)、通过将第一掩模(未示出)光刻到光刻胶层中而提供第一光刻胶图形(未示出)、以及使用第一光刻胶图形作为刻蚀掩模来刻蚀第一金属层。
如图1B所示，在第二金属层18a上形成第二光刻胶图形20a之前，在具有栅电极、栅极线、和栅极焊盘12a、12b、12c的基板10上依次形成栅极绝缘膜14、半导体层16a和第二金属层18a。
光刻胶图形20a是通过在第二金属层18a上提供光刻胶和使用第二掩模100进行光刻形成的。对于第二掩模100，可以使用具有在各个区域彼此不同的四个透射率的掩模。换言之，第二掩模100包括透射光的透射区P1、部分地透射和阻挡光的第一和第二半透射区P2和P3、以及阻挡光的阻挡区P4。
第一半透射区P2具有高于第二半透射区P3的透射率，使第一半透射区P2中通过光刻工艺形成的光刻胶层的厚度比第二半透射区P3中的光刻胶层的厚度薄。而且，通过光刻形成的光刻胶层可以在具有最低透射率的阻挡区P4中是最厚的，而在具有最高透射率的透射区P1中是最薄的。
更具体地说，阻挡区P4设置成对应于数据焊盘形成区D-焊盘、数据线形成区D-线以及薄膜晶体管形成区TFT中将要形成源/漏电极的一部分，从而阻挡区P4中的第二光刻胶图形20a具有最大厚度。第二半透射区P3设置成对应于薄膜晶体管形成区TFT中将要形成沟道的其它部分，允许第二半透射区P3中的第二光刻胶图形20a具有比阻挡区P4中的薄。第一半透射区P2设置成对应像素形成区PXL、栅极线形成区G-线(Cst)、以及栅极焊盘形成区G-焊盘的一部分，从而第一半透射区P2中的第二光刻胶图形20a比第二半透射区P3中的薄。透射区P1设置成与栅极焊盘形成区G-焊盘的其它部分相对，允许透射区P1中的第二光刻胶图形20a比第一半透射区P2中的薄。实际上，由于在透射区P1中没有第二光刻胶图形20a，，因此第二金属层18a在那里被露出。作为第二金属层18a，可以使用铜Cu。
在具有第二光刻胶图形20a的基板10上，形成用于栅极焊盘的第一接触孔30a，如图1C所示。第一接触孔30a是通过使用形成在基板10上的第二光刻胶图形20a作为刻蚀掩模的刻蚀工艺形成的。更具体地说，由于第二光刻胶图形20a被形成为露出在栅极焊盘形成区G-焊盘中的第二金属层18a，因此通过该刻蚀工艺刻蚀第二金属层18a、半导体层16a和一部分固定厚度的栅极绝缘膜14，由此形成用于栅极焊盘的第一接触孔30a。使用第二光刻胶图形20a刻蚀第二金属层18a可以用湿刻蚀工艺进行，而半导体层16a和栅极绝缘膜14的刻蚀可以用干刻蚀工艺进行。
参见图1D，在包括用于栅极焊盘的第一接触孔30a的基板10上形成第三光刻胶图形20b。然后，使用第三光刻胶图形20b形成用于薄膜晶体管的图形18b和16b、用于数据线的图形18c和16c、以及用于数据焊盘的图形18d和16d.
第三光刻胶图形20b是通过利用灰化工艺从第二光刻胶图形20a除去第一固定厚度部分形成的。这种第三光刻胶图形20b在数据焊盘形成区D-焊盘、数据线形成区D-线、以及薄膜晶体管形成区TFT中保留第二固定厚度，而在像素形成区PXL、栅极线形成区G-线(Cst)和栅极焊盘形成区G-焊盘中被完全除去。相应地，第三光刻胶图形20b露出最上层，即，在这些像素形成区PXL、栅极线形成区G-线(Cst)和栅极焊盘形成区G-焊盘中的第二金属层18a。
而且，通过使用第三光刻胶图形20b作为刻蚀掩模的刻蚀工艺，从像素形成区PXL、栅极线形成区G-线(Cst)和栅极焊盘形成区G-焊盘除去第二金属层18a和半导体层16a，并将它们构图成数据焊盘形成区D-焊盘、数据线形成区D-线和薄膜晶体管形成区TFT的形状。这样，就提供了双层结构的薄膜晶体管图形18b和16b、双层结构的数据线图形18c和16c以及双层结构的数据焊盘图形18d和16d。这里，第二金属层18a可以通过使用第三光刻胶图形20b的湿刻蚀工艺进行除去，半导体层16a可以通过干刻蚀工艺除去。
在提供源/漏电极18e和18f和用于栅极焊盘的第二接触孔30b之前，使用第三光刻胶图形20b，在具有第三光刻胶图形20b、薄膜晶体管图形18b和16b、数据线图形18c和16c以及数据焊盘图形18d和16d的基板10上，形成第四光刻胶图形20c，如图1E所示。
第四光刻胶图形20c可以通过利用灰化工艺从第三光刻胶图形20b除去第三固定厚度的一部分来形成。此时，第三光刻胶图形20b从薄膜晶体管形成区TFT中将要形成沟道的一部分中被完全除去，由此在那里露出第二金属层18a。
接着，通过使用第四光刻胶图形20c作为刻蚀掩模的刻蚀工艺，从薄膜晶体管形成区TFT中将要形成沟道的一部分中除去第二金属层18a和半导体层16b的第四固定厚度的一部分。这样，形成源/漏电极18e和18f和被构图的半导体层16f。而且，将具有用于栅极焊盘的第一接触孔30a的栅极绝缘膜14干刻蚀第五固定厚度，从而形成用于栅极焊盘的第二接触孔30b。第二接触孔30b露出栅极焊盘12c。半导体层的部分构图工艺从包括非晶本征硅层和n+非晶非本征硅层的半导体层图形16b中只除去n+非晶非本征硅层，由此保留非晶本征硅层。换言之，半导体层图形16f只包括在沟道区中的非晶本征硅层。而且，第二金属层的薄膜晶体管图形18b可以通过使用第四光刻胶图形20c的湿刻蚀工艺进行刻蚀，并且半导体层的薄膜晶体管图形16b可以通过干刻蚀工艺进行刻蚀。
如图1F所示，在基板10上依次形成保护膜(或钝化层)22a和第五光刻胶图形20d之前，从形成有源/漏电极18e和18f以及用于栅极焊盘的第二接触孔30b的基板10除去第四光刻胶图形20c。第五光刻胶图形20d是通过在保护膜22a上提供光刻胶层和使用第三掩模200对该光刻胶层进行光刻形成的。作为第三掩模200，可以使用包括透射光的透射区P11、具有用于部分地透射和阻挡光的多个狭缝的半透射区P12以及阻挡光的阻挡区P13的掩模。透射区P11设置在栅极焊盘形成区G-焊盘、数据焊盘形成区D-焊盘、栅极线形成区G-线(Cst)的一部分、像素形成区PXL的一部分、以及薄膜晶体管形成区TFT中形成漏电极的一部分中。半透射区P12对应栅极线形成区G-线(Cst)的其它部分以及像素形成区PXL的其它部分。像素形成区PXL中包括的透射区P11和半透射区P12彼此交替地设置。
参见图1G，在第五光刻胶图形20d上提供透明导电膜24a之前，在包括第五光刻胶图形20d的基板10的保护膜22a上形成用于栅极焊盘的第三接触孔30c、用于数据焊盘的接触孔30d、用于像素电极的接触孔30e、用于栅极线的接触孔30f和用于漏电极的接触孔30g。
使用第五光刻胶图形20d作为刻蚀掩模，通过刻蚀保护膜22a，形成用于栅极焊盘的第三接触孔30c、用于数据焊盘的接触孔30d、用于像素电极的接触孔30e、用于栅极线的接触孔30f和用于漏电极的接触孔30g。这样，第三接触孔30c露出栅极焊盘形成区G-焊盘中的栅极焊盘12c，接触孔30d露出数据焊盘形成区D-焊盘中的数据焊盘图形18d的上表面，用于像素电极的接触孔30e露出像素形成区PXL中的栅极绝缘膜14，用于栅极线的接触孔30f露出栅极线形成区G-线(Cst)中的栅极绝缘膜14，以及接触孔30g露出薄膜晶体管形成区TFT中的漏电极18f。
此时，与第二掩模200的透射区P11相对地形成用于像素电极的接触孔30e，半透射区P12位于透射区P11的两侧。由此，接触孔30e的底表面可以形成为具有大约1.8～2.2μm的宽度(或尺寸)。
相反，如果阻挡区P13设置在透射区P11的两侧，如图2的左半部所示，由于曝光设备的精度而不能实现小于4μm的宽度的线图形。更详细来说，如果透射区的尺寸变成小于4μm，则曝光光线的分布定量地平滑改变，透射区及其相邻的区域产生重叠效果，使光刻胶被保留，从而不能形成光刻胶图形20e。
为了解决这个问题，本实施例的方法通过在透射区的两侧设置半透射区，可以实现具有小于4μm的宽度的线图形，如图2的右半部所示。更具体地说，尽管具有小于4μm的尺寸的透射区与相邻区域一起产生重叠效果，但是光刻胶不保留在透射区中，这是因为半透射区中的光刻胶比阻挡区中的光刻胶薄。于是，可以形成光刻胶图形20d，并可进一步形成小于4μm、即1.8～2.2μm尺寸的用于像素电极的接触孔30e。
而且，由于通过只刻蚀保护膜22a来形成用于漏电极的接触孔30g，与现有技术通过刻蚀保护膜和栅极绝缘膜两者形成的用于漏电极的接触孔相比，减少了点缺陷。
在第五光刻胶图形20d上形成透明导电膜24a，在由第三接触孔30c露出的栅极焊盘12c上提供第一透明电极24b，在由用于数据焊盘的接触孔30d露出的数据焊盘图形18d的上表面提供第二透明电极24c，在由用于像素电极的接触孔30e露出的像素形成区PXL的栅极绝缘膜14上提供第三透明电极24d，在由接触孔30f露出的栅极线形成区G-线(Cst)中的栅极绝缘膜14上提供第四透明电极24e，和在由接触孔30g露出的漏电极18f上提供第五透明电极24f。在这种形成中，第三透明电极24d成为具有大约1.8～2.2μm的线宽的像素电极，因为它是形成在具有大约1.8～2.2μm的尺寸的接触孔30e的底表面中。
为了完成薄膜晶体管阵列基板的制造，通过进行移去工艺将第五光刻胶图形20d和透明导电膜24a一起从基板除去，如图1H所示。
通过这种方式，根据本公开的第一实施例的薄膜晶体管阵列基板的制造方法只使用三个掩模，与使用四个掩模的现有技术的方法相比，减少了制造成本并简化了制造工艺。
现在，将使用三个掩模的第一实施例的薄膜晶体管阵列基板的制造方法与使用四个掩模的现有技术的制造方法进行比较。
使用四个掩模的现有技术方法包括：清洗基板的第一步，溅射淀积用于栅电极的金属膜的第二步，再次清洗基板的第三步，用第一掩模进行光刻的第四步，刻蚀用于栅电极的金属膜的第五步，进行剥离的第六步，CVD淀积栅极绝缘膜的第七步，CVD淀积第一和第二半导体层的第八步，溅射淀积用于源/漏电极的金属膜的第九步，清洗基板的第十步，使用第二掩模进行光刻的第十一步，依次刻蚀用于源/漏电极的金属膜和第一和第二半导体层的第十二和第十三步，依次刻蚀用于源/漏电极的被刻蚀金属膜和被刻蚀第一半导体层的第十四步和第十五步，进行剥离的第十六步，CVD淀积保护膜的第十七步，清洗基板的第十八步，使用第三掩模进行光刻的第十九步，干刻蚀保护膜的第二十步，进行剥离的第二十一步，溅射淀积用于像素电极的金属膜的第二十二步，清洗基板的第二十三步，使用第四掩模进行光刻的第二十四步，刻蚀用于像素电极的金属膜的第二十五步，以及进行剥离的第二十六步。
相反，使用三个掩模的本实施例方法包括：清洗基板的第一步，溅射淀积用于栅电极的金属膜的第二步，二次清洗基板的第三步，使用第一掩模进行光刻的第四步，刻蚀用于栅电极的金属膜的第五步，进行剥离的第六步，CVD淀积栅极绝缘膜的第七步，CVD溅射半导体层的第八步，溅射淀积用于源/漏电极的金属膜的第九步，第三次清洗基板的第十步，使用第二掩模进行光刻的第十一步，第一次刻蚀用于源/漏电极的金属膜的第十二步，刻蚀图1C的结构中的半导体层和栅极绝缘膜的第十三步，刻蚀用于源/漏电极的被刻蚀金属膜的第十四步，刻蚀图1D的结构中的被刻蚀半导体层的第十五步，再次刻蚀用于源/漏电极的被刻蚀金属膜的第十六步，再次刻蚀图1E的结构中的被刻蚀半导体层的第十七步，CVD淀积保护膜的第十九步，第四次清洗基板的第二十步，使用第三掩模进行光刻的第二十一步，刻蚀保护膜的第二十二步，溅射淀积用于像素电极的金属膜的第二十三步，以及进行剥离的第二十四步。
如上所述，与使用四个掩模的方法相比，使用三个掩模的薄膜晶体管阵列基板的制造方法可以减少两个工艺步骤，由此提供制造工艺简化的效果。
而且，用于像素电极的第三透明电极24d形成为大约1.8～2.2μm的线宽，并增加了像素的孔径比，结果是达到了改进亮度的效果。
而且，由于用于漏电极的接触孔是通过只刻蚀保护膜22a形成的，因此可以防止现有技术中通过对保护膜和栅极绝缘膜两者执行刻蚀工艺形成用于漏电极的接触孔引起的点缺陷。
图3A-3H是依次解释根据本公开第二实施例的薄膜晶体管阵列基板的制造方法的剖面图。第二实施例的方法是用三掩模工艺进行的。由第二实施例的方法制造的薄膜晶体管阵列基板适用于水平电场系统的LCD设备。
如图3a所示，首先在基板50上形成栅电极52a、栅极线52b和栅极焊盘52c。
基板50被限定为栅极焊盘形成区G-焊盘、数据焊盘形成区D-焊盘、数据线形成区D-线、像素形成区PXL、栅极线形成区G-线、存储电容器形成区Cst、和薄膜晶体管形成区TFT。这里，由于栅极焊盘形成区G-焊盘具有与数据焊盘形成区D-焊盘相同的结构，因此现在将这些区域G-焊盘和D-焊盘称为“栅极焊盘形成区G-焊盘(D-焊盘)”的共用术语。同样，栅极线形成区G-线的结构与存储电容器形成区Cst的结构相同，因此也将这些区域G-线和Cst称为“栅极线形成区G-线(Cst)”的共用术语。
通过依次提供第一金属层和光刻胶层(未示出)、通过在光刻胶层中光刻第一掩模(未示出)的方法对第一光刻胶图形(未示出)进行构图、以及使用第一光刻胶图形作为刻蚀掩模刻蚀第一金属层，由此形成栅电极52a、栅极线52b和栅极焊盘52c。
在第二金属层58a上形成第二光刻胶图形60a之前，在具有栅电极52a、栅极线、52b、和栅极焊盘52c的基板50上，依次形成栅极绝缘膜54、半导体层56a和第二金属层58a，如图3B所示。
通过在第二金属层58a上提供光刻胶层和使用第二掩模进行光刻，形成光刻胶图形60a。对于第二掩模，可以使用具有在各个区中彼此不同的三种透射率的掩模。换言之，该第二掩模包括透射光的透射区、具有多个狭缝并部分地透射和阻挡光的半透射区、以及阻挡光的阻挡区。
更具体地说，半透射区设置成对应栅极线形成区G-线、栅极焊盘形成区G-焊盘的一部分、和薄膜晶体管形成区TFT中将要形成沟道的一部分。阻挡区设置成对应数据线形成区D-线和薄膜晶体管形成区TFT中将要形成源/漏电极的其它部分。透射区设置成与栅极焊盘形成区G-焊盘(D-焊盘)的其它部分和像素形成区PXL相对。相应地，半透射区中的第二光刻胶图形60a比阻挡区中的薄。而且，由于透射区中没有第二光刻胶图形60a，因此在那里露出第二金属层58a。第二金属层58a可包括钼Mo。
使用在基板50上的第二光刻胶图形60a，形成用于栅极焊盘的第一接触孔70a、用于薄膜晶体管的双层结构58b和56b的图形、用于栅极线的双层结构58c和56c的图形、用于数据线的双层结构58d和56d的图形、以及用于栅极焊盘的双层结构58e和56e的图形，如图3C所示。然后，在基板50上形成第四光刻胶图形60b。双层结构图形各具有半导体层图形56b～56e和第二金属层图形58b和58e。
通过使用第二光刻胶图形60a做刻蚀掩模和刻蚀第二金属层58a、半导体层56a和栅极绝缘膜54的第一固定厚度部分，形成用于栅极焊盘的第一接触孔70a、以及用于薄膜晶体管、栅极线、数据线和栅极焊盘的图形56b～56e和58b～58e。这个结果来自于第二光刻胶图形60a形成在栅极焊盘形成区G-焊盘(D-焊盘)、数据线形成区D-线、栅极线形成区G-线(Cst)以及薄膜晶体管形成区TFT中。
使用第二光刻胶图形60a刻蚀第二金属层58a可以用湿刻蚀工艺进行，而刻蚀半导体层56a和栅极绝缘膜54的第一固定厚度部分可以用干刻蚀工艺进行。通过灰化工艺将第二光刻胶图形60a除去第二固定厚度，由此形成第三光刻胶图形60b。
如图3D所示，使用第三光刻胶图形60b做刻蚀掩模，刻蚀第二金属层图形58b、58c和58e。由此形成漏/源电极58f和58g，同时除去用于栅极线的双层结构图形58c和56c的第二金属层图形58c和用于栅极焊盘的双结构图形58e和56e的第二金属层图形58e。使用第三光刻胶图形60b刻蚀第二金属层图形58b、58c和58e可以用湿刻蚀工艺进行。此时，为了防止由连接第二金属层图形58b的残余部分(即钼)至用于存储电容器的下电极的第一金属层图形52b引起的点缺陷，不除去用于栅极线的双层结构56c和58c的图形和用于栅极焊盘的双层结构56e和58e的图形中的半导体层图形56c和56e。换言之，优选只除去第二金属层图形58c和58e，而不包括半导体层图形56c和56e。
接着，使用第三光刻胶图形60b作为刻蚀掩模，除去栅极绝缘膜54的残余部分以及半导体层图形56b、56c和56e的第三固定厚度部分，如图3E所示。这样，形成用于栅极焊盘的第二接触孔70b。而且，只有各包括非晶本征硅层和n+非晶非本征硅层的半导体层图形56b、56c和56e的n+非晶非本征硅层被除去，由此留下非晶本征硅层。换言之，留下的半导体层图形56b、56c和56e只包括非晶本征硅层。
如图3F所示，在基板50上依次形成保护膜(或钝化层)71a和第四光刻胶图形60c之前，从形成有用于栅极焊盘的第二接触孔70b的基板50除去第三光刻胶图形60b。第四光刻胶图形60c是通过在保护膜71a上形成光刻胶层并在光刻胶层中光刻第三掩模形成的。对于第三掩模，可以使用衍射光曝光掩模，这种掩模包括透射光的透射区、具有用于部分地透射和阻挡光的多个狭缝的半透射区、以及阻挡光的阻挡区。透射区设置在栅极焊盘形成区G-焊盘(D-焊盘)、一部分栅极线形成区G-线(Cst)、一部分像素形成区PXL以及薄膜晶体管形成区TFT中形成漏电极58f的部分中。半透射区对应像素形成区PXL的其它部分。换言之，像素形成区PXL中所包括的透射和半透射区彼此交替设置。
参照图3G，在第四光刻胶图形60c上提供透明导电膜72a之前，在包括第四光刻胶图形60c的基板50的保护膜71a上形成用于栅极焊盘的第三接触孔70c、用于像素电极的接触孔70d、用于栅极线的接触孔70e和用于漏电极的接触孔70f。
使用第四光刻胶图形60c做刻蚀掩模，通过刻蚀薄膜化71a，形成用于栅极焊盘的第三接触孔70c、用于像素电极的接触孔70d、用于栅极线的接触孔70e和用于漏电极的接触孔70f。这样，第三接触孔70c露出栅极焊盘形成区G-焊盘中的栅极焊盘52c，用于像素电极的接触孔70d露出像素形成区PXL中的基板50，用于栅极线的接触孔70e露出栅极线形成区G-线(Cst)中的半导体层56c，用于漏电极的接触孔70f露出薄膜晶体管形成区TFT中的漏电极58f。
通过这种方式，与第三掩模的透射区相对地形成用于像素电极的接触孔70d，并且半透射区设置在透射区的两侧。由此，接触孔70d的底表面可以形成为具有大约1.8～2.2μm的宽度。
而且，透明导电膜72a在第四光刻胶图形60c上的形成在由第三接触孔70c露出的栅极焊盘52c上提供了第一透明电极72b、在由用于像素电极的接触孔70d露出的像素形成区PXL的基板50上提供了第二透明电极72c、在由接触孔70e露出的栅极线形成区G-线(Cst)的半导体层56c上提供了第三透明电极72d、以及在由接触孔70f露出的漏电极58f上提供第四透明电极72e。在这种形成中，第二透明电极72c成为具有大约1.8～2.2μm线宽的像素电极，因为它形成在具有大约1.8～2.2μm的尺寸的接触孔70d的底表面中。
接着，通过进行移去工艺，将第四光刻胶图形60c与透明导电膜72a一起从基板50除去，如图3H所示，从而完成薄膜晶体管阵列基板的制造工艺。
通过这种方式，根据本公开的第二实施例的薄膜晶体管阵列基板的制造步骤减少到少于使用四个掩模的根据现有技术的方法的26个制造步骤。
实际上，使用三个掩模的第二实施例的方法包括清洗基板的第一步，溅射淀积用于栅电极的金属膜的第二步，二次清洗基板的第三步，使用第一掩模进行光刻的第四步，刻蚀用于栅电极的金属膜的第五步，进行剥离的第六步，CVD淀积栅极绝缘膜的第七步，CVD淀积半导体层的第八步，溅射淀积用于源/漏电极的金属膜的第九步，第三次清洗基板的第十步，使用第二掩模进行光刻的第十一步，首次刻蚀用于源/漏电极的金属膜的第十二步，刻蚀半导体层和栅极绝缘膜以形成图3C的结构的第十三步，二次刻蚀用于源/漏电极的金属膜以形成图3D的结构的第十四步，刻蚀被刻蚀的半导体层和栅极绝缘层以形成图3E的结构的第十五步，进行剥离的第十六步，CVD淀积保护膜的第十七步，清洗基板的第十八步，使用第三掩模进行光刻的第十九步，刻蚀保护膜的第二十步，淀积用于像素电极的金属膜的第二十一步，以及进行剥离的第二十二步。
而且，用于像素电极的第二透明电极72c形成为具有大约1.8～2.2μm的线宽并增加了像素的孔径比，提供改进亮度的效果。
而且，由于只除去了由钼构成的第二金属层58c和58e，而不包括用于栅极焊盘和栅极线的半导体层图形56c和56e，因此可以防止由第二金属图形58c的残余部分与用于存储电容器的下电极的第一金属图形52b连接产生的现有技术中的点缺陷。
图4A-4C是解释根据本公开的第三实施例的薄膜晶体管阵列基板的制造方法的剖面图。第三实施例的方法也是在三掩模工艺中进行的。通过第三实施例的方法制造的薄膜晶体管阵列基板也适用于垂直电场系统的LCD设备。这样，第三实施例的方法与第二实施例的方法相同，除了像素形成区PXL之外。因此，根据本公开的第三实施例的薄膜晶体管阵列基板将只涉及像素形成区PXL进行描述。
如图4A所示，在保护膜92a上形成限定像素区的光刻胶图形94之前，首先在基板90上形成保护膜(或钝化层)92a。
接着，在光刻胶图形94上形成透明导电膜96a之前，使用光刻胶图形94形成用于像素电极的接触孔95，如图4B所示。
为了形成用于像素电极的接触孔95，使用光刻胶图形94做刻蚀掩模，部分地刻蚀保护膜92a。然后，在接触孔95和光刻胶图形94上形成透明导电膜96a，由此在通过用于像素电极的接触孔95露出的基板90的像素形成区PXL上形成透明电极96b。这个透明电极96b用做像素电极。
最后，通过移去工艺从基板90除去光刻胶图形94。这样，完成了根据第三实施例的薄膜晶体管阵列基板的制造方法。
通过这种方式，根据第三实施例的薄膜晶体管阵列基板的制造方法可以提供与根据第二实施例相同的工艺简化效果。
而且，由于在像素形成区PXL中只形成像素电极96b而没有保护膜92a和栅极绝缘膜，与在像素形成区上形成保护膜和栅极绝缘膜的现有技术中使用的液晶量相比，第二实施例的方法可以减少液晶使用量。
如上所述，根据本公开的实施例的薄膜晶体管阵列基板的制造方法只使用三个掩模，由此减少了工艺步骤同时消减了制造成本。
对于本领域技术人员来说显然可以对本公开进行各种修改和改变。因此，本公开意图覆盖落入所附权利要求书及其等效形式范围内的本实施例的修改和改变。
Claims (10)
1、一种制造薄膜晶体管阵列基板的方法，包括：
使用第一掩模，在基板上形成栅电极、栅极线和栅极焊盘；
在基板上形成栅极绝缘膜、半导体层和金属层；
使用第二掩模，在金属层上形成第一光刻胶图形；
使用第一光刻胶图形，形成用于栅极焊盘的第一接触孔；
灰化第一光刻胶图形，从而形成第二光刻胶图形，以及使用第二光刻胶图形，形成用于数据焊盘、数据线和薄膜晶体管的图形；
灰化第二光刻胶图形，从而形成第三光刻胶图形，以及使用第三光刻胶图形，形成用于源/漏电极的接触孔和用于栅极焊盘的第二接触孔；
使用第三掩模，在基板上形成保护膜和在保护膜上提供第四光刻胶图形；
使用第四光刻胶图形，形成用于栅极焊盘的第三接触孔、用于数据焊盘、栅极线和漏电极的接触孔，以及用于像素电极的接触孔；
在具有接触孔的第四光刻胶图形上形成透明导电膜，从而在第三接触孔中提供用于栅极焊盘的第一透明电极，在用于数据焊盘的接触孔中提供第二透明电极，在用于像素电极的接触孔中提供第三透明电极，在用于栅极线的接触孔中提供第四透明电极，以及在用于漏电极的接触孔中提供第五透明电极；以及
除去第四光刻胶图形，
其中第三掩模包括透射光的透射区、部分地透射和阻挡光的半透射区、以及阻挡光的阻挡区，并且这三个区具有不同的透射率。
2、根据权利要求1记载的方法，其中第二掩模包括透射光的透射区、部分地透射和阻挡光的第一和第二半透射区、以及阻挡光的阻挡区，并且这四个区具有不同的透射率。
3、根据权利要求1记载的方法，其中第四光刻胶图形中形成用于像素电极的接触孔的一些部分与交替设置的第三掩模的半透射区和透射区相对。
4、根据权利要求1记载的方法，其中第三透明电极的宽度为大约1.8～2.2μm。
5、根据权利要求1记载的方法，其中该金属层包括铜Cu。
6、一种制造TFT阵列基板的方法，包括：
使用第一掩模，在基板上形成栅电极、栅极线和栅极焊盘；
在基板上形成栅极绝缘膜、半导体层和金属层；
使用第二掩模，在金属层上形成第一光刻胶图形；
使用第一光刻胶图形，形成用于栅极焊盘的接触孔、用于栅极焊盘和栅极线的图形、用于数据线和薄膜晶体管的图形；
灰化第一光刻胶图形，从而形成第二光刻胶图形，以及使用第二光刻胶图形，形成源/漏电极和用于栅极焊盘的第二接触孔，并除去用于栅极焊盘和栅极线的图形的金属层；
使用第三掩模，在基板上形成保护膜和在保护膜上提供第三光刻胶图形；
使用第三光刻胶图形，形成用于栅极焊盘的第三接触孔、用于像素电极的接触孔以及用于栅极线和漏电极的接触孔；
在具有接触孔的第三光刻胶图形上形成透明导电膜，从而在用于栅极焊盘的第三接触孔中提供第一透明电极、在用于像素电极的接触孔中提供第二透明电极、在用于栅极线的接触孔中提供第三透明电极、以及在用于漏电极的接触孔中提供第四透明电极；以及
除去第三光刻胶图形，
其中第三掩模包括透射光的透射区、部分地透射和阻挡光的半透射区、以及阻挡光的阻挡区，并且这三个区具有不同的透射率。
7、根据权利要求6记载的方法，其中第三光刻胶图形中形成用于像素电极的接触孔的一些部分与交替设置的第三掩模的半透射区和透射区相对。
8、根据权利要求6记载的方法，其中第三光刻胶图形中形成用于像素电极的接触孔的的一些部分仅与第三掩模的透射区相对。
9、根据权利要求6记载的方法，其中第二透明电极的宽度为大约1.8～2.2μm。
10、根据权利要求6记载的方法，其中该金属层包括钼Mo。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080081838A KR101237096B1 (ko) | 2008-08-21 | 2008-08-21 | 박막 트랜지스터 어레이 기판의 제조방법 |
| KR1020080081838 | 2008-08-21 | ||
| KR10-2008-0081838 | 2008-08-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101656230A true CN101656230A (zh) | 2010-02-24 |
| CN101656230B CN101656230B (zh) | 2012-01-25 |
Family
ID=41696757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910159040XA Active CN101656230B (zh) | 2008-08-21 | 2009-08-04 | 制造薄膜晶体管阵列基板的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8008139B2 (zh) |
| KR (1) | KR101237096B1 (zh) |
| CN (1) | CN101656230B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569188A (zh) * | 2012-02-06 | 2012-07-11 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN102707575A (zh) * | 2012-05-18 | 2012-10-03 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
| WO2013075591A1 (zh) * | 2011-11-24 | 2013-05-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN108417583A (zh) * | 2018-03-09 | 2018-08-17 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050260804A1 (en) * | 2004-05-24 | 2005-11-24 | Tae-Wook Kang | Semiconductor device and method of fabricating the same |
| JP2011061035A (ja) * | 2009-09-10 | 2011-03-24 | Renesas Electronics Corp | 半導体装置の製造方法及びマスク |
| KR20150010065A (ko) * | 2013-07-18 | 2015-01-28 | 삼성디스플레이 주식회사 | 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 |
| CN103394847A (zh) * | 2013-07-25 | 2013-11-20 | 成都陵川特种工业有限责任公司 | 适用面广的法兰定位装置 |
| TWI561894B (en) * | 2015-05-29 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Manufacturing method of making electronic connection structure, tft substrate, and insulation layer |
| EP3554832B1 (en) | 2016-12-16 | 2021-06-16 | 3M Innovative Properties Company | Infrared-reflecting optically transparent assembly and method of making the same |
| US10345697B2 (en) * | 2017-05-10 | 2019-07-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Mask plates and manufacturing methods of array substrates |
| CN107132724B (zh) * | 2017-05-10 | 2019-11-26 | 深圳市华星光电技术有限公司 | 一种掩膜版以及阵列基板的制备方法 |
| CN112218753A (zh) * | 2018-06-04 | 2021-01-12 | 3M创新有限公司 | 热成形耐磨多层光学膜及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686228B1 (ko) * | 2000-03-13 | 2007-02-22 | 삼성전자주식회사 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7105367B2 (en) * | 2003-12-30 | 2006-09-12 | Lg.Philips Lcd Co., Ltd. | Method of manufacturing array substrate for liquid crystal display device |
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101160823B1 (ko) * | 2004-08-24 | 2012-06-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| KR100966453B1 (ko) * | 2005-12-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
| KR100922802B1 (ko) * | 2006-12-29 | 2009-10-21 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| JP5380037B2 (ja) * | 2007-10-23 | 2014-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2008
- 2008-08-21 KR KR1020080081838A patent/KR101237096B1/ko active IP Right Grant
-
2009
- 2009-08-04 CN CN200910159040XA patent/CN101656230B/zh active Active
- 2009-08-20 US US12/544,429 patent/US8008139B2/en active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013075591A1 (zh) * | 2011-11-24 | 2013-05-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US9147697B2 (en) | 2011-11-24 | 2015-09-29 | Boe Technology Group Co., Ltd. | Manufacturing method of array substrate, array substrate, and display apparatus |
| CN102569188A (zh) * | 2012-02-06 | 2012-07-11 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN102569188B (zh) * | 2012-02-06 | 2014-09-24 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN102707575A (zh) * | 2012-05-18 | 2012-10-03 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
| WO2013170608A1 (zh) * | 2012-05-18 | 2013-11-21 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
| CN102707575B (zh) * | 2012-05-18 | 2015-02-25 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
| CN108417583A (zh) * | 2018-03-09 | 2018-08-17 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
| CN108417583B (zh) * | 2018-03-09 | 2021-10-29 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
| US11348947B2 (en) | 2018-03-09 | 2022-05-31 | HKC Corporation Limited | Manufacturing method for array substrate and array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US8008139B2 (en) | 2011-08-30 |
| KR20100023196A (ko) | 2010-03-04 |
| CN101656230B (zh) | 2012-01-25 |
| KR101237096B1 (ko) | 2013-02-25 |
| US20100047974A1 (en) | 2010-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101656230B (zh) | 制造薄膜晶体管阵列基板的方法 | |
| KR101255616B1 (ko) | 다중톤 광마스크, 이의 제조방법 및 이를 이용한박막트랜지스터 기판의 제조방법 | |
| US8603843B2 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| KR101600306B1 (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
| US10914998B2 (en) | Array substrate of thin-film transistor liquid crystal display device and method for manufacturing the same | |
| US7863616B2 (en) | Structure of thin film transistor array | |
| CN100544004C (zh) | 一种tft lcd阵列基板及其制造方法 | |
| CN105093807B (zh) | 一种掩模板及其制备方法和曝光系统 | |
| JP6218949B2 (ja) | アクティブマトリクス基板および液晶パネル | |
| JP2010211206A5 (zh) | ||
| US20070001172A1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20080063553A (ko) | 표시 기판 및 이의 제조 방법 | |
| CN102044490B (zh) | 制造薄膜晶体管阵列基板的方法 | |
| KR101258082B1 (ko) | 액정표시소자 및 제조방법 | |
| JP4480442B2 (ja) | 液晶表示装置の製造方法 | |
| WO2018196192A1 (zh) | 阵列基板制程和阵列基板 | |
| JPH0990403A (ja) | 薄膜トランジスタアレイおよびその製法 | |
| KR101310284B1 (ko) | 표시 장치와, 표시 기판 및 이의 제조 방법 | |
| KR100449535B1 (ko) | 액정표시장치의 제조방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR20090092659A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR100646779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100719918B1 (ko) | 액정표시장치의 제조방법 | |
| CN114023701A (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| JPH04267225A (ja) | 薄膜トランジスタアレイ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |