KR101310284B1 - 표시 장치와, 표시 기판 및 이의 제조 방법 - Google Patents

표시 장치와, 표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101310284B1
KR101310284B1 KR1020060094605A KR20060094605A KR101310284B1 KR 101310284 B1 KR101310284 B1 KR 101310284B1 KR 1020060094605 A KR1020060094605 A KR 1020060094605A KR 20060094605 A KR20060094605 A KR 20060094605A KR 101310284 B1 KR101310284 B1 KR 101310284B1
Authority
KR
South Korea
Prior art keywords
wiring
storage
source
gate
pixel
Prior art date
Application number
KR1020060094605A
Other languages
English (en)
Other versions
KR20080029079A (ko
Inventor
장종웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060094605A priority Critical patent/KR101310284B1/ko
Priority to CN2007101540825A priority patent/CN101154003B/zh
Priority to US11/861,971 priority patent/US7893906B2/en
Publication of KR20080029079A publication Critical patent/KR20080029079A/ko
Application granted granted Critical
Publication of KR101310284B1 publication Critical patent/KR101310284B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

응답 속도 및 개구율을 향상시키기 위한 표시 장치와, 표시 기판 및 이의 제조 방법이 개시된다. 표시 장치는 스위칭 소자, 액정 캐패시터 및 스토리지 캐패시터를 포함한다. 스위칭 소자는 서로 교차하는 게이트 배선과 소스 배선에 의해 정의된 화소 영역에 형성된다. 액정 캐패시터는 스위칭 소자와 제1 콘택홀을 통해 전기적으로 연결된 화소 전극을 포함한다. 스토리지 캐패시터는 화소 영역에 독립적으로 형성되고, 소스 배선과 중첩되어 제2 콘택홀을 통해 화소 전극과 전기적으로 연결된 스토리지 배선을 포함한다. 액정 캐패시터 및 스토리지 캐패시터의 정전용량비((Cpix-Clc)/Clc)는 0.4 내지 0.6 인 것을 특징으로 한다. 이에 따라, 응답 속도를 향상시키는 설계 조건에 따라 스토리지 캐패시터와 액정 캐패시터의 정전용량 비를 유지시킴과 동시에 개구율을 향상시킬 수 있다.
응답 속도, 개구율, 정전용량 비, 스토리지 배선

Description

표시 장치와, 표시 기판 및 이의 제조 방법{DISPLAY DEVICE, DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE DISPLAY SUBSTRATE}
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 3a 내지 도 6은 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 7은 본 발명의 제2 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 제3 실시예에 따른 표시 장치의 평면도이다.
도 9는 도 8의 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 10은 본 발명의 제4 실시예에 따른 표시 장치의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
GLn-1, GLn : 게이트 배선 DLm-2, DLm-1, DLm : 소스 배선
P1, P2 : 제1, 제2 화소부 STL1, STL2 : 제1, 제2 스토리지 배선
CNT1, CNT2 : 제1, 제2 콘택부 TFT1, TFT2 : 제1, 제2 스위칭 소자
PE1, PE2 : 제1, 제2 화소 전극 CH1, CH2 : 제1, 제2 콘택홀
100a, 100b, 500a, 500b : 표시 기판
200a, 200b, 600a, 600b : 대향 기판
300 : 액정층
본 발명은 표시 장치와, 표시 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 표시 장치와, 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로 액정표시장치는 서로 대향하는 하부 및 상부 기판들과, 상기 기판들 사이에 개재된 액정층을 포함하는 액정표시패널을 갖는다. 상기 액정표시패널은 복수의 화소부들로 이루어지며, 각 화소부는 상기 하부 기판에 형성된 스위칭 소자와 상기 스위칭 소자에 일단이 연결되고 상기 상부 기판의 공통 전극에 일단이 연결된 액정 캐패시터를 포함한다. 상기 액정 캐패시터는 상기 스위칭 소자로부터 전달된 데이터 전압과 상기 공통 전극에 인가된 공통 전압 간의 전위차에 의해 상기 액정 캐패시터에 화소 전압이 충전된다.
즉, 상기 액정표시장치는 상기 액정 캐패시터의 충전량 변화에 따라 광이 투과되는 정도로 영상을 표시하는 표시 장치이다. 상기 액정표시장치에서 투과율이 10% 에서 90%로 변화될 때의 시간을 응답 속도라고 정의한다. 상기 응답 속도를 향상시키기 위한 방안으로 구동 조건 및 액정 조건을 개선할 수 있다.
상기 구동조건으로 전원 전압(AVDD)을 상승시켜 응답 속도를 향상시킬 수 있으나, 소비 전력을 증가시키는 문제점을 야기한다. 상기 액정조건으로 유전율(△ ε)이 낮은 액정 재료를 채용할 수 있으나, 이 역시 액정 재료 개발에 한계성을 갖는다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 응답 속도 및 개구율을 향상시키기 위한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 개구율을 향상시키기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 장치는 스위칭 소자, 액정 캐패시터 및 스토리지 캐패시터를 포함한다. 상기 스위칭 소자는 서로 교차하는 게이트 배선과 소스 배선에 의해 정의된 화소 영역에 형성된다. 상기 액정 캐패시터는 상기 스위칭 소자와 제1 콘택홀을 통해 전기적으로 연결된 화소 전극을 포함한다. 상기 스토리지 캐패시터는 상기 화소 영역에 독립적으로 형성되고, 상기 소스 배선과 중첩되어 제2 콘택홀을 통해 상기 화소 전극과 전기적으로 연결된 스토리지 배선을 포함한다. 상기 액정 캐패시터 및 상기 스토리지 캐패시터의 정전용량비((Cpix-Clc)/Clc)는 0.4 내지 0.6 인 것을 특징으로 한다. 여기서, Cpix는 상기 화소 영역에 형성된 캐패시터의 전체 정전용량이고, Clc는 상기 액정 캐패시터의 정전용량이며, Cst는 상기 스토리지 캐패시터의 정전용량이다.
상기 액정 캐패시터는 상기 화소 전극과, 상기 화소 전극과 마주하는 공통 전극 및 상기 화소 전극과 공통 전극 사이에 개재된 액정층을 포함한다.
상기 스토리지 캐패시터는 상기 스토리지 배선과, 상기 스토리지 배선 위에 형성된 게이트 절연층과, 상기 게이트 절연층 위에 형성되고 상기 스토리지 배선과 중첩되는 소스 배선과, 상기 소스 배선 위에 형성된 유기 절연층 및 상기 소스 배선의 일부분과 중첩되어 형성된 상기 화소 전극을 포함한다.
상기 스토리지 캐패시터는 상기 스토리지 배선과, 상기 스토리지 배선 위에 형성된 게이트 절연층과, 상기 게이트 절연층 위에 형성되고 상기 스토리지 배선과 중첩되는 소스 배선과, 상기 소스 배선 위에 형성된 컬러 필터층 및 상기 소스 배선의 일부분과 중첩되어 형성된 상기 화소 전극을 포함한다.
바람직하게 n번째 게이트 배선과 m번째 소스 배선에 연결된 스위칭 소자를 더 포함한다. 상기 스토리지 배선은 상기 m번째 소스 배선과 m-1번째 소스 배선과 중첩되어 상기 화소 영역의 상부 및 하부 중 어느 하나의 위치에 형성된다. 상기 스토리지 배선은 상기 n번째 게이트 배선 또는 n-1번째 게이트 배선 측으로 개구된 U자 형상이다. 한편, 상기 스토리지 배선은 상기 m번째 소스 배선 또는 m-1번째 소스 배선과 중첩되어 형성된다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 기판은 게이트 배선, 소스 배선, 스토리지 배선 및 화소 전극을 포함한다. 상기 소스 배선은 상기 게이트 배선과 교차하여 화소 영역을 정의한다. 상기 스토리지 배선은 상기 게이트 배선과 동일층으로 상기 소스 배선과 중첩되고, 상기 화소 영역에 독 립적으로 형성된다. 상기 화소 전극은 상기 소스 배선과 일부분 중첩되어 상기 화소 영역을 덮도록 형성되고, 상기 스위칭 소자 및 상기 스토리지 배선과 각각 전기적으로 연결된다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법은 복수의 화소 영역들이 정의된 베이스 기판 위의 각 화소 영역에 독립적으로 스토리지 배선을 형성하는 단계와, 상기 스토리지 배선 위에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 위에 상기 스토리지 배선과 중첩되는 소스 배선을 형성하는 단계 및 상기 소스 배선의 일부분이 중첩되도록 상기 소스 배선 위에 화소 전극을 형성하는 단계를 포함한다.
이러한 표시 장치와, 표시 기판 및 이의 제조 방법에 의하면, 응답 속도를 향상시키는 설계 조건에 따른 정전용량 비를 유지하도록 스토리지 캐패시터를 설계함과 동시에 화소부의 개구율을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
<실시예 1>
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치는 복수의 게이트 배선들(GLn-1, GLn)과, 복수의 스토리지 배선들(STL1, STL2)과, 복수의 소스 배선들(DLm-2, DLm-1, DLm)과, 복수의 스위칭 소자들(TFT1, TFT2) 및 복수의 화소 전극들(PE1, PE2)을 포함한다.
상기 게이트 배선들(GLn-1, GLn)은 제1 방향으로 연장되어 형성되고, 상기 소스 배선들(DLm-2, DLm-1, DLm)은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된다. 상기 게이트 배선들(GLn-1, GLn) 및 상기 소스 배선들(DLm-2, DLm-1, DLm)에 의해 제1 화소 영역 및 제2 화소 영역이 각각 정의된다.
구체적으로, 상기 제1 화소 영역에는 상기 제1 화소부(P1)가 형성된다. 상기 제1 화소부(P1)는 n번째 게이트 배선(GLn)과 m번째 소스 배선(DLm)에 연결된 제1 스위칭 소자(TFT1)와, m-1번째 및 m번째 소스 배선들(DLm-1, DLm)의 하부에 중첩되도록 형성된 제1 스토리지 배선(STL1) 및 상기 제1 스위칭 소자 및 제1 스토리지 배선(STL1)과 제1 콘택부(CNT1)를 통해 전기적으로 연결된 제1 화소 전극(PE1)을 포함한다. 상기 제1 콘택부(CNT1)는 바람직하게 상기 제1 스위칭 소자(TFT1)와 인접하게 형성하여 개구율 저하를 막는다.
상기 제1 스토리지 배선(STL1)은 m-1번째 및 m번째 소스 배선들(DLm-1, DLm)의 하부에 형성되고, 상기 n번째 게이트 배선(GLn) 측으로 개구된 U자 형상을 갖는다. 상기 제1 화소 전극(PE1)은 상기 m-1번째 및 m번째 소스 배선들(DLm-1, DLm)의 일부분에 중첩되어 형성된다.
상기 제1 화소부(P1)의 제1 스토리지 캐패시터는 서로 중첩되는 상기 제1 스토리지 배선(STL1)과 상기 m-1번째 및 m번째 소스 배선들(DLm-1, DLm) 및 제1 화소 전극(PE1)에 의해 정의된다.
상기 제2 화소 영역에는 상기 제2 화소부(P2)가 형성된다. 상기 제2 화소부(P2)는 상기 n번째 게이트 배선(GLn)과 m-1번째 소스 배선(DLm-1)에 연결된 제2 스위칭 소자(TFT2)와, m-2번째 및 m-1번째 소스 배선들(DLm-2, DLm-1)에 중첩되도록 형성된 제2 스토리지 배선(STL2) 및 상기 제2 스위칭 소자 및 제2 스토리지 배선(STL2)과 제2 콘택부(CNT2)를 통해 전기적으로 연결된 제2 화소 전극(PE2)을 포함한다. 상기 제2 콘택부(CNT2)는 바람직하게 상기 제2 스위칭 소자(TFT2)와 인접하게 형성하여 개구율 저하를 막는다.
상기 제2 스토리지 배선(STL2)은 m-2번째 및 m-1번째 소스 배선들(DLm-2, DLm-1)의 상부에 형성되고, 상기 n-1번째 게이트 배선(GLn-1) 측으로 개구된 U자 형상을 갖는다. 바람직하게 상기 제1 및 제2 스토리지 배선들(STL1, STL2)은 상기 m-1번째 소스 배선(DLm-1)을 기준으로 어긋나도록 상기 m-1번째 소스 배선(DLm-1)의 상부 및 하부에 각각 형성된다.
상기 제2 화소 전극(PE2)은 상기 m-1번째 및 m-2번째 소스 배선들(DLm-1, DLm-2)의 일부분에 중첩되도록 형성된다.
상기 제2 화소부(P2)의 제2 스토리지 캐패시터는 상호 중첩되는 상기 제2 스토리지 배선(STL2)과 상기 m-1번째 및 m-2번째 소스 배선들(DLm-1, DLm-2) 및 제2 화소 전극(PE2)에 의해 정의된다.
상기 실시예에 따르면, 첫째 효과로서, 각 화소부에 별도로 스토리지 배선을 형성하기 위한 영역을 마련하지 않고, 소스 배선이 형성된 영역에 스토리지 배선을 중첩하여 형성함으로써 상기 화소부의 개구율을 향상시킬 수 있다.
둘째 효과로서, 상기 화소부의 정전용량 비((Cpix-Clc)/Clc)를 4.5 ~ 5.0 이상이 되도록 설계하여 응답 속도를 향상시킬 수 있다. 일반적으로 화소부에 형성된 전체 캐패시터의 정전용량이 Cpix이고, 액정 캐패시터의 정전용량이 Clc이고, 스토리지 캐패시터의 정전용량이 Cst 인 경우, 화소부의 정전용량 비((Cpix-Clc)/Clc)가 4.5 ~ 5.0 이상이 되는 경우 응답 속도를 16ms로 유지할 수 있다.
따라서, 상기 화소부의 정전용량 비((Cpix-Clc)/Clc)를 4.5 ~ 5.0 이상이 되도록 상기 스토리지 배선의 면적을 소스 배선 영역 내에서 조절하여 설계하여 상기 응답 속도를 16ms로 유지한다.
한편, 상기 스토리지 캐패시터가 상기 스토리지 배선과 소스 배선 사이에 개재된 대략 0.4㎛ 두께의 게이트 절연층으로 형성됨에 따라서 작은 면적에서 큰 캐패시턴스를 형성할 수 있다. 따라서, 해상도가 작은 즉, 화소부의 크기가 큰(즉, Clc가 큼) 경우에도 상기 정전용량 비((Cpix-Clc)/Clc)를 4.5 ~ 5.0 이상이 되도록 충분히 설계할 수 있다.
셋째 효과로서, 상기 스토리지 캐패시터가 스토리지 배선, 소스 배선 및 화소 전극에 의해 정의됨에 따라서, 상기 소스 배선과 화소 전극 간의 얼라인이 틀어질 경우 상기 스토리지 배선에 의해 스토리지 캐패시턴의 변동율을 감소시킬 수 있다. 따라서, 스토리지 캐패시턴스의 변동율에 따라 발생하는 세로줄 불량을 개선할 수 있다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 기판(100a)과, 상기 표시 기판(100a)과 마주하는 대향 기판(200a) 및 상기 기판들(100a, 200a) 사이에 개재된 액정층(300)을 포함한다.
상기 표시 기판(100)은 제1 베이스 기판(101)을 포함한다. 상기 제1 베이스 기판(101) 위에 게이트 금속층으로 게이트 패턴이 형성된다. 상기 게이트 패턴은 n-1번째 및 n번째 게이트 배선들(GLn-1, GLn)과, 제1 및 제2 스토리지 배선들(STL1, STL2)과 제1 및 제2 게이트 전극들(GE1, GE2)을 포함한다.
상기 게이트 패턴 위에는 게이트 절연층(102)이 형성된다. 상기 게이트 절연층(102) 위에는 채널층(120) 및 소스 금속층으로 이루어진 소스 패턴이 형성된다. 상기 채널층(120)은 비정질 실리콘(a-Si)으로 형성된 활성층(121)과, n+ 이온이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 형성된 저항성 접촉층(122)을 포함한다.
상기 소스 패턴은 소스 배선들(DLm-2, DLm-1, DLm), 소스 전극들(SE1, SE2) 및 드레인 전극들(DE1, DE2)을 포함한다.
상기 소스 패턴 위에는 패시베이션층(103) 및 유기 절연층(104)이 순차적으로 형성된다. 상기 패시베이션층(103) 및 유기 절연층(104)은 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)이 형성된다. 상기 제1 및 제2 콘택홀(CH1, CH2)이 형성된 유기 절연막(104) 위에는 제1 화소 전극(PE1)이 형성된다. 상기 제1 콘택홀(CH1)을 통해 상기 제1 화소 전극(PE1)은 상기 제1 스위칭 소자(TFT1)와 전기적으로 연결되고, 상기 제2 콘택홀(CH2)틀 통해 상기 제1 화소 전극(PE1)과 상기 제1 스토리지 배선(STL1)은 전기적으로 연결된다.
결과적으로 상기 제1 화소부(P1)의 제1 스토리지 캐패시터는 제1 스토리지 배선(STL1)과 상기 제1 스토리지 배선(STL1) 위에 형성된 상기 게이트 절연층(102) 과, 상기 m번째 및 m-1번째 소스 배선들(DLm, DLm-1)과, 상기 m번째 및 m-1번째 소스 배선들(DLm, DLm-1) 위에 형성된 상기 패시베이션층(103)과, 상기 패시베이션층(103) 위에 형성된 상기 유기 절연층(104) 및 상기 유기 절연층(104) 위에 형성된 상기 제1 화소 전극(PE1)에 의해 정의된다.
도시되지 않았으나, 상기 제2 화소부(P2)의 제2 스토리지 캐패시터 역시, 제2 스토리지 배선(STL2)과 상기 제2 스토리지 배선(STL2) 위에 형성된 게이트 절연층(102)과, m-1번째 및 m-2번째 소스 배선들(DLm-1, DLm-2)과, 상기 m-1번째 및 m-2번째 소스 배선들(DLm-1, DLm-2) 위에 형성된 상기 패시베이션층(103)과, 상기 패시베이션층(103) 위에 형성된 상기 유기 절연층(104) 및 상기 유기 절연층(104) 위에 형성된 상기 제2 화소 전극(PE2)에 의해 정의된다.
상기 대향 기판(200a)은 제2 베이스 기판(201)을 포함한다. 상기 제2 베이스 기판(201) 위에는 광을 투과하는 투과 영역과 광을 차단하는 차단 영역으로 구획하는 차광 패턴(210)이 형성된다. 바람직하게 상기 차광 패턴(210)은 상기 게이트 배선들(GLn-1, GLn), 상기 소스 배선들(DLm-2, DLm-1, DLm) 및 상기 스위칭 소자들(TFT1, TFT2)에 대응하여 형성된다.
상기 차광 패턴(210)에 의해 정의된 투광 영역에 컬러 필터층(220)이 형성된다. 상기 컬러 필터층(220)은 레드필터패턴(221), 블루필터패턴(222) 및 그린필터패턴(223)을 포함한다.
상기 컬러 필터층(220) 위에는 상기 제1 및 제2 화소 전극(PE1, PE2)에 대향하는 공통 전극(230)이 형성된다. 이에 의해 상기 제1 화소 전극(PE1), 상기 액정 층(300) 및 상기 공통 전극(230)에 의해 상기 제1 화소부(P1)의 제1 액정 캐패시터가 정의된다. 또한, 상기 제2 화소 전극(PE2), 상기 액정층(300) 및 상기 공통 전극(230)에 의해 상기 제2 화소부(P2)의 제2 액정 캐패시터가 정의된다.
도 3a 내지 도 6은 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 3a 및 도 3b를 참조하면, 상기 제1 베이스 기판(101) 위에 게이트 금속층을 증착 및 패터닝하여 게이트 패턴을 형성한다. 상기 게이트 패턴이 형성된 제1 베이스 기판(101) 위에 게이트 절연층(102)을 형성한다.
상기 게이트 패턴은 n-1번째 및 n번째 게이트 배선들(GLn-1, GLn)과, 제1 및 제2 스토리지 배선들(STL1, STL2)과 제1 및 제2 게이트 전극들(GE1, GE2)을 포함한다.
서로 인접하게 형성되는 상기 제1 및 제2 스토리지 배선(STL1, STL2)은 서로 다른 위치에 각각 형성된다. 예를 들면, 상기 제1 화소부(P1)에 형성되는 상기 제1 스토리지 배선(STL1)은 상기 n번째 게이트 배선(GLn)과 인접한 하부에 형성되고, 상기 제2 화소부(P2)에 형성되는 상기 제2 스토리지 배선(STL2)은 상기 n-1번째 게이트 배선(GLn-1)과 인접한 상부에 형성된다.
상기 제1 및 제2 스토리지 배선들(STL1, STL2)은 상기 인접한 게이트 배선 측으로 각각 개구된 U자 형상으로 형성되고, 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2) 측으로 각각 분기된 제1 브릿지 배선(112) 및 제2 브릿지 배선(114)을 포함한다.
도 4a 및 도 4b를 참조하면, 상기 게이트 절연층(102)은 대략 4000Å(0.4㎛) 정도의 두께로 형성된다.
상기 게이트 절연층(102) 위에 채널층(120)을 형성한다. 상기 채널층(120)은 비정질 실리콘(a-Si)으로 형성된 활성층(121)과, n+ 이온이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 형성된 저항성 접촉층(122)을 포함한다. 상기 채널층(120) 위에 소스 금속층이 증착된다.
이후, 상기 채널층(120) 및 소스 금속층을 패터닝하여 소스 패턴을 형성한다. 상기 소스 패턴은 m-2번째, m-1번째 및 m번째 소스 배선들(DLm-2, DLm-1, DLm), 제1 및 제2 소스 전극들(SE1, SE2) 및 제1 및 제2 드레인 전극들(DE1, DE2)을 포함한다.
상기 m번째 및 m-1번째 소스 배선들(DLm, DLm-1)의 하부는 상기 제1 스토리지 배선(STL1)과 중첩되어 형성되고, 상기 m-1번째 및 m-2번째 소스 배선들(DLm-1, DLm-2)의 상부는 상기 제2 스토리지 배선(STL2)과 중첩되어 형성된다.
상기 제1 드레인 전극(DE1)은 상기 제1 브릿지 배선(112)과 일부 중첩되도록 형성되거나, 인접하는 제1 단부(132)를 포함하고, 상기 제2 드레인 전극(DE2)은 상기 제2 브릿지 배선(114)과 일부 중첩되도록 형성되거나, 인접하는 제2 단부(134)를 포함한다.
도 1 및 도 5를 참조하면, 상기 소스 패턴이 형성된 제1 베이스 기판(101) 위에 패시베이션층(103) 및 유기 절연층(104)을 순차적으로 증착한다. 상기 패시베이션층(103)은 대략 2000Å 정도의 두께로 형성되고, 상기 유기 절연층(104)은 대 략 4㎛ 정도의 두께로 형성된다.
상기 유기 절연층(104)이 형성된 제1 베이스 기판(101)을 제1 및 제2 슬릿부들(191, 192)이 형성된 마스크(190)를 이용하여 상기 제1 브릿지 배선(112)의 단부 및 상기 제1 및 제2 드레인 전극의 단부(132, 134)를 노출시키는 제1 및 제2 콘택홀들(CH1, CH2)을 형성한다.
상기 제1 슬릿부(191)는 상기 제2 슬릿부(192)에 비해 상대적으로 회절광 및 간섭광 량이 적다. 상기 제1 슬릿부(191)를 이용해 상기 유기 절연층(104) 및 패시베이션층(103)을 제거하여 상기 제1 브릿지 배선(113)의 단부를 노출시키는 상기 제1 콘택홀(CH1)을 형성한다. 상기 제2 슬릿부(192)를 이용해 상기 유기 절연층(104), 패시베이션층(103) 및 게이트 절연층(102)을 제거하여 상기 제1 드레인 전극(DE1)의 단부(132)를 노출시키는 상기 제2 콘택홀(CH2)을 형성한다.
도 1 및 도 6을 참조하면, 상기 제1 및 제2 콘택홀들(CH1, CH2)이 형성된 제1 베이스 기판(101) 위에 투명 전극층을 증착 및 패터닝하여 투명 전극 패턴을 형성한다. 상기 투명 전극 패턴은 상기 제1 및 제2 화소 전극들(PE1, PE2)을 포함한다.
상기 제1 화소 전극(PE1)은 상기 m-1번째 및 m번째 소스 배선들(DLm-1, DLm)의 일부분과 중첩되도록 패터닝되고, 상기 제2 화소 전극(PE2)은 상기 m-1번째 및 m-2번째 소스 배선들(DLm-1, DLm-2)의 일부분과 중첩되도록 패터닝된다.
따라서, 상기 제1 화소부(P1)의 제1 스토리지 캐패시터는 서로 중첩되는 상기 제1 스토리지 배선(STL1)과 상기 m-1번째 및 m번째 소스 배선들(DLm-1, DLm) 및 제1 화소 전극(PE1)에 의해 정의된다. 상기 제2 화소부(P2)의 제2 스토리지 캐패시터는 서로 중첩되는 상기 제2 스토리지 배선(STL2)과 상기 m-1번째 및 m-2번째 소스 배선들(DLm-1, DLm-2) 및 제2 화소 전극(PE2)에 의해 정의된다.
각 화소부에 별도로 스토리지 배선을 형성하기 위한 영역을 마련하지 않고, 소스 배선이 형성된 영역에 스토리지 배선을 중첩하여 형성함으로써 상기 화소부의 개구율을 향상시킬 수 있다. 상기 화소부의 정전용량 비((Cpix-Clc)/Clc)를 4.5 ~ 5.0 이상이 되도록 상기 스토리지 배선을 설계하여 응답 속도를 향상시킬 수 있다. 또한, 상기 소스 배선과 화소 전극 간의 얼라인이 틀어질 경우 상기 스토리지 배선에 의해 스토리지 캐패시턴의 변동율을 감소시킬 수 있다. 따라서, 스토리지 캐패시턴스의 변동율에 따라 발생하는 세로줄 불량을 개선할 수 있다.
이하에서는 앞서 상세하게 설명된 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하여 상기 동일한 구성요소에 대해서는 간략하게 설명한다.
<실시예 2>
도 7은 본 발명의 제2 실시예에 따른 표시 장치의 단면도이다.
도 1 및 도 7을 참조하면, 상기 표시 장치는 표시 기판(100b)과 상기 표시 기판(100b)과 마주하는 대향 기판(200b) 및 상기 기판들(100b, 200b) 사이에 개재된 액정층(300)을 포함한다.
상기 표시 기판(100b)은 도 2에서 설명된 바와 같이, 제1 베이스 기판(101) 위에 게이트 패턴(GLn-1, GLn, STL1, STL2, GE1 및 GE2), 게이트 절연층(102), 소스 패턴(DLm-2, DLm-1, DLm, SE1, SE2, DE1 및 DE2), 패시베이션층(103)이 형성되 고, 상기 패시베이션층(103) 위에 컬러 필터층(140)이 형성된다. 상기 컬러 필터층(140)은 레드필터패턴(141), 블루필터패턴(142) 및 그린필터패턴(143)을 포함한다.
상기 대향 기판(200b)은 제2 베이스 기판(201) 위에 차광 패턴(210)이 형성되고, 상기 차광 패턴(210)이 형성된 제2 베이스 기판(201) 위에 공통 전극(230)이 형성된다.
<실시예 3>
도 8은 본 발명의 제3 실시예에 따른 표시 장치의 평면도이다.
도 8을 참조하면, 상기 표시 장치는 복수의 게이트 배선들(GLn-1, GLn)과, 복수의 스토리지 배선들(STL11, STL22)과, 복수의 소스 배선들(DLm-2, DLm-1, DLm)과, 복수의 스위칭 소자들(TFT1, TFT2) 및 복수의 화소 전극들(PE1, PE2)을 포함한다.
상기 게이트 배선들(GLn-1, GLn)은 제1 방향으로 연장되어 형성되고, 상기 소스 배선들(DLm-2, DLm-1, DLm)은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된다. 상기 게이트 배선들(GLn-1, GLn) 및 상기 소스 배선들(DLm-2, DLm-1, DLm)에 의해 제1 화소 영역 및 제2 화소 영역이 각각 정의된다. 상기 스토리지 배선들(STL11, STL22)은 해당하는 상기 소스 배선들(DLm-2, DLm-1, DLm)과 중첩되도록 형성된다.
구체적으로, 상기 제1 화소 영역에는 상기 제1 화소부(P1)가 형성된다. 상기 제1 화소부(P1)는 n번째 게이트 배선(GLn)과 m번째 소스 배선(DLm)에 연결된 제1 스위칭 소자(TFT1)와, m-1번째 소스 배선들(DLm-1)에 중첩되도록 형성된 제1 스토리지 배선(STL11) 및 제1 콘택부(CNT1)를 통해 상기 제1 스위칭 소자(TFT1) 및 제1 스토리지 배선(STL11)과 전기적으로 연결된 제1 화소 전극(PE1)을 포함한다.
상기 제1 스토리지 배선(STL11)은 상기 제1 화소 영역을 정의하는 m-1번째 및 m번째 소스 배선들(DLm-1, DLm) 중 하나의 소스 배선과 중첩되도록 형성된다. 여기서는 상기 제1 스위칭 소자(TFT1)와 연결된 m번째 소스 배선(DLm)의 전단인 상기 m-1번째 소스 배선(DLm-1)에 중첩되도록 형성한다.
상기 제1 화소 전극(PE1)은 상기 m-1번째 및 m번째 소스 배선들(DLm-1, DLm)의 일부분에 중첩되도록 형성된다.
상기 제1 화소부(P1)의 제1 스토리지 캐패시터는 서로 중첩되는 상기 제1 스토리지 배선(STL11)과 상기 m-1번째 소스 배선(DLm-1) 및 제1 화소 전극(PE1)에 의해 정의된다.
상기 제2 화소 영역에는 상기 제2 화소부(P2)가 형성된다. 상기 제2 화소부(P2)는 상기 n번째 게이트 배선(GLn)과 m-1번째 소스 배선(DLm-1)에 연결된 제2 스위칭 소자(TFT2)와, m-2번째 소스 배선(DLm-2)에 중첩되도록 형성된 제2 스토리지 배선(STL22) 및 제2 콘택부(CNT2)를 통해 상기 제2 스위칭 소자(TFT2) 및 제2 스토리지 배선(STL22)과 전기적으로 연결된 제2 화소 전극(PE2)을 포함한다.
상기 제2 스토리지 배선(STL22)은 상기 제2 화소 영역을 정의하는 m-2번째 및 m-2번째 소스 배선들(DLm-2, DLm-1) 중 하나의 소스 배선과 중첩되도록 형성된다. 여기서는 상기 제2 스위칭 소자(TFT2)와 연결된 m-1번째 소스 배선(DLm-1)의 전단인 상기 m-2번째 소스 배선(DLm-2)에 중첩되도록 형성한다.
상기 제2 화소 전극(PE2)은 상기 m-2번째 및 m-1번째 소스 배선들(DLm-2, DLm-1)의 일부분에 중첩되도록 형성된다.
상기 제2 화소부(P2)의 제2 스토리지 캐패시터는 서로 중첩되는 상기 제2 스토리지 배선(STL11)과 상기 m-2번째 소스 배선(DLm-2) 및 제2 화소 전극(PE2)에 의해 정의된다.
상기 실시예에 따르면, 각 화소부에 별도로 스토리지 배선을 형성하기 위한 영역을 마련하지 않고, 소스 배선이 형성된 영역에 스토리지 배선을 중첩하여 형성함으로써 상기 화소부의 개구율을 향상시킬 수 있다. 상기 화소부의 정전용량 비((Cpix-Clc)/Clc)를 4.5 ~ 5.0 이상이 되도록 상기 스토리지 배선을 설계하여 응답 속도를 향상시킬 수 있다. 또한, 상기 소스 배선과 화소 전극 간의 얼라인이 틀어질 경우 상기 스토리지 배선에 의해 스토리지 캐패시턴의 변동율을 감소시킬 수 있다. 따라서, 스토리지 캐패시턴스의 변동율에 따라 발생하는 세로줄 불량을 개선할 수 있다.
도 9는 도 8의 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 8 및 도 9를 참조하면, 상기 표시 장치는 표시 기판(500a)과 상기 표시 기판(500a)과 마주하는 대향 기판(600a) 및 상기 기판들(500a, 600a) 사이에 개재된 액정층(300)을 포함한다.
상기 표시 기판(500a)은 제1 베이스 기판(501)을 포함한다. 상기 제1 베이스 기판(501) 위에는 게이트 금속층이 패터닝된 게이트 패턴이 형성된다. 상기 게이트 패턴은 복수의 게이트 배선들(GLn-1, GLn), 제1 스토리지 배선(STL11), 제2 스토리지 배선(STL22), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)을 포함한다.
상기 게이트 패턴이 형성된 제1 베이스 기판(501) 위에는 게이트 절연층(502)이 형성된다. 상기 게이트 절연층(502) 위에는 채널층(120) 및 소스 금속층이 동시에 패터닝된 소스 패턴이 형성된다. 상기 소스 패턴은 복수의 소스 배선들(DLm-2, DLm-1, DLm), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제1 드레인 전극(DE1) 및 제2 드레인 전극(DE2)을 포함한다. 상기 소스 배선들(DLm-2, DLm-1, DLm)은 상기 제1 및 제2 스토리지 배선들(STL1, STL2)과 중첩되어 형성된다.
상기 소스 패턴이 형성된 제1 베이스 기판(501) 위에는 패시베이션층(503) 및 유기 절연층(504)이 형성된다.
상기 유기 절연층(504) 위에는 복수의 화소 전극들(PE1, PE2)이 형성된다. 상기 제1 및 제2 화소 전극(PE1, PE2)은 제1 및 제2 콘택부들(CNT1, CNT2)을 통해 상기 제1 및 제2 스위칭 소자(TFT1, TFT2)와 전기적으로 각각 연결된다.
예컨대, 상기 제1 화소 전극(PE1)은 제1 콘택홀(CH1)을 통해 노출된 상기 제1 드레인 전극(DE1)의 단부와 전기적으로 접촉되고, 제2 콘택홀(CH2)을 통해 노출된 상기 제1 스토리지 배선(STL1)의 단부와 전기적으로 접촉된다.
결과적으로, 상기 제1 화소부(P1)의 제1 스토리지 캐패시터는 제1 스토리지 배선(STL11)과 상기 제1 스토리지 배선(STL11) 위에 형성된 상기 게이트 절연층(502)과, 상기 게이트 절연층(502) 위에 형성된 상기 m-1번째 소스 배선(DLm-1)과, 상기 m-1번째 소스 배선(DLm-1) 위에 형성된 상기 패시베이션층(503)과, 상기 패시베이션층(503) 위에 형성된 상기 유기 절연층(504) 및 상기 유기 절연층(504) 위에 형성된 상기 제1 화소 전극(PE1)에 의해 정의된다.
도시되지는 않았으나, 상기 제2 화소부(P2)의 제2 스토리지 캐패시터 역시, 제2 스토리지 배선(STL22)과 상기 제2 스토리지 배선(STL22) 위에 형성된 게이트 절연층(502)과, 상기 게이트 절연층(502) 위에 형성된 m-2번째 소스 배선(DLm-2)과, 상기 m-2번째 소스 배선(DLm-2) 위에 형성된 상기 패시베이션층(503)과, 상기 패시베이션층(503) 위에 형성된 상기 유기 절연층(504) 및 상기 유기 절연층(504) 위에 형성된 상기 제2 화소 전극(PE2)에 의해 정의된다.
상기 대향 기판(600a)은 제2 베이스 기판(601)을 포함한다. 상기 제2 베이스 기판(601) 위에는 차광 패턴(610)이 형성된다. 바람직하게 상기 차광 패턴(610)은 상기 게이트 배선들(GLn-1, GLn), 상기 소스 배선들(DLm-2, DLm-1, DLm) 및 상기 스위칭 소자들(TFT1, TFT2)에 대응하여 형성된다.
상기 차광 패턴(6110)에 의해 정의된 투광 영역에 컬러 필터층(620)이 형성된다. 상기 컬러 필터층(620) 위에는 상기 제1 및 제2 화소 전극(PE1, PE2)에 대향하는 공통 전극(630)이 형성된다.
<실시예 4>
도 10은 본 발명의 제4 실시예에 따른 표시 장치의 단면도이다.
도 8 및 도 10을 참조하면, 상기 표시 장치는 표시 기판(500b)과 상기 표시 기판(500b)과 마주하는 대향 기판(600b) 및 상기 기판들(500b, 600b) 사이에 개재된 액정층(300)을 포함한다.
상기 표시 기판(600b)은 제1 베이스 기판(501) 위에 게이트 패턴(GLn-1, GLn, STL1, STL2, GE1 및 GE2), 게이트 절연층(602), 소스 패턴(DLm-2, DLm-1, DLm, SE1, SE2, DE1 및 DE2) 및 패시베이션층(603)이 형성된다. 상기 패시베이션층(603) 위에 컬러 필터층(540)이 형성된다.
상기 대향 기판(600b)은 제2 베이스 기판(601) 위에 차광 패턴(610)이 형성되고, 상기 차광 패턴(610)이 형성된 제2 베이스 기판(601) 위에 공통 전극(630)이 형성된다.
상기 실시예에 따르면, 소스 배선이 형성된 영역에 스토리지 배선을 중첩하여 형성함으로써 개구율을 향상시킬 수 있고, 응답 속도를 향상시키는 스토리지 캐패시터와 액정 캐패시터의 정전용량 비((Cpix-Clc)/Clc= 4.5 ~ 5.0 이상)를 고려하여 스토리지 배선을 형성할 수 있다.
다음의 [표 1]는 본 발명의 제1, 제2, 제3 및 제4 실시예들에 대한 시뮬레이션 결과를 나타낸 것이다.
실시예 1 실시예 2 실시예 3 실시예 4
Cst[pF] 0.1894 0.1963 0.2159 0.2159
Cpix-Clc[pF] 0.259 0.266 0.285 0.285
Clc[pF] 0.604 0.604 0.604 0.604
(Cpix-Clc)/Clc 0.43 0.44 0.47 0.47
개구율(A/R)[%] 73 72 75 74
상기 [표 1]를 참조하면, 상기 제1 실시예의 정전용량 비(Cpix-Clc)/Clc)는 대략 0.43 이고, 개구율은 73% 이었다. 상기 제2 실시예의 정전용량 비((Cpix-Clc)/Clc)는 대략 0.44 이고, 개구율은 72% 이었다. 상기 제3 실시예의 정전용량 비((Cpix-Clc)/Clc)는 대략 0.47 이고, 개구율은 75% 이었다. 상기 제4 실시예의 정전용량 비((Cpix-Clc)/Clc)는 대략 0.47 이고, 개구율은 74% 이었다.
본 발명의 실시예들에 따르면, 상기 정전용량 비((Cpix-Clc)/Clc)는 대략 0.43 내지 0.47 정도로 유지하여 16ms 정도의 응답 속도를 얻을 수 있으며, 또한 72% 내지 75% 정도의 고개구율을 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 스토리지 배선을 소스 배선과 중첩되도록 형성함으로써, 기존 스토리지 배선에 의한 개구율 손상을 막아 고개구율을 도모할 수 있다.
또한, 상기 소스 배선이 형성된 영역 내에 상기 스토리지 배선의 면적을 자유롭게 설계함으로써 정전용량 비(Cpix-Clc)/Clc)의 조건을 충족시켜 응답 속도를 향상시킬 수 있다.
또한, 상기 소스 배선과 화소 전극 간의 얼라인이 틀어질 경우 상기 소스 배선의 하부에 형성된 스토리지 배선에 의해 스토리지 캐패시턴의 변동율을 감소시킬 수 있다. 따라서, 스토리지 캐패시턴스의 변동율에 따라 발생하는 세로줄 불량을 개선할 수 있다.
따라서, 본 발명에 따른 표시 기판 및 이를 구비한 표시 장치는 개구율, 응답 속도 및 세로줄 불량이 개선되어 표시 영상 품질을 향상시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나 지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 서로 교차하는 게이트 배선과 소스 배선에 의해 정의된 화소 영역에 형성된 스위칭 소자;
    상기 스위칭 소자와 제1 콘택홀을 통해 전기적으로 연결된 화소 전극을 포함하는 액정 캐패시터; 및
    상기 화소 영역에 독립적으로 형성되고, 상기 소스 배선과 중첩되어 제2 콘택홀을 통해 상기 화소 전극과 전기적으로 연결된 스토리지 배선을 포함하는 스토리지 캐패시터를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 액정 캐패시터 및 상기 스토리지 캐패시터의 정전용량비((Cpix-Clc)/Clc)는 0.4 내지 0.6 인 것을 특징으로 하는 표시 장치.
    (여기서, Cpix는 상기 화소 영역에 형성된 캐패시터의 전체 정전용량이고, Clc는 상기 액정 캐패시터의 정전용량이며, Cst는 상기 스토리지 캐패시터의 정전용량 임.)
  3. 제1항에 있어서, 상기 액정 캐패시터는
    상기 화소 전극과, 상기 화소 전극과 마주하는 공통 전극 및 상기 화소 전극과 공통 전극 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 스토리지 캐패시터는
    상기 스토리지 배선과,
    상기 스토리지 배선 위에 형성된 게이트 절연층과,
    상기 게이트 절연층 위에 형성되고 상기 스토리지 배선과 중첩되는 소스 배선과,
    상기 소스 배선 위에 형성된 유기 절연층 및
    상기 소스 배선의 일부분과 중첩되어 형성된 상기 화소 전극을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 스토리지 캐패시터는 상기 스토리지 배선과,
    상기 스토리지 배선 위에 형성된 게이트 절연층과,
    상기 게이트 절연층 위에 형성되고 상기 스토리지 배선과 중첩되는 소스 배선과,
    상기 소스 배선 위에 형성된 컬러 필터층 및
    상기 소스 배선의 일부분과 중첩되어 형성된 상기 화소 전극을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 스위칭 소자는 n번째 게이트 배선과 연결된 게이트 전극, m번째 소스 배선에 연결된 소스 전극 및 상기 화소 전극과 연결된 드레인 전극을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 스토리지 배선은
    상기 m번째 소스 배선과 m-1번째 소스 배선과 중첩되어 상기 화소 영역의 상부 및 하부 중 어느 하나의 위치에 형성된 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 스토리지 배선은 상기 n번째 게이트 배선 또는 n-1번째 게이트 배선 측으로 개구된 U자 형상인 것을 특징으로 하는 표시 장치.
  9. 제6항에 있어서, 상기 스토리지 배선은 상기 m번째 소스 배선 또는 m-1번째 소스 배선과 중첩되어 형성된 것을 특징으로 하는 표시 장치.
  10. 게이트 배선;
    상기 게이트 배선과 교차하여 화소 영역을 정의하는 소스 배선;
    상기 화소 영역에 형성된 스위칭 소자;
    상기 게이트 배선과 동일층으로 상기 소스 배선과 중첩되고, 상기 화소 영역에 독립적으로 형성된 스토리지 배선; 및
    상기 소스 배선과 일부분 중첩되어 상기 화소 영역을 덮도록 형성되고, 상기 스위칭 소자 및 상기 스토리지 배선과 각각 전기적으로 연결된 화소 전극을 포함하는 표시 기판.
  11. 제10항에 있어서, 상기 소스 배선과 상기 화소 전극 사이에 형성된 유기 절연층을 더 포함하는 표시 기판.
  12. 제10항에 있어서, 상기 소스 배선과 상기 화소 전극 사이에 형성된 컬러필터층을 더 포함하는 표시 기판.
  13. 제10항에 있어서, n번째 게이트 배선과 m번째 소스 배선에 연결된 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 기판.
  14. 제13항에 있어서, 상기 스토리지 배선은
    상기 m번째 소스 배선과 m-1번째 소스 배선과 중첩되어 상기 화소 영역의 상부 및 하부 중 어느 하나의 위치에 형성된 것을 특징으로 하는 표시 기판.
  15. 제14항에 있어서, 상기 스토리지 배선은 상기 n번째 게이트 배선 또는 n-1번째 게이트 배선 측으로 개구된 U자 형상인 것을 특징으로 하는 표시 기판.
  16. 제13항에 있어서, 상기 스토리지 배선은 상기 m번째 소스 배선 또는 m-1번째 소스 배선과 중첩되어 형성된 것을 특징으로 하는 표시 기판.
  17. 복수의 화소 영역들이 정의된 베이스 기판 위의 각 화소 영역에 독립적으로 게이트 배선 및 스토리지 배선을 형성하는 단계;
    상기 스토리지 배선 위에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 위에 상기 스토리지 배선과 중첩되는 소스 배선을 형성하는 단계; 및
    상기 소스 배선과 일부분이 중첩되도록 상기 소스 배선 위에 상기 소스 배선과 절연되는 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  18. 제17항에 있어서, 상기 소스 배선과 상기 화소 전극 사이에 유기 절연층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  19. 제17항에 있어서, 상기 소스 배선과 상기 화소 전극 사이에 컬러 필터층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  20. 제17항에 있어서, 상기 스토리지 배선의 단부를 노출시키는 콘택홀을 형성하는 단계를 더 포함하며,
    상기 화소 전극은 상기 콘택홀을 통해 상기 스토리지 배선의 단부와 접촉되는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020060094605A 2006-09-28 2006-09-28 표시 장치와, 표시 기판 및 이의 제조 방법 KR101310284B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060094605A KR101310284B1 (ko) 2006-09-28 2006-09-28 표시 장치와, 표시 기판 및 이의 제조 방법
CN2007101540825A CN101154003B (zh) 2006-09-28 2007-09-13 改进的显示基底及其制造方法和具有该基底的显示装置
US11/861,971 US7893906B2 (en) 2006-09-28 2007-09-26 Display device having improved substrate and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094605A KR101310284B1 (ko) 2006-09-28 2006-09-28 표시 장치와, 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080029079A KR20080029079A (ko) 2008-04-03
KR101310284B1 true KR101310284B1 (ko) 2013-09-24

Family

ID=39255739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094605A KR101310284B1 (ko) 2006-09-28 2006-09-28 표시 장치와, 표시 기판 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US7893906B2 (ko)
KR (1) KR101310284B1 (ko)
CN (1) CN101154003B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101509117B1 (ko) * 2008-09-16 2015-04-08 삼성디스플레이 주식회사 액정 표시 장치
CN101976007B (zh) * 2010-09-14 2012-05-23 福建华映显示科技有限公司 画素结构以及画素数组
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180901A1 (en) 2001-06-05 2002-12-05 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003307746A (ja) * 2002-02-12 2003-10-31 Seiko Epson Corp 電気光学装置及び電子機器
KR100878237B1 (ko) 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100760940B1 (ko) * 2003-12-29 2007-09-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP4405557B2 (ja) * 2005-09-22 2010-01-27 シャープ株式会社 アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
KR101279189B1 (ko) * 2005-11-10 2013-07-05 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180901A1 (en) 2001-06-05 2002-12-05 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof

Also Published As

Publication number Publication date
CN101154003B (zh) 2011-08-24
KR20080029079A (ko) 2008-04-03
US20080079681A1 (en) 2008-04-03
CN101154003A (zh) 2008-04-02
US7893906B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
CN107479287B (zh) 阵列基板及其制作方法
CN103035568B (zh) 一种tft阵列基板及制作方法、显示装置
KR20030063131A (ko) 액정 표시 장치 및 화상 표시 장치
US20110049519A1 (en) Thin Film Transistor Array Panel and Method of Manufacturing the Same
CN103033999A (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN102073181B (zh) 显示基板、其制造方法以及具有该显示基板的显示设备
KR20100024640A (ko) 박막 트랜지스터 표시판
KR20160053261A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20170054598A (ko) 표시 장치 및 이의 제조 방법
CN104035250B (zh) 主动元件阵列基板
CN103235452A (zh) 一种阵列基板及显示装置
KR20180057760A (ko) 표시 장치 및 이의 제조 방법
CN104570525B (zh) 液晶显示装置及其制造方法
JP2015108765A (ja) 表示装置
CN106501987A (zh) 显示设备
US9733532B2 (en) Display device and method of manufacturing thin film transistor
CN106024705B (zh) Tft基板的制作方法
CN203232230U (zh) 一种阵列基板及显示装置
KR101310284B1 (ko) 표시 장치와, 표시 기판 및 이의 제조 방법
KR20150137218A (ko) 액정표시장치 및 이의 제조 방법
US10295874B2 (en) Display device and method of manufacturing the display device
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法
CN101236953B (zh) 薄膜晶体管阵列基板制造方法
US9383608B2 (en) Array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 6