CN102280408A - 薄膜晶体管矩阵基板及显示面板的制造方法 - Google Patents
薄膜晶体管矩阵基板及显示面板的制造方法 Download PDFInfo
- Publication number
- CN102280408A CN102280408A CN201110176756A CN201110176756A CN102280408A CN 102280408 A CN102280408 A CN 102280408A CN 201110176756 A CN201110176756 A CN 201110176756A CN 201110176756 A CN201110176756 A CN 201110176756A CN 102280408 A CN102280408 A CN 102280408A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- raceway groove
- semiconductor layer
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 239000011159 matrix material Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 169
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 19
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 6
- 238000010992 reflux Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
本发明提供一种薄膜晶体管矩阵基板及显示面板的制造方法。此制造方法包括如下步骤：依序形成栅极、栅极绝缘层、半导体层、欧姆接触层、电极层及光阻层于所述透明基材上；利用多段式调整光掩膜来图案化光阻层；形成源电极及漏电极于沟道的相对两侧；加热光阻层；蚀刻所述半导体层；移除所述光阻层；形成保护层于所述沟道、所述源电极及所述漏电极上；以及形成像素电极层于所述保护层上，本发明可减少制程的光掩膜数，且仅需对金属进行一次湿蚀刻。
Description
【技术领域】
本发明涉及薄膜晶体管制造技术领域，特别是涉及一种薄膜晶体管矩阵基板及显示面板的制造方法。
【背景技术】
液晶显示器(Liquid Crystal Display，LCD)已被广泛应用于各种电子产品中，液晶显示器大部分为背光型液晶显示器，其是由液晶显示面板及背光模块(backlight module)所组成。一般的液晶显示面板包含彩色滤光片(Color Filter，CF)基板及薄膜晶体管(Thin Film Transistor，TFT)矩阵基板。CF基板上设有多个彩色滤光片和共同电极。TFT矩阵基板上设有多条彼此平行的扫描线、多条彼此平行的数据线、多个薄膜晶体管及像素电极，其中扫描线是垂直于数据线，且两相邻扫描线和两相邻数据线之间可界定像素(Pixel)区域。
在TFT矩阵基板的制程中，需使用多道光掩膜来进行光刻制程(Photo-lithgraphy)，然而，光掩膜相当昂贵，光掩膜数越多则TFT制程所需的成本越高，且增加制程时间及复杂度。再者，在光刻制程中，可能需进行多次湿蚀刻(wet etch)，而容易对金属线造成影响。
故，有必要提供一种薄膜晶体管矩阵基板及显示面板的制造方法，以解决现有技术所存在的问题。
【发明内容】
本发明提供一种薄膜晶体管矩阵基板及显示面板的制造方法，以解决TFT制程问题。
本发明的主要目的在于提供一种薄膜晶体管矩阵基板的制造方法，所述制造方法包括如下步骤：
形成栅极于透明基材上；
依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及光阻层于所述透明基材及所述栅极上；
利用一多段式调整光掩膜来图案化所述光阻层，使得所述光阻层具有不同厚度及一沟道，所述沟道是形成于所述栅极的上方；
蚀刻所述半导体层、所述欧姆接触层及所述电极层，以移除部分的所述半导体层、部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
加热所述光阻层，使得部分所述光阻层回流至所述沟道内，而遮蔽住所述沟道；
蚀刻所述半导体层，以移除部分所述半导体层；
移除所述光阻层；
形成保护层于所述沟道、所述源电极及所述漏电极上；以及
形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极。
本发明的另一目的在于提供一种显示面板的制造方法，所述制造方法包括如下步骤：
形成栅极于透明基材上；
依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及光阻层于所述透明基材及所述栅极上；
利用一多段式调整光掩膜来图案化所述光阻层，使得所述光阻层具有不同厚度及一沟道，所述沟道是形成于所述栅极的上方；
蚀刻所述半导体层、所述欧姆接触层及所述电极层，以移除部分的所述半导体层、部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
加热所述光阻层，使得部分所述光阻层回流至所述沟道内，而遮蔽住所述沟道；
蚀刻所述半导体层，以移除部分所述半导体层；
移除所述光阻层；
形成保护层于所述沟道、所述源电极及所述漏电极上；
形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极，以完成一薄膜晶体管矩阵基板；以及
形成一液晶层于所述薄膜晶体管矩阵基板与彩色滤光片基板之间。
在本发明的一实施例中，所述多段式调整光掩膜为灰阶色调光掩膜、堆栈图层光掩膜或半色调光掩膜。
在本发明的一实施例中，所述多段式调整光掩膜包括中间曝光区域、部分曝光区域及未曝光区域，所述部分曝光区域是位于所述中间曝光区域的两侧，所述曝光区域是位于所述未曝光区域的外侧。
在本发明的一实施例中，所述部分曝光区域具有多个不同透射率的区域。
在本发明的一实施例中，所述部分曝光区域具有透射率穿透率范围在20％与80％之间多个区域。
在本发明的一实施例中，愈靠近中间曝光区域的所述区域，其透射率愈高。
在本发明的一实施例中，当蚀刻所述半导体层、所述欧姆接触层及所述电极层，利用图案化后的所述光阻层来作为光掩膜，并对所述半导体层、所述欧姆接触层及所述电极层进行湿蚀刻及干蚀刻。
在本发明的一实施例中，当蚀刻所述半导体层时，利用回流后的所述光阻层来作为光掩膜，并对所述半导体层进行干蚀刻。
在本发明的一实施例中，当移除所述光阻层时，利用剥离方式来移除所述光阻层。
本发明的薄膜晶体管矩阵基板及显示面板的制造方法可减少制程所需的光掩膜数，进而减少制程成本及时间。再者，本发明的方法亦可减少湿蚀刻的步骤，因而可减少湿蚀刻对组件的影响。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1显示依照本发明的一实施例的显示面板与背光模块的剖面示意图；以及
图2A至图2I显示依照本发明的一实施例的显示面板的薄膜晶体管矩阵的制程剖面示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，其显示依照本发明的一实施例的显示面板与背光模块的剖面示意图。本实施例的薄膜晶体管(TFT)矩阵基板的制造方法可应用于显示面板100(例如液晶显示面板)的制造过程中，以制造晶体管的保护层。当应用本实施例的显示面板100来制造一液晶显示装置时，可设置液晶显示面板100于背光模块200上，因而形成液晶显示装置。此显示面板100可包括第一基板110、第二基板120、液晶层130、第一偏光片140及第二偏光片150。第一基板110和第二基板120的基板材料可为玻璃基板或可挠性塑料基板，在本实施例中，第一基板110可例如为薄膜晶体管(Thin Film Transistor，TFT)矩阵基板，而第二基板120可例如为彩色滤光片(Color Filter，CF)基板。值得注意的是，在一些实施例中，彩色滤光片和TFT矩阵亦可配置在同一基板上。
如图1所示，液晶层130是形成于第一基板110与第二基板120之间。第一偏光片140是设置第一基板110的一侧，并相对于液晶层130(即第一基板110的入光侧)，第二偏光片150是设置第二基板120的一侧，并相对于液晶层130(即第二基板120的出光侧)。
请参照图2A至图2I，其显示依照本发明的一实施例的显示面板的薄膜晶体管矩阵的制程剖面示意图。当制造本实施例之TF T矩阵基板(如第一基板110)时，首先，如图2A所示，形成栅极112于透明基材111上，此透明基材111例如为石英或玻璃基材，此栅极112可通过光刻工艺(第一道光掩膜制程)来形成，其材料例如为Al、Ag、Cu、Mo、Cr、W、Ta、Ti、氮化金属或上述任意组合的合金，亦可为具有耐热金属薄膜和低电阻率薄膜的多层结构，例如氮化钼薄膜和铝薄膜的双层结构。
如图2B所示，接着，依序形成栅极绝缘层113、半导体层114、欧姆接触层115、电极层116及光阻层117于透明基材111及栅极112上。栅极绝缘层113的材料例如为氮化硅(SiNx)或氧化硅(SiOx)，其例如是以等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition，PECVD)方式来沉积形成。本实施例的半导体层114的材料优选为多晶硅(Poly-Silicon)。在本实施例中，半导体层114可先沉积一非晶硅(a-Si)层，接着，对此非晶硅层进行快速热退火(Rapid thermal annealing，RTA)步骤，藉以使此非晶硅层再结晶成一多晶硅层。欧姆接触层115的材料例如是由重掺杂有N型杂质(例如磷)的N+非晶硅(a-Si)或其硅化物所形成，或者例如是以化学气相沉积方式临场(In-situ)沉积形成。电极层116的材料例如Mo、Cr、Ta、Ti或其合金。
如图2C所示，接着，利用一多段式调整光掩膜101(Multi Tone Mask，MTM)来图案化光阻层117(第二道光掩膜制程)，使得光阻层117可具有不同的结构厚度及一沟道C，此时，所述沟道C是形成于栅极112的上方，并曝露出电极层116的表面。此多段式调整光掩膜101可例如为灰阶色调光掩膜(Gray Tone Mask，GTM)、堆栈图层光掩膜(Stacked Layer Mask，SLM)或半色调光掩膜(Half Tone Mask，HTM)。在本实施例中，此多段式调整光掩膜101可包括中间曝光区域102、部分曝光区域103、未曝光区域104以及曝光区域105。此中间曝光区域102是对位于栅极112的上方，用以完全允许光线穿透。部分曝光区域103是位于中间曝光区域102的两侧，用以允许部分的光线穿透。在本实施例中，此部分曝光区域103可具有穿透率(Transmittance)范围在20％与80％之间的多个不同透射率的区域，例如具有穿透率分别为40％、50％及60％的多个区域。其中，愈靠近中间曝光区域102的区域，其穿透率愈高。曝光区域105是位于未曝光区域104的外侧，用以完全允许光线穿透。在通过此多段式调整光掩膜101来进行光刻工艺后，图案化后的光阻层117形成具有不同厚度的结构，且位于栅极112上方的部分光阻层117可被移除，以形成沟道C。
如图2D所示，接着，蚀刻半导体层114、欧姆接触层115及电极层116，以移除部分的半导体层114、部分的欧姆接触层115及部分的电极层116，并形成漏电极116a及源电极116b于沟道C的相对两侧。此时，可利用图案化后的光阻层117来作为光掩膜，并对半导体层114、欧姆接触层115及电极层116进行一次湿蚀刻及一次干蚀刻，以移除欧姆接触层115及电极层116未被光阻层117遮蔽的部分(特别是位于沟道C的部分)，并移除半导体层114未被光阻层117遮蔽的部分表面。
如图2E所示，接着，加热此图案化后的光阻层117，使得部分的光阻层117回流至沟道C内，而遮蔽住所述沟道C。当加热此图案化后的光阻层117时，在靠近沟道C的部分光阻层117会呈熔融状态，因而回流至沟道C内，而遮蔽住沟道C。
如图2F所示，接着，蚀刻半导体层114，以移除部分的半导体层114。此时，可利用回流后的光阻层117来作为光掩膜，并对半导体层114进行另一次干蚀刻，以移除半导体层114未被光阻层117遮蔽的部分，而图案化半导体层114，其中此图案化后的半导体层114可作为薄膜晶体管的半导体岛结构。如图2G所示，接着，移除光阻层117，可例如利用剥离(Lift Off)方式来移除光阻层117。
接着，如图2H所示，形成保护层118于沟道C、源电极116b及漏电极116a上(第三道光掩膜制程)，其中保护层118具有至少一接孔118a，以暴露出部分漏电极116a。其中，保护层118可通过等离子体增强化学气相沉积(PECVD)设备来形成。
接着，如图2I所示，可先形成一透光导电层(例如ITO、IZO、AZO、GZO、TCO或ZnO)于保护层118上，接着通过光刻工艺来图案化此透光导电层(第四道光掩膜制程)，以形成像素电极层119于保护层118上。由于像素电极层119是覆盖于接孔118a上，因而可利用保护层118的接孔118a来电性连接于漏电极116a，故完成本实施例的薄膜晶体管矩阵基板110。
由上述可知，本发明的薄膜晶体管矩阵基板及显示面板的制造方法仅需四道光掩膜来完成TFT矩阵基板，因而可减少制程所需的光掩膜数，进而减少制程成本及时间。再者，在第二道光掩膜制程中，仅需进行一次湿蚀刻，因而减少湿蚀刻对组件的影响。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管矩阵基板的制造方法，其特征在于：所述制造方法包括如下步骤：
形成栅极于透明基材上；
依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及光阻层于所述透明基材及所述栅极上；
利用一多段式调整光掩膜来图案化所述光阻层，使得所述光阻层具有不同厚度及一沟道，所述沟道是形成于所述栅极的上方；
蚀刻所述半导体层、所述欧姆接触层及所述电极层，以移除部分的所述半导体层、部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
加热所述光阻层，使得部分所述光阻层回流至所述沟道内，而遮蔽住所述沟道；
蚀刻所述半导体层，以移除部分所述半导体层；
移除所述光阻层；
形成保护层于所述沟道、所述源电极及所述漏电极上；以及
形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极。
2.根据权利要求1所述的方法，其特征在于：所述多段式调整光掩膜为灰阶色调光掩膜、堆栈图层光掩膜或半色调光掩膜。
3.根据权利要求1所述的方法，其特征在于：所述多段式调整光掩膜包括中间曝光区域、部分曝光区域及未曝光区域，所述部分曝光区域是位于所述中间曝光区域的两侧，所述曝光区域是位于所述未曝光区域的外侧。
4.根据权利要求3所述的方法，其特征在于：所述部分曝光区域具有多个不同透射率的区域。
5.根据权利要求3所述的方法，其特征在于：所述部分曝光区域具有穿透率范围在20％与80％之间的多个区域。
6.根据权利要求5所述的方法，其特征在于：愈靠近中间曝光区域的所述区域，其穿透率愈高。
7.根据权利要求1所述的方法，其特征在于：当蚀刻所述半导体层、所述欧姆接触层及所述电极层，利用图案化后的所述光阻层来作为光掩膜，并对所述半导体层、所述欧姆接触层及所述电极层进行湿蚀刻及干蚀刻。
8.根据权利要求1所述的方法，其特征在于：当蚀刻所述半导体层时，利用回流后的所述光阻层来作为光掩膜，并对所述半导体层进行干蚀刻。
9.根据权利要求1所述的方法，其特征在于：当移除所述光阻层时，利用剥离方式来移除所述光阻层。
10.一种显示面板的制造方法，其特征在于：所述制造方法包括如下步骤：
形成栅极于透明基材上；
依序形成栅极绝缘层、半导体层、欧姆接触层、电极层及光阻层于所述透明基材及所述栅极上；
利用一多段式调整光掩膜来图案化所述光阻层，使得所述光阻层具有不同厚度及一沟道，所述沟道是形成于所述栅极的上方；
蚀刻所述半导体层、所述欧姆接触层及所述电极层，以移除部分的所述半导体层、部分的所述欧姆接触层及部分的所述电极层，并形成源电极及漏电极于所述沟道的相对两侧；
加热所述光阻层，使得部分所述光阻层回流至所述沟道内，而遮蔽住所述沟道；
蚀刻所述半导体层，以移除部分所述半导体层；
移除所述光阻层；
形成保护层于所述沟道、所述源电极及所述漏电极上；
形成像素电极层于所述保护层上，其中所述像素电极层是电性连接于所述漏电极，以完成一薄膜晶体管矩阵基板；以及
形成一液晶层于所述薄膜晶体管矩阵基板与彩色滤光片基板之间。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110176756A CN102280408A (zh) | 2011-06-28 | 2011-06-28 | 薄膜晶体管矩阵基板及显示面板的制造方法 |
| US13/318,351 US8349630B1 (en) | 2011-06-28 | 2011-08-26 | Methods for manufacturing thin film transistor array substrate and display panel |
| PCT/CN2011/078975 WO2013000199A1 (zh) | 2011-06-28 | 2011-08-26 | 薄膜晶体管矩阵基板及显示面板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110176756A CN102280408A (zh) | 2011-06-28 | 2011-06-28 | 薄膜晶体管矩阵基板及显示面板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102280408A true CN102280408A (zh) | 2011-12-14 |
Family
ID=45105768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110176756A Pending CN102280408A (zh) | 2011-06-28 | 2011-06-28 | 薄膜晶体管矩阵基板及显示面板的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8349630B1 (zh) |
| CN (1) | CN102280408A (zh) |
| WO (1) | WO2013000199A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137558A (zh) * | 2013-02-06 | 2013-06-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
| WO2013116995A1 (zh) * | 2012-02-07 | 2013-08-15 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN113206144A (zh) * | 2021-04-25 | 2021-08-03 | 北海惠科光电技术有限公司 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646634B (zh) * | 2011-04-29 | 2013-06-12 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
| US20130200377A1 (en) * | 2012-02-06 | 2013-08-08 | Shenzhen China Star Optoelectronics Technology Co. Ltd | Thin film transistor array substrate and method for manufacturing the same |
| US9366922B2 (en) * | 2012-02-07 | 2016-06-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor array and method for manufacturing the same |
| CN105590895B (zh) * | 2014-11-14 | 2019-02-01 | 群创光电股份有限公司 | 显示面板的制备方法 |
| TWI546850B (zh) * | 2014-11-14 | 2016-08-21 | 群創光電股份有限公司 | 顯示面板之製備方法 |
| CN104617040A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| CN104934439B (zh) * | 2015-04-28 | 2018-10-26 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN106783884B (zh) * | 2016-12-30 | 2020-03-31 | 惠科股份有限公司 | 一种显示面板及制程 |
| CN106653773B (zh) * | 2016-12-30 | 2019-10-18 | 惠科股份有限公司 | 一种显示面板 |
| CN107393966A (zh) * | 2017-07-27 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| CN116615799A (zh) * | 2021-12-14 | 2023-08-18 | 京东方科技集团股份有限公司 | 薄膜晶体管的制备方法、阵列基板及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1834790A (zh) * | 2006-04-20 | 2006-09-20 | 广辉电子股份有限公司 | 利用三道掩膜制造液晶显示装置用下基板的方法 |
| CN1932623A (zh) * | 2000-09-20 | 2007-03-21 | 株式会社日立制作所 | 液晶显示器 |
| TW201003844A (en) * | 2008-07-09 | 2010-01-16 | Au Optronics Corp | Method for fabricating thin film transistor array substrate |
| WO2011004624A1 (ja) * | 2009-07-09 | 2011-01-13 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333432C (zh) * | 2003-08-21 | 2007-08-22 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN100499082C (zh) * | 2005-11-10 | 2009-06-10 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
| CN101320714A (zh) * | 2008-07-08 | 2008-12-10 | 友达光电股份有限公司 | 薄膜晶体管矩阵基板的制造方法 |
-
2011
- 2011-06-28 CN CN201110176756A patent/CN102280408A/zh active Pending
- 2011-08-26 US US13/318,351 patent/US8349630B1/en active Active
- 2011-08-26 WO PCT/CN2011/078975 patent/WO2013000199A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1932623A (zh) * | 2000-09-20 | 2007-03-21 | 株式会社日立制作所 | 液晶显示器 |
| CN1834790A (zh) * | 2006-04-20 | 2006-09-20 | 广辉电子股份有限公司 | 利用三道掩膜制造液晶显示装置用下基板的方法 |
| TW201003844A (en) * | 2008-07-09 | 2010-01-16 | Au Optronics Corp | Method for fabricating thin film transistor array substrate |
| WO2011004624A1 (ja) * | 2009-07-09 | 2011-01-13 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013116995A1 (zh) * | 2012-02-07 | 2013-08-15 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN103137558A (zh) * | 2013-02-06 | 2013-06-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
| CN103137558B (zh) * | 2013-02-06 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
| US9620535B2 (en) | 2013-02-06 | 2017-04-11 | Boe Technology Group Co., Ltd. | TN-type array substrate and fabrication method thereof, and display device |
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN104766859B (zh) * | 2015-04-28 | 2017-09-01 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN113206144A (zh) * | 2021-04-25 | 2021-08-03 | 北海惠科光电技术有限公司 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
| CN113206144B (zh) * | 2021-04-25 | 2023-04-07 | 北海惠科光电技术有限公司 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8349630B1 (en) | 2013-01-08 |
| US20130029441A1 (en) | 2013-01-31 |
| WO2013000199A1 (zh) | 2013-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102280408A (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| JP5564464B2 (ja) | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 | |
| CN102543863A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN102543864B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| EP3073522B1 (en) | Array substrate and preparation method therefor, and display device | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| US9379147B2 (en) | Thin-film transistor array substrate and manufacturing method thereof | |
| CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| US7927930B2 (en) | Method for fabricating a liquid crystal display device | |
| CN102655117A (zh) | 阵列基板及制造方法、显示装置 | |
| CN102683277A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| US8563341B2 (en) | Thin film transistor array substrate and manufacturing method for the same | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| CN102637638B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| CN102637637B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN102569188B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN101320714A (zh) | 薄膜晶体管矩阵基板的制造方法 | |
| US8329518B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel | |
| CN111613578B (zh) | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 | |
| US9048148B2 (en) | Method of manufacturing TFT array using multi-tone mask | |
| US20130200377A1 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| KR20080022741A (ko) | 금속 배선 패턴 형성 방법 및 박막 트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111214 |