CN111613575A - 一种阵列基板及其制造方法 - Google Patents

一种阵列基板及其制造方法 Download PDF

Info

Publication number
CN111613575A
CN111613575A CN202010375563.4A CN202010375563A CN111613575A CN 111613575 A CN111613575 A CN 111613575A CN 202010375563 A CN202010375563 A CN 202010375563A CN 111613575 A CN111613575 A CN 111613575A
Authority
CN
China
Prior art keywords
layer
opening
signal electrode
semiconductor layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010375563.4A
Other languages
English (en)
Inventor
易志根
潘明超
殷大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Original Assignee
Nanjing East China Electronic Information Technology Co ltd
Nanjing CEC Panda LCD Technology Co Ltd
Nanjing CEC Panda FPD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing East China Electronic Information Technology Co ltd, Nanjing CEC Panda LCD Technology Co Ltd, Nanjing CEC Panda FPD Technology Co Ltd filed Critical Nanjing East China Electronic Information Technology Co ltd
Priority to CN202010375563.4A priority Critical patent/CN111613575A/zh
Publication of CN111613575A publication Critical patent/CN111613575A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出一种阵列基板及其制造方法，涉及显示面板领域，阵列基板制造方法包括：S1：在基板上形成栅金属层、覆盖栅金属层的栅极绝缘层以及位于栅极绝缘层上的半导体层；S2：形成位于半导体层上的信号电极层，信号电极层覆盖在部分半导体层上，半导体层具有暴露于信号电极层外的边缘部分；S3：在步骤S2的基础上依序沉积无机绝缘层和光阻，通过曝光刻蚀形成位于栅金属层上的第一开孔以及与第一开孔连通的第二开孔，第二开孔暴露出半导体层的边缘部分；S4：刻蚀掉暴露出的信号电极层下层露出的半导体层的边缘部分；S5：剥离光阻，形成位于第一开孔和第二开孔内的透明电极层。

Description

一种阵列基板及其制造方法
技术领域
本发明属于显示面板领域，具体涉及一种阵列基板及其制造方法。
技术背景
在液晶显示技术领域，阵列基板的制造是关键的一环。现有技术中，对于阵列基板上的端子区，采用信号电极层(SD)的一部分与栅金属层(Gate)叠加的设计，然后在无机绝缘层(PAS)内开孔，用透明电极层将信号电极层和栅金属层联通起来。这一设计相较于常规端子区膜层设计占用面积小，能缩小面板边框，提高开口率，但是信号电极层下层的栅极绝缘层(GI)会出现过度刻蚀的区域，过度刻蚀的存在容易导致后续膜层在制造过程中断裂。
发明内容
本发明提供一种阵列基板及其制造方法，通过设计并刻蚀掉信号电极层下层露出的半导体层的边缘部分以消除栅极绝缘层过刻的影响。
本发明的技术方案如下：
本发明公开了一种阵列基板的制造方法，包括以下步骤：
S1：在基板上形成栅金属层、覆盖栅金属层的栅极绝缘层以及位于栅极绝缘层上的半导体层；
S2：形成位于半导体层上的信号电极层，信号电极层覆盖在部分半导体层上，半导体层具有暴露于信号电极层外的边缘部分；
S3：在步骤S2的基础上依序沉积无机绝缘层和光阻，通过曝光刻蚀形成位于栅金属层上的第一开孔以及与第一开孔连通的第二开孔，第二开孔暴露出半导体层的边缘部分；
S4：刻蚀掉暴露出的信号电极层下层露出的半导体层的边缘部分；
S5：剥离光阻，形成位于第一开孔和第二开孔内的透明电极层。
优选地，步骤S2形成的所述边缘部分的宽度至少为0.5微米。
优选地，步骤S3中，在刻蚀形成第一开孔时，栅极绝缘层在半导体层的下方形成过刻区域。4、根据权利要求3所述的阵列基板的制造方法，其特征在于，边缘部分的宽度不小于过刻区域的宽度。
优选地，部分半导体层层叠在栅金属层上方。
优选地，步骤S4是采用草酸对所述边缘部分进行刻蚀。
优选地，所述半导体层的制作材料为IGZO。
本发明还公开了一种阵列基板，由上述的阵列基板的制造方法制造，包括：基板以及位于基板上的栅金属层；栅极绝缘层，覆盖栅金属层；设置在栅金属层上的第一开孔；半导体层，位于栅极绝缘层上且与栅金属层部分重叠；信号电极层，位于半导体层上且与栅金属层部分重叠；无机绝缘层，覆盖部分信号电极层和栅极绝缘层，所述无机绝缘层在第一开孔上方以及信号电极层上方设有第二开孔；透明电极层，位于第一开孔和第二开孔内且覆盖部分信号电极层和部分无机绝缘层。
优选地，所述信号电极层通过位于第二开孔内的像素电极与栅金属层接触。
优选地，所述半导体层为IGZO。
本发明能够带来以下至少一项有益效果：
本发明通过在栅金属层和信号电极层之间叠设一层半导体层，并将信号电极层的图形边缘设计的相比半导体层的图形边缘往里缩至少0.5微米，对半导体层的边缘部分进行刻蚀以消除栅极绝缘层过刻的影响，也可以防止后续透明电极层桥接时出现电极层的断裂，减少搭接之处的面积并相应地降低搭接电阻。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1是本发明阵列基板的制造方法中步骤S1的示意图；
图2是本发明阵列基板的制造方法中步骤S1的部分俯视图；
图3是本发明阵列基板的制造方法中步骤S2的示意图；
图4是本发明阵列基板的制造方法中步骤S2的部分俯视图；
图5是本发明阵列基板的制造方法中步骤S3的示意图；
图6是本发明阵列基板的制造方法中步骤S3完成后的部分俯视图；
图7是本发明阵列基板的制造方法中步骤S4的示意图；
图8是本发明阵列基板的制造方法中步骤S5的示意图；
图9是本发明阵列基板的制造方法中步骤S5完成后的部分俯视图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
下面以具体实施例详细介绍本发明的技术方案。
本发明提供一种阵列基板的制造方法，包括以下步骤：
S1：如图1和图2所示，在基板100上形成栅金属层10、覆盖栅金属层10的栅极绝缘层20以及位于栅极绝缘层20上的半导体层30。
其中，部分半导体层30位于栅金属层10上方，且在本实施例中，半导体层30的膜层厚度为
Figure BDA0002479765150000031
优选地，所述半导体层30的制作材料为IGZO。
S2：如图3和图4所示，形成位于半导体层30上的信号电极层40，部分信号电极层40位于栅金属层10上方，信号电极层40覆盖在部分半导体层30上，半导体层30具有暴露于信号电极层30外的边缘部分，边缘部分的宽度b至少为0.5微米。
在这一步骤中，信号电极层40层叠在半导体层30上。
为了解决后面栅极绝缘层20过刻的问题，本发明设计将信号电极层40的图形边缘部分相比半导体层30的图形边缘往里缩至少0.5微米，即信号电极层40下层露出的半导体层30的边缘部分的宽度b至少为0.5微米，信号电极层40相对半导体层30伸缩的宽度0.5微米刚好大于栅极绝缘层的过刻宽度a。在实际制程中，因掩膜版的使用会使得最终形成的信号电极层40图形相比设计具有一定的偏移，考虑到偏移的影响，优选地，信号电极层40下层露出的半导体层30的边缘部分的宽度b至少为1.5微米。
S3：如图5和图6所示，在步骤S2的基础上依序沉积无机绝缘层50和光阻60，通过曝光刻蚀形成位于栅金属层10上的第一开孔21以及与第一开孔21连通的第二开孔51，其中，第一开孔21内刻蚀掉位于栅金属层10上的部分栅极绝缘层20，第二开孔51刻蚀掉位于信号电极层40上的部分无机绝缘层50，第二开孔51内暴露出信号电极层40下层露出的半导体层30的边缘部分。
此处对光阻60进行曝光使用的掩膜版为普通掩膜版，利用掩膜版对无机绝缘层50和栅极绝缘层20进行刻蚀，此处本实施例使用的是干刻，首先刻蚀无机绝缘层50形成位于无机绝缘层50内的第二开孔51，第二开孔51暴露出部分信号电极层40、半导体层30比信号电极层40多出的边缘部分以及部分栅极绝缘层20；之后继续刻蚀暴露出的栅极绝缘层20形成位于栅极绝缘层20内的第一开孔21，第一开孔21暴露出部分栅金属层10，因有半导体层30在刻蚀中作为阻挡，在刻蚀形成第一开孔21时，栅极绝缘层20的边缘形成过刻区域A，过刻区域A位于半导体层30的下方，过刻区域A具有过刻宽度a，需要注意的是，边缘部分的宽度b至少为0.5微米，边缘部分的宽度b不小于过刻宽度a。
S4：如图7所示，刻蚀掉暴露出的信号电极层40下层露出的半导体层30的边缘部分。
为了解决栅极绝缘层20过刻这一问题，需要刻蚀掉栅极绝缘层20过刻后多出的半导体层30的边缘部分，本申请通过在半导体层30上设置信号电极层40并露出半导体层30的边缘，然后对半导体层30的边缘部分进行刻蚀以解决栅极绝缘层20过刻的影响。
此步骤可以采用一种只刻蚀半导体层30、不刻蚀栅极绝缘层20和金属层(包括栅金属层10、信号电极层40)的刻蚀方式，刻蚀除去信号电极层40下层露出的半导体层30的边缘部分，因信号电极层40下层露出的半导体层30的边缘宽度b刚好大于栅极绝缘层20的过刻宽度a，所以经过刻蚀后最终形成的半导体层30在边缘处与信号电极层40等齐且不超过栅极绝缘层20的边缘，解决了栅极绝缘层20过刻这一问题。
在本发明中，可以使用弱酸进行刻蚀，优选地，使用草酸刻蚀除去暴露出的信号电极层40下层露出的半导体层30的边缘部分。
S5：如图8和图9所示，剥离掉覆盖在无机绝缘层50上的光阻60，之后形成位于第一开孔21和第二开孔51内的透明电极层70。形成的透明电极层70覆盖位于第一开孔21内的部分栅金属层10、位于第二开孔51内的部分信号电极层40和部分无机绝缘层50，若半导体层30的边缘外露出栅极绝缘层20的边缘，则透明电极层70同样也覆盖部分栅极绝缘层20。
所述透明电极层70起到对信号电极层40和栅金属层10的桥接作用，信号电极层40通过位于第二开孔51内的透明电极层70与栅金属层10接触。优选地，所述透明电极层70的制作材料为ITO。
需要说明的是，上述的部分俯视图并没有示出所有图层，部分俯视图中没有示出栅极绝缘层20和无机绝缘层50。
本发明还公开了一种阵列基板，包括：基板100以及位于基板100上的栅金属层10；栅极绝缘层20，覆盖栅金属层10，设置在栅金属层10上的第一开孔21；半导体层30，位于栅极绝缘层20上且与与栅金属层10部分重叠；信号电极层40，位于半导体层30上且与栅金属层10部分重叠；无机绝缘层50，覆盖信号电极层40和栅极绝缘层20，所述无机绝缘层50在第一开孔21上方以及信号电极层40上方设有第二开孔51；透明电极层70，位于第一开孔21和第二开孔51内且覆盖部分信号电极层40和部分无机绝缘层50。
其中，所述半导体层30和信号电极层40均只有部分位于栅金属层10上方。所述信号电极层40通过位于第二开孔51内的透明电极层70与栅金属层10接触。
本发明并将信号电极层的图形边缘设计的相比半导体层的图形边缘往里缩至少0.5微米，对半导体层的边缘部分进行刻蚀以消除栅极绝缘层过刻的影响，也可以防止后续透明电极层桥接时出现电极层的断裂，减少搭接之处的面积并相应地降低搭接电阻。应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，包括以下步骤：
S1：在基板上形成栅金属层、覆盖栅金属层的栅极绝缘层以及位于栅极绝缘层上的半导体层；
S2：形成位于半导体层上的信号电极层，信号电极层覆盖在部分半导体层上，半导体层具有暴露于信号电极层外的边缘部分；
S3：在步骤S2的基础上依序沉积无机绝缘层和光阻，通过曝光刻蚀形成位于栅金属层上的第一开孔以及与第一开孔连通的第二开孔，第二开孔暴露出半导体层的边缘部分；
S4：刻蚀掉暴露出的信号电极层下层露出的半导体层的边缘部分；
S5：剥离光阻，形成位于第一开孔和第二开孔内的透明电极层。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S2形成的所述边缘部分的宽度至少为0.5微米。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S3中，在刻蚀形成第一开孔时，栅极绝缘层在半导体层的下方形成过刻区域。
4.根据权利要求3所述的阵列基板的制造方法，其特征在于，边缘部分的宽度不小于过刻区域的宽度。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，部分半导体层层叠在栅金属层上方。
6.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S4是采用草酸对所述边缘部分进行刻蚀。
7.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述半导体层的制作材料为IGZO。
8.一种阵列基板，由权利要求1-7任一所述的阵列基板的制造方法制造，其特征在于，包括：
基板以及位于基板上的栅金属层；
栅极绝缘层，覆盖栅金属层；
设置在栅金属层上的第一开孔；
半导体层，位于栅极绝缘层上且与栅金属层部分重叠；
信号电极层，位于半导体层上且与栅金属层部分重叠；
无机绝缘层，覆盖部分信号电极层和栅极绝缘层，所述无机绝缘层在第一开孔上方以及信号电极层上方设有第二开孔；
透明电极层，位于第一开孔和第二开孔内且覆盖部分信号电极层和部分无机绝缘层。
9.根据权利要求8所述的阵列基板，其特征在于，所述信号电极层通过位于第二开孔内的像素电极与栅金属层接触。
10.根据权利要求8所述的阵列基板，其特征在于，所述半导体层为IGZO。
CN202010375563.4A 2020-05-07 2020-05-07 一种阵列基板及其制造方法 Pending CN111613575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010375563.4A CN111613575A (zh) 2020-05-07 2020-05-07 一种阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010375563.4A CN111613575A (zh) 2020-05-07 2020-05-07 一种阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
CN111613575A true CN111613575A (zh) 2020-09-01

Family

ID=72201780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010375563.4A Pending CN111613575A (zh) 2020-05-07 2020-05-07 一种阵列基板及其制造方法

Country Status (1)

Country Link
CN (1) CN111613575A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299984A (zh) * 1999-12-16 2001-06-20 夏普公司 液晶表示装置及其制造方法
CN1658032A (zh) * 2004-02-19 2005-08-24 夏普株式会社 导电元件基板、液晶显示装置及其制造方法、电子信息设备
CN103531593A (zh) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法
CN103811502A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板、阵列基板的制备方法、显示装置
WO2016112564A1 (zh) * 2015-01-13 2016-07-21 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN110311056A (zh) * 2019-07-26 2019-10-08 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299984A (zh) * 1999-12-16 2001-06-20 夏普公司 液晶表示装置及其制造方法
US20010004273A1 (en) * 1999-12-16 2001-06-21 Osamu Sugimoto Liquid crystal display and manufacturing method thereof
CN1658032A (zh) * 2004-02-19 2005-08-24 夏普株式会社 导电元件基板、液晶显示装置及其制造方法、电子信息设备
CN103531593A (zh) * 2013-10-29 2014-01-22 京东方科技集团股份有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法
CN103811502A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板、阵列基板的制备方法、显示装置
WO2016112564A1 (zh) * 2015-01-13 2016-07-21 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN110311056A (zh) * 2019-07-26 2019-10-08 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
US6562645B2 (en) Method of fabricating fringe field switching mode liquid crystal display
JP4522660B2 (ja) 薄膜トランジスタ基板の製造方法
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
EP2677543B1 (en) Thin film transistor, mask plate for manufacturing thereof, array substrate and display device
KR100870156B1 (ko) 액티브 매트릭스형 ｔｆｔ 어레이 기판 및 그 제조 방법
US8703510B2 (en) Array substrate and a manufacturing method thereof
US8017423B2 (en) Method for manufacturing a thin film structure
KR101212554B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
JP2012018970A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
JP2008053517A (ja) アレイ基板の製造方法及びアレイ基板
CN107068692B (zh) 显示装置、阵列基板及其制造方法
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
JP4166300B2 (ja) 液晶表示装置の製造方法
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
KR100288150B1 (ko) 액정표시장치의 제조방법
KR970006733B1 (ko) 박막트랜지스터 제조방법
CN106449519B (zh) 一种薄膜晶体管及制作方法、显示装置
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4072015B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP3436487B2 (ja) アクティブマトリクス基板の製造方法
KR100744404B1 (ko) 액정표시장치의 어레이 기판 제조방법
CN111613575A (zh) 一种阵列基板及其制造方法
JP2001272698A (ja) 液晶表示装置の製造方法
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201012

Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Applicant after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7

Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd.

Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Applicant before: NANJING HUADONG ELECTRONICS INFORMATION & TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200901

WD01 Invention patent application deemed withdrawn after publication