TWI731863B - 氧化物半導體電晶體以及其製作方法 - Google Patents

氧化物半導體電晶體以及其製作方法 Download PDF

Info

Publication number
TWI731863B
TWI731863B TW105120712A TW105120712A TWI731863B TW I731863 B TWI731863 B TW I731863B TW 105120712 A TW105120712 A TW 105120712A TW 105120712 A TW105120712 A TW 105120712A TW I731863 B TWI731863 B TW I731863B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
trench
ferroelectric material
material layer
Prior art date
Application number
TW105120712A
Other languages
English (en)
Other versions
TW201801317A (zh
Inventor
溯 邢
王學文
柯建宇
童宇誠
王荏滺
黃正同
林育名
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW105120712A priority Critical patent/TWI731863B/zh
Priority to US15/253,896 priority patent/US9722093B1/en
Priority to US15/628,592 priority patent/US10056463B2/en
Publication of TW201801317A publication Critical patent/TW201801317A/zh
Application granted granted Critical
Publication of TWI731863B publication Critical patent/TWI731863B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種氧化物半導體電晶體包括氧化物半導體通道層、金屬閘極、閘極介電層、內電極以及鐵電材料層。金屬閘極設置於氧化物半導體通道層上,閘極介電層設置於金屬閘極以及氧化物半導體通道層之間,內電極設置於閘極介電層以及金屬閘極之間,且鐵電材料層設置於內電極以及金屬閘極之間。本發明之氧化物半導體電晶體可藉由鐵電材料層之設置來達到提升操作電性的效果。

Description

氧化物半導體電晶體以及其製作方法
本發明係關於一種電晶體以及其製作方法,尤指一種具有鐵電材料層之氧化物半導體電晶體以及其製作方法。
氧化物半導體材料(例如氧化銦鎵鋅,IGZO)由於具有高遷移率(mobility)以及低漏電之特性,故近來已被應用在顯示器中的薄膜電晶體(thin film transistor,TFT)中以及積體電路中的場效電晶體(field effect transistor,FET)中。然而,雖然以氧化物半導體材料所形成的電晶體具有極佳的低漏電表現,但目前的氧化物半導體電晶體仍有臨界電壓(threshold voltage,Vt)相對過高以及開電流(on-current,Ion)相對較低等缺點,故使得其在應用上受到了限制(例如只適合用於高功率操作的元件)。舉例來說,為了維持所需之低漏電流表現,氧化物半導體與閘極之間的閘極介電層須維持一定的厚度(例如需大於100埃),但較厚的閘極介電層則會導致開電流無法提升,且較高的臨界電壓使得操作時所需之閘極電壓(Vg)以汲極電壓(Vd)都較高而無法應用於低功率操作之相關裝置。因此,如何維持原有之低漏電流表現下改善氧化物半導體電晶體的其他電性操作表現已為相關業界所努力之方向。
本發明提供了一種氧化物半導體電晶體(oxide semiconductor transistor)以及其製作方法,利用於金屬閘極以及閘極介電層之間設置內電極以及鐵電(ferroelectric)材料層,藉此形成負電容(negative capacitance)效應,進而提升開電流並使得氧化物半導體電晶體可應用於低功率操作。
根據本發明之一實施例,本發明提供了一種氧化物半導體電晶體,包括一氧化物半導體通道層、一金屬閘極、一閘極介電層、一內電極以及一鐵電材料層。金屬閘極設置於氧化物半導體通道層上。閘極介電層設置於金屬閘極以及氧化物半導體通道層之間。內電極設置於閘極介電層以及金屬閘極之間。鐵電材料層設置於內電極以及金屬閘極之間。
根據本發明之一實施例,本發明還提供了一種氧化物半導體電晶體的製作方法,包括下列步驟。於一氧化物半導體通道層上形成一閘極介電層,於閘極介電層上形成一內電極,於內電極上形成一鐵電材料層,以及於鐵電材料層上形成一金屬閘極。至少部分之鐵電材料層係被夾設於金屬閘極以及內電極之間。
在本發明之氧化物半導體電晶體中,設置於金屬閘極以及閘極介電層之間的內電極以及鐵電材料層可用以形成負電容效應,此負電容可用以放大閘極電壓之效果,進而達到提升開電流以及降低次臨界擺幅(sub-threshold swing,SS)之目的。另一方面,由於加入了鐵電材料層,故可在維持低漏電流表現的狀況下使閘極介電層的厚度減薄,藉此可符合低功率操作之需求而改善氧化物半導體電晶體之應用限制問題。
10:氧化物半導體通道層
21:介面層
22:閘極介電層
23:內電極
24:鐵電材料層
29:金屬閘極
29A:功函數層
29B:低電阻層
30:源極/汲極電極
40:側壁子
41:第一側壁子
42:第二側壁子
50:虛置閘極
100-107:氧化物半導體電晶體
D1:垂直方向
D2:水平方向
T:溝槽
第1圖所繪示為本發明第一實施例之氧化物半導體電晶體的示意圖。
第2圖所繪示為本發明第二實施例之氧化物半導體電晶體的示意圖。
第3圖至第5圖所繪示為本發明第二實施例之氧化物半導體電晶體的製作方法示意圖,其中第4圖與繪示了第3圖之後的製作方法示意圖;第5圖與繪示了第4圖之後的製作方法示意圖。
第6圖所繪示為本發明第三實施例之氧化物半導體電晶體的示意圖。
第7圖所繪示為本發明第四實施例之氧化物半導體電晶體的示意圖。
第8圖所繪示為本發明第四實施例之氧化物半導體電晶體的製作方法示意圖。
第9圖所繪示為本發明第五實施例之氧化物半導體電晶體的示意圖。
第10圖所繪示為本發明第六實施例之氧化物半導體電晶體的示意圖。
第11圖所繪示為本發明第六實施例之氧化物半導體電晶體的製作方法示意圖。
第12圖所繪示為本發明第七實施例之氧化物半導體電晶體的示意圖。
第13圖所繪示為本發明第八實施例之氧化物半導體電晶體的示意圖。
請參閱第1圖。第1圖所繪示為本發明第一實施例之氧化物半導體電晶體的示意圖。如第1圖所示,本實施例提供一種氧化物半導體電晶體100,包括一氧化物半導體通道層10、一金屬閘極29、一閘極介電層22、一內電極23以及一鐵電(ferroelectric)材料層24。金屬閘極29設置於氧化物半導體通道層10上。閘極介電層22設置於金屬閘極29以及氧化物半導體通道層10之間。內電極23設 置於閘極介電層22以及金屬閘極29之間。鐵電材料層24設置於內電極23以及金屬閘極29之間。換句話說,閘極介電層22、內電極23、鐵電材料層24以及金屬閘極29係於一垂直方向D1上依序堆疊在氧化物半導體通道層10上。由於鐵電材料層24的材料特性,夾設於金屬閘極29以及內電極23之間的鐵電材料層24可形成負電容(negative capacitance)效應,對施加於金屬閘極29之閘極電壓具有放大的效果而使氧化物半導體電晶體100之開電流(on-current,Ion)獲得提升,且負電容效應亦可降低次臨界擺幅(sub-threshold swing,SS),故可使氧化物半導體電晶體100適用於低功率操作之裝置。舉例來說,在未設置鐵電材料層24的狀況下,氧化物半導體電晶體的臨界電壓(threshold voltage,Vt)相對較高(例如約1.5伏特),故操作時所需之閘極電壓以及汲極電壓亦相對較高(例如分別約為3.3伏特與1.2伏特)。然而,在設置有鐵電材料層24的狀況下,氧化物半導體電晶體100操作時所需之閘極電壓以及汲極電壓均可隨臨界電壓變小而降低,例如閘極電壓與汲極電壓可均小於約1.2伏特,但並不以此為限。此外,氧化物半導體電晶體100的次臨界擺幅可參考下列關係式(1)與關係式(2)。
Figure 105120712-A0305-02-0006-1
Figure 105120712-A0305-02-0006-2
在關係式(1)與關係式(2)中,CFE代表鐵電材料層24的電容,COX代表閘極介電層22的電容,Av代表放大係數,SS代表次臨界擺幅。由關係式(1)與關係式(2)可知鐵電材料層24的電容需較大但其絕對值不可與閘極介電層22的電容差距太大,藉此可避免產生遲滯現象(hysteresis)並獲得較低的次臨界擺幅。此外,習知之矽基負電容場效電晶體由於係於空乏模式(depletion mode)下操作,故其空乏區電容會影響到負電容的放大係數以及電晶體的次臨界擺幅。然而,本發明之氧化物半導體電晶體可於累積模式(accumulation mode)下操作,故可相對 於矽基負電容場效電晶體獲得更小的次臨界擺幅。
在本實施例中,鐵電材料層24需要具有一定厚度以產生所需之負電容效應,因此鐵電材料層24之厚度一般係大於閘極介電層22之厚度,但並不以此為限。由於鐵電材料層24之設置,閘極介電層22之厚度可以相對減薄(例如可小於20埃)以符合低功率操作之需求,但鐵電材料層24與閘極介電層22之總厚度仍需維持一相當厚度(例如需大於100埃),藉以使得氧化物半導體電晶體100之漏電流(off-current,Ioff)仍能維持相當低的程度(例如約1E-24安培)。此外,氧化物半導體電晶體100可更包括兩源極/汲極電極30設置於氧化物半導體通道層10上並於一水平方向D2上設置於金屬閘極29的相對兩側。在本實施例中,源極/汲極電極30可與閘極介電層22共平面設置,但本發明並不以此為限。在本發明之一些實施例中,亦可視需要調整源極/汲極電極30的位置例如可形成於氧化物半導體通道層10中或形成於氧化物半導體通道層10的另一側(例如下方側)。此外,本實施例之氧化物半導體電晶體100係一平面式電晶體進行舉例說明,但本發明並不以此為限。換句話說,其他結構種類之電晶體例如雙閘極、三閘極或環繞式閘極(gate all around,GAA)亦屬本發明之涵蓋範圍。
本實施例之氧化物半導體電晶體100的製作方法可包括下列步驟。首先,於氧化物半導體通道層10上形成閘極介電層22,於閘極介電層22上形成內電極23,於內電極23上形成鐵電材料層24,並於鐵電材料層24上形成金屬閘極29,其中鐵電材料層24係被夾設於金屬閘極29以及內電極23之間。
在本實施例中,氧化物半導體通道層10可設置於一基底(未繪示)上,而此基底可包括半導體基底或非半導體基底,半導體基底可包括例如矽基底、 矽鍺半導體基底或矽覆絕緣(silicon-on-insulator,SOI)基底等,而非半導體基底可包括玻璃基底、塑膠基底或陶瓷基底等,但並不以此為限。氧化物半導體通道層10的材料可包括II-VI族化合物(例如氧化鋅,ZnO)、II-VI族化合物摻雜鹼土金屬(例如氧化鋅鎂,ZnMgO)、II-VI族化合物摻雜IIIA族元素(例如氧化銦鎵鋅,IGZO)、II-VI族化合物摻雜VA族元素(例如氧化錫銻,SnSbO2)、II-VI族化合物摻雜VIA族元素(例如氧化硒化鋅,ZnSeO)、II-VI族化合物摻雜過渡金屬(例如氧化鋅鋯,ZnZrO),或其他藉由以上提及之元素總類混合搭配形成之具有半導體特性之氧化物,但並不以此為限。此外,氧化物半導體通道層10可為由上述之氧化物半導體材料所構成之單層或多層結構,且氧化物半導體通道層10中的結晶狀態亦不受限制,例如可為非晶氧化銦鎵鋅(a-IGZO)、結晶氧化銦鎵鋅(c-IGZO)或沿C軸結晶之氧化銦鎵鋅(CAAC-IGZO)。
閘極介電層22可包括氧化矽、氮氧化矽、高介電常數(high dielectric constant,high-k)材料或其他適合之介電材料。上述之高介電常數材料可包括例如氧化鉿(hafnium oxide,HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鉭(tantalum oxide,Ta2O5)、氧化鋯(zirconium oxide,ZrO2)或其他適合之高介電常數材料。內電極23以及金屬閘極29可分別包括金屬導電材料例如鎢、鋁(aluminum,Al)、銅(copper,Cu)、鋁化鈦(titanium aluminide,TiAl)、鈦(titanium,Ti)、氮化鈦(titanium nitride,TiN)、鉭(tantalum,Ta)、氮化鉭(Tantalum nitride,TaN)、氧化鋁鈦(titanium aluminum oxide,TiAlO)等或其他適合之導電材料。鐵電材料層24則包括一鈣鈦礦(perovskite)氧化物材料例如鋯酸鉿(hafnium zirconium oxide,HfZrOx)、鈦酸鋇(barium titanate,BaTiO3)、鈦酸鉛(lead titanate,PbTiO3)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)與鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)等或其他適合之鐵電材料。此外,鐵電材料層24可為由上述之鐵電材料所構成之單層或多層結構,且上述之鐵電材料之居禮溫度(Tc)較佳係高於攝氏125度,藉以於正常操作環境下維持其材料特性。
下文將針對本發明的不同實施例進行說明,且為簡化說明,以下說明主要針對各實施例不同之處進行詳述,而不再對相同之處作重覆贅述。此外,本發明之各實施例中相同之元件係以相同之標號進行標示,以利於各實施例間互相對照。
請參閱第2圖。第2圖所繪示為本發明第二實施例之氧化物半導體電晶體101的示意圖。如第2圖所示,與上述第一實施例不同的地方在於,氧化物半導體電晶體101更包括一側壁子40設置於氧化物半導體通道層10上,而一溝槽T亦係形成於氧化物半導體通道層10上,且溝槽T係被側壁子40圍繞,而鐵電材料層24係設置於溝槽T中。在本實施例中,側壁子40可包括單層或多層結構,例如重疊之第一側壁子41以及第二側壁子42。第一側壁子41與第二側壁子42可分別包括氧化矽、氮化矽、氮氧化矽或其它適合之絕緣材料。此外,在一些實施例中,金屬閘極29亦可包括一功函數層29A以及一低電阻層29B。功函數層29A可包括氮化鈦(titanium nitride,TiN)、碳化鈦(titanium carbide,TiC)、氮化鉭(tantalum nitride,TaN)、碳化鉭(tantalum carbide,TaC)、碳化鎢(tungsten carbide,WC)、三鋁化鈦(titanium tri-aluminide,TiAl3)或氮化鋁鈦(aluminum titanium nitride,TiAlN),但不以此為限。低電阻層29B可包括例如鎢、鋁、銅、鋁化鈦、鈦或其他適合之低電阻材料。在本實施例中,閘極介電層22、內電極23以及金屬閘極29均設置於溝槽T中,閘極介電層22可於一剖面上包括一U型結構圍繞溝槽T中之鐵電材料層24,內電極23亦可於剖面上包括一U型結構圍繞溝槽T中之 鐵電材料層24,而鐵電材料層24本身亦可於剖面上包括一U型結構圍繞溝槽T中之金屬閘極29。此外,在設置於溝槽T中的金屬閘極29中,功函數層29A亦可於剖面上包括一U型結構圍繞低電阻層29B,但並不以此為限。此外,氧化物半導體電晶體101可更包括一介面層21例如一氧化物層形成於閘極介電層22與氧化物半導體通道層10之間,但並不以此為限。
請參閱第2圖至第5圖。第3圖至第5圖所繪示為本發明第二實施例之氧化物半導體電晶體101的製作方法示意圖。本實施例之氧化物半導體電晶體101的製作方法可包括下列步驟。首先,如第3圖所示,於氧化物半導體通道層10上形成介面層21以及一虛置閘極(dummy gate)50。虛置閘極50與介面層21可藉由對於形成在氧化物半導體通道層10上之材料層同時進行圖案化(例如利用一圖案化遮罩搭配蝕刻製程)而一併形成,但並不以此為限。然後,如第4圖所示,於氧化物半導體通道層10上形成側壁子40,且側壁子40係形成於虛置閘極50以及介面層21之側壁上。換句話說,虛置閘極50係於側壁子40之前形成。其中,第一側壁子41可藉由於氧化物半導體通道層10以及虛置閘極50上形成一共形(conformal)的材料層並搭配一回蝕刻製程而形成。此外,可藉由一平坦化製程例如化學機械研磨(CMP)製程或一回蝕刻製程使得虛置閘極50的上表面被暴露出來。於上述之平坦化製程進行之前可先於側壁子40上形成一層間介電層(未繪示)且填入多個側壁子40之間的空間,再進行上述之平坦化製程以使得虛置閘極50的上表面被暴露出來。接著,如第4圖至第5圖所示,將虛置閘極50移除,以形成被側壁子40圍繞之溝槽T。然後,再如第2圖所示,於溝槽T中依序形成閘極介電層22、內電極23、鐵電材料層24以及金屬閘極29。換句話說,本實施例之製作方法可被視為一後高介電常數層(high-k last)之取代金屬閘極(replacement metal gate,RMG)製程。
請參閱第6圖,第6圖所繪示為本發明第三實施例之氧化物半導體電晶體102的示意圖。如第6圖所示,與上述第二實施例不同的地方在於,本實施例之金屬閘極29係設置於溝槽T之外。也就是說,當鐵電材料層24需具有一定厚度時,可於溝槽T中填入鐵電材料層24之後先進行一平坦化製程移除過多的鐵電材料,再於鐵電材料層24上也就是溝槽T之外形成金屬閘極29。
請參閱第7圖與第8圖。第7圖所繪示為本發明第四實施例之氧化物半導體電晶體103的示意圖,而第8圖所繪示為本實施例之氧化物半導體電晶體103的製作方法示意圖。如第7圖與第8圖所示,與上述第二實施例不同的地方在於,本實施例之閘極介電層22係與虛置閘極50先形成於氧化物半導體通道層10上,然後再形成側壁子40以及溝槽T,故本實施例之閘極介電層22係均於垂直方向D1上設置於內電極23的下方而未具有U型結構,而本實施例之製作方法則可被視為一先高介電常數層(high-k first)之取代金屬閘極製程。此外,如第9圖所示,在本發明第五實施例之氧化物半導體電晶體104中,金屬閘極29亦可設置於溝槽T之外。也就是說,當鐵電材料層24需具有一定厚度時,可於溝槽T中填入鐵電材料層24之後先進行一平坦化製程移除過多的鐵電材料,再於鐵電材料層24上形成金屬閘極29。
請參閱第10圖與第11圖。第10圖所繪示為本發明第六實施例之氧化物半導體電晶體105的示意圖,而第11圖所繪示為本實施例之氧化物半導體電晶體105的製作方法示意圖。如第10圖與第11圖所示,與上述第四實施例不同的地方在於,本實施例之內電極23係與閘極介電層22以及虛置閘極50先形成於氧化物半導體通道層10上,然後再形成側壁子40以及溝槽T,故本實施例之內電極23 係均於垂直方向D1上設置於鐵電材料層24的下方而未具有U型結構。此外,如第12圖所示,在本發明第七實施例之氧化物半導體電晶體106中,金屬閘極29亦可設置於溝槽T之外。也就是說,當鐵電材料層24需具有一定厚度時,可於溝槽T中填入鐵電材料層24之後先進行一平坦化製程移除過多的鐵電材料,再於鐵電材料層24上形成金屬閘極29。在此狀況下,鐵電材料層24之上表面係與側壁子40之上表面大體上共平面,但並不以此為限。如第13圖所示,在另一實施例之氧化物半導體電晶體107中,金屬閘極29可於垂直方向D1上進一步覆蓋至少部分之側壁子40,例如可僅覆蓋第一側壁子41或一併覆蓋第一側壁子41與第二側壁子42(第13圖未繪示此狀況),藉此確保金屬閘極29、內電極23以及夾設於此兩者之間的鐵電材料層24形成之電容可符合所需要求。
綜上所述,在本發明之氧化物半導體電晶體以及其製作方法中,係於金屬閘極以及閘極介電層之間設置內電極與鐵電材料層,並利用鐵電材料層的材料特性形成負電容效應,藉此達到放大閘極電壓、提升開電流以及降低次臨界擺幅等效果。此外,本發明之氧化物半導體電晶體亦可藉由鐵電材料層之設置,在維持低漏電流表現的狀況下使閘極介電層的厚度減薄,藉此使得氧化物半導體電晶體可符合低功率操作之需求而改善其在應用上之限制問題。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10:氧化物半導體通道層
22:閘極介電層
23:內電極
24:鐵電材料層
29:金屬閘極
30:源極/汲極電極
100:氧化物半導體電晶體
D1:垂直方向
D2:水平方向

Claims (9)

  1. 一種氧化物半導體電晶體,包括:一氧化物半導體通道層;一金屬閘極,設置於該氧化物半導體通道層上;一閘極介電層,設置於該金屬閘極以及該氧化物半導體通道層之間;一內電極,設置於該閘極介電層以及該金屬閘極之間;一鐵電(ferroelectric)材料層,設置於該內電極以及該金屬閘極之間;以及一側壁子,設置於該氧化物半導體通道層上,其中一溝槽係形成於該氧化物半導體通道層上,該溝槽係被該側壁子圍繞,該鐵電材料層係設置於該溝槽中,且該金屬閘極係設置於該溝槽之外,其中該內電極係設置於該溝槽中,且該內電極包括一U型結構圍繞該溝槽中之該鐵電材料層。
  2. 如請求項1所述之氧化物半導體電晶體,其中該鐵電材料層之厚度係大於該閘極介電層之厚度。
  3. 如請求項1所述之氧化物半導體電晶體,其中該鐵電材料層包括一鈣鈦礦(perovskite)氧化物材料。
  4. 如請求項1所述之氧化物半導體電晶體,其中該氧化物半導體通道層包括氧化銦鎵鋅(indium gallium zinc oxide,IGZO)。
  5. 如請求項1所述之氧化物半導體電晶體,其中該閘極介電層係設置於該溝槽中,且該閘極介電層包括一U型結構圍繞該溝槽中之該鐵電材料層。
  6. 一種氧化物半導體電晶體的製作方法,包括:於一氧化物半導體通道層上形成一閘極介電層;於該閘極介電層上形成一內電極;於該內電極上形成一鐵電(ferroelectric)材料層;於該鐵電材料層上形成一金屬閘極,其中至少部分之該鐵電材料層係被夾設於該金屬閘極以及該內電極之間;以及於形成該鐵電材料層之前,於該氧化物半導體通道層上形成一側壁子,其中一溝槽係形成於該氧化物半導體通道層上,該溝槽係被該側壁子圍繞,且該金屬閘極係形成於該溝槽之外,其中該鐵電材料層與該內電極係於該溝槽形成之後形成,該鐵電材料層與該內電極係形成於該溝槽中,且該內電極包括一U型結構圍繞該溝槽中之該鐵電材料層。
  7. 如請求項6所述之氧化物半導體電晶體的製作方法,其中形成該溝槽之步驟包括:於該側壁子形成之前,於該氧化物半導體通道層上形成一虛置閘極(dummy gate),其中該側壁子係形成於該虛置閘極的側壁上;以及將該虛置閘極移除,以形成被該側壁子圍繞之該溝槽。
  8. 如請求項6所述之氧化物半導體電晶體的製作方法,其中該閘極介電層係於該溝槽形成之後形成,且該閘極介電層係形成於該溝槽中。
  9. 如請求項8所述之氧化物半導體電晶體的製作方法,其中該閘極介電層包括一U型結構圍繞該溝槽中之該內電極。
TW105120712A 2016-06-30 2016-06-30 氧化物半導體電晶體以及其製作方法 TWI731863B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105120712A TWI731863B (zh) 2016-06-30 2016-06-30 氧化物半導體電晶體以及其製作方法
US15/253,896 US9722093B1 (en) 2016-06-30 2016-09-01 Oxide semiconductor transistor and manufacturing method thereof
US15/628,592 US10056463B2 (en) 2016-06-30 2017-06-20 Transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105120712A TWI731863B (zh) 2016-06-30 2016-06-30 氧化物半導體電晶體以及其製作方法

Publications (2)

Publication Number Publication Date
TW201801317A TW201801317A (zh) 2018-01-01
TWI731863B true TWI731863B (zh) 2021-07-01

Family

ID=59381927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120712A TWI731863B (zh) 2016-06-30 2016-06-30 氧化物半導體電晶體以及其製作方法

Country Status (2)

Country Link
US (1) US9722093B1 (zh)
TW (1) TWI731863B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690080B (zh) * 2016-06-08 2020-04-01 聯華電子股份有限公司 半導體元件
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10686072B2 (en) * 2016-12-14 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing methods thereof
CN108257874B (zh) * 2016-12-29 2021-07-13 联华电子股份有限公司 半导体元件及其制作方法
US11640995B2 (en) * 2017-06-20 2023-05-02 Intel Corporation Ferroelectric field effect transistors (FeFETs) having band-engineered interface layer
US11107919B2 (en) * 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals
US10446659B2 (en) * 2017-10-13 2019-10-15 Globalfoundries Inc. Negative capacitance integration through a gate contact
US10276697B1 (en) 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
DE102018105953B4 (de) 2017-10-30 2023-09-21 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-bauelement und verfahren zu dessen herstellung
US10962497B2 (en) 2017-12-19 2021-03-30 International Business Machines Corporation Sensors based on negative capacitance field effect transistors
CN110323277B (zh) * 2018-03-28 2021-01-29 华为技术有限公司 场效应晶体管及其制备方法
KR102494684B1 (ko) * 2018-05-10 2023-02-02 에스케이하이닉스 주식회사 강유전성 반도체 소자 및 이의 제조 방법
US11552180B2 (en) 2018-06-29 2023-01-10 Intel Corporation Antiferroelectric perovskite gate oxide for transistor applications
KR102486469B1 (ko) 2018-07-06 2023-01-09 삼성전자주식회사 반도체 장치
US10937887B2 (en) 2018-07-06 2021-03-02 Samsung Electronics Co., Ltd. Semiconductor device
KR102669149B1 (ko) 2019-01-10 2024-05-24 삼성전자주식회사 반도체 장치
US11217392B2 (en) * 2019-01-17 2022-01-04 Samsung Electronics Co., Ltd. Composite piezoelectric capacitor
CN110010691B (zh) * 2019-04-11 2022-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN110993721B (zh) * 2019-11-07 2022-03-18 复旦大学 一种光敏薄膜晶体管及其制备方法
CN112086561A (zh) * 2020-09-07 2020-12-15 深圳市华星光电半导体显示技术有限公司 一种光感应器件及其制作方法、显示面板
US11955548B2 (en) * 2021-01-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional (2D) material for oxide semiconductor (OS) ferroelectric field-effect transistor (FeFET) device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038242A1 (en) * 2004-08-20 2006-02-23 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US20090224287A1 (en) * 2008-03-10 2009-09-10 Dong-Suk Shin Semiconductor device having a locally buried insulation layer
US20140034954A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150357429A1 (en) * 2014-06-10 2015-12-10 International Business Machines Corporation Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318315B2 (en) 2013-07-15 2016-04-19 Globalfoundries Inc. Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038242A1 (en) * 2004-08-20 2006-02-23 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US20090224287A1 (en) * 2008-03-10 2009-09-10 Dong-Suk Shin Semiconductor device having a locally buried insulation layer
US20140034954A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150357429A1 (en) * 2014-06-10 2015-12-10 International Business Machines Corporation Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure

Also Published As

Publication number Publication date
US9722093B1 (en) 2017-08-01
TW201801317A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
TWI731863B (zh) 氧化物半導體電晶體以及其製作方法
US10056463B2 (en) Transistor and manufacturing method thereof
US11784235B2 (en) Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
TWI726128B (zh) 半導體元件及其製作方法
TWI635535B (zh) 具有不同臨界電壓的金屬閘極的半導體製程及半導體結構
TWI624863B (zh) 半導體元件及其製作方法
KR20210138993A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
US10686072B2 (en) Semiconductor device and manufacturing methods thereof
KR20190032145A (ko) 반도체 디바이스
US20220140104A1 (en) Semiconductor device and semiconductor apparatus including the same
US9530851B1 (en) Semiconductor device and manufacturing methods thereof
TWI675489B (zh) 製造電容匹配fet之方法及相關裝置
US10062734B2 (en) Method for fabricating a semiconductor device
US11069808B2 (en) Negative capacitance field effect transistor and method for manufacturing the same
KR20220060446A (ko) 반도체 소자 및 이를 포함하는 반도체 장치
TWI521705B (zh) 鰭狀場效電晶體及其製程
TWI746455B (zh) 電容元件及其製作方法
TWI552209B (zh) 形成半導體元件的方法
TWI509667B (zh) 金屬閘極之結構及其製作方法
US11527652B2 (en) Semiconductor process
TWI527227B (zh) 半導體結構及其製程
CN110034190B (zh) 负电容场效应晶体管及其制备方法
TWI529803B (zh) 半導體製程
TWI517303B (zh) 一種半導體元件及其製作方法
TWI527125B (zh) 具有金屬閘極之半導體元件之製作方法