CN107077639A

CN107077639A - 半导体装置及电子设备

Info

Publication number: CN107077639A
Application number: CN201680003094.5A
Authority: CN
Inventors: 黑川义元
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2015-10-23
Filing date: 2016-10-18
Publication date: 2017-08-18
Also published as: KR20190112830A; JP6904682B2; US20210174183A1; KR20230004899A; KR102084378B1; KR20180058655A; JP2021177394A; CN107273973A; CN107273973B; KR102609997B1; JP6192866B2; US10922605B2; DE112016000146T5; JP2017130221A; WO2017068491A1; KR20170084020A; KR102477518B1; US11893474B2; KR20230169441A; JP2023075088A

Abstract

神经元电路能够切换两个功能：作为输入神经元电路的功能及作为隐藏神经元电路的功能。误差电路能够切换两个功能：作为隐藏误差电路的功能及作为输出神经元电路的功能。开关电路构成为能够改变神经元电路、突触电路及误差电路之间的连接。突触电路包括储存对应于输入神经元电路与隐藏神经元电路之间或者隐藏神经元电路与输出神经元电路之间的连接强度的数据的模拟存储器、改变模拟存储器内的数据的写入电路以及根据模拟存储器的数据对输入信号进行加权且输出该被加权的输出信号的加权电路。模拟存储器包括关态电流极低的包含氧化物半导体的晶体管。

Description

半导体装置及电子设备

技术领域

本发明的一个方式涉及一种包括半导体装置的电子设备或半导体装置。

注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组成物(composition of matter)。具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法以及它们的制造方法。

在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的元件、电路或装置等。半导体装置的例子是晶体管或二极管等半导体元件。半导体装置的其他例子是包含半导体元件的电路。半导体装置的其他例子是具备包含半导体元件的电路的装置。

背景技术

模仿神经电路网络且利用计算机等处理的模型，即神经网络被期待实现具有比诺伊曼式计算机更高性能的计算机的制造。如非专利文献1所示，该领域的研究开发活跃。

在神经网络中，模仿神经元的单元通过模仿突触的单元彼此连接。神经网络通过学习可以改变连接强度，而能够对各种输入模式高速执行模式识别及联想记忆等。

在模式识别中，以下方法是有效的：利用模仿具有多层感知器体系结构的神经网络的单元作为监督数据学习对象的移动体的模式，然后作为输入数据供应图像数据来判断监督数据与输入数据之间的一致性，由此抽出该移动体是否包括在图像中的方法。该具有多层感知器体系结构的神经网络由神经元电路(模仿神经元的单元)及突触电路(模仿突触的单元)构成。

突触电路需要具有储存神经元电路之间的连接强度的功能、对该连接强度与神经元电路的输出进行乘法的功能以及对各乘法结果进行加法的功能。因此，突触电路需要储存该连接强度的存储器、实现乘法功能的乘法电路以及实现加法功能的加法电路。

随着电视机(TV)的大屏幕化，发生收视高清晰图像的需求。因此，超高清TV(UHDTV)广播走向实用化。推进UHDTV广播的日本在2015年开始了利用通讯卫星(CS)及光纤线路的4K广播服务。今后计划开始通过广播卫星(BS)的UHDTV(4K及8K)的试播。所以，现在正在开发对应8K广播的各种电子设备(参照非专利文献2)。8K的实用广播将并用4K广播及2K广播(全高清广播)。

此外，摄像元件广泛地设置在数码相机或移动电话等各种电子设备。如上所述，UHDTV广播走向实用化，因此近年来摄像元件的像素数也增加。随着摄像元件的像素数的增加，通过摄像获得的数据量也不可避免地增加。因此，数据的读出及传送被要求高速化。作为应对摄像元件的像素数的增加带来的图像数据量的增加的技术，已知图像数据的压缩。专利文献1公开了在拍摄视频或连拍时通过计算上一个图像数据与现在的图像数据之间的差分数据来进行数据压缩的摄像元件模块。

[参考文献]

[专利文献]

[专利文献1]日本专利申请公开第2009-296353号公报

[非专利文献]

[非专利文献1]Yutaka Arima et al，“A Self-Learning Neural Network Chipwith 125 Neurons and 10K Self-Organization Synapses”，IEEE Journal of Solid-State Circuits，Vol.26，No.4，April 1991，pp.607-611

[非专利文献2]S.Kawashima，et al.，“13.3-In.8K×4K 664-ppi OLED DisplayUsing CAAC-OS FETs”，SID 2014DIGEST，pp.627―630

发明内容

然而，在上述存储器、乘法电路及加法电路由数字电路构成的情况下，需要储存多个位的存储器及能够处理多个位的乘法电路和加法电路。因此，电路结构变得大规模且依赖于微细图案化。

另外，在上述存储器、乘法电路及加法电路由模拟电路构成的情况下，可以减少电路元件数。但是，非常难以构成适合上述存储器的模拟存储器，换言之，能够保持模拟值的模拟存储器。在使用动态随机存取存储(DRAM：Dynamic Random Access Memory)式模拟存储单元的情况下，数据保持时间极短。作为解决该问题的对策，提出了在模拟存储器中安装用于数据保持的大容量电容器或者通过周期性的刷新工作来复原模拟数据等的结构。然而，这些结构导致芯片面积的增大及功耗增大。

另外，能够根据被输入的数据自由地改变多层结构(例如，神经元层的层数和一个层内的神经元的个数等)的结构是优选的。

鉴于上述问题，本发明的一个方式的目的是提供一种具有与现有的半导体装置等不同结构的新颖的半导体装置等。

或者，本发明的一个方式的目的是提供一种芯片面积得到缩小的新颖结构的半导体装置等。本发明的一个方式的其他目的是提供一种功耗得到降低的新颖结构的半导体装置等。本发明的一个方式的其他目的是提供一种能够自由地改变由神经元电路或突触电路等电路构成的多层结构的新颖结构的半导体装置等。

注意，本发明的一个方式的课题不局限于上述课题。上述课题并不妨碍其他课题的存在。其他课题是上面没有提到而将在下面进行说明的课题。所属技术领域的普通技术人员可以从说明书或附图等的记载中自然得知并导出其他课题。此外，本发明的一个方式解决上述课题及其他课题中的至少一个。

本发明的一个方式是包括第一电路、第二电路及第三电路的半导体装置。第一电路包括将第一信号放大且将该第一信号输出到第二电路的第一功能以及将第一信号从电流转换为电压且将该从电流转换为电压的第一信号输出到第三电路的第二功能。第二电路包括改变对应于连接强度的数据的第一乘法电路、储存数据的模拟存储器以及输出通过第一信号的加权获得的第二信号的第二乘法电路。第三电路包括将第二信号从电流转换为电压且将该从电流转换为电压的第二信号输出到外部的第一功能以及从从电流转换为电压的第一信号与从外部输入的第三信号之差分生成第四信号的第二功能。模拟存储器包括在沟道形成区中包含氧化物半导体的晶体管。

在本发明的一个方式中，半导体装置的第一乘法电路优选包括根据从电流转换为电压的第一信号及第四信号改变数据的功能。

本发明的一个方式为利用上述半导体装置且包括用来对视频数据进行编码的编码器的电子设备。视频数据包括第一视频数据及第二视频数据。当将第一视频数据及第二视频数据输入到该半导体装置时，该半导体装置对第一视频数据及第二视频数据进行比较，并且，当第一视频数据与第二视频数据一致时，该半导体装置获得从第一视频数据到第二视频数据的运动向量。

注意，本发明的其他方式将在以下实施方式中参照附图进行说明。

本发明的一个方式可以提供新颖的半导体装置、新颖的显示装置或新颖的电子设备等。

本发明的一个方式可以提供一种芯片面积得到缩小的新颖结构的半导体装置等。本发明的其他的一个方式可以提供一种功耗得到降低的新颖结构的半导体装置等。本发明的其他的一个方式可以提供一种能够自由地改变由神经元电路或突触电路等电路构成的多层结构的新颖结构的半导体装置等。

注意，本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是上面没有提到而将在下面进行说明的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中自然得知并导出其他效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个。因此，本发明的一个方式有时不具有上述效果。

附图说明

在附图中：

图1示出方框图的例子；

图2A、图2B、图2C及图2D示出电路图的例子；

图3示出方框图的例子；

图4示出方框图的例子；

图5示出电路图的例子；

图6示出电路图的例子；

图7示出电路图的例子；

图8示出电路图的例子；

图9示出电路图的例子；

图10示出流程图的例子；

图11示出流程图的例子；

图12A至图12F示出工作实例；

图13示出流程图的例子；

图14示出方框图的例子；

图15示出示意图的例子；

图16示出视频分发系统的例子；

图17A至图17D示出接收器的例子；

图18示出方框图的例子；

图19A示出俯视图的例子，图19B和图19C示出截面图的例子；

图20A示出截面图的例子，图20B示出能带图的例子；

图21A和图21B为示出氧扩散路径的截面图；

图22A示出俯视图的例子，图22B和图22C示出截面图的例子；

图23A示出俯视图的例子，图23B和图23C示出截面图的例子；

图24A示出俯视图的例子，图24B和图24C示出截面图的例子；

图25A示出俯视图的例子，图25B和图25C示出截面图的例子；

图26A示出俯视图的例子，图26B、图26C及图26D示出截面图的例子；

图27A示出俯视图的例子，图27B示出截面图的例子；

图28A至图28E示出CAAC-OS及单晶氧化物半导体的利用XRD的结构分析及CAAC-OS的选区电子衍射图案；

图29A至图29E示出CAAC-OS的截面TEM图像和平面TEM图像及其分析图像；

图30A至图30D示出nc-OS的电子衍射图案及截面TEM图像；

图31A和图31B示出a-like OS的截面TEM图像；

图32示出In-Ga-Zn氧化物的电子照射所导致的结晶部的变化；

图33示出方框图的例子。

具体实施方式

下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同方式来实施。所属技术领域的普通技术人员可以很容易地理解到，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变更为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。

在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该用词不限定构成要素的数量或顺序。在本说明书等中，一个实施方式中的“第一”构成要素有可能在其他实施方式或权利要求书中被称为“第二”构成要素。此外，在本说明书等中，一个实施方式中的“第一”构成要素有可能在其他实施方式或权利要求书中被省略。

在附图中，有时同一要素、具有相同功能的要素、使用相同材料形成的要素或者同时形成的要素等由同一附图标记表示，并且有时省略重复说明。

实施方式1

参照图1、图2A至2D、图3、图4、图5、图6、图7、图8及图9对本发明的实施方式进行说明。

〈模块结构〉

图1示出构成半导体装置的模块100的电路区块。模块100由n个(n为自然数)神经元电路NU、m×n个(m为自然数)突触电路SU及m个误差电路EU构成。

以下，对构成图1所示的模块100的各电路区块进行说明。

图2A示出神经元电路NU的结构。神经元电路NU能够被用作输入神经元电路或隐藏神经元电路。神经元电路NU包括放大器101、选择电路102、差分放大器103、开关104及电阻器105。

当将神经元电路NU用作输入神经元电路时，利用选择电路102的切换信号(在图2A至图2D中，为IN？)将输出信号切换为“1”一侧。被用作输入神经元电路的神经元电路NU为从半导体装置的外部接收输入信号i且经过选择电路102及放大器101对相同模块内的突触电路SU生成输出信号x的电路。

选择电路102优选输入且输出模拟信号。例如，选择电路102可以由传输晶体管和模拟开关构成。

可以将图2B所示的单位增益缓冲器106用作图2A所示的放大器101。如图2C所示，放大器101可以具有使用放大电路107改变输出信号x的基准信号电平的功能。另外，如图2D所示，放大器101也可以具有使用生成差分信号的缓冲器108作为输出信号来生成差分信号对(x及xb)的功能。在输入信号i具有足够的驱动能力的情况下，不需要必须安装放大器101。

另一方面，当将神经元电路NU用作隐藏神经元电路时，利用选择电路102的切换信号(在图2A至图2D中，为IN？)将输出信号切换为“0”一侧。被用作隐藏神经元电路的神经元电路NU接收从前级的模块内的突触电路SU输出的输入信号i且从该输入信号i生成经过差分放大器103、选择电路102及放大器101输出到不同的模块内的突触电路SU的输出信号x。

当输入信号i为突触电路SU的输出信号时，输入信号i相当于各突触电路SU的电流之和(记为Σw[i，j]x[j])。利用电阻器105将该电流之和转换为电压且利用差分放大器103生成该电压与阈值电压θ_N之差分电压。

控制开关104的开闭状态的信号(在图2A至图2D中，为Ri？)可以被设为在神经元电路NU被用作隐藏神经元电路时信号Ri？使开关104开启，而在其他的期间使开关104关闭。

差分放大器103构成为在输入信号X为变数时，输出信号等于算式(1)的f_H(X)或近似于算式(1)的f_H(X)。

[算式(1)]

在算式(1)中，α_H为任意的常数，相当于X＝θ_N时的输出信号的变化率。当各突触电路的电流之和，即Σw[i，j]x[j]超过阈值电压θ_N时，输出信号f_H(X)＝1，即，输出信号达到H电平(记为“H”或“高电平”)。这表示为神经元电路NU的“放电”。换言之，阈值电压θ_N相当于神经元电路NU放电时的阈值。

另外，当在模块中不需要所有的n个神经元电路NU时，可以使不需要的神经元电路NU的输入信号i的电位设定为“0”。在此情况下，该神经元电路NU的输出信号x的电位成为“0”，后级的突触电路SU在实效上不起作用。

图3示出突触电路SU的结构。突触电路SU由模拟存储器AM及乘法电路MUL1至MUL3构成。

模拟存储器AM具有储存相当于相同模块内的神经元电路NU与后级的模块内的神经元电路NU之间的连接强度(权重系数)w的数据的功能。模拟存储器AM还具有输出相当于上述被储存的数据的电压的功能。

乘法电路MUL1用模拟存储器AM的权重系数w乘以来自相同模块内的神经元电路NU的输出信号x，由此生成输出信号wx。作为输出信号wx供应对应于乘法结果的电流。换言之，乘法电路MUL1对后级的模块内的神经元电路NU及相同模块内的误差电路EU输出输出信号wx，该输出信号wx是通过根据模拟存储器AM中的数据对来自相同模块内的神经元电路NU的输出信号x进行加权来获得的信号。

乘法电路MUL2用来自相同模块内的误差电路EU的输出信号d乘以来自相同模块内的神经元电路NU的输出信号x，来生成输出信号dw。作为输出信号dw，供应对应于乘法结果的电流。供应输出信号dw作为对应于储存于模拟存储器AM中的权重系数w的变化量的电流。换言之，乘法电路MUL2根据从相同模块内的误差电路EU输出的误差信号d对模拟存储器AM内的数据进行更新。

乘法电路MUL3用模拟存储器AM的权重系数w乘以来自相同模块内的误差电路EU的输出信号d，由此生成输出信号wd。作为输出信号wd，供应对应于乘法结果的电流。换言之，乘法电路MUL3根据模拟存储器AM内的数据对前级的模块内的误差电路EU输出通过对来自相同模块内的误差电路EU的误差信号d进行加权来获得的误差信号wd。

图4示出误差电路EU的结构。误差电路EU可以被用作输出神经元电路或者隐藏误差电路。误差电路EU包括差分放大器111、开关112、电阻器113、微分电路DV、乘法电路MUL4、选择电路114、差分放大器115、开关116及电阻器117。

当将误差电路EU用作输出神经元电路时，利用选择电路114的切换信号(在图4中，为ON？)将输出信号切换为“1”一侧。被用作输出神经元电路的误差电路EU利用差分放大器111从信号Σwx生成输出到半导体装置的外部的信号o，该信号Σwx相当于来自从相同级内的突触电路SU输出的输出信号wx的电流之和。当将误差电路EU用作输出神经元电路时，利用差分放大器115生成从半导体装置的外部供应的监督信号e与信号o的差分信号(e-o)。另外，当将误差电路EU用作输出神经元电路时，微分电路DV生成信号o的微分系数f’。另外，乘法电路MUL4通过用微分系数f’乘以差分信号(e-o)来生成误差信号d。误差信号d被输出到相同模块内的突触电路SU。当作为监督信号e供应电压时，设定控制开关116的开闭状态的信号(在图4中，为Re？)以使开关116关闭。

另外，差分放大器111利用电阻器113将相当于从相同级内的突触电路SU输出的电流之和的输出信号Σwx转换为电压，然后生成从差分放大器111输出的电压与阈值电压θ_O之差分电压。

差分放大器111构成为在输入信号X为变数时，信号o等于算式(2)的f_O(X)或近似于算式(2)的f_O(X)。

[算式(2)]

在算式(2)中，α_O为任意的常数，相当于X＝θ_O有效时的变化率。当输出信号Σwx的电位超过阈值电压θ_O时，等式f_O(X)＝1有效，即，输出信号的电位变为H电平。这表示为输出神经元电路EU的“放电”。换言之，阈值电压θ_O相当于神经元电路EU放电时的阈值。

另一方面，当将误差电路EU用作隐藏误差电路时，利用选择电路114的切换信号(在图4中，为ON？)将输出信号切换为“0”一侧。被用作隐藏误差电路的误差电路EU以与误差电路EU被用作输出神经元电路时同样的方法生成信号o。具体而言，误差电路EU利用差分放大器111生成从信号Σwx生成信号o，该信号Σwx相当于来自从相同级内的突触电路SU输出的输出信号wx的电流之和。另外，当将误差电路EU用作隐藏误差电路时，作为监督信号e供应来自从后级的模块内的突触电路SU输出的误差信号wd的电流之和。然后，误差电路EU利用差分放大器115生成差分信号。

此时，监督信号e为相当于电流w[i，j]d[i]之和的信号Σw[i，j]d[i]。利用电阻器117将该信号转换为电压，作为转换为电压的监督信号e与参照电压θ_E之差分电压生成差分信号。另外，微分电路DV生成信号o的微分系数f’。另外，乘法电路MUL4通过用微分系数f’乘以差分信号来生成误差信号d。误差信号d被输出到相同模块内的突触电路SU。

当一个级由多个模块构成时，来自前级内的突触电路SU的信号Σwx被用作多个模块内的被用作多个隐藏神经元电路的神经元电路NU的输入信号及前级的多个模块内的被用作多个误差电路的误差电路EU的输入信号。在此情况下，该多个隐藏神经元电路中的任一个利用电阻器105将输入信号i转换为电压或者该多个误差电路的任一个利用电阻器113将输入信号Σwx转换为电压即可。控制开关112的开闭状态的信号(在图4中，为RΣwx？)被设为在将误差电路EU用作隐藏误差电路时信号RΣwx？使开关112开启，而在其他的期间使开关112关闭即可。

当一个级由多个模块构成时，来自后级的模块内的突触电路SU的误差信号wd被用作多个模块内的被用作多个隐藏误差电路的误差电路EU的监督信号e。在此情况下，在该多个误差电路EU的任一个中利用电阻器117将该监督信号e转换为电压即可。换言之，控制开关116的开闭状态的信号(在图4中，为Re？)可以被设为在将误差电路EU用作隐藏误差电路时信号Re？使开关116开启，而在其他的期间使开关116关闭。

〈构成模块的电路的结构〉

图5示出可用于突触电路SU及误差电路EU内的乘法电路MUL1至MUL4的乘法电路MUL的结构。乘法电路MUL由第一晶体管Tr01至第十四晶体管Tr14、电容器C0及电容器C1构成。该乘法电路采用基于Chible乘法电路的结构，获得与输入信号A与B之积成比例的电流作为输出信号Y。此外，当假设电容器C0及电容器C1的容量充分大于第八晶体管Tr08及第十一晶体管Tr11的栅极容量时，输入信号B的电位变化被乘以C1/(C0+C1)且输入到第八晶体管Tr08及第十一晶体管Tr11的栅极。因此，可以扩大输入信号B的输入范围，可以在较宽的输入范围内确保乘法电路MUL的线性。同样地，通过对输入信号A设置电容器，也可以在较宽的输入范围内确保乘法电路MUL的线性。

图6示出误差电路EU内的微分电路DV的结构。微分电路DV由运算放大器121、122及乘法电路MUL构成。在此，运算放大器121构成为在非反相输入信号A与反相输入信号V_ref的差分由X＝A-V_ref表示时输出信号Y₁等于或近似于如下等式：Y₁＝f(X)＝1/(1+e^-αX)。另外，运算放大器122构成为在非反相输入信号V_ref与反相输入信号A的差分由X₂＝V_ref-A＝-X表示时输出信号Y₂等于或近似于如下等式：Y₂＝f(X₂)＝1/(1+e^-αX2)。在此，Y₂＝f(-X)＝1/(1+e^+αX)＝e^-αX/(e^-αX+1)＝1-1/(1+e^-αX)＝1-f(X)。因此，乘法电路MUL的输出可以表示为Y＝Y₁×Y₂＝f(X)[1-f(X)]＝f’(X)(＝df(X)/dX)。这意味着微分电路DV具有求出f(X)的微分的功能。

图7示出突触电路SU内的模拟存储器AM的结构。模拟存储器AM由晶体管Tr15及电容器C构成。通过采用关态电流(off-state current)极低的使用氧化物半导体的晶体管作为晶体管Tr15，可以实现理想的模拟存储器的制造。因此，不需要安装用于数据保持的大容量电容器或者通过周期性的刷新工作来复原模拟数据。因此，可以实现芯片面积的缩小及低功耗化。由于模拟存储器AM在更新数据期间被供应相当于变化量的电流，因此通过调节信号线的电位WL被设为“H”的期间，可以改变数据变化量。

〈三层神经网络〉

作为半导体装置对使用两个图1所示的模块100的三层神经网络，即，包括输入级、隐藏级及输出级的神经网络进行说明，进而，对该神经网络内的学习进行说明。图33示出包括第一模块100_1及第二模块100_2的三层神经网络。在第一模块100_1中，神经元电路NU被用作输入神经元电路，误差电路EU被用作隐藏误差电路。在第二模块100_2中，神经元电路NU被用作隐藏神经元电路，误差电路EU被用作输出神经元电路。第一模块100_1的突触电路SU的输出信号被用作第二模块100_2的神经元电路NU的输入信号，来自第二模块100_2的突触电路SU的误差信号被用作第一模块100_1的误差电路EU的输入信号。

在该三层神经网络中，根据输入信号I[1]至I[n]学习相当于将相当于第一模块100_1的突触电路SU的权重系数w1[j，i](j及i为自然数)及第二模块100_2的突触电路SU的权重系数w2[k，j](k为自然数)的数据储存于各模拟存储器AM中以能够获得所希望的信号O[1]至O[n]。具体而言，学习相当于：对权重系数w1[j，i]及w2[k，j]供应任意的值作为初始值；对输入神经元电路的输入信号I[1]至I[n]供应用于学习的输入数据；对输出神经元电路的输入信号E[1]至E[n]供应监督信号作为期望值；将权重系数w1[j，i]及w2[k，j]收敛以使输出神经元电路的信号O[1]至O[n]与输入信号E[1]至E[n]的平方误差之和最小。

输出神经元电路的信号O[1]至O[n]与输入信号E[1]至E[n]的平方误差之和可以由算式(3)表示。

[算式(3)]

当假设e2[k]＝E[k]-O[k]时，算式(3)可以由算式(4)表示。

[算式(4)]

求出平方误差之和的最小值相当于求出权重系数w1[j，i]及w2[k，j]的极小值，即，满足算式(5)及算式(6)的w1[j，i]及w2[k，j]。

[算式(5)]

[算式(6)]

换言之，求出平方误差之和的最小值相当于根据算式(5)及算式(6)的左边的值对权重系数w1[j，i]及w2[k，j]进行更新。

权重系数w2[k，j]满足算式(7)的关系。

[算式(7)]

注意，在算式(7)中，Y＝α₀(Σw2[k，j]x2[j]-θ₀)。因此，改变权重系数w2[k，j]的值，变化量相当于η_w2×e2[k]×f’(Y)×x2[j]即可。注意，η_w2为常数。

另外，权重系数w1[j，i]满足算式(8)的关系。

[算式(8)]

注意，在算式(8)中，X＝α_H(Σw1[j，i]x1[i]-θ_H)，Y＝α₀(Σw2[k，j]x2[j]-θ₀)。改变权重系数w1[j，i]的值，变化量相当于η_w1×(Σe2[k]×f’(Y)×w2[k，j])×f’(X)×x1[i]即可。

在第二模块100_2的误差电路EU(输出神经元电路)中，差分放大器115获得监督信号e[k]与信号o[k]的差分信号e2[k]，微分电路DV获得信号Y的微分信号f’(Y)，乘法电路MUL4获得用差分信号e2[k]乘以f’(Y)的结果d2[k]＝e2[k]×f’(Y)。在此，Y＝α₀(Σw2[k，j]x2[j]-θ₀)。信号d2[k]为输出到第二模块100_2的突触电路SU[k，j]的信号。

根据来自第二模块100_2的误差电路EU[k]的输入信号d2[k]，第二模块100_2的突触电路SU[k，j]改变模拟存储器AM的数据(权重系数w2[k，j])，变化量相当于dw2＝d2[k]×x2[j]＝e2[k]×f’(Y)×x2[j]。可以将变化之后的结果表示为η_w2×dw2＝η_w2×e2[k]×f’(Y)×x2[j]。从第二模块100_2的突触电路SU[k，j]输出且输入到第一模块100_1的误差电路EU[j]的输出信号w2[k，j]d2[k]表示为w2[k，j]d2[k]＝e2[k]×f’(Y)×w2[k，j]。注意，有时输出信号w2[k，j]d2[k]对应于输出信号w2d2。

第一模块100_1的误差电路EU[j](隐藏误差电路)以以下信号为输入信号：信号Σw1[j，i]x1[i]，该信号为第一模块100_1的突触电路SU[j，i]的输出信号w1[j，i]x1[i](电流)之和；以及信号Σw2[k，j]d2[k]＝Σe2[k]×f’(Y)×w2[k，j]＝e1[j]，该信号相当于被表示为w2[k，j]d2[k]＝e2[k]×f’(Y)×w2[k，j]且作为第二模块100_2的突触电路SU[k，j]的输出信号的电流之和。然后，第一模块100_1的误差电路EU[j]通过差分放大器从Σw1[j，i]x1[i]获得信号X、通过差分放大器103从e1[j]获得差分信号EX、通过微分电路DV从信号X获得输出信号f’(X)、并且通过乘法电路MUL获得f’(X)与信号EX的乘法结果d1[j]＝e1[j]×f’(X)＝Σe2[k]×f’(Y)×w2[k，j]×f’(X)。在此，X＝α_H(Σw1[j，i]x1[i]-θ_H)。信号d1[j]为输出到第一模块100_1的突触电路SU[j，i]的信号。

根据来自第一模块100_1的误差电路EU[j]的输入信号d1[k]，第一模块100_1的突触电路SU[j，i]改变模拟存储器AM的数据(权重系数w1[j，i])，变化量相当于dw1＝d1[j]×x1[i]＝Σe2[k]×f’(Y)×w2[k，j]×f’(X)×x1[i]。此外，也可以将变化量表示为η_w1×dw1＝η_w1×Σe2[k]×f’(Y)×w2[k，j]×f’(X)×x1[i]。注意，第一模块100_1的突触电路SU[j，i]的输出信号w1[j，i]d1[j](＝wd1)不被输出到其他的模块。

如上所述，在半导体装置中，可容易对权重系数w1[j，i]及w2[k，j]进行更新。在半导体装置中，可以将对应于能够使半导体装置从输入信号获得所希望的输出信号的权重系数w1[j，i]及w2[k，j]的数据储存于各模拟存储器AM。换言之，半导体装置可以学习。

〈四层神经网络〉

图8示出由上述模块100组成的四层神经网络的半导体装置的例子。在此，模块U[1，1]、U[1，2]及U[1，3]的神经元电路NU为输入神经元电路，模块U[2，1]、U[2，2]、U[3，1]、U[3，2]、U[4，1]及U[4，2]的神经元电路NU为第一隐藏神经元电路，模块U[2，3]及U[3，3]的神经元电路NU及误差电路EU分别为第二隐藏神经元电路及输出神经元电路。模块U[1，1]的突触电路SU的输出信号wx为模块U[2，1]及U[2，2]的神经元电路NU的输入信号i，模块U[1，2]的突触电路SU的输出信号wx为模块U[3，1]及U[3，2]的神经元电路NU的输入信号i，模块U[1，3]的突触电路SU的输出信号wx为模块U[4，1]及U[4，2]的神经元电路NU的输入信号i，模块U[2，3]的突触电路SU的误差信号WD为模块U[2，1]、U[3，1]及U[4，1]的误差电路EU的输入信号E，模块U[3，3]的突触电路SU的误差信号WD为模块U[2，2]、U[3，2]及U[4，2]的误差电路EU的输入信号E。

由各多个信号线构成的布线群H[1，1]至H[4，6]及V[1，1]至V[3，6]配置在模块之间。可编程开关被配置在各交点。图9示出可编程开关PS的电路结构。在图8中，在配置有可编程开关的交点处布线群彼此电连接的情况下，该交点附有黑色圆点。

图9所示的可编程开关PS由晶体管Tr16及晶体管Tr17构成。当包含氧化物半导体的晶体管Tr16开启时(当信号线WW的电位为“H”时)，将数据从信号线BL储存作为晶体管Tr17的栅极电位且根据该数据控制晶体管Tr17的开闭。换言之，可编程开关PS可以编程为控制布线V与H之间的电连接。

在图8中，半导体装置的输入信号通过布线群H[1，3]被输入到模块U[1，1]、U[1，2]及U[1，3]的输入神经元电路。模块U[3，3]的输出神经元电路的输出通过布线群H[3，6]作为半导体装置的输出信号被输出。半导体装置的监督信号通过布线群H[4，4]及V[3，3]被输入到模块U[2，3]及U[3，3]的输出神经元电路。

模块U[1，1]的突触电路SU的输出信号通过布线群V[1，4]及H[2，3]被输入到模块U[2，1]及U[2，2]的神经元电路NU。

模块U[1，2]的突触电路SU的输出信号通过布线群V[2，4]及H[3，3]被输入到模块U[3，1]及U[3，2]的神经元电路NU。

模块U[1，3]的突触电路SU的输出信号通过布线群V[3，4]及H[4，3]被输入到模块U[4，1]及U[4，2]的神经元电路NU。

模块U[2，1]、U[3，1]及U[4，1]的突触电路SU的输出信号通过布线群V[1，5]及H[2，2]被输入到模块U[2，3]的神经元电路NU。

模块U[2，2]、U[3，2]及U[4，2]的突触电路SU的输出信号通过布线群V[2，5]及H[3，2]被输入到模块U[2，3]的神经元电路NU。

布线群V[3，5]共同使用模块U[2，3]及U[3，3]的突触电路SU的输出信号。

模块U[2，3]的突触电路SU的误差信号通过布线群H[2，4]及V[1，3]被输入到模块U[2，1]、U[3，1]及U[4，1]的误差电路EU。

模块U[3，3]的突触电路SU的误差信号通过布线群H[3，4]及V[2，3]被输入到模块U[2，2]、U[3，2]及U[4，2]的误差电路EU。

模块U[2，1]及U[2，2]的突触电路SU的误差信号通过布线群H[2，5]及V[1，2]被输入到模块U[1，1]的误差电路EU。

模块U[3，1]及U[3，2]的突触电路SU的误差信号通过布线群H[3，5]及V[2，2]被输入到模块U[1，2]的误差电路EU。

模块U[4，1]及U[4，2]的突触电路SU的误差信号通过布线群H[4，5]及V[3，2]被输入到模块U[1，3]的误差电路EU。

上述半导体装置供应学习数据作为输入神经元电路的输入信号，对输出神经元电路作为输入信号供应对应于该学习数据的监督信号，并且根据误差信号对模拟存储器的数据进行更新，由此学习。通过学习，半导体装置在作为输入神经元电路的输入信号供应对象数据时能够判断对象数据与学习数据是否一致或相似。在此，通过在图像数据中使用对象物体(移动体)的数据作为学习数据，半导体装置能够在图像数据中检测出该物体。换言之，可以高效地从图像数据抽出移动体的模式，可以高效地进行运动补偿预测。

通过上述结构，可以提供包括多层神经网络体系结构的半导体装置。该半导体装置由模拟电路构成，能够缩小电路尺寸且不进行刷新工作也可以保持数据。另外，在该装置中，可以自由地改变神经元层的层数和一个层内的神经元数等多层结构。

实施方式2

在本实施方式中，对图1所示的半导体装置的工作实例进行说明。在此，作为半导体装置的工作对具备图33所示的模块100_1及100_2的三层神经网络的工作进行说明。选择电路被设定为：第一模块100_1的神经元电路NU为输入神经元电路，第一模块100_1的误差电路EU为隐藏误差电路，第二模块100_2的神经元电路NU为隐藏神经元电路，第二模块100_2的误差电路EU为输出神经元电路。第一模块100_1的突触电路SU的输出信号被用作第二模块100_2的神经元电路NU的输入信号，来自第二模块100_2的突触电路SU的误差信号被用作第一模块100_1的误差电路EU的输入信号。

〈工作实例〉

半导体装置的工作是指：将学习数据输入到上述实施方式的图1所示的半导体装置，半导体装置学习该学习数据，将对象数据输入到半导体装置，判断学习数据与对象数据是否一致或相似。图10及图11为半导体装置的工作流程图。

《学习》

首先，参照图1及图10对图1的半导体装置学习数据的工作进行说明。

[步骤S1-1]

在步骤S1-1，学习数据从外部被输入到输入神经元电路，即第一模块100_1的神经元电路NU。学习数据相当于图33中的输入信号I[1]至I[n]。在此的学习数据由二进制表示，根据学习数据的位数决定输入学习数据的神经元电路NU的个数。半导体装置优选构成为从学习数据的输入所不需要的神经元电路NU输入成为固定值的输出信号x的数据。另外，半导体装置例如优选构成为阻挡向该神经元电路NU供电。在此，学习数据的量由n位表示。学习数据I[1]至I[n]分别被输入到神经元电路NU[1]至NU[n]。

[步骤S1-2]

在步骤S1-2，来自输入神经元电路，即第一模块100_1的神经元电路NU的输出信号x被输入到第一模块100_1的突触电路SU。第一模块100_1的突触电路SU将通过对用储存于模拟存储器AM中的权重系数w1乘以输出信号x来获得的输出信号w1x输出到隐藏误差电路，即第一模块100_1的误差电路EU及隐藏神经元电路，即第二模块100_2的神经元电路NU。

[步骤S1-3]

在步骤S1-3，Σw1x，即第一模块100_1的突触电路SU的输出信号之和被输入到隐藏神经元电路，即第二模块100_2的神经元电路NU。

可以根据学习数据改变隐藏神经元电路，即第二模块100_2的神经元电路NU的个数。半导体装置优选构成为将成为固定值的输出信号x的数据输入到不需要的神经元电路NU。另外，半导体装置例如优选构成为阻挡向上述神经元电路NU供电。在此，第二模块100_2的神经元电路NU的个数为m，该神经元电路NU的输入由Σw1x[1]至w1x[m]表示。

[步骤S1-4]

在步骤S1-4，来自隐藏神经元电路，即第二模块100_2的神经元电路NU的输出信号x2被输入到第二模块100_2的突触电路SU。输出信号x2相当于图1的输出信号x。第二模块100_2的突触电路SU将通过用储存于模拟存储器AM中的权重系数w2乘以输出信号x2来获得的输出信号w2x2输出到输出神经元电路，即第二模块100_2的误差电路EU。权重系数w2为储存在第二模块100_2的突触电路SU的模拟存储器AM中的权重系数。

[步骤S1-5]

在步骤S1-5，Σw2x2被输入到输出神经元电路，即第二模块100_2的误差电路EU。Σw2x2相当于图1的Σwx。

[步骤S1-6]

误差电路EU[1]至EU[m]根据Σw2x2及从外部输入的监督信号e进行乘法。然后，误差电路EU[1]至EU[m]将差分信号d2输出到第二模块100_2的神经元电路NU。差分信号d2相当于图1的d[1]至d[m]。监督信号e相当于被输入到第二模块内的误差电路EU[1]至EU[n]的输入信号E[1]至E[n]。

[步骤S1-7]

在步骤S1-7，根据差分信号d2对储存在第二模块100_2的突触电路SU的模拟存储器AM中的权重系数w2进行更新。此外，在步骤S1-7，用差分信号d2乘以在第二模块100_2的突触电路中被更新的权重系数w2，接着，输出输出信号w2d2。输出信号w2d2被输出到隐藏误差电路，即第一模块100_1的误差电路EU作为输入信号E[1]至E[n]。

[步骤S1-8]

在步骤S1-8，用输出信号之和Σw1x及输出信号w2d2进行乘法，然后将差分信号d1输出到第一模块100_1的神经元电路NU。差分信号d1相当于图1的d[1]至d[m]。

[步骤S1-9]

在步骤S1-9，根据差分信号d1对储存在第一模块100_1的突触电路SU的模拟存储器AM中的权重系数w进行更新。在步骤S1-9结束之后，根据被更新的权重系数w1及w2反复进行步骤S1-2至步骤S1-9指定的次数。

在步骤S1-10，判断是否反复进行了步骤S1-2至步骤S1-9指定的次数。当反复的次数达到指定的次数时，该学习数据的学习结束。

理想的是，以如下方式设定指定的次数：直到第二模块内的误差电路EU的输出信号o与监督信号e的误差包括在指定值内为止反复进行步骤S1-2至步骤S1-9。但是，可以根据经验决定任意的反复次数。

[步骤S1-11]

在步骤S1-11，判断所有的学习数据的学习是否结束。当存在未结束的学习数据时，反复进行步骤S1-1至S1-10，当所有的学习数据的学习结束时，工作结束。半导体装置也可以构成为在所有的学习数据的一连串的学习结束之后学习已学习过的学习数据。

在具有多层感知器体系结构的神经网络中，优选设置多个隐藏层。当将相当于隐藏层的隐藏神经元电路及突触电路设置在多个层中时，可以反复进行权重系数的更新，所以可以提高学习效率。

《比较》

接着，参照图11对将对象数据输入到预先学习数据的图33所示的半导体装置且输出结果的工作进行说明。在此，将学习过的多个数据中被联想为最相似于对象数据的数据输出作为结果。

[步骤S2-1]

在步骤S2-1，对象数据从外部被输入到输入神经元电路，即第一模块100_1的神经元电路NU。

[步骤S2-2]

在步骤S2-2，对应于对象数据的输出信号x从第一模块100_1的神经元电路NU输出且输入到第一模块100_1的突触电路SU。第一模块100_1的突触电路SU将通过对用在学习步骤S1-9中被储存的权重系数w1乘以输出信号x来获得的输出信号w1x输出到隐藏神经元电路，即第二模块100_2的神经元电路NU。

[步骤S2-3]

在步骤S2-3，Σw1x，即第一模块100_1的突触电路的输出信号之和被输入到隐藏神经元电路，即第二模块100_2的神经元电路NU。

在步骤S2-4，来自隐藏神经元电路，即第二模块100_2的神经元电路NU的输出信号x2被输入到第二模块100_2的突触电路SU。第二模块100_2的突触电路SU将通过用储存于模拟存储器AM中的权重系数w2乘以输出信号x2来获得的输出信号w2x2输出到输出神经元电路，即第二模块100_2的误差电路EU。

在步骤S2-5，来自第二模块100_2的突触电路SU的输出信号之和Σw2x2被输入到输出神经元电路，即第二模块100_2的误差电路EU。输出神经元电路，即第二模块100_2的误差电路EU输出输出信号o。

当学习过的多个数据包括与输出信号o所包括的数据一致或者非常相似的数据时，该输出信号o中的数据为在学习该学习数据时作为监督信号供应的数据。换言之，可以判断学习数据与对象数据是否一致、相似或者不一致。

通过进行上述步骤S1-1至步骤S1-10及步骤S2-1至步骤S2-5，图1所示的半导体装置可以学习学习数据，然后，可以输出表示学习数据与对象数据是否一致的信号。由此，附图所示的半导体装置可以进行模式识别或联想记忆等处理。

实施方式3

在本实施方式中，对将实施方式1中说明且图1所示的半导体装置用作编码器时的工作实例进行说明。

〈物体的运动检测的例子〉

首先，对物体的运动检测的例子进行说明。图12A至图12F示出为了检测物体的运动对图像数据利用编码器进行的算法进行说明。

图12A示出具有三角形11及圆12的图像数据10。图12B示出图像数据20，其中图像数据10的三角形11及圆12向右上方向移动。

图12C的图像数据30示出从图像数据10抽出包括三角形11及圆12的区域31的工作。在图像数据30中，将被抽出的区域31的左上的单元格视为基准点(0，0)，对图像数据10附加表示左/右及上/下方向的位置的数值。图12E示出图12C的被抽出的区域31。

图12D的图像数据40示出通过从图像数据20切出区域来从图像数据20抽出多个区域41的工作。图像数据40为将附加到图像数据30的表示左/右及上/下方向的位置的数值附加到图像数据20的图像数据。换言之，可以由位移(运动向量)表示从图像数据30到图像数据40的区域31的移动位置。图12F示出被抽出的多个区域41。

在多个区域41的抽出工作之后，为了检测物体的运动，进行依次比较多个区域41与区域31的工作。通过该比较工作，检测区域31与运动向量(1，-1)的区域41一致且区域31与运动向量(1，-1)以外的区域41不一致。由此，可以获得从区域31到区域41的运动向量(1，-1)。

注意，在本说明书中，有时将上述区域31的数据表示为学习数据，有时将上述多个区域41中的一个的数据表示为对象数据。

虽然在图12A至图12F中以4×4的单元格所形成的区域为基准进行抽出、比较及检测工作，但是在本工作实例中，区域的尺寸不局限于此。根据所抽出的图像数据的大小，可以适当地改变区域的尺寸。例如，可以以3×5的单元格所形成的区域为基准进行抽出、比较及检测工作。另外，对形成单元格的像素数没有限制。例如，用来形成区域的1个单元格可以由10×10的像素形成，也可以由1个像素形成。或者，例如，用来形成区域的1个单元格可以由5×10的像素。

根据视频内容，区域31所包括的图像数据有可能发生变化。例如，区域31所包括的三角形11或圆12有可能在图像数据40中被放大或缩小。或者，区域31所包括的三角形11或圆12有可能在图像数据40中旋转。为了实现上述结构，优选通过特征抽出等判断区域31与多个区域41中的任一个是否同一。当从区域31的图像数据生成区域31在该运动向量方向上移动的图像数据且获得所生成的数据与多个区域41之差分时，可以实现运动补偿预测。另外，当区域31的图像数据的移动量不与像素间距的整数倍一致时，半导体装置可以构成为通过区域31与多个区域41的比较算出输出到外部的信号，推测该输出信号之差异为最小的位移，并且检测该最小差异量作为物体的位移(运动向量)。

〈图像数据的一致、相似性、不一致的判断〉

接着，参照图13对使用编码器的运动补偿预测的方法进行说明。

[步骤S3-1]

在步骤S3-1，将区域31的数据作为学习数据输入到第一模块的神经元电路NU。

[步骤S3-2]

在步骤S3-2，对区域31的输入数据进行相当于步骤S1-2至步骤S1-10的工作。换言之，对各突触电路SU的权重系数反复进行更新，对对应于区域31的数据的突触电路SU的权重系数进行更新。

[步骤S3-3]

在步骤S3-3，将多个区域41之一的数据作为对象数据输入到图1所示的半导体装置。该半导体装置包括步骤S3-2中被更新的权重系数。

[步骤S3-4]

在步骤S3-4，在与步骤S2-2至步骤S2-5同样的工作中进行多个区域41之一的数据的输入。换言之，通过输入多个区域41之一的数据，学习过区域31的数据的半导体装置输出从此联想的数据。

在此，半导体装置判断区域31的数据与多个区域41的数据是否一致。

[步骤S3-5]

在步骤S3-5，根据上述判断，决定进入哪一个步骤。

当在上面的判断中区域31的数据与多个区域41之一的数据不一致时，以与上述多个区域41之一不同的区域41为对象数据再次进行步骤S3-3及步骤S3-4。

此外，当在上述判断中区域31的数据与多个区域41之一的数据一致时，获得以区域31为基准的多个区域41之一的运动向量，然后本工作结束。通过获得运动向量，可以进行以运动向量为差分的运动补偿预测。通过进行运动补偿预测，可以高效地进行视频数据的压缩。

另外，即使在区域31的数据与多个区域41之一的数据相似的情况下，半导体装置也判断该两个数据一致。当多个区域41之一的数据与多个区域41的数据相似时，判断多个区域41之一的数据与该多个区域41一致。在此情况下，通过判断多个区域41之一的数据与该多个区域41的各数据的一致性，推测物体的位置变化，由此获得该位置作为物体的运动向量。然后，本工作结束。

另外，当在上面的判断中以所有的区域41的数据为对象数据进行比较且学习数据与所有的对象数据不一致或不相似时，半导体装置评估不能从区域31的数据与多个区域41的数据获得用于运动补偿预测的运动向量，本工作就结束。

通过进行上述工作，可以将具有多层感知器体系结构的神经网络用作进行视频数据压缩的编码器。由此可以实现能够进行大量的图像数据的压缩的高效率编码器。

实施方式3

在本实施方式中，对根据所公开的发明的广播系统进行说明。

<广播系统>

图14为示意性地示出广播系统的结构实例的方框图。广播系统500包括摄像机510、收发器511、接收器512及显示装置513。摄像机510包括图像传感器520及图像处理器521。收发器511包括编码器522及调制器523。接收器512包括解调器525及译码器526。显示装置513包括图像处理器527及显示部528。

当摄像机510能够拍摄8K视频时，图像传感器520包括足以拍摄8K分辨率的彩色图像的像素数。例如，当一个像素由一个红色(R)子像素、两个绿色(G)子像素及一个蓝色(B)子像素构成时，图像传感器520至少需要7680×4320×4[R、G+G、B]个像素。当摄像机510为拍摄4K图像的摄像机时，图像传感器520至少需要3840×2160×4个像素。当摄像机510为拍摄2K图像的摄像机时，图像传感器520至少需要1920×1080×4个像素。

图像传感器520生成未加工的Raw数据540。图像处理器521对Raw数据540进行图像处理(噪声去除或插补处理等)并生成视频数据541。视频数据541被输出到收发器511。

收发器511对视频数据541进行处理来生成适合广播频带的广播信号543(有时将广播信号称为载波)。编码器522对视频数据541进行处理来生成编码数据542。编码器522进行视频数据541的编码处理、对视频数据541附加广播控制数据(例如，认证数据)的处理、加密处理以及加扰处理(用于扩频的数据排序处理)等。

调制器523通过对编码数据542进行IQ调制来生成并输出广播信号543。广播信号543为具有I(同相)成分和Q(正交相)成分的复合信号。TV广播电台承担视频数据541的取得及广播信号543的供应。

接收器512接收广播信号543。接收器512具有将广播信号543转换为能够在显示装置513上显示的视频数据544的功能。解调器525对广播信号543进行解调来将广播信号543分解为I信号及Q信号的两个模拟信号。

译码器526具有将I信号及Q信号转换为数字信号的功能。译码器526用各种方法对数字信号进行处理来生成数据流。对数字信号进行处理的方法包括帧分离、低密度奇偶校验(LDPC：Low Density Parity Check)码的译码、广播控制用数据的分离及解扰处理等。译码器526对数据流进行译码来生成视频数据544。译码处理方法包括离散余弦变换(DCT：Discrete Cosine Transform)和离散正弦变换(DST：Discrete Sine Transform)等正交变换、帧内预测及运动补偿预测等。

视频数据544被输入到显示装置513的图像处理器527。图像处理器527对视频数据544进行处理来生成可输入到显示部528的数据信号545。由图像处理器527进行的处理包括图像处理(例如，伽玛处理)和数字模拟转换处理等。在输入数据信号545之后，显示部528显示图像。

图15示意性地示出广播系统中的数据传输。图15示出从广播电台561发送的电波(广播信号)传送到各家庭的电视机(TV)560的路径。TV560具备接收器512及显示装置513。作为人造卫星562，例如可以举出通讯卫星(CS)和广播卫星(BS)。作为天线564，例如可以举出BS/110℃S天线和CS天线等。作为天线565，例如可以举出特高频(UHF：Ultra HighFrequency)天线。

电波566A和566B为卫星广播用广播信号。人造卫星562在接收电波566A时向地面发送电波566B。各家庭通过用天线564接收电波566B，就可以用TV560收看卫星TV广播。或者，其他的广播电台的天线接收电波566B并用广播电台内的接收器将该电波566B加工为能通过光缆传输的信号。然后，广播电台利用光缆网发送广播信号至各家庭的TV560。电波567A和567B为地面广播用广播信号。电波塔563放大所接收的电波567A并发送电波567B。各家庭通过用天线565接收电波567B，就可以用TV560收看地面TV广播。

根据本实施方式的视频分发系统不局限于TV广播系统。此外，所分发的图像数据可以为视频数据或静态图像数据。

例如，也可以通过高速IP网络分发摄像机510的视频数据541。例如，视频数据541的分发系统可以用于医疗领域的远程诊断和远程诊疗。为了进行正确的图像诊断和医疗行为，需要更高分辨率的图像。因此，医疗用途的图像需要8K、4K和2K图像等高分辨率图像。图16示意性地示出利用视频数据分发系统的急救医疗系统。

救护车600与医疗机构601之间以及医疗机构601与医疗机构602之间的通信通过高速网络605进行。救护车600具备摄像机610、编码器611及通信装置612。

摄像机610为了拍摄运往医疗机构601的患者的图像而使用。用摄像机610取得的视频数据615可以用通信装置612以非压缩的形式发送。由此，可以以较少的延迟将高分辨率的视频数据615发送到医疗机构601。当在救护车600与医疗机构601之间的通信不能利用高速网络605时，也可以用编码器611对视频数据进行编码并发送编过码的视频数据616。

在医疗机构601中，用通信装置620接收从救护车600发来的视频数据。当所接收的视频数据为非压缩数据时，将该数据经过通信装置620发送到显示装置623并显示视频数据。当视频数据为压缩数据时，在用译码器621解压之后，发送到显示装置623并显示视频数据。医生根据显示装置623的图像向救护车600的急救人员或者医疗机构601内的医务人员发出指示。图16所示的分发系统能够传送高分辨率图像，因此医疗机构601内的医生能够详细检查运送途中的患者。因此，医生可以向救护车600的急救人员或医疗机构601内的医务人员发出更准确的指示，从而可以提高患者的生存率。

医疗机构601与602之间的视频数据的通信也与上述同样。可以将用医疗机构601内的CT、MRI等成像诊断装置取得的医疗图像发送到医疗机构602。在此，虽然以救护车600为例子进行了说明，但是运送患者的手段也可以是直升机等航空器或船舶。

图15示出TV560内置有接收器的例子。此外，也可以采用由独立的接收器接收信号来在TV560上显示图像的结构。图17A至图17D示出该情况下的例子。如图17A所示，接收器571也可以设置在TV560的外部。如图17B所示，天线564、565与TV560也可以通过无线发射器572及573发送和接收数据。在此情况下，无线发射器572及573还被用作接收器。如图17C所示，无线发射器573也可以内置在TV560中。

接收器可以做成小到可随身携带的尺寸。图17D所示的接收器574包括连接器部575。如果显示装置或信息终端(例如，个人计算机、智能手机、移动电话、平板终端等)等电子设备具备可连接到连接器部575的端子，就可以用这些电子设备收看卫星广播或地面广播。

可以将实施方式1所示的半导体装置应用于图14所示的广播系统500的编码器522。另外，编码器522可以具有包括半导体装置和专用IC、图形处理器(GPU)或中央处理器(CPU)等处理器的组合的结构。另外，编码器522也可以集成在一个专用IC芯片上。

〈编码器〉

图18为示出编码器522的例子的方框图。编码器522包括电路591至594。

电路591进行信源编码，包括帧间预测电路591a、运动补偿预测电路591b及DCT电路591c。电路592包括多路复用视频编码处理电路。电路593包括低密度奇偶校验(LDPC)编码电路593a、认证处理电路593b及加扰器593c。电路594为数字模拟转换(DAC)部。

电路591对被发送的视频数据541进行信源编码。信源编码是指去除图像信息所包括的剩余的成分的处理。注意，由于不能将从电路591输出的数据完全恢复到原来的视频数据，因此可以说信源编码是不可逆处理。

帧间预测电路591a从编码对象的帧的上一个帧、下一个帧或者其双方生成预测帧，由此对该预测帧进行编码。运动补偿预测电路591b检测视频数据541内的对象物的运动及变形，算出位移、旋转量、伸缩量，生成包括该对象物的帧的预测帧，由此对该预测帧进行编码。DCT电路591c使用离散余弦变换将在像素区域中取得的相当于视频数据的信息转换为频率区域的信息。

电路591具有通过帧间预测电路591a、运动补偿预测电路591b及DCT电路591c使信源编码之后的视频数据541量子化的功能。在此，量子化是指使DCT电路591c所取得的各频率成分与离散值对应的工作。通过该工作，可以减少视频数据541所包括的较大的数据。另外，电路591将数据流551发送到电路592，该数据流551包括信源编码之后且被量子化的视频数据及通过运动补偿预测获得的信息。

电路592为通过可变长度编码压缩数据流551所包括的信息且进行多路复用的电路。在此，多路复用是指排列多个信息以能够以一个位串或一个字节串发送的处理。多路复用视频编码对象的信息作为数据流552被发送到电路593。

电路593主要对从电路592发送的数据流552进行误差校正编码、认证处理及加密处理。LDPC编码电路593a利用进行误差校正编码通过具有噪声的通信信道发送数据。认证处理电路593b对所发送的数据附加ID(Identification)码或密码等以防止非意图的接收器复原数据。加扰器593c为将所发送的数据的发送列转换为与信号数据列无关的随机列的设备。通过接收器一侧的解扰可以将被转换的数据恢复到原来的数据。电路593对数据流552进行误差校正编码、认证处理及加密处理且作为数据流553发送到电路594。

电路594为对数据流553进行数字模拟转换来将数据流553发送到接收器512的电路。数字模拟转换之后的数据流553作为编码数据542发送到调制器523。

实施方式5

在本实施方式中，对公开的发明的一个方式的晶体管进行说明。

根据本发明的一个方式的晶体管优选包含实施方式5中说明的nc-OS或CAAC-OS。

<晶体管的结构实例1>

图19A至图19C是晶体管1400a的俯视图及截面图。图19A是俯视图。图19B是沿图19A所示的点划线A1-A2的截面图，图19C是沿图19A所示的点划线A3-A4的截面图。注意，为了明确起见，在图19A的俯视图中，省略一些构成要素。注意，有时将点划线A1-A2称为晶体管1400a的沟道长度方向，将点划线A3-A4称为晶体管1400a的沟道宽度方向。

晶体管1400a包括：衬底1450；衬底1450上的绝缘膜1401；绝缘膜1401上的导电膜1414；覆盖导电膜1414的绝缘膜1402；绝缘膜1402上的绝缘膜1403；绝缘膜1403上的绝缘膜1404；在绝缘膜1404上依次层叠的金属氧化物1431及金属氧化物1432；与金属氧化物1432的顶面及侧面接触的导电膜1421；同样地与金属氧化物1432的顶面及侧面接触的导电膜1423；导电膜1421上的导电膜1422；导电膜1423上的导电膜1424；导电膜1422及1424上的绝缘膜1405；与金属氧化物1431和1432、导电膜1421至1424及绝缘膜1405接触的金属氧化物1433；金属氧化物1433上的绝缘膜1406；绝缘膜1406上的导电膜1411；导电膜1411上的导电膜1412；导电膜1412上的导电膜1413；覆盖导电膜1413的绝缘膜1407；以及绝缘膜1407上的绝缘膜1408。注意，将金属氧化物1431至1433总称为金属氧化物1430。

金属氧化物1432是半导体，被用作晶体管1400a的沟道。

此外，金属氧化物1431及1432包括区域1441及区域1442。区域1441形成在导电膜1421与金属氧化物1431及1432接触的区域附近。区域1442形成在导电膜1423与金属氧化物1431及1432接触的区域附近。

区域1441及1442被用作低电阻区。区域1441有助于导电膜1421与金属氧化物1431及1432之间的接触电阻的下降。同样地，区域1442有助于导电膜1423与金属氧化物1431及1432之间的接触电阻的下降。

导电膜1421及1422被用作晶体管1400a的源电极和漏电极中的一个。导电膜1423及1424被用作晶体管1400a的源电极和漏电极中的另一个。

导电膜1422与导电膜1421相比不容易透过氧。因此，能够防止氧化导致的导电膜1421的导电率的下降。

同样地，导电膜1424与导电膜1423相比不容易透过氧。因此，能够防止氧化导致的导电膜1423的导电率的下降。

导电膜1411至1413被用作晶体管1400a的第一栅电极。

导电膜1411及1413与导电膜1412相比不容易透过氧。因此，能够防止氧化导致的导电膜1412的导电率的下降。

绝缘膜1406被用作晶体管1400a的第一栅极绝缘膜。

导电膜1414被用作晶体管1400a的第二栅电极。

导电膜1411至1413及导电膜1414可以被供应相同的电位，也可以被供应不同的电位。有时可以省略导电膜1414。

绝缘膜1401至1404被用作晶体管1400a的基底绝缘膜。绝缘膜1402至1404还被用作晶体管1400a的第二栅极绝缘膜。

绝缘膜1405至1408被用作晶体管1400a的保护绝缘膜或层间绝缘膜。

如图19C所示，金属氧化物1432的侧面被导电膜1411围绕。通过采用该结构，可以由导电膜1411的电场电围绕金属氧化物1432。将由栅电极的电场电围绕半导体的结构称为surrounded channel(s-channel)结构。因此，沟道形成在整个金属氧化物1432(块)内。在s-channel结构中可以使大电流流过晶体管的源极与漏极之间，由此可以提高晶体管的通态电流(on-state current)。

因为s-channel结构可以获得高通态电流，所以其适用于LSI(Large ScaleIntegration)等被要求微型晶体管的半导体装置。包括微型晶体管的半导体装置可以具有高集成度及高密度。

在晶体管1400a中，用作栅电极的区域以填埋形成在绝缘膜1405等中的开口的方式，即以自对准(self align)的方式形成。

如图19B所示，导电膜1411及1422具有隔着绝缘膜彼此重叠的区域。同样地，导电膜1411及1423具有隔着绝缘膜彼此重叠的区域。这些区域被用作栅电极与源电极或漏电极之间产生的寄生电容而有可能降低晶体管1400a的工作速度。通过在晶体管1400a中设置绝缘膜1405，可以减少上述寄生电容。绝缘膜1405优选包含相对介电常数低的材料。

图20A是晶体管1400a的中央部的放大图。宽度L_G表示导电膜1411的底面的长度，该底面隔着绝缘膜1406及金属氧化物1433平行地面对金属氧化物1432的顶面。宽度L_G为栅电极的线宽度。在图20A中，宽度L_SD表示导电膜1421与1423之间的长度。宽度L_SD为源电极与漏电极之间的长度。

宽度L_SD通常取决于最小特征尺寸。如图20A所示，宽度L_G小于宽度L_SD。这意味着在晶体管1400a中可以使栅电极的线宽度小于最小特征尺寸。具体而言，宽度L_G可以为5nm以上且60nm以下，优选为5nm以上且30nm以下。

在图20A中，高度H_SD为导电膜1421与1422的总厚度或导电膜1423与1424的总厚度。

绝缘膜1406的厚度优选为高度H_SD以下，因为这样可以将栅电极的电场施加到整个沟道形成区。绝缘膜1406的厚度为30nm以下，优选为10nm以下。

导电膜1422与1411之间的寄生电容及导电膜1424与1411之间的寄生电容与绝缘膜1405的厚度成反比。例如，绝缘膜1405的厚度优选为绝缘膜1406的厚度的3倍以上，更优选为5倍以上，因为这样可以使寄生电容小到可以忽略的程度。其结果是，能够以高频率使晶体管1400a工作。

以下，对晶体管1400a的各构成要素进行说明。

《金属氧化物层》

首先，说明可以用于金属氧化物1431至1433的金属氧化物。

晶体管1400a优选为在关闭状态下流在源极与漏极之间的电流(关态电流)较低的晶体管。作为关态电流低的晶体管可以举出在沟道形成区中包含氧化物半导体的晶体管。

例如，金属氧化物1432为包含铟(In)的氧化物半导体。例如，金属氧化物1432在包含铟时具有高载流子迁移率(电子迁移率)。此外，金属氧化物1432优选包含元素M。元素M优选是铝(Al)、镓(Ga)、钇(Y)或锡(Sn)等。作为可用作元素M的其他元素，有硼(B)、硅(Si)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)等。注意，作为元素M，也可以组合多个上述元素中的两个以上。元素M例如是与氧的键能高的元素。元素M例如是与氧的键能高于铟的元素。元素M例如是具有增大金属氧化物的能隙的功能的元素。此外，金属氧化物1432优选包含锌(Zn)。当金属氧化物包含锌时，有时容易晶化。

注意，金属氧化物1432不局限于包含铟的氧化物半导体。金属氧化物1432也可以是不包含铟且包含锌、镓和锡中的至少一个的氧化物半导体(例如，锌锡氧化物或镓锡氧化物)。

作为金属氧化物1432例如使用能隙大的氧化物半导体。金属氧化物1432的能隙例如是2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。

金属氧化物1432优选是将在实施方式6中说明的CAAC-OS膜。

例如，金属氧化物1431及1433包含金属氧化物1432所包含的氧以外的一种或多种元素。因为金属氧化物1431及1433包含金属氧化物1432所包含的氧以外的一种或多种元素，所以在金属氧化物1431与1432之间的界面及金属氧化物1432与1433之间的界面不容易形成界面态。

在作为金属氧化物1431使用In-M-Zn氧化物的情况下，在假设In和M的总比率为100atomic％时，优选的是：In的比率低于50atomic％且M的比率高于50atomic％，更优选的是：In的比率低于25atomic％且M的比率高于75atomic％。当利用溅射法形成金属氧化物1431时，优选使用具有上述组成的溅射靶材。例如，金属氧化物1431的In、M、Zn的原子数比优选为1:3:2或其近似值或者1:3:4或其近似值。

在作为金属氧化物1432使用In-M-Zn氧化物的情况下，在假设In和M的总比率和为100atomic％时，优选的是：In的比率高于25atomic％且M的比率低于75atomic％，更优选的是：In的比率高于34atomic％且M的比率低于66atomic％。当利用溅射法形成金属氧化物1432时，优选使用具有上述组成的溅射靶材。例如，金属氧化物1432的In、M、Zn的原子数比优选为1:1:1或其近似值、1:1:1.2或其近似值、2:1:3或其近似值、3:1:2或其近似值和4:2:4.1或其近似值中的任一个。尤其是，当作为溅射靶材使用In、Ga、Zn的原子数比为4:2:4.1的靶材时，金属氧化物1432的In、Ga、Zn的原子数比有可能为4:2:3的近似值。

在作为金属氧化物1433使用In-M-Zn氧化物的情况下，在假设In和M的总比率和为100atomic％时，优选的是：In的比率低于50atomic％且M的比率高于50atomic％，更优选的是：In的比率低于25atomic％且M的比率高于75atomic％。例如，金属氧化物1433的In、M、Zn的原子数比优选为1:3:2或其近似值或者1:3:4或其近似值等。金属氧化物1433也可以为与金属氧化物1431相同种类的金属氧化物。

另外，金属氧化物1431或1433有时不需要包含铟。例如，金属氧化物1431或1433也可以为氧化镓。

接着，参照图20B所示的能带图说明包括金属氧化物1431至1433的叠层的金属氧化物1430的功能及效果。图20B示出图20A中的Y1-Y2的虚线所示的部分的能带结构。另外，图20B示出晶体管1400a的沟道形成区及其附近的能带结构。

在图20B中，Ec1404、Ec1431、Ec1432、Ec1433及Ec1406分别示出绝缘膜1404、金属氧化物1431、金属氧化物1432、金属氧化物1433及绝缘膜1406的导带底的能量。

这里，真空能级和导带底之间的能量差(也称为电子亲和势)相当于真空能级与价带顶之间的能量差(也称为电离电位)减去能隙的值。能隙可以利用光谱椭偏仪测定。真空能级与价带顶的能量差可以利用紫外线光电子能谱(UPS：Ultraviolet PhotoelectronSpectroscopy)装置测定。

绝缘膜1404及1406是绝缘体，所以Ec1406及Ec1404比Ec1431、Ec1432及Ec1433更近于真空能级(即，电子亲和势小)。

金属氧化物1432为其电子亲和势大于金属氧化物1431及1433的电子亲和势的金属氧化物。例如，作为金属氧化物1432使用具有0.07eV以上且1.3eV以下，优选为0.1eV以上且0.7eV以下，更优选为0.15eV以上且0.4eV以下的电子亲和势的金属氧化物。

铟镓氧化物的电子亲和势小且氧阻挡性高。因此，金属氧化物1433优选包含铟镓氧化物。镓原子的比率[Ga/(In+Ga)]例如为70％以上，优选为80％以上，更优选为90％以上。

此时，若施加栅极电压，沟道则形成在金属氧化物1431至1433中的电子亲和势最大的金属氧化物1432中。

因此，电子不在金属氧化物1431及1433中而主要在金属氧化物1432中移动。由此，即使在金属氧化物1431与绝缘膜1404的界面或者金属氧化物1433与绝缘膜1406的界面处障碍电子移动的界面态的密度高，晶体管的通态电流不容易变动。金属氧化物1431及1433被用作绝缘膜。

有时在金属氧化物1431与1432之间存在金属氧化物1431和1432的混合区域。另外，有时在金属氧化物1432与1433之间具有金属氧化物1432和1433的混合区域。因为混合区域的界面态密度较低，所以，在金属氧化物1431至1433的叠层的能带结构中，各界面及其界面附近的能量连续地变化(连续接合)。

如上所述，金属氧化物1431与1432的界面或金属氧化物1432与1433的界面的界面态密度低。由此金属氧化物1432中的电子移动很少受到阻碍，从而可以提高晶体管的通态电流。

例如，在沟道形成区中的物理性凹凸较大的情况下会发生晶体管中的电子移动的妨碍。为了提高晶体管的通态电流，例如，金属氧化物1432的顶面或底面(被形成面，在此为金属氧化物1431的顶面)的1μm×1μm的测定面积内的均方根(RMS：Root Mean Square)粗糙度低于1nm，优选低于0.6nm，更优选低于0.5nm，进一步优选低于0.4nm。另外，1μm×1μm的测定面积内的平均表面粗糙度(也称为Ra)低于1nm，优选低于0.6nm，更优选低于0.5nm，进一步优选低于0.4nm。1μm×1μm的测定面积内的最大差异(也称为P-V)低于10nm，优选低于9nm，更优选低于8nm，进一步优选低于7nm。RMS粗糙度、Ra以及P-V例如可以通过使用由日本精工电子纳米科技(SII Nano Technology)有限公司制造的扫描探针显微镜SPA-500测定。

例如在形成有沟道的区域中的缺陷态密度高的情况下电子移动也会受到妨碍。例如，在金属氧化物1432包含氧缺陷(V_O)的情况下，有时因为氢进入该氧缺陷部分而形成施主能级。在以下说明中，有时将氢进入该氧缺陷部分的状态记为V_OH。由于V_OH使电子散射，所以会成为降低晶体管的通态电流的原因。另外，氧进入氧缺陷部分的情况比氢进入氧缺陷部分的情况更加稳定。因此，通过减少金属氧化物1432中的氧缺陷，有时能够提高晶体管的通态电流。

例如，在金属氧化物1432的某个深度或某个区域中，使利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测定出的氢浓度为1×10¹⁶atoms/cm³以上且2×10²⁰atoms/cm³以下，优选为1×10¹⁶atoms/cm³以上且5×10¹⁹atoms/cm³以下，更优选为1×10¹⁶atoms/cm³以上且1×10¹⁹atoms/cm³以下，进一步优选为1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下。

为了减少金属氧化物1432的氧缺陷，例如有使包含于绝缘膜1404中的过剩氧透过金属氧化物1431移动到金属氧化物1432的方法。此时，金属氧化物1431优选为具有氧透过性的层(使氧穿过或透过的层)。

注意，在晶体管具有s-channel结构的情况下，沟道形成在整个金属氧化物1432中。因此，金属氧化物1432的厚度越大，沟道区越大。即，金属氧化物1432越厚，晶体管的通态电流越大。

此外，为了提高晶体管的通态电流，优选尽可能减小金属氧化物1433的厚度。例如，金属氧化物1433可以具有厚度低于10nm，优选为5nm以下，更优选为3nm以下的区域。另一方面，金属氧化物1433具有阻挡相邻的绝缘体所包含的氧之外的元素(氢、硅等)进入形成有沟道的金属氧化物1432中的功能。因此，金属氧化物1433优选具有一定程度的厚度。例如，金属氧化物1433可以具有厚度为0.3nm以上，优选为1nm以上，更优选为2nm以上的区域。另外，为了抑制从绝缘膜1404等释放的氧向外扩散，金属氧化物1433优选具有氧阻挡性质。

为了提高可靠性，优选的是，金属氧化物1431较厚且金属氧化物1433较薄。例如，金属氧化物1431具有厚度为10nm以上，优选为20nm以上，更优选为40nm以上，进一步优选为60nm以上的区域。通过将金属氧化物1431形成得厚，可以拉开从金属氧化物1431与其相邻的绝缘体的界面到形成有沟道的金属氧化物1432的距离。注意，金属氧化物1431具有厚度例如为200nm以下，优选为120nm以下，更优选为80nm以下的区域，否则半导体装置的生产率可能会下降。

例如在金属氧化物1432与1431之间设置有硅浓度为1×10¹⁶atoms/cm³以上且低于1×10¹⁹atoms/cm³的区域。硅浓度优选为1×10¹⁶atoms/cm³以上且低于5×10¹⁸atoms/cm³，更优选为1×10¹⁶atoms/cm³以上且低于2×10¹⁸atoms/cm³。此外，在金属氧化物1432与1433之间设置有硅浓度为1×10¹⁶atoms/cm³以上且低于1×10¹⁹atoms/cm³的区域。硅浓度优选为1×10¹⁶atoms/cm³以上且低于5×10¹⁸atoms/cm³，更优选为1×10¹⁶atoms/cm³以上且低于2×10¹⁸atoms/cm³。上述硅浓度是通过SIMS测得的。

此外，为了降低金属氧化物1432的氢浓度，优选降低金属氧化物1431及1433的氢浓度。金属氧化物1431及1433都具有氢浓度为1×10¹⁶atoms/cm³以上且2×10²⁰atoms/cm³以下的区域。氢浓度优选为1×10¹⁶atoms/cm³以上且5×10¹⁹atoms/cm³以下，更优选为1×10¹⁶atoms/cm³以上且1×10¹⁹atoms/cm³以下，进一步优选为1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下。上述硅浓度是通过SIMS测得的。此外，为了降低金属氧化物1432的氮浓度，优选降低金属氧化物1431及1433的氮浓度。金属氧化物1431及1433都具有氮浓度为1×10¹⁶atoms/cm³以上且低于5×10¹⁹atoms/cm³的区域。氮浓度优选为1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下，更优选为1×10¹⁶atoms/cm³以上且1×10¹⁸atoms/cm³以下，进一步优选为1×10¹⁶atoms/cm³以上且5×10¹⁷atoms/cm³以下。上述氮浓度是通过SIMS测得的。

金属氧化物1431至1433可以通过溅射法、化学气相沉积(CVD：Chemical VaporDeposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法或原子层沉积(ALD：Atomic Layer Deposition)法等形成。

优选在形成金属氧化物1431及1432之后进行第一加热处理。第一加热处理可以以250℃以上且650℃以下的温度，优选以450℃以上且600℃以下的温度，更优选以520℃以上且570℃以下的温度进行。第一加热处理在惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。第一加热处理也可以在减压下进行。或者，也可以以如下方法进行第一加热处理：在惰性气体气氛下进行加热处理之后，为了填补脱离了的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行另一个加热处理。通过进行第一加热处理，可以提高金属氧化物1431及1432的结晶性。另外，通过进行第一加热处理，可以去除氢或水等杂质。

上述三层结构是一个例子。例如，也可以采用没有金属氧化物1431或金属氧化物1433的两层结构。或者，也可以采用在金属氧化物1431上或下、或者在金属氧化物1433上或下设置作为金属氧化物1431至1433例示的半导体中的任一个的四层结构。或者，也可以采用在金属氧化物1431上、金属氧化物1431下、金属氧化物1433上和金属氧化物1433下中的两处以上设置作为金属氧化物1431至1433例示的半导体中的任一个的n层结构(n为5以上的整数)。

<衬底>

作为衬底1450，例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)或树脂衬底。作为半导体衬底，例如有硅或锗等的半导体衬底或者碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等的化合物半导体衬底。作为半导体衬底，还有在上述半导体衬底内部设置绝缘体区域的SOI(Silicon On Insulator：绝缘体上硅)衬底。作为导电体衬底，有石墨衬底、金属衬底、合金衬底及导电树脂衬底。作为导电体衬底，还有包含金属氮化物的衬底及包含金属氧化物的衬底。再者，还可以使用设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底或设置有半导体或绝缘体的导电体衬底。或者，也可以使用设置有元件的上述衬底。作为设置在衬底上的元件，有电容器、电阻器、开关元件、发光元件或存储元件等。

此外，作为衬底1450也可以使用柔性衬底。另外，作为在柔性衬底上设置晶体管的方法，也可以举出如下方法：在非柔性衬底上形成晶体管，将该晶体管剥离并转置到作为柔性衬底的衬底1450上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。作为衬底1450，也可以使用包含纤维的薄片、薄膜或箔等。衬底1450也可以具有伸缩性。衬底1450可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，衬底400也可以具有不恢复为原来的形状的性质。衬底1450的厚度例如为5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。通过将衬底1450形成得薄，可以实现半导体装置的轻量化。另外，通过将衬底1450形成得薄，即便在作为衬底1450使用玻璃等的情况下衬底1450会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓解因掉落等而衬底1450上的半导体装置受到的冲击等。即，能够提供一种耐久性高的半导体装置。

作为柔性衬底的衬底1450，例如可以使用金属、合金、树脂、玻璃或其纤维。柔性衬底1450的线性膨胀系数优选为低，因为这样可以抑制起因于环境的变形。柔性衬底1450例如优选使用线性膨胀系数为1×10^-3/K以下、5×10^-5/K以下或1×10^-5/K以下的材料形成。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂、聚四氟乙烯(PTFE)。尤其是，优选作为柔性衬底1450的材料使用芳族聚酰胺，因为其线性膨胀系数较低。

<基底绝缘膜>

绝缘膜1401具有使衬底1450与导电膜1414电隔离的功能。

绝缘膜1401或1402使用单层结构或叠层结构的绝缘膜形成。作为绝缘膜的材料，例如可以举出氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽。

绝缘膜1402也可以使用通过使TEOS(Tetra-Ethyl-Ortho-Silicate：四乙氧基硅烷)或硅烷等与氧或一氧化二氮等起反应而形成的台阶覆盖性高的氧化硅形成。

在形成绝缘膜1402后，为了提高顶面的平坦性，也可以对绝缘膜1402进行使用CMP法等的平坦化处理。

绝缘膜1404优选包含氧化物。尤其是，绝缘膜1404优选包含通过加热使一部分氧脱离的氧化物材料。绝缘膜1404优选包含氧含量超过化学计量组成的氧化物。氧含量超过化学计量组成的氧化物膜通过加热使一部分氧脱离。从绝缘膜1404脱离的氧被供应到金属氧化物1430，由此可以减少金属氧化物1430的氧缺陷。其结果是，可以抑制晶体管的电特性变动，而可以提高晶体管的可靠性。

例如，氧含量超过化学计量组成的氧化物膜为在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×10¹⁸atoms/cm³以上，优选为3.0×10²⁰atoms/cm³以上。注意，上述TDS分析中的膜表面的温度优选为100℃以上且700℃以下或100℃以上且500℃以下。

绝缘膜1404优选包含能够对金属氧化物1430供应氧的氧化物。例如，优选使用包含氧化硅或氧氮化硅的材料。

或者，作为绝缘膜1404，也可以使用金属氧化物，如氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪或氧氮化铪。

为了使绝缘膜1404含有过剩氧，例如，在氧气氛下形成绝缘膜1404即可。或者，可以对成膜后的绝缘膜1404引入氧而形成含有过剩氧的区域。可以组合上述两种方法。

例如，通过对成膜之后的绝缘膜1404引入氧(至少包含氧自由基、氧原子、氧离子中的任一个)，形成包含过剩氧的区域。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。

氧引入处理可以使用含有氧的气体进行。作为含有氧的气体，例如可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。此外，在氧引入处理中，也可以使含有氧的气体包含稀有气体。或者，也可以使其包含氢等。例如，优选使用二氧化碳、氢、氩的混合气体。

在形成绝缘膜1404后，为了提高顶面的平坦性，也可以对绝缘膜1404进行使用CMP法等的平坦化处理。

绝缘膜1403具有防止包含在绝缘膜1404中的氧因与包含在导电膜1414中的金属键合而减少的钝化功能。

绝缘膜1403具有能够阻挡氧、氢、水、碱金属和碱土金属等的功能。通过设置绝缘膜1403，能够防止氧从金属氧化物1430向外扩散，并且能够防止氢或水等从外部进入金属氧化物1430中。

作为绝缘膜1403，例如可以使用氮化物绝缘膜。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝或氮氧化铝等形成。另外，也可以设置对氧、氢及水等具有阻挡效果的氧化物绝缘膜代替氮化物绝缘膜。氧化物绝缘膜使用氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜及氧氮化铪膜等形成。

通过向电荷俘获层注入电子可以控制阈值电压的晶体管1400a。电荷俘获层优选设置在绝缘膜1402或绝缘膜1403中。例如，当使用氧化铪、氧化铝、氧化钽或硅酸铝等形成绝缘膜1403时，可以将绝缘膜1403用作电荷俘获层。

《栅电极》

导电膜1411至1414优选具有包含选自铜(Cu)、钨(W)、钼(Mo)、金(Au)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、铅(Pb)、锡(Sn)、铁(Fe)、钴(Co)、钌(Ru)、铂(Pt)、铱(Ir)、锶(Sr)的低电阻材料、上述低电阻材料的合金、或以上述材料为主成分的化合物的导电膜的单层结构或叠层结构。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，上述导电层优选使用铝或铜等低电阻导电材料形成。优选使用Cu-Mn合金形成上述导电层，这样在与包含氧的绝缘体的界面形成的氧化锰具有抑制Cu的扩散的功能。

《源电极及漏电极》

导电膜1421至导电膜1424优选具有包含选自铜(Cu)、钨(W)、钼(Mo)、金(Au)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、铅(Pb)、锡(Sn)、铁(Fe)、钴(Co)、钌(Ru)、铂(Pt)、铱(Ir)、锶(Sr)的低电阻材料、上述低电阻材料的合金、或以上述材料为主成分的化合物的导电膜的单层结构或叠层结构。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，上述导电层优选使用铝或铜等低电阻导电材料形成。优选使用Cu-Mn合金形成上述导电层，这样在与包含氧的绝缘体的界面形成的氧化锰具有抑制Cu的扩散的功能。

另外，导电膜1421至1424优选使用氧化铱、氧化钌或钌酸锶(strontiumruthenate)等包含贵金属的导电氧化物。上述导电氧化物即使与氧化物半导体接触也很少从氧化物半导体夺取氧，而不容易在氧化物半导体中形成氧缺陷。

<低电阻区>

例如，区域1441及区域1442在导电膜1421及1423从金属氧化物1431及1432中抽出氧时形成。在高温下容易抽出氧。通过晶体管的制造工序中的几个加热工序，氧缺陷形成在区域1441及区域1442中。此外，因加热氢进入该氧缺陷部分而使区域1441及区域1442中的载流子浓度增加。其结果是，区域1441及1442的电阻降低。

《栅极绝缘膜》

绝缘膜1406优选包括相对介电常数高的绝缘体。例如，绝缘膜1406优选包括氧化镓、氧化铪、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物或者含有硅及铪的氧氮化物。

绝缘膜1406优选具有包含氧化硅或氧氮化硅与相对介电常数高的绝缘体的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过氧化硅或氧氮化硅与相对介电常数高的绝缘体组合，可以实现热稳定性高且相对介电常数高的叠层结构。例如，当氧化铝、氧化镓或氧化铪靠近金属氧化物1433时，能够抑制硅从氧化硅或氧氮化硅进入金属氧化物1432。

例如，当氧化硅或氧氮化硅靠近金属氧化物1433时，有时在氧化铝、氧化镓或氧化铪与氧化硅或氧氮化硅的界面处形成陷阱中心。该陷阱中心有时可以通过俘获电子而使晶体管的阈值电压向正方向漂移。

《层间绝缘膜及保护绝缘膜》

绝缘膜1405优选包括相对介电常数低的绝缘体。例如，绝缘膜1405优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅或树脂等。或者，绝缘膜1405优选具有包含氧化硅或氧氮化硅与树脂的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过氧化硅或氧氮化硅与树脂组合，可以实现热稳定性高且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸等。

绝缘膜1407具有能够阻挡氧、氢、水、碱金属和碱土金属等的功能。通过设置绝缘膜1407，能够防止氧从金属氧化物1430扩散到外部，并且能够防止氢或水等从外部进入金属氧化物1430中。

作为绝缘膜1407，例如可以使用氮化物绝缘膜。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝或氮氧化铝等形成。另外，也可以设置对氧、氢及水等具有阻挡效果的氧化物绝缘膜代替氮化物绝缘膜。氧化物绝缘膜使用氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜及氧氮化铪膜等形成。

作为绝缘膜1407优选使用氧化铝膜，因为其不使氢、水分等杂质及氧透过的阻挡效果高。

例如当利用溅射法或CVD法使用含有氧的等离子体的方法形成绝缘膜1407时，能够对绝缘膜1405及1406的侧面及顶面添加氧。此外，优选在形成绝缘膜1407之后的任意时序进行第二加热处理。通过第二加热处理，添加到绝缘膜1405及1406的氧扩散到绝缘膜中并到达金属氧化物1430，由此可以减少金属氧化物1430的氧缺陷。

在图21A及图21B的示意图中，在形成绝缘膜1407时，添加到绝缘膜1405及1406的氧通过第二加热处理扩散到绝缘膜中并到达金属氧化物1430。在图21A中，以箭头表示图19B的截面图中的扩散的氧。同样地，在图21B中，以箭头表示图19C的截面图中的扩散的氧。

如图21A及图21B所示，添加到绝缘膜1406的侧面的氧扩散到绝缘膜1406的内部并到达金属氧化物1430。另外，包含过剩氧的区域1461、区域1462及区域1463可能会形成在绝缘膜1407与1405的界面附近。区域1461至区域1463所包含的氧经由绝缘膜1405及1404到达金属氧化物1430。在绝缘膜1405包含氧化硅且绝缘膜1407包含氧化铝的情况下，硅、铝及氧的混合层有时形成在区域1461至区域1463中。

绝缘膜1407具有阻挡氧且防止氧扩散到绝缘膜1407的上方的功能。绝缘膜1403也具有阻挡氧且防止氧扩散到绝缘膜1403的下方的功能。

另外，在添加到绝缘膜1405及1406的氧可以扩散到金属氧化物1430的温度下进行第二加热处理即可。例如，第二加热处理也可以参照关于第一加热处理的记载。或者，第二加热处理的温度优选低于第一加热处理。第一加热处理的温度比第二加热处理的温度低20℃以上且150℃以下，优选为40℃以上且100℃以下。由此，可以抑制过多的氧从绝缘膜1404被释放。注意，若各层的成膜时的加热能够兼作与第二加热处理同等的加热处理，则无需进行第二加热处理。

如上所述，通过绝缘膜1407的成膜及第二加热处理，可以从上方和下方对金属氧化物1430供应氧。

此外，也可以通过作为绝缘膜1407形成In-M-Zn氧化物等包含氧化铟的膜来对绝缘膜1405及1406添加氧。

作为绝缘膜1408，可以使用包含选自氧化铝、氮氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽等中的一种以上的材料的绝缘体。或者，作为绝缘膜1408也可以使用聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂、硅氧烷树脂、环氧树脂或酚醛树脂等树脂。绝缘膜1408也可以是包含上述材料中的任一个的叠层。

<晶体管的结构实例2>

图19A至图19C所示的晶体管1400a也可以省略导电膜1414、绝缘膜1402及绝缘膜1403。图22A至图22C示出该情况的例子。

图22A至图22C是晶体管1400b的俯视图及截面图。图22A是俯视图。图22B是沿图22A所示的点划线A1-A2的截面图，图22C是沿图22A所示的点划线A3-A4的截面图。注意，为了明确起见，在图22A的俯视图中，省略一些构成要素。注意，有时将点划线A1-A2称为晶体管1400b的沟道长度方向，将点划线A3-A4称为晶体管1400b的沟道宽度方向。

在图19A至图19C所示的晶体管1400a中，也可以减薄导电膜1421及1423的与栅电极(导电膜1411至1413)重叠的部分的厚度。图23A至图23C示出该情况的例子。

图23A至图23C是晶体管1400c的俯视图及截面图。图23A是俯视图。图23B是沿图23A所示的点划线A1-A2的截面图，图23C是沿图23A所示的点划线A3-A4的截面图。注意，为了明确起见，在图23A的俯视图中，省略一些构成要素。注意，有时将点划线A1-A2称为晶体管1400c的沟道长度方向，将点划线A3-A4称为晶体管1400c的沟道宽度方向。

在图23B的晶体管1400c中，与栅电极重叠的部分的导电膜1421被减薄，导电膜1422覆盖导电膜1421。同样地，与栅电极重叠的部分的导电膜1423被减薄，导电膜1424覆盖导电膜1423。

通过使晶体管1400c具有如图23B所示的结构，可以增长栅电极与源电极之间或者栅电极与漏电极之间的距离。由此能够减少形成在栅电极与源电极及漏电极之间的寄生电容。其结果是，可以得到能够进行高速工作的晶体管。

<晶体管的结构实例3>

在图23A至图23C所示的晶体管1400c中，也可以在A3-A4方向上扩大金属氧化物1431及1432的宽度。图24A至图24C示出该情况的例子。

图24A至图24C是晶体管1400d的俯视图及截面图。图24A是俯视图。图24B是沿图24A所示的点划线A1-A2的截面图，图24C是沿图24A所示的点划线A3-A4的截面图。注意，为了明确起见，在图24A的俯视图中，省略一些构成要素。注意，有时将点划线A1-A2称为晶体管1400d的沟道长度方向，将点划线A3-A4称为晶体管1400d的沟道宽度方向。

通过使晶体管1400d具有图24A至图24C所示的结构，可以增大通态电流。

<晶体管的结构实例4>

在图23A至图23C所示的晶体管1400c中，也可以在A3-A4方向上设置由金属氧化物1431及1432构成的多个区域(鳍(fin))。图25A至图25C示出该情况的例子。

图25A至图25C是晶体管1400e的俯视图及截面图。图25A是俯视图。图25B是沿图25A所示的点划线A1-A2的截面图，图25C是沿图25A所示的点划线A3-A4的截面图。注意，为了明确起见，在图25A的俯视图中，省略一些构成要素。注意，有时将点划线A1-A2称为晶体管1400e的沟道长度方向，将点划线A3-A4称为晶体管1400e的沟道宽度方向。

晶体管1400e包括：由金属氧化物1431a及1432a构成的第一鳍；由金属氧化物1431b及1432b构成的第二鳍；以及由金属氧化物1431c及1432c构成的第三鳍。

在晶体管1400e中，栅电极围绕形成有沟道的金属氧化物1432a至1432c。由此可以对沟道整体施加栅极电场，而可以获得通态电流高的晶体管。

<晶体管的结构实例5>

图26A至图26D是晶体管1400f的俯视图及截面图。图26A是晶体管1400f的俯视图，图26B是沿图26A所示的点划线A1-A2的截面图，图26C是沿点划线A3-A4的截面图。注意，有时将点划线A1-A2称为沟道长度方向，将点划线A3-A4称为沟道宽度方向。与晶体管1400a等同样，晶体管1400f也具有s-channel结构。在晶体管1400f中，以接触于用作栅电极的导电膜1412的侧面的方式设置有绝缘膜1409。绝缘膜1409及导电膜1412由绝缘膜1408覆盖。绝缘膜1409被用作晶体管1400f的侧壁绝缘膜。与晶体管1400a同样，栅电极也可以为导电膜1411至1413的叠层。

绝缘膜1406及导电膜1412至少部分地与导电膜1414及金属氧化物1432重叠。导电膜1412的沟道长度方向的侧端部优选大致与绝缘膜1406的沟道长度方向的侧端部对齐。在此，绝缘膜1406被用作晶体管1400f的栅极绝缘膜，导电膜1412被用作晶体管1400f的栅电极，绝缘膜1409被用作晶体管1400f的侧壁绝缘膜。

金属氧化物1432包括隔着金属氧化物1433及绝缘膜1406重叠于导电膜1412的区域。金属氧化物1431的外缘优选大致与金属氧化物1432的外缘对齐，金属氧化物1433的外缘优选位于金属氧化物1431及1432的外缘的外侧。虽然金属氧化物1433的外缘位于金属氧化物1431的外缘的外侧，但是本实施方式所示的晶体管的形状不局限于此。例如，金属氧化物1431的外缘也可以位于金属氧化物1433的外缘的外侧，或者，金属氧化物1431的侧端部也可以大致与金属氧化物1433的侧端部对齐。

图26D示出图26B的局部放大图。如图26D所示，在金属氧化物1430中形成有区域1461a至1461e。区域1461b至1461e的掺杂剂浓度比区域1461a高，因此区域1461b至1461e的电阻比区域1461a低。再者，区域1461b及1461c的氢浓度比区域1461d及1461e高，因此区域1461b及1461c的电阻比区域1461d及1461e低。例如，区域1461a的掺杂剂浓度为区域1461b或1461c的最大掺杂剂浓度的5％以下、2％以下或1％以下。注意，也可以将掺杂剂换称为供体、受体、杂质或元素。

如图26D所示，在金属氧化物1430中，区域1461a大致与导电膜1412重叠，区域1461b至1461e是除了区域1461a之外的区域。在区域1461b及1461c中，金属氧化物1433的顶面与绝缘膜1407接触。在区域1461d及1461e中，金属氧化物1433的顶面与绝缘膜1409或1406接触。也就是说，如图26D所示，区域1461b与1461d的边界重叠于绝缘膜1407与1409的侧端部的边界。区域1461c与区域1461e的边界也是同样的。在此，区域1461d及1461e的一部分优选重叠于金属氧化物1432与导电膜1412彼此重叠的区域(沟道形成区)的一部分。例如，优选区域1461d及1461e的沟道长度方向的侧端部位于导电膜1412的内侧的距离d的位置。此时，绝缘膜1406的厚度t₁₄₀₆及距离d优选满足0.25t₄₀₆<d<t₄₀₆。

如此，在金属氧化物1430与导电膜1412重叠的区域的一部分中形成有区域1461d及1461e。由此，晶体管1400f的沟道形成区与低电阻区域1461d及1461e接触，在区域1461a与区域1461d及1461e的每一个之间没有形成高电阻的偏置(offset)区域，因此可以使晶体管1400f的通态电流增大。再者，通过以满足上述范围的方式形成区域1461d及1461e的沟道长度方向的侧端部，可以防止区域1461d及1461e过深地形成于沟道形成区中而使晶体管1400f不断地处于导通状态。

区域1461b至1461e通过离子注入法等离子掺杂处理形成。因此，如图26D所示，有时区域1461d及1461e离离金属氧化物1433的顶面越远，区域1461d及1461e的沟道长度方向的侧端部的位置越靠近金属氧化物1430的沟道长度方向的侧端部。此时，距离d为导电膜1412的沟道长度方向的侧端部与离导电膜1412的内部最近的区域1461d及1461e的沟道长度方向的各侧端部之间的距离。

在此情况下，例如有时金属氧化物1431中的区域1461d及1461e不与导电膜1412重叠。此时，金属氧化物1431或1432中的区域1461d及1461e中的至少一部分优选形成在与导电膜1412重叠的区域中。

另外，在金属氧化物1431、金属氧化物1432及金属氧化物1433与绝缘膜1407之间的界面附近优选形成低电阻区1451及1452。低电阻区1451及1452包含绝缘膜1407所含的元素中的至少一个。低电阻区1451及1452的一部分优选大致接触于金属氧化物1432与导电膜1412彼此重叠的区域(沟道形成区)或者重叠于该区域的一部分。

由于金属氧化物1433与绝缘膜1407接触的区域很大，所以低电阻区1451及1452容易形成在金属氧化物1433中。金属氧化物1433中的低电阻区1451和低电阻区1452以比金属氧化物1433中的其他区域(例如，金属氧化物1433的与导电膜1412重叠的区域)更高浓度包含包含于绝缘膜1407中的元素。

在区域1461b中形成有低电阻区1451，在区域1461c中形成有低电阻区1452。金属氧化物1430的理想结构为：添加元素的浓度最高的区域是低电阻区1451及1452，该浓度第二高的区域是区域1461b、区域1461c至区域1461e中的除了低电阻区1451及1452之外的区域，该浓度最低的区域是区域1461a。添加元素是指用来形成区域1461b及1461c的掺杂剂以及从绝缘膜1407添加到低电阻区1451及1452的元素。

注意，虽然在晶体管1400f中形成有低电阻区1451及1452，但是本实施方式所示的半导体装置不局限于此。例如，在区域1461b及1461c的电阻值充分低的情况下，不需要形成低电阻区1451及1452。

<晶体管的结构实例6>

图27A及图27B是晶体管1680的俯视图及截面图。图27A是俯视图，图27B为图27A所示的点划线A-B方向的截面图。注意，为了明确起见，在图27A及图27B中，放大、缩小或省略一些构成要素。另外，有时将点划线A-B方向称为沟道长度方向。

图27B所示的晶体管1680包括：用作第一栅极的导电膜1689；用作第二栅极的导电膜1688；半导体1682；用作源极和漏极的导电膜1683及导电膜1684；绝缘膜1681；绝缘膜1685；绝缘膜1686；以及绝缘膜1687。

导电膜1689位于绝缘表面上。导电膜1689与半导体1682隔着绝缘膜1681彼此重叠。此外，导电膜1688与半导体1682隔着绝缘膜1685、1686及1687彼此重叠。另外，导电膜1683及1684连接于半导体1682。

关于导电膜1689及导电膜1688的详细内容，可以参照图19A至图19C所示的导电膜1411至1414的记载。

可以对导电膜1689和1688供应不同的电位，也可以同时供应相同的电位。通过在晶体管1680中设置用作第二栅电极的导电膜1688，能够使阈值稳定。注意，导电膜1688根据情况也可以省略。

关于半导体1682的详细内容，可以参照图19A至图19C所示的金属氧化物1432的记载。半导体1682可以为单层或多个半导体层的叠层。

关于导电膜1683及1684的详细内容，可以参照图19A至图19C所示的导电膜1421至1424的记载。

关于绝缘膜1681的详细内容，可以参照图19A至图19C所示的绝缘膜1406的记载。

虽然在图27B中绝缘膜1685至1687依次层叠在半导体1682、导电膜1683及1684上，但是设置在半导体1682、导电膜1683及1684上的绝缘膜可以为单层或多个绝缘膜的叠层。

在作为半导体1682使用氧化物半导体的情况下，绝缘膜1686优选包含化学计量组成以上的氧且具有通过加热将氧的一部分供应到半导体1682的功能。注意，有时在将绝缘膜1686直接设置在半导体1682上时，在绝缘膜1686的成膜中半导体1682受到损伤。此时，如图27B所示，优选将绝缘膜1685设置在半导体1682与绝缘膜1686之间。绝缘膜1685优选为与绝缘膜1686相比更加透过氧且在形成绝缘膜1685时半导体1682受到的损伤小的绝缘膜。如果能够在抑制半导体1682受到的损伤的同时将绝缘膜1686直接形成在半导体1682上，则不一定必须设置绝缘膜1685。

例如，作为绝缘膜1685及1686，优选使用包含氧化硅或氧氮化硅的材料。或者，也可以使用金属氧化物，如氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪或氧氮化铪。

绝缘膜1687优选具有防止氧、氢、水扩散的阻挡效果。或者，绝缘膜1687优选具有防止氢及水扩散的阻挡效果。

绝缘膜的密度越高或者悬空键越少且在化学上越稳定，阻挡效果则越高。具有防止氧、氢及水扩散的阻挡效果的绝缘膜例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪或氧氮化铪形成。具有防止氢及水扩散的阻挡效果的绝缘膜例如可以使用氮化硅或氮氧化硅形成。

当绝缘膜1687具有防止水及氢等扩散的阻挡效果时，可以防止存在于面板内的树脂中或面板外部的水及氢等杂质进入半导体1682。当作为半导体1682使用氧化物半导体时，进入氧化物半导体的水或氢的一部分被用作电子施主(施体)，因此通过使用上述具有阻挡效果的绝缘膜1687，可以防止晶体管1680的阈值电压因施主的生成而漂移。

另外，当作为半导体1682使用氧化物半导体时，通过利用绝缘膜1687的阻挡氧扩散的效果，可以防止氧从氧化物半导体中扩散到外部。因此，可以降低在氧化物半导体中成为施主的氧缺陷，由此可以防止晶体管1680的阈值电压因施主的生成而漂移。

注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。

实施方式5

在本实施方式中，对能够适用于上述实施方式中说明的OS晶体管的氧化物半导体膜的结构进行说明。

<氧化物半导体的结构>

氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned and a-b-plane anchored crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。

从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体，有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。

一般而言，非晶结构具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序而不具有长程有序；等。

即，不能将稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面，a-like OS不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上，a-like OS在物性上接近于非晶氧化物半导体。

<CAAC-OS>

首先，说明CAAC-OS。

CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。

说明使用X射线衍射(XRD：X-Ray Diffraction)的CAAC-OS的分析。例如，当利用out-of-plane法分析包含分类为空间群R-3m的InGaZnO₄结晶的CAAC-OS的结构时，如图28A所示，在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO₄结晶的(009)面，由此可确认到在CAAC-OS中结晶具有c轴取向性，并且c轴朝向大致垂直于形成CAAC-OS膜的面(也称为被形成面)或CAAC-OS膜的顶面的方向。注意，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值起因于分类为空间群Fd-3m的结晶结构。因此，优选的是，在CAAC-OS中不出现2θ为36°附近的峰值。

另一方面，当利用从平行于被形成面的方向使X射线入射到CAAC-OS的in-plane法分析CAAC-OS的结构时，在2θ为56°附近出现峰值。该峰值来源于InGaZnO₄结晶的(110)面。并且，即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)，也如图28B所示的那样观察不到明确的峰值。另一方面，当对单晶InGaZnO₄将2θ固定为56°附近来进行φ扫描时，如图28C所示，观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。

接着，说明利用电子衍射分析的CAAC-OS。例如，当对包含InGaZnO₄结晶的CAAC-OS在平行于CAAC-OS的被形成面的方向上入射束径为300nm的电子束时，有可能出现图28D所示的衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于InGaZnO₄结晶的(009)面的斑点。因此，电子衍射也示出CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的被形成面或顶面的方向。另一方面，图28E示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。从图28E观察到环状的衍射图案。因此，使用束径为300nm的电子束的电子衍射也示出CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图28E中的第一环起因于InGaZnO₄结晶的(010)面和(100)面等。另外，可以认为图28E中的第二环起因于(110)面等。

另外，在利用透射电子显微镜(TEM：Transmission Electron Microscope)观察所获取的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，可以观察到多个颗粒。然而，即使在高分辨率TEM图像中，有时也观察不到颗粒与颗粒之间的明确的边界，即晶界(crystal grain boundary)。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。

图29A示出从大致平行于样品面的方向观察所获取的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(Spherical Aberration Corrector)功能得到高分辨率TEM图像。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等观察Cs校正高分辨率TEM图像。

从图29A可确认到其中金属原子排列为层状的颗粒。图47示出一个颗粒的尺寸为1nm以上或者3nm以上。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。另外，也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals：c轴取向纳米晶)的氧化物半导体。颗粒反映CAAC-OS膜的被形成面或顶面的凸凹并平行于CAAC-OS膜的被形成面或顶面。

另外，图29B及图29C示出从大致垂直于样品面的方向观察所获取的CAAC-OS的平面的Cs校正高分辨率TEM图像。图29D及图29E是通过对图29B及图29C进行图像处理得到的图像。下面说明图像处理的方法。首先，通过对图29B进行快速傅里叶变换(FFT：FastFourier Transform)处理，获取FFT图像。接着，以保留所获取的FFT图像中的离原点2.8nm^-1至5.0nm^-1的范围的方式进行掩模处理。在进行掩模处理之后，对FFT图像进行快速傅立叶逆变换(IFFT：Inverse Fast Fourier Transform)处理而获取经过处理的图像。将所获取的图像称为FFT滤波图像。FFT滤波图像是从Cs校正高分辨率TEM图像中提取出周期分量的图像，其示出晶格排列。

在图29D中，以虚线示出晶格排列被打乱的部分。由虚线围绕的区域是一个颗粒。并且，以虚线示出的部分是颗粒与颗粒的联结部。虚线呈现六角形，由此可知颗粒为六角形。注意，颗粒的形状并不局限于正六角形，不是正六角形的情况较多。

在图29E中，以点线示出晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分，以虚线示出晶格排列的方向变化。在点线附近也无法确认到明确的晶界。当以点线附近的晶格点为中心连接周围的晶格点时，可以形成畸变的六角形、五角形和/或七角形等。即，可知通过使晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：在a-b面方向上的原子排列的低密度或因金属元素的取代而使原子间的键合距离产生变化等。

如上所示，CAAC-OS具有c轴取向性，其多个颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此，也可以将CAAC-OS称为具有CAA(c-axis-aligned a-b-plane-anchored)结晶的氧化物半导体。

CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质及缺陷(氧缺陷等)少的氧化物半导体。

此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比包含在氧化物半导体中的金属元素强的元素(硅等)会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。

当氧化物半导体包含杂质或缺陷时，其特性有时因光或热等会发生变动。例如，包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。例如，氧化物半导体中的氧缺陷有时会成为载流子陷阱或因俘获氢而成为载流子发生源。

杂质及氧缺陷少的CAAC-OS是载流子密度低的氧化物半导体(具体而言，小于8×10¹¹/cm³，优选小于1×10¹¹/cm³，更优选小于1×10¹⁰/cm³，且是1×10^-9/cm³以上)。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即，可以说CAAC-OS是具有稳定特性的氧化物半导体。

<nc-OS>

接着，对nc-OS进行说明。

说明使用XRD的nc-OS的分析。例如，当利用out-of-plane法分析nc-OS的结构时，不出现表示取向性的峰值。换言之，nc-OS的结晶不具有取向性。

另外，例如，当在平行于被形成面的方向上使束径为50nm的电子束入射到包含InGaZnO₄结晶的薄片化的nc-OS的34nm厚的区域时，观察到如图30A所示的环状衍射图案(纳米束电子衍射图案)。另外，图30B示出将束径为1nm的电子束入射到相同的样品时的衍射图案。从图30B观察到环状区域内的多个斑点。因此，nc-OS在入射束径为50nm的电子束时观察不到秩序性，但是在入射束径为1nm的电子束时确认到秩序性。

另外，当使束径为1nm的电子束入射到厚度小于10nm的区域时，如图30C所示，有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知，nc-OS在厚度小于10nm的范围内包含秩序性高的区域，即结晶。注意，因为结晶朝向各种各样的方向，所以有时观察不到有规律性的电子衍射图案。

图30D示出从大致平行于被形成面的方向观察到的nc-OS的截面的Cs校正高分辨率TEM图像。在nc-OS的高分辨率TEM图像中有如由辅助线所示的部分那样能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多为1nm以上且10nm以下，尤其为1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(microcrystalline oxide semiconductor)。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。

如此，在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。

如上所述，由于在颗粒(纳米晶)之间结晶取向没有规律性，所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals：无取向纳米晶)的氧化物半导体。

nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度容易比a-like OS或非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间没有晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。

<a-like OS>

a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。

图31A和图31B示出a-like OS的高分辨率截面TEM图像。图31A示出电子照射开始时的a-like OS的高分辨率截面TEM图像。图31B示出照射4.3×10⁸e^-/nm²的电子(e^-)之后的a-like OS的高分辨率截面TEM图像。由图31A和图31B可知，a-like OS从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。另外，可知明亮区域的形状在照射电子之后变化。明亮区域被估计为空洞或低密度区域。

由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子照射所导致的结构变化。

作为样品，准备a-like OS、nc-OS和CAAC-OS。每个样品都是In-Ga-Zn氧化物。

首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知，每个样品都具有结晶部。

已知InGaZnO₄结晶的单位晶格具有所包括的三个In-O层和六个Ga-Zn-O层共计九个层在c轴方向上层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)几乎相等，由结晶结构分析求出其值为0.29nm。由此，在下面可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作InGaZnO₄结晶部。晶格条纹对应于InGaZnO₄结晶的a-b面。

图32示出各样品的结晶部(22至30处)的平均尺寸的变化。注意，结晶部尺寸对应于上述晶格条纹的长度。由图32可知，在所获得的TEM图像中在a-like OS中，结晶部根据电子的累积照射量逐渐变大。由图32可知，在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e^-)的累积照射量为4.2×10⁸e^-/nm²时生长到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×10⁸e^-/nm²的范围内，结晶部的尺寸都没有变化。由图32可知，无论电子的累积照射量如何，nc-OS及CAAC-OS的结晶部尺寸分别为1.3nm左右及1.8nm左右。此外，使用日立透射电子显微镜H-9000NAR进行电子束照射及TEM的观察。作为电子束照射条件，加速电压为300kV；电流密度为6.7×10⁵e^-/(nm²·s)；照射区域的直径为230nm。

如此，有时电子照射引起a-like OS中的结晶部的生长。另一方面，在nc-OS和CAAC-OS中，电子照射不容易所引起的结晶部的生长。也就是说，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。

此外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体而言，a-like OS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。

例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO₄的密度为6.357g/cm³。因此，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm³以上且小于5.9g/cm³。另外，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm³以上且小于6.3g/cm³。

注意，当不存在相同组成的单晶氧化物半导体时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出相当于所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。

如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。

(关于本说明书等的记载的附记)

下面，对上述实施方式及实施方式中的各结构的说明附加注释。

<关于实施方式中所示的本发明的一个方式的附记>

各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个实施方式中示出多个结构实例时，可以适当地组合结构实例。

另外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和/或另一个或多个其他实施方式中说明的内容(或其一部分)。

注意，实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。

另外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和/或另一个或多个其他实施方式中示出的附图(或其一部分)组合，可以构成更多图。

<关于附图的说明的附记>

在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，表示配置的词句不局限于本说明书中所示的记载，根据情况可以适当地更换表达方式。

此外，“上”或“下”这样的用语不限定构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，当记载为“绝缘层A上的电极B”时，不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括绝缘层A与电极B之间包括其他构成要素的情况。

在本说明书等的方框图中，根据功能对构成要素进行分类并以彼此独立的方框表示该构成要素。然而，在实际的电路等中难以根据功能分类构成要素，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的方框不需要必须示出说明书中说明的构成要素，而可以根据情况适当地更换表达方式。

在附图中，为便于清楚地说明，有时以任意尺寸表示大小、层的厚度或区域。因此，大小、层的厚度或区域不一定限定于上述尺寸。附图是为了明确起见而示意性地示出的，本发明的一个方式不局限于附图所示的形状或数值等。例如，可以包括噪声或定时偏差等所引起的信号、电压或电流的不均匀等。

<关于可以改称的记载的附记>

在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)及“源极和漏极中的另一个”(第二电极或第二端子)的词语。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等而互换的缘故。可以将晶体管的源极和漏极根据情况适当地改称为源极(漏极)端子、源极(漏极)电极等。

注意，在本说明书等中，“电极”或“布线”这样的词语不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”这样的词语还包括多个“电极”或“布线”被形成为一体的情况等。

另外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与参考电位之间的电位差，例如在参考电位为接地电压时，可以将“电压”换称为“电位”。接地电位不一定意味着0V。注意，电位是相对的，对布线等供应的电位有时根据参考电位而变化。

在本说明书等中，根据情况或状态，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。

<关于词句的定义的附记>

下面，对上述实施方式中没有涉及到的词句的定义进行说明。

《开关》

在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。

例如，可以使用电开关或机械开关等。换言之，只要是可以控制电流的元件就可以将任何元件用作开关，而不局限于特定的开关。

电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路。

当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源极与漏极在电性上短路的状态。另外，晶体管的“关闭状态”是指晶体管的源极与漏极在电性上断开的状态。当仅将晶体管用作开关时，对晶体管的极性(导电型)没有特别的限制。

作为机械开关的一个例子，可以举出像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。

《沟道长度》

在本说明书等中，例如，沟道长度是指在晶体管的俯视图中，半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅极重叠的区域或者形成沟道的区域中的源极和漏极之间的距离。

另外，在一个晶体管中，沟道长度不一定在所有的区域中为相同的值。换言之，一个晶体管的沟道长度有时不局限于一个值。因此，在本说明书中，沟道长度是形成有沟道的区域中的任一个值、最大值、最小值或平均值。

《沟道宽度》

在本说明书等中，例如，沟道宽度是指半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极重叠的区域、或者形成有沟道的区域中的源极和漏极相对的部分的长度。

另外，在一个晶体管中，沟道宽度不一定在所有区域中都是相同的值。换言之，一个晶体管的沟道宽度有时不局限于一个值。因此，在本说明书中，沟道宽度是形成有沟道的区域中的任一个值、最大值、最小值或平均值。

另外，根据晶体管的结构，有时实际上形成有沟道的区域中的沟道宽度(下面称为实效沟道宽度)不同于晶体管的俯视图所示的沟道宽度(下面称为视在沟道宽度)。例如，在具有立体结构的晶体管中，有时因为实效沟道宽度大于晶体管的俯视图所示的视在沟道宽度，所以不能忽略其影响。例如，在具有微型且立体结构的晶体管中，有时形成在半导体侧面的沟道区的比例大。在此情况下，实际上形成有沟道的实效沟道宽度大于俯视图所示的视在沟道宽度。

在具有立体结构的晶体管中，有时难以通过实测来估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要假设半导体的形状是已知的。因此，当不确定半导体的形状时，难以正确地测定实效沟道宽度。

因此，在本说明书中，有时将在晶体管的俯视图中半导体与栅电极重叠的区域中的源极与漏极相对的部分的长度，即视在沟道宽度称为“围绕沟道宽度(SCW：SurroundedChannel Width)”。此外，在本说明书中，在简单地表示“沟道宽度”时，有时是指围绕沟道宽度或视在沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效沟道宽度。注意，通过取得截面TEM图像等并对该图像进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、视在沟道宽度、围绕沟道宽度等的值。

另外，在通过计算求得晶体管的场效应迁移率或每个沟道宽度的电流值等时，有时使用围绕沟道宽度进行计算。在此情况下，该求得的值有时不同于使用实效沟道宽度计算求得的值。

《连接》

在本说明书等中，“A与B彼此连接”除了包括A与B直接彼此连接的情况以外，还包括A与B彼此电连接的情况。在此，“A与B电连接”是指当在A与B之间存在具有某种电作用的对象物时，能够在A和B之间进行电信号的交换。

符号说明

A1-A2：点划线，A3-A4：点划线，C0：电容器，C1：电容器，MUL1：乘法电路，MUL2：乘法电路，MUL3：乘法电路，MUL4：乘法电路，Tr01：晶体管，Tr08：晶体管，Tr11：晶体管，Tr14：晶体管，Tr15：晶体管，Tr16：晶体管，Tr17：晶体管，10：图像数据，11：三角形，12：圆，20：图像数据，30：图像数据，31：区域，40：图像数据，41：区域，100：模块，101：放大器，102：选择电路，103：差分放大器，104：开关，105：电阻器，106：单位增益缓冲器，107：放大电路，108：缓冲器，111：差分放大器，112：开关，113：电阻器，114：选择电路，115：差分放大器，116：开关，117：电阻器，121：运算放大器，122：运算放大器，500：广播系统，510：摄像机，511：收发器，512：接收器，513：显示装置，520：图像传感器，521：图像处理器，522：编码器，523：调制器，525：解调器，526：译码器，527：图像处理器，528：显示部，540：Raw数据，541：视频数据，542：编码数据，543：广播信号，544：视频数据，545：数据信号，551：数据流，552：数据流，553：数据流，560：TV，561：广播电台，562：人造卫星，563：电波塔，564：天线，565：天线，566A：电波，566B：电波，567A：电波，567B：电波，571：接收器，572：无线发射器，573：无线发射器，574：接收器，575：连接器部，591：电路，591a：帧间预测电路，591b：运动补偿预测电路，591c：DCT电路，592：电路，593：电路，593a：LDPC编码电路，593b：认证处理电路，593c：加扰器，594：电路，600：救护车，601：医疗机构，602：医疗机构，605：高速网络，610：摄像机，611：编码器，612：通信装置，615：视频数据，616：视频数据，620：通信装置，621：译码器，623：显示装置，1400a：晶体管，1400b：晶体管，1400c：晶体管，1400d：晶体管，1400e：晶体管，1400f：晶体管，1401：绝缘膜，1402：绝缘膜，1403：绝缘膜，1404：绝缘膜，1405：绝缘膜，1406：绝缘膜，1407：绝缘膜，1408：绝缘膜，1409：绝缘膜，1411：导电膜，1412：导电膜，1413：导电膜，1414：导电膜，1421：导电膜，1422：导电膜，1423：导电膜，1424：导电膜，1430：金属氧化物，1431：金属氧化物，1431a：金属氧化物，1431b：金属氧化物，1431c：金属氧化物，1432：金属氧化物，1432a：金属氧化物，1432b：金属氧化物，1432c：金属氧化物，1433：金属氧化物，1441：区域，1442：区域，1450：衬底，1451：低电阻区，1452：低电阻区，1461：区域，1461a：区域，1461b：区域，1461c：区域，1461d：区域，1461e：区域，1462：区域，1463：区域，1680：晶体管，1681：绝缘膜，1682：半导体，1683：导电膜，1684：导电膜，1685：绝缘膜，1686：绝缘膜，1687：绝缘膜，1688：导电膜，1689：导电膜。

本申请基于2015年10月23日提交到日本专利局的日本专利申请No.2015-208505及2015年11月24日提交到日本专利局的日本专利申请No.2015-228425，通过引用将其完整内容并入在此。

Claims

1.一种模块，包括：

第一电路；

第二电路；以及

第三电路，

其中，所述第一电路具有放大第一信号且将所述被放大的第一信号输出到所述第二电路的第一功能以及将所述第一信号从电流转换为电压、放大所述被转换的第一信号而且将所述被放大的第一信号输出到其他的模块的第二功能，

所述第二电路包括构成为改变对应于所述第一电路之间的连接强度的数据的第一乘法电路、构成为储存所述被改变的数据的模拟存储器以及构成为输出第二信号的第二乘法电路，该第二信号对应于根据所述被改变的数据进行加权的所述被放大的第一信号，

所述第三电路构成为将所述第二信号从电流转换为电压且将所述被转换的第二信号输出到外部，

并且，所述模拟存储器包括在沟道形成区中包含氧化物半导体的晶体管。

2.根据权利要求1所述的模块，

其中所述第一电路是神经元电路。

3.根据权利要求1所述的模块，

其中所述第二电路是突触电路。

4.根据权利要求1所述的模块，

其中所述第三电路是误差电路。

5.一种包括权利要求1所述的模块的电子设备，还包括：

构成为对视频数据进行编码的编码器，

其中，所述视频数据包括第一视频数据及第二视频数据，

并且，当所述第一视频数据及所述第二视频数据被输入到所述模块时，所述模块对所述第一视频数据与所述第二视频数据进行比较，当所述第一视频数据与所述第二视频数据一致时，所述模块获得从所述第一视频数据到所述第二视频数据的运动向量。

6.一种模块，包括：

神经元电路；

突触电路；以及

误差电路，

其中，所述突触电路包括构成为改变对应于所述神经元电路之间的连接强度的数据的第一乘法电路、构成为储存所述被改变的数据的模拟存储器以及构成为输出第二信号的第二乘法电路，该第二信号对应于根据所述被改变的数据进行加权的所述被放大的第一信号，

7.根据权利要求6所述的模块，

其中所述神经元电路包括构成为选择将所述神经元电路是用作输入神经元电路还是用作隐藏神经元电路的第一选择电路，

当所述神经元电路被用作所述输入神经元电路时，所述神经元电路构成为放大输入信号且将所述被放大的输入信号输出到所述突触电路，

并且当所述神经元电路被用作所述隐藏神经元电路时，所述神经元电路构成为将所述输入信号从电流转换为电压、放大所述被转换的输入信号而且将所述被放大的输入信号输出到其他的突触电路。

8.根据权利要求6所述的模块，

其中所述误差电路包括构成为选择将所述误差电路是用作输出神经元电路还是用作隐藏误差电路的第二选择电路，

当所述误差电路被用作所述输出神经元电路时，所述误差电路构成为将从所述突触电路输出的所述电流转换到电压且将所述被转换的电压输出到其他的模块，

并且当所述误差电路被用作所述隐藏误差电路时，所述误差电路构成为进行监督信号与参考信号的差分信号及所述被转换的电压的微分系数的乘法。