JP2020188464A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2020188464A
JP2020188464A JP2020114728A JP2020114728A JP2020188464A JP 2020188464 A JP2020188464 A JP 2020188464A JP 2020114728 A JP2020114728 A JP 2020114728A JP 2020114728 A JP2020114728 A JP 2020114728A JP 2020188464 A JP2020188464 A JP 2020188464A
Authority
JP
Japan
Prior art keywords
transistor
circuit
oxide semiconductor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020114728A
Other languages
English (en)
Other versions
JP7004469B2 (ja
Inventor
佑樹 岡本
Yuki Okamoto
佑樹 岡本
誠一 米田
Seiichi Yoneda
誠一 米田
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020188464A publication Critical patent/JP2020188464A/ja
Application granted granted Critical
Publication of JP7004469B2 publication Critical patent/JP7004469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14696—The active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/147—Scene change detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】低消費電力の撮像装置を提供する。【解決手段】マトリクス状に配置された複数の画素と、第１の回路と、第２の回路と、第３の回路と、第４の回路と、を有する撮像装置であって、第１の回路は、アナログ信号をデジタル信号に変換する機能を有し、第２の回路は、第１のフレームの画像データと第２のフレームの画像データとの差分を検出する機能を有し、第３の回路は、クロック信号の周波数を制御する機能を有し、第４の回路は、複数の周波数のクロック信号を生成する機能を有する。【選択図】図１

Description

本発明の一態様は、撮像装置およびその動作方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を
一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
トランジスタに適用可能な半導体材料として酸化物半導体が注目されている。例えば、酸
化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジス
タを作製する技術が開示されている（特許文献１および特許文献２参照）。
また、酸化物半導体を有するトランジスタを画素回路の一部に用いる構成の撮像装置が特
許文献３に開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９７１１号公報
撮像装置の応用機器の一例として監視カメラシステムが知られている。監視カメラシステ
ムは長時間連続して動画撮像などを行うため、消費電力が膨大となる。また、撮像データ
を保存する機器として高価な大容量の記憶装置が必要となる。
変化がないとみなせる環境下において、固定された監視カメラで静止している被写体を撮
像する場合、その撮像データはフレーム間でほとんど差異はない。つまり、平穏時におい
ては同じ撮像データを長時間取り続けていることになる。
このような場合では、画像の変化の有無を検知して必要な期間だけ撮像を行うことが望ま
れる。このような機能を有する撮像装置を用いることで、別途センサなどを併用すること
なく監視カメラシステムを低消費電力化することができる。また、監視カメラシステムに
安価な小容量の記憶装置を用いることができる。
したがって、本発明の一態様では、低消費電力の撮像装置を提供することを目的の一つと
する。または、画像の変化の有無を検知することのできる撮像装置を提供することを目的
の一つとする。または、画像に変化がないときにクロック周波数を低下させる撮像装置を
提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的
の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとする。また
は、低照度下で撮像することができる撮像装置を提供することを目的の一つとする。また
は、ダイナミックレンジの広い撮像装置を提供することを目的の一つとする。または、広
い温度範囲において使用可能な撮像装置を提供することを目的の一つとする。または、高
開口率の撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を
提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の
一つとする。または、新規な半導体装置などを提供することを目的の一つとする。または
、上記撮像装置の動作方法を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、フレーム間の差分検出を行う期間にクロック周波数を低減させる撮像
装置に関する。
本発明の一態様は、画素と、第１の回路と、第２の回路と、第３の回路と、第４の回路と
、を有する撮像装置であって、画素は第１の回路と電気的に接続され、第１の回路は第２
の回路と電気的に接続され、第２の回路は第３の回路と電気的に接続され、第３の回路は
第４の回路と電気的に接続され、第４の回路は第１の回路と電気的に接続され、第１の回
路は、アナログ信号をデジタル信号に変換する機能を有し、第２の回路は、第１のフレー
ムの画像データと第２のフレームの画像データとの差分を検出する機能を有し、第３の回
路は、クロック信号の周波数を制御する機能を有し、第４の回路は、複数の周波数のクロ
ック信号を生成する機能を有することを特徴とする撮像装置である。
第１の回路は、カウンター回路を有し、カウンター回路は出力ビット数に対応する複数の
出力端子を有し、第２の回路は、第５の回路と、第６の回路と、を有し、第５の回路は、
第１の入力端子、第２の入力端子および第１の出力端子を有し、第５の回路は、第１の入
力端子に供給される論理信号に従って動作し、第５の回路は、第２の入力端子に供給され
た論理信号を保持する機能および第１の出力端子から出力する機能を有し、第６の回路は
、第３の入力端子、第４の入力端子および第２の出力端子を有し、第６の回路は、第３の
入力端子および第４の入力端子に供給される論理信号が同じ場合は第１の論理信号を第２
の出力端子から出力する機能を有し、第６の回路は、第３の入力端子および第４の入力端
子に供給される論理信号が異なる場合は第２の論理信号を第２の出力端子から出力する機
能を有し、第１の入力端子は、カウンター回路の上位ビットの出力端子と電気的に接続さ
れ、第１の出力端子は、第３の入力端子と電気的に接続され、第４の入力端子は、カウン
ター回路の下位ビットの出力端子と電気的に接続され、第２の出力端子は、第３の回路と
電気的に接続される構成とすることができる。
第４の回路は、第１乃至第４のトランジスタと、第７の回路と、を有し、第１のトランジ
スタのゲートは第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
第２のトランジスタのゲートは第４のトランジスタのソースまたはドレインの一方と電気
的に接続され、第３のトランジスタのソースまたはドレインの他方は第４のトランジスタ
のソースまたはドレインの他方と電気的に接続され、第７の回路は第５の入力端子と、第
６の入力端子と、第７の入力端子と、第８の入力端子と、第３の出力端子と、を有し、第
５の入力端子は、第１の電位を供給する配線と電気的に接続され、第６の入力端子は、第
１のトランジスタのソースまたはドレインと電気的に接続され、第７の入力端子は、第２
のトランジスタのソースまたはドレインと電気的に接続され、第８の入力端子は第３の出
力端子と電気的に接続され、第３の出力端子は第１の回路と電気的に接続され、第７の回
路は、インバータ回路と、第５のトランジスタと、第６のトランジスタと、を有し、イン
バータ回路の出力端子は第５のトランジスタのソースまたはドレインの一方と電気的に接
続され、インバータ回路の出力端子は第６のトランジスタのソースまたはドレインの一方
と電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、第６のトラ
ンジスタのソースまたはドレインの他方と電気的に接続され、インバータ回路の高電源電
位入力端子は第５の入力端子として機能し、第５のトランジスタのゲートは第６の入力端
子として機能し、第６のトランジスタのゲートは第７の入力端子として機能し、インバー
タ回路の入力端子は第８の入力端子として機能し、第５のトランジスタのソースまたはド
レインの他方および第６のトランジスタのソースまたはドレインの他方は第３の出力端子
として機能させることができる。
第４の回路において、第７の回路を３以上の奇数段で直列接続し、初段の第７の回路が有
する第８の入力端子が最終段の第７の回路が有する第３の出力端子と電気的に接続されて
いてもよい。
第４の回路において、第３および第４のトランジスタは活性層に酸化物半導体を有し、当
該酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
画素は、第７乃至第１０のトランジスタおよび光電変換素子を有し、光電変換素子の一方
の電極は、第７のトランジスタのソースまたはドレインの一方と電気的に接続され、第７
のトランジスタのソースまたはドレインの他方は、第８のトランジスタのソースまたはド
レインの一方と電気的に接続され、第７のトランジスタのソースまたはドレインの他方は
、容量素子の一方の電極と電気的に接続され、第７のトランジスタのソースまたはドレイ
ンの他方は、第９のトランジスタのゲートと電気的に接続され、第９のトランジスタのソ
ースまたはドレインの一方は、第１０のトランジスタのソースまたはドレインの一方と電
気的に接続されている構成とすることができる。
また、第７のトランジスタ乃至第１０のトランジスタは、活性層に酸化物半導体を有し、
酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
また、光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を用いることがで
きる。例えば、セレンとしては非晶質セレンまたは結晶セレンを用いることができる。
また、本発明の他の一態様は、第１のステップで、第１のクロック信号をＡ／Ｄ変換回路
に供給し、第２のステップで、第１のフレームを撮像し、撮像したアナログデータをＡ／
Ｄ変換回路でデジタルデータに変換し、第３のステップで、第１のフレームの最上位ビッ
トデータを比較回路に格納し、第４のステップで、第２のクロック信号をＡ／Ｄ変換回路
に供給し、第５のステップで、第２のフレームを撮像し、撮像したアナログデータをＡ／
Ｄ変換回路でデジタルデータに変換し、第６のステップで、第２のフレームの最下位ビッ
トデータを比較回路に伝送し、第７のステップで、比較回路において第１のフレームの最
上位ビットデータの論理信号と第２のフレームの最下位ビットデータの論理信号が同一か
否かを比較し、二つの論理信号が同一である場合は第１のステップに戻り、二つの論理信
号が異なる場合は第５のステップに戻る動作を上記順序で行うことを特徴とする撮像装置
の動作方法である。
上記Ａ／Ｄ変換回路をｋビット（ｋは自然数）であり、第１のクロック信号の周波数をｆ
１、第２のクロック信号の周波数をｆ２としたとき、ｆ２＝ｆ１／２（ｋ−１）とするこ
とができる。
本発明の一態様を用いることで、低消費電力の撮像装置を提供することができる。または
、画像の変化の有無を検知することのできる撮像装置を提供することができる。または、
画像に変化がないときにクロック周波数を低下させる撮像装置を提供することができる。
または、解像度の高い撮像装置を提供することができる。または、集積度の高い撮像装置
を提供することができる。または、低照度下で撮像することができる撮像装置を提供する
ことができる。または、ダイナミックレンジの広い撮像装置を提供することができる。ま
たは、広い温度範囲において使用可能な撮像装置を提供することができる。または、高開
口率の撮像装置を提供することができる。または、信頼性の高い撮像装置を提供すること
ができる。または、新規な撮像装置などを提供することができる。または、新規な半導体
装置などを提供することができる。または、上記撮像装置の動作方法を提供することがで
きる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
撮像装置を説明するブロック図。 画素を説明する回路図。 比較回路を説明するブロック図。 ラッチ回路を説明する回路図。 排他的論理和回路を説明する回路図。 電圧制御発振器を説明する回路図。 電圧制御発振器の動作を説明するタイミングチャート。 電圧制御発振器を説明する回路図。 Ａ／Ｄ変換回路を説明する回路図。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 画素を説明する回路図。 画素を説明する回路図。 画素を説明する回路図。 撮像装置の構成を説明する図。 撮像装置の構成を説明する断面図。 ローリングシャッタ方式およびグローバルシャッタ方式の動作を説明する図。 光電変換素子の接続形態を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図および回路図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。 撮像装置の動作方法を説明するフローチャート。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、Ａ／Ｄ変換回路、ガンマ補正回路など）、電位レベル変換回路（
電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など
）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来
る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生
成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能で
ある。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信
号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、Ｘと
Ｙとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、Ｘと
Ｙとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大き
さによって大きさが決定される。したがって、「接地」「ＧＮＤ」「グラウンド」などと
記載されている場合であっても、必ずしも、電位が０ボルトであるとは限らないものとす
る。例えば、回路で最も低い電位を基準として、「接地」や「ＧＮＤ」を定義する場合も
ある。または、回路で中間くらいの電位を基準として、「接地」や「ＧＮＤ」を定義する
場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定されるこ
ととなる。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様の撮像装置は基準フレームの上位ビットデータと、比較フレームの下位ビ
ットデータとを比較して差分を検出する機能を有する。当該差分検出期間はＡ／Ｄ変換回
路に供給するクロック信号（ＣＬＫ）の周波数を低くし、差分が検出されるとクロック信
号（ＣＬＫ）の周波数を高くして新たなフレームの撮像を行うことができる。なお、本明
細書では、基準となる画像を取得するために撮像したフレームを基準フレーム、差分検出
期間中に撮像するフレームを比較フレームという。
例えば、監視カメラなどで撮像する場合において、初期に撮像した画像に対して変化が生
じるまで新たな画像の取得は行わず、その間は周波数の低いクロック信号（ＣＬＫ）でＡ
／Ｄ変換回路を動作させることができる。したがって、消費電力を低減させることができ
る。
図１は、本発明の一態様の撮像装置を説明する図である。当該撮像装置は、マトリクス状
に配列された画素２０を有する画素アレイ２１と、画素２０を駆動する機能を有する回路
２２（ロードライバ）と、画素２０から出力されるアナログ信号をデジタル変換する機能
を有する回路２３（Ａ／Ｄ変換回路）と、回路２３で変換されたデータを選択して読み出
す機能を有する回路２４（カラムドライバ）と、フレーム間の差分を検出する機能を有す
る回路２５と、回路２３に供給するクロック信号（ＣＬＫ）の周波数を制御する機能を有
する回路２６と、複数の周波数のクロック信号を生成し回路２３に供給する機能を有する
回路２７と、入力された信号を増幅する機能を有するバッファ回路３１と、を有する。な
お、バッファ回路３１を設けない構成とすることもできる。
上記要素の接続形態を説明する。画素２０は行毎に同一の配線を介して回路２２と電気的
に接続される。また、画素２０は列毎に配線９１（ＯＵＴ１）を介して回路２３と電気的
に接続される。また、回路２３は回路２４および回路２５と電気的に接続され、回路２５
は回路２６と電気的に接続され、回路２６は回路２７と電気的に接続され、回路２７は回
路２３と電気的に接続される。また、回路２３はバッファ回路３１の入力端子と電気的に
接続され、バッファ回路３１の出力端子は配線９３（ＯＵＴ３）と電気的に接続される。
画素２０は、図２に示す回路構成とすることができる。画素２０において、光電変換素子
ＰＤの一方の電極は、トランジスタ４７のソース電極またはドレイン電極の一方と電気的
に接続される。トランジスタ４７のソース電極またはドレイン電極の他方は、トランジス
タ４８のソース電極またはドレイン電極の一方と電気的に接続される。トランジスタ４７
のソース電極またはドレイン電極の他方は、容量素子Ｃ１の一方の電極と電気的に接続さ
れる。トランジスタ４７のソース電極またはドレイン電極の他方は、トランジスタ４９の
ゲート電極と電気的に接続される。トランジスタ４９のソース電極またはドレイン電極の
一方は、トランジスタ５０のソース電極またはドレイン電極の一方と電気的に接続される
。なお、図２に示す画素２０の回路構成は一例であり、光の強度に応じて出力電流または
出力電圧を制御することができれば他の回路構成であってもよい。
光電変換素子ＰＤの他方の電極は、配線７１（ＶＰＤ）に電気的に接続される。トランジ
スタ４８のソース電極またはドレイン電極の他方は、配線７２（ＶＰＲ）に電気的に接続
される。容量素子Ｃ１の他方の電極は、配線７３（ＶＣ）に電気的に接続される。トラン
ジスタ４９のソース電極またはドレイン電極の他方は、配線７４（ＶＯ）に電気的に接続
される。トランジスタ５０のソース電極またはドレイン電極の他方は、配線９１（ＯＵＴ
１）に電気的に接続される。
配線７１（ＶＰＤ）、配線７２（ＶＰＲ）、配線７３（ＶＣ）、および配線７４（ＶＯ）
は、電源線としての機能を有することができる。例えば、配線７１（ＶＰＤ）および配線
７３（ＶＣ）は、低電源電位線として機能させることができる。配線７２（ＶＰＲ）およ
び配線７４（ＶＯ）は、高電源電位線として機能させることができる。
トランジスタ４７のゲート電極は、配線６１（ＴＸ）と電気的に接続される。トランジス
タ４８のゲート電極は、配線６２（ＰＲ）と電気的に接続される。トランジスタ５０のゲ
ート電極は、配線６３（ＳＥ）と電気的に接続される。
配線６１（ＴＸ）、配線６２（ＰＲ）および配線６３（ＳＥ）は、トランジスタのオンオ
フを制御する信号線として機能させることができる。
トランジスタ４７は、光電変換素子ＰＤの出力に応じてノードＮＤ０の電位を制御するた
めの転送トランジスタとして機能させることができる。トランジスタ４８は、ノードＮＤ
０の電位を初期化するリセットトランジスタとして機能させることができる。トランジス
タ４９は、ノードＮＤ０の電位に応じた出力を行う増幅トランジスタとして機能させるこ
とができる。トランジスタ５０は、画素２０を選択する選択トランジスタとして機能させ
ることができる。
なお、上述した画素２０の構成は一例であり、一部の回路、一部のトランジスタ、一部の
容量素子、または一部の配線等が含まれない場合もある。または、上述した構成に含まれ
ない回路、トランジスタ、容量素子、配線等が含まれる場合もある。また、一部の配線の
接続形態が上述した構成とは異なる場合もある。また、配線９１（ＯＵＴ１）には、配線
９１（ＯＵＴ１）に適切な信号電位を出力するための電流源トランジスタを有する読み出
し回路を接続してもよい。
画素２０の動作の一例は次の通りである。ここで、配線７２（ＶＰＲ）および配線７４（
ＶＯ）を高電位、配線７１（ＶＰＤ）および配線７３（ＶＣ）を低電位とする。
まず、配線６２（ＰＲ）を高電位としてトランジスタ４８を導通し、ノードＮＤ０を配線
７２（ＶＰＲ）の電位とする（リセット動作）。
次に、トランジスタ４８を非導通とし、配線６１（ＴＸ）を高電位としてトランジスタ４
７を導通し、フォトダイオードＰＤを介してノードＮＤ０から電荷を放出させる（蓄積動
作）。図２に示す画素回路では、照射された光の照度が大きいほどフォトダイオードＰＤ
を流れる光電流は大きくなり、ノードＮＤ０の電位はより小さくなる。
次に、トランジスタ４７を非導通とし、配線６３（ＳＥ）を高電位としてトランジスタ５
０を導通し、トランジスタ４９がノードＮＤ０の電位に従って流す電流を、トランジスタ
５０を介して配線９１（ＯＵＴ１）に出力する（読み出し動作）。以上のように画素２０
を動作させることができる。
回路２２は、画素アレイ２１における特定の行を選択する機能を有する。回路２２はシフ
トレジスタ回路、否定論理積回路、否定論理和回路、バッファ回路などから構成すること
ができる。
回路２３は、画素２０が配線９１（ＯＵＴ１）に出力するアナログ信号をデジタル信号に
変換する機能を有する。変換されたデジタル信号は、回路２３が有する出力端子から出力
される。本実施の形態において、回路２３の出力数は１２ビットとする。したがって、バ
ッファ回路３１は１２個設けられ、回路２３とバッファ回路３１を接続するバス配線も１
２本となる。ただし、回路２３と回路２５を接続するバス配線は、最低２本とすることが
できる。なお、回路２３の出力ビット数はこれに限定されない。
回路２４は、上記デジタル信号を出力する列を順次選択する機能を有する。回路２４はシ
フトレジスタ回路、否定論理積回路、バッファ回路などを有する構成とすることができる
。
上記の構成によって、回路２２が選択した行の画素２０から出力されるアナログ信号を回
路２３においてデジタル信号に変換し、回路２４によって当該デジタル信号を列毎に順次
バッファ回路３１を介して配線９３（ＯＵＴ３）に出力することができる。
回路２５は基準フレームから取得した回路２３の出力値と、比較フレームから取得した回
路２３の出力値とを比較し、差分を検出する比較回路としての機能を有する。
図３に回路２５のブロック図の一例を示す。回路２５はＡＮＤ回路（ＡＮＤ１）、ラッチ
回路（ＬＡＴＣＨ）、排他的論理和回路（ＸＯＲ）およびＡＮＤ回路（ＡＮＤ２）を有す
る構成とすることができる。なお、以下の説明において”Ｈ”レベルの信号とは論理信号
であり、”１”の信号または高電位の信号と言い換えることができる。また、”Ｌ”レベ
ルの信号とは論理信号であり、”０”の信号または低電位の信号と言い換えることができ
る。
ＡＮＤ回路（ＡＮＤ１）の入力端子には、回路２２で選択された信号線ＳＥ、回路２４で
選択された信号線ＳＥＬおよび信号線Ｉｍｐｏｒｔが接続され、それぞれの論理積が出力
端子から出力される。すなわち、信号線ＳＥ、信号線ＳＥＬおよび信号線Ｉｍｐｏｒｔか
ら”Ｈ”レベルの信号が入力するとき、出力端子から”Ｈ”レベルの信号が出力される。
ここで、ＡＮＤ回路（ＡＮＤ１）の入力端子には回路２２で選択された信号線ＳＥおよび
回路２４で選択された信号線ＳＥＬが接続される。したがって、ある特定の画素を選択す
るための選択信号（信号線ＳＥおよび信号線ＳＥＬ）が、その画素に対応する回路２５の
動作を制御する。この場合、信号線Ｉｍｐｏｒｔに”Ｈ”レベルの信号を与えることで、
基準フレームにおいて選択された画素に対応するデータを取り込むことができる。
ラッチ回路（ＬＡＴＣＨ）は、基準フレームのデジタルデータの一部を保持する機能を有
する。図４にラッチ回路（ＬＡＴＣＨ）の回路図の一例を示す。図４に示す回路図はＤ型
ラッチ回路であり、配線Ｇに”Ｌ”レベルの信号が供給されるときは、直前の状態を保持
し、”Ｈ”レベルの信号が供給されるときは、配線Ｄに供給される論理信号が配線Ｑに出
力される。
ラッチ回路（ＬＡＴＣＨ）の第１の入力端子（配線Ｇ）にはＡＮＤ回路（ＡＮＤ１）の出
力端子が接続され、第２の入力端子（配線Ｄ）には回路２３が有するカウンター回路の上
位ビットデータの出力線が接続される。ここでは、１２ビットの回路２３の最上位ビット
データの出力線である配線ＯＵＴ２［１１］を第２の入力端子（配線Ｄ）に接続する。な
お、第２の入力端子（配線Ｄ）には最上位ビットデータの出力線ではなく、他の上位ビッ
トデータの出力線が接続されてもよい。上記構成によりラッチ回路（ＬＡＴＣＨ）は、Ａ
ＮＤ回路（ＡＮＤ１）の出力信号に同期して配線ＯＵＴ２［１１］の論理信号を出力端子
（配線Ｑ）に出力する。
排他的論理和回路（ＸＯＲ）は、２つの入力信号の排他的論理和を出力する機能を有する
。図５に排他的論理和回路（ＸＯＲ）の回路図の一例を示す。排他的論理和回路（ＸＯＲ
）は５つの否定論理和回路（ＮＯＲ）で構成することができる。排他的論理和回路（ＸＯ
Ｒ）は配線Ｄｅｔｅｃｔに”Ｌ”レベルの信号が供給されるとき、配線Ａと配線Ｂの論理
が同じ場合に”Ｌ”レベルの信号を配線Ｚに出力する機能を有する。それ以外の場合は、
”Ｈ”レベルの電位を配線Ｚに出力する。
排他的論理和回路（ＸＯＲ）の第１の入力端子（配線Ａ）にはラッチ回路（ＬＡＴＣＨ）
の出力端子が接続され、第２の入力端子（配線Ｂ）には回路２３が有するカウンター回路
の下位ビットデータの出力線が接続される。ここでは、１２ビットの回路２３の最下位ビ
ットデータの出力線である配線ＯＵＴ２［０］を第２の入力端子（配線Ｂ）に接続する。
なお、第２の入力端子（配線Ｂ）には最下位ビットデータの出力線ではなく、他の下位ビ
ットデータの出力線が接続されてもよい。
上記構成により排他的論理和回路（ＸＯＲ）は、ラッチ回路（ＬＡＴＣＨ）に保持した基
準フレームにおいて配線ＯＵＴ２［１１］に出力された論理信号と、比較フレームにおい
て配線ＯＵＴ２［０］に出力された論理信号とを比較することができる。配線Ｄｅｔｅｃ
ｔに”Ｌ”レベルの信号が供給され、上記２つのフレームの論理信号が同じである場合、
すなわち差分がない場合は”Ｌ”レベルの信号を出力端子（配線Ｚ）に出力し、上記２つ
のフレームの論理信号が異なる場合、すなわち差分がある場合は”Ｈ”レベルの信号を出
力端子（配線Ｚ）に出力する。
ＡＮＤ回路（ＡＮＤ２）の入力端子には、回路２２で選択された信号線ＳＥ、回路２４で
選択された信号線ＳＥＬおよび排他的論理和回路（ＸＯＲ）の出力端子が接続され、それ
ぞれの論理積が出力端子から出力される。すなわち、信号線ＳＥ、信号線ＳＥＬおよび排
他的論理和回路（ＸＯＲ）から”Ｈ”レベルの信号が入力するとき、出力端子から”Ｈ”
レベルの信号が出力される。すなわち、基準フレームと比較フレームのデータに差分が生
じたと判断された場合、ＡＮＤ回路（ＡＮＤ２）は”Ｈ”レベルの信号を配線９４（ＯＵ
Ｔ４）に出力する。
回路２５において、ＡＮＤ回路（ＡＮＤ１）の出力端子とラッチ回路（ＬＡＴＣＨ）の第
１の入力端子とを接続する配線をノードＮＤ１とする。また、ラッチ回路（ＬＡＴＣＨ）
の出力端子と排他的論理和回路（ＸＯＲ）の第１の入力端子とを接続する配線をノードＮ
Ｄ２とする。また、排他的論理和回路（ＸＯＲ）の出力端子とＡＮＤ回路（ＡＮＤ２）の
入力端子の一つとを接続する配線をノードＮＤ３とする。
回路２６は、回路２７の動作を制御する機能を有する。回路２６の詳細は、回路２７の説
明とあわせて後述する。
回路２７は複数の周波数のクロック信号（ＣＬＫ）を生成する機能を有し、当該クロック
信号（ＣＬＫ）を回路２３のカウンター回路に供給する。生成するクロック信号（ＣＬＫ
）の周波数は、回路２６によって制御される。
図６は回路２７の回路図の一例である。回路２７は複数の周波数のクロック信号（ＣＬＫ
）を生成する電圧制御発振器としての機能を有する。回路２７は奇数段の回路２８、バッ
ファ回路（ＢＵＦ）、トランジスタ４１、トランジスタ４２、トランジスタ４３、トラン
ジスタ４４、容量素子ＣＳ１、容量素子ＣＳ２を有する構成とすることができる。回路２
７で生成されたクロック信号（ＣＬＫ）は、配線９５（ＯＵＴ５）を介して回路２３に供
給される。
回路２８はインバータ回路３２、トランジスタ４５、トランジスタ４６を有する構成とす
ることができる。インバータ回路３２の入力側は第１の入力端子（Ｊ）としての機能を有
し、出力側にはトランジスタ４５、４６のソース電極またはドレイン電極の一方が電気的
に接続される。また、トランジスタ４５、４６のソース電極またはドレイン電極の他方は
電気的に接続され、出力端子（Ｎ）としての機能を有する。インバータ回路の高電位電源
入力端子は、第２の入力端子（Ｋ）としての機能を有する。また、トランジスタ４５のゲ
ート電極は、第３の入力端子（Ｌ）としての機能を有する。また、トランジスタ４６のゲ
ート電極は、第４の入力端子（Ｍ）としての機能を有する。トランジスタ４５の導通、非
導通は第３の入力端子（Ｌ）の電位によって制御され、トランジスタ４６の導通、非導通
は第４の入力端子（Ｍ）の電位によって制御される。
ここで、回路２８は、２００以下の奇数段、好ましくは１００以下の奇数段、より好まし
くは５０以下の奇数段とする。なお、消費電力や占有面積の観点から所望の周波数のクロ
ック信号（ＣＬＫ）が生成できれば、回路２８の段数は少ないほうが好ましい。本発明の
一態様においては、回路２７および回路２８に用いるトランジスタの形態、ならびに回路
２６による制御によってもクロック信号（ＣＬＫ）の周波数を調整することができるため
、回路２８の段数は限定されない。したがって、回路２８は１段とすることもできる。
トランジスタ４１のゲート電極は、トランジスタ４３のソース電極またはドレイン電極の
一方および容量素子ＣＳ１の一方の電極と電気的に接続される。ここで、当該接続部をノ
ードＮＤ１１とする。また、トランジスタ４２のゲート電極は、トランジスタ４４のソー
ス電極またはドレイン電極の一方および容量素子ＣＳ２の一方の電極と電気的に接続され
る。ここで、当該接続部をノードＮＤ１２とする。
トランジスタ４１のソース電極またはドレイン電極の一方は、信号線ｒｅａｄ＿０と電気
的に接続される。また、トランジスタ４２のソース電極またはドレイン電極の一方は、信
号線ｒｅａｄ＿１と電気的に接続される。ここで、信号線ｒｅａｄ＿０および信号線ｒｅ
ａｄ＿１は回路２６と電気的に接続される。
トランジスタ４３のソース電極またはドレイン電極の他方およびトランジスタ４４のソー
ス電極またはドレイン電極の他方は、信号線ｂｌｉｎｅと電気的に接続される。また、ト
ランジスタ４３のゲート電極は信号線ｗｌｉｎｅ＿０と電気的に接続され、トランジスタ
４４のゲート電極は信号線ｗｌｉｎｅ＿１と電気的に接続される。
トランジスタ４１のソース電極またはドレイン電極の他方は、回路２８の第３の入力端子
（Ｌ）と電気的に接続され、トランジスタ４２のソース電極またはドレイン電極の他方は
、回路２８の第４の入力端子（Ｍ）と電気的に接続される。
回路２８の第２の入力端子（Ｋ）は、高電源電位線（ＶＤＤ）と電気的に接続される。そ
して、回路２８の第１の入力端子（Ｊ）は、前段の回路２８の出力端子（Ｎ）と電気的に
接続される。なお、回路２８が複数段に直列接続されている場合、初段の回路２８の第１
の入力端子（Ｊ）は、最終段の回路２８の出力端子（Ｎ）と電気的に接続される。
最終段の回路２８の出力端子（Ｎ）はバッファ回路の入力端子と電気的に接続され、バッ
ファ回路の出力端子は配線９５（ＯＵＴ５）と電気的に接続される。なお、バッファ回路
を設けない構成とすることもできる。
回路２７において、トランジスタ４３は信号線ｗｌｉｎｅ＿０から供給される電位に従っ
て導通、非導通が制御される。トランジスタ４３が導通する場合、信号線ｂｌｉｎｅから
供給されるアナログ電位をノードＮＤ１１に書き込むことができる。容量素子ＣＳ１は、
ノードＮＤ１１に書き込まれたアナログ電位を保持する機能を有する。
トランジスタ４１は、ノードＮＤ１１の電位に従って導通、非導通が制御される。トラン
ジスタ４１が導通する場合、信号線ｒｅａｄ＿０から供給される電位を各回路２８の第３
の入力端子（Ｌ）に与える。このとき、第３の入力端子（Ｌ）の電位ＶＬは、ノードＮＤ
１１の電位Ｖ１１、信号線ｒｅａｄ＿０の電位Ｖ０およびトランジスタ４１のしきい値電
圧Ｖｔｈ４１から決まる。例えば、Ｖ０＜Ｖ１１−Ｖｔｈ４１のとき、ＶＬ＝Ｖ０となる
。また、Ｖ０＞Ｖ１１−Ｖｔｈ４１のときＶＬ＝Ｖ１１−Ｖｔｈ４１となる。なお、本実
施の形態では、Ｖ０＞Ｖ１１−Ｖｔｈ４１の条件で動作させるものとする。
トランジスタ４４は、信号線ｗｌｉｎｅ＿１から供給される電位に従って導通、非導通が
制御される。トランジスタ４４が導通する場合、信号線ｂｌｉｎｅから供給されるアナロ
グ電位をノードＮＤ１２に書き込むことができる。容量素子ＣＳ２は、ノードＮＤ１２に
書き込まれたアナログ電位を保持する機能を有する。トランジスタ４２は、ノードＮＤ１
２の電位に従って導通、非導通が制御される。トランジスタ４２が導通する場合、信号線
ｒｅａｄ＿１から供給される電位を各回路２８の第４の入力端子（Ｍ）に与える。
回路２７の動作方法の一例を図７のタイミングチャートを用いて説明する。ここでは、ノ
ードＮＤ１１にアナログ電位Ｖａを書き込み、ノードＮＤ１２にアナログ電位Ｖｂを書き
込む場合を想定する。図７に示すタイミングチャートにおいて、各種電位の関係はＧＮＤ
＜Ｖｂ＜Ｖａ＜ＶＤＤとする。また、便宜的に回路２７が有するトランジスタのしきい値
電圧は０Ｖとする。
時刻Ｔ０にて、信号線ｂｌｉｎｅにアナログ電位Ｖａが印加される。時刻Ｔ１にて、信号
線ｗｌｉｎｅ＿０に”Ｈ”レベルの電位が印加されるとトランジスタ４３が導通し、ノー
ドＮＤ１１にはアナログ電位Ｖａが供給される。
時刻Ｔ２にて、信号線ｗｌｉｎｅ＿０に”Ｌ”レベルの電位が印加され、トランジスタ４
３が非導通となることでノードＮＤ１１にアナログ電位Ｖａが格納される。その後、信号
線ｂｌｉｎｅにアナログ電位Ｖｂが印加される。
時刻Ｔ３にて、信号線ｗｌｉｎｅ＿１に”Ｈ”レベルの電位が印加され、トランジスタ４
４が導通することでノードＮＤ１２にはアナログ電位Ｖｂが供給される。時刻Ｔ４にて、
信号線ｗｌｉｎｅ＿１に”Ｌ”レベルの電位が印加され、トランジスタ４４が非導通とな
ることでノードＮＤ１２にアナログ電位Ｖｂが格納される。
ここまでの期間において、回路２８の第３の入力端子（Ｌ）および第４の入力端子（Ｍ）
に供給される電位は”Ｌ”レベル（ＧＮＤに相当）である。したがって、回路２８におけ
るトランジスタ４５及びトランジスタ４６は非導通状態となるため、回路２７はクロック
信号（ＣＬＫ）を生成せず、出力信号は”Ｌ”レベルに固定される。
時刻Ｔ５にて、信号線ｒｅａｄ＿０に”Ｈ”レベルの電位が印加される。このとき、ノー
ドＮＤ１１の電位はＶａであるため、回路２８の第３の入力端子（Ｌ）にはＶａが入力さ
れる。したがって、回路２８のトランジスタ４５が導通するため、回路２７はｆ１の周波
数のクロック信号（ＣＬＫ）を生成する。このとき、回路２８の内部では、インバータ回
路３２およびトランジスタ４５を介して信号が伝達される。
時刻Ｔ６にて、信号線ｒｅａｄ＿０に”Ｌ”レベルの電位が印加される。このとき、回路
２８の第３の入力端子（Ｌ）に供給される電位は”Ｌ”レベルとなる。したがって、回路
２８のトランジスタ４５が非導通となるため、回路２７はクロック信号（ＣＬＫ）を生成
しない。
時刻Ｔ７にて、信号線ｒｅａｄ＿１に”Ｈ”レベルの電位が印加される。このとき、ノー
ドＮＤ１２の電位はＶｂであるため、回路２８の第４の入力端子（Ｍ）にはＶｂが入力さ
れる。したがって、回路２８のトランジスタ４６が導通するため、回路２７はｆ２の周波
数のクロック信号（ＣＬＫ）を生成する。このとき、回路２８の内部では、インバータ回
路３２およびトランジスタ４６を介して信号が伝達される。
時刻Ｔ８にて、信号線ｒｅａｄ＿１に”Ｌ”レベルの電位が印加される。このとき、回路
２８の第４の入力端子（Ｍ）に供給される電位は”Ｌ”レベルとなる。したがって、回路
２８のトランジスタ４６が非導通となるため、回路２７はクロック信号（ＣＬＫ）を生成
しない。
前述したように、回路２８においては、時刻Ｔ５乃至Ｔ６の期間では、インバータ回路３
２およびトランジスタ４５を介して信号が伝達され、時刻Ｔ７乃至Ｔ８の期間では、イン
バータ回路３２およびトランジスタ４６を介して信号が伝達される。それぞれの期間にお
いて、トランジスタ４５のゲートの電位はＶａであり、トランジスタ４６のゲートの電位
はＶｂであり、Ｖａ＞Ｖｂであることから、回路２８の信号伝達速度は時刻Ｔ５乃至Ｔ６
の期間のほうが速い。したがって、回路２７が生成するクロック信号（ＣＬＫ）の周波数
は、ｆ１＞ｆ２の関係が成り立つ。
換言すると、回路２７はノードＮＤ１１またはノードＮＤ１２に格納したアナログ電位に
対応した発振周波数のクロック信号（ＣＬＫ）を生成することができる。また、ノードＮ
Ｄ１１およびノードＮＤ１２に異なるアナログ電位を予め記憶させ、信号線ｒｅａｄ＿０
または信号線ｒｅａｄ＿１の一方に”Ｈ”レベルの電位を供給する制御を行うことによっ
て、瞬時にクロック信号（ＣＬＫ）の発振周波数を変更することが可能となる。
ここで、信号線ｒｅａｄ＿０または信号線ｒｅａｄ＿１の一方に”Ｈ”レベルの電位を供
給する制御は回路２６が行うことができる。回路２６は、回路２５からフレーム間で差分
を検出したか否かの判定信号を受け取ることで信号線ｒｅａｄ＿０および信号線ｒｅａｄ
＿１に供給する信号を変化させる。これにより、本発明の一態様の撮像装置は、回路２５
での差分検出中は低い周波数のクロック信号（ＣＬＫ）にて回路２３を動作させ、基準フ
レームの撮像時および差分検出後に新たなフレームを撮像する場合は高い周波数のクロッ
ク信号（ＣＬＫ）にて回路２３を動作させるなどの制御を行うことができる。
なお、図６ではトランジスタ４１乃至トランジスタ４６を用いて、二つの周波数のクロッ
ク信号（ＣＬＫ）を簡易に切り替えて発生させる回路構成を示したが、さらにトランジス
タを追加して、三つ以上の周波数のクロック信号（ＣＬＫ）を発生することができる回路
構成としてもよい。
また、回路２７は、図８に示す構成であってもよい。図８に示す回路２７は、回路２８の
第２の入力端子（Ｋ）に供給する電位を制御する回路２９が接続されている点が図６に示
す回路２７と異なる。
回路２９はトランジスタ５１、トランジスタ５２、トランジスタ５３、トランジスタ５４
、トランジスタ５５、トランジスタ５６、容量素子ＣＳ３、容量素子ＣＳ４を有する構成
とすることができる。
トランジスタ５２のゲート電極はトランジスタ５３のソース電極またはドレイン電極の一
方および容量素子ＣＳ３の一方の電極と電気的に接続される。ここで、当該接続部をノー
ドＮＤ１３とする。また、トランジスタ５５のゲート電極はトランジスタ５６のソース電
極またはドレイン電極の一方および容量素子ＣＳ４の一方の電極と電気的に接続される。
ここで、当該接続部をノードＮＤ１５とする。
トランジスタ５２のソース電極またはドレイン電極の一方は、信号線ｒｅａｄ＿０と電気
的に接続される。また、トランジスタ５２のソース電極またはドレイン電極の他方は、ト
ランジスタ５１のゲート電極と電気的に接続される。ここで、トランジスタ５２のソース
電極またはドレイン電極の他方とトランジスタ５１のゲート電極を接続する配線をノード
ＮＤ１４とする。
トランジスタ５５のソース電極またはドレイン電極の一方は、信号線ｒｅａｄ＿１と電気
的に接続される。また、トランジスタ５５のソース電極またはドレイン電極の他方は、ト
ランジスタ５４のゲート電極と電気的に接続される。ここで、トランジスタ５５のソース
電極またはドレイン電極の他方とトランジスタ５４のゲート電極を接続する配線をノード
ＮＤ１６とする。
トランジスタ５３のソース電極またはドレイン電極の他方およびトランジスタ５６のソー
ス電極またはドレイン電極の他方は信号線ｗ＿ｄａｔａと電気的に接続される。また、ト
ランジスタ５３のゲート電極は信号線ｗ＿ｄａｔａ＿０と電気的に接続され、トランジス
タ５６のゲート電極は信号線ｗ＿ｄａｔａ＿１と電気的に接続される。
トランジスタ５１のソース電極またはドレイン電極の一方およびトランジスタ５４のソー
ス電極またはドレイン電極の一方は、高電源電位線（ＶＤＤ）と電気的に接続される。ま
た、トランジスタ５１のソース電極またはドレイン電極の他方およびトランジスタ５４の
ソース電極またはドレイン電極の他方は、回路２８の第２の入力端子（Ｋ）に電気的に接
続される。
トランジスタ５３は、信号線ｗ＿ｄａｔａ＿０から供給される電位に従って導通、非導通
が制御される。トランジスタ５３が導通する場合、信号線ｗ＿ｄａｔａから供給されるア
ナログ電位がノードＮＤ１３に書き込まれる。容量素子ＣＳ３はノードＮＤ１３に書き込
まれたアナログ電位を保持する機能を有する。
トランジスタ５２は、ノードＮＤ１３の電位に従って導通、非導通が制御される。トラン
ジスタ５２が導通する場合、信号線ｒｅａｄ＿０からノードＮＤ１４にアナログ電位が書
き込まれる。トランジスタ５１はノードＮＤ１４の電位に従って導通、非導通が制御され
る。トランジスタ５１が導通する場合、回路２８の第２の入力端子（Ｋ）にアナログ電位
が供給される。
トランジスタ５６は、信号線ｗ＿ｄａｔａ＿１から供給される電位に従って導通、非導通
が制御される。トランジスタ５６が導通する場合、信号線ｗ＿ｄａｔａから供給されるア
ナログ電位がノードＮＤ１５に書き込まれる。容量素子ＣＳ４はノードＮＤ１５に書き込
まれたアナログ電位を保持する機能を有する。
トランジスタ５５は、ノードＮＤ１５の電位に従って導通、非導通が制御される。トラン
ジスタ５５が導通する場合、信号線ｒｅａｄ＿１からノードＮＤ１６にアナログ電位が書
き込まれる。トランジスタ５４はノードＮＤ１６の電位に従って導通、非導通が制御され
る。トランジスタ５５が導通する場合、回路２８の第２の入力端子（Ｋ）にアナログ電位
が供給される。
ここで、ノードＮＤ１３の電位をＶ２３、ノードＮＤ１４の電位をＶ２４、回路２８の第
２の入力端子（Ｋ）に供給される電位をＶＤ１、トランジスタ５２のしきい値電圧をＶｔ
ｈ５２、トランジスタ５１のしきい値電圧をＶｔｈ５１とした場合、それぞれの電位は下
記のように表される。
ｒｅａｄ＿０の電位Ｖ０＞Ｖ２３−Ｖｔｈ５２であるとき、Ｖ２４＝Ｖ２３−Ｖｔｈ５２
となる。また、ＶＤＤ＞Ｖ２４−Ｖｔｈ５１のとき、ＶＤ１＝Ｖ２４−Ｖｔｈ５１＝Ｖ２
３−Ｖｔｈ５２−Ｖｔｈ５１となる。
すなわち、ノードＮＤ１３に格納したアナログ電位に応じて、回路２８の第２の入力端子
（Ｋ）に供給される電位ＶＤ１を制御することができる。同様にノードＮＤ１５に格納し
たアナログ電位に応じて、回路２８の第２の入力端子（Ｋ）に供給される電位ＶＤ１を制
御することができる。回路２８の信号伝達速度は電位ＶＤ１に応じて変化する。したがっ
て、回路２７は電位ＶＤ１に応じて周波数の異なるクロック信号（ＣＬＫ）を生成するこ
とができる。
以上より、図８に示す回路２７は、回路２８の第３の入力端子（Ｌ）または第４の入力端
子（Ｍ）に供給される電圧の制御、および第２の入力端子（Ｋ）に供給される電圧の制御
の２通りの制御によって、発振周波数を調整可能である。
なお、回路２８の第２の入力端子（Ｋ）に供給される電圧を小さくした場合、回路２８の
出力電圧は低下することが懸念される。したがって、図８に示すように回路２８の出力側
にレベルシフタ回路（ＬＳ）を設けることが好ましい。レベルシフタ回路（ＬＳ）は、低
下した電圧を昇圧して出力することができる。
なお、図８ではトランジスタ４１乃至トランジスタ４６およびトランジスタ５１乃至トラ
ンジスタ５６を用いて、二つの周波数のクロック信号（ＣＬＫ）を簡易に切り替えて発生
させる回路構成を示したが、さらにトランジスタを追加して、三つ以上の周波数のクロッ
ク信号（ＣＬＫ）を発生することができる回路構成としてもよい。
図９に回路２３の構成の一例を示す。回路２３は、複数のコンパレータ回路３３およびカ
ウンター回路３４を有する。コンパレータ回路３３の第１の入力端子（ＩＮ１）には基準
となるアナログ電位ＲＡＭＰが入力され、第２の入力端子（ＩＮ２）には配線９１（ＯＵ
Ｔ１）を介して画素２０から出力されるアナログ電位ＰＩＸＯＵＴが入力される。
コンパレータ回路３３は、入力された上記二つのアナログ電位を比較し、ＲＡＭＰ＞ＰＩ
ＸＯＵＴのときに”Ｌ”レベルの信号を出力し、ＲＡＭＰ≦ＰＩＸＯＵＴ（ＰＩＸＯＵＴ
がＲＡＭＰ以上）のときに”Ｈ”レベルの信号を出力する機能を有する。
カウンター回路３４の第１の入力端子（ＩＮ１）には回路２７からクロック信号（ＣＬＫ
）が入力され、第２の入力端子（ＩＮ２）にはコンパレータ回路３３の出力信号ＣＯＭＰ
ＯＵＴが入力される。
カウンター回路３４は、回路２７が生成するクロック信号（ＣＬＫ）に同期してカウント
アップを行う機能を有する。また、当該カウントアップ動作の間に、コンパレータ回路３
３から”Ｈ”レベルの信号を受け取ると、そのときのデータを保持する機能を有する。
以上により、回路２３は、特定のアナログ電位をデジタル値に変換することができる。ま
た、回路２３は回路２４から信号ＳＥＬを受け取ることで、特定のカウンター回路３４に
保持したデータを出力することができる。なお、本実施の形態においてカウンター回路３
４の出力数は１２ビットとする。したがって、カウンター回路３４はデジタルデータを出
力する１２個の出力端子を有する。
ここで、基準フレームと比較フレームの差分を検出する場合、差分を検出する期間はでき
るだけ電力消費を抑えることが望ましい。
カウンター回路の出力数が１２ビットである場合、Ａ／Ｄ変換回路は４０９６値のデータ
出力が求められる。したがって、基準フレーム撮像時においては、カウンター回路は非常
に高い周波数で動作しなければならず、消費電力は比較的大きい。
一方で、差分検出期間においては１２ビットの全ての信号を必要とせず、例えば１ビット
の信号の変化が確認できれば画像に変化があったと判断することができる。差分検出期間
におけるカウンター回路の出力数を１ビットとした場合、カウンター回路３４は低い周波
数で動作すればよい。その周波数は、１２ビットの信号を出力するときの周波数の１／２
０４８とすることができる。そのため、Ａ／Ｄ変換回路の消費電力を大幅に抑えることが
できる。
次に、本発明の一態様の撮像装置の動作方法をタイミングチャートを用いて説明する。こ
こでは、フレームの撮像毎にデータを取り出す動作（一般的な撮像装置の動作に相当する
動作）、基準フレームのデータを取り出す動作、基準フレームと比較フレームの差分を検
出する動作、に関して順次説明を行う。なお、全体の動作の流れは図５４に示す簡略化し
たフローチャートを参照することができる。
タイミングチャートに示すＳＥ（ｒｏｗ）、ＳＥＬ（ｃｏｌｕｍｎ）は、それぞれ回路２
２に接続される信号線の電位、回路２４に接続される信号線の電位であり、両者が”Ｈ”
レベルになることにより特定の画素が選択されるものとする。また、ＣＯＭＰＯＵＴはコ
ンパレータ回路３３の出力信号、ＯＵＴ２［１１］はカウンター回路３４の最上位ビット
の出力信号、ＯＵＴ２［０］はカウンター回路３４の最下位ビットの出力信号、ＯＵＴ４
は回路２５の出力信号である。
また、回路２７は図６に示す構成の回路を用いる場合を想定する。回路２７において、信
号線ｒｅａｄ＿０が”Ｈ”レベルのときのクロック信号（ＣＬＫ）の発振周波数はｆ１、
信号線ｒｅａｄ＿１が”Ｈ”レベルのときのクロック信号（ＣＬＫ）の発振周波数はｆ２
であり、ｆ１＞ｆ２とする。また、”Ｈ”レベル信号としては、高電源電位ＶＤＤに相当
する電位を供給または出力するものとし、”Ｌ”レベル信号としては、ＧＮＤ電位に相当
する電位を供給または出力するものとする。
図１０はフレームの撮像毎にデータを取り出す動作を説明するタイミングチャートである
。時刻Ｔ０以前に信号線ｒｅａｄ＿０が”Ｈ”レベル、信号線ｒｅａｄ＿１が”Ｌ”レベ
ルとなり、周波数ｆ１のクロック信号（ＣＬＫ）が生成される。
時刻Ｔ０にて、信号線ＳＥ（ｒｏｗ）の電位が”Ｈ”レベルとなり、時刻Ｔ１にて信号線
ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｈ”レベルとなり、特定の画素が選択される。そして
、ＲＡＭＰの電位が”Ｈ”レベルとなり、コンパレータ回路３３によるＲＡＭＰの電位と
ＰＩＸＯＵＴの電位との比較が開始する。また、カウンター回路３４の動作が開始する。
その後、ＲＡＭＰの電位はＴ５までの間にＧＮＤまで徐々に減衰する。上記期間において
信号線Ｉｍｐｏｒｔは”Ｌ”レベル、信号線Ｄｅｔｅｃｔは”Ｈ”レベルであり回路２５
は動作しない。
時刻Ｔ１以降にて、カウンター回路３４の動作によりＯＵＴ２［０］の電位がクロック信
号（ＣＬＫ）に従って変化を繰り返す。また、時刻Ｔ２にて、カウンター回路３４の動作
によりＯＵＴ２［１１］の電位が”Ｈ”レベルとなる。
時刻Ｔ３にて、ＲＡＭＰの電位とＰＩＸＯＵＴの電位が等電位となり、ＣＯＭＰＯＵＴの
電位が”Ｈ”レベルとなる。したがって、ＯＵＴ２［０］乃至ＯＵＴ２［１１］の電位は
保持される。時刻Ｔ４にて、ＲＡＭＰの掃引が終わり、回路２３の出力としてＯＵＴ２［
０］乃至ＯＵＴ２［１１］の１２ビットの信号が出力される。そして、時刻Ｔ５にて、信
号線ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｌ”レベルとなり、当該特定の画素の選択期間が
終わる。上記１２ビットの信号は、表示装置や記憶装置などの外部機器に伝送される。
図１１は基準フレームのデータを回路２５に記憶させる動作を説明するタイミングチャー
トである。図１１のタイミングチャートは、信号線Ｉｍｐｏｒｔの電位が常時”Ｈ”レベ
ルである点が図１０と異なる。
時刻Ｔ０にて、信号線ＳＥ（ｒｏｗ）の電位が”Ｈ”レベルとなる。時刻Ｔ１にて信号線
ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｈ”レベルとなる。ここで、信号線ＳＥ（ｒｏｗ）、
信号線ＳＥＬ（ｃｏｌｕｍｎ）、信号線Ｉｍｐｏｒｔが”Ｈ”レベルの電位であるため、
回路２５におけるノードＮＤ１は”Ｈ”レベルとなる。また、ＲＡＭＰの電位が”Ｈ”レ
ベルとなり、コンパレータ回路３３によるＲＡＭＰの電位とＰＩＸＯＵＴの電位との比較
が開始する。また、カウンター回路３４の動作が開始する。
時刻Ｔ１以降にて、カウンター回路３４の動作によりＯＵＴ２［０］の電位がクロック信
号に従って変化を繰り返す。また、時刻Ｔ２にて、カウンター回路３４の動作によりＯＵ
Ｔ２［１１］の電位が”Ｈ”レベルとなる。ここで、ノードＮＤ１の電位が”Ｈ”レベル
、ＯＵＴ２［１１］の電位が”Ｈ”レベルであるため、回路２５におけるノードＮＤ２の
電位は”Ｈ”レベルとなる。ここで、回路２５におけるラッチ回路（ＬＡＴＣＨ）はＯＵ
Ｔ２［１１］の電位である”Ｈ”レベルの信号を保持する。
時刻Ｔ３にて、ＲＡＭＰの電位とＰＩＸＯＵＴの電位が等電位となり、ＣＯＭＰＯＵＴの
電位が”Ｈ”レベルとなる。したがって、ＯＵＴ２［０］乃至ＯＵＴ２［１１］の電位は
保持される。時刻Ｔ４にて、ＲＡＭＰの掃引が終わり、回路２３の出力としてＯＵＴ２［
０］乃至ＯＵＴ２［１１］の１２ビットの信号が出力される。そして、時刻Ｔ５にて、信
号線ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｌ”レベルとなり、当該特定の画素の選択期間が
終わる。上記１２ビットの信号は、表示装置や記憶装置などの外部機器に伝送される。
図１２は、差分検出期間の動作を説明するタイミングチャートである。当該差分検出期間
では、比較フレームの撮像動作を行い、基準フレームのデータと比較フレームのデータと
の差分を検出する。なお、基準フレームの撮像において、回路２５におけるラッチ回路（
ＬＡＴＣＨ）に保持したデータは”Ｈ”レベルとする。ここでは、基準フレームと比較フ
レームとの間で差分がない場合、つまりＰＩＸＯＵＴの電位は基準フレームと比較フレー
ムで同じである場合を説明する。
図１２のタイミングチャートは、信号線Ｉｍｐｏｒｔの電位が常時”Ｌ”レベルである点
、時刻Ｔ４と時刻Ｔ５の間で信号線Ｄｅｔｅｃｔの電位が”Ｌ”レベルとなる点が図１１
と異なる。また、時刻Ｔ０以前に信号線ｒｅａｄ＿０が”Ｌ”レベル、信号線ｒｅａｄ＿
１が”Ｈ”レベルとなり、周波数ｆ２のクロック信号（ＣＬＫ）が生成されている点が図
１０と異なる。
時刻Ｔ０にて、信号線ＳＥ（ｒｏｗ）の電位が”Ｈ”レベルとなり、時刻Ｔ１にて信号線
ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｈ”レベルとなり、特定の画素が選択される。そして
、ＲＡＭＰの電位が”Ｈ”レベルとなり、コンパレータ回路３３によるＲＡＭＰの電位と
ＰＩＸＯＵＴの電位との比較が開始する。また、カウンター回路３４の動作が開始する。
その後、ＲＡＭＰの電位はＴ５までの間にＧＮＤまで徐々に減衰する。
時刻Ｔ２にて、カウンター回路３４の動作によりクロック信号（ＣＬＫ）に従ってＯＵＴ
２［０］の電位が”Ｈ”レベルとなる。
時刻Ｔ３にて、ＲＡＭＰの電位とＰＩＸＯＵＴの電位が等電位となり、ＣＯＭＰＯＵＴの
電位が”Ｈ”レベルとなる。したがって、ＯＵＴ２［０］の電位は保持される。ここまで
の期間において、カウンター回路３４に供給されるクロック信号（ＣＬＫ）は周波数の低
いｆ２であるため、最下位ビット以外の出力はされない。すなわち、ＯＵＴ２［１］乃至
ＯＵＴ２［１１］の動作を休止し、電力消費を抑えることができる。
時刻Ｔ４にて、ＲＡＭＰの掃引が終わり、回路２３の出力としてＯＵＴ２［０］の１ビッ
トの信号が出力される。そして、信号線Ｄｅｔｅｃｔの電位が”Ｌ”レベルとなるため、
回路２５の排他的論理和回路（ＸＯＲ）において、ノードＮＤ２の電位（基準フレームに
おけるＯＵＴ２［１１］の電位）と、比較フレームにおけるＯＵＴ２［０］の電位との比
較が行われる。
ここで、ノードＮＤ２の電位とＯＵＴ２［０］の電位はどちらも”Ｈ”レベルのであるた
め、差分は検出されず、ノードＮＤ３の電位は”Ｌ”レベルとなる。すなわち、ＯＵＴ４
の電位も”Ｌ”レベルとなって、差分は無いと判断される。そして、時刻Ｔ５にて、信号
線ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｌ”レベルとなり、当該特定の画素の選択期間が終
わる。
上記動作においては、基準フレームの最上位ビットデジタルデータと比較フレームの最下
位ビットデジタルデータとを比較して、差分の有無を判断している。これは、基準フレー
ムの撮像時と差分検出期間のそれぞれに異なるクロック信号（ＣＬＫ）を供給し、カウン
ター回路３４の出力のタイミングを合わせることで実現できる。
カウンター回路３４を１２ビット、基準フレームの撮像時のクロック周波数（ＣＬＫ）を
ｆ１、基準フレームの撮像時に最上位ビットデジタルデータが出力される時刻をＴ２とし
たとき、差分検出期間のクロック周波数をｆ２＝ｆ１／２１１とすることで、差分検出期
間の最下位ビットデジタルデータを出力する時刻をＴ２とすることができる。したがって
、基準フレームの最上位ビットデータと比較フレームの最下位ビットデータとを比較する
ことで、差分の有無を判断することができる。なお、Ａ／Ｄ変換回路がｋビットのとき、
ｆ２＝ｆ１／２（ｋ−１）とすればよい。
図１３は、基準フレームと比較フレームとの間で差分がある場合、つまりＰＩＸＯＵＴの
電位が基準フレームと比較フレームで異なる場合を説明するタイミングチャートである。
なお、基準フレームにおいて回路２５におけるラッチ回路（ＬＡＴＣＨ）に保持したデー
タは”Ｈ”レベルとする。
時刻Ｔ０にて、信号線ＳＥ（ｒｏｗ）の電位が”Ｈ”レベルとなり、時刻Ｔ１にて信号線
ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｈ”レベルとなり、特定の画素が選択される。そして
、ＲＡＭＰの電位が”Ｈ”レベルとなり、コンパレータ回路３３によるＲＡＭＰの電位と
ＰＩＸＯＵＴの電位との比較が開始する。また、カウンター回路３４の動作が開始する。
その後、ＲＡＭＰの電位はＴ５までの間にＧＮＤまで徐々に減衰する。
時刻Ｔ２’にて、ＲＡＭＰの電位とＰＩＸＯＵＴの電位が等電位となり、ＣＯＭＰＯＵＴ
の電位が”Ｈ”レベルとなる。したがって、ＯＵＴ２［０］の電位は保持される。
時刻Ｔ４にて、ＲＡＭＰの掃引が終わり、回路２３の出力としてＯＵＴ２［０］の１ビッ
トの信号が出力される。そして、信号線Ｄｅｔｅｃｔの電位が”Ｌ”レベルとなるため、
回路２５の排他的論理和回路（ＸＯＲ）において、ノードＮＤ２の電位（基準フレームに
おけるＯＵＴ２［１１］の電位）と、比較フレームにおけるＯＵＴ２［０］の電位との比
較が行われる。
ここで、ノードＮＤ２の電位は”Ｈ”レベルであり、ＯＵＴ２［０］の電位は”Ｌ”レベ
ルであるため、差分は検出されたとしてノードＮＤ３の電位は”Ｈ”レベルとなる。すな
わち、ＯＵＴ４の電位も”Ｈ”レベルとなって、差分はあると判断される。そして、時刻
Ｔ５にて、信号線ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｌ”レベルとなり、当該特定の画素
の選択期間が終わる。
回路２５から差分ありの信号（”Ｈ”レベルの信号）を伝送された回路２６は、新たなフ
レームの撮像を１２ビットで行えるように回路２７が生成するクロック信号（ＣＬＫ）の
周波数を制御する。具体的には、信号線ｒｅａｄ＿０の電位を”Ｈ”レベル、信号線ｒｅ
ａｄ＿１の電位を”Ｌ”レベルとして、回路２７が生成するクロック信号（ＣＬＫ）の周
波数を再びｆ１とする。なお、周波数は次フレームから変更するものとする。また、差分
が検出された時点で、動作を強制終了し、即時に新たなフレームの撮像動作に移行しても
よい。
上記では１ビットのデータの比較で差分検出を行う構成を示したが、２ビットのデータの
比較で差分検出を行う構成であってもよい。その場合、ＯＵＴ１［０］、ＯＵＴ１［１１
］の信号の他に、ＯＵＴ１［１］、ＯＵＴ１［１０］の信号を用いることが好ましい。こ
のとき、ｆ２＝ｆ１／２１０とすればよい。
また、上記では基準フレームと比較フレームの撮像において、ＲＡＭＰの掃引速度は同じ
条件、クロック信号（ＣＬＫ）の周波数は異なる条件でデータを取得する方法を説明した
が、クロック信号（ＣＬＫ）の周波数を同じ条件、ＲＡＭＰの掃引速度を異なる条件とし
てデータを取得してもよい。
図１４はＲＡＭＰの掃引速度を異なる条件として差分を検出する動作を説明するタイミン
グチャートである。図１０では、最上位ビットデータであるＯＵＴ２［１１］を１回取得
できる期間にＲＡＭＰの電位の掃引が終了するように掃引速度を調節していたのに対して
、図１４では、最下位ビットデータであるＯＵＴ２［０］を１回取得できる期間にＲＡＭ
Ｐの電位の掃引が終了するように掃引速度を調節する点が異なる。このようにＲＡＭＰの
掃引速度を調整することで、基準フレームの最上位ビットデータと比較フレームの最下位
ビットデータとを比較して、差分の有無を判断することができる。
時刻Ｔ０にて、信号線ＳＥ（ｒｏｗ）の電位が”Ｈ”レベルとなり、時刻Ｔ１にて信号線
ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｈ”レベルとなり、特定の画素が選択される。そして
、ＲＡＭＰの電位が”Ｈ”レベルとなり、コンパレータ回路３３によるＲＡＭＰの電位と
ＰＩＸＯＵＴの電位との比較が開始する。また、カウンター回路３４の動作が開始する。
その後、ＲＡＭＰの電位はＴ３までの間にＧＮＤまで徐々に減衰する。
時刻Ｔ２にて、ＲＡＭＰの電位とＰＩＸＯＵＴの電位が等電位となり、ＣＯＭＰＯＵＴの
電位が”Ｈ”レベルとなる。したがって、ＯＵＴ２［０］の電位は保持される。
時刻Ｔ３にて、ＲＡＭＰの掃引が終わり、回路２３の出力としてＯＵＴ２［０］の１ビッ
トの信号が出力される。そして、信号線Ｄｅｔｅｃｔの電位が”Ｌ”レベルとなるため、
回路２５の排他的論理和回路（ＸＯＲ）において、ノードＮＤ２の電位（基準フレームに
おけるＯＵＴ２［１１］の電位）と、比較フレームにおけるＯＵＴ２［０］の電位との比
較が行われる。
ここで、ノードＮＤ２の電位は”Ｈ”レベルであり、ＯＵＴ２［０］の電位は”Ｌ”レベ
ルであるため、差分は検出されたとしてノードＮＤ３の電位は”Ｈ”レベルとなる。すな
わち、ＯＵＴ４の電位も”Ｈ”レベルとなって、差分はあると判断される。
回路２６は”Ｈ”レベルの信号を受けて、信号線ｒｅａｄ＿０に”Ｌ”レベルの電位を供
給し、回路２７の出力をとめる。したがって、時刻Ｔ３以降に無駄な電力消費は発生しな
い。そして、時刻Ｔ４にて、信号線ＳＥＬ（ｃｏｌｕｍｎ）の電位が”Ｌ”レベルとなり
、当該特定の画素の選択期間が終わる。
その後、回路２６は信号線ｒｅａｄ＿０の電位を”Ｈ”レベル、信号線ｒｅａｄ＿１の電
位を”Ｌ”レベルとして、回路２７が生成するクロック信号（ＣＬＫ）の周波数を再びｆ
１とする。なお、周波数は次フレームから変更するものとする。また、差分が検出された
時点で、動作を強制終了し、即時に新たなフレームの撮像動作に移行してもよい。
以上により、本発明の一態様の回路構成および動作方法を用いることで、基準フレームと
比較フレームの差分の有無を簡易に判定することができ、差分検出期間は周波数が低いク
ロック信号（ＣＬＫ）でＡ／Ｄ変換回路を動作させることができる。したがって、撮像装
置の消費電力を低減させることができる。
画素２０の回路は図２に示した構成に限らず、図１５（Ａ）乃至図１５（Ｃ）に示す構成
であってもよい。図１５（Ａ）は光電変換素子ＰＤの接続の向きが図２とは逆となる構成
である。当該構成では、配線７１（ＶＰＤ）を高電位、配線７２（ＶＰＲ）を低電位とし
て動作させることができる。図１５（Ｂ）はトランジスタ４８を設けない構成である。当
該構成では、配線７１（ＶＰＤ）の電位を高電位とすることによりノードＮＤ０の電位を
リセットすることができる。図１５（Ｃ）はトランジスタ４９のソース電極またはドレイ
ン電極の他方が配線９１（ＯＵＴ１）に接続する構成である。
また、画素回路に用いるトランジスタは、図１６（Ａ）乃至図１６（Ｃ）に示すように、
トランジスタ４７乃至トランジスタ５０にバックゲートを設けた構成であってもよい。図
１６（Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御すること
ができる。図１６（Ａ）では、一例としてバックゲートが低電位を供給する配線７１（Ｖ
ＰＤ）または配線７５（ＶＳＳ）と接続する例を示しているが、いずれか一方の配線に接
続する構成であってもよい。また、図１６（Ｂ）はフロントゲートと同じ電位がバックゲ
ートに印加される構成であり、オン電流を増加させ、かつオフ電流を減少させることがで
きる。また、図１６（Ｃ）は所望のトランジスタが適切な電気特性を有するように、図１
６（Ａ）および図１６（Ｂ）の構成などを組み合わせた構成である。なお、図１６（Ｃ）
の構成は一例であり、バックゲートが設けられないトランジスタがあってもよい。また、
図２および図１５（Ａ）乃至図１５（Ｃ）の構成と、図１６（Ａ）乃至図１６（Ｃ）の構
成は必要に応じて組み合わせることができる。
画素２０の回路は、図１７に示すようにトランジスタ４８乃至トランジスタ５０を複数の
画素で共用する形態としてもよい。図１７は垂直方向の複数の画素でトランジスタ４８乃
至トランジスタ５０を共用する構成を例示しているが、水平方向または水平垂直方向の複
数の画素で共用してもよい。このような構成とすることで、一画素あたりが有するトラン
ジスタ数を削減させることができる。なお、図１７では容量素子Ｃ１の他方の電極を配線
７３（ＶＣ）に接続する例を示しているが、当該電極を配線７１（ＶＰＤ）に接続する構
成とすることもできる。
また、図１７ではトランジスタ４８乃至トランジスタ５０が４画素で共用される形態を図
示しているが、２画素、３画素または５画素以上で共用される形態あってもよい。なお、
当該構成と図１５（Ａ）乃至図１５（Ｃ）に示す構成および図１６（Ａ）乃至図１６（Ｃ
）に示す構成は任意に組み合すことができる。
また、本発明の一態様の撮像装置は、画素アレイ２１と、回路２２乃至回路２７およびバ
ッファ回路３１を有する基板３５との積層構造とすることができる。例えば、図１８（Ａ
）を画素アレイ２１の上面図、図１８（Ｂ）を基板３５の上面図としたとき、図１８（Ｃ
）の正面図に示すような画素アレイ２１と基板３５との積層構成とすることができる。当
該構成とすることで、それぞれの要素に適したトランジスタを用いることができ、かつ撮
像装置の面積を小さくすることができる。
回路２２乃至回路２７およびバッファ回路３１は、高速動作とＣＭＯＳ回路での構成を両
立させるため、シリコンを用いたトランジスタ（以下、Ｓｉトランジスタ）を用いて作製
することが好ましい。例えば、基板３５をシリコン基板とし、当該シリコン基板に上記回
路を形成することができる。また、画素アレイは、酸化物半導体を用いたトランジスタ（
以下、ＯＳトランジスタ）を用いて作製することが好ましい。なお、回路２２乃至回路２
７およびバッファ回路３１を構成する一部のトランジスタを画素アレイ２１と同じ面上に
設けてもよい。
次に、本発明の一態様の撮像装置の具体的な構成例について、図面を参照して説明する。
図１９（Ａ）は、図２に示す画素２０における光電変換素子ＰＤ、トランジスタ４７、ト
ランジスタ４８および容量素子Ｃ１の具体的な接続形態の一例を示している。なお、図１
９（Ａ）にはトランジスタ４９およびトランジスタ５０は図示されていない。画素２０は
、トランジスタ４７乃至トランジスタ５０および容量素子Ｃ１が設けられる層１１００、
および光電変換素子ＰＤが設けられる層１２００を有する。
なお、本実施の形態で説明する断面図において、各配線、各電極および各導電体８１を個
別の要素として図示しているが、それらが電気的に接続している場合においては、同一の
要素として設けられる場合もある。また、トランジスタのゲート電極、ソース電極、また
はドレイン電極が導電体８１を介して各配線と接続される形態は一例であり、トランジス
タのゲート電極、ソース電極、またはドレイン電極のそれぞれが配線としての機能を有す
る場合もある。
また、各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８２
および絶縁層８３等が設けられる。例えば、絶縁層８２および絶縁層８３等は、酸化シリ
コン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル
樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８２および絶縁層８
３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やト
ランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に
含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
画素２０の構成要素であるトランジスタ４７乃至トランジスタ５０には、オフ電流の低い
ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは極めて低いオフ電流特性
を有するため、撮像のダイナミックレンジを拡大することができる。図２に示す画素２０
の回路構成では、光電変換素子ＰＤに入射される光の強度が大きいときにノードＮＤ０の
電位が小さくなる。酸化物半導体を用いたトランジスタは極めてオフ電流が低いため、ゲ
ート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力するこ
とができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレ
ンジを広げることができる。
また、トランジスタ４７およびトランジスタ４８の低いオフ電流特性によってノードＮＤ
０で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方
法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式
を適用することができる。
一般的に、画素がマトリクス状に配置された撮像装置では、図２０（Ａ）に示す、行毎に
撮像動作４１０、データ保持動作４２０、読み出し動作４３０を行う動作方法であるロー
リングシャッタ方式が用いられる。ローリングシャッタ方式を用いる場合には、撮像の同
時性が失われるため、被写体が移動した場合には、画像に歪が生じてしまう。
したがって、本発明の一態様は、図２０（Ｂ）に示す全行で同時に撮像動作４１０、デー
タ保持動作４２０を行い、行毎に読み出し動作４３０を行うことができるグローバルシャ
ッタ方式を用いることが好ましい。グローバルシャッタ方式を用いることで、撮像装置の
各画素における撮像の同時性を確保することができ、被写体が移動する場合であっても歪
の小さい画像を容易に得ることができる。
また、図６に示す回路２７におけるトランジスタ４３、４４、および図８に示す回路２７
におけるトランジスタ４３、４４、５３、５６にもＯＳトランジスタを用いることが好ま
しい。これらのトランジスタの低いオフ電流特性によって、ノードＮＤ１１、ノードＮＤ
１２、ノードＮＤ１３、ノードＮＤ１４の電位を保持することができ、回路２７は正確な
クロック信号（ＣＬＫ）の生成を継続することができる。
また、ＯＳトランジスタは、シリコンを活性領域または活性層に用いたトランジスタより
も電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる
。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機
、宇宙機などへの搭載にも適している。
また、ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有する。
セレン系材料を光電変換層とした光電変換素子では、アバランシェ現象が起こりやすいよ
うに比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。したがって、Ｏ
Ｓトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせること
で、信頼性の高い撮像装置とすることができる。
図１９（Ａ）において、各トランジスタはバックゲートを有する形態を例示しているが、
図１９（Ｂ）に示すように、バックゲートを有さない形態であってもよい。また、図１９
（Ｃ）に示すように一部のトランジスタ、例えばトランジスタ４７のみにバックゲートを
有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジス
タのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロン
トゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲート有無に関
する形態は、本実施の形態で説明する他の画素の構成にも適用することができる。
層１２００に設けられる光電変換素子ＰＤは、様々な形態の素子を用いることができる。
図１９（Ａ）では、セレン系材料を光電変換層５６１に用いた形態を図示している。セレ
ン系材料を用いた光電変換素子ＰＤは、可視光に対する外部量子効率が高い特性を有する
。また、セレン系材料は光吸収係数が高いため、光電変換層５６１を薄くしやすい利点を
有する。セレン系材料を用いた光電変換素子ＰＤでは、アバランシェ現象により入射され
る光量に対する電子の増幅が大きい高感度のセンサとすることができる。つまり、セレン
系材料を光電変換層５６１に用いることで、画素面積が縮小しても十分な光電流を得るこ
とができる。また、セレン系材料を用いた光電変換素子ＰＤは、低照度環境における撮像
にも適しているといえる。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレ
ンは、一例として、非晶質セレンを成膜後に熱処理することで得ることができる。結晶セ
レンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させ
ることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光
吸収係数が高い特性を有する。
図１９（Ａ）では、光電変換層５６１は単層として図示しているが、セレン系材料の受光
面側に正孔注入阻止層として酸化ガリウム、酸化セリウムまたはＩｎ−Ｇａ−Ｚｎ酸化物
などを設け、電極５６６側に電子注入阻止層として酸化ニッケルまたは硫化アンチモンな
どを設ける構成とすることもできる。
また、光電変換層５６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であっ
てもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層で
あってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単体と同様にアバランシェ現象が利
用できる光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子ＰＤは、例えば、金属材料などで形成された電極５６
６と透光性導電層５６２との間に光電変換層５６１を有する構成とすることができる。ま
た、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化
カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０
Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレ
イン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易
である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換
層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とす
ることができる。
図１９（Ａ）では、光電変換層５６１および透光性導電層５６２を画素回路間で分離しな
い構成としているが、図２１（Ａ）に示すように回路間で分離する構成としてもよい。ま
た、画素間において、電極５６６を有さない領域には、絶縁体で隔壁５６７を設け、光電
変換層５６１および透光性導電層５６２に亀裂が入らないようにすることが好ましいが、
図２１（Ｂ）に示すように隔壁５６７を設けない構成としてもよい。また、図１９（Ａ）
では、透光性導電層５６２と配線８７との間に配線８８および導電体８１を介する構成を
図示しているが、図２１（Ｃ）、（Ｄ）に示すように透光性導電層５６２と配線８７が直
接接する形態としてもよい。
また、電極５６６および配線８７等は多層としてもよい。例えば、図２２（Ａ）に示すよ
うに、電極５６６を導電層５６６ａおよび導電層５６６ｂの二層とし、配線８７を導電層
８７ａおよび導電層８７ｂの二層とすることができる。図２２（Ａ）の構成においては、
例えば、導電層５６６ａおよび導電層８７ａを低抵抗の金属等を選択して形成し、導電層
５６６ｂおよび導電層８７ｂを光電変換層５６１とコンタクト特性の良い金属等を選択し
て形成するとよい。このような構成とすることで、光電変換素子ＰＤの電気特性を向上さ
せることができる。また、一部の金属は透光性導電層５６２と接触することにより電蝕を
起こすことがある。そのような金属を導電層８７ａに用いた場合でも導電層８７ｂを介す
ることによって電蝕を防止することができる。
導電層５６６ｂおよび導電層８７ｂには、例えば、モリブデンやタングステンなどを用い
ることができる。また、導電層５６６ａおよび導電層８７ａには、例えば、アルミニウム
、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、絶縁層８２等が多層である構成であってもよい。例えば、図２２（Ｂ）に示すよう
に、絶縁層８２が絶縁層８２ａおよび絶縁層８２ｂを有し、かつ絶縁層８２ａと絶縁層８
２ｂとのエッチングレート等が異なる場合は、導電体８１は段差を有するようになる。層
間絶縁膜や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体８１は
段差を有するようになる。ここでは絶縁層８２が２層である例を示したが、絶縁層８２お
よびその他の絶縁層は３層以上の構成であってもよい。
隔壁５６７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔
壁５６７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部
の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子ＰＤには、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ
型ダイオード素子などを用いてもよい。
例えば、図２３は光電変換素子ＰＤにｐｉｎ型の薄膜フォトダイオードを用いた例である
。当該フォトダイオードは、ｎ型の半導体層５６５、ｉ型の半導体層５６４、およびｐ型
の半導体層５６３が順に積層された構成を有している。ｉ型の半導体層５６４には非晶質
シリコンを用いることが好ましい。また、ｐ型の半導体層５６３およびｎ型の半導体層５
６５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シ
リコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオード
は可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
図２３に示す光電変換素子ＰＤでは、カソードとして作用するｎ型の半導体層５６５がト
ランジスタ４７と電気的な接続を有する電極５６６と接する構成となっている。また、ア
ノードとして作用するｐ型の半導体層５６３が導電体８１を介して配線８７と電気的な接
続を有する。
図１５（Ａ）に示すように、光電変換素子ＰＤの接続形態が図２に示す向きとは逆となる
構成であってもよい。そのため、図２３において、光電変換素子ＰＤのアノードおよびカ
ソードと電極層および配線との接続形態が逆となる場合もある。
いずれの場合においても、ｐ型の半導体層５６３が受光面となるように光電変換素子ＰＤ
を形成することが好ましい。ｐ型の半導体層５６３を受光面とすることで、光電変換素子
ＰＤの出力電流を高めることができる。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子ＰＤの構成、ならび
に光電変換素子ＰＤおよび配線の接続形態は、図２４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、
（Ｅ）、（Ｆ）に示す例であってもよい。なお、光電変換素子ＰＤの構成、光電変換素子
ＰＤと配線の接続形態はこれらに限定されず、他の形態であってもよい。
図２４（Ａ）は、光電変換素子ＰＤのｐ型の半導体層５６３と接する透光性導電層５６２
を設けた構成である。透光性導電層５６２は電極として作用し、光電変換素子ＰＤの出力
電流を高めることができる。
透光性導電層５６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸
化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを
含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェ
ン等を用いることができる。また、透光性導電層５６２は単層に限らず、異なる膜の積層
であっても良い。
図２４（Ｂ）は、光電変換素子ＰＤのｐ型の半導体層５６３と配線８８が電気的な接続を
直接有する構成である。
図２４（Ｃ）は、光電変換素子ＰＤのｐ型の半導体層５６３と接する透光性導電層５６２
が設けられ、配線８７と透光性導電層５６２が電気的な接続を有する構成である。
図２４（Ｄ）は、光電変換素子ＰＤを覆う絶縁層にｐ型の半導体層５６３が露出する開口
部が設けられ、当該開口部を覆う透光性導電層５６２と配線８８が電気的な接続を有する
構成である。
図２４（Ｅ）は、光電変換素子ＰＤを貫通する導電体８１が設けられた構成である。当該
構成では、配線８７は導電体８１を介してｐ型の半導体層５６３と電気的に接続される。
図面上では、配線８７と電極５６６とは、ｎ型の半導体層５６３を介して見かけ上導通し
てしまう形態を示している。しかしながら、ｎ型の半導体層５６３の横方向の抵抗が高い
ため、配線８７と電極５６６との間に適切な間隔を設ければ、両者間は極めて高抵抗とな
る。したがって、光電変換素子ＰＤは、アノードとカソードが短絡することなく、ダイオ
ード特性を有することができる。なお、ｐ型の半導体層５６３と電気的に接続される導電
体８１は複数であってもよい。
図２４（Ｆ）は、図２４（Ｅ）の光電変換素子ＰＤに対して、ｐ型の半導体層５６３と接
する透光性導電層５６２を設けた構成である。
図２４（Ｄ）、図２４（Ｅ）、および図２４（Ｆ）に示す光電変換素子ＰＤでは、受光領
域と配線等が重ならないため、広い受光面積を確保できる利点を有する。
また、光電変換素子ＰＤには、図２５に示すように、シリコン基板６００を光電変換層と
したフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子ＰＤは、成膜
工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製す
ることができる。また、セレン系材料は高抵抗であり、図１９（Ａ）に示すように、光電
変換層５６１を回路間で分離しない構成とすることもできる。したがって、本発明の一態
様の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基
板６００を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ
工程などの難度の高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板６００が積層された
構成としてもよい。例えば、図２６（Ａ）に示すように、シリコン基板６００に活性領域
を有するトランジスタ６１０およびトランジスタ６２０を有する層１４００が画素回路と
重なる構成とすることができる。図２６（Ｂ）はトランジスタのチャネル幅方向の断面図
に相当する。
ここで、図２６（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示して
いるが、図２７（Ａ）に示すようにプレーナー型であってもよい。または、図２７（Ｂ）
に示すように、シリコン薄膜の活性層６５０を有するトランジスタであってもよい。また
、活性層６５０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏ
ｒ）の単結晶シリコンとすることができる。
シリコン基板６００に形成された回路は、画素回路が出力する信号を読み出す機能や当該
信号を変換する処理などを行う機能を有することができ、例えば、図２７（Ｃ）に示す回
路図のようなＣＭＯＳインバータを含む構成とすることができる。トランジスタ６１０（
ｎ−ｃｈ型）およびトランジスタ６２０（ｐ−ｃｈ型）のゲートは電気的に接続される。
また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソー
スまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまた
はドレインの他方はそれぞれ別の配線に電気的に接続される。
シリコン基板６００に形成された回路は、例えば、図１に示す回路２２、回路２３、回路
２４、回路２５、回路２６、回路２７、およびバッファ回路３１などに相当する。
また、シリコン基板６００はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン
、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
ここで、図２５および図２６（Ａ）に示すように、酸化物半導体を有するトランジスタが
形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形
成される領域との間には絶縁層８０が設けられる。
トランジスタ６１０およびトランジスタ６２０の活性領域近傍に設けられる絶縁層中の水
素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ６
１０およびトランジスタ６２０の信頼性を向上させる効果がある。一方、トランジスタ４
７等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体
層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ４７等
の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用い
たトランジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の
層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設ける
ことが好ましい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ６
１０およびトランジスタ６２０の信頼性が向上することができる。また、一方の層から他
方の層への水素の拡散が抑制されることでトランジスタ４７等の信頼性も向上させること
ができる。
絶縁層８０としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
図２６（Ａ）に示すような構成では、シリコン基板６００に形成される回路（例えば、駆
動回路）と、トランジスタ４７等と、光電変換素子ＰＤとを重なるように形成することが
できるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高める
ことができる。例えば、画素数が４Ｋ２Ｋ、８Ｋ４Ｋまたは１６Ｋ８Ｋなどの撮像装置に
用いることが適する。なお、画素２０が有するトランジスタ５０等をＳｉトランジスタで
形成し、トランジスタ４７、トランジスタ４８、光電変換素子ＰＤ等と、重なる領域を有
する構成とすることもできる。
また、本発明の一態様の撮像装置は、図２８に示す構成とすることができる。
図２８に示す撮像装置は、図２６（Ａ）に示す撮像装置の変形例であり、ＯＳトランジス
タおよびＳｉトランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ６２０はｐ−ｃｈ型と
し、層１１００に設けるＯＳトランジスタであるトランジスタ６１０はｎ−ｃｈ型とする
。ｐ−ｃｈ型トランジスタのみをシリコン基板６００に設けることで、ウェル形成やｎ型
不純物層形成など工程を省くことができる。
図２８に示す撮像装置は、光電変換素子ＰＤにセレン等を用いた例を示したが、図２３と
同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
図２８に示す撮像装置において、トランジスタ６１０は、層１１００に形成するトランジ
スタ４７およびトランジスタ４８と同一の工程で作製することができる。したがって、撮
像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図２９に示すように、シリコン基板６６０に形成さ
れた光電変換素子ＰＤおよびその上に形成されたＯＳトランジスタで構成された画素を有
する構成と、回路が形成されたシリコン基板６００とを貼り合わせた構成としてもよい。
このような構成とすることで、シリコン基板６６０に形成する光電変換素子ＰＤの実効的
な面積を大きくすることが容易になる。また、シリコン基板６００に形成する回路を微細
化したＳｉトランジスタで高集積化することで、高性能な撮像装置を提供することができ
る。
また、図２９の変形例として、図３０に示すように、ＯＳトランジスタおよびＳｉトラン
ジスタで回路を構成する形態であってもよい。このような構成とすることで、シリコン基
板６６０に形成する光電変換素子ＰＤの実効的な面積を向上することが容易になる。また
、シリコン基板６００に形成する回路を微細化したＳｉトランジスタで高集積化すること
で、高性能な撮像装置を提供することができる。
図３０の構成の場合、シリコン基板６００に形成されたＳｉトランジスタおよびその上に
形成されたＯＳトランジスタでＣＭＯＳ回路を構成することができる。ＯＳトランジスタ
は極めてオフ電流が低いため、静的なリーク電流が極めて少ないＣＭＯＳ回路を構成する
ことができる。
なお、本実施の形態における撮像装置が有するトランジスタおよび光電変換素子の構成は
一例である。したがって、例えば、トランジスタ４７乃至トランジスタ５０のいずれか、
または一つ以上を活性領域または活性層にシリコン等を有するトランジスタで構成するこ
ともできる。また、トランジスタ６１０およびトランジスタ６２０の両方また一方を活性
層に酸化物半導体層を有するトランジスタで構成することもできる。
図３１（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当
該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子ＰＤが
形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に
対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション
膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハ
フニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部の
カラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニ
ウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体
膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける
構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５
３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば
、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０
ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの
色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができ
る。
また、図３１（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５
０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られ
る撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線
撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮
るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０
に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる
。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤで
検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装
置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐ
ｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、Ｃ
ｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものを用いることがで
きる。
セレン系材料を用いた光電変換素子ＰＤにおいては、Ｘ線等の放射線を電荷に直接変換す
ることができるため、シンチレータを不要とする構成とすることもできる。
また、図３１（Ｃ）に示すように、カラーフィルタ２５３０ａ、カラーフィルタ２５３０
ｂおよびカラーフィルタ２５３０ｃ上にマイクロレンズアレイ２５４０を設けてもよい。
マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを
通り、光電変換素子ＰＤに照射されるようになる。なお、図３１（Ａ）、（Ｂ）、（Ｃ）
に示す層１２００以外の領域を層１６００とする。
図３２は、本発明の一態様の画素２０および図３１（Ｃ）に示すマイクロレンズアレイ２
５４０等の具体的な積層構成を例示する図である。図３２は、図２６（Ａ）に示す画素の
構成を用いた例である。図２５に示す画素を用いる場合は、図３３に示すような構成とな
る。
このように、光電変換素子ＰＤ、画素２０が有する回路、および駆動回路のそれぞれが互
いに重なる領域を有するように構成することができるため、撮像装置を小型化することが
できる。
また、図３２および図３３に示すようにマイクロレンズアレイ２５４０の上方に回折格子
１５００を設けた構成としてもよい。回折格子１５００を介した被写体の像（回折画像）
を画素に取り込み、画素における撮像画像から演算処理により入力画像（被写体の像）を
構成することができる。また、レンズの替わりに回折格子１５００を用いることで撮像装
置のコストを下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコ
ン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹
脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有
機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することが
できる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。ま
た、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもでき
る。
回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい。間隔
Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。当該間隔は空間でも
よいし、透光性を有する材料を封止層または接着層として設けてもよい。例えば、窒素や
希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、アクリル樹脂、
エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。またはシリコーンオ
イルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設けない場合に
おいても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設けてもよい。
また、撮像装置は、図３４（Ａ１）および図３４（Ｂ１）に示すように湾曲させてもよい
。図３４（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を
示している。図３４（Ａ２）は、図３４（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の
断面図である。図３４（Ａ３）は、図３４（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位
の断面図である。
図３４（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同
図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図３４（Ｂ２）は、図
３４（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図３４（Ｂ３）は、
図３４（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化
や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができ
る。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない
。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくて
もよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。例
えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域な
どが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されな
い。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジス
タ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域など
は、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明
の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トラ
ンジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲル
マニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、
窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例
えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジ
スタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域な
どは、酸化物半導体を有していなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
図３５（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図で
ある。図３５（Ａ）は上面図であり、図３５（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面
が図３５（Ｂ）に相当する。また、図３５（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が
図３７（Ａ）に相当する。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ
３−Ｂ４方向をチャネル幅方向と呼称する。
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電
層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１
６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１
６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい
。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図３５（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導
電層１４０および導電層１５０とそれぞれ接しており、導電層１４０および導電層１５０
として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗化す
ることができる。
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで
酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残
留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵
抗のｎ型となる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
また、本発明の一態様のトランジスタは、図３５（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３５（Ｃ）はトランジスタ１０２の上面図であり、図３５（Ｃ）に示す一点鎖線Ｃ
１−Ｃ２方向の断面が図３５（Ｄ）に相当する。また、図３５（Ｃ）に示す一点鎖線Ｃ３
−Ｃ４方向の断面は、図３７（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネ
ル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層
として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同
様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶
縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当
該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高
いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図３５（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３５（Ｅ）はトランジスタ１０３の上面図であり、図３５（Ｅ）に示す一点鎖線Ｄ
１−Ｄ２方向の断面が図３５（Ｆ）に相当する。また、図３５（Ｅ）に示す一点鎖線Ｄ３
−Ｄ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネ
ル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する。
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接
する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶
縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０
に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０およ
び導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層
１５０に接する絶縁層（平坦化膜）などを有していてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図３５（Ｆ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶
縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域
２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生
じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互
作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁
材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
また、本発明の一態様のトランジスタは、図３６（Ａ）、（Ｂ）に示す構成であってもよ
い。図３６（Ａ）はトランジスタ１０４の上面図であり、図３６（Ａ）に示す一点鎖線Ｅ
１−Ｅ２方向の断面が図３６（Ｂ）に相当する。また、図３６（Ａ）に示す一点鎖線Ｅ３
−Ｅ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネ
ル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部
を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
また、図３６（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および
領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる
。
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３
２と同様に低抵抗化することができる。
また、領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領
域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４
および領域３３５の長さが１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート
電界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３
５の低抵抗化を行わない場合もある。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図３６（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３６（Ｃ）はトランジスタ１０５の上面図であり、図３６（Ｃ）に示す一点鎖線Ｆ
１−Ｆ２方向の断面が図３６（Ｄ）に相当する。また、図３６（Ｃ）に示す一点鎖線Ｆ３
−Ｆ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｆ１−Ｆ２方向をチャネ
ル長方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する。
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電
層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電
層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５
２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接す
る絶縁層などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
また、本発明の一態様のトランジスタは、図３６（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３６（Ｅ）はトランジスタ１０６の上面図であり、図３６（Ｅ）に示す一点鎖線Ｇ
１−Ｇ２方向の断面が図３６（Ｆ）に相当する。また、図３６（Ａ）に示す一点鎖線Ｇ３
−Ｇ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｇ１−Ｇ２方向をチャネ
ル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する。
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電
層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁
層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電
層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、
必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜
）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１
５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０お
よび導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸
素の供給を容易とすることができる。
トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびト
ランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を
高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物とし
ては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリ
ウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、
亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物
の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠
損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を
形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。
なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
また、本発明の一態様のトランジスタは、図３８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３７（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図３８（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図３７（Ｄ）に示すように、導電層１７０と導電層１
７３とをコンタクトホールを介して電気的に接続すればよい。
また、図３５および図３６におけるトランジスタ１０１乃至トランジスタ１０６では、酸
化物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であって
もよい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図３９
（Ｂ）、（Ｃ）または図３９（Ｄ）、（Ｅ）に示す酸化物半導体層１３０と入れ替えるこ
とができる。
図３９（Ａ）は酸化物半導体層１３０の上面図であり、図３９（Ｂ）、（Ｃ）は、二層構
造である酸化物半導体層１３０の断面図である。また、図３９（Ｄ）、（Ｅ）は、三層構
造である酸化物半導体層１３０の断面図である。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図４０（Ａ）、（Ｂ）に示す構成であってもよ
い。図４０（Ａ）はトランジスタ１０７の上面図であり、図４０（Ａ）に示す一点鎖線Ｈ
１−Ｈ２方向の断面が図４０（Ｂ）に相当する。また、図４０（Ａ）に示す一点鎖線Ｈ３
−Ｈ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｈ１−Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する。
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５
０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層
１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機
能を付加してもよい。
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０
との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、ト
ランジスタ１０１と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４０（Ｃ）、（Ｄ）に示す構成であってもよ
い。図４０（Ｃ）はトランジスタ１０８の上面図であり、図４０（Ｃ）に示す一点鎖線Ｉ
１−Ｉ２方向の断面が図４０（Ｄ）に相当する。また、図４０（Ｃ）に示す一点鎖線Ｉ３
−Ｉ４方向の断面が図４２（Ｂ）に相当する。また、一点鎖線Ｉ１−Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する。
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７
０の端部と一致しない点がトランジスタ１０７と異なる。
また、本発明の一態様のトランジスタは、図４０（Ｅ）、（Ｆ）に示す構成であってもよ
い。図４０（Ｅ）はトランジスタ１０９の上面図であり、図４０（Ｅ）に示す一点鎖線Ｊ
１−Ｊ２方向の断面が図４０（Ｆ）に相当する。また、図４０（Ｅ）に示す一点鎖線Ｊ３
−Ｊ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｊ１−Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３−Ｊ４方向をチャネル幅方向と呼称する。
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸
化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６
０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導
電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５
および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４
０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および
導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４１（Ａ）、（Ｂ）に示す構成であってもよ
い。図４１（Ａ）はトランジスタ１１０の上面図であり、図４１（Ａ）に示す一点鎖線Ｋ
１−Ｋ２方向の断面が図４１（Ｂ）に相当する。また、図４１（Ａ）に示す一点鎖線Ｋ３
−Ｋ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する。
トランジスタ１１０は、領域３３１および領域３３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４１（Ｃ）、（Ｄ）に示す構成であってもよ
い。図４１（Ｃ）はトランジスタ１１１の上面図であり、図４１（Ｃ）に示す一点鎖線Ｌ
１−Ｌ２方向の断面が図４１（Ｄ）に相当する。また、図４１（Ｃ）に示す一点鎖線Ｌ３
−Ｌ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｌ１−Ｌ２方向をチャネル
長方向、一点鎖線Ｌ３−Ｌ４方向をチャネル幅方向と呼称する。
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５
１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化
物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層
１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を
通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および
導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１
５２に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６
０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、
トランジスタ１０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４１（Ｅ）、（Ｆ）に示す構成であってもよ
い。図４１（Ｅ）はトランジスタ１１２の上面図であり、図４１（Ｅ）に示す一点鎖線Ｍ
１−Ｍ２方向の断面が図４１（Ｆ）に相当する。また、図４１（Ｅ）に示す一点鎖線Ｍ３
−Ｍ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｍ１−Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３−Ｍ４方向をチャネル幅方向と呼称する。
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において
酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）であ
る点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化
物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と
同様の構成を有する。
また、本発明の一態様のトランジスタは、図４３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図４２（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図４３（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
また、本発明の一態様のトランジスタは、図４４（Ａ）および図４４（Ｂ）に示す構成と
することもできる。図４４（Ａ）は上面図であり、図４４（Ｂ）は、図４４（Ａ）に示す
一点鎖線Ｎ１−Ｎ２、および一点鎖線Ｎ３−Ｎ４に対応する断面図である。なお、図４４
（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４４（Ａ）および図４４（Ｂ）に示すトランジスタ１１３は、基板１１５と、基板１１
５上の絶縁層１２０と、絶縁層１２０上の酸化物半導体層１３０（酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）と、酸化物半導体層１３０に接
し、間隔を開けて配置された導電層１４０および導電層１５０と、酸化物半導体層１３０
ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０を有する。なお、酸化物
半導体層１３０ｃ、絶縁層１６０および導電層１７０は、トランジスタ１１３上の絶縁層
１９０に設けられた酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび絶縁層１２
０に達する開口部に設けられている。
トランジスタ１１３の構成は、前述したその他のトランジスタの構成と比較して、ソース
電極またはドレイン電極となる導電体とゲート電極となる導電体の重なる領域が少ないた
め、寄生容量を小さくすることができる。したがって、トランジスタ１１３は、高速動作
を必要とする回路の要素として適している。トランジスタ１１３の上面は、図４４（Ｂ）
に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）
法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図４５（Ａ）、（Ｂ）に示す上面図（酸化物半導体層１
３０、導電層１４０および導電層１５０のみを図示）のように酸化物半導体層の幅（ＷＯ
Ｓ）よりも導電層１４０および導電層１５０の幅（ＷＳＤ）が長く形成されていてもよい
し、短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、
ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を
向上させることができる。また、図４５（Ｃ）に示すように、導電層１４０および導電層
１５０が酸化物半導体層１３０と重なる領域のみに形成されていてもよい。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１３）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ
（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。したがって、酸化物半導体層１３０ｂを厚くすることでオン電流が向上
する場合がある。
以上の構成とすることで、トランジスタの電気特性を向上することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明す
る。
基板１１５には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処
理された金属基板などを用いることができる。または、トランジスタやフォトダイオード
が形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラ
グとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン
基板にｐ−ｃｈ型のトランジスタを形成する場合は、ｎ−型の導電型を有するシリコン基
板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板
であってもよい。また、シリコン基板に設けるトランジスタがｐ−ｃｈ型である場合は、
トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが
好ましい。（１１０）面にｐ−ｃｈ型トランジスタを形成することで、移動度を高くする
ことができる。
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶
縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含
む絶縁膜であることがより好ましい。絶縁層１２０は、ＴＤＳ法で測定した酸素原子に換
算した酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１０
０℃以上５００℃以下の範囲とする。また、基板１１５が他のデバイスが形成された基板
である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平
坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積
んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層を用いればよい。
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３
０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層
１３０ｂとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。したがって、酸化物半導体層１３０ｂは半導体として機能する領域を有するといえる
が、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは絶縁体または半絶縁体とし
て機能する領域を有するともいえる。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸
素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが
好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のス
タビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇ
ｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ
酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−
Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化
物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ
−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−
Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化
物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ
−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ
酸化物を用いることができる。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ
。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、少なく
ともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ
またはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１３０ａ
をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩｎ：Ｍ
：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ
３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも
大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以
上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層
１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることが
できる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下
してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いての
ＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さ
らに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの厚
さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは
３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１３
０ｃより厚い方が好ましい。
酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、
酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性（ｉ型）または実質的に
真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密
度が、１×１０１９／ｃｍ３未満であること、１×１０１５／ｃｍ３未満であること、１
×１０１３／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、１×１０
−９／ｃｍ３以上であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられる水素濃度が、２
×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、
より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａ
ｔｏｍｓ／ｃｍ３以下であって、１×１０１７ａｔｏｍｓ／ｃｍ３以上になる領域を有す
るように制御する。また、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であって、５×１０１６
ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させること
がある。酸化物半導体層の結晶性を低下させないためには、シリコン濃度を１×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満であり、１×
１０１８ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。また、炭素濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満であって、６×１０１７ａｔｏ
ｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数
ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上
記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタの
ようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜
と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こ
り、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化
物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１
３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ
、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸
化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、３
：１：２、４：２：３、または４：２：４．１（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化
物などを用いることができる。なお、上記酸化物をスパッタターゲットとして成膜を行っ
た場合、成膜される酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半
導体層１３０ｃの原子数比は必ずしも同一とならず、プラスマイナス４０％程度の差を有
する。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、チャネ
ルは酸化物半導体層１３０ｂに形成される。酸化物半導体層１３０は伝導帯下端のエネル
ギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような
構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。トランジスタ１０５、トランジスタ１
０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１およ
び導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用
いることができる。
上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
また、導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしても
よい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型
化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０お
よび導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接
触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことがで
きる。ｎ型の半導体層としては、窒素が添加されたＩｎ−Ｇａ−Ｚｎ酸化物、酸化亜鉛、
酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、Ｎ、Ｚｒ
などを、不純物として含んでいてもよい。
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を
大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オ
フ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハ
フニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したが
って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウム
を用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる
。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の
放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半
導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。絶縁層１２０
および絶縁層１６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜また
は酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放
出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０
１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、
膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理
による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ−Ｍｎなどの合金や上記材料とＣｕまたはＣｕ−Ｍｎなどの合金との積層を用い
てもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステ
ンを用いて導電層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態２に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態２に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１
２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもでき
る。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅
が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては上面に垂直な方向からのゲート電界に加えて、側面
に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的
にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を
高められる。
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート
電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また
、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上さ
せることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性
の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパ
ッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ
法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａ
ｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍ
ｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバ
ーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（
アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の
原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらない
ように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。ある
いは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層
を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に
積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数
回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガ
ス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり
、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメ
チルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる
ことができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチ
ルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル
亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）など
がある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４
ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ−Ｏ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ
−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変え
てＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含ま
ないＯ３ガスを用いる方が好ましい。
酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる
。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、
酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中
の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用い
ることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例
えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態４）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌ
ｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置
が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さな
い、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏ
ｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域に
おいて周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一
方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な
構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物
半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解
析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の
結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行う
と、図４６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し
、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を
行っても、図４６（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図４６（Ｃ）に示すよ
うに（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、Ｘ
ＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプロー
ブ径が３００ｎｍの電子線を入射させると、図４６（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４６（Ｅ）
に示す。図４６（Ｅ）より、リング状の回折パターンが確認される。したがって、プロー
ブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレ
ットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４６（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因する
と考えられる。また、図４６（Ｅ）における第２リングは（１１０）面などに起因すると
考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉ
ｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる
。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウ
ンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ
−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図４７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによ
って観察することができる。
図４７（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上
面と平行となる。
また、図４７（Ｂ）および図４７（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４７（Ｄ）および図４７（Ｅ）は、
それぞれ図４７（Ｂ）および図４７（Ｃ）を画像処理した像である。以下では、画像処理
の方法について説明する。まず、図４７（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得
したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残
すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：
Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像
処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフ
ィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子
配列を示している。
図４７（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図４７（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線
で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確
認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形
や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによ
って結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面
方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離
が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複
数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡ
ＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌ
ａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもでき
る。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混
入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳ
は不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満
、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上の
キャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真
性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低
く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し
、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない
。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍ
の領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図４８
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図４８（Ｂ）に示す。図４８（Ｂ）より、リング状の領域
内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの
電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入
射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、
図４８（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
図４８（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に
１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは
、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見ら
れない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質
酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、
ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物
半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
図４９に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４９（Ａ）は
電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４９（Ｂ
）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高
分解能断面ＴＥＭ像である。図４９（Ａ）および図４９（Ｂ）より、ａ−ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−
Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている
。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同
程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以
下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎ
Ｏ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応す
る。
図５０は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である
。なお、上述した格子縞の長さを結晶部の大きさとしている。図５０より、ａ−ｌｉｋｅ
ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなってい
くことがわかる。図５０より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−
／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ
−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図５０よ
り、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、
それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射お
よびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件
は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域
の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、
不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。所
望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、
加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組
み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態では、イメージセンサチップを収めたパッケージおよびモジュールの一例に
ついて説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用
いることができる。
図５１（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である
。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カ
バーガラス８２０および両者を接着する接着剤８３０等を有する。
図５１（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、
半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有
する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図５１（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケ
ージの斜視図であり、図５１（Ｄ）は、当該パッケージの断面図である。パッケージ基板
８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスル
ーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０
は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続され
ている。
また、図５２（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメ
ラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチ
ップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５
等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮
像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられて
おり、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図５２（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８
１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆ
ｌａｔ ｎｏ− ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例で
あり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよ
い。
図５２（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュ
ールの斜視図であり、図５２（Ｄ）は、当該カメラモジュールの断面図である。ランド８
４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチッ
プ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続され
ている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易にな
り、様々な電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本発明の一態様に係る撮像装置、および当該撮像装置を含む電子機器として、表示機器、
パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話
、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチ
ルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ
）、自動販売機などが挙げられる。これら電子機器の具体例を図５３に示す。
図５３（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する
。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像
装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定する
ものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメ
ラとも呼ばれる。
図５３（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、
操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ
９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられて
いる。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様
の撮像装置を備えることができる。
図５３（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９
６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得
するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図５３（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、操作用のボタン９３５および竜頭９３６、カメラ９３９等を有する。表示部９３２
はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の
一つとして本発明の一態様の撮像装置を備えることができる。
図５３（Ｅ）は図５３（Ａ）の監視カメラを用いたシステムの一例である。監視カメラ９
９１は表示装置９９２と接続されており、撮像した画像を表示装置９９２で表示すること
ができる。また、監視カメラ９９１は記憶装置９９３と接続されており、撮像した画像の
データを記憶装置９９３に記録することができる。また、記憶装置９９３は表示装置９９
２と接続されており、記憶装置９９３に記録された画像データを表示装置９９２で表示す
ることができる。また、これらの構成の制御をパーソナルコンピュータなどで行うことも
できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
２０ 画素
２１ 画素アレイ
２２ 回路
２３ 回路
２４ 回路
２５ 回路
２６ 回路
２７ 回路
２８ 回路
２９ 回路
３１ バッファ回路
３２ インバータ回路
３３ コンパレータ回路
３４ カウンター回路
３５ 基板
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
４４ トランジスタ
４５ トランジスタ
４６ トランジスタ
４７ トランジスタ
４８ トランジスタ
４９ トランジスタ
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５５ トランジスタ
５６ トランジスタ
６１ 配線
６２ 配線
６３ 配線
７１ 配線
７２ 配線
７３ 配線
７４ 配線
７５ 配線
８０ 絶縁層
８１ 導電体
８２ 絶縁層
８２ａ 絶縁層
８２ｂ 絶縁層
８３ 絶縁層
８７ 配線
８７ａ 導電層
８７ｂ 導電層
８８ 配線
９０ 配線
９１ 配線
９３ 配線
９４ 配線
９５ 配線
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１５ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０ｂ 酸化物半導体層
１３０ｃ 酸化物半導体層
１４０ 導電層
１４１ 導電層
１４２ 導電層
１５０ 導電層
１５１ 導電層
１５２ 導電層
１６０ 絶縁層
１７０ 導電層
１７１ 導電層
１７２ 導電層
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
１９０ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３３０ 酸化物半導体層
３３０ａ 酸化物半導体層
３３０ｂ 酸化物半導体層
３３０ｃ 酸化物半導体層
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
４１０ 撮像動作
４２０ データ保持動作
４３０ 読み出し動作
５６１ 光電変換層
５６２ 透光性導電層
５６３ 半導体層
５６４ 半導体層
５６５ 半導体層
５６６ 電極
５６６ａ 導電層
５６６ｂ 導電層
５６７ 隔壁
６００ シリコン基板
６１０ トランジスタ
６２０ トランジスタ
６５０ 活性層
６６０ シリコン基板
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
９９１ 監視カメラ
９９２ 表示装置
９９３ 記憶装置
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
２５００ 絶縁層
２５１０ 遮光層
２５２０ 有機樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (3)

  1. 画素と、Ａ／Ｄ変換回路と、比較回路と、を有し、
    前記画素は、フレーム毎に撮像したアナログデータを前記Ａ／Ｄ変換回路に出力する機能を有し、
    前記Ａ／Ｄ変換回路は、入力されたアナログデータを第１のクロック信号に応じてデジタルデータに変換する機能と、入力されたアナログデータを第２のクロック信号に応じてデジタルデータに変換する機能と、を有し、
    前記比較回路は、前記Ａ／Ｄ変換回路から入力される、第１のフレームの最上位ビットデータの論理信号と、第２のフレームの最下位ビットデータの論理信号と、が同一か否かを比較する機能を有する、撮像装置。
  2. 画素と、Ａ／Ｄ変換回路と、比較回路と、を有し、
    前記画素は、フレーム毎に撮像したアナログデータを前記Ａ／Ｄ変換回路に出力する機能を有し、
    前記Ａ／Ｄ変換回路は、入力されたアナログデータを第１のクロック信号に応じてデジタルデータに変換する機能と、入力されたアナログデータを第２のクロック信号に応じてデジタルデータに変換する機能と、を有し、
    前記比較回路は、前記Ａ／Ｄ変換回路から入力される、第１のフレームの最上位ビットデータの論理信号と、第２のフレームの最下位ビットデータの論理信号と、が同一か否かを比較する機能を有する、撮像装置であって、
    前記Ａ／Ｄ変換回路または前記比較回路を構成する第１のトランジスタは、
    撮像を行う画素が有する第２のトランジスタの下層に配置され、
    前記画素が有する光電変換素子は、前記第２のトランジスタの上層に配置される、撮像装置。
  3. 第１のステップで、第１のクロック信号をＡ／Ｄ変換回路に供給し、
    第２のステップで、第１のフレームを撮像し、撮像したアナログデータを前記Ａ／Ｄ変換回路でデジタルデータに変換し、
    第３のステップで、前記第１のフレームの最上位ビットデータを比較回路に格納し、
    第４のステップで、第２のクロック信号を前記Ａ／Ｄ変換回路に供給し、
    第５のステップで、第２のフレームを撮像し、撮像したアナログデータを前記Ａ／Ｄ変換回路でデジタルデータに変換し、
    第６のステップで、前記第２のフレームの最下位ビットデータを前記比較回路に伝送し、
    第７のステップで、前記比較回路において前記第１のフレームの最上位ビットデータの論理信号と前記第２のフレームの最下位ビットデータの論理信号が同一か否かを比較し、前記二つの論理信号が同一である場合は前記第１のステップに戻り、前記二つの論理信号が異なる場合は前記第５のステップに戻る動作を上記順序で行う撮像装置であって、
    前記Ａ／Ｄ変換回路または前記比較回路を構成する第１のトランジスタは、
    撮像を行う画素が有する第２のトランジスタの下層に配置され、
    前記画素が有する光電変換素子は、前記第２のトランジスタの上層に配置される、撮像装置。
JP2020114728A 2015-06-12 2020-07-02 撮像装置 Active JP7004469B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015118829 2015-06-12
JP2015118829 2015-06-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016116172A Division JP6730100B2 (ja) 2015-06-12 2016-06-10 撮像装置の動作方法、及び撮像装置

Publications (2)

Publication Number Publication Date
JP2020188464A true JP2020188464A (ja) 2020-11-19
JP7004469B2 JP7004469B2 (ja) 2022-01-21

Family

ID=57516048

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016116172A Active JP6730100B2 (ja) 2015-06-12 2016-06-10 撮像装置の動作方法、及び撮像装置
JP2020114728A Active JP7004469B2 (ja) 2015-06-12 2020-07-02 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016116172A Active JP6730100B2 (ja) 2015-06-12 2016-06-10 撮像装置の動作方法、及び撮像装置

Country Status (3)

Country Link
US (1) US10163967B2 (ja)
JP (2) JP6730100B2 (ja)
KR (1) KR102553553B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811634B (zh) * 2013-12-29 2018-07-31 芯视达系统公司 支持多种电压的紧凑型行解码器
KR20160144314A (ko) * 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
KR102698685B1 (ko) 2015-09-10 2024-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10250247B2 (en) 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
US10249249B2 (en) 2016-03-04 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
US10930205B2 (en) 2016-05-19 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display system and moving object
WO2018116049A1 (en) 2016-12-23 2018-06-28 Semiconductor Energy Laboratory Co., Ltd. Data conversion circuit and display device
JP2019174963A (ja) 2018-03-27 2019-10-10 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置
US10863122B2 (en) 2018-06-04 2020-12-08 Apple Inc. Clock feedthrough compensation in image sensor systems
KR102578655B1 (ko) 2019-01-24 2023-09-13 삼성전자주식회사 이미지 센서
KR20220004084A (ko) * 2019-05-10 2022-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치
US11776596B2 (en) 2019-11-11 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Data processing device and method for operating data processing device
WO2021258303A1 (zh) * 2020-06-23 2021-12-30 庆鼎精密电子（淮安）有限公司 相机模组及其制备方法
DE112021005742T5 (de) * 2020-10-27 2023-08-31 Sony Semiconductor Solutions Corporation Lichtempfangsvorrichtung und Abstandsmessvorrichtung
CN112532899B (zh) * 2020-11-27 2023-06-30 京东方科技集团股份有限公司 光电转换电路、驱动方法、光电检测基板、光电检测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159069A (ja) * 2007-12-25 2009-07-16 Panasonic Corp 固体撮像装置およびカメラ
JP2014116762A (ja) * 2012-12-07 2014-06-26 Koichi Sekine 動き検出用固体撮像装置及び動き検出システム

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5686509A (en) 1979-12-17 1981-07-14 Seiko Epson Corp Voltage controlled oscillator
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3265045B2 (ja) 1993-04-21 2002-03-11 株式会社東芝 電圧制御発振器
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100252080B1 (ko) * 1997-10-10 2000-04-15 윤종용 비트 플레인 정합을 이용한 입력영상의 움직임 보정을 통한 영상안정화 장치 및 그에 따른 영상 안정화방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
GB2378339A (en) * 2001-07-31 2003-02-05 Hewlett Packard Co Predictive control of multiple image capture devices.
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3956847B2 (ja) 2002-04-24 2007-08-08 株式会社デンソー Ａ／ｄ変換方法及び装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4457613B2 (ja) * 2003-09-04 2010-04-28 ソニー株式会社 固体撮像装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007096601A (ja) * 2005-09-28 2007-04-12 Victor Co Of Japan Ltd 撮像装置
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007116208A (ja) * 2005-10-17 2007-05-10 Funai Electric Co Ltd 複眼撮像装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR100746197B1 (ko) * 2005-12-08 2007-08-06 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101801540B1 (ko) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101933841B1 (ko) 2009-10-16 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101835155B1 (ko) 2009-10-30 2018-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치를 포함하는 전자 기기
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102329497B1 (ko) 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN102725961B (zh) * 2010-01-15 2017-10-13 株式会社半导体能源研究所 半导体器件和电子设备
CN105304661B (zh) * 2010-03-12 2018-08-14 株式会社半导体能源研究所 半导体装置
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
JP2014060573A (ja) * 2012-09-18 2014-04-03 Sony Corp 固体撮像素子、制御方法、および電子機器
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP5977663B2 (ja) * 2012-12-12 2016-08-24 オリンパス株式会社 顕微鏡用撮像装置
US9503641B2 (en) * 2013-02-19 2016-11-22 Microsoft Technology Licensing, Llc Energy-proportional image sensor
JP6062800B2 (ja) * 2013-05-24 2017-01-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像表示システム
JP6198600B2 (ja) * 2013-12-16 2017-09-20 キヤノン株式会社 画像処理装置、撮像装置、その制御方法及びプログラム
CN106134078B (zh) 2014-03-07 2019-05-28 株式会社半导体能源研究所 用于驱动半导体装置的方法
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
KR102352633B1 (ko) 2014-07-25 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발진 회로 및 그것을 포함하는 반도체 장치
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159069A (ja) * 2007-12-25 2009-07-16 Panasonic Corp 固体撮像装置およびカメラ
JP2014116762A (ja) * 2012-12-07 2014-06-26 Koichi Sekine 動き検出用固体撮像装置及び動き検出システム

Also Published As

Publication number Publication date
JP7004469B2 (ja) 2022-01-21
US20160366360A1 (en) 2016-12-15
KR102553553B1 (ko) 2023-07-10
KR20160146550A (ko) 2016-12-21
US10163967B2 (en) 2018-12-25
JP6730100B2 (ja) 2020-07-29
JP2017005713A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP7004469B2 (ja) 撮像装置
JP6951519B2 (ja) 撮像装置
JP7049413B2 (ja) 電子機器
JP6959468B2 (ja) カメラモジュール、及び、電子機器
JP6811342B2 (ja) 光電変換装置
JP6960025B2 (ja) 撮像装置
JP7012796B2 (ja) 撮像装置
JP7085595B2 (ja) 撮像装置
JP6995947B2 (ja) 撮像装置
JP6791667B2 (ja) 撮像装置
JP2021036614A (ja) 撮像装置
JP6903413B2 (ja) 撮像装置、モジュール、および電子機器
JP6903445B2 (ja) 撮像装置、モジュールおよび電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211229

R150 Certificate of patent or registration of utility model

Ref document number: 7004469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150