JP6192866B2 - 半導体装置及び電子機器 - Google Patents

Description

本発明の一態様は、半導体装置、または該半導体装置を備えた電子機器に関する。

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様
の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの
駆動方法、または、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素
子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子
は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置で
ある。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置であ
る。

神経回路網を模倣したコンピュータ等によって処理されるモデルであるニューラルネッ
トワークを利用することで、従来の所謂ノイマン型コンピュータより高性能のコンピュー
タを実現できると期待されており、研究開発が活発である（例えば、非特許文献１）。

ニューラルネットワークでは、ニューロンを模したユニットがシナプスを模したユニッ
トを介して互いに結合された構成となる。当該結合の強度を学習により変更することで、
様々な入力パターンに対して、パターン認識や連想記憶などを高速に実行できる。

パターン認識には、階層型パーセプトロンアーキテクチャを有するニューラルネットワ
ークを模したユニットを利用し、対象となる移動体のパターンを教師データとして学習し
た後、画像データを入力データとして与えて一致度を判定することで当該移動体が含まれ
るか否かを抽出する方法が有効である。当該階層型パーセプトロンアーキテクチャを有す
るニューラルネットワークは、ニューロンを模したユニットであるニューロン回路と、シ
ナプスを模したユニットであるシナプス回路と、から構成される。

シナプス回路はニューロン回路間の結合強度を記憶する機能と、ニューロン回路の出力
と当該結合強度との乗算機能と、各乗算結果の加算機能とを有する必要がある。したがっ
て、シナプス回路は、当該結合強度を保存するメモリ、乗算機能を実現する乗算回路、お
よび加算機能を実現する加算回路、などが必要である。

ところで、テレビジョン（ＴＶ）は、大画面化に伴い、高精細度の映像を視聴できるこ
とが望まれている。そのため、超高精細度テレビジョン（ＵＨＤＴＶ；４Ｋ、８Ｋ）放送
の実用化が推し進められている。ＵＨＤＴＶ放送が推進されている日本国では、２０１５
年に通信衛星（ＣＳ）及び光回線による４Ｋ放送サービスが開始されている。今後、放送
衛星（ＢＳ）によるＵＨＤＴＶ放送の試験放送の開始が予定されている。そのため、８Ｋ
放送に対応するための各種の電子機器が開発されている（非特許文献２）。８Ｋの実用放
送では、４Ｋ放送、２Ｋ放送（フルハイビジョン放送）も併用される予定である。

また、撮像素子は、デジタルカメラや携帯電話などの電子機器に広く搭載されている。
前述したとおり、ＵＨＤＴＶ放送の実用化が図られており、これに伴い、近年、撮像素子
の多画素化が進んでいる。撮像素子の多画素化が進むため、必然的に撮像によって得られ
る情報量も増大している。そのため、データの読み出しや転送の高速化が求められている
。撮像素子の多画素化に伴う画像データの量の増加に対処する技術として、画像データの
圧縮が知られている。特許文献１には、動画撮影時や連写時において、前回の撮像画像デ
ータと今回の撮像画像データとの差分データを算出してデータ圧縮を行う撮像素子モジュ
ールが開示されている。

特開２００９−２９６３５３号公報

Ｙｕｔａｋａ Ａｒｉｍａ ｅｔ ａｌ，"Ａ Ｓｅｌｆ−Ｌｅａｒｎｉｎｇ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ Ｃｈｉｐ ｗｉｔｈ １２５ Ｎｅｕｒｏｎｓ ａｎｄ １０Ｋ Ｓｅｌｆ−Ｏｒｇａｎｉｚａｔｉｏｎ Ｓｙｎａｐｓｅｓ"， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， ＶＯＬ．２６，ＮＯ．４， ＡＰＲＩＬ １９９１， ｐｐ．６０７−６１１ Ｓ．Ｋａｗａｓｈｉｍａ， ｅｔ ａｌ．，"１３．３−Ｉｎ． ８Ｋ Ｘ ４Ｋ ６６４−ｐｐｉ ＯＬＥＤ Ｄｉｓｐｌａｙ Ｕｓｉｎｇ ＣＡＡＣ−ＯＳ ＦＥＴｓ"、ＳＩＤ ２０１４ ＤＩＧＥＳＴ，ｐｐ．６２７―６３０．

しかしながら、上記メモリ、乗算回路、および加算回路をデジタル回路で構成する場合
、多ビットを記憶するメモリ、多ビットの乗算回路、多ビットの加算回路が必要となる。
すなわち、微細加工に頼った大規模な回路構成となる。

また上記メモリ、乗算回路、加算回路をアナログ回路で構成する場合、回路素子数は減
らせるが、上記メモリとして理想的なアナログメモリ、すなわち、アナログ値を保持する
ことのできるアナログメモリを構成することは非常に困難である。ＤＲＡＭ（Ｄｙｎａｍ
ｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）タイプのアナログメモリセルを用い
る場合、データ保持は極めて短時間となる。対策として、記憶保持のための大規模な容量
素子をアナログメモリに搭載する構成や、定期的なリフレッシュ動作によるアナログデー
タの回復などの構成が提案されている。しかし、これらの構成では、チップ面積の増大、
消費電力の増大などをもたらす。

また、入力されるデータに合わせて、ニューロンの層数、同一層内のニューロン数など
、階層構造を自由に変更できる構成が望まれる。

そこで本発明の一態様は、既存の半導体装置等とは異なる構成を有する、新規な半導体
装置等を提供することを課題の一とする。

または、本発明の一態様は、チップ面積の縮小が図られた、新規な構成の半導体装置等
を提供することを課題の一とする。または、本発明の一態様は、消費電力の低減が図られ
た、新規な構成の半導体装置等を提供することを課題の一とする。または、本発明の一態
様は、ニューロン回路やシナプス回路といった回路による階層構造を自由に変更できる、
新規な構成の半導体装置等を提供することを課題の一とする。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は
、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目
で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも
一つの課題を解決するものである。

本発明の一態様は、第１の回路と、第２の回路と、第３の回路と、を有する半導体装置
であって、第１の回路は、第１の信号を増幅して第２の回路に出力する第１の機能と、第
１の信号を電流から電圧に変換して第３の回路に出力する第２の機能と、を有し、第２の
回路は、結合強度に相当するデータを変更する第１の乗算回路と、データを記憶するアナ
ログメモリと、第１の信号をデータに応じて重み付けをした第２の信号として出力する第
２の乗算回路と、を有し、第３の回路は、第２の信号を電流から電圧に変換して外部へ出
力する第１の機能と、電流から電圧に変換した第１の信号と外部から入力される第３の信
号との差分から第４の信号を生成する第２の機能と、を有し、アナログメモリは、チャネ
ル形成領域に酸化物半導体を有するトランジスタを有する半導体装置である。

本発明の一態様において、第１の乗算回路は、電流から電圧に変換した第１の信号と第
４の信号とに応じてデータを変更する機能を有する半導体装置が好ましい。

本発明の一態様は、上記半導体装置を利用した、映像データを符号化するためのエンコ
ーダを有する電子機器であって、映像データは、第１映像データと、第２映像データを有
し、半導体装置に第１映像データと第２映像データを入力したとき、半導体装置が第１映
像データと映像第２データの比較を行い、第１映像データと第２映像データが一致したと
きに、第１映像データから第２映像データへの移動ベクトルを取得する電子機器である。

本発明の一態様は、ニューロン回路と、シナプス回路と、誤差回路と、を有する半導体
装置であって、ニューロン回路は、入力ニューロン回路の機能と隠れニューロン回路の機
能とを切り替えることができる機能を有し、シナプス回路は、結合強度に相当するデータ
を変更する第１の乗算回路と、データを記憶するアナログメモリと、第１の信号をデータ
に応じて重み付けをした第２の信号として出力する第２の乗算回路と、を有し、誤差回路
は、出力ニューロン回路の機能と隠れ誤差回路の機能とを切り替えることができる機能を
有し、アナログメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを有す
る半導体装置である。

本発明の一態様において、ニューロン回路は、第１の切り替え回路を有し、第１の切り
替え回路は、入力ニューロン回路として機能する場合、外部からの入力信号を増幅してシ
ナプス回路に出力する回路と、隠れニューロンとして機能する場合、シナプス回路が出力
する電流を電圧に変換して別の半導体装置が有するシナプス回路に出力する回路と、を切
り替える機能を有する半導体装置である。

本発明の一態様において、誤差回路は、第２の切り替え回路を有し、第２の切り替え回
路は、出力ニューロン回路として機能する場合、シナプス回路が出力する電流を電圧に変
換して別の半導体装置の入力信号として出力し、別の半導体装置の入力信号として出力す
る信号と教師信号との差分信号と、別の半導体装置の入力信号として出力する信号を元に
生成した微分係数と差分信号との乗算信号によって得られる誤差信号をシナプス回路に出
力する回路と、隠れ誤差回路として機能する場合、シナプス回路が出力する電流を電圧に
変換して得られる信号を元に生成した微分係数と、教師信号と参照電圧との差分で得られ
る信号と、の乗算信号によって得られる誤差信号をシナプス回路に出力する回路と、を切
り替える機能を有する半導体装置である。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び
図面に記載されている。

本発明の一態様は、新規な半導体装置、新規な表示装置、新規な電子機器等を提供する
ことができる。

または、本発明の一態様は、チップ面積の縮小が図られた、新規な構成の半導体装置等
を提供することができる。または、本発明の一態様は、消費電力の低減が図られた、新規
な構成の半導体装置等を提供することができる。または、本発明の一態様は、ニューロン
回路やシナプス回路といった回路による階層構造を自由に変更できる、新規な構成の半導
体装置等を提供することができる。

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は
、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目
で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも
一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙し
た効果を有さない場合もある。

ブロック図の一例を説明する図。 回路図の一例を説明する図。 ブロック図の一例を説明する図。 ブロック図の一例を説明する図。 回路図の一例を説明する図。 回路図の一例を説明する図。 回路図の一例を説明する図。 回路図の一例を説明する図。 回路図の一例を説明する図。 フローチャートの一例を説明する図。 フローチャートの一例を説明する図。 動作の一例を説明するための図。 フローチャートの一例を説明する図。 ブロック図の一例を説明する図。 模式図の一例を説明する図。 映像配信システムの一例を説明する図。 受信装置の一例を説明する図。 ブロック図の一例を説明する図。 上面図及び断面図の一例を説明する図。 断面図及びエネルギーバンド図の一例を説明する図。 酸素が拡散する経路を示す断面図。 上面図及び断面図の一例を説明する図。 上面図及び断面図の一例を説明する図。 上面図及び断面図の一例を説明する図。 上面図及び断面図の一例を説明する図。 上面図及び断面図の一例を説明する図。 上面図及び断面図の一例を説明する図。 ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ブロック図の一例を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。

なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものである。従って、構成要素の数を限定するものではない。
また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の
一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲
において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等
の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは
特許請求の範囲において省略することもありうる。

なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あ
るいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は
省略する場合がある。

（実施の形態１）
本発明における実施の形態を、図１乃至図９を用いて説明する。

＜モジュール構成＞
図１は、半導体装置を構成するモジュール１００の回路ブロックを示す。モジュール１
００は、ｎ個（ｎは自然数）のニューロン回路ＮＵ、ｍ×ｎ個（ｍは自然数）のシナプス
回路ＳＵ、ｍ個の誤差回路ＥＵから構成される。

以下、図１に示すモジュール１００を構成する各回路ブロックについて説明する。

図２（Ａ）は、ニューロン回路ＮＵの構成を示している。ニューロン回路ＮＵは入力ニ
ューロン回路もしくは隠れニューロン回路として機能することができる。ニューロン回路
ＮＵは、アンプ１０１、選択回路１０２、差動アンプ１０３、スイッチ１０４および抵抗
１０５を有する。

ニューロン回路ＮＵを入力ニューロン回路として機能させる際には、選択回路１０２の
切り替え信号（図中、ＩＮ？）によって出力する信号を”１”側に切り替える。入力ニュ
ーロン回路として機能するニューロン回路ＮＵは、半導体装置外部からの入力信号ｉから
選択回路１０２及びアンプ１０１を介して同モジュール内のシナプス回路ＳＵへの出力信
号ｘを生成する回路となる。

選択回路１０２は、アナログ信号を入力して出力する構成が好ましい。例えば、パスト
ランジスタ、アナログスイッチで構成することができる。

図２（Ａ）に図示するアンプ１０１は、図２（Ｂ）に図示するように、ユニティゲイン
バッファ１０６とする構成が可能である。また図２（Ｃ）に図示するように、増幅回路１
０７を用いて出力信号ｘの基準信号レベルを変更する機能を有していてもよい。また図２
（Ｄ）に図示するように差動信号を生成するバッファ１０８を用いて、出力信号として差
動信号対（ｘとｘｂ）を生成する機能を有していてもよい。また、十分な駆動能力のある
入力信号ｉが与えられる場合、必ずしもアンプ１０１を搭載する必要は無い。

一方、ニューロン回路ＮＵを隠れニューロン回路として機能させる際には、選択回路１
０２の切り替え信号（図中、ＩＮ？）によって出力する信号を”０”側に切り替える。
隠れニューロン回路として機能するニューロン回路ＮＵは、前段層のモジュールのシナプ
ス回路ＳＵから出力された入力信号ｉから差動アンプ１０３、選択回路１０２及びアンプ
１０１を介して異なるモジュールのシナプス回路ＳＵへの出力信号ｘを生成する。

入力信号ｉがシナプス回路ＳＵの出力信号の場合、入力信号ｉは各シナプス回路ＳＵの
電流の和（＝Σｗ［ｉ，ｊ］ｘ［ｊ］）に相当する信号となる。この電流の和を抵抗１０
５で電圧に変換し、閾値電圧θ_Ｎとの差分電圧を差動アンプ１０３において生成する。

スイッチ１０４のオンまたはオフを制御する信号（図中、Ｒｉ？）は、ニューロン回路
ＮＵを隠れニューロン回路として機能させる場合に信号Ｒｉによってスイッチ１０４をオ
ンにし、それ以外の期間でスイッチ１０４をオフとなるように設定すればよい。

差動アンプ１０３の出力信号は、入力信号Ｘを変数とすると式（１）のｆ_Ｈ（Ｘ）とな
る特性、あるいは、当該特性に近似できる特性とする。

式（１）においてα_Ｈは任意の定数で、Ｘ＝θ_Ｎにおける出力信号の変化率に相当する
。シナプス回路の電流の和であるΣｗ［ｉ，ｊ］ｘ［ｊ］が閾値電圧θ_Ｎを超えた場合に
、出力信号ｆ_Ｈ（Ｘ）＝１、つまりＨレベル（”Ｈ”、またはハイレベルと表記）となる
が、これを、ニューロン回路ＮＵが発火する、と表現する。すなわち、閾値電圧θ_Ｎはニ
ューロン回路ＮＵが発火する際の閾値に相当する。

なお、モジュールにおいて、ｎ個のニューロン回路ＮＵ全てを使う必要がない場合、不
要なニューロン回路ＮＵの入力信号ｉを”０”とすればよい。この場合、ニューロン回路
ＮＵの出力信号ｘも”０”となり、後続のシナプス回路ＳＵは実効的に機能しない。

図３は、シナプス回路ＳＵの構成を示している。シナプス回路ＳＵは、アナログメモリ
ＡＭ、乗算回路ＭＵＬ１乃至ＭＵＬ３、から構成される。

アナログメモリＡＭは、同モジュールのニューロン回路ＮＵと後段層のモジュールのニ
ューロン回路ＮＵとの間の結合強度（重み係数）ｗに相当するデータを格納し、対応する
電圧を出力する機能を有する。

乗算回路ＭＵＬ１は、同モジュールのニューロン回路ＮＵの出力信号ｘとアナログメモ
リＡＭの重み係数ｗとの乗算を行い、出力信号ｗｘを生成する。出力信号ｗｘとして、乗
算結果に対応した電流が供給される。すなわち、アナログメモリＡＭのデータにしたがっ
て同モジュールのニューロン回路ＮＵからの出力信号ｘに重み付けした出力信号ｗｘを、
後段層のモジュールのニューロン回路ＮＵ及び同モジュールの誤差回路ＥＵに出力する。

乗算回路ＭＵＬ２は、同モジュールのニューロン回路ＮＵの出力信号ｘと同モジュール
の誤差回路ＥＵの出力信号ｄとの乗算を行い、出力信号ｄｗを生成する。出力信号ｄｗと
して、乗算結果に対応した電流が供給される。出力信号ｄｗは、アナログメモリＡＭに格
納された重み係数ｗの変更分に相当する電流として供給される。すなわち、同モジュール
の誤差回路ＥＵからの誤差信号ｄに応じてアナログメモリＡＭのデータを更新する。

乗算回路ＭＵＬ３は、同モジュールの誤差回路ＥＵの出力信号ｄとアナログメモリＡＭ
の重み係数ｗとの乗算を行い、出力信号ｗｄを生成する。出力信号ｗｄとして、乗算結果
に対応した電流が供給される。すなわち、アナログメモリＡＭのデータにしたがって同モ
ジュールの誤差回路ＥＵからの誤差信号ｄに重み付けした誤差信号ｗｄを前段層のモジュ
ールの誤差回路ＥＵに出力する。

図４は、誤差回路ＥＵの構成を示している。誤差回路ＥＵは、出力ニューロン回路もし
くは隠れ誤差回路として機能することができる。誤差回路ＥＵは、差動アンプ１１１、ス
イッチ１１２、抵抗１１３、微分回路ＤＶ、乗算回路ＭＵＬ４、選択回路１１４、差動ア
ンプ１１５、スイッチ１１６および抵抗１１７を有する。

誤差回路ＥＵを出力ニューロン回路として機能させる際には、選択回路１１４の切り替
え信号（図中、ＯＮ？）によって出力する信号を”１”側に切り替える。出力ニューロン
回路として機能する誤差回路ＥＵは、同層のシナプス回路ＳＵからの出力信号ｗｘによる
電流の和に相当する信号Σｗｘから半導体装置外部への信号ｏを差動アンプ１１１で生成
する。また誤差回路ＥＵを出力ニューロン回路として機能させる際、半導体装置外部から
与えられる教師信号ｅと信号ｏとの差分信号（ｅ−ｏ）を差動アンプ１１５で生成する。
また誤差回路ＥＵを出力ニューロン回路として機能させる際、信号ｏに対する微分係数ｆ
’を微分回路ＤＶで生成する。また、微分係数ｆ’と差分信号（ｅ−ｏ）との乗算により
誤差信号ｄを乗算回路ＭＵＬ４で生成する。誤差信号ｄは同モジュールのシナプス回路Ｓ
Ｕに出力される。なお、教師信号ｅを電圧で与える場合は、スイッチ１１６のオンまたは
オフを制御する信号（図中、Ｒｅ？）は、スイッチ１１６をオフとなるように設定する。

また差動アンプ１１１では、同層のシナプス回路ＳＵからの電流の総和に相当する出力
信号Σｗｘを抵抗１１２で電圧に変換し、閾値電圧θ_Ｏとの差分電圧を生成する。

差動アンプ１１１の信号ｏは、入力信号Ｘを変数とすると式（２）のｆ_Ｏ（Ｘ）となる
特性、あるいは、当該特性に近似できる特性とする。

式（２）においてα_Ｏは任意の定数で、Ｘ＝θ_Ｏでの変化率に相当する。出力信号Σｗ
ｘが閾値電圧θ_Ｏを超えた場合に、出力信号ｆ_Ｏ（Ｘ）＝１、つまりＨレベルとなるが、
これを、出力ニューロン回路ＥＵが発火する、と表現する。すなわち、θ_Ｏは出力ニュー
ロン回路ＥＵが発火する際の閾値に相当する。

一方、誤差回路ＥＵを隠れ誤差回路として機能する際には、選択回路１１４の切り替え
信号（図中、ＯＮ？）によって出力する信号を”０”側に切り替える。隠れ誤差回路とし
て機能する誤差回路ＥＵは、出力ニューロン回路として機能する誤差回路ＥＵと同様な方
法で信号ｏを生成する。具体的には、同層のシナプス回路ＳＵからの出力信号ｗｘによる
電流の和に相当する信号Σｗｘから信号ｏを差動アンプ１１１で生成する。また誤差回路
ＥＵを隠れ誤差回路として機能する際には、後段層のモジュールのシナプス回路ＳＵから
の誤差信号ｗｄによる電流の和教師信号ｅとして与え、差動アンプ１１５で差分信号を生
成する。

ここで、教師信号ｅは、電流ｗ［ｉ，ｊ］ｄ［ｉ］の総和に相当する信号Σｗ［ｉ，ｊ
］ｄ［ｉ］であり、この信号を抵抗１１７で電圧に変換し、参照電圧θ_Ｅとの差分電圧と
して差分信号を生成する。また、信号ｏに対する微分係数ｆ’を微分回路ＤＶで生成する
。また、微分係数ｆ’と差分信号との乗算により誤差信号ｄを乗算回路ＭＵＬ４で生成す
る。誤差信号ｄは同モジュールのシナプス回路ＳＵに出力される。

なお、一層を複数のモジュールで構成する際、前段層のモジュールにおけるシナプス回
路ＳＵの信号Σｗｘが、複数のモジュールにおける複数の隠れニューロン回路として機能
するニューロン回路ＮＵの入力信号、及び、前段層の複数のモジュールにおける複数の誤
差回路として機能する誤差回路ＥＵの入力信号となる。この場合、当該複数の隠れニュー
ロン回路の何れか一で、入力信号ｉを抵抗１０５で電圧に変換、もしくは、当該複数の誤
差回路の何れか一で、入力信号Σｗｘを抵抗１１３で電圧に変換すればよい。スイッチ１
１２のオンまたはオフを制御する信号（図中、ＲΣｗｘ？）は、誤差回路ＥＵを隠れ誤差
回路として機能させる場合にスイッチ１１２をオンにし、それ以外の期間でオフとなるよ
うに設定すればよい。

なお、一層を複数のモジュールで構成する際、後段層のモジュールにおけるシナプス回
路ＳＵの誤差信号ｗｄが、複数のモジュールにおける複数の隠れ誤差回路として機能する
誤差回路ＥＵの教師信号ｅとなる。この場合、当該複数の誤差回路ＥＵの何れか一で、当
該教師信号ｅを抵抗１１７で電圧に変換すればよい。すなわち、スイッチ１１６のオンま
たはオフを制御する信号（図中、Ｒｅ？）は、誤差回路ＥＵを隠れ誤差回路として機能さ
せる場合にスイッチ１１６をオンにし、それ以外の期間でスイッチ１１６をオフとなるよ
うに設定すればよい。

＜モジュールを構成する各回路の構成＞
図５は、シナプス回路ＳＵ、誤差回路ＥＵにおける乗算回路ＭＵＬ１乃至ＭＵＬ４に適
用可能な乗算回路ＭＵＬの構成を示す。乗算回路ＭＵＬは、第１のトランジスタＴｒ０１
乃至第１４のトランジスタＴｒ１４、容量素子Ｃ０、容量素子Ｃ１から構成される。当該
乗算回路は、Ｃｈｉｂｌｅの乗算回路を応用した構成で、入力信号Ａの電位と入力信号Ｂ
の電位との積に比例した電流が出力信号Ｙとして得られる。なお、第８のトランジスタＴ
ｒ０８及び第１１のトランジスタＴｒ１１のゲート容量に比べて容量素子Ｃ０及び容量素
子Ｃ１が十分大きいとすると、入力信号Ｂの電位変化は、Ｃ１／（Ｃ０＋Ｃ１）倍されて
第８のトランジスタＴｒ０８及び第１１のトランジスタＴｒ１１のゲートに入力される。
したがって、入力信号Ｂの入力範囲を大きくすることができ、広い入力範囲で乗算回路Ｍ
ＵＬの線形性が保てることになる。同様に、入力信号Ａに容量素子を設けることで、入力
信号Ａに対しても広い入力範囲で乗算回路ＭＵＬの線形性が保てることになる。

図６は、誤差回路ＥＵにおける微分回路ＤＶの構成を示す。微分回路ＤＶは、ＯＰアン
プ１２１、ＯＰアンプ１２２、乗算回路ＭＵＬから構成される。ここで、ＯＰアンプ１２
１は、非反転入力信号Ａと反転入力信号Ｖｒｅｆの差分Ｘ＝Ａ−Ｖｒｅｆに対して、出力
信号Ｙ_１＝ｆ（Ｘ）＝１／（１＋ｅ^−αＸ）となる特性、あるいは、当該特性に近似でき
る特性を有するものとする。また、ＯＰアンプ１２２は、非反転入力信号Ｖｒｅｆと反転
入力信号Ａの差分Ｘ_２＝Ｖｒｅｆ−Ａ＝−Ｘに対して、出力信号Ｙ_２＝ｆ（Ｘ_２）＝１／
（１＋ｅ^−αＸ２）となる特性、あるいは、当該特性に近似できる特性を有するものとす
る。ここで、Ｙ_２＝ｆ（−Ｘ）＝１／（１＋ｅ^＋αＸ）＝ｅ^−αＸ／（ｅ^−αＸ＋１）＝
１−１／（１＋ｅ^−αＸ）＝１−ｆ（Ｘ）である。そのため、乗算回路ＭＵＬの出力Ｙ＝
Ｙ_１・Ｙ_２＝ｆ（Ｘ）（１−ｆ（Ｘ））＝ｆ’（Ｘ）（＝ｄｆ（Ｘ）／ｄＸ）である。す
なわち、ｆ（Ｘ）の微分回路が実現できていることがわかる。

図７は、シナプス回路ＳＵにおけるアナログメモリＡＭの構成を示す。アナログメモリ
ＡＭは、トランジスタＴｒ１５と容量素子Ｃから構成される。トランジスタＴｒ１５を、
極めてオフ電流が低い酸化物半導体を用いたトランジスタとすることで、理想的なアナロ
グメモリが構成できる。したがって、記憶保持のための大規模な容量素子を搭載する必要
が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため
、チップ面積の縮小、消費電力の低減が可能となる。なお、データ更新の際、変更分に相
当する電流が供給される構成のため、信号線ＷＬを”Ｈ”とする期間を調整することで、
データ変更量を変更することができる。

＜３層ニューラルネットワーク＞
さて、半導体装置として、図１に示すモジュール１００を２つ用いた３層のニューラル
ネットワーク、すなわち入力層、隠れ層、および出力層を有するニューラルネットワーク
について説明し、加えて当該ニューラルネットワークの学習について説明する。第１のモ
ジュール１００＿１と第１のモジュール１００＿２を用いた３層のニューラルネットワー
クを図３３に示す。第１のモジュール１００＿１のニューロン回路ＮＵを入力ニューロン
回路、第１のモジュール１００＿１の誤差回路ＥＵを隠れ誤差回路、第２のモジュール１
００＿２のニューロン回路ＮＵを隠れニューロン回路、第２のモジュール１００＿２の誤
差回路ＥＵを出力ニューロン回路とする。第１のモジュール１００＿１のシナプス回路Ｓ
Ｕの出力信号を第２のモジュール１００＿２のニューロン回路ＮＵの入力信号、第２のモ
ジュール１００＿２のシナプス回路ＳＵの誤差信号を第１のモジュール１００＿１の誤差
回路ＥＵの入力信号とする。

当該３層のニューラルネットワークにおいて、入力信号Ｉ［１］乃至Ｉ［ｎ］に対して
所望の信号Ｏ［１］乃至Ｏ［ｎ］が得られるように、第１のモジュール１００＿１のシナ
プス回路ＳＵの重み係数ｗ１［ｊ，ｉ］（ｊ，ｉは自然数）、第２のモジュール１００＿
２のシナプス回路ＳＵの重み係数ｗ２［ｋ，ｊ］（ｋは自然数）に相当するデータを各ア
ナログメモリＡＭに格納することが学習に相当する。より具体的には、重み係数ｗ１［ｊ
，ｉ］、ｗ２［ｋ，ｊ］に初期値として任意の値を与え、学習に用いる入力データを入力
ニューロン回路の入力信号Ｉ［１］乃至Ｉ［ｎ］、出力期待値として教師信号を出力ニュ
ーロン回路の入力信号Ｅ［１］乃至Ｅ［ｎ］に与え、出力ニューロン回路の信号Ｏ［１］
乃至Ｏ［ｎ］と入力信号Ｅ［１］乃至Ｅ［ｎ］との２乗誤差和が最小となるような重み係
数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］に収束させていくことが学習に相当する。

出力ニューロン回路の信号Ｏ［１］乃至Ｏ［ｎ］と入力信号Ｅ［１］乃至Ｅ［ｎ］との
２乗誤差和は、式（３）で表すことができる。

ｅ２［ｋ］＝Ｅ［ｋ］−Ｏ［ｋ］とすると、式（３）は式（４）のように書き表すこと
ができる。

当該２乗誤差和の最小値を求めることは、勾配法により、重み係数ｗ１［ｊ，ｉ］、ｗ
２［ｋ，ｊ］に対する局所最小値、つまり、式（５）、（６）を満たすｗ１［ｊ，ｉ］、
ｗ２［ｋ，ｊ］を求めることに相当する。

つまり、式（５）、（６）の左辺の値に応じて、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，
ｊ］を更新していくことに相当する。

ここで、重み係数ｗ２［ｋ，ｊ］については、式（７）の関係となる。

なお、式（７）において、Ｙ＝α_０（Σｗ２［ｋ，ｊ］ｘ２［ｊ］−θ_０）である。よ
って、重み係数ｗ２［ｋ，ｊ］は、η_ｗ２・ｅ２［ｋ］・ｆ’（Ｙ）・ｘ２［ｊ］に相当
する分だけ値を変化させればよいことになる。なお、η_ｗ２は定数である。

また、重み係数ｗ１［ｊ，ｉ］については、式（８）の関係となる。

なお、式（８）において、Ｘ＝α_Ｈ（Σｗ１［ｊ，ｉ］ｘ１［ｉ］−θ_Ｈ）、Ｙ＝α_０
（Σｗ２［ｋ，ｊ］ｘ２［ｊ］−θ_０）である。重み係数ｗ１［ｊ，ｉ］は、η_ｗ１・（
Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］）・ｆ’（Ｘ）・ｘ１［ｉ］に相当する分だ
け値を変化させればよいことになる。

第２のモジュール１００＿２の誤差回路ＥＵ（出力ニューロン回路）において、教師信
号Ｅ［ｋ］と信号ｏ［ｋ］との差分信号ｅ２［ｋ］を差動アンプ１１５で取得し、信号Ｙ
に対する微分信号ｆ’（Ｙ）を微分回路ＤＶで取得し、ｆ’（Ｙ）と差分信号ｅ２［ｋ］
との乗算結果ｄ２［ｋ］＝ｅ２［ｋ］・ｆ’（Ｙ）を乗算回路ＭＵＬ４で取得する。ここ
で、Ｙ＝α_０（Σｗ２［ｋ，ｊ］ｘ２［ｊ］−θ_０）である。信号ｄ２［ｋ］は第２のモ
ジュール１００＿２のシナプス回路ＳＵ［ｋ，ｊ］への出力信号である。

第２のモジュール１００＿２のシナプス回路ＳＵ［ｋ，ｊ］において、第２のモジュー
ル１００＿２の誤差回路ＥＵ［ｋ］からの入力信号ｄ２［ｋ］に対して、ｄｗ２＝ｄ２［
ｋ］・ｘ２［ｊ］＝ｅ２［ｋ］・ｆ’（Ｙ）・ｘ２［ｊ］に相当する量（η_ｗ２・ｄｗ２
＝η_ｗ２・ｅ２［ｋ］・ｆ’（Ｙ）・ｘ２［ｊ］）だけアナログメモリＡＭのデータ（重
み係数ｗ２［ｋ，ｊ］）を変化させる。なお、第２のモジュール１００＿２のシナプス回
路ＳＵ［ｋ，ｊ］の第１のモジュール１００＿１の誤差回路ＥＵ［ｊ］への出力信号ｗ２
［ｋ，ｊ］ｄ２［ｋ］＝ｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］である。なお、以後出
力信号ｗ２［ｋ，ｊ］ｄ２［ｋ］は出力信号ｗ２ｄ２と表す場合がある

第１のモジュール１００＿１の誤差回路ＥＵ［ｊ］（隠れ誤差回路）は、第１のモジュ
ール１００＿１のシナプス回路ＳＵ［ｊ，ｉ］の出力信号ｗ１［ｊ，ｉ］ｘ１［ｉ］（電
流）の和である信号Σｗ１［ｊ，ｉ］ｘ１［ｉ］と、第２のモジュール１００＿２のシナ
プス回路ＳＵ［ｋ，ｊ］の出力信号であるｗ２［ｋ，ｊ］ｄ２［ｋ］＝ｅ２［ｋ］・ｆ’
（Ｙ）・ｗ２［ｋ，ｊ］で表される電流の和に相当する信号Σｗ２［ｋ，ｊ］ｄ２［ｋ］
＝Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］＝ｅ１［ｊ］と、を入力信号とし、Σｗ１
［ｊ，ｉ］ｘ１［ｉ］から信号Ｘを差動アンプで取得し、ｅ１［ｊ］から差分信号ＥＸを
差動アンプ１０３で取得し、信号Ｘに対して出力信号ｆ’（Ｘ）を微分回路ＤＶで取得し
、ｆ’（Ｘ）と信号ＥＸとの乗算結果ｄ１［ｊ］＝ｅ１［ｊ］・ｆ’（Ｘ）＝Σｅ２［ｋ
］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］・ｆ’（Ｘ）を乗算回路ＭＵＬで取得する。ここで、Ｘ
＝α_Ｈ（Σｗ１［ｊ，ｉ］ｘ１［ｉ］−θ_Ｈ）である。信号ｄ１［ｊ］は第１のモジュー
ル１００＿１のシナプス回路ＳＵ［ｊ，ｉ］への出力信号である。

第１のモジュール１００＿１のシナプス回路ＳＵ［ｊ，ｉ］において、第１のモジュー
ル１００＿１の誤差回路ＥＵ［ｊ］からの入力信号ｄ１［ｋ］に対して、ｄｗ１＝ｄ１［
ｊ］・ｘ１［ｉ］＝Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］・ｆ’（Ｘ）・ｘ１［ｉ
］に相当する量（η_ｗ１・ｄｗ１＝η_ｗ１・Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］
・ｆ’（Ｘ）・ｘ１［ｉ］）だけアナログメモリＡＭのデータ（重み係数ｗ１［ｊ，ｉ］
）を変化させる。なお、第１のモジュール１００＿１のシナプス回路ＳＵ［ｊ，ｉ］の出
力信号ｗ１［ｊ，ｉ］ｄ１［ｊ］（＝ｗｄ１）は、他のモジュールに出力はしない。

以上のように、半導体装置において、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］を更新
していくことができ、半導体装置において、入力信号に対して所望の出力信号が得られる
ような、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］に相当するデータを各アナログメモリ
ＡＭに格納することができる。すなわち、半導体装置の学習が可能となる。

＜４層ニューラルネットワーク＞
さて、半導体装置として、上記モジュール１００を組み合わせて、４層のニューラルネ
ットワークとした例を図８に示す。ここで、モジュールＵ［１，１］、Ｕ［１，２］、Ｕ
［１，３］のニューロン回路ＮＵを入力ニューロン回路、モジュールＵ［２，１］、Ｕ［
２，２］、Ｕ［３，１］、Ｕ［３，２］、Ｕ［４，１］、Ｕ［４，２］のニューロン回路
ＮＵを第１の隠れニューロン回路、モジュールＵ［２，３］、Ｕ［３，３］のニューロン
回路ＮＵを第２の隠れニューロン回路、誤差回路ＥＵを出力ニューロン回路とする。モジ
ュールＵ［１，１］のシナプス回路ＳＵの出力信号ｗｘをモジュールＵ［２，１］、Ｕ［
２，２］のニューロン回路ＮＵの入力信号Ｉ、モジュールＵ［１，２］のシナプス回路Ｓ
Ｕの出力信号ｗｘをモジュールＵ［３，１］、Ｕ［３，２］のニューロン回路ＮＵの入力
信号Ｉ、モジュールＵ［１，３］のシナプス回路ＳＵの出力信号ｗｘをモジュールＵ［４
，１］、Ｕ［４，２］のニューロン回路ＮＵの入力信号Ｉ、モジュールＵ［２，３］のシ
ナプス回路ＳＵの誤差信号ＷＤをモジュールＵ［２，１］、Ｕ［３，１］、Ｕ［４，１］
の誤差回路ＥＵの入力信号Ｅ、モジュールＵ［３，３］のシナプス回路ＳＵの誤差信号Ｗ
ＤをモジュールＵ［２，２］、Ｕ［３，２］、Ｕ［４，２］の誤差回路ＥＵの入力信号Ｅ
、とする。

モジュール間には、各々複数の信号線から構成される配線群Ｈ［１，１］乃至Ｈ［４，
６］、Ｖ［１，１］乃至Ｖ［３，６］が配置されており、それらの交点には、プログラマ
ブルスイッチＰＳが配置されている。ここで、プログラマブルスイッチＰＳの回路構成を
図９に示す。なお図８においてプログラマブルスイッチが配置される交点において、プロ
グラマブルスイッチによって配線群同士が導通している場合には、導通していることを表
す黒丸を付している。

図９に示すプログラマブルスイッチＰＳは、トランジスタＴｒ１６とトランジスタＴｒ
１７から構成され、酸化物半導体で構成されたトランジスタＴｒ１６がオン（信号線ＷＷ
＝”Ｈ”）の時にトランジスタＴｒ１７のゲート電位としてデータを信号線ＢＬから格納
し、当該データに応じて、トランジスタＴｒ１７の導通を制御する。すなわち、配線Ｖと
配線Ｈの導通状態をプログラムすることができる。

図８において、半導体装置の入力信号は、配線群Ｈ［１，３］を介してモジュールＵ［
１，１］、Ｕ［１，２］、Ｕ［１，３］の入力ニューロン回路に入力される。モジュール
Ｕ［３，３］の出力ニューロン回路の出力は、配線群Ｈ［３，６］を介して半導体装置の
出力信号として出力される。半導体装置の教師信号は、配線群Ｈ［４，４］、Ｖ［３，３
］を介して、モジュールＵ［２，３］、Ｕ［３，３］の出力ニューロン回路に入力される
。

モジュールＵ［１，１］のシナプス回路ＳＵの出力信号は、配線群Ｖ［１，４］、Ｈ［
２，３］を介してモジュールＵ［２，１］、Ｕ［２，２］のニューロン回路ＮＵに入力さ
れる。

モジュールＵ［１，２］のシナプス回路ＳＵの出力信号は、配線群Ｖ［２，４］、Ｈ［
３，３］を介してモジュールＵ［３，１］、Ｕ［３，２］のニューロン回路ＮＵに入力さ
れる。

モジュールＵ［１，３］のシナプス回路ＳＵの出力信号は、配線群Ｖ［３，４］、Ｈ［
４，３］を介してモジュールＵ［４，１］、Ｕ［４，２］のニューロン回路ＮＵに入力さ
れる。

モジュールＵ［２，１］、Ｕ［３，１］、Ｕ［４，１］のシナプス回路ＳＵの出力信号
は、配線群Ｖ［１，５］、Ｈ［２，２］を介してモジュールＵ［２，３］のニューロン回
路ＮＵに入力される。

モジュールＵ［２，２］、Ｕ［３，２］、Ｕ［４，２］のシナプス回路ＳＵの出力信号
は、配線群Ｖ［２，５］、Ｈ［３，２］を介してモジュールＵ［２，３］のニューロン回
路ＮＵに入力される。

モジュールＵ［２，３］、Ｕ［３，３］のシナプス回路ＳＵの出力信号は、配線群Ｖ［
３，５］で共有される。

モジュールＵ［２，３］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［２，４］、Ｖ［
１，３］を介してモジュールＵ［２，１］、Ｕ［３，１］、Ｕ［４，１］の誤差回路ＥＵ
に入力される。

モジュールＵ［３，３］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［３，４］、Ｖ［
２，３］を介してモジュールＵ［２，２］、Ｕ［３，２］、Ｕ［４，２］の誤差回路ＥＵ
に入力される。

モジュールＵ［２，１］、Ｕ［２，２］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［
２，５］、Ｖ［１，２］を介してモジュールＵ［１，１］の誤差回路ＥＵに入力される。

モジュールＵ［３，１］、Ｕ［３，２］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［
３，５］、Ｖ［２，２］を介してモジュールＵ［１，２］の誤差回路ＥＵに入力される。

モジュールＵ［４，１］、Ｕ［４，２］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［
４，５］、Ｖ［３，２］を介してモジュールＵ［１，３］の誤差回路ＥＵに入力される。

上記半導体装置において、入力ニューロン回路の入力信号として学習データを与え、出
力ニューロン回路の入力信号として当該学習データに対応する教師信号を与え、誤差信号
に応じてアナログメモリのデータを更新することで学習する。学習により、入力ニューロ
ン回路の入力信号として対象データを与えた時に、対象データと学習データとが一致もし
くは類似であることを判定することが可能となる。ここで、画像データにおいて対象とな
る物体（移動体）のデータを学習データとすることで、画像データに当該物体を検出する
ことが可能となる。すなわち、画像データからの移動体の効率的なパターン抽出が可能と
なり、動き補償予測が効率的に実行できる。

以上のような構成とすることで、アナログ回路で構成し、回路規模を縮小でき、アナロ
グメモリのデータ保持にリフレッシュ動作が不要な、ニューロンの層数、同一層内のニュ
ーロン数など、階層構造を自由に変更できる階層型ニューラルネットワークを利用した半
導体装置を提供することができる。

（実施の形態２）
本実施の形態では、図１の半導体装置の動作例について説明する。ここでは半導体装置
の動作として、図３３に示すモジュール１００＿１、１００＿２を用いた３層のニューラ
ルネットワークでの動作について説明する。つまり、第１のモジュール１００＿１のニュ
ーロン回路ＮＵを入力ニューロン回路、第１のモジュール１００＿１の誤差回路ＥＵを隠
れ誤差回路、第２のモジュール１００＿２のニューロン回路ＮＵを隠れニューロン回路、
第２のモジュール１００＿２の誤差回路ＥＵを出力ニューロン回路とするよう選択回路を
設定しておく。第１のモジュール１００＿１のシナプス回路ＳＵの出力信号を第２のモジ
ュール１００＿２のニューロン回路ＮＵの入力信号、第２のモジュール１００＿２のシナ
プス回路ＳＵの誤差信号を第１のモジュール１００＿１の誤差回路ＥＵの入力信号とする
。

＜動作例＞
半導体装置の動作とは、上記実施の形態の図１で説明した半導体装置に学習データを入
力し、半導体装置に該学習データを学ばせた後、半導体装置に対象データを入力して、該
学習データと該対象データとが一致、類似、又は不一致などの判定をするまでのことをい
う。図１０及び図１１に、半導体装置の動作を示すフローチャートを示す。

＜＜学習＞＞
初めに、図１の半導体装置がデータを学習する動作について、図１、図１０を用いて説
明する。

〔ステップＳ１−１〕
ステップＳ１−１では、入力ニューロン回路、つまり第１のモジュール１００＿１のニ
ューロン回路ＮＵに外部から学習データが入力される。学習データは、図３３でいう入力
信号Ｉ［１］乃至Ｉ［ｎ］に相当する。なお、ここでの学習データとは、２進数で表せら
れるデータであり、その学習データのビット数に応じて、入力されるニューロン回路ＮＵ
の個数が決まる。当該学習データの入力に必要の無いニューロン回路ＮＵには出力信号ｘ
が固定値となるデータを入力する構成が好ましい。また、当該ニューロン回路ＮＵへの電
源の供給を遮断するなどの構成を適用するのが好ましい。ここでは、学習データの量はｎ
ビットと記載する。学習データＩ［１］乃至Ｉ［ｎ］が、それぞれニューロン回路ＮＵ［
１］乃至ＮＵ［ｎ］に入力されるとする。

〔ステップＳ１−２〕
ステップＳ１−２では、入力ニューロン回路、つまり第１のモジュール１００＿１のニ
ューロン回路ＮＵから、第１のモジュール１００＿１のシナプス回路ＳＵに出力信号ｘが
入力される。第１のモジュール１００＿１のシナプス回路ＳＵは、出力信号ｘに、アナロ
グメモリＡＭに保持された重み係数ｗ１を乗じた出力信号ｗ１ｘを、隠れ誤差回路つまり
第１のモジュール１００＿１の誤差回路ＥＵ、および隠れニューロン回路つまり第２のモ
ジュール１００＿２のニューロン回路ＮＵに出力する。

〔ステップＳ１−３〕
ステップＳ１−３では、隠れニューロン回路、つまり第２のモジュール１００＿２のニ
ューロン回路ＮＵに、第１のモジュール１００＿１のシナプス回路ＳＵの出力信号の和で
あるΣｗ１ｘが入力される。

なお、隠れニューロン回路、つまり第２のモジュール１００＿２のニューロン回路ＮＵ
の個数は学習データに応じて変更することも可能である。必要の無いニューロン回路ＮＵ
には出力信号ｘが固定値となるデータを入力する構成が好ましい。また、当該ニューロン
回路ＮＵへの電源の供給を遮断するなどの構成を適用するのが好ましい。ここでは、第２
のモジュール１００＿２のニューロン回路ＮＵの個数はｍ個であり、当該ニューロン回路
ＮＵの入力値をΣｗ１ｘ［１］乃至ｗ１ｘ［ｍ］と記載する。

〔ステップＳ１−４〕
ステップＳ１−４では、隠れニューロン回路つまり第２のモジュール１００＿２のニュ
ーロン回路ＮＵから、第２のモジュール１００＿２のシナプス回路ＳＵに出力信号ｘ２が
入力される。出力信号ｘ２は、図１でいう出力信号ｘに相当する。第２のモジュール１０
０＿２のシナプス回路ＳＵは、出力信号ｘ２に、アナログメモリＡＭに保持された重み係
数ｗ２を乗じた出力信号ｗ２ｘ２を、出力ニューロン回路つまり第２のモジュール１００
＿２の誤差回路ＥＵに出力する。重み係数ｗ２は、第２のモジュール１００＿２のシナプ
ス回路ＳＵのアナログメモリＡＭに保持される重み係数である。

〔ステップＳ１−５〕
ステップＳ１−５では、出力ニューロン回路つまり第２のモジュール１００＿２の誤差
回路ＥＵに、Σｗ２ｘ２が入力される。Σｗ２ｘ２は、図１でいうΣｗｘに相当する。

〔ステップＳ１−６〕
誤差回路ＥＵ［１］乃至ＥＵ［ｍ］は、Σｗ２ｘ２および外部からの教師信号ｅをもと
に乗算を行い、第２のモジュール１００＿２のニューロン回路ＮＵに差分信号ｄ２を出力
する。差分信号ｄ２は、図１でいうｄ［１］乃至ｄ［ｍ］に相当する。教師信号ｅは、第
２のモジュールの誤差回路ＥＵ［１］乃至ＥＵ［ｎ］に入力される入力信号Ｅ［１］乃至
［ｎ］に相当する。

〔ステップＳ１−７〕
ステップＳ１−７では、差分信号ｄ２をもとに、第２のモジュール１００＿２のシナプ
ス回路ＳＵ内のアナログメモリＡＭに保持された重み係数ｗ２が更新される。またステッ
プＳ１−７では、第２のモジュール１００＿２のシナプス回路ＳＵ内で更新された重み係
数ｗ２と、差分信号ｄ２との乗算を行い、出力信号ｗ２ｄ２を出力する。出力信号ｗ２ｄ
２は、隠れ誤差回路つまり第１のモジュール１００＿１の誤差回路ＥＵに出力される入力
信号Ｅ［１］乃至Ｅ［ｎ］となる。

〔ステップＳ１−８〕
ステップＳ１−８では、出力信号の和であるΣｗ１ｘおよび出力信号ｗ２ｄ２をもとに
乗算を行い、第１のモジュール１００＿１のニューロン回路ＮＵに差分信号ｄ１を出力す
る。差分信号ｄ１は、図１でいうｄ［１］乃至ｄ［ｍ］に相当する。

〔ステップＳ１−９〕
ステップＳ１−９では、差分信号ｄ１をもとに、第１のモジュール１００＿１のシナプ
ス回路ＳＵ内のアナログメモリＡＭに保持された重み係数ｗが更新される。以降は、更新
された重み係数ｗ１、ｗ２をもとに、ステップＳ１−２乃至ステップＳ１−９を所定の回
数繰り返す。

〔ステップＳ１−１０〕
ステップＳ１−１０では、ステップＳ１−２乃至ステップＳ１−９を所定の回数を繰り
返したかどうかの判定が行われる。所定の回数に達したとき当該学習データに対する学習
を終了する。

なお、ここでの所定の回数は、第２のモジュールの誤差回路ＥＵにおける出力信号ｏと
教師信号ｅとの誤差が規定値内に収まるまで繰り返すように設定されることが理想的だが
、経験的に決めた任意の回数としてよい。

〔ステップＳ１−１１〕
ステップＳ１−１１では、全ての学習データにおいて学習したか否かを判定する。未終
了の学習データがある場合はステップＳ１−１乃至Ｓ１−１０を繰り返し、全ての学習デ
ータについて学習を終了した場合には終了する。なお、一度学習した学習データについて
、一通り全ての学習データに対する学習が終った後に、再度学習する構成としてもよい。

階層型パーセプトロンアーキテクチャを有するニューラルネットワークでは、隠れ層を
多層に設けることが好ましい。隠れ層に相当する隠れニューロン回路およびシナプス回路
を多層に設ける場合、重み係数の更新を繰り返し行うことができるため、学習効率を高め
ることができる。

＜＜比較＞＞
次に、先にデータを学習させた図３３の半導体装置に、対象データを入力して、結果を
出力する動作について、図１１を用いて説明する。ここで学習した複数のデータのうち、
対象データに最も近いと連想されるデータを結果として出力する。

〔ステップＳ２−１〕
ステップＳ２−１では、入力ニューロン回路つまり第１のモジュール１００＿１のニュ
ーロン回路ＮＵに外部から対象データが入力される。

〔ステップＳ２−２〕
ステップＳ２−２では、第１のモジュール１００＿１のニューロン回路ＮＵから第１の
モジュール１００＿１のシナプス回路ＳＵに、対象データに相当する出力信号ｘが入力さ
れる。第１のモジュール１００＿１のシナプス回路ＳＵは、出力信号ｘに、学習のステッ
プＳ１−９で保持された重み係数ｗ１を乗じた出力信号ｗ１ｘを、隠れニューロン回路つ
まり第２のモジュール１００＿２のニューロン回路ＮＵに出力する。

〔ステップＳ２−３〕
ステップＳ２−３では、隠れニューロン回路つまり第２のモジュール１００＿２のニュ
ーロン回路ＮＵに、第１のモジュール１００＿１のシナプス回路ＳＵの出力信号の和であ
るΣｗ１ｘが入力される。

〔ステップＳ２−４〕
ステップＳ２−４では、隠れニューロン回路つまり第２のモジュール１００＿２のニュ
ーロン回路ＮＵから第２のモジュール１００＿２のシナプス回路ＳＵに出力信号ｘ２が入
力される。第２のモジュール１００＿２のシナプス回路ＳＵは、出力信号ｘ２に、アナロ
グメモリＡＭに保持された重み係数ｗ２を乗じた出力信号ｗ２ｘ２を、出力ニューロン回
路つまり第２のモジュール１００＿２の誤差回路ＥＵに出力する。

〔ステップＳ２−５〕
ステップＳ２−５では、出力ニューロン回路つまり第２のモジュール１００＿２の誤差
回路ＥＵに、第２のモジュール１００＿２のシナプス回路ＳＵの出力信号の和であるΣｗ
２ｘ２が入力される。出力ニューロン回路つまり第２のモジュール１００＿２の誤差回路
ＥＵは、出力信号ｏを出力する。

ここで、学習した複数のデータのうち、出力された出力信号ｏに含まれるデータに一致
するデータもしくは非常に近いデータがある場合には、その出力信号ｏに含まれるデータ
は当該学習データを学習した際に教師信号として与えたデータである。すなわち、学習デ
ータと対象データが一致（類似を含む）、又は不一致の判定を行うことができる。

上記のステップＳ１−１乃至ステップＳ１−１０、及びステップＳ２−１乃至ステップ
Ｓ２−５を行うことによって、図１の半導体装置に学習データを学習させ、その後、学習
データと対象データとが一致か不一致か示す信号を出力することができる。これにより、
図１の半導体装置は、パターン認識や連想記憶などの処理を行うことができる。

（実施の形態３）
本実施の形態では、実施の形態１で説明した図１の半導体装置をエンコーダとして利用
した場合の動作例について説明する。

＜物体の動きの検出例＞
初めに、物体の動きの検出する方法の一例について説明する。図１２は、画像データに
対してエンコーダで実行する物体の動き検出のアルゴリズムを説明するものである。

図１２（Ａ）は、画像データ１０を示し、画像データ１０は、三角形１１及び円１２を
有する。図１２（Ｂ）は、画像データ２０を示し、画像データ２０は、画像データ１０が
有する三角形１１及び円１２が右上方向に移動した画像データとする。

図１２（Ｃ）の画像データ３０は、画像データ１０から三角形１１及び円１２を含む領
域３１を抽出する操作を示している。画像データ３０は、抽出した領域３１の左上のマス
を基準（０，０）とし、左右方向及び上下方向の位置を示す数値を添字として、画像デー
タ１０に付したものである。ここで、図１２（Ｃ）で抽出した領域３１を、図１２（Ｅ）
に示す。

図１２（Ｄ）の画像データ４０は、画像データ２０から一領域を切り出して、領域４１
を複数抽出する操作を示している。画像データ４０は、画像データ３０に付した左右方向
及び上下方向の位置を示す数値を、画像データ２０にも付したものである。つまり、画像
データ３０、及び画像データ４０から、領域３１がどの位置に移動したかを変移（移動ベ
クトル）で表すことができる。図１２（Ｆ）は、抽出した複数の領域４１の一部を示して
いる。

領域４１の複数抽出の動作後では、物体の動きを検出するため、領域３１を複数の領域
４１と順次比較する動作が行われる。この動作によって、領域３１と移動ベクトル（１，
−１）の領域４１とが一致していることを検出し、且つ領域３１と移動ベクトル（１，−
１）以外の領域４１とが不一致していることを検出する。これにより、領域３１から領域
４１への移動ベクトル（１，−１）を取得することができる。

なお、本明細書では、上述の領域３１のデータを学習データと表記する場合があり、上
述の複数の領域４１の一のデータを対象データと表記する場合がある。

なお、図１２では、４×４からなる領域で、抽出、比較、そして検出の動作を行ってい
るが、本動作例では、領域の大きさはこれに限定されない。抽出する画像データの大きさ
に合わせて適宜領域を変更する構成にしてもよい。例えば、３×５からなる領域で抽出、
比較、そして検出の動作を行ってもよい。また、マスを形成する画素の数についても限定
せず、例えば、１０ピクセル×１０ピクセルを１マスとしてもよいし、１ピクセルを１マ
スとして定義して領域を構成してもよい。また、例えば、５ピクセル×１０ピクセルを１
マスとして定義して領域を構成してもよい。

なお、映像の内容によっては、領域３１に含まれる画像データが変化する場合がある。
例えば、領域３１に含まれる三角形１１又は円１２が、画像データ４０では拡大、又は縮
小している場合がある。また、例えば、領域３１に含まれる三角形１１又は円１２が、画
像データ４０では回転している場合がある。この場合、領域３１と複数の領域４１との比
較のために有効な構成においては、それぞれの領域がどの程度一致しているかを検出する
ために、それぞれの領域を入力した際の外部出力信号を算出し、それらの外部出力信号の
差が最少となる場合の変移（移動ベクトル）を検出する。そのためには、領域３１と複数
の領域４１とで特徴抽出などにより物体が同一であることを確認する構成であることが好
ましい。なお、領域３１の画像データから、領域３１が該移動ベクトル方向に移動した画
像データを生成し、当該画像データと複数の領域４１との差分を取得することで、動き補
償予測が可能となる。また、領域３１の画像データの移動量が画素ピッチの整数倍に一致
しない場合、領域３１と複数の領域４１との比較でそれぞれの外部出力信号を算出し、そ
れらの外部出力信号の差が最小となる変移を推測し、これを物体の変移（移動ベクトル）
として検出する構成が可能である。

＜画像データの一致、類似、不一致の判定＞
次に、エンコーダを用いた、動き補償予測の方法について、図１３を用いて説明する。

〔ステップＳ３−１〕
ステップＳ３−１では、領域３１のデータを学習データとして、第１のモジュールにお
けるニューロン回路ＮＵに入力する。

〔ステップＳ３−２〕
ステップＳ３−２では、入力された領域３１のデータについて、ステップＳ１−２乃至
ステップＳ１−１０と同様の動作を行う。つまり、全てのシナプス回路ＳＵに対して、そ
れぞれの重み係数の更新を繰り返し行い、領域３１のデータに応じたシナプス回路ＳＵの
重み係数を更新する。

〔ステップＳ３−３〕
ステップＳ３−３では、複数の領域４１の一を対象データとして、ステップＳ３−２で
更新した重み係数を有する図１の半導体装置に入力する。

〔ステップＳ３−４〕
ステップＳ３−４では、入力された複数の領域４１の一のデータについて、ステップＳ
２−２乃至ステップＳ２−５と同様の動作を行う。つまり、領域３１のデータを学習させ
た半導体装置に対して、複数の領域４１の一のデータを入力することで、連想されるデー
タを出力する。

ここで、領域３１のデータと複数の領域４１の一と、が一致する、又は一致しない、の
いずれかの判定を行う。

〔ステップＳ３−５〕
ステップＳ３−５では、上述の判定結果に応じて、どのステップに進むかの判定が行わ
れる。

該判定結果において、領域３１のデータと複数の領域４１の一とが一致しなかったとき
、複数の領域４１の一とは別の領域４１を対象データとして、ステップＳ３−３とステッ
プＳ３−４の動作が再度行われる。

また、該判定結果において、領域３１のデータと複数の領域４１の一とが一致したとき
、領域３１を基準とした複数の領域４１の一の移動ベクトルを取得して、本動作が終了す
る。移動ベクトルを取得したことにより、移動ベクトルを差分とした、動き補償予測が可
能となる。動き補償予測を行うことで、映像データの圧縮を効率よく行うことができる。

また、領域３１のデータと複数の領域４１の一とが類似する場合にも、該判定結果は一
致となる。なお、複数の領域４１の一のデータが複数の領域４１のデータと類似する場合
は、当該複数の領域４１と複数の領域４１の一のデータが一致していると判定される。。
この場合、当該複数の領域４１との一致度を各々判定することで、物体の変位を推測して
、これを物体の移動ベクトルとして取得を行う。その後、本動作は終了する。

また、該判定結果で、全ての領域４１のデータを対象データとして比較を行い、学習デ
ータと全ての対象データとが一致しなかったとき、または、類似しなかったとき、領域３
１のデータと複数の領域４１のデータから動き補償予測を行うための移動ベクトルの取得
ができないと判断して、本動作が終了する。

上記の動作を行うことによって、階層型パーセプトロンアーキテクチャを有するニュー
ラルネットワークを映像データの圧縮を行うエンコーダとして利用することができる。こ
れにより、大容量の画像データの圧縮を行うことができる高効率のエンコーダを実現する
ことができる。

（実施の形態３）
本実施の形態では、開示する発明に係る放送システムについて説明する。

＜放送システム＞
図１４は、放送システムの構成例を模式的に示すブロック図である。放送システム５０
０は、カメラ５１０、送信装置５１１、受信装置５１２、表示装置５１３を有する。カメ
ラ５１０はイメージセンサ５２０、画像処理装置５２１を有する。送信装置５１１は、エ
ンコーダ５２２及び変調器５２３を有する。受信装置５１２は、復調器５２５及びデコー
ダ５２６を有する。表示装置５１３は画像処理装置５２７及び表示部５２８を有する。

カメラ５１０が８Ｋ映像を撮影が可能である場合、イメージセンサ５２０は、８Ｋのカ
ラー画像を撮像可能な画素数を有する。例えば、１画素が１の赤用（Ｒ）サブ画素、２の
緑用（Ｇ）サブ画素、及び１の青用（Ｂ）サブ画素でなる場合、イメージセンサ５２０に
は、少なくとも７６８０×４３２０×４［Ｒ、Ｇ＋Ｇ、Ｂ］の画素が必要となり、また、
４Ｋ用のカメラであれば、イメージセンサ５２０の画素数は、少なくとも３８４０×２１
６０×４であり、２Ｋ用のカメラであれば、画素数は、少なくとも１９２０×１０８０×
４である。

イメージセンサ５２０は未加工のＲａｗデータ５４０を生成する。画像処理装置５２１
は、Ｒａｗデータ５４０に画像処理（ノイズ除去、補間処理など）を施し、映像データ５
４１を生成する。映像データ５４１は送信装置５１１に出力される。

送信装置５１１は、映像データ５４１を処理して、放送帯域に適合する放送信号５４３
を生成する（放送信号を搬送波という場合がある）。エンコーダ５２２は映像データ５４
１を処理し、符号化データ５４２を生成する。エンコーダ５２２は、映像データ５４１を
符号化する処理、映像データ５４１に放送制御用データ（例えば認証用のデータ）を付加
する処理、暗号化処理、スクランブル処理（スペクトラム拡散のためのデータ並び替え処
理）等を行う。

変調器５２３は符号化データ５４２をＩＱ変調（直行位相振幅変調）することで、放送
信号５４３を生成し、出力する。放送信号５４３は、Ｉ（同位相）成分とＱ（直行成分）
成分の情報を持つ複合信号である。ＴＶ放送局は、映像データ５４１の取得、及び放送信
号５４３の供給を担う。

放送信号５４３は受信装置５１２で受信される。受信装置５１２は、放送信号５４３を
表示装置５１３で表示可能な映像データ５４４に変換する機能を有する。復調器５２５は
、放送信号５４３を復調して、Ｉ信号、Ｑ信号の２つのアナログ信号に分解する。

デコーダ５２６は、Ｉ信号及びＱ信号をデジタル信号に変換する機能を有する。また、
デコーダ５２６は、デジタル信号に対して、各種の処理を実行し、データストリームを生
成する。この処理には、フレーム分離、ＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔ
ｙ Ｃｈｅｃｋ）符号の復号、放送制御用データの分離、デスクランブル処理等がある。
デコーダ５２６は、データストリームを復号化し、映像データ５４４を生成する。復号化
のための処理には、直交変換（ＤＣＴ：離散コサイン変換、ＤＳＴ：離散サイン変換）、
フレーム内予測処理、動き補償予測処理等がある。

映像データ５４４は、表示装置５１３の画像処理装置５２７に入力される。画像処理装
置５２７は、映像データ５４４を処理し、表示部５２８に入力可能なデータ信号５４５を
生成する。画像処理装置５２７での処理は、画像処理（ガンマ処理）、デジタル−アナロ
グ変換処理等がある。データ信号５４５が入力されることで、表示部５２８は表示を行う
。

図１５に、放送システムにおけるデータ伝送を模式的に示す。図１５には、放送局５６
１から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６０に
届けられるまでの経路を示している。ＴＶ５６０は、受信装置５１２及び表示装置５１３
を備えている。人工衛星５６２として、例えば、ＣＳ衛星、ＢＳ衛星などが挙げられる。
アンテナ５６４として、例えば、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなどが挙げ
られる。アンテナ５６５として、例えば、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅ
ｎｃｙ）アンテナなどが挙げられる。

電波５６６Ａ、５６６Ｂは、衛星放送用の放送信号である。人工衛星５６２は電波５６
６Ａを受信すると、地上に向けて電波５６６Ｂを伝送する。各家庭において、電波５６６
Ｂはアンテナ５６４で受信され、ＴＶ５６０において衛星ＴＶ放送を視聴することができ
る。あるいは、電波５６６Ｂは他の放送局のアンテナで受信され、放送局内の受信装置に
よって光ケーブルに伝送できる信号に加工される。放送局は光ケーブル網を利用して放送
信号を各家庭のＴＶ５６０に送信する。電波５６７Ａ、５６７Ｂは、地上波放送用の放送
信号である。電波塔５６３は、受信した電波５６７Ａを増幅して、電波５６７Ｂを送信す
る。各家庭では、アンテナ５６５で電波５６７Ｂを受信することで、ＴＶ５６０で地上波
ＴＶ放送を視聴することができる。

また、本実施の形態の映像配信システムは、ＴＶ放送用のシステムに限定されるもので
はない。また配信する映像データは、動画像データでもよいし、静止画像データでもよい
。

例えば、高速ＩＰネットワークを通じてカメラ５１０の映像データ５４１を配信しても
よい。例えば、映像データ５４１の配信システムは医療現場では、遠隔診断、遠隔診療に
用いることができる。正確な画像診断や医療行為には、より高精細な映像が求められてお
り、医療用画像として高解像度（８Ｋ、４Ｋ、２Ｋ）の映像が求められる。図１６は、映
像データの配信システムを利用した救急医療システムを模式的に示す。

救急車６００と医療機関６０１との間、医療機関６０１と医療機関６０２間の通信は、
高速ネットワーク６０５を利用して行われる。救急車６００には、カメラ６１０、エンコ
ーダ６１１、通信装置６１２が搭載されている。

カメラ６１０は、医療機関６０１へ搬送する患者を撮影する。カメラ６１０で取得した
映像データ６１５は、通信装置６１２によって非圧縮で送信することもできる。これによ
り遅延を少なくして、高解像度の映像データ６１５を医療機関６０１に伝送することがで
きる。救急車６００と医療機関６０１と間の通信に、高速ネットワーク６０５を利用でき
ない場合は、エンコーダ６１１で映像データを符号化し、符号化した映像データ６１６を
送ることもできる。

医療機関６０１では、救急車６００から送られた映像データが通信装置６２０で受信さ
れる。受信した映像データが非圧縮データであれば、通信装置６２０を介して、表示装置
６２３に送られ、表示される。映像データが圧縮データであれば、デコーダ６２１でデー
タ伸長されたのち、表示装置６２３に送られ表示される。医師は、表示装置６２３の画像
から、救急車６００の救急隊員への指示、あるいは、患者の治療にあたる医療機関６０１
内のスタッフに指示を行う。図１６の配信システムは高精細な画像を伝送することができ
るので、医療機関６０１内において、医師は救急搬送中の患者の細部を確認することがで
きる。そのため、医師は短時間でより的確な指示を救急隊員やスタッフに与えることがで
き、患者の救命率の向上につながる。

医療機関６０１と医療機関６０２間の映像データの通信も、上記と同様である。医療機
関６０１の画像診断装置（ＣＴ、ＭＲＩ等）で取得した医療画像を医療機関６０２に伝送
することができる。また、ここでは、救急車６００を例に挙げたが、患者を搬送する手段
は、ヘリコプターなどの航空機や、船舶でもよい。

図１５は、ＴＶ５６０が受信装置を内蔵している例を示している。ＴＶ５６０とは独立
した受信装置で受信して、ＴＶ５６０に表示させる構成も可能である。そのような例を図
１７に示す。受信装置５７１は、ＴＶ５６０の外側に設けられてもよい（図１７（Ａ））
。アンテナ５６４、５６５とＴＶ５６０は、無線機５７２及び無線機５７３を介して、デ
ータの授受を行ってもよい（図１７（Ｂ））。この場合、無線機５７２又は無線機５７３
は、受信装置の機能も有する。また、ＴＶ５６０は、無線機５７３を内蔵してもよい（図
１７（Ｃ））。

受信装置は、携帯可能な大きさにすることもできる。図１７（Ｄ）に示す受信装置５７
４は、コネクタ部５７５を有する。表示装置、及び情報端末（例えば、パーソナルコンピ
ュータ、スマートフォン、携帯電話、タブレット型端末など）等の電子機器がコネクタ部
５７５と接続可能な端子を備えていれば、これらで衛星放送や地上波放送を視聴すること
が可能となる。

図１４の放送システム５００において、エンコーダ５２２に、実施の形態１で説明した
半導体装置を適用することができる。また、エンコーダ５２２には、半導体装置１００と
専用ＩＣやプロセッサ（例えば、ＧＰＵ、ＣＰＵ）等を組み合わせて構成することができ
る。また、エンコーダ５２２を一の専用ＩＣチップに集積化することもできる。

＜エンコーダ＞
図１８は、エンコーダ５２２の一例を示すブロック図である。エンコーダ５２２は、回
路５９１乃至回路５９４を有する。

回路５９１は、ソース符号化を行う回路であり、フレーム間予測回路５９１ａ、動き補
償予測回路５９１ｂ、ＤＣＴ回路５９１ｃを有する。回路５９２は、ビデオ・マルチプレ
ックス符号化処理回路を有する。回路５９３は、ＬＤＰＣ符号化回路５９３ａ（ＬＤＰＣ
；Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）、認証付与処理回路５９３ｂ、
スクランブラ５９３ｃを有する。回路５９４はＤＡＣ（デジタルアナログ変換）部である
。

回路５９１は、送られてきた映像データ５４１に対してソース符号化を行う回路である
。ソース符号化とは、画像情報に含まれる冗長な成分を除く処理のことを指す。なお、こ
の回路５９１から出力されたデータから、完全な元の映像データに戻すことはできないた
め、ソース符号化は、非可逆な処理といえる。

フレーム間予測回路５９１ａは、符号化するフレーム（画面）に対して、その前のフレ
ーム、又はその後ろのフレーム、又はその両方のフレームから予測画面を作成して、該予
測画面を符号化する回路である。動き補償予測回路５９１ｂは、映像データ５４１に含ま
れる被写体の動作、変形などを検出し、その変位、その回転量、その伸縮量などを算出し
、該被写体の含まれるフレームに対して予測画面を作成して、該予測画面を符号化する回
路である。ＤＣＴ回路５９１ｃは、離散コサイン変換を用いて、画素領域から取得した映
像データに相当する情報を周波数領域の情報に変換する回路である。

回路５９１は、フレーム間予測回路５９１ａ、動き補償予測回路５９１ｂ、及びＤＣＴ
回路５９１ｃを通して、ソース符号化された映像データ５４１を量子化する機能を有する
。ここでいう量子化とは、ＤＣＴ回路５９１ｃによって得られた周波数成分を、それぞれ
離散的な値に対応付ける動作のことをいう。この動作によって、映像データ５４１に含ま
れる大きな情報を削減することができる。そして、回路５９１は、ソース符号化と量子化
が行われた映像データ、及び動き補償予測して得られた情報を含むデータストリーム５５
１を回路５９２に送信される。

回路５９２は、データストリーム５５１に含まれる情報を可変長符号化して圧縮し、そ
れらを多重化する回路である。ここでいう多重化とは、複数の情報を１つのビット列、又
はバイト列として送信できるように並べる処理のことである。ビデオ・マルチプレックス
符号化された情報は、データストリーム５５２として、回路５９３に送信される。

回路５９３は、回路５９２から送られてきたデータストリーム５５２に対して主に誤り
訂正符号化、認証付与、暗号化を行う回路である。ＬＤＰＣ符号化回路５９３ａは、誤り
訂正符号化を行って、ノイズのある通信チャンネルを通してデータを送信する回路である
。認証付与処理回路５９３ｂは、送信するデータに対して、ＩＤコード（ＩＤ；Ｉｄｅｎ
ｔｉｆｉｃａｔｉｏｎ）やパスワードなどを付与して、意図しない受信機側でのデータの
復元を防ぐための回路である。スクランブラ５９３ｃは、送信するデータに対して、送信
データ列を信号データ列と無関係なランダム列に変換する装置である。変換されたデータ
は、受信機側のデスクランブルによって、元のデータに復元することができる。回路５９
３は、データストリーム５５２に対して、誤り訂正符号化、認証付与、暗号化の処理を行
い、データストリーム５５３として、回路５９４に送信する。

回路５９４は、データストリーム５５３を受信装置５１２に送るために、データストリ
ーム５５３をデジタルアナログ変換するための回路である。デジタルアナログ変換された
データストリーム５５３は符号化データ５４２として、変調器５２３に送信される。

（実施の形態４）
本実施の形態では、開示する発明の一態様に係るトランジスタについて説明する。

なお、本発明の一態様に係るトランジスタは、実施の形態５で説明するｎｃ−ＯＳ又は
ＣＡＡＣ−ＯＳを有することが好ましい。

＜トランジスタの構成例１＞
図１９（Ａ）乃至図１９（Ｃ）は、トランジスタ１４００ａの上面図及び断面図である
。図１９（Ａ）は上面図である。図１９（Ｂ）は、図１９（Ａ）に示す一点鎖線Ａ１−Ａ
２に対応する断面図であり、図１９（Ｃ）は、図１９（Ａ）に示す一点鎖線Ａ３−Ａ４に
対応する断面図である。なお、図１９（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ａのチャネ
ル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ａのチャネル幅方向と呼ぶ場合が
ある。

トランジスタ１４００ａは、基板１４５０と、基板１４５０上の絶縁膜１４０１と、絶
縁膜１４０１上の導電膜１４１４と、導電膜１４１４を覆うように形成された絶縁膜１４
０２と、絶縁膜１４０２上の絶縁膜１４０３と、絶縁膜１４０３上の絶縁膜１４０４と、
絶縁膜１４０４上に、金属酸化物１４３１、金属酸化物１４３２の順で形成された積層と
、金属酸化物１４３２の上面及び側面と接する導電膜１４２１と、同じく金属酸化物１４
３２の上面及び側面と接する導電膜１４２３と、導電膜１４２１上の導電膜１４２２と、
導電膜１４２３上の導電膜１４２４と、導電膜１４２２、導電膜１４２４上の絶縁膜１４
０５と、金属酸化物１４３１、金属酸化物１４３２、導電膜１４２１乃至導電膜１４２４
及び絶縁膜１４０５と接する金属酸化物１４３３と、金属酸化物１４３３上の絶縁膜１４
０６と、絶縁膜１４０６上の導電膜１４１１と、導電膜１４１１上の導電膜１４１２と、
導電膜１４１２上の導電膜１４１３と、導電膜１４１３を覆うように形成された絶縁膜１
４０７と、絶縁膜１４０７上の絶縁膜１４０８を有する。なお、金属酸化物１４３１、金
属酸化物１４３２及び金属酸化物１４３３をまとめて、金属酸化物１４３０と呼称する。

金属酸化物１４３２は半導体であり、トランジスタ１４００ａのチャネルとしての機能
を有する。

また、金属酸化物１４３１及び金属酸化物１４３２は、領域１４４１及び領域１４４２
を有する。領域１４４１は、導電膜１４２１と、金属酸化物１４３１、金属酸化物１４３
２が接する領域の近傍に形成され、領域１４４２は、導電膜１４２３と、金属酸化物１４
３１、金属酸化物１４３２が接する領域の近傍に形成される。

領域１４４１、領域１４４２は低抵抗領域としての機能を有する。金属酸化物１４３１
、金属酸化物１４３２は、領域１４４１を有することで、導電膜１４２１との間のコンタ
クト抵抗を低減させることが可能になる。同様に、金属酸化物１４３１、金属酸化物１４
３２は、領域１４４２を有することで、導電膜１４２３との間のコンタクト抵抗を低減さ
せることが可能になる。

導電膜１４２１、導電膜１４２２は、トランジスタ１４００ａのソース電極又はドレイ
ン電極の一方としての機能を有する。導電膜１４２３、導電膜１４２４は、トランジスタ
１４００ａのソース電極又はドレイン電極の他方としての機能を有する。

導電膜１４２２は導電膜１４２１よりも酸素を透過しにくい機能を有する。これにより
、酸化による導電膜１４２１の導電率の低下を防ぐことが可能になる。

同様に、導電膜１４２４は導電膜１４２３よりも酸素を透過しにくい機能を有する。こ
れにより、酸化による導電膜１４２３の導電率の低下を防ぐことが可能になる。

導電膜１４１１乃至導電膜１４１３は、トランジスタ１４００ａの第１のゲート電極と
しての機能を有する。

導電膜１４１１、導電膜１４１３は、導電膜１４１２よりも酸素を透過しにくい機能を
有する。これにより、酸化による導電膜１４１２の導電率の低下を防ぐことが可能になる
。

絶縁膜１４０６は、トランジスタ１４００ａの第１のゲート絶縁膜としての機能を有す
る。

導電膜１４１４は、トランジスタ１４００ａの第２のゲート電極としての機能を有する
。

導電膜１４１１乃至導電膜１４１３と導電膜１４１４は同じ電位が与えられてもよいし
、異なる電位が与えられてもよい。また導電膜１４１４は、場合によっては省略してもよ
い。

絶縁膜１４０１乃至絶縁膜１４０４は、トランジスタ１４００ａの下地絶縁膜としての
機能を有する。また、絶縁膜１４０２乃至絶縁膜１４０４は、トランジスタ１４００ａの
第２のゲート絶縁膜としての機能も有する。

絶縁膜１４０５乃至１４０８は、トランジスタ１４００ａの保護絶縁膜又は層間絶縁膜
としての機能を有する。

図１９（Ｃ）に示すように、金属酸化物１４３２の側面は、導電膜１４１１に囲まれて
いる。上記構成をとることで、導電膜１４１１の電界によって、金属酸化物１４３２を電
気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むト
ランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構
造とよぶ。そのため、金属酸化物１４３２の全体（バルク）にチャネルが形成される。ｓ
−ｃｈａｎｎｅｌ構造は、トランジスタのソース−ドレイン間に大電流を流すことができ
、トランジスタのオン電流を高くすることができる。

ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ Ｓｃ
ａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装
置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半
導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。

トランジスタ１４００ａにおいて、ゲート電極として機能する領域は、絶縁膜１４０５
などに形成された開口部を埋めるように自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成され
る。

図１９（Ｂ）に示すように、導電膜１４１１と導電膜１４２２は、絶縁膜を間に介して
、互いに重なる領域を有する。同様に、導電膜１４１１と導電膜１４２３は、絶縁膜を間
に介して、互いに重なる領域を有する。これらの領域は、ゲート電極と、ソース電極又は
ドレイン電極との間に生じた寄生容量として機能し、トランジスタ１４００ａの動作速度
を低下させる原因になり得る。トランジスタ１４００ａは、絶縁膜１４０５を設けること
で、上述の寄生容量を低下させることが可能になる。絶縁膜１４０５は、比誘電率の低い
材料からなることが好ましい。

図２０（Ａ）は、トランジスタ１４００ａの中央部を拡大したものである。図２０（Ａ
）において、導電膜１４１１の底面が、絶縁膜１４０６及び金属酸化物１４３３を介して
、金属酸化物１４３２の上面と平行に面する領域の長さを、幅Ｌ_Ｇとして示す。幅Ｌ_Ｇは
、ゲート電極の線幅を表す。また、図２０（Ａ）において、導電膜１４２１と導電膜１４
２３の間の長さを、幅Ｌ_ＳＤとして示す。幅Ｌ_ＳＤは、ソース電極とドレイン電極との間
の長さを表す。

幅Ｌ_ＳＤは最小加工寸法で決定されることが多い。図２０（Ａ）に示すように、幅Ｌ_Ｇ
は、幅Ｌ_ＳＤよりも小さい。すなわち、トランジスタ１４００ａは、ゲート電極の線幅を
、最小加工寸法より小さくすることが可能になる。具体的には、幅Ｌ_Ｇは、５ｎｍ以上且
つ６０ｎｍ以下、好ましくは５ｎｍ以上且つ３０ｎｍ以下とすることが可能になる。

図２０（Ａ）において、導電膜１４２１及び導電膜１４２２の厚さの合計、又は、導電
膜１４２３及び導電膜１４２４の厚さの合計を高さＨ_ＳＤと表す。

絶縁膜１４０６の厚さを、高さＨ_ＳＤ以下とすることで、ゲート電極からの電界がチャ
ネル形成領域全体に印加することが可能になり好ましい。絶縁膜１４０６の厚さは、３０
ｎｍ以下、好ましくは１０ｎｍ以下とする。

また、導電膜１４２２と導電膜１４１１の間に形成される寄生容量、及び、導電膜１４
２４と導電膜１４１１の間に形成される寄生容量の値は、絶縁膜１４０５の厚さに反比例
する。例えば、絶縁膜１４０５の厚さを、絶縁膜１４０６の厚さの３倍以上、好ましくは
５倍以上とすることで、寄生容量は無視できるほど小さくなり、好ましい。その結果、ト
ランジスタ１４００ａを高周波数で動作させることが可能になる。

以下、トランジスタ１４００ａの各構成要素について説明を行う。

＜＜金属酸化物層＞＞
まず、金属酸化物１４３１乃至金属酸化物１４３３に適用可能な金属酸化物について説
明を行う。

トランジスタ１４００ａは、非導通状態においてソースとドレインとの間を流れる電流
（オフ電流）が低いことが好適である。オフ電流が低いトランジスタとしては、チャネル
形成領域に酸化物半導体を有するトランジスタが挙げられる。

金属酸化物１４３２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。金属
酸化物１４３２は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高く
なる。また、金属酸化物１４３２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）又はスズ（Ｓｎ）などと
する。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、
チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム
（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ
）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、
元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば
、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジ
ウムよりも高い元素である。又は、元素Ｍは、例えば、金属酸化物のエネルギーギャップ
を大きくする機能を有する元素である。また、金属酸化物１４３２は、亜鉛（Ｚｎ）を含
むと好ましい。金属酸化物は、亜鉛を含むと結晶化しやすくなる場合がある。

ただし、金属酸化物１４３２は、インジウムを含む酸化物半導体に限定されない。金属
酸化物１４３２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを
含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導
体などであっても構わない。

金属酸化物１４３２は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。
金属酸化物１４３２のエネルギーギャップは、例えば、２．５ｅＶ以上且つ４．２ｅＶ以
下、好ましくは２．８ｅＶ以上且つ３．８ｅＶ以下、さらに好ましくは３ｅＶ以上且つ３
．５ｅＶ以下とする。

金属酸化物１４３２は、実施の形態６に後述するＣＡＡＣ−ＯＳ膜であることが好まし
い。

例えば、金属酸化物１４３１及び金属酸化物１４３３は、金属酸化物１４３２を構成す
る酸素以外の元素一種以上から構成される金属酸化物である。金属酸化物１４３２を構成
する酸素以外の元素一種以上から金属酸化物１４３１及び金属酸化物１４３３が構成され
るため、金属酸化物１４３１と金属酸化物１４３２との界面、及び金属酸化物１４３２と
金属酸化物１４３３との界面において、界面準位が形成されにくい。

なお、金属酸化物１４３１がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａ
ｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍ
ｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉ
ｃ％より高いとする。金属酸化物１４３１をスパッタリング法で成膜する場合、上記の組
成を満たすスパッタリングターゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ
＝１：３：２またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：３：４またはその近傍値などが好
ましい。

また、金属酸化物１４３２がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａ
ｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏ
ｍｉｃ％未満とする。金属酸化物１４３２をスパッタリング法で成膜する場合、上記の組
成を満たすスパッタリングターゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２またはその近傍値、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：３またはその近傍値、Ｉｎ：Ｍ：Ｚｎ＝３：１：２またはその近
傍値、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１またはその近傍値が好ましい。特に、スパッタリ
ングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成
膜される金属酸化物１４３２の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場
合がある。

また、金属酸化物１４３３がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａ
ｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍ
ｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉ
ｃ％より高くする。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２またはその近傍値、Ｉｎ：Ｍ：
Ｚｎ＝１：３：４またはその近傍値などが好ましい。また、金属酸化物１４３３は、金属
酸化物１４３１と同種の金属酸化物を用いても構わない。

また、金属酸化物１４３１又は金属酸化物１４３３がインジウムを含まなくても構わな
い場合がある。例えば、金属酸化物１４３１又は金属酸化物１４３３が酸化ガリウムであ
っても構わない。

次に、金属酸化物１４３１乃至金属酸化物１４３３の積層により構成される金属酸化物
１４３０の機能及びその効果について、図２０（Ｂ）に示すエネルギーバンド構造図を用
いて説明する。図２０（Ｂ）は、図２０（Ａ）にＹ１−Ｙ２の鎖線で示した部位のエネル
ギーバンド構造を示している。また、図２０（Ｂ）は、トランジスタ１４００ａのチャネ
ル形成領域とその近傍のエネルギーバンド構造を示している。

図２０（Ｂ）中、Ｅｃ１４０４、Ｅｃ１４３１、Ｅｃ１４３２、Ｅｃ１４３３、Ｅｃ１
４０６は、それぞれ、絶縁膜１４０４、金属酸化物１４３１、金属酸化物１４３２、金属
酸化物１４３３、絶縁膜１４０６の伝導帯下端のエネルギーを示している。

ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、
真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエ
ネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ
を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分
光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）装置を用いて測定できる。

絶縁膜１４０４と絶縁膜１４０６は絶縁体であるため、Ｅｃ１４０６とＥｃ１４０４は
、Ｅｃ１４３１、Ｅｃ１４３２、及びＥｃ１４３３よりも真空準位に近い（電子親和力が
小さい）。

金属酸化物１４３２は、金属酸化物１４３１及び金属酸化物１４３３よりも電子親和力
の大きい金属酸化物を用いる。例えば、金属酸化物１４３２として、金属酸化物１４３１
及び金属酸化物１４３３よりも電子親和力の０．０７ｅＶ以上且つ１．３ｅＶ以下、好ま
しくは０．１ｅＶ以上且つ０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上且つ０．
４ｅＶ以下大きい金属酸化物を用いる。

なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有す
る。そのため、金属酸化物１４３３がインジウムガリウム酸化物を含むと好ましい。ガリ
ウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上
、さらに好ましくは９０％以上とする。

このとき、ゲート電圧を印加すると、金属酸化物１４３１、金属酸化物１４３２、金属
酸化物１４３３のうち、電子親和力の大きい金属酸化物１４３２にチャネルが形成される
。

そのため、電子は、金属酸化物１４３１、金属酸化物１４３３の中ではなく、金属酸化
物１４３２の中を主として移動する。そのため、金属酸化物１４３１と絶縁膜１４０４と
の界面、あるいは、金属酸化物１４３３と絶縁膜１４０６との界面に、電子の流れを阻害
する界面準位が多く存在したとしても、トランジスタのオン電流にはほとんど影響を与え
ない。金属酸化物１４３１、金属酸化物１４３３は、絶縁膜のように機能する。

金属酸化物１４３１と金属酸化物１４３２との間には、金属酸化物１４３１と金属酸化
物１４３２との混合領域を有する場合がある。また、金属酸化物１４３２と金属酸化物１
４３３との間には、金属酸化物１４３２と金属酸化物１４３３との混合領域を有する場合
がある。混合領域は、界面準位密度が低くなる。そのため、金属酸化物１４３１、金属酸
化物１４３２及び金属酸化物１４３３の積層体は、それぞれの界面近傍において、エネル
ギーが連続的に変化する（連続接合ともいう。）バンド構造となる。

金属酸化物１４３１と金属酸化物１４３２の界面、あるいは、金属酸化物１４３２と金
属酸化物１４３３との界面は、上述したように界面準位密度が小さいため、金属酸化物１
４３２中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くするこ
とが可能になる。

例えば、トランジスタ中の電子の移動は、チャネル形成領域の物理的な凹凸が大きい場
合に阻害される。トランジスタのオン電流を高くするためには、例えば、金属酸化物１４
３２の上面又は下面（被形成面、ここでは金属酸化物１４３１）の、１μｍ×１μｍの範
囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ
未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０
．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａとも
いう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、
より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大
高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは
８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、Ｒａ及びＰ−Ｖは、
エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５０
０などを用いて測定することができる。

チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される
。例えば、金属酸化物１４３２が酸素欠損（Ｖ_Ｏとも表記。）を有する場合、酸素欠損の
サイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサ
イトに水素が入り込んだ状態をＶ_ＯＨと表記する場合がある。Ｖ_ＯＨは電子を散乱するた
め、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素
が入るよりも酸素が入る方が安定する。したがって、金属酸化物１４３２中の酸素欠損を
低減することで、トランジスタのオン電流を高くすることができる場合がある。

例えば、金属酸化物１４３２のある深さにおいて、又は、金属酸化物１４３２のある領
域において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される水素濃度は、１×１０^１６ａｔｏｍｓ／ｃｍ
^３以上、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１６ａｔｏｍｓ／ｃ
ｍ^３以上、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１６ａｔｏｍ
ｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６
ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。

金属酸化物１４３２の酸素欠損を低減するために、例えば、絶縁膜１４０４に含まれる
過剰酸素を、金属酸化物１４３１を介して金属酸化物１４３２まで移動させる方法などが
ある。この場合、金属酸化物１４３１は、酸素透過性を有する層（酸素を通過又は透過さ
せる層）であることが好ましい。

なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、金属酸化物１４３２の全
体にチャネルが形成される。したがって、金属酸化物１４３２が厚いほどチャネル領域は
大きくなる。即ち、金属酸化物１４３２が厚いほど、トランジスタのオン電流を高くする
ことができる。

また、トランジスタのオン電流を高くするためには、金属酸化物１４３３は薄いほど好
ましい。金属酸化物１４３３は、例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに
好ましくは３ｎｍ以下の領域を有していればよい。一方、金属酸化物１４３３は、チャネ
ルの形成される金属酸化物１４３２へ、隣接する絶縁体を構成する酸素以外の元素（水素
、シリコンなど）が入り込まないようブロックする機能を有する。そのため、金属酸化物
１４３３は、ある程度の厚さを有することが好ましい。金属酸化物１４３３は、例えば、
０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有
していればよい。また、金属酸化物１４３３は、絶縁膜１４０４などから放出される酸素
の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。

また、信頼性を高くするためには、金属酸化物１４３１は厚く、金属酸化物１４３３は
薄いことが好ましい。金属酸化物１４３１は、例えば、１０ｎｍ以上、好ましくは２０ｎ
ｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有
していればよい。金属酸化物１４３１の厚さを、厚くすることで、隣接する絶縁体と金属
酸化物１４３１との界面からチャネルの形成される金属酸化物１４３２までの距離を離す
ことができる。ただし、半導体装置の生産性が低下する場合があるため、金属酸化物１４
３１は、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎ
ｍ以下の厚さの領域を有していればよい。

例えば、金属酸化物１４３２と金属酸化物１４３１との間に、例えば、ＳＩＭＳ分析に
おいて、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、
好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満
、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、２×１０^１８ａｔｏｍｓ／ｃ
ｍ^３未満のシリコン濃度となる領域を有する。また、金属酸化物１４３２と金属酸化物１
４３３との間に、ＳＩＭＳにおいて、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１
９ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０
^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、
２×１０^１８ａｔｏｍｓ／ｃｍ^３未満のシリコン濃度となる領域を有する。

また、金属酸化物１４３２の水素濃度を低減するために、金属酸化物１４３１及び金属
酸化物１４３３の水素濃度を低減すると好ましい。金属酸化物１４３１及び金属酸化物１
４３３は、ＳＩＭＳにおいて、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、２×１０^２０ａｔ
ｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１９ａ
ｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、
５×１０^１８ａｔｏｍｓ／ｃｍ^３以下の水素濃度となる領域を有する。また、金属酸化物
１４３２の窒素濃度を低減するために、金属酸化物１４３１及び金属酸化物１４３３の窒
素濃度を低減すると好ましい。金属酸化物１４３１及び金属酸化物１４３３は、ＳＩＭＳ
において、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満
、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３以
下、より好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１８ａｔｏｍｓ／ｃ
ｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１７ａｔｏ
ｍｓ／ｃｍ^３以下の窒素濃度となる領域を有する。

金属酸化物１４３１乃至金属酸化物１４３３の成膜は、スパッタリング法、ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法又はＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用
いて行えばよい。

金属酸化物１４３１、金属酸化物１４３２を形成した後に、第１の加熱処理を行うと好
ましい。第１の加熱処理は、２５０℃以上且つ６５０℃以下、好ましくは４５０℃以上且
つ６００℃以下、さらに好ましくは５２０℃以上且つ５７０℃以下で行えばよい。第１の
加熱処理は、不活性ガス雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１
０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。又は、第１の加
熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガス
を１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気で加熱処理を行ってもよい。第１
の加熱処理によって、金属酸化物１４３１、金属酸化物１４３２の結晶性を高めることや
、水素や水などの不純物を除去することが可能になる。

上述の３層構造は一例である。例えば、金属酸化物１４３１又は金属酸化物１４３３の
ない２層構造としても構わない。又は、金属酸化物１４３１の上もしくは下、又は金属酸
化物１４３３上もしくは下に、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物
１４３３として例示した半導体のいずれか一を有する４層構造としても構わない。又は、
金属酸化物１４３１の上、金属酸化物１４３１の下、金属酸化物１４３３の上、金属酸化
物１４３３の下のいずれか二箇所以上に、金属酸化物１４３１、金属酸化物１４３２及び
金属酸化物１４３３として例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の
整数）としても構わない。

＜＜基板＞＞
基板１４５０としては、例えば、絶縁体基板、半導体基板又は導電体基板を用いればよ
い。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジル
コニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導
体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、又は炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域
を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板
などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板など
がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さら
には、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体
が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、
これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、
容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

また、基板１４５０として、可とう性基板を用いてもよい。なお、可とう性基板上にト
ランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、ト
ランジスタを剥離し、可とう性基板である基板１４５０に転置する方法もある。その場合
には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１４５
０として、繊維を編みこんだシート、フィルム又は箔などを用いてもよい。また、基板１
４５０が伸縮性を有してもよい。また、基板１４５０は、折り曲げや引っ張りをやめた際
に、元の形状に戻る性質を有してもよい。又は、元の形状に戻らない性質を有してもよい
。基板１４５０の厚さは、例えば、５μｍ以上且つ７００μｍ以下、好ましくは１０μｍ
以上且つ５００μｍ以下、さらに好ましくは１５μｍ以上且つ３００μｍ以下とする。基
板１４５０を薄くすると、半導体装置を軽量化することができる。また、基板１４５０を
薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張
りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって
基板１４５０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半
導体装置を提供することができる。

可とう性基板である基板１４５０としては、例えば、金属、合金、樹脂もしくはガラス
、又はそれらの繊維などを用いることができる。可とう性基板である基板１４５０は、線
膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１４５
０としては、例えば、線膨張率が１×１０^−３／Ｋ以下、５×１０^−５／Ｋ以下、又は１
×１０^−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、
ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネー
ト、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは
、線膨張率が低いため、可とう性基板である基板１４５０として好適である。

＜＜下地絶縁膜＞＞
絶縁膜１４０１は、基板１４５０と導電膜１４１４を電気的に分離させる機能を有する
。

絶縁膜１４０１又は絶縁膜１４０２は、単層構造又は積層構造の絶縁膜で形成される。
絶縁膜を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコ
ン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニ
ウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニ
ウム、酸化タンタルなどがある。

また、絶縁膜１４０２として、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉ
ｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した
段差被覆性の良い酸化シリコンを用いてもよい。

また、絶縁膜１４０２を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用
いた平坦化処理を行ってもよい。

絶縁膜１４０４は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離す
る酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの
酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜１４０４から脱離した
酸素は金属酸化物１４３０に供給され、金属酸化物１４３０の酸素欠損を低減することが
可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることが
できる。

化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔ
ｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子
に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．
０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時に
おける膜の表面温度としては１００℃以上且つ７００℃以下、又は１００℃以上且つ５０
０℃以下の範囲が好ましい。

絶縁膜１４０４は、金属酸化物１４３０に酸素を供給することができる酸化物を含むこ
とが好ましい。例えば、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好
ましい。

又は、絶縁膜１４０４として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム等の金属酸化物を用いてもよい。

絶縁膜１４０４に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜１
４０４の成膜を行えばよい。又は、成膜後の絶縁膜１４０４に酸素を導入して酸素を過剰
に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。

例えば、成膜後の絶縁膜１４０４に、酸素（少なくとも酸素ラジカル、酸素原子、酸素
イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入
方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法
、プラズマ処理などを用いることができる。

酸素導入方法には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができ
る。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。又は、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。

また、絶縁膜１４０４を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用
いた平坦化処理を行ってもよい。

絶縁膜１４０３は、絶縁膜１４０４に含まれる酸素が、導電膜１４１４に含まれる金属
と結びつき、絶縁膜１４０４に含まれる酸素が減少することを防ぐパッシベーション機能
を有する。

絶縁膜１４０３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜１４０３を設けることで、金属酸化物１４３０からの酸素
の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことが
できる。

絶縁膜１４０３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁
膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウ
ム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有
する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化
アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリ
ウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

トランジスタ１４００ａは、電荷捕獲層に電子を注入することで、しきい値電圧を制御
することが可能になる。電荷捕獲層は、絶縁膜１４０２又は絶縁膜１４０３に設けること
が好ましい。例えば、絶縁膜１４０３を酸化ハフニウム、酸化アルミニウム、酸化タンタ
ル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることがで
きる。

＜＜ゲート電極＞＞
導電膜１４１１乃至導電膜１４１４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）
、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）
、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする
化合物を含む導電膜の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立
するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミ
ニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金
を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの
拡散を抑制する機能を持つので好ましい。

＜＜ソース電極、ドレイン電極＞＞
導電膜１４２１乃至導電膜１４２４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）
、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）
、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする
化合物を含む導電膜の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立
するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミ
ニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金
を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの
拡散を抑制する機能を持つので好ましい。

また、導電膜１４２１乃至導電膜１４２４には、酸化イリジウム、酸化ルテニウム、ス
トロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これ
らの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく
、酸化物半導体の酸素欠損を作りにくい。

＜＜低抵抗領域＞＞
領域１４４１、領域１４４２は、例えば、導電膜１４２１、導電膜１４２３が、金属酸
化物１４３１、金属酸化物１４３２の酸素を引き抜くことで形成される。酸素の引き抜き
は、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加
熱工程があることから、領域１４４１、領域１４４２には酸素欠損が形成される。また、
加熱により該酸素欠損のサイトに水素が入りこみ、領域１４４１、領域１４４２に含まれ
るキャリア濃度が増加する。その結果、領域１４４１、領域１４４２が低抵抗化する。

＜＜ゲート絶縁膜＞＞
絶縁膜１４０６は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁膜１
４０６は、酸化ガリウム、酸化ハフニウム、アルミニウム及びハフニウムを有する酸化物
、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸
化物、又はシリコン及びハフニウムを有する酸化窒化物などを有することが好ましい。

また、絶縁膜１４０６は、酸化シリコン又は酸化窒化シリコンと、比誘電率の高い絶縁
体と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的
に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定且つ比誘電
率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウム又は酸
化ハフニウムを金属酸化物１４３３側に有することで、酸化シリコン又は酸化窒化シリコ
ンに含まれるシリコンが、金属酸化物１４３２に混入することを抑制することができる。

また、例えば、酸化シリコン又は酸化窒化シリコンを金属酸化物１４３３側に有するこ
とで、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムと、酸化シリコン又は酸化窒
化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンター
は、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることが
できる場合がある。

＜＜層間絶縁膜、保護絶縁膜＞＞
絶縁膜１４０５は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁膜１
４０５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン又は樹脂
などを有することが好ましい。又は、絶縁膜１４０５は、酸化シリコン又は酸化窒化シリ
コンと、樹脂と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコ
ンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定且つ比誘電率の低
い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン
、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート又はアクリル
などがある。

絶縁膜１４０７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜１４０７を設けることで、金属酸化物１４３０からの酸素
の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことが
できる。

絶縁膜１４０７としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁
膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウ
ム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有
する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化
アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリ
ウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁膜１４０７に適用するのに好ましい。

絶縁膜１４０７は、スパッタリング法、ＣＶＤ法など酸素を含むプラズマを用いて成膜
することで、絶縁膜１４０５、絶縁膜１４０６の側面及び表面に、酸素を添加することが
可能になる。また、絶縁膜１４０７を成膜した後、何れかのタイミングにおいて、第２の
加熱処理を行うことが好ましい。第２の加熱処理によって、絶縁膜１４０５、絶縁膜１４
０６に添加された酸素が、絶縁膜中を拡散し、金属酸化物１４３０に到達し、金属酸化物
１４３０の酸素欠損を低減することが可能になる。

図２１（Ａ）、（Ｂ）は、絶縁膜１４０７を成膜する際に絶縁膜１４０５、絶縁膜１４
０６に添加された酸素が、第２の加熱処理によって絶縁膜中を拡散し、金属酸化物１４３
０に到達する様子を描いた模式図である。図２１（Ａ）は、図１９（Ｂ）の断面図におい
て、酸素が拡散する様子を矢印で示している。同様に、図２１（Ｂ）は、図１９（Ｃ）の
断面図において、酸素が拡散する様子を矢印で示している。

図２１（Ａ）、図２１（Ｂ）に示すように、絶縁膜１４０６の側面に添加された酸素が
、絶縁膜１４０６の内部を拡散し、金属酸化物１４３０に到達する。また、絶縁膜１４０
７と絶縁膜１４０５の界面近傍に、酸素を過剰に含む領域１４６１、領域１４６２及び領
域１４６３が形成される場合がある。領域１４６１乃至１４６３に含まれる酸素は、絶縁
膜１４０５、絶縁膜１４０４を経由し、金属酸化物１４３０に到達する。絶縁膜１４０５
が酸化シリコンを含み、絶縁膜１４０７が酸化アルミニウムを含む場合、領域１４６１乃
至１４６３は、シリコンとアルミニウムと酸素の混合層が形成される場合がある。

絶縁膜１４０７は、酸素をブロックする機能を有し、酸素が絶縁膜１４０７より上方に
拡散することを防ぐ。同様に、絶縁膜１４０３は、酸素をブロックする機能を有し、酸素
が絶縁膜１４０３より下方に拡散することを防ぐ。

なお、第２の加熱処理は、絶縁膜１４０５、絶縁膜１４０６に添加された酸素が金属酸
化物１４３０まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を
参照しても構わない。又は、第２の加熱処理は、第１の加熱処理よりも低い温度が好まし
い。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上且つ１５０℃以下、好まし
くは４０℃以上且つ１００℃以下とする。これにより、絶縁膜１４０４から余分に酸素が
放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の
成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。

このように、金属酸化物１４３０は、絶縁膜１４０７の成膜及び第２の加熱処理によっ
て、上下方向から酸素が供給されることが可能になる。

また、Ｉｎ−Ｍ−Ｚｎ酸化物など、酸化インジウムを含む膜を絶縁膜１４０７として成
膜することで、絶縁膜１４０５、絶縁膜１４０６に酸素を添加してもよい。

絶縁膜１４０８には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができ
る。また、絶縁膜１４０８には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロ
キサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用いることもできる。また、絶縁
膜１４０８は上記材料の積層であってもよい。

＜トランジスタの構成例２＞
図１９に示すトランジスタ１４００ａは、導電膜１４１４及び絶縁膜１４０２、絶縁膜
１４０３を省略してもよい。その場合の例を図２２に示す。

図２２（Ａ）乃至図２２（Ｃ）は、トランジスタ１４００ｂの上面図及び断面図である
。図２２（Ａ）は上面図である。図２２（Ｂ）は、図２２（Ａ）に示す一点鎖線Ａ１−Ａ
２に対応する断面図であり、図２２（Ｃ）は、図２２（Ａ）に示す一点鎖線Ａ３−Ａ４に
対応する断面図である。なお、図２２（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｂのチャネ
ル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｂのチャネル幅方向と呼ぶ場合が
ある。

図１９に示すトランジスタ１４００ａにおいて、導電膜１４２１、導電膜１４２３は、
ゲート電極（導電膜１４１１乃至導電膜１４１３）と重なる部分の膜厚を薄くしてもよい
。その場合の例を図２３に示す。

図２３（Ａ）乃至図２３（Ｃ）は、トランジスタ１４００ｃの上面図及び断面図である
。図２３（Ａ）は上面図である。図２３（Ｂ）は、図２３（Ａ）に示す一点鎖線Ａ１−Ａ
２に対応する断面図であり、図２３（Ｃ）は、図２３（Ａ）に示す一点鎖線Ａ３−Ａ４に
対応する断面図である。なお、図２３（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｃのチャネ
ル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｃのチャネル幅方向と呼ぶ場合が
ある。

図２３（Ｂ）のトランジスタ１４００ｃにおいて、ゲート電極と重なる部分の導電膜１
４２１が薄膜化され、その上を導電膜１４２２が覆っている。同様に、ゲート電極と重な
る部分の導電膜１４２３が薄膜化され、その上を導電膜１４２４が覆っている。

トランジスタ１４００ｃは、図２３（Ｂ）に示すような構成にすることで、ゲート電極
とソース電極との間の距離、又は、ゲート電極とドレイン電極との間の距離を長くするこ
とが可能になり、ゲート電極とソース電極及びドレイン電極との間に形成される寄生容量
を低減することが可能になる。その結果、高速動作が可能なトランジスタを得ることが可
能になる。

＜トランジスタの構成例３＞
図２３に示すトランジスタ１４００ｃにおいて、Ａ３−Ａ４方向に、金属酸化物１４３
１、１４３２の幅を広げてもよい。その場合の例を図２４に示す。

図２４（Ａ）乃至図２４（Ｃ）は、トランジスタ１４００ｄの上面図及び断面図である
。図２４（Ａ）は上面図である。図２４（Ｂ）は、図２４（Ａ）に示す一点鎖線Ａ１−Ａ
２に対応する断面図であり、図２４（Ｃ）は、図２４（Ａ）に示す一点鎖線Ａ３−Ａ４に
対応する断面図である。なお、図２４（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｄのチャネ
ル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｄのチャネル幅方向と呼ぶ場合が
ある。

トランジスタ１４００ｄは、図２４に示す構成にすることで、オン電流を増大させるこ
とが可能になる。

＜トランジスタの構成例４＞
図２３に示すトランジスタ１４００ｃにおいて、Ａ３−Ａ４方向に、金属酸化物１４３
１、金属酸化物１４３２から成る領域（以下、フィンと呼ぶ）を複数設けてもよい。その
場合の例を図２５に示す。

図２５（Ａ）乃至図２５（Ｃ）は、トランジスタ１４００ｅの上面図及び断面図である
。図２５（Ａ）は上面図である。図２５（Ｂ）は、図２５（Ａ）に示す一点鎖線Ａ１−Ａ
２に対応する断面図であり、図２５（Ｃ）は、図２５（Ａ）に示す一点鎖線Ａ３−Ａ４に
対応する断面図である。なお、図２５（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｅのチャネ
ル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｅのチャネル幅方向と呼ぶ場合が
ある。

トランジスタ１４００ｅは、金属酸化物１４３１ａ、金属酸化物１４３２ａから成る第
１のフィンと、金属酸化物１４３１ｂ、金属酸化物１４３２ｂから成る第２のフィンと、
金属酸化物１４３１ｃ、金属酸化物１４３２ｃから成る第３のフィンと、を有している。

トランジスタ１４００ｅは、チャネルが形成される金属酸化物１４３２ａ乃至金属酸化
物１４３２ｃを、ゲート電極が取り囲むことで、チャネル全体にゲート電界を印加するこ
とが可能になり、オン電流が高いトランジスタを得ることが可能になる。

＜トランジスタの構成例５＞
図２６（Ａ）乃至図２６（Ｄ）は、トランジスタ１４００ｆの上面図及び断面図である
。図２６（Ａ）は、トランジスタ１４００ｆの上面図であり、図２６（Ｂ）は図２６（Ａ
）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図２６（Ｃ）は一点鎖線Ａ３−Ａ
４に対応する断面図である。なお、一点鎖線Ａ１−Ａ２をチャネル長方向、一点鎖線Ａ３
−Ａ４をチャネル幅方向という場合がある。トランジスタ１４００ｆもトランジスタ１４
００ａ等と同様に、ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。トランジスタ１４０
０ｆでは、ゲート電極を構成する導電膜１４１２の側面に接して、絶縁膜１４０９が設け
られている。絶縁膜１４０９及び導電膜１４１２が絶縁膜１４０８に覆われている。絶縁
膜１４０９はトランジスタ１４００ｆのサイドウォール絶縁膜として機能する。トランジ
スタ１４００ａと同様に、ゲート電極を導電膜１４１１乃至導電膜１４１３の積層として
もよい。

絶縁膜１４０６及び導電膜１４１２は、少なくとも一部が導電膜１４１４及び金属酸化
物１４３２と重なる。導電膜１４１２のチャネル長方向の側面端部と絶縁膜１４０６のチ
ャネル長方向の側面端部は概略一致していることが好ましい。ここで、絶縁膜１４０６は
トランジスタ１４００ｆのゲート絶縁膜として機能し、導電膜１４１２はトランジスタ１
４００ｆのゲート電極として機能し、絶縁膜１４０９はトランジスタ１４００ｆのサイド
ウォール絶縁膜として機能する。

金属酸化物１４３２は、金属酸化物１４３３及び絶縁膜１４０６を介して導電膜１４１
２と重なる領域を有する。金属酸化物１４３１の外周が金属酸化物１４３２の外周と概略
一致し、金属酸化物１４３３の外周が金属酸化物１４３１及び金属酸化物１４３２の外周
よりも外側に位置することが好ましい。ここでは、金属酸化物１４３３の外周が金属酸化
物１４３１の外周よりも外側に位置する形状となっているが、本実施の形態に示すトラン
ジスタはこれに限られるものではない。例えば、金属酸化物１４３１の外周が金属酸化物
１４３３の外周より外側に位置してもよいし、金属酸化物１４３１の側面端部と、金属酸
化物１４３３の側面端部とが概略一致する形状としてもよい。

図２６（Ｄ）に図２６（Ｂ）の部分拡大図を示す。図２６（Ｄ）に示すように、金属酸
化物１４３０には、領域１４６１ａ、１４６１ｂ、１４６１ｃ、１４６１ｄ及び１４６１
ｅが形成されている。領域１４６１ｂ乃至領域１４６１ｅは、領域１４６１ａと比較して
ドーパントの濃度が高く、低抵抗化されている。さらに、領域１４６１ｂ及び領域１４６
１ｃは、領域１４６１ｄ及び領域１４６１ｅと比較して水素の濃度が高く、より低抵抗化
されている。例えば、領域１４６１ａは、領域１４６１ｂ又は領域１４６１ｃのドーパン
トの最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領域、又は１％以下の
濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物又は元素
と言い換えてもよい。

図２６（Ｄ）に示すように、金属酸化物１４３０において、領域１４６１ａは導電膜１
４１２と概ね重なる領域であり、領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び
領域１４６１ｅは、領域１４６１ａを除いた領域である。領域１４６１ｂ及び領域１４６
１ｃにおいては、金属酸化物１４３３の上面が絶縁膜１４０７と接する。領域１４６１ｄ
及び領域１４６１ｅにおいては、金属酸化物１４３３の上面が絶縁膜１４０９又は絶縁膜
１４０６と接する。つまり、図２６（Ｄ）に示すように、領域１４６１ｂと領域１４６１
ｄの境界は、絶縁膜１４０７と絶縁膜１４０９の側面端部の境界と重なる部分である。領
域１４６１ｃと領域１４６１ｅの境界についても同様である。ここで、領域１４６１ｄ及
び領域１４６１ｅの一部が、金属酸化物１４３２の導電膜１４１２と重なる領域（チャネ
ル形成領域）の一部と重なることが好ましい。例えば、領域１４６１ｄ及び領域１４６１
ｅのチャネル長方向の側面端部は、導電膜１４１２の側面端部より距離ｄだけ導電膜１４
１２の内側に位置することが好ましい。このとき、絶縁膜１４０６の膜厚ｔ_４０６及び距
離ｄは、０．２５ｔ_４０６＜ｄ＜ｔ_４０６を満たすことが好ましい。

このように、金属酸化物１４３０の導電膜１４１２と重なる領域の一部に領域１４６１
ｄ及び領域１４６１ｅが形成される。これにより、トランジスタ１４００ｆのチャネル形
成領域と低抵抗化された領域１４６１ｄ及び領域１４６１ｅが接し、領域１４６１ｄ及び
領域１４６１ｅと、領域１４６１ａとの間に、高抵抗のオフセット領域が形成されないた
め、トランジスタ１４００ｆのオン電流を増大させることができる。さらに、領域１４６
１ｄ及び領域１４６１ｅのチャネル長方向の側面端部が上記の範囲を満たして形成される
ことで、領域１４６１ｄ及び領域１４６１ｅがチャネル形成領域に対して深く形成されす
ぎて常に導通状態になってしまうことも防ぐことができる。

領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、イオン注入
法などのイオンドーピング処理により形成される。このため、図２６（Ｄ）に示すように
、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部の位置が、金属酸化物
１４３３上面から深くなるにしたがって、金属酸化物１４３０のチャネル長方向の側面端
部側にシフトする場合がある。このとき、距離ｄは、最も導電膜１４１２の内側の近くに
位置する、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部と導電膜１４
１２のチャネル長方向の側面端部との距離とする。

この場合、例えば、金属酸化物１４３１中に形成される領域１４６１ｄ及び領域１４６
１ｅが導電膜１４１２と重なる領域に形成されない場合がある。この場合、金属酸化物１
４３１又は金属酸化物１４３２に形成される領域１４６１ｄ及び領域１４６１ｅの少なく
とも一部が導電膜１４１２と重なる領域に形成されることが好ましい。

また、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３の絶縁膜１４
０７との界面近傍に低抵抗領域１４５１及び低抵抗領域１４５２が形成されることが好ま
しい。低抵抗領域１４５１及び低抵抗領域１４５２は、絶縁膜１４０７に含まれる元素の
少なくとも一が含まれる。低抵抗領域１４５１及び低抵抗領域１４５２の一部が、金属酸
化物１４３２の導電膜１４１２と重なる領域（チャネル形成領域）と概略接するか、当該
領域の一部と重なることが好ましい。

また、金属酸化物１４３３は絶縁膜１４０７と接する領域が大きいため、低抵抗領域１
４５１及び低抵抗領域１４５２は金属酸化物１４３３に形成されやすい。金属酸化物１４
３３における低抵抗領域１４５１と低抵抗領域１４５２は、金属酸化物１４３３の低抵抗
領域１４５１及び低抵抗領域１４５２ではない領域（例えば、金属酸化物１４３３の導電
膜１４１２と重なる領域）より、絶縁膜１４０７に含まれる元素の濃度が高い。

領域１４６１ｂ中に低抵抗領域１４５１が形成され、領域１４６１ｃ中に低抵抗領域１
４５２が形成される。金属酸化物１４３０の理想的な構造は、例えば、添加元素の濃度が
最も高い領域が低抵抗領域１４５１、１４５２であり、次に濃度が高い領域が、領域１４
６１ｂ、領域１４６１ｃ―１４６１ｅの低抵抗領域１４５１、１４５２を含まない領域で
あり、濃度が最も低い領域が領域１４６１ａであることである。添加元素とは、領域１４
６１ｂ、１４６１ｃを形成するためのドーパント、及び低抵抗領域１４５１、１４５２に
絶縁膜１４０７から添加される元素が該当する。

なおトランジスタ１４００ｆでは低抵抗領域１４５１、１４５２が形成される構成とし
ているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例
えば、領域１４６１ｂ及び領域１４６１ｃの抵抗が十分低い場合、低抵抗領域１４５１及
び低抵抗領域１４５２を形成する必要はない。

＜トランジスタの構成例６＞
図２７（Ａ）及び図２７（Ｂ）は、トランジスタ１６８０の上面図及び断面図である。
図２７（Ａ）は上面図であり、図２７（Ａ）に示す一点鎖線Ａ−Ｂ方向の断面が図２７（
Ｂ）に相当する。なお、図２７（Ａ）及び図２７（Ｂ）では、図の明瞭化のために一部の
要素を拡大、縮小、又は省略して図示している。また、一点鎖線Ａ−Ｂ方向をチャネル長
方向と呼称する場合がある。

図２７（Ｂ）に示すトランジスタ１６８０は、第１のゲートとして機能する導電膜１６
８９と、第２のゲートとして機能する導電膜１６８８と、半導体１６８２と、ソース及び
ドレインとして機能する導電膜１６８３及び導電膜１６８４と、絶縁膜１６８１と、絶縁
膜１６８５と、絶縁膜１６８６と、絶縁膜１６８７と、を有する。

導電膜１６８９は、絶縁表面上に設けられる。導電膜１６８９と、半導体１６８２とは
、絶縁膜１６８１を間に挟んで、互いに重なる。また、導電膜１６８８と、半導体１６８
２とは、絶縁膜１６８５、絶縁膜１６８６及び絶縁膜１６８７を間に挟んで、互いに重な
る。また、導電膜１６８３及び導電膜１６８４は、半導体１６８２に、接続されている。

導電膜１６８９及び導電膜１６８８の詳細は、図１９に示す導電膜１４１１乃至導電膜
１４１４の記載を参照すればよい。

導電膜１６８９と導電膜１６８８は、異なる電位が与えられてもよいし、同時に同じ電
位が与えられてもよい。トランジスタ１６８０は、第２のゲート電極として機能する導電
膜１６８８を設けることで、しきい値を安定化させることが可能になる。なお、導電膜１
６８８は、場合によっては省略してもよい。

半導体１６８２の詳細は、図１９に示す金属酸化物１４３２の記載を参照すればよい。
また、半導体１６８２は、一層でも良いし、複数の半導体層の積層でも良い。

導電膜１６８３及び導電膜１６８４の詳細は、図１９に示す導電膜１４２１乃至１４２
４の記載を参照すればよい。

絶縁膜１６８１の詳細は、図１９に示す絶縁膜１４０６の記載を参照すればよい。

なお、図２７（Ｂ）では、半導体１６８２、導電膜１６８３及び導電膜１６８４上に、
順に積層された絶縁膜１６８５乃至絶縁膜１６８７が設けられている場合を例示している
が、半導体１６８２、導電膜１６８３及び導電膜１６８４上に設けられる絶縁膜は、一層
でも良いし、複数の絶縁膜の積層でも良い。

半導体１６８２に酸化物半導体を用いた場合、絶縁膜１６８６は、化学量論的組成以上
の酸素が含まれており、加熱により上記酸素の一部を半導体１６８２に供給する機能を有
する絶縁膜であることが望ましい。ただし、絶縁膜１６８６を半導体１６８２上に直接設
けると、絶縁膜１６８６の形成時に半導体１６８２にダメージが与えられる場合、図２７
（Ｂ）に示すように、絶縁膜１６８５を半導体１６８２と絶縁膜１６８６の間に設けると
良い。絶縁膜１６８５は、その形成時に半導体１６８２に与えるダメージが絶縁膜１６８
６の場合よりも小さく、なお且つ、酸素を透過する機能を有する絶縁膜であることが望ま
しい。ただし、半導体１６８２に与えられるダメージを小さく抑えつつ、半導体１６８２
上に絶縁膜１６８６を直接形成することができるのであれば、絶縁膜１６８５は必ずしも
設けなくとも良い。

例えば、絶縁膜１６８５及び絶縁膜１６８６として、酸化シリコン又は酸化窒化シリコ
ンを含む材料を用いることが好ましい。又は、酸化アルミニウム、酸化窒化アルミニウム
、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハ
フニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。

絶縁膜１６８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望
ましい。或いは、絶縁膜１６８７は、水素、水の拡散を防ぐブロッキング効果を有するこ
とが、望ましい。

絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、
より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す
絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化
ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニ
ウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す
絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。

絶縁膜１６８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内
の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体１６８２に侵入する
のを防ぐことができる。半導体１６８２に酸化物半導体を用いる場合、酸化物半導体に侵
入した水又は水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果を有
する絶縁膜１６８７を用いることで、トランジスタ１６８０の閾値電圧がドナーの生成に
よりシフトするのを防ぐことができる。

また、半導体１６８２に酸化物半導体を用いる場合、絶縁膜１６８７が酸素の拡散を防
ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐ
ことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるの
で、トランジスタ１６８０の閾値電圧がドナーの生成によりシフトするのを防ぐことがで
きる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態５）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに適用可能な酸化物半
導体膜の構造について説明する。

＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅ
ｄ ａｎｄ ａ−ｂ−ｐｌａｎｅ ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ ｏｘｉｄｅ ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａ
ｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ
−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）及び非晶質酸化物半導体などがある。

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。

非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。

即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕ
ｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期
構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌ
ｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である
。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近
い。

＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。

ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。

ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ_４
の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行
うと、図２８（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピ
ークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ
では、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面とも
いう。）、又は上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
−ＯＳは、該ピークを示さないことが好ましい。

一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図２８（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａ
ＺｎＯ_４に対し、２θを５６°近傍に固定してφスキャンした場合、図２８（Ｃ）に示す
ように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、
ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であるこ
とが確認できる。

次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図２８（Ｄ）に示すような回折パターン（
制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉ
ｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子
回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成
面又は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２８（Ｅ）
に示す。図２８（Ｅ）より、リング状の回折パターンが確認される。したがって、プロー
ブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレ
ットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図２８（Ｅ）における第１
リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面及び（１００）面などに起因すると考
えられる。また、図２８（Ｅ）における第２リングは（１１０）面などに起因すると考え
られる。

また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

図２９（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能
ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａ
ｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高
分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は
、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどに
よって観察することができる。

図２９（Ａ）より、金属原子が層状に配列している領域であるペレットを確認すること
ができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることが
わかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこ
ともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａ
ｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡ
Ｃ−ＯＳの膜を被形成面又は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面又は
上面と平行となる。

また、図２９（Ｂ）及び図２９（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２９（Ｄ）及び図２９（Ｅ）は、そ
れぞれ図２９（Ｂ）及び図２９（Ｃ）を画像処理した像である。以下では、画像処理の方
法について説明する。まず、図２９（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏ
ｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得した
ＦＦＴ像において原点を基準に、２．８ｎｍ^−１から５．０ｎｍ^−１の間の範囲を残すマ
スク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎ
ｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理
した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィル
タリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列
を示している。

図２９（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が
、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部で
ある。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペ
レットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。

図２９（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格
子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示してい
る。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点
を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形、七角形などが形成できる。即
ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これ
は、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が
置換することで原子間の結合距離が変化することなどによって、歪みを許容することがで
きるためと考えられる。

以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、且つａ−ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐ
ｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）と称することもできる。

ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（又は分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。

酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップ
となる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さ
らに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上のキャリア
密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又は実
質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準
位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。

ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対
し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。

また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３
０（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測さ
れる。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（
ナノビーム電子回折パターン）を図３０（Ｂ）に示す。図３０（Ｂ）より、リング状の領
域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍ
の電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を
入射させることでは秩序性が確認される。

また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図３０（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観
測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩
序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いている
ため、規則的な電子回折パターンが観測されない領域もある。

図３０（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高
分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所な
どのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできな
い領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさ
であり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが
１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒ
ｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことが
ある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場
合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能
性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。

なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、又はＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。

ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。

図３１に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３１（Ａ）
は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図３１（
Ｂ）は４．３×１０^８ｅ⁻／ｎｍ^２の電子（ｅ⁻）照射後におけるａ−ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図３１（Ａ）及び図３１（Ｂ）より、ａ−ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆又は低密度
領域と推測される。

鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。

試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。

まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有する。

なお、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ
−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ_４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応
する。

図３２は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例であ
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図３２より、ａ−ｌｉｋ
ｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図３２より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大き
さだった結晶部（初期核ともいう。）が、電子（ｅ⁻）の累積照射量が４．２×１０^８ｅ
⁻／ｎｍ^２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎ
ｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８
ｅ⁻／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３２よ
り、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、そ
れぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴ
ＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加
速電圧を３００ｋＶ、電流密度を６．７×１０^５ｅ⁻／（ｎｍ^２・ｓ）、照射領域の直径
を２３０ｎｍとした。

このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不
安定な構造であることがわかる。

また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−
ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の
密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３
未満である。

なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の
一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場
合は、互い構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の
形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実
施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用い
て述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分
、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複
数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。

＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関
係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構
成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明し
た記載に限定されず、状況に応じて適切に言い換えることができる。

また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接
接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれ
ば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂと
の間に他の構成要素を含むものを除外しない。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立し
たブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎
に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわた
って一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で
説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示
したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期
すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば
、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信
号、電圧、若しくは電流のばらつきなどを含むことが可能である。

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一
方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソース
とドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と
表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動
作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称につい
ては、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い
換えることができる。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基
準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地
電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖ
を意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、
配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状
況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「
導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」と
いう用語を、「絶縁層」という用語に変更することが可能な場合がある。

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オ
フ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、
スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つま
り、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、
ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、
ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイ
オード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイ
オード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路など
がある。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、
トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また
、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断
されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる
場合には、トランジスタの極性（導電型）は特に限定されない。

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよう
に、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチが
ある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことに
よって、導通と非導通とを制御して動作する。

＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導
体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートと
が重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距
離をいう。

なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限ら
ない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そ
のため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一
の値、最大値、最小値または平均値とする。

＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状
態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネ
ルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう
。

なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限
らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。
そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか
一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面
に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において
示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅
の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重な
る領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチ
ャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ
Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合
には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明
細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。
なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込み
チャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって
、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。

＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。

Ａ１−Ａ２ 一点鎖線
Ａ３−Ａ４ 一点鎖線
Ｃ０ 容量素子
Ｃ１ 容量素子
ＭＵＬ１ 乗算回路
ＭＵＬ２ 乗算回路
ＭＵＬ３ 乗算回路
ＭＵＬ４ 乗算回路
Ｔｒ０１ トランジスタ
Ｔｒ０８ トランジスタ
Ｔｒ１１ トランジスタ
Ｔｒ１４ トランジスタ
Ｔｒ１５ トランジスタ
Ｔｒ１６ トランジスタ
Ｔｒ１７ トランジスタ
１０ 画像データ
１１ 三角形
１２ 円
２０ 画像データ
３０ 画像データ
３１ 領域
４０ 画像データ
４１ 領域
１００ モジュール
１０１ アンプ
１０２ 選択回路
１０３ 差動アンプ
１０４ スイッチ
１０５ 抵抗
１０６ ユニティゲインバッファ
１０７ 増幅回路
１０８ バッファ
１１１ 差動アンプ
１１２ スイッチ
１１３ 抵抗
１１４ 選択回路
１１５ 差動アンプ
１１６ スイッチ
１１７ 抵抗
１２１ ＯＰアンプ
１２２ ＯＰアンプ
５００ 放送システム
５１０ カメラ
５１１ 送信装置
５１２ 受信装置
５１３ 表示装置
５２０ イメージセンサ
５２１ 画像処理装置
５２２ エンコーダ
５２３ 変調器
５２５ 復調器
５２６ デコーダ
５２７ 画像処理装置
５２８ 表示部
５４０ Ｒａｗデータ
５４１ 映像データ
５４２ 符号化データ
５４３ 放送信号
５４４ 映像データ
５４５ データ信号
５５１ データストリーム
５５２ データストリーム
５５３ データストリーム
５６０ ＴＶ
５６１ 放送局
５６２ 人工衛星
５６３ 電波塔
５６４ アンテナ
５６５ アンテナ
５６６Ａ 電波
５６６Ｂ 電波
５６７Ａ 電波
５６７Ｂ 電波
５７１ 受信装置
５７２ 無線機
５７３ 無線機
５７４ 受信装置
５７５ コネクタ部
５９１ 回路
５９１ａ フレーム間予測回路
５９１ｂ 動き補償予測回路
５９１ｃ ＤＣＴ回路
５９２ 回路
５９３ 回路
５９３ａ ＬＤＰＣ符号化回路
５９３ｂ 認証付与処理回路
５９３ｃ スクランブラ
５９４ 回路
６００ 救急車
６０１ 医療機関
６０２ 医療機関
６０５ 高速ネットワーク
６１０ カメラ
６１１ エンコーダ
６１２ 通信装置
６１５ 映像データ
６１６ 映像データ
６２０ 通信装置
６２１ デコーダ
６２３ 表示装置
１４００ａ トランジスタ
１４００ｂ トランジスタ
１４００ｃ トランジスタ
１４００ｄ トランジスタ
１４００ｅ トランジスタ
１４００ｆ トランジスタ
１４０１ 絶縁膜
１４０２ 絶縁膜
１４０３ 絶縁膜
１４０４ 絶縁膜
１４０５ 絶縁膜
１４０６ 絶縁膜
１４０７ 絶縁膜
１４０８ 絶縁膜
１４０９ 絶縁膜
１４１１ 導電膜
１４１２ 導電膜
１４１３ 導電膜
１４１４ 導電膜
１４２１ 導電膜
１４２２ 導電膜
１４２３ 導電膜
１４２４ 導電膜
１４３０ 金属酸化物
１４３１ 金属酸化物
１４３１ａ 金属酸化物
１４３１ｂ 金属酸化物
１４３１ｃ 金属酸化物
１４３２ 金属酸化物
１４３２ａ 金属酸化物
１４３２ｂ 金属酸化物
１４３２ｃ 金属酸化物
１４３３ 金属酸化物
１４４１ 領域
１４４２ 領域
１４５０ 基板
１４５１ 低抵抗領域
１４５２ 低抵抗領域
１４６１ 領域
１４６１ａ 領域
１４６１ｂ 領域
１４６１ｃ 領域
１４６１ｄ 領域
１４６１ｅ 領域
１４６２ 領域
１４６３ 領域
１６８０ トランジスタ
１６８１ 絶縁膜
１６８２ 半導体
１６８３ 導電膜
１６８４ 導電膜
１６８５ 絶縁膜
１６８６ 絶縁膜
１６８７ 絶縁膜
１６８８ 導電膜
１６８９ 導電膜

Claims (15)

1. 第１のモジュールと、第２のモジュールと、を有する半導体装置であって、
   前記第１のモジュールは、第１の回路と、第２の回路と、を有し、
   前記第１の回路は、選択回路を有し、
   前記第１の回路は、前記第１の回路に入力されたアナログの第１の信号を、前記選択回路を介して前記第２の回路に出力する第１の機能と、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記第２のモジュールに出力する第２の機能と、を有し、
   前記第２の回路は、アナログメモリと、第１の乗算回路と、第２の乗算回路と、を有し、
   前記アナログメモリは、結合強度に相当するデータを記憶する機能を有し、
   前記第１の乗算回路は、前記第２の回路に入力された前記第１の信号に、前記データに応じて重み付けをすることで第３の信号を生成する機能を有し、
   前記第２の乗算回路は、前記アナログメモリに記憶された前記データを更新する機能を有する半導体装置。
2. 第１のモジュールと、第２のモジュールと、を有する半導体装置であって、
   前記第１のモジュールは、第１の回路と、第２の回路と、第３の回路と、を有し、
   前記第１の回路は、選択回路を有し、
   前記第１の回路は、前記第１の回路に入力されたアナログの第１の信号を、前記選択回路を介して前記第２の回路に出力する第１の機能と、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記第２のモジュールに出力する第２の機能と、を有し、
   前記第２の回路は、アナログメモリと、第１の乗算回路と、第２の乗算回路と、を有し、
   前記アナログメモリは、結合強度に相当するデータを記憶する機能を有し、
   前記第１の乗算回路は、前記第２の回路に入力された前記第１の信号に、前記データに応じて重み付けをすることで第３の信号を生成する機能を有し、
   前記第２の乗算回路は、第４の信号と前記第２の回路に入力された前記第１の信号とを用いて、前記アナログメモリに記憶された前記データを更新する機能を有し、
   前記第３の回路は、電流を電圧に変換することで前記第３の信号から第５の信号を生成する第１の機能と、前記第５の信号と第６の信号との差分から前記第４の信号を生成する第２の機能と、を有する半導体装置。
3. 第１の回路と、第２の回路と、を有し、
   前記第１の回路は、選択回路を有し、
   前記第１の回路は、前記第１の回路に入力されたアナログの第１の信号を、前記選択回路を介して前記第２の回路に出力する第１の機能と、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記第２の回路に出力する第２の機能と、を有し、
   前記第２の回路は、アナログメモリと、第１の乗算回路と、第２の乗算回路と、を有し、
   前記アナログメモリは、結合強度に相当するデータを記憶する機能を有し、
   前記第１の乗算回路は、前記第２の回路に入力された前記第１の信号または前記第２の信号に、前記データに応じて重み付けをすることで第３の信号を生成する機能を有し、
   前記第２の乗算回路は、前記アナログメモリに記憶された前記データを更新する機能を有する半導体装置。
4. 第１の回路と、第２の回路と、第３の回路と、を有し、
   前記第１の回路は、選択回路を有し、
   前記第１の回路は、前記第１の回路に入力されたアナログの第１の信号を、前記選択回路を介して前記第２の回路に出力する第１の機能と、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記第２の回路に出力する第２の機能と、を有し、
   前記第２の回路は、アナログメモリと、第１の乗算回路と、第２の乗算回路と、を有し、
   前記アナログメモリは、結合強度に相当するデータを記憶する機能を有し、
   前記第１の乗算回路は、前記第２の回路に入力された前記第１の信号または前記第２の信号に、前記データに応じて重み付けをすることで第３の信号を生成する機能を有し、
   前記第２の乗算回路は、第４の信号と前記第２の回路に入力された前記第１の信号とを用いて、前記アナログメモリに記憶された前記データを更新する機能を有し、
   前記第３の回路は、電流を電圧に変換することで前記第３の信号から第５の信号を生成する第１の機能と、前記第５の信号と第６の信号との差分から前記第４の信号を生成する第２の機能と、を有する半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第１の回路は、ニューロン回路であり、
   前記第２の回路は、シナプス回路である半導体装置。
6. 第１のモジュールと、第２のモジュールと、を有する半導体装置であって、
   前記第１のモジュールは、ニューロン回路と、シナプス回路と、を有し、
   前記ニューロン回路は、選択回路を有し、
   前記ニューロン回路は、前記ニューロン回路に入力されたアナログの第１の信号を、前記選択回路を介して前記シナプス回路に出力する第１の機能と、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記第２のモジュールに出力する第２の機能と、を有し、
   前記シナプス回路はアナログメモリを有する半導体装置。
7. ニューロン回路と、シナプス回路と、を有し、
   前記ニューロン回路は、選択回路を有し、
   前記ニューロン回路は、前記ニューロン回路に入力されたアナログの第１の信号を、前記選択回路を介して前記シナプス回路に出力する第１の機能と、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記シナプス回路に出力する第２の機能と、を有し、
   前記シナプス回路はアナログメモリを有する半導体装置。
8. ニューロン回路と、シナプス回路と、を有する半導体装置であって、
   前記ニューロン回路は、入力ニューロン回路の機能と、隠れニューロン回路の機能と、を有し、
   前記ニューロン回路は、選択回路を有し、
   前記選択回路により前記ニューロン回路が前記入力ニューロン回路の機能に切り替えられているとき、前記ニューロン回路は、前記ニューロン回路に入力されたアナログの第１の信号を、前記選択回路を介して前記シナプス回路に出力し、
   前記選択回路により前記ニューロン回路が前記隠れニューロン回路の機能に切り替えられているとき、前記ニューロン回路は、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記シナプス回路へ出力し、
   前記シナプス回路は、アナログメモリと、第１の乗算回路と、第２の乗算回路と、を有し、
   前記アナログメモリは、結合強度に相当するデータを記憶する機能を有し、
   前記第１の乗算回路は、前記第１の信号に、前記データに応じて重み付けをする機能を有し、
   前記第２の乗算回路は、前記アナログメモリに記憶された前記データを更新する機能を有する半導体装置。
9. ニューロン回路と、シナプス回路と、誤差回路と、を有する半導体装置であって、
   前記ニューロン回路は、入力ニューロン回路の機能と、隠れニューロン回路の機能と、を有し、
   前記ニューロン回路は、選択回路を有し、
   前記選択回路により前記ニューロン回路が前記入力ニューロン回路の機能に切り替えられているとき、前記ニューロン回路は、前記ニューロン回路に入力されたアナログの第１の信号を、前記選択回路を介して前記シナプス回路に出力し、
   前記選択回路により前記ニューロン回路が前記隠れニューロン回路の機能に切り替えられているとき、前記ニューロン回路は、電流を電圧に変換することで前記第１の信号からアナログの第２の信号を生成し、前記選択回路を介して前記第２の信号を前記シナプス回路へ出力し、
   前記シナプス回路は、アナログメモリと、第１の乗算回路と、第２の乗算回路と、を有し、
   前記アナログメモリは、結合強度に相当するデータを記憶する機能を有し、
   前記第１の乗算回路は、前記第１の信号に、前記データに応じて重み付けをすることで第２の信号を生成する機能を有し、
   前記第２の乗算回路は、誤差信号と前記第１の信号とを用いて、前記アナログメモリに記憶された前記データを更新する機能を有し、
   前記誤差回路は、出力ニューロン回路の機能と、隠れ誤差回路の機能と、を有する半導体装置。
10. 請求項９において、
    前記誤差回路は、第２の選択回路を有し、
    前記第２の選択回路は、前記出力ニューロン回路の機能と前記隠れ誤差回路の機能とを切り替える機能を有する半導体装置。
11. 請求項１０において、
    前記誤差回路は、電流を電圧に変換することで、前記第２の信号から第３の信号を生成する機能を有し、
    前記第２の選択回路により前記誤差回路が前記出力ニューロン回路の機能に切り替えられているとき、前記誤差回路は、前記第３の信号と教師信号との差分と、前記第３の信号を元に生成した微分係数とを乗算することで前記誤差信号を生成し、
    前記第２の選択回路により前記誤差回路が前記隠れ誤差回路の機能に切り替えられているとき、前記誤差回路は、参照電圧と前記教師信号との差分と、前記第３の信号を元に生成した微分係数とを乗算することで前記誤差信号を生成する半導体装置。
12. 請求項１乃至請求項１１のいずいれか一において、
    前記アナログメモリは、トランジスタを有し、
    前記トランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置。
13. 請求項１２において、
    前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置。
14. 請求項１乃至請求項１３のいずいれか一に記載の半導体装置を有する電子機器であって、
    前記半導体装置は、映像データを符号化するエンコーダとしての機能を有する電子機器。
15. 請求項１乃至請求項１４のいずいれか一に記載の半導体装置を有する電子機器であって、
    前記半導体装置は、第１の映像データから抽出される一の領域のデータと、第２の映像データから抽出される複数の領域のデータとの比較を行うことで、前記一の領域から前記複数の領域の一への移動ベクトルを取得する機能を有する電子機器。