CN110178176A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110178176A
CN110178176A CN201880006912.6A CN201880006912A CN110178176A CN 110178176 A CN110178176 A CN 110178176A CN 201880006912 A CN201880006912 A CN 201880006912A CN 110178176 A CN110178176 A CN 110178176A
Authority
CN
China
Prior art keywords
signal
pixel
transistor
circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880006912.6A
Other languages
English (en)
Inventor
黑川义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN110178176A publication Critical patent/CN110178176A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/02—Rotary gyroscopes
    • G01C19/04—Details
    • G01C19/28—Pick-offs, i.e. devices for taking-off an indication of the displacement of the rotor axis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种新颖的半导体装置。半导体装置具有对应距驱动电路的距离改变像素的选择期间的功能。具体而言，当第一像素与驱动电路的距离比第二像素与驱动电路的距离长时，将提供给第一像素的选择信号的脉冲宽度设定为大于提供给第二像素的选择信号的脉冲宽度。由此，可以在将设置在离驱动电路较近的位置的像素的选择期间保持为较短的情况下，准确地进行对设置在离驱动电路较远的位置的像素的图像信号的写入。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、显示系统、电子设备、照明装置、输入装置、输入输出装置、其驱动方法或者其制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路、运算装置及存储装置等都是半导体装置的一个方式。另外，显示装置、摄像装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)以及电子设备有时包括半导体装置。
背景技术
随着电视机(TV)的大屏幕化，对显示高清晰度图像的需求越来越大，超高清电视广播得到推进。2016年开始进行8K数字电视广播的试播，并预定开始进行正式广播。为此，开发出对应8K广播的各种电子设备(例如，非专利文献1)。
以液晶显示装置及发光显示装置为代表的平板显示器广泛地用于图像的显示。作为构成这些显示装置的晶体管的半导体材料主要使用硅等，然而，近年来已开发出将使用金属氧化物的晶体管用于显示装置的像素的技术(例如，专利文献1、2)。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-96055号公报
[专利文献2]日本专利申请公开第2007-123861号公报
[非专利文献]
[非专利文献1]S.Kawashima,et al.,“13.3-In.8K x 4K 664-ppi OLED DisplayUsing CAAC-OS FETs”、SID 2014 DIGEST,pp.627-630.
发明内容
发明所要解决的技术问题
本发明的一个方式的目的是提供一种新颖的半导体装置。本发明的一个方式的目的是提供一种能够高速工作的半导体装置。本发明的一个方式的目的是提供一种能够显示高品质的图像的半导体装置。本发明的一个方式的目的是提供一种能够进行大画面图像显示的半导体装置。本发明的一个方式的目的是提供一种功耗低的半导体装置。
注意，本发明的一个方式并不需要实现所有上述目的，只要可以实现至少一个目的即可。另外，上述目的的记载不妨碍其他目的的存在。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的目的。
解决技术问题的手段
根据本发明的一个方式的半导体装置包括像素部、第一至第四驱动电路以及第一至第六布线。像素部包括具有第一像素及第二像素的第一区域以及具有第三像素及第四像素的第二区域。第一驱动电路具有向第一布线提供第一选择信号的功能以及向第二布线提供第二选择信号的功能。第二驱动电路具有向第三布线提供第三选择信号的功能以及向第四布线提供第四选择信号的功能。第三驱动电路具有向第五布线提供第一图像信号的功能。第四驱动电路具有向第六布线提供第二图像信号的功能。第一像素与第一布线及第五布线电连接，第二像素与第二布线及第五布线电连接，第三像素与第三布线及第六布线电连接，第四像素与第四布线及第六布线电连接，第三驱动电路与第二像素的距离比第三驱动电路与第一像素的距离长，第四驱动电路与第四像素的距离比第四驱动电路与第三像素的距离长，第二像素与第四像素邻接地设置，第二选择信号的脉冲宽度大于第一选择信号的脉冲宽度，第四选择信号的脉冲宽度大于第三选择信号的脉冲宽度。
另外，根据本发明的一个方式的半导体装置包括第一信号生成电路及第二信号生成电路。第一信号生成电路具有控制第一时钟信号及第一控制信号的波形的功能。第二信号生成电路具有控制第二时钟信号及第二控制信号的波形的功能。第一时钟信号及第一控制信号用于第一选择信号及第二选择信号的生成。第二时钟信号及第二控制信号用于第三选择信号及第四选择信号的生成。
另外，在根据本发明的一个方式的半导体装置中，第一信号生成电路及第二信号生成电路包括寄存器、计数器、第一比较电路及第二比较电路，寄存器具有对第一比较电路输出第一参数的功能以及对第二比较电路输出第二参数的功能，第一比较电路具有使用第一参数及计数器的计数值生成第一时钟信号或第二时钟信号的功能，第二比较电路具有使用第二参数及计数器的计数值生成第一控制信号或第二控制信号的功能。
另外，在根据本发明的一个方式的半导体装置中，寄存器包括第一扫描链寄存器部、第二扫描链寄存器部及寄存器部，第一扫描链寄存器部被依次输入第一数据，第二扫描链寄存器部被依次输入第二数据，寄存器部具有选择第一数据和第二数据中的一方并将其输出的功能。
另外，在根据本发明的一个方式的半导体装置中，第一扫描链寄存器部及第二扫描链寄存器部包括保持电路，保持电路包括晶体管、电容器，晶体管的源极或漏极的一方与电容器电连接，晶体管在沟道形成区域包含金属氧化物。
另外，在根据本发明的一个方式的半导体装置中，第一至第四像素可以包括在沟道形成区中含有氢化非晶硅的晶体管。
另外，在根据本发明的一个方式的半导体装置中，第一至第四像素可以包括在沟道形成区域中含有金属氧化物的晶体管。
发明的效果
根据本发明的一个方式可以提供一种新颖的半导体装置。根据本发明的一个方式可以提供一种能够高速工作的半导体装置。根据本发明的一个方式可以提供一种能够显示高品质的图像的半导体装置。根据本发明的一个方式可以提供一种能够进行大画面图像显示的半导体装置。根据本发明的一个方式可以提供一种功耗低的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。此外，本发明的一个方式并不需要具有所有上述效果。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的效果。
附图说明
[图1]是示出半导体装置的结构实例的图。
[图2]是示出半导体装置的工作例的图。
[图3]是示出驱动电路的结构实例的图。
[图4]是时序图。
[图5]是示出信号生成电路的结构实例的图。
[图6]是示出寄存器的结构实例的图。
[图7]是示出寄存器的结构实例的图。
[图8]是示出寄存器的结构实例的图。
[图9]是时序图。
[图10]是示出像素的结构实例的图。
[图11]是示出半导体装置的结构实例的图。
[图12]是示出显示面板的结构实例的图。
[图13]是示出显示装置的结构实例的图。
[图14]是示出显示装置的结构实例的图。
[图15]是示出显示装置的结构实例的图。
[图16]是示出显示装置的结构实例的图。
[图17]示出晶体管的结构实例的图。
[图18]示出晶体管的结构实例的图。
[图19]是说明激光照射方法及激光晶化装置的图。
[图20]是说明激光照射方法的图。
[图21]是示出晶体管的结构实例的图。
[图22]是示出能带结构的图。
[图23]是示出半导体装置的结构实例的图。
[图24]是示出电子设备的结构实例的图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下实施方式中的说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
另外，本发明的一个方式在其范畴内包括半导体装置、存储装置、显示装置、摄像装置、RF(Radio Frequency：射频)标签等所有装置。此外，显示装置在其范畴内包括液晶显示装置、其每个像素具备以有机发光元件为代表的发光元件的发光装置、电子纸、DMD(Digital Micromirror Device：数字微镜装置)、PDP(Plasma Display Panel：等离子体显示面板)、FED(Field Emission Display：场致发射显示器)等。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的沟道区域的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用和开关作用中的至少一个的情况下，可以将该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)，或者可以将其缩称为OS。下面，将在沟道区域中包含金属氧化物的晶体管也称为OS晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。将在后面说明金属氧化物的详细内容。
在本说明书等中，当明确地记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也包括在附图或文中所记载的范围内。在此，X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X与Y直接连接的情况的一个例子，可以举出在X与Y之间没有连接能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和负载等)，并且X与Y没有通过能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和负载等)连接的情况。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件、负载等)。另外，开关具有控制开启和关闭的功能。换言之，开关具有其成为开启状态或关闭状态而控制是否使电流流过的功能。或者，开关具有选择并切换电流路径的功能。另外，X和Y电连接的情况包括X与Y直接连接的情况。
作为X和Y在功能上连接的情况的一个例子，可以在X和Y之间连接一个以上的能够在功能上连接X和Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转换器电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲器电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。另外，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。
此外，当明确地记载为“X与Y电连接”时，在本说明书等中公开了如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，当明确记载为“电连接”时，在本说明书等中公开了与只明确记载为“连接”的情况相同的内容。
另外，在没有特别的说明的情况下，在不同附图中附有相同附图标记的构成要素表示相同的构成要素。
另外，即使示出在附图上独立的构成要素相互电连接，也有一个构成要素兼有多个构成要素的功能的情况。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
(实施方式1)
在本实施方式中，说明根据本发明的一个方式的半导体装置。
<半导体装置的结构实例>
图1示出半导体装置10的结构实例。半导体装置10包括像素部20、驱动电路30、驱动电路40及信号生成电路50。半导体装置10能够使用驱动电路30及驱动电路40在像素部20显示预定的图像。因此，半导体装置10可以用作显示装置。
像素部20由多个像素22构成并具有显示图像的功能。像素22都具有显示元件并具有显示指定的灰度的功能。根据从驱动电路30及驱动电路40输出的信号控制像素22的灰度，由此在像素部20显示指定的图像。
作为设置在像素22中的显示元件的例子，可以举出液晶元件、发光元件等。作为液晶元件，可以采用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。此外，作为显示元件，也可以使用快门方式的MEMS(Micro Electro Mechanical Systems：微电子机械系统)元件、光干涉方式的MEMS元件、应用微囊方式、电泳方式、电润湿方式、电子粉流体(注册商标)方式等的显示元件等。另外，作为发光元件，例如可以举出OLED(OrganicLightEmitting Diode：有机发光二极管)、LED(LightEmitting Diode：发光二极管)、QLED(Quantum-dot Light Emitting Diode：量子点发光二极管)、半导体激光等自发光性发光元件。像素22的具体结构实例将在后面说明。
像素22分别与布线SL及布线GL连接。另外，布线GL分别与驱动电路30连接，布线SL分别与驱动电路40连接。布线GL被供给用来选择像素22的信号(以下也称为选择信号)。此外，布线SL被供给用于使像素22显示指定的灰度的信号(以下也称为图像信号)。通过对被供给有选择信号的像素22供给图像信号来进行像素22的写入。
驱动电路30具有向像素22供给选择信号的功能。具体而言，驱动电路30具有向布线GL提供选择信号的功能，布线GL具有向像素22传送从驱动电路30输出的选择信号的功能。另外，也可以将布线GL称为选择信号线、栅极线等。
驱动电路40具有向像素22提供图像信号的功能。具体而言，驱动电路40具有向布线SL提供图像信号的功能，布线SL具有向像素22传送从驱动电路40输出的图像信号的功能。另外，也可以将布线SL称为图像信号线、源极线等。
可以自由地设定像素部20中的像素22的个数。为了显示高清晰度的图像，优选多配置像素22。例如，当进行2K图像的显示时，优选设置1920×1080个以上的像素22。另外，当进行4K图像的显示时，优选设置3840×2160个以上或4096×2160个以上的像素22。另外，当进行8K图像的显示时，优选设置7680×4320个以上的像素22。
在为了显示上述2K、4K、8K等高清晰度的图像而在像素部20设置多个像素22的情况下，布线GL、布线SL的长度增加，而使布线GL、布线SL的寄生电阻变大。另外，如图1所示，布线GL与布线SL彼此交叉地设置。因此，随着像素22的个数增加交叉部的个数也增加，布线GL与布线SL形成的寄生电容也变大。为此，在图1中采用将像素部20分割为多个区域21并在各区域21中设置驱动电路30及驱动电路40的结构。
具体而言，在图1中，像素部20被分割为四个区域21(21(1，1)至(2，2))，四个区域21分别包括m列n行(m、n为自然数)的像素22。另外，在图1中，设置有四个驱动电路30(30(1，1)至(2，2))及四个驱动电路40(40(1，1)至(2，2))。
另外，在图1中，将与驱动电路30(1，1)、(1，2)连接的布线GL记作布线GL1，将与驱动电路30(2，1)、(2，2)连接的布线GL记作布线GL2。另外，将与驱动电路40(1，1)、(1，2)、(2，1)、(2，2)连接的布线SL分别记作布线SL11、布线SL12、布线SL21、布线SL22。另外，将与第i列第j行(i为1以上且m以下的整数、j为1以上n且以下的整数)的像素22连接的布线SL和布线GL分别记作布线SL[i]、布线GL[j]。
区域21(1，1)至(2，2)分别通过驱动电路40(1，1)至(2，2)被供给图像信号。为此，位于像素部20的区域21(21(1，1)、(1，2))中的像素22可以通过驱动电路40(40(1，1)、(1，2))被供给图像信号，位于像素部20的区域21(21(2，1)、(2，2))中的像素22可以通过驱动电路40(40(2，1)、(2，2))被供给图像信号。由此，可以缩短与一个驱动电路40连接的布线SL，由此可以降低寄生电阻及寄生电容，从而可以高速地进行图像信号的供给。
另外，图1示出像素部20被分割为四个区域21(1，1)、(1，2)、(2，1)、(2，2)的结构实例。此时，从驱动电路40(1，1)、(1，2)输出图像信号的时序被同步，从驱动电路40(2，1)、(2，2)输出图像信号的时序被同步。另外，向区域21(1，1)、(1，2)供应图像信号的驱动电路40也可以由驱动电路40(1，1)、(1，2)一体化的电路构成。另外，向区域21(2，1)、(2，2)供给图像信号的驱动电路40也可以由驱动电路40(2，1)、(2，2)一体化的电路构成。另外，驱动电路40(1，1)、(1，2)、(2，1)、(2，2)可以分别由多个驱动电路构成。
另外，在图1中，一个布线GL连接有两个驱动电路30。具体而言，区域21(1，1)、(1，2)中的像素22通过布线GL与驱动电路30(1，1)、(1，2)连接。另外，区域21(2，1)、(2，2)中的像素22通过布线GL与驱动电路30(2，1)、(2，2)连接。由此，可以从布线GL的两端供给选择信号，从而可以高速地供给选择信号。另外，在不影响选择信号的传送的情况下，可以省略驱动电路30(1，1)、(1，2)中的一个及驱动电路30(2，1)、(2，2)中的一个。
另外，图1示出像素部20被分割为四个区域21时的情况，但是分割数不局限于此，可以自由设定。另外，图1示出四个区域21中的像素22的列数及行数相同的例子，但是不局限于此，像素22的列数及行数可以在各区域21中自由设定。
如上所述，当像素部20被分割为多个区域21时，优选确保区域21的接缝中的图像的连贯性。然而，由于布线SL的寄生电阻或寄生电容等的影响，尤其是接缝附近的像素22所显示的灰度容易产生偏差。例如，如图2所示，考虑区域21(1，1)、(2，1)的布线SL[1]被供给图像信号的情况。在此，布线SL被附加与布线GL的交叉部等形成的寄生电容PC、布线电阻PR等，所以有可能发生图像信号的延迟。更具体而言，驱动电路40与像素22间的距离越长，布线SL中的图像信号的路径越长，寄生电阻PR越大。另外，布线GL与布线SL的交叉部越多，寄生电容PC越大。由此，图像信号的延迟变大。并且，图像信号的延迟在向离驱动电路40最远的像素22(附图中的像素22A、22B)供给图像信号时最大。
假设当对照设置在距驱动电路40较近的位置的像素22设定供给到布线GL[1]至[n](这里n是1以上的整数)的选择信号的脉冲宽度时，由于上述图像信号的迟延，在完成图像信号的写入之前像素22A、22B有时变为非选择状态。由此，对像素22A、22B的图像信号的写入不完全，像素22A、22B所显示的灰度可能有偏差。并且，在图2所示的区域21(1,1)、(2,1)的接缝区域中最容易因信号迟延发生灰度偏差的像素22A、22B彼此邻接。因此，在该区域中有可能出现不连续的图像。
为了确保图像的连贯性，可以对应设置于布线SL的末端附近的像素22A、22B设定选择信号的脉冲宽度。在该情况下，所有的像素22的选择期间变长而使选择所有行所需的时间变长。为此，图像更新所需的时间变长导致工作速度下降。
这里，根据本发明的一个方式的半导体装置10具有对应距驱动电路40的距离改变像素22的选择期间的功能。具体而言，当第一像素22与驱动电路40的距离比第二像素22与驱动电路40的距离长时，将提供给第一像素22的选择信号的脉冲宽度设定为大于提供给第二像素22的选择信号的脉冲宽度。由此，可以在将设置在离驱动电路40较近的位置的像素22的选择期间保持为较短的情况下，准确地进行对设置在离驱动电路40较远的位置的像素22的图像信号的写入。
另外，上述驱动电路40与像素22的距离是指：当从驱动电路40通过布线SL向像素22供给图像信号时，像素22与驱动电路40间形成的图像信号的路径长度。另外，选择信号的脉冲宽度对应于连续供给选择信号的期间。例如，当作为选择信号供给高电平的信号时，布线GL的电位维持高电平的期间相当于选择信号的脉冲宽度。另外，选择信号的脉冲宽度相当于与布线GL连接的像素22的选择期间(维持选择状态的期间)。
图2示出选择信号的脉冲宽度被控制的工作例。对与设置在离驱动电路40较近的位置的像素22连接的布线GL(布线GL1[1]、[2]及布线GL2[1]、[2])供给脉冲宽度小的信号GSEL，对与设置在离驱动电路40较远的位置的像素22连接的布线GL(布线GL1[n]及布线GL2[n])供给脉冲宽度大的信号GSEL。注意，图2所示的信号GSEL为选择信号。由此，可以准确地进行向像素22的图像信号的写入，从而可以确保区域21的接缝附近(像素22A、22B邻接的区域)的图像的连贯性。
信号GSEL的脉冲宽度的设定不局限于上述方法而可以自由地进行。例如，也可以以对距驱动电路40距离越长的像素22供给脉冲宽度越大的信号GSEL的方式改变每根布线GL的信号GSEL的脉冲宽度。另外，也可以仅扩大向属于距驱动电路40的距离长的预定行(例如，区域21(1，1)、(2，1)的第n行周围的行)的像素22供给的信号GSEL的脉冲宽度。
选择信号的脉冲宽度的控制可以通过控制提供到驱动电路30的各种信号来进行。图1示出利用信号生成电路50控制提供到驱动电路30的信号的结构实例。
信号生成电路50具有生成用于驱动电路30的信号的功能。具体而言，信号生成电路50具有生成用于选择信号的生成的时钟信号GCLK及生成控制信号GPWC的功能。另外，控制信号GPWC是用于选择信号的脉冲宽度的控制的信号。信号生成电路50设置在各个驱动电路30中，图1中设置有四个信号生成电路50(50(1，1)至(2，2))。当由信号生成电路50向驱动电路30供给了时钟信号GCLK及控制信号GPWC时，驱动电路30生成选择信号并提供至布线GL。
图3A示出从信号生成电路50被供给时钟信号GCLK及控制信号GPWC的驱动电路30的结构实例。驱动电路30包括移位寄存器31以及由多个AND电路构成的控制电路32。
移位寄存器31具有利用从外部输入的起始脉冲GSP以及时钟信号GCLK生成信号GSRO[1]至[n]的功能。移位寄存器31的段数为n，信号GSRO[1]至[n]对应移位寄存器31的各段的输出信号。
控制电路32具有控制信号GSRO的脉冲宽度的功能。控制电路32包括被输入信号GSRO[1]至[n]的n个AND电路。AND电路被输入信号GSRO及控制信号GPWC，其逻辑乘积以信号GSEL的方式输出到布线GL(参照图3B)。
信号生成电路50具有控制时钟信号GCLK的周期与脉冲宽度的功能以及控制控制信号GPWC的周期与脉冲宽度的功能。因此，可以通过控制信号GSRO及控制信号GPWC的波形来控制信号GSEL的脉冲宽度。
<半导体装置的工作例>
接着，对根据像素22与驱动电路40的距离改变选择信号的脉冲宽度的半导体装置10的工作例进行说明。图4是示出半导体装置10的工作例的时序图。这里作为一个例子对图1中的区域21(1，1)被驱动电路30(1，1)提供三种信号GSEL的情况进行说明，其他的区域21也可以同样地操作。注意，图4中的k为6以上且n-3以下的整数，这里的n为9以上的整数。
首先，在期间T1中生成提供给设置在距驱动电路40最近的区域中的像素22(在此为第一至第三行的像素22)的选择信号。首先，从信号生成电路50向驱动电路30(1，1)输出脉冲宽度a的时钟信号GCLK(1，1)以及对应时钟信号GCLK(1，1)的周期及脉冲宽度生成的控制信号GPWC(1，1)。当移位寄存器31被输入时钟信号GCLK(1，1)时，移位寄存器31向控制电路32输出信号GSRO[1]至[3]。控制电路32根据控制信号GPWC(1，1)和信号GSRO[1]至[3]生成信号GSEL[1]至[3]并依次输出到布线GL1[1]至[3]。将在期间T1生成的信号GSEL的脉冲宽度记作a′。
接着，在期间T2生成提供给设置在比第一行至第三行的像素22离驱动电路40远的区域中的像素22(在此为第k-2行至第k行的像素22)的选择信号。首先，从信号生成电路50向驱动电路30(1，1)提供的时钟信号GCLK(1，1)的脉冲宽度变为b(>a)，伴随该改变控制信号GPWC(1，1)的周期及脉冲宽度也发生改变。通过与期间T1同样的操作，根据变化后的时钟信号GCLK(1，1)及控制信号GPWC(1，1)生成信号GSEL[k-2]至[k]并将其依次输出到布线GL1[k-2]至[k]。将期间T2中生成的信号GSEL的脉冲宽度记作b′(>a′)。
另外，在期间T2中输出选择信号GSEL的周期比期间T1长。因此，期间T2比期间T1长。
接着，在期间T3中生成提供给设置在距驱动电路40最远的区域的像素22(这里为第n-2至第n行的像素22)的选择信号。首先，从信号生成电路50向驱动电路30(1，1)提供的时钟信号GCLK(1，1)的脉冲宽度变为c(>b)，伴随该改变控制信号GPWC(1，1)的周期及脉冲宽度也发生改变。通过与期间T1同样的操作，根据变化后的时钟信号GCLK(1，1)及控制信号GPWC(1，1)生成信号GSEL[n-2]至[n]并且将依次输出至布线GL1[n-2]至[n]。将期间T3中生成的信号GSEL的脉冲宽度记作c′(>b′)。
另外，在期间T3中输出选择信号GSEL的周期比期间T2长。因此，期间T3比期间T2长。
通过上述方法，可以通过利用信号生成电路50控制控制信号GPWC及信号GCLK的波形来从驱动电路30提供对应驱动电路40至像素22的距离的脉冲宽度的信号GSEL。注意，虽然示出了分别改变指定根数的布线GL的选择信号的脉冲宽度的工作例，但是也可以改变每根布线GL的选择信号的脉冲宽度。另外，也可以仅扩大向属于距驱动电路40的距离长的预定行的像素22供给的信号GSEL的脉冲宽度。
<信号生成电路的结构实例>
下面，说明信号生成电路50的结构实例。图5A示出具有控制时钟信号GCLK及控制信号GPWC的波形的功能的信号生成电路50。信号生成电路50包括寄存器51、计数器52、比较电路53及比较电路54。
寄存器51具有储存包含决定控制信号GPWC或信号GCLK的波形的参数的数据DP并将其一起输出的功能。寄存器51包括扫描链寄存器部110及寄存器部120。数据DP被依次输入扫描链寄存器部110并被储存。储存至扫描链寄存器部110的数据DP被一次性地转送至寄存器部120并被同时输出到比较电路53及比较电路54。
数据DP包含比较电路53及比较电路54所使用的各种参数。具体而言，数据DP包括决定信号GCLK的波形的参数PAa、PBa以及决定控制信号GPWC的波形的参数PAb、PBb等。
计数器52具有与时钟信号CCLK同步进行计数的功能。计数器52的计数值输出到比较电路53及比较电路54。当计数器52被输入复位信号RST时计数器52的计数值被复位。
比较电路53具有根据从寄存器51输入的参数以及计数器的计数值生成信号GCLK的功能。比较电路53的输入端子A被输入参数PAa，输入端子B被输入参数PBa，输入端子C被输入计数器52的计数值。比较电路53分别将参数PAa、PBa用作决定信号GCLK的上升的时序以及下降的时序的参数并具有决定信号GCLK的波形的功能。利用比较电路53生成的信号GCLK由出力端子Y输出至驱动电路30。
例如，如图5B所示，比较电路53可以采用如下结构：当计数器52的计数值到达参数PAa的值(这里为A)时输出高电平的信号；当计数器52的计数值到达参数PBa的值(这里为B)时输出低电平的信号。由此，可以控制信号GCLK的波形。注意，此时的信号GCLK的脉冲宽度是对应于(B-A)的值。更具体而言，为时钟信号CCLK的周期(计数器的计数(countup)周期)的(B-A)倍。
比较电路54具有利用从寄存器51输入的参数及计数器的计数值生成控制信号GPWC的功能。比较电路54的输入端子A被输入参数PAb，输入端子B被输入参数PBb，输入端子C被输入计数器52的计数值。比较电路54分别将参数PAb、PBb用作决定控制信号GPWC的上升的时序及下降的时序的参数并具有决定控制信号GPWC的波形的功能。利用比较电路54生成的控制信号GPWC由出力端子Y输出到驱动电路30。比较电路54的具体工作与比较电路53相同。
寄存器51向比较电路53及比较电路54一次性地同时输出参数。由此，可以使信号GCLK及控制信号GPWC的更新时序同步，从而可以准确地进行驱动电路30中的选择信号的脉冲宽度的改变。
另外，可以通过控制向计数器52输入复位信号RST的时序来控制信号GCLK及控制信号GPWC的周期。输入复位信号RST的时序可以根据寄存器51中储存的参数来决定。
[寄存器的结构实例]
在本发明的一个方式中，在依次扫描布线GL的期间中，从驱动电路30输出的选择信号的脉冲宽度改变。因此，优选高速地更新从寄存器51输出的参数。尤其是在改变每根布线GL的选择信号的脉冲宽度等情况下，当脉冲宽度的切换次数较多时需要高速地更新参数。
在此，为了高速地更新参数，设置多个扫描链寄存器部110并对各扫描链寄存器部110存储对应于预定的脉冲宽度的选择信号的参数组的结构是有效的。此时，可以通过切换对寄存器部120输出参数的扫描链寄存器部110来迅速地切换参数的输出。以下对具有该结构的寄存器51的结构实例进行说明。
图6示出寄存器51的结构实例。寄存器部51包括多个扫描链寄存器部110以及寄存器部120。在此，虽然示出设置有两个扫描链寄存器部110(110a、110b)的结构，但是扫描链寄存器部110的个数可以自由设定。扫描链寄存器部110a、110b可以分别储存有用于生成指定的脉冲宽度的选择信号的参数组。
寄存器部120包括多个寄存器121。扫描链寄存器部110a包括多个寄存器111a、节点SCIN1、SCOT1。扫描链寄存器部110b包括多个寄存器111b、节点SCIN2、SCOT2。
寄存器111a、111b是即使电源被切断数据也不会消失的非易失性寄存器。为了使寄存器111a、111b具有非易失性，寄存器111a、111b具有使用OS晶体管的保持电路。
金属氧化物比硅等半导体的能隙大而可以降低少数载流子密度。因此，当OS晶体管为关闭状态时，OS晶体管的源极与漏极间的流过的电流(以下也称为关态电流)极小。因此，与使用沟道区域中包含硅的晶体管(以下也称为Si晶体管)等的情况相比，通过对寄存器111a、111b使用OS晶体管，可以长时间地保持数据。由此，即便是在停止对寄存器111a、111b供应电力的期间也可以保持数据。
另一方面，寄存器121是易失性寄存器。寄存器121的电路结构没有特别的制约，只要是能够存储数据的电路即可，可以由锁存电路、触发器电路等构成。利用寄存器部120输出的参数控制由比较电路53及比较电路54生成的信号的波形。
当对寄存器51中储存的数据进行更新时，首先，改变扫描链寄存器部110a、110b的数据。为了改变扫描链寄存器部110a的数据，边切换扫描时钟信号SCK1边由节点SCIN1输入数据。从节点SCIN1输入的数据按照扫描时钟信号SCK1对各寄存器111a的数据进行更新。最后一级的寄存器111a从节点SCOT1输出数据。同样地，为了改变扫描链寄存器部110b的数据，边切换扫描时钟信号SCK2边由节点SCIN2输入数据。从节点SCIN2输入的数据按照扫描时钟信号SCK2对各寄存器111b的数据进行更新。最后一级的寄存器111b从节点SCOT2输出数据。
当扫描链寄存器部110a、110b储存有用于生成预定脉冲宽度的选择信号的参数时，从节点SCIN1、节点SCIN2被输入图5中的数据DP。
进行完扫描链寄存器部110a的各寄存器111a的数据的重写之后，将各寄存器111a的数据一次性地加载至寄存器部120的各寄存器121中。另外，在进行完扫描链寄存器部110b的各寄存器111b的数据的重写之后，将各寄存器111b的数据一次性地加载至寄存器部120的各寄存器121中。由此，比较电路53及比较电路54可以利用被一次性更新了的参数进行信号的生成。由于参数被同时更新，由此能够使信号生成电路50稳定的工作。另外，由于具有扫描链寄存器部110a、110b和寄存器部120，即便在比较电路53及比较电路54工作中也可以对扫描链寄存器部110a、110b的数据进行更新。
另外，在不对寄存器51进行访问的期间，可以暂时停止对寄存器51的电源供给(电源门控)。在对寄存器51执行电源门控时，在寄存器111a、111b中，在将数据储存(保存)至保持电路之后再切断电源。在再次开始供电后，将寄存器111a或寄存器111b的数据恢复(加载)至寄存器121中再次开始常规工作。当储存于寄存器111a或寄存器111b中的数据及储存于寄存器121中的数据不匹配时，优选在将寄存器121的数据储存于寄存器111a或寄存器111b中之后，重新在寄存器111a、111b的保持电路中储存数据。数据不匹配例如是指扫描链寄存器部110a、110b的数据被改写的情况等。
参照图7和图8对寄存器51的电路结构实例进行说明。
寄存器部120包括N个(N为2以上的整数)寄存器121。寄存器部120被输入信号LDA1、LDA2。信号LDA1、LDA2是用来控制数据的加载的信号。
扫描链寄存器部110a、110b分别具有N个寄存器111a、111b。扫描链寄存器部110a被输入扫描时钟信号SCK1、信号SVA1、SVB1、LDB1。扫描链寄存器部110b被输入扫描时钟信号SCK2、信号SVA2、SVB2、LDB2。信号LDB1、LDB2是用来控制数据的加载的信号，信号SVA1、SVA2、SVB1、SVB2是用来控制数据的保存的信号。
寄存器121包括锁存电路122、MUX(复用器)123。寄存器111a包括选择器112a、触发器电路113a、保持电路114a、节点SDI1、SDO1。寄存器111b包括选择器112b、触发器电路113b、保持电路114b、节点SDI2、SDO2。节点SDI1、SDI2是数据被输入的节点，节点SDO1、SDO2是数据被输出的节点。
寄存器121是易失性寄存器。节点Q、R是锁存电路122的输出节点，输出逻辑相同的数据。节点Q与比较电路53及比较电路54连接，节点R与寄存器111a、111b连接。对锁存电路122没有特别的制约，也可以设置触发器电路等其它的电路。
MUX123具有选择向锁存电路122输入的数据的功能。信号LDA1、LDA2是MUX123的控制信号。在图7的例子中，当信号LDA1为高电平且LDA2为低电平时，根据节点SDO1的数据锁存电路122的数据被更新。当信号LDA1为低电平且LDA2为高电平时，根据节点SDO2的数据锁存电路122的数据被更新。
寄存器111a、111b是非易失性寄存器。参照图8对寄存器111a、111b的更具体的电路结构实例进行说明。
在寄存器111a中，由选择器112a和触发器电路113a构成扫描触发器电路。当扫描链寄存器部110a作为移位寄存器工作时，寄存器111a从节点SDI1读取数据并从节点SDO1输出数据。节点SDO1的数据被输入至下一级的寄存器111a的节点SDI1。
信号SVA1是选择器112a的控制信号。当信号SVA1为高电平时，选择器112a使触发器电路113a的输入节点与寄存器121的节点R间变为导通，当信号SVA1为低电平时，选择器112a使触发器电路113a的输入节点与节点SDI1间变为导通。
触发器电路113a不局限于图8的电路结构而可以采用各种各样的触发器电路。触发器电路113a的节点N1、NB1与保持电路114a连接。信号LDB1、SVB1是保持电路114a的控制信号。
保持电路114a是用来储存触发器电路113a所保持的数据的电路，其包括两个存储电路115a、116a。在此，存储电路115a、116a由三晶体管型的增益单元构成。存储电路115a包括晶体管M11至M13、电容器CS1及节点SN1，存储电路116a包括晶体管M14至M16、电容器CS2及节点SN2。节点SN1、SN2是存储电路115a、116a的保持节点。
存储电路115a具有对节点N1的数据进行备份并将备份的数据加载至节点NB1的功能，存储电路116a具有对节点NB1的数据进行备份并将备份的数据加载至节点N1的功能。根据信号SVB1，存储电路115a将节点N1的数据写入节点SN1，存储电路116a将节点NB1的数据写入节点SN2。根据信号LDB1，存储电路115a将节点SN1的数据写入节点NB1，存储电路116a将节点SN2的数据写入节点N1。
由于晶体管M11、M14为OS晶体管，保持电路114a即便在电源被切断的状态下也可以长时间地保持数据。在寄存器111a中，晶体管M11、M14以外的晶体管可以由Si晶体管构成。
寄存器111b的电路结构与寄存器111a相同，关于寄存器111b的详细说明援用寄存器111a的说明。
在寄存器111b中，由选择器112b和触发器电路113b构成扫描触发器电路。选择器112b根据信号SVA2选择节点R或节点SDI2中的一方并使被选择的节点与触发器电路113b的输入节点间变成导通。
触发器电路113b的节点N2、NB2与保持电路114b连接。保持电路114b包括存储电路115b、116b。存储电路115b包括晶体管M21至M23、电容器CS3、节点SN3。存储电路116b包括晶体管M24至M26、电容器CS4、节点SN4。存储电路115b根据信号SVB2储存触发器电路113b的数据并根据信号LDB2将保持的数据加载至触发器电路113b。
由于晶体管M21、M24为OS晶体管，所述保持电路114b即使在电源被切断的状态下也可以长时间地保持数据。晶体管M21、晶体管M24也可以是具有背栅极的晶体管。晶体管M11、M14也是同样的。
在寄存器111b中，晶体管M21、M24以外的晶体管可以由Si晶体管构成。
图8示出在保持电路114b中对触发器电路113b的前一级的反相器环路的互补数据进行备份的例子。保持电路114b也可以以能够对触发器电路113b的下一级的反相器环路的互补数据进行备份的方式设置。寄存器111a也可以采用同样的结构。通过使保持电路114a、114b具有上述结构，可以非同步地进行备份数据的加载，由此可以进行高速的数据加载。由此，可以缩短进行电源门控时使寄存器51从电源关闭状态恢复到常规工作状态所需的时间。
[寄存器的工作例]
参照图9对寄存器51的工作例进行说明。图9是示出寄存器51的工作例的时序图。PLDD是对寄存器51供给电位VDD的布线。电位VDD是电源电位。另外，节点N1等的波形中，阴影部分表示逻辑为高电平或低电平的不确定的不定值的部分。
在期间T11，扫描链寄存器部110a、110b进行扫描工作，数据被分别写入扫描链寄存器部110a、110b。在该期间，信号SVA1、SVA2为低电平，扫描时钟信号SCK1、SCK2为活动状态。由此，通过选择器112a节点SDI1与触发器电路113a的输入节点间变为导通，通过选择器112b节点SDI2与触发器电路113b的输入节点间变为导通。
为了对扫描链寄存器部110a的第N级的寄存器111a写入数据，与扫描时钟信号SCK1同步地节点SCIN1的数据被更新。在寄存器111a[l](l是1以上且N以下的整数)中，与扫描时钟信号SCK1的上升边同步地节点SDO1[l]的数据被更新，与扫描时钟信号SCK1的下降边同步地根据节点SDO1[l]的数据节点N1[l+1]被更新。通过反复地切换扫描时钟信号SCK1，节点SCIN1的数据被漂移至各级的寄存器111a中。可以从节点SCOT1依次取得储存于各级的寄存器111a中的数据。
扫描链寄存器部110b的漂移工作与扫描链寄存器部110a同样进行。与扫描时钟信号SCK2的上升边同步地节点SDO2的数据被更新。
在期间T12，进行寄存器部120的数据的更新工作。当信号LDA1变为高电平时，通过MUX123[l]节点SDO1[l]与锁存电路122[l]的输入节点间被导通。锁存电路122[l]储存寄存器111a[l]中保持的数据Dk。从节点Q[l]、A[l]输出有数据Dl。也就是说，通过使信号LDA1变为高电平，扫描链寄存器部110a中保持的数据D1至DN被一次性地加载至寄存器部120。由此，可以一次性地改变比较电路53及比较电路54所使用的参数等。
为了利用扫描链寄存器部110b中保持的数据对寄存器部120的数据进行更新，使信号LDA1维持低电平并使信号LDA2为高电平。
在期间T12，由于扫描时钟信号SCK1及信号SVA1变为低电平而使节点N1[1]与节点SCIN1间变为导通，由此节点N1[1]的电位随节点SCIN1的电位变化。同样地，当扫描时钟信号SCK2及信号SVA2变为低电平时，节点N1[2]的电位随节点SCIN2的电位变化。
在期间T13，寄存器51进行常规工作。从节点Q[1]至Q[N]输出期间T12中被写入的数据D1至DN。在该期间，可以使扫描链寄存器部110a进行扫描工作来对扫描链寄存器部110a的数据进行改变。在扫描链寄存器部110a的数据被改变后，可以通过将信号LDA1设定为高电平来对寄存器部120的数据进行改写。扫描链寄存器部110b也是同样的。
在期间T20进行寄存器51的电源门控工作。电源门控工作大致分为寄存器51的备份工作、电源关闭工作、寄存器51的恢复工作。
在期间T14进行寄存器51的备份工作。首先，将信号SVA1设定为高电平，然后，通过将扫描时钟信号SCK1设定为高电平，将寄存器部120所储存的数据D1至DN写入扫描链寄存器部110a的触发器电路113a。虽然在图9的例子中为了使信号的控制简单化而将扫描时钟信号SCK2与扫描时钟信号SCK1一起设定为高电平，但是也可以使扫描时钟信号SCK2保持低电平。
通过使信号SVA1为高电平，选择器112a使锁存电路122的节点A与触发器电路113a的输入节点间变为导通。由于扫描时钟信号SCK1为低电平，所以触发器电路113a的节点N1被写入节点A的数据。当扫描时钟信号SCK1变为高电平时，节点N1与节点A间变为非导通状态且节点N1[1]与节点SCIN1间变为非导通状态。
当寄存器部120所储存的数据为从扫描链寄存器部110b加载的数据时，寄存器部120的数据被扫描链寄存器部110b备份。此时，将信号SVA2设定为高电平，然后将扫描时钟信号SCK2设定为高电平。
接着，进行扫描链寄存器部110a、110b的备份工作。在该期间，将信号SVB1、SVB2设定为高电平。当信号SVB1变为高电平时，触发器电路113a的节点N1、NB1的数据被写入保持电路114a的节点SN1、SN2。当信号SVB2变为高电平时，触发器电路113b的节点N2、NB2的数据被写入保持电路114b的节点SN3、SN4。
通过将信号SVB1、SVB2设定为低电平，结束寄存器51的备份工作。
在期间T15进行电源关闭工作，停止对布线PLDD供给电位VDD。布线PLDD逐渐地进行放电。由于布线PLDD的电位下降，锁存电路122、触发器电路113a、113b的数据消失，但是保持电路114a、114b的数据不消失。
在期间T16进行扫描链寄存器部110a、110b的恢复工作。首先，开始对布线PLDD供给电位VDD。布线PLDD的电位上升最后变为电位VDD。
接着，将信号LDB1、LDB2设定为高电平并输入1时钟的扫描时钟信号SCK1、SCK2。当信号LDB1变为高电平时，保持电路114a将节点SN1、SN2的数据写入触发器电路113a的节点N1、NB1。与扫描时钟信号SCK1的上升边同步地节点N1的数据被输入节点SDO1。当信号LDB2变为高电平时，保持电路114b将节点SN3、SN4的数据写入触发器电路113b的节点N2、NB2。与扫描时钟信号SCK2的上升边同步地节点N2的数据被输入节点SDO2。
通过将信号LDB1、LDB2设定为低电平，结束恢复工作。
在期间T17进行寄存器部120的恢复工作。为了使寄存器部120恢复到期间T13的状态，将信号LDA1设定为高电平。期间T17的恢复工作与期间T13的寄存器部120的数据更新工作相同，都是将扫描链寄存器部110a中保持的数据D1至DN一次性地加载至寄存器部120。通过将信号LDA1设定为低电平，结束恢复工作。
在期间T18中寄存器51进行常规工作，从节点Q[1]至Q[N]输出在期间T17被写入的数据D1至DN。
通过上述工作可以一次性地改变比较电路53及比较电路54所使用的参数并进行寄存器51的电源门控。
<像素的结构实例>
接着，对图1中像素22的具体的结构实例进行说明。
图10A示出使用液晶元件的像素的结构实例。图10A所示的像素22包括晶体管Tr11、电容器C11、液晶元件LC。在此，作为晶体管Tr11采用n沟道型，晶体管的极性可以适当地改变。
晶体管Tr11的栅极与布线GL连接，源极和漏极中的一方与液晶元件LC的一个电极及电容器C11的一个电极连接，源极和漏极中的另一方与布线SL连接。液晶元件LC的另一个电极及电容器C11的另一个电极分别与被供应规定的电位的布线连接。将与晶体管Tr11的源极和漏极中的另一方、液晶元件LC的一个电极及电容器C11的一个电极连接的节点记作节点N11。
在本说明书等中，晶体管的源极是指用作沟道区域的半导体层的一部分的源区域或者与该该半导体层连接的源电极等。同样地，晶体管的漏极是指为该半导体层的一部分的漏区域或者与该半导体层连接的漏电极等。另外，栅极是指栅电极等。
另外，晶体管的源极和漏极的名称根据晶体管的导电型及施加到各端子的电位的高低而相互调换。一般而言，在n沟道型晶体管中，将被施加低电位的端子称为源极，而将被施加高电位的端子称为漏极。另外，在p沟道型晶体管中，将被施加低电位的端子称为漏极，而将被施加高电位的端子称为源极。在本说明书中，尽管为方便起见在一些情况下假定源极和漏极是固定的来描述晶体管的连接关系，但是实际上，源极和漏极的名称根据上述电位关系而相互调换。
液晶元件LC的另一个电极的电位既可以为多个像素22共享的电位(公共电位)，又可以为与电容器C11的另一个电极相同的电位。此外，液晶元件LC的另一个电极的电位也可以按每个像素22不同。另外，电容器C11被用作用来保持节点N11的电位的存储电容器。
晶体管Tr11具有控制向节点N11供应布线SL的电位的功能。具体而言，通过控制布线GL的电位，使晶体管Tr11成为开启状态，布线SL的电位(对应图像信号)被供应到节点N11，由此进行对像素22的写入。然后，通过控制布线GL的电位，使晶体管Tr11成为关闭状态，由此保持节点N11的电位。
液晶元件LC包括一对电极及包含被供应一对电极间的电压的液晶材料的液晶层。包含在液晶元件LC中的液晶分子的取向根据被供应到一对电极间的电压的值变化，因此液晶层的透过率变化。由此，通过控制从布线SL供应到节点N11的电位，可以控制像素22的灰度。
另外，图10B示出使用发光元件的像素22的结构实例。图10B所示的像素22包括晶体管Tr12、Tr13、电容器C12、发光元件LE。在此，晶体管Tr12、Tr13采用n沟道型，但是晶体管的极性可以适当地改变。
晶体管Tr12的栅极与布线GL连接，源极和漏极中的一方与晶体管Tr13的栅极及电容器C12的一个电极连接，源极和漏极中的另一方与布线SL连接。晶体管Tr13的源极和漏极中的一方与电容器C12的另一个电极及发光元件LE的一个电极连接，源极和漏极中的另一方与被供给电位Va的布线连接。发光元件LE的另一个电极与被电位Vc的布线连接。将与晶体管Tr12的源极和漏极的另一方、晶体管Tr13的栅极及电容器C12的一个电极连接的节点记作节点N12。另外，将与晶体管Tr13的源极和漏极中的另一方及电容器C12的另一个电极连接的节点记作节点N13。
在此，对电位Va为高电源电位而电位Vc为低电源电位时的情况进行说明。另外，电容器C12用作保持节点N12的电位的存储电容器。
晶体管Tr12具有控制向节点N12供应布线SL的电位的功能。具体而言，通过控制布线GL的电位，使晶体管Tr12成为开启状态，对应于图像信号的布线SL的电位(对应图像信号)被供应到节点N12，由此进行对像素22的写入。然后，通过控制布线GL的电位，使晶体管Tr12成为关闭状态，由此保持节点N12的电位。
并且，根据节点N12、N13间的电压控制流过晶体管Tr13的源极-漏极间的电流量，发光元件LE以对应于该电流量的亮度发光。由此，可以控制像素22的灰度。另外，优选使晶体管Tr13在饱和区域中工作。
通过按每个布线GL依次进行上述工作，可以显示第一个帧的图像。
当选择布线GL时，既可以使用逐行扫描方式，又可以使用隔行扫描方式。另外，当对布线SL供应图像信号时，既可以使用向布线SL依次供应图像信号的点顺序驱动，又可以使用向所有布线SL一齐供应图像信号的线顺序驱动。此外，也可以按每多个布线SL依次供应图像信号。
然后，在第二帧期间通过进行与第一帧期间同样的工作来进行图像显示。由此，改写像素部20所显示的图像。
作为像素22中的晶体管所使用的半导体，可以使用硅、锗等第十四族的元素、砷化镓等化合物半导体、有机半导体、金属氧化物等。另外，半导体可以为非单晶半导体(非晶半导体、微晶半导体、多晶半导体等)也可以为单晶半导体。
在此，像素22中的晶体管优选在沟道形成区中含有非晶半导体、尤其是氢化非晶硅(a-Si：H)。使用非晶半导体的晶体管更容易对应衬底的大面积化，例如，当制造能够对应2K、4K、8K广播等的大屏幕显示装置时，可以简化制造工序。另外，如上所述，根据本发明的一个方式的半导体装置10通过将像素部20分割成多个区域21可以进行高速的工作。因此，当作为设置于像素22中的晶体管采用相对来说难以提高场效应迁移率的非晶半导体时，半导体装置10的结构尤其有效。
另外，像素22中的晶体管可以为沟道形成区中含有金属氧化物的晶体管，即，OS晶体管。由于OS晶体管的关态电流极小，当作为晶体管Tr11或晶体管Tr12使用OS晶体管时，可以在像素22中极长时间地保持图像信号。由此，在像素部20显示的图像没有变化的期间或变化为一定值以下的期间中，可以将图像信号的更新频度设定得极低。作为图像信号的更新频度，例如，可以设定为0.1秒间1回以下、1秒间1回以下或10秒间1回以下等。尤其是，当对应2K、4K、8K广播等设置多个像素22时，通过省略图像信号的更新可以有效地降低功耗。
如上所述，在本发明的一个方式中，通过将像素部20分割为多个区域21并控制选择信号的脉冲宽度来在将像素22的选择期间保持较短的情况下准确地对像素22写入图像信号。由此，可以减少区域21间的接缝区域的邻接像素间的灰度的偏差，从而可以确保图像的连贯性。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式2)
在本实施方式中，对上述实施方式说明的半导体装置的其他结构实例进行说明。
图11示出半导体装置10的其他的结构实例。图11所示的半导体装置10与图1所示的显示部的不同之处在于布线SL的个数为像素22的列数的整数倍(m×M，M为2以上的整数)。这里作为一个例子对布线SL的个数为像素22的列数的2倍(M＝2)时的结构进行说明。图11中作为典型例子示出区域21(1，1)、(2，1)，其他的区域21也可以采用同样的结构。
半导体装置10包括m个布线SLa(SLa[1]至[m])和m个布线SLb(SLb[1]至[m])。像素22与布线SLa和布线SLb中的一方连接。图11示出属于奇数行的像素22a与布线SLa连接、属于偶数行的像素22b与布线SLb连接的结构实例。
属于奇数行的像素22a与属于偶数行的像素22b分别被供应来自不同布线SL的图像信号。因此，可以同时对属于奇数行的像素22a和属于偶数行的像素22b供给选择信号。例如，在图11中，可以同时对布线GL1[1]与布线GL1[2]、布线GL1[n-1]与布线GL1[n]、布线GL2[1]与布线GL2[2]、布线GL2[n-1]与布线GL2[n]供给选择信号。由此，可以缩短布线GL的扫描期间，从而可以提高半导体装置10的工作速度。
另外，可以共用被同时供应选择信号的布线GL。在图11中，可以共用布线GL1[1]与布线GL1[2]、布线GL1[n-1]与布线GL1[n]、布线GL2[1]与布线GL2[2]、布线GL2[n-1]与布线GL2[n]。由此，可以减少布线GL的个数，从而可以缩小半导体装置10的面积。
这里对布线SL的个数为像素22的列数的2倍(M＝2)时的情况进行说明，但是M的值也可以为3以上。此时，可以对M个布线GL同时供应选择信号。另外，还可以采用共用M个布线GL的结构。
尤其是，当作为像素22中的晶体管所使用的半导体使用非晶半导体时，为了维持半导体装置10的高速工作优选采用图11所示的结构。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式3)
在本实施方式中，对包括上述实施方式说明的半导体装置的显示面板的结构实例进行说明。
可以使用上述实施方式说明的半导体装置10构成进行图像显示的显示面板。图12示出显示面板200的结构实例。
显示面板200包括设置于衬底201上的显示部210。显示部210包括与布线GL及布线SL连接的多个像素211。另外，显示部210对应于图1中的像素部20。
另外，显示面板200设置有形成有布线电路的多个TAB(TapeAutomatedBonding：卷带自动结合)带221。TAB带221以TAB方式安装有集成电路222，图1中的驱动电路30、信号生成电路50形成在集成电路222中。集成电路222与多个布线GL连接并具有对布线GL供应选择信号的功能。
另外，显示面板200设置有多个印刷衬底231及多个TAB带232。印刷衬底231分别与多个TAB带232连接并具有将从外部输入的信号分配至TAB带232的功能。另外，TAB带232安装有集成电路233，图1中的驱动电路40形成在集成电路233中。集成电路233与多个布线SL连接并具有对布线SL供给选择信号的功能。
当制造能够对应2K、4K、8K广播等的大屏幕的显示面板时，优选图12所示地设置多个印刷衬底231。由此，可以容易地进行对显示面板200的图像数据的输入。
集成电路222及集成电路233也可以利用COG(ChipOnGlass：玻璃覆晶封装)方式、COF(ChiponFilm：薄膜覆晶封装)方式等设置在衬底201上。
当作为像素211中的晶体管使用非晶半导体时，优选如图12所示地使用集成电路222及集成电路233分别形成驱动电路30、驱动电路40、信号生成电路50等。由此，可以提高工作速度。
另外，当作为像素211中的晶体管使用OS晶体管时，可以将构成驱动电路30等的OS晶体管同时形成在衬底201上。OS晶体管具有高场效应迁移率，因此可以使用OS晶体管构成驱动电路30等。此时，可以省略集成电路222。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式4)
在本实施方式中，对使用上述实施方式说明的半导体装置的显示装置的具体的结构实例进行了说明。这里，尤其对作为显示元件使用液晶元件的显示装置进行说明。
<显示装置的结构实例1>
图13示出显示装置400的截面结构的一个例子。在此，示出作为显示元件采用透射式液晶元件420时的例子。
显示装置400具有在衬底411与衬底412间夹有液晶422的结构。液晶元件420包括设置于衬底411一侧的导电层421、设置于衬底412一侧的导电层423以及被夹在上述导电层421与导电层423之间的液晶422。另外，液晶422与导电层421间设置有取向膜424a，液晶422与导电层423之间设置有取向膜424b。
导电层421用作像素电极。导电层423用作公共电极等。导电层421和导电层423都具有使可见光透过的功能。因此，液晶元件420是透射型液晶元件。
衬底412的衬底411一侧的面上设置有着色层441及遮光层442。以覆盖着色层441及遮光层442的方式设置有绝缘层426。以覆盖绝缘层426的方式设置有导电层423。另外，着色层441设置在与导电层421重叠的区域中。遮光层442以覆盖晶体管430及连接部438的方式设置。
在衬底411的外侧配置有偏振片439a，在衬底412的外侧配置有偏振片439b。再者，在偏振片439a的外侧设置有背光单元490。也就是说，图13所示的显示装置400的衬底412侧是显示面侧。
在衬底411上设置有半导体层、晶体管430及电容器460等。晶体管430被用作像素的选择晶体管。晶体管430通过连接部438与液晶元件420连接。
图13所示的晶体管430为所谓底栅型沟道蚀刻结构的晶体管。晶体管430包括：被用作栅电极的导电层431；被用作栅极绝缘层的绝缘层434；半导体层432；以及被用作源电极及漏电极的一对导电层433a及导电层433b。半导体层432中的与导电层431重叠的部分被用作沟道形成区。半导体层432与导电层433a及导电层433b连接。
电容器460由导电层431a、绝缘层434、导电层433b构成。
覆盖晶体管430等层叠有绝缘层482和绝缘层481。用作像素电极的导电层421设置在绝缘层481上。另外，在连接部438中，导电层421与导电层433b通过绝缘层481及绝缘层482中的开口电连接。绝缘层481优选用作平坦化层。绝缘层482优选具有抑制杂质等扩散到晶体管430等的作为保护膜的功能。例如，绝缘层482可以使用无机极绝缘材料，绝缘层481可以使用有机绝缘材料。
<显示装置的结构实例2>
在图14中，示出将着色层441设置在衬底411一侧的例子。由此，可以简化衬底412侧的结构。
另外，当将着色层441用作平坦化膜时，也可以采用不设置绝缘层481的结构。
<显示装置的结构实例3>
上面作为液晶元件示出一对电极配置在液晶元件的上下的垂直电场方式液晶元件的例子，但是液晶元件的结构不局限于此，可以使用各种方式的液晶元件。
图15示出采用具有FFS(Fringe Field Switching：边缘场切换)模式的液晶元件的显示装置的截面示意图。
液晶元件420包括：被用作像素电极的导电层421；以及与导电层421隔着绝缘层483重叠的导电层423。导电层423具有狭缝状或梳齿状的顶面形状。
另外，在上述结构中，在导电层421与导电层423重叠的部分形成有电容，可以将该电容用作电容器460。由此，可以减小像素的占有面积，所以可以实现高分辨率的显示装置。另外，可以提高开口率。
在图15中采用被用作公共电极的导电层423位于液晶422一侧的结构，但是也可以如图16所示地采用被用作像素电极的导电层421位于液晶422一侧的结构。此时，导电层421具有狭缝状或梳齿状的顶面形状。
在此，在制造显示装置时，制造工序中的
光刻工序越少，即，光掩模的掩模个数越少，制造成本越低。
例如，具有图13所示的结构的显示装置可以通过如下五个光刻工序制造：在衬底411侧的工序中，导电层431等的形成工序、半导体层432的形成工序、导电层433a等的形成工序、成为连接部438的开口部的形成工序以及导电层421的形成工序。也就是说，可以利用5个光掩模制造底板衬底。在衬底412(对置衬底)一侧，作为着色层441及遮光层442的形成方法优选利用喷墨法或丝网印刷法等，由此可以省略光掩模。例如，当设置3色的着色层441和遮光层442时，与利用光刻法形成的情况相比可以减少四个光掩模。
<晶体管的结构实例1>
接着，对晶体管430的具体结构实例进行说明。以下说明的晶体管的半导体层432可以使用含有硅的半导体。作为含有硅的半导体，例如，可以使用氢化非晶硅、微晶硅或多晶硅等。尤其优选使用氢化非晶硅，由此可以在大型衬底上以高成品率形成。本发明的一个方式的显示装置即使使用采用场效应迁移率相对较低的非晶硅的晶体管也可以实现良好的显示。
图17A所示的晶体管包括用作源区域及漏区域的一对杂质半导体层435。杂质半导体层435设置在半导体层432与导电层433a间以及半导体层432与导电层433b间。半导体层432以与杂质半导体层435接触的方式设置，杂质半导体层435以与导电层433a或导电层433b接触的方式设置。
构成杂质半导体层435的杂质半导体膜使用对其添加赋予一种导电类型的杂质元素的半导体来形成。当晶体管为n型时，作为添加有赋予一种导电型的杂质元素的半导体，例如可以举出添加有P或As的硅。或者，当晶体管为p型时，作为添加有赋予一种导电型的杂质元素，例如可以添加B，但是晶体管优选为n型。杂质半导体层可使用非晶半导体或者如微晶半导体等的结晶半导体来形成。
图17B所示的晶体管在半导体层432与杂质半导体层435间包括半导体层437。
半导体层437可以使用与半导体层432同样的半导体膜形成。半导体层437可以用作进行杂质半导体层435的蚀刻时防止半导体层432被蚀刻而消失的蚀刻停止层。另外，虽然在图17B中示出半导体层437被左右分离的例子，但是半导体层437的一部分也可以覆盖半导体层432的沟道形成区。
另外，可以使半导体层437的杂质浓度低于杂质半导体层435的浓度杂质。由此，可以将半导体层437用作LDD(Lightly DopedDrain：轻掺杂漏极)区域，由此可以抑制驱动晶体管时的热载流子劣化。
图17C所示的晶体管在半导体层432的沟道形成区上设置有绝缘层484。绝缘层484用作杂质半导体层435的蚀刻时的蚀刻停止层。
图17D所示的晶体管包括半导体层432p替代半导体层432。半导体层432p含有具有高结晶性的半导体膜。例如，半导体层432p含有多晶半导体或单晶半导体。由此，可以实现具有高场效应迁移率的晶体管。
图17E所示的晶体管在半导体层432的沟道形成区中包括半导体层432p。例如，图17E所示的晶体管可以通过对成为半导体层432的半导体膜照射激光等来使该半导体膜局部晶化而形成。由此，可以实现具有高场效应迁移率的晶体管。
图17F所示的晶体管在图17B所示的晶体管的半导体层432的沟道形成区中包括结晶性的半导体层432p。
图17G所示的晶体管是图17C所示的晶体管的半导体层432的沟道形成区中包括结晶性的半导体层432p的晶体管。
<晶体管的结构实例2>
接着，对晶体管430的其他变形例进行说明。通过作为以下说明的晶体管的半导体层432使用金属氧化物可以构成OS晶体管。当使用OS晶体管时，在图像不发生变化的期间或者变化为一定值以下的期间可以将图像信号的更新频率设定为极低，由此可以降低功耗。
图18A所示的晶体管在半导体层432的沟道形成区上设置有绝缘层484。绝缘层484用作导电层433a及导电层433b的蚀刻时的蚀刻停止层。
图18B所示的晶体管具有绝缘层484覆盖半导体层432在绝缘层434上延伸的结构。此时，导电层433a及导电层433b通过绝缘层484中的开口与半导体层432连接。
图18C所示的晶体管包括绝缘层485、导电层486。绝缘层485以覆盖半导体层432、导电层433a、导电层433b的方式设置。另外，导电层486设置在绝缘层485上并具有与半导体层432重叠的区域。
导电层486位于夹着半导体层432与导电层431相对的位置。在导电层431为第一栅电极时，导电层486可以被用作第二栅电极。通过对导电层431及导电层486供应相同的电位，可以提高晶体管的通态电流。另外，通过对导电层431和导电层486中的一个供应用来控制阈值电压的电位并且对另一个供应用来驱动的电位，可以控制晶体管的阈值电压。
图18D所示的晶体管为顶栅结构的晶体管，用作栅电极的导电层431比半导体层432设置在更上一侧(与被形成面一侧相反一侧)。另外，半导体层432上层叠形成有绝缘层434及导电层431。另外，绝缘层482以覆盖半导体层432的顶面及侧端部以及导电层431的方式设置。导电层433a及导电层433b设置在绝缘层482上。导电层433a及导电层433b通过绝缘层482中的开口与半导体层432连接。
注意，虽然在此示出了绝缘层434不存在于不与导电层431重叠的部分中的例子，但是绝缘层434也可以覆盖半导体层432的顶面及侧端部。
图18D所示的晶体管中，容易拉开导电层431与导电层433a或导电层433b之间的物理距离，由此可以减少这些导电层之间的寄生电容。
图18E所示的晶体管与图18D所示的晶体管的不同之处在于包括导电层487及绝缘层488。导电层487包括与半导体层432重叠的区域。另外，绝缘层488覆盖导电层487。
导电层487用作第二栅电极。由此，可以提高通态电流，并且可以控制阈值电压。
<构成要素>
下面，说明上述各构成要素。
[衬底]
显示装置所包括的衬底可以使用具有平坦面的材料。作为提取来自显示元件的光一侧的衬底，使用使该光透过的材料。例如，可以使用玻璃、石英、陶瓷、蓝宝石或有机树脂等的材料。
通过使用厚度薄的衬底，可以实现显示面板的轻量化及薄型化。再者，通过使用其厚度允许其具有柔性的衬底，可以实现具有柔性的显示面板。或者，可以将薄得足以具有柔性的玻璃等用于衬底。或者，可以使用玻璃与树脂材料由粘合层贴合在一起的复合材料。
[晶体管]
晶体管包括被用作栅电极的导电层、半导体层、被用作源电极的导电层、被用作漏电极的导电层以及被用作栅极绝缘层的绝缘层。
注意，对本发明的一个方式的显示装置所包括的晶体管的结构没有特别的限制。例如，可以采用平面型晶体管、交错型晶体管或反交错型晶体管。另外，还可以采用顶栅型或底栅型的晶体管结构。或者，也可以在沟道的上下设置有栅电极。
对用于晶体管的半导体材料的结晶性也没有特别的限制，可以使用非晶半导体或具有结晶性的半导体(微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体)。当使用具有结晶性的半导体时可以抑制晶体管的特性劣化，所以是优选的。
作为用于晶体管的半导体材料，例如可以将第14族元素(硅、锗等)或金属氧化物用于半导体层。典型的是，可以使用包含硅的半导体、包含砷化镓的半导体或包含铟的金属氧化物等。
例如，可以将硅用于形成有晶体管的沟道的半导体。作为硅，尤其优选使用非晶硅。通过使用非晶硅可以在大型衬底上高成品率地形成晶体管而具有高量产性。
另外，可以使用微晶硅、多晶硅、单晶硅等具有结晶性的硅。尤其是，多晶硅与单晶硅相比能够在低温下形成，并且其场效应迁移率比非晶硅高，所以多晶硅的可靠性高。
本实施方式所示的底栅结构的晶体管由于能够减少制造工序，所以是优选的。另外，此时通过使用非晶硅，可以在比多晶硅低的温度下形成，并且作为半导体层下方的布线或电极的材料及衬底材料可以使用耐热性低的材料，由此可以扩大材料的选择范围。例如，可以适当地使用极大面积的玻璃衬底等。另一方面，顶栅型晶体管容易自对准地形成杂质区域，从而可以减少特性的不均匀等，所以是优选的。此时，有时尤其适合于多晶硅或单晶硅等。
另外，作为晶体管所使用的半导体材料可以使用其带隙比硅宽的金属氧化物。通过使用带隙比硅宽且载流子密度比硅小的半导体材料，可以降低晶体管的关态电流(off-state current)，所以是优选的。
另外，使用其带隙比硅宽的金属氧化物的晶体管由于其关态电流低，因此能够长期间保持储存于与晶体管串联连接的电容器中的电荷。通过将这种晶体管用于像素，能够在保持显示在各显示区域上的图像的灰度的同时，停止驱动电路。其结果是，可以实现功耗极小的显示装置。
例如，半导体层优选包括至少包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的表示为In-M-Zn类氧化物的膜。另外，为了减少使用该半导体层的晶体管的电特性不均匀，除了上述元素以外，优选还包含稳定剂(stabilizer)。
作为稳定剂，可以举出上述表示为M的金属，例如有镓、锡、铪、铝或锆等。另外，作为其他稳定剂，可以举出镧系元素的镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镥等。
作为构成半导体层的金属氧化物，例如可以使用In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意，在此，In-Ga-Zn类氧化物是指作为主要成分具有In、Ga和Zn的氧化物，对In、Ga、Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
另外，半导体层和导电层也可以具有上述氧化物中的相同的金属元素。通过使半导体层和导电层具有相同的金属元素，可以降低制造成本。例如，通过使用由相同的金属组成的金属氧化物靶材，可以降低制造成本。另外，也可以共同使用对半导体层和导电层进行加工时的蚀刻气体或蚀刻液。然而，即使半导体层和导电层具有相同的金属元素，有时其组成也互不相同。例如，在晶体管及电容器的制造工序中，有时膜中的金属元素脱离而成为不同的金属组成。
构成半导体层的金属氧化物的能隙优选为2eV以上，优选为2.5eV以上，更优选为3eV以上。如此，通过使用能隙宽的金属氧化物，可以减少晶体管的关态电流。
当构成半导体层的金属氧化物为In-M-Zn氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、4:2:4.1等。注意，所形成的半导体层的原子数比分别包含上述溅射靶材中的金属元素的原子数比的±40％的范围内的误差。
优选将载流子密度低的金属氧化物用于半导体层。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的金属氧化物。因为这种半导体层的杂质浓度及缺陷能级密度低，所以具有稳定的特性。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
另外，当构成半导体层的金属氧化物包含第14族元素之一的硅或碳时，半导体层中的氧空位增加，有可能使该半导体层变为n型。因此，优选将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与金属氧化物键合时生成载流子，而使晶体管的关态电流增大。因此，优选将通过二次离子质谱分析法测得的半导体层的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高。
非晶结构的金属氧化物例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
[导电层]
作为可用于晶体管的栅极、源极及漏极和构成显示装置的各种布线及电极等导电层的材料，可以举出铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以上述金属为主要成分的合金等。另外，可以使用包含这些材料的单层或叠层。例如，可以举出包含硅的铝膜的单层结构、在钛膜上层叠铝膜的两层结构、在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构、依次层叠钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜的三层结构、以及依次层叠钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜的三层结构等。另外，可以使用氧化铟、氧化锡或氧化锌等氧化物。另外，通过使用包含锰的铜，可以提高蚀刻时的形状的控制性，所以是优选的。
另外，作为除了晶体管的栅极、源极以及漏极以外还可以用于构成显示装置的各种布线及电极等的导电层的具有透光性的导电性材料，可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等导电氧化物或石墨烯。或者，可以使用金、银、铂、镁、镍、钨、铬、钼、铁、钴、铜、钯或钛等金属材料、包含该金属材料的合金材料。或者，还可以使用该金属材料的氮化物(例如，氮化钛)等。另外，当使用金属材料、合金材料(或者它们的氮化物)时，将其形成得薄到具有透光性，即可。此外，可以将上述材料的叠层膜用作导电层。例如，通过使用银和镁的合金与铟锡氧化物的叠层膜等，可以提高导电性，所以是优选的。上述材料也可以用于构成显示装置的各种布线及电极等的导电层、显示元件所包括的导电层(被用作像素电极及公共电极的导电层)。
[绝缘层]
作为可用于各绝缘层的绝缘材料，例如可以使用丙烯酸树脂或环氧树脂等树脂、硅酮等具有硅氧烷键的树脂、无机绝缘材料如氧化硅、氧氮化硅、氮氧化硅、氮化硅或氧化铝等。
作为透水性低的绝缘膜，可以举出氮化硅膜、氮氧化硅膜等含有氮及硅的膜以及氮化铝膜等含有氮及铝的膜等。另外，也可以使用氧化硅膜、氧氮化硅膜以及氧化铝膜等。
[液晶元件]
作为液晶元件，可以采用使用VA(Vertical Alignment：垂直取向)模式的元件。作为垂直取向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced SuperView：高级超视觉)模式等。
另外，作为液晶元件，可以采用使用各种模式的液晶元件。例如，除了VA模式以外，可以使用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式、ECB(Electrically ControlledBirefringence：电控双折射)模式、宾主模式等的液晶元件。
另外，液晶元件是利用液晶的光学调制作用而控制光的透过或非透过的元件。液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)控制。作为用于液晶元件的液晶可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal：聚合物分散液晶)、高分子网络型液晶(PNLC：Polymer Network Liquid Crystal)、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
另外，作为液晶材料，可以使用正型液晶和负型液晶中的任一种，根据所适用的模式或设计可以采用适当的液晶材料。
另外，为了控制液晶的取向，可以设置取向膜。在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。因为蓝相只在窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。另外，包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理，并且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良及破损。
另外，作为液晶元件，可以采用透射式液晶元件、反射式液晶元件或半透射式液晶元件。
在本发明的一个方式中，尤其优选使用透射式液晶元件。
当采用透射式液晶元件或半透射式液晶元件时，以夹着一对衬底的方式设置两个偏振片。另外，在一个偏振片的外侧设置背光源。背光源可以是直下型背光源，也可以是边缘照明型背光源。当使用具备LED(LightEmittingDiode)的直下型背光源时，容易进行局部调光(local dimming)处理，由此可以提高对比度，所以是优选的。另外，当使用边缘照明型背光源时，可以将包括背光源的模块形成得较薄，所以是优选的。
当使边缘照明型背光处于关闭状态时，本发明的一个方式可以用于透明显示器。
[着色层]
作为能够用于着色层的材料，可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。
[遮光层]
作为能够用于遮光层的材料，可以举出碳黑、钛黑、金属、金属氧化物或包含多个金属氧化物的固溶体的复合氧化物等。遮光层也可以为包含树脂材料的膜或包含金属等无机材料的薄膜。另外，也可以对遮光层使用包含着色层的材料的膜的叠层膜。例如，可以采用包含用于使某个颜色的光透过的着色层的材料的膜与包含用于使其他颜色的光透过的着色层的材料的膜的叠层结构。通过使着色层与遮光层的材料相同，除了可以使用相同的装置以外，还可以简化工序，因此是优选的。
在本实施方式中，虽然作为显示元件对使用液晶元件的显示装置进行了说明，但是作为显示元件也可以使用发光元件。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式5)
在本实施方式中，对能够用于晶体管的半导体层的多晶硅的晶化方法及激光晶化装置的一个例子进行说明。
为了形成结晶性良好的多晶硅层，优选在衬底上设置非晶硅层并对该非晶硅层照射激光来进行晶化。例如，作为激光使用线状光束，通过边以该线状光束照射非晶硅层边移动衬底可以在衬底上的所希望的区域中形成多晶硅层。
利用线状光束的方法能够提高处理量。但是，由于该方法使激光相对于某区域相对地移动并对该区域进行多次照射，因激光的输出变动以及起因于该变动的光束轮廓的变化，容易产生结晶性的偏差。例如，将通过该方法晶化的半导体层用于显示装置的像素中的晶体管时，有时能够观察到由于结晶性的偏差引起的不规则的条纹图案。
另外，线状光束的长度理想的是为衬底的一个边的长度以上，但是线状光束的长度受激光振荡器的输出以及光学系统的结构的限制。因此，在进行大型衬底的处理时在衬底面内来回地进行激光照射比较实际。由此，产生被重复地进行了激光照射的区域。由于该区域的结晶性与其他区域的结晶性容易发生不同，该区域有可能发生显示不均。
为了防止发生上述问题，可以对形成在衬底上的非晶硅层进行局部激光照射而使其晶化。局部激光照射容易形成结晶性的偏差少的多晶硅层。
图19A是说明对形成在衬底上的非晶硅层进行局部激光照射的方法的图。
从光学系统单元621射出的激光626被镜子622反射而入射至微透镜阵列623。微透镜阵列623将激光626聚光成多个激光束627。
载物台615固定有形成有非晶硅层640的衬底630。通过对非晶硅层640照射多个激光束627可以同时形成多个多晶硅层641。
微透镜阵列623中的各微透镜优选对照显示装置的像素间距设置。另外，可以以像素间距的整数倍的间隔进行设置。无论是哪种情况，通过反复进行激光照射及载物台615的X方向或Y方向的移动，可以在对应于各像素的所有区域中形成多晶硅层。
例如，当微透镜阵列623具有I行J列(I、J为自然数)的像素间距的微透镜时，可以在指定的开始位置照射激光形成I行J列的多晶硅层641。然后，在行方向上移动J列的距离，再进行激光照射再形成I行J列的多晶硅层641，由此可以形成I行2J列的多晶硅层641。通过反复地进行该工序可以在所希望的区域中形成多个多晶硅层641。另外，当来回地进行激光照射工序时，可以以如下方法反复地进行照射：在行方向上移动J列的距离进行激光照射，然后在列方向上移动I行的距离进行激光照射。
另外，只要适当地调整激光的振荡频率与载物台615的移动速度，也可以通过边使载物台615沿一个方向移动边激光照射的方法以像素间距形成多晶硅层。
作为激光束627的尺寸，例如，可以为包括一个晶体管的整个半导体层左右的面积。另外，可以为包括一个晶体管的整个沟道区域左右的面积。另外，可以为包括一个晶体管的沟道区域的一部分左右的面积。可以根据所需的晶体管的电特性选择激光束627的尺寸。
当对一个像素中具有多个晶体管的显示装置进行照射时，激光束627可以具有包括一个像素内的各晶体管的所有半导体层左右的面积。另外，激光束627可以具有包括多个像素中的晶体管的所有半导体层左右的面积。
另外，也可以如图20A所示地在镜子622与微透镜阵列623间设置掩模624。掩模624设置有对应于各微透镜的多个开口部。该开口部的形状影响激光束627的形状。如图20A所示，当掩模624具有圆形的开口部时，可以得到圆形的激光束627。另外，当掩模624具有长方型的开口部时，可以得到长方型的激光束627。例如，在仅使晶体管的沟道区域晶化等时，优选使用掩模624。掩模624也可以如图20B所示地设置在光学系统单元621与镜子622间。
图19B是对能够用于上述说明的局部激光照射工序的激光晶化装置的主要结构进行说明的透视图。激光晶化装置包括作为X-Y载物台的构成要素的移动机构612、移动机构613及载物台615。另外，还包括用来形成激光束627的激光振荡器620、光学系统单元621、镜子622及微透镜阵列623。
移动机构612及移动机构613能够在水平方向上进行往返直线运动。作为对移动机构612及移动机构613提供动力的机构，例如，可以使用以电机驱动的滚珠螺杆机构616等。由于移动机构612及移动机构613的移动方向彼此垂直，所以可以使固定于移动机构613的载物台615在X方向及Y方向上自由地移动。
载物台615包括真空吸附机构等固定机构，可以固定衬底630等。另外，载物台615根据需要可以包括加热机构。另外，虽然没有进行图示，载物台615包括推杆(pusher pin)及垂直移动机构，在进行衬底630等的搬出/搬入时，可以将衬底630等上下移动。
激光振荡器620输出适合于处理的目的的波长及强度的光，优选使用脉冲激光，也可以使用CW激光。典型的是，使用能够照射波长为351nm至353nm(XeF)或308nm(XeCl)等的紫外光的准分子激光。或者，也可以使用固体激光(YAG激光、光纤激光等)的二倍频(515nm、532nm等)或三倍频(343nm、355nm等)。另外，也可以设置多个激光振荡器620。
光学系统单元621例如包括镜子、光束扩展器、光束均质器等，光学系统单元621可以使从激光振荡器620输出的激光625的能量的面内分布均匀化并对其进行扩张。
镜子622例如可以使用介电多层膜镜子，以激光的入射角大致为45°的方式设置。微透镜阵列623例如可以采用石英板的顶面或顶面及底面上设置有多个凸透镜的形状。
通过使用上述激光晶化装置可以形成结晶性的偏差少的多晶硅层。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式6)
在本实施方式中，说明可以在上述实施方式中使用的OS晶体管的结构实例。本实施方式说明的OS晶体管例如可以用于图8所示存储电路等。
<晶体管的结构实例>
图21A是示出晶体管的结构实例的俯视图。图21B是沿着图21A的X1-X2线的截面图，图21C是沿着Y1-Y2线的截面图。在此，有时将X1-X2线的方向称为沟道长度方向，将Y1-Y2线的方向称为沟道宽度方向。图21B是示出晶体管的沟道长度方向的截面结构的图，图21C是示出晶体管的沟道宽度方向的截面结构的图。为了明确地示出装置结构，在图21A中省略部分构成要素。
根据本发明的一个方式的半导体装置包括绝缘层812至820、金属氧化物膜821至824、导电层850至853。晶体管801形成在绝缘表面。图21示出晶体管801形成在绝缘层811上的情况。晶体管801被绝缘层818及绝缘层819覆盖。
构成晶体管801的绝缘层、金属氧化物膜、导电层等可以为单层或多个膜的叠层。在制造这些层时，可以使用溅射法、分子束外延法(MBE法)、脉冲激光烧蚀法(PLA法)、CVD法、原子层沉积法(ALD法)等各种成膜方法。CVD法包括等离子体CVD法、热CVD法、有机金属CVD法等。
导电层850包括被用作晶体管801的栅电极的区域。导电层851、导电层852包括被用作源电极或漏电极的区域。导电层853包括被用作背栅电极的区域。绝缘层817包括被用作栅电极(前栅电极)一侧的栅极绝缘层的区域，由绝缘层814至绝缘层816的叠层构成的绝缘层包括被用作背栅电极一侧的栅极绝缘层的区域。绝缘层818被用作层间绝缘层。绝缘层819被用作阻挡层。
将金属氧化物膜821至824总称为氧化物层830。如图21B和图21C所示，氧化物层830包括依次层叠有金属氧化物膜821、金属氧化物膜822及金属氧化物膜824的区域。此外，一对金属氧化物膜823分别位于导电层851、导电层852上。在晶体管801处于开启状态时，氧化物层830的沟道形成区主要形成在金属氧化物膜822中。
金属氧化物膜824覆盖金属氧化物膜821至823、导电层851、导电层852。绝缘层817位于金属氧化物膜823与导电层850之间。导电层851、导电层852都包括隔着金属氧化物膜823、金属氧化物膜824、绝缘层817与导电层850重叠的区域。
导电层851及导电层852通过利用用来形成金属氧化物膜821及金属氧化物膜822的硬掩模而形成。由此，导电层851及导电层852不包括与金属氧化物膜821及金属氧化物膜822的侧面接触的区域。例如，可以通过下述工序形成金属氧化物膜821、822、导电层851、导电层852。首先，在层叠的2层的金属氧化物膜上形成导电膜。将该导电膜加工(蚀刻)为所希望的形状，由此形成掩模。利用硬掩模对2层的金属氧化物膜的形状进行加工，由此形成层叠的金属氧化物膜821及金属氧化物膜822。接着，将硬掩模形成为所希望的形状，由此形成导电层851及导电层852。
作为用于绝缘层811至818的绝缘材料，有如下材料：氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、硅酸铝等。绝缘层811至818由包括上述绝缘材料的单层或叠层构成。构成绝缘层811至818的层可以含有多个绝缘材料。
在本说明书等中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。
为了抑制氧化物层830中的氧缺陷增加，绝缘层816至绝缘层818优选为包含氧的绝缘层。绝缘层816至绝缘层818优选使用通过加热可释放氧的绝缘膜(以下也称为“包含过剩氧的绝缘膜”)形成。通过从包含过剩氧的绝缘膜向氧化物层830供应氧，可以填补氧化物层830中的氧缺陷。可以提高晶体管801的可靠性及电特性。
包含过剩氧的绝缘层为在利用TDS(Thermal Desorption Spectroscopy：热脱附谱分析法)时膜表面温度为100℃以上且700℃以下或100℃以上且500℃以下的范围内的氧的释放量换算为氧原子时为1.0×1018atoms/cm3以上的膜。氧的释放量优选为3.0×1020atoms/cm3以上。
包含过剩氧的绝缘膜可以通过进行对绝缘膜添加氧的处理来形成。作为氧的添加处理，可以使用氧气氛下的加热处理、离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等。作为用来添加氧的气体，可以使用16O2或18O2等氧气体、一氧化二氮气体或臭氧气体等。
为了防止氧化物层830中的氢浓度增加，优选降低绝缘层812至819中的氢浓度。尤其是，优选降低绝缘层813至818中的氢浓度。具体而言，其氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，进一步优选为5×1018atoms/cm3以下。
上述氢浓度是通过二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)而测量的。
在晶体管801中，氧化物层830优选被对氧和氢具有阻挡性的绝缘层(以下也称为阻挡层)包围。通过采用该结构，可以抑制氧从氧化物层830释放出并可以抑制氢侵入到氧化物层830，由此可以提高晶体管801的可靠性及电特性。
例如，绝缘层819被用作阻挡层，绝缘层811、812、814中的至少一个被用作阻挡层。阻挡层可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等的材料形成。
在此示出绝缘层811至819的结构实例。在该实例中，绝缘层811、812、815、819都被用作阻挡层。绝缘层816至818是包含过剩氧的氧化物层。绝缘层811是氮化硅层，绝缘层812是氧化铝层，绝缘层813是氧氮化硅层。被用作背栅电极一侧的栅极绝缘层的绝缘层814至816是氧化硅、氧化铝和氧化硅的叠层。被用作前栅极一侧的栅极绝缘层的绝缘层817是氧氮化硅层。被用作层间绝缘层的绝缘层818是氧化硅层。绝缘层819是氧化铝层。
作为用于导电层850至853的导电材料，有钼、钛、钽、钨、铝、铜、铬、钕、钪等金属或以上述金属为成分的金属氮化物(氮化钽、氮化钛、氮化钼、氮化钨)等。可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在此示出导电层850至853的结构实例。导电层850是氮化钽或钨的单层。或者，导电层850是氮化钽、钽及氮化钽的叠层。导电层851是氮化钽的单层或者氮化钽和钨的叠层。导电层852的结构与导电层851相同。导电层853a是氮化钽，导电层853b是钨。
为了降低晶体管801的关态电流，金属氧化物膜822例如优选具有大能隙。金属氧化物膜822的能隙为2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。
氧化物层830优选具有结晶性。优选的是，至少金属氧化物膜822具有结晶性。通过具有上述结构，可以实现可靠性及电特性优异的晶体管801。
可以用于金属氧化物膜822的氧化物例如是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Al、Ga、Y或Sn)。金属氧化物膜822不局限于包含铟的氧化物层。金属氧化物膜822例如可以使用Zn-Sn氧化物、Ga-Sn氧化物、Zn-Mg氧化物等形成。金属氧化物膜821、823、824也可以使用与金属氧化物膜822同样的氧化物形成。尤其是，金属氧化物膜821、823、824分别可以使用Ga氧化物形成。
当在金属氧化物膜822与金属氧化物膜821之间的界面形成有界面能级时，由于沟道形成区也形成在界面附近的区域中，因此晶体管801的阈值电压发生变动。因此，金属氧化物膜821优选包含构成金属氧化物膜822的金属元素中的至少一个作为其构成要素。由此，在金属氧化物膜822与金属氧化物膜821之间的界面就不容易形成界面能级，而可以降低晶体管801的阈值电压等电特性的偏差。
金属氧化物膜824优选包含构成金属氧化物膜822的金属元素中的至少一个作为其构成要素。由此，在金属氧化物膜822与金属氧化物膜824之间的界面不容易发生界面散射，且不容易阻碍载流子的迁移，因此可以提高晶体管801的场效应迁移率。
优选的是，在金属氧化物膜821至824中，金属氧化物膜822具有最高的载流子迁移率。由此，可以在远离绝缘层816、817的金属氧化物膜822中形成沟道。
例如，In-M-Zn氧化物等包含In的金属氧化物可以通过提高In的含量来提高载流子迁移率。在In-M-Zn氧化物中，主要是重金属的s轨道推动载流子传导，通过增加铟含量可增加s轨道的重叠，由此铟含量多的氧化物的迁移率比铟含量少的氧化物高。因此，通过将铟含量多的氧化物用于金属氧化物膜，可以提高载流子迁移率。
因此，例如，使用In-Ga-Zn氧化物形成金属氧化物膜822，并且使用Ga氧化物形成金属氧化物膜821、823。例如，当使用In-M-Zn氧化物形成金属氧化物膜821至823时，使金属氧化物膜822的In含量高于金属氧化物膜821、823的In含量。当利用溅射法形成In-M-Zn氧化物时，通过改变靶材中的金属元素的原子数比，可以改变In含量。
例如，用来形成金属氧化物膜822的靶材的金属元素的原子数比优选为In:M:Zn为1:1:1、3:1:2或4:2:4.1。例如，用来形成金属氧化物膜821、823的靶材的金属元素的原子数比优选为In:M:Zn为1:3:2或1:3:4。使用In:M:Zn＝4:2:4.1的靶材形成的In-M-Zn氧化物的原子数比大致为In:M:Zn＝4:2:3。
为了对晶体管801赋予稳定的电特性，优选降低氧化物层830中的杂质浓度。在金属氧化物中，氢、氮、碳、硅以及除了主要成分以外的金属元素都是杂质。例如，氢和氮引起施主能级的形成，导致载流子密度增高。此外，硅和碳引起金属氧化物中的杂质能级的形成。该杂质能级成为陷阱，有时使晶体管的电特性劣化。
例如，氧化物层830具有硅浓度为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下的区域。氧化物层830中的碳浓度也是同样的。
氧化物层830具有碱金属浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下的区域。氧化物层830的碱土金属浓度也是同样的。
氧化物层830具有氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3的区域。
上述氧化物层830中的杂质浓度是通过SIMS而测量的。
在金属氧化物膜822具有氧缺陷的情况下，有时因为氢进入该氧缺陷部而形成施主能级。其结果是，成为晶体管801的通态电流降低的要因。注意，氧缺陷部在氧进入时比氢进入时更加稳定。因此，通过降低金属氧化物膜822中的氧缺陷，有时能够提高晶体管801的通态电流。由此，通过减少金属氧化物膜822中的氢来防止氢进入氧缺陷部的方法对通态电流特性是有效的。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时氢的一部分与键合于金属原子的氧键合，而产生作为载流子的电子。由于沟道形成区设置在金属氧化物膜822中，所以当金属氧化物膜822包含氢时，晶体管801容易具有常开启特性。由此，优选尽可能减少金属氧化物膜822中的氢。
图21示出氧化物层830为四层结构的例子，但是不局限于此。例如，氧化物层830也可以为没有金属氧化物膜821或金属氧化物膜823的三层结构。或者，可以在氧化物层830的任意的层之间、氧化物层830之上和氧化物层830之下中的任两个以上的位置设置一层或多层与金属氧化物膜821至824同样的金属氧化物膜。
参照图22对金属氧化物膜821、822、824的叠层效果进行说明。图22是晶体管801的沟道形成区的能带结构的示意图。
在图22中，Ec816e、Ec821e、Ec822e、Ec824e、Ec817e分别表示绝缘层816、金属氧化物膜821、金属氧化物膜822、金属氧化物膜824、绝缘层817的导带底的能量(Energy)。
这里，真空能级与导带底的能量之间的能量差(也称为“电子亲和势”)是真空能级与价带顶之间的能量差(也称为电离电位)减去能隙而得到的值。另外，能隙可以利用光谱椭偏仪(HORIBA JOBIN YVON公司制造的UT-300)来测量。此外，真空能级(vacuum level)与价带顶之间的能量差可以利用紫外线光电子能谱(UPS：Ultraviolet PhotoelectronSpectroscopy)装置(PHI公司制造的VersaProbe)来测量。
因为绝缘层816、817是绝缘体，所以Ec816e及Ec817e比Ec821e、Ec822e及Ec824e更接近于真空能级(其电子亲和势小)。
金属氧化物膜822的电子亲和势比金属氧化物膜821、824大。例如，金属氧化物膜822与金属氧化物膜821的电子亲和势之差以及金属氧化物膜822与金属氧化物膜824的电子亲和势之差都为0.07eV以上且1.3eV以下。该电子亲和势之差优选为0.1eV以上且0.7eV以下，更优选为0.15eV以上且0.4eV以下。电子亲和势是真空能级与导带底之间的能量差。
当对晶体管801的栅电极(导电层850)施加电压时，沟道主要形成在金属氧化物膜821、金属氧化物膜822和金属氧化物膜824中的电子亲和势较大的金属氧化物膜822中。
铟镓氧化物具有小电子亲和势和高氧阻挡性。因此，金属氧化物膜824优选包含铟镓氧化物。镓原子的比率[Ga/(In+Ga)]例如为70％以上，优选为80％以上，更优选为90％以上。
有时在金属氧化物膜821与金属氧化物膜822之间存在金属氧化物膜821和金属氧化物膜822的混合区域。另外，有时在金属氧化物膜824与金属氧化物膜822之间存在金属氧化物膜824和金属氧化物膜822的混合区域。混合区域的界面态密度较低，因此层叠有金属氧化物膜821、822、824的区域的能带结构中，各界面附近的能量连续地变化(也称为连续接合)。
在具有上述能带结构的氧化物层830中，电子主要在金属氧化物膜822中迁移。因此，即使在金属氧化物膜821与绝缘层816之间的界面或者金属氧化物膜824与绝缘层817之间的界面存在能级，这些界面能级也不容易阻碍氧化物层830中的电子迁移，因此可以增加晶体管801的通态电流。
此外，如图22所示，虽然在金属氧化物膜821与绝缘层816之间的界面附近以及金属氧化物膜824与绝缘层817之间的界面附近有可能形成起因于杂质或缺陷的陷阱能级Et826e、Et827e，但是由于金属氧化物膜821、824的存在，可以使金属氧化物膜822远离陷阱能级Et826e、Et827e。
在此，当Ec821e与Ec822e的能量差小时，有时金属氧化物膜822的电子越过该能量差达到陷阱能级Et826e。在电子被陷阱能级Et826e俘获时，在绝缘膜的界面产生固定负电荷，这导致晶体管的阈值电压漂移到正方向。在Ec822e与Ec824e的能量差小时也是同样的。
为了减小晶体管801的阈值电压的变动而提高晶体管801的电特性，Ec821e与Ec822e的能量差以及Ec824e与Ec822e的能量差优选为0.1eV以上，更优选为0.15eV以上。
注意，晶体管801也可以具有不包括背栅电极的结构。
<叠层结构的例子>
接着，对由OS晶体管以及其他的晶体管的叠层构成的半导体装置的结构进行说明。以下说明的结构可以用于图6至图8中的寄存器51等。例如，作为图8中的晶体管M22、M25可以使用晶体管Tr100，图8中的晶体管M21、M24可以使用晶体管Tr200。
图23示出半导体装置860的叠层结构的例子，其中层叠有为Si晶体管的晶体管Tr100与为OS晶体管的Tr200以及电容器C100。
半导体装置860由CMOS层871、布线层W1至W5、晶体管层872、布线层W6、W7的叠层构成。
CMOS层871中设置有晶体管Tr100。晶体管Tr100的沟道形成区设置在单晶硅片870中。晶体管Tr100的栅电极873通过布线层W1至W5与电容器C100的一个电极875连接。
晶体管层872中设置有晶体管Tr200。在图23中，晶体管Tr200与晶体管801(图21)具有同样的结构。相当于晶体管Tr200的源极和漏极中的一方的电极874与电容器C100的一个电极875连接。图23示出晶体管Tr200在布线层W5中具有背栅电极的情况。另外，布线层W6中设置有电容器C100。
如上所述，通过层叠OS晶体管与其他的元件，可以缩小电路的面积。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式7)
在本实施方式中，对可用于在上述实施方式中说明的OS晶体管的金属氧化物进行说明。下面尤其对金属氧化物与CAC(Cloud-Aligned Composite)进行详细说明。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的沟道形成区的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区时，在晶体管的开启状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
金属氧化物优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合金属氧化物。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC(c-axis-aligned crystal：c轴取向结晶)结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与金属氧化物的材料构成有关。CAC-OS是指在包含In、Ga、Zn及O的材料构成中部分地观察到以Ga为主要成分的纳米粒子的区域和部分地观察到以In为主要成分的纳米粒子的区域以马赛克状无规律地分散的构成。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在代替镓而包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域和一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构是在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像(EDX-mapping)，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适合于各种半导体装置。
本实施方式可以与其他实施方式的内容适当地组合。
实施方式8
在本实施方式中，参照附图对本发明的一个方式的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的半导体装置的电子设备，因此是可以实现高分辨率的电子设备。此外，可以实现兼具高分辨率及大屏幕特性的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。此外，显示部的屏幕尺寸可以为对角线20英寸以上、30英寸以上、50英寸以上、60英寸以上或70英寸以上。
作为电子设备，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
可以将本发明的一个方式的电子设备沿着房屋或高楼的内壁或外壁、汽车的内部装饰或外部装饰的曲面组装。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或数据等。另外，在电子设备包括天线及二次电池时，可以用天线进行非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
图24A示出电视装置的一个例子。在电视装置7100中，外壳7101中组装有显示部7000。在此示出利用支架7103支撑外壳7101的结构。
可以对显示部7000适用本发明的一个方式的显示装置。
可以通过利用外壳7101所具备的操作开关或另外提供的遥控操作机7111进行图24A所示的电视装置7100的操作。另外，也可以在显示部7000中具备触摸传感器，也可以通过用指头等触摸显示部7000进行操作。另外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的数据的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板，可以进行频道及音量的操作，并可以对显示在显示部7000上的影像进行操作。
另外，电视装置7100具备接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器将电视装置连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图24B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
可以对显示部7000适用本发明的一个方式的半导体装置。
图24C和图24D示出数字标牌(Digital Signage)的例子。
图24C所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图24D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图24C和图24D中，可以对显示部7000适用本发明的一个方式的显示装置。
显示部7000越大，一次能够提供的信息量越多。显示部7000越大，越容易吸引人的注意，例如可以提高广告宣传效果。
通过将触摸面板用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。另外，在用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
如图24C和图24D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与用户所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示部7000的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元(控制器)执行游戏。由此，不特定多个用户可以同时参加游戏，享受游戏的乐趣。
本实施方式可以与其他实施方式适当地组合。
[符号说明]
10 半导体装置
20 像素部
21 区域
22 像素
30 驱动电路
31 移位寄存器
32 控制电路
40 驱动电路
50 信号生成电路
51 寄存器
52 计数器
53 比较电路
54 比较电路
100 显示面板
101 衬底
110 扫描链寄存器部
111 寄存器
112 选择器
113 触发器电路
114 保持电路
115 存储电路
116 存储电路
120 寄存器部
121 寄存器
122 锁存电路
123 MUX
200 显示面板
201 衬底
210 显示部
211 像素
221 TAB带
222 集成电路
231 印刷衬底
232 TAB带
233 集成电路
400 显示装置
411 衬底
412 衬底
420 液晶元件
421 导电层
422 液晶
423 导电层
424 取向膜
426 绝缘层
430 晶体管
431 导电层
432 半导体层
433 导电层
434 绝缘层
435 杂质半导体层
437 半导体层
438 连接部
439 偏振片
441 着色层
442 遮光层
460 电容器
481 绝缘层
482 绝缘层
483 绝缘层
484 绝缘层
485 绝缘层
486 导电层
487 导电层
488 绝缘层
490 背光单元
612 移动机构
613 移动机构
615 载物台
616 滚珠螺杆机构
620 激光振荡器
621 光学系统单元
622 镜子
623 微透镜阵列
624 掩模
625 激光
626 激光
627 激光束
630 衬底
640 非晶硅层
641 多晶硅层
801 晶体管
811 绝缘层
812 绝缘层
813 绝缘层
814 绝缘层
815 绝缘层
816 绝缘层
817 绝缘层
818 绝缘层
819 绝缘层
820 绝缘层
821 金属氧化物膜
822 金属氧化物膜
823 金属氧化物膜
824 金属氧化物膜
830 氧化物层
850 导电层
851 导电层
852 导电层
853 导电层
860 半导体装置
870 单晶硅片
871 CMOS层
872 晶体管层
873 栅电极
874 电极
875 电极
7000 显示部
7100 电视装置
7101 外壳
7103 支架
7111 遥控操作机
7200 笔记型个人计算机
7211 外壳
7212 键盘
7213 指向装置
7214 外部连接端口
7300 数字标牌
7301 外壳
7303 扬声器
7311 信息终端设备
7400 数字标牌
7401 柱子
7411 信息终端设备

Claims (7)

1.一种半导体装置，包括：
像素部；
第一至第四驱动电路；以及
第一至第六布线，
其中，所述像素部包括具有第一像素及第二像素的第一区域以及具有第三像素及第四像素的第二区域，
所述第一驱动电路具有对所述第一布线提供第一选择信号的功能以及对所述第二布线提供第二选择信号的功能，
所述第二驱动电路具有对所述第三布线提供第三选择信号的功能以及对所述第四布线提供第四选择信号的功能，
所述第三驱动电路具有对所述第五布线提供第一图像信号的功能，
所述第四驱动电路具有对所述第六布线提供第二图像信号的功能，
所述第一像素与所述第一布线及所述第五布线电连接，
所述第二像素与所述第二布线及所述第五布线电连接，
所述第三像素与所述第三布线及所述第六布线电连接，
所述第四像素与所述第四布线及所述第六布线电连接，
所述第三驱动电路与所述第二像素的距离比所述第三驱动电路与所述第一像素的距离长，
所述第四驱动电路与所述第四像素的距离比所述第四驱动电路与所述第三像素的距离长，
所述第二像素与所述第四像素邻接地设置，
所述第二选择信号的脉冲宽度比所述第一选择信号的脉冲宽度大，
并且，所述第四选择信号的脉冲宽度比所述第三选择信号的脉冲宽度大。
2.根据权利要求1所述的半导体装置，还包括：
第一信号生成电路；以及
第二信号生成电路，
其中所述第一信号生成电路具有控制第一时钟信号及第一控制信号的波形的功能，
所述第二信号生成电路具有控制第二时钟信号及第二控制信号的波形的功能，
所述第一时钟信号及所述第一控制信号用于所述第一选择信号及所述第二选择信号的生成，
并且所述第二时钟信号及所述第二控制信号用于所述第三选择信号及所述第四选择信号的生成。
3.根据权利要求1所述的半导体装置，
其中第一信号生成电路及第二信号生成电路包括寄存器、计数器、第一比较电路及第二比较电路，
所述寄存器具有对所述第一比较电路输出第一参数的功能以及对所述第二比较电路输出第二参数的功能，
所述第一比较电路具有利用所述第一参数及所述计数器的计数值生成所述第一时钟信号或所述第二时钟信号的功能，
所述第二比较电路具有利用所述第二参数及所述计数器的计数值生成所述第一控制信号或所述第二控制信号的功能。
4.根据权利要求3所述的半导体装置，
其中所述寄存器包括第一扫描链寄存器部、第二扫描链寄存器部及寄存器部，
所述第一扫描链寄存器部被依次输入第一数据，
所述第二扫描链寄存器部被依次输入第二数据，
所述寄存器部具有选择所述第一数据或所述第二数据中的一方而将其输出的功能。
5.根据权利要求4所述的半导体装置，
其中所述第一扫描链寄存器部及所述第二扫描链寄存器部包括保持电路，
所述保持电路包括晶体管和电容器，
所述晶体管的源极或漏极中的一方与所述电容器电连接，
所述晶体管在沟道形成区域中含有金属氧化物。
6.根据权利要求1所述的半导体装置，其中所述第一至第四像素包括沟道形成区域中含有氢化非晶硅的晶体管。
7.根据权利要求1所述的半导体装置，其中所述第一至第四像素包括沟道形成区域中含有金属氧化物的晶体管。
CN201880006912.6A 2017-01-16 2018-01-11 半导体装置 Pending CN110178176A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-004872 2017-01-16
JP2017004871 2017-01-16
JP2017-004871 2017-01-16
JP2017004872 2017-01-16
PCT/IB2018/050160 WO2018130954A1 (ja) 2017-01-16 2018-01-11 半導体装置

Publications (1)

Publication Number Publication Date
CN110178176A true CN110178176A (zh) 2019-08-27

Family

ID=62839847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880006912.6A Pending CN110178176A (zh) 2017-01-16 2018-01-11 半导体装置

Country Status (6)

Country Link
US (1) US10984743B2 (zh)
JP (1) JP7110116B2 (zh)
KR (1) KR20190100414A (zh)
CN (1) CN110178176A (zh)
DE (1) DE112018000392T5 (zh)
WO (1) WO2018130954A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706665A (zh) * 2019-09-12 2020-01-17 深圳市华星光电技术有限公司 液晶面板的驱动方法
US11860478B2 (en) 2021-03-04 2024-01-02 Boe Technology Group Co., Ltd. Light emitting substrate, display apparatus, and method of driving light emitting substrate

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650727B2 (en) * 2016-10-04 2020-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JPWO2019220265A1 (ja) 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
WO2020194492A1 (ja) * 2019-03-26 2020-10-01 シャープ株式会社 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333470B2 (ja) * 1998-06-27 2002-10-15 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶パネル駆動方法及び装置
US20040212577A1 (en) * 2003-04-24 2004-10-28 Nec Lcd Technologies, Ltd Liquid crystal display apparatus and method of driving LCD panel
US20100141850A1 (en) * 2007-08-10 2010-06-10 Motomitsu Itoh Display device, control device of display device, driving method of display divice, liquid crystal display device, and television receiver
US20140092355A1 (en) * 2011-05-18 2014-04-03 Sharp Kabushiki Kaisha Liquid crystal display device
US20140176407A1 (en) * 2012-12-24 2014-06-26 Samsung Display Co., Ltd. Display device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609440B2 (ja) * 1995-04-24 1997-05-14 株式会社日立製作所 液晶表示装置の駆動装置及び方法
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
JP2004117758A (ja) * 2002-09-26 2004-04-15 Hitachi Ltd 表示装置及びその駆動方法
JP2006039457A (ja) * 2004-07-30 2006-02-09 Oki Electric Ind Co Ltd 表示パネルのスキャン方法及び表示装置
JP2006178689A (ja) * 2004-12-21 2006-07-06 Sony Corp 半導体集積回路及びそのレジスタ設定方法
JP4111205B2 (ja) * 2005-05-23 2008-07-02 日本電気株式会社 半導体装置、液晶ディスプレイパネル及び電子機器並びに半導体装置の設計方法及び製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
TWI319556B (en) 2005-12-23 2010-01-11 Chi Mei Optoelectronics Corp Compensation circuit and method for compensate distortion of data signals of liquid crystal display device
JP2009230103A (ja) 2008-02-28 2009-10-08 Panasonic Corp 液晶表示装置、液晶パネル制御装置およびタイミング制御回路
KR20120021602A (ko) * 2010-08-10 2012-03-09 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP5955098B2 (ja) 2012-05-24 2016-07-20 シャープ株式会社 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9954531B2 (en) 2015-03-03 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device
WO2017068490A1 (en) 2015-10-23 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
DE112016000146T5 (de) 2015-10-23 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronische Vorrichtung
JP6858549B2 (ja) 2015-12-28 2021-04-14 株式会社半導体エネルギー研究所 半導体装置、記憶装置
KR102513988B1 (ko) * 2016-06-01 2023-03-28 삼성디스플레이 주식회사 표시 장치
CN109643735B (zh) * 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
JP6985092B2 (ja) 2016-10-13 2021-12-22 株式会社半導体エネルギー研究所 デコーダ、受信装置および電子機器
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
US11043186B2 (en) 2016-11-02 2021-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and electronic device
KR102699492B1 (ko) * 2016-11-04 2024-08-30 엘지디스플레이 주식회사 실시간 외부 보상용 구동회로와 그를 포함한 전계발광 표시장치
KR20180066330A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US20180182355A1 (en) 2016-12-22 2018-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and display method
KR102473299B1 (ko) * 2017-12-12 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333470B2 (ja) * 1998-06-27 2002-10-15 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶パネル駆動方法及び装置
US20040212577A1 (en) * 2003-04-24 2004-10-28 Nec Lcd Technologies, Ltd Liquid crystal display apparatus and method of driving LCD panel
US20100141850A1 (en) * 2007-08-10 2010-06-10 Motomitsu Itoh Display device, control device of display device, driving method of display divice, liquid crystal display device, and television receiver
US20140092355A1 (en) * 2011-05-18 2014-04-03 Sharp Kabushiki Kaisha Liquid crystal display device
US20140176407A1 (en) * 2012-12-24 2014-06-26 Samsung Display Co., Ltd. Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706665A (zh) * 2019-09-12 2020-01-17 深圳市华星光电技术有限公司 液晶面板的驱动方法
CN110706665B (zh) * 2019-09-12 2020-11-03 深圳市华星光电技术有限公司 液晶面板的驱动方法
US11860478B2 (en) 2021-03-04 2024-01-02 Boe Technology Group Co., Ltd. Light emitting substrate, display apparatus, and method of driving light emitting substrate

Also Published As

Publication number Publication date
DE112018000392T5 (de) 2019-09-26
JPWO2018130954A1 (ja) 2020-01-16
KR20190100414A (ko) 2019-08-28
US20200342825A1 (en) 2020-10-29
JP7110116B2 (ja) 2022-08-01
US10984743B2 (en) 2021-04-20
WO2018130954A1 (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
US11676558B2 (en) Display system and electronic device
CN110178176A (zh) 半导体装置
CN105074806B (zh) 半导体装置、驱动电路及显示装置
CN110192239A (zh) 显示装置及电子设备
CN114594636A (zh) 显示装置
CN109075206B (zh) 半导体装置及包括该半导体装置的显示装置
TW202340820A (zh) 觸控面板
KR102587185B1 (ko) 표시 장치 및 그 제작 방법
JP2022174050A (ja) 表示装置
CN106653685A (zh) 显示装置及其制造方法
CN106165106A (zh) 晶体管以及半导体装置
CN110178170A (zh) 显示装置
TW201826509A (zh) 顯示裝置及電子裝置
JP6968602B2 (ja) 半導体装置、表示システム及び電子機器
CN106328085A (zh) 显示设备及其驱动方法
CN110100203A (zh) 显示装置
TWI829661B (zh) 顯示裝置、顯示模組及電子裝置
JP6815189B2 (ja) 情報端末
KR20240152419A (ko) 표시 장치 및 그 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190827

WD01 Invention patent application deemed withdrawn after publication