TWI770954B - 半導體裝置及電子裝置 - Google Patents

半導體裝置及電子裝置 Download PDF

Info

Publication number
TWI770954B
TWI770954B TW110114661A TW110114661A TWI770954B TW I770954 B TWI770954 B TW I770954B TW 110114661 A TW110114661 A TW 110114661A TW 110114661 A TW110114661 A TW 110114661A TW I770954 B TWI770954 B TW I770954B
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
film
signal
potential
Prior art date
Application number
TW110114661A
Other languages
English (en)
Other versions
TW202147278A (zh
Inventor
梅崎敦司
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202147278A publication Critical patent/TW202147278A/zh
Application granted granted Critical
Publication of TWI770954B publication Critical patent/TWI770954B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only

Abstract

本發明的一個方式提供一種新穎的移位暫存器。本發明的一個方式包括電晶體(101)、電晶體(102)、電晶體(103)及電晶體(104)。電晶體(101)的第一端子與佈線(111)連接,且電晶體(101)的第二端子與佈線(112)連接。電晶體(102)的第一端子與佈線(113)連接,且電晶體(102)的第二端子與佈線(112)連接。電晶體(103)的第一端子與佈線(113)連接,且電晶體(103)的閘極與佈線(111)或佈線(119)連接。電晶體(104)的第一端子與電晶體(103)的第二端子連接,且電晶體(104)的第二端子與電晶體(101)的閘極連接,且電晶體(104)的閘極與電晶體(102)的閘極連接。

Description

半導體裝置及電子裝置
本發明的一個方式係關於一種半導體裝置、顯示裝置、顯示模組及電子裝置。
注意,本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的技術領域係關於一種物體、方法或製造方法。另外,本發明的一個方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此,更具體地,作為本說明書所公開的本發明的一個方式的技術領域的一個例子,可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
近年來,對由具有相同極性的電晶體構成的移位暫存器的開發得到積極地開展。專利文獻1及專利文獻2公開了上述那樣的移位暫存器的技術。
[專利文獻1]日本專利申請公開第2004-103226號公報
[專利文獻2]日本專利申請公開第2005-050502號公報
在專利文獻1的圖7所示的移位暫存器中,藉由電晶體M2開啟,輸出電壓VOFF。但是,由於在GOUT[N-1]為高位準的期間,電晶體M2關閉,所以輸出電壓VOFF的期間較短。此外,由於電晶體M2的閘極與電晶體M4的閘極連接,所以在電晶體M2開啟時電晶體M4也開啟。因此,在GOUT[N-1]為高位準的期間,在電晶體M2開啟時,移位暫存器不發揮作用。
在專利文獻2的圖7所示的移位暫存器中,藉由電晶體Q53或電晶體Q56開啟,輸出電壓VOFF。在信號IN1為高位準的期間,電晶體Q53關閉,但電晶體Q56開啟,由此輸出電壓VOFF。但是,為了實現上述電晶體的工作,需要兩個電晶體,即電晶體Q53及電晶體Q56,所以電晶體數量較多。
本發明的一個方式的目的之一是提供一種新穎的電路結構。尤其是提供一種能夠應用於移位暫存器的一部分或該移位暫存器所包括的時序電路的一部分的新穎的電路結構。本發明的一個方式的目的之一是提供一種延長輸出電壓的期間或能夠實現該情況的電路結構。本發明 的一個方式的目的之一是提供一種延長用來輸出電壓的電晶體開啟的期間或能夠實現該情況的電路結構。本發明的一個方式的目的之一是減少電晶體數量。本發明的一個方式的目的之一是降低耗電量。本發明的一個方式的目的之一是縮小佈局面積。本發明的一個方式的目的之一是減少製程。本發明的一個方式的目的之一是降低成本。
注意,這些目的的記載不妨礙其他目的的存在。此外,本發明的一個方式並不需要實現所有上述目的。另外,可以從發明說明、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。
本發明的一個方式是包括第一電晶體至第四電晶體的半導體裝置。第一電晶體的源極和汲極中的一個與第一佈線電連接。第一電晶體的源極和汲極中的另一個與第二佈線電連接。第二電晶體的源極和汲極中的一個與第三佈線電連接。第二電晶體的源極和汲極中的另一個與第二佈線電連接。第三電晶體的源極和汲極中的一個與第三佈線電連接。第四電晶體的源極和汲極中的一個與第三電晶體的源極和汲極中的另一個電連接。第四電晶體的源極和汲極中的另一個與第一電晶體的閘極電連接。第四電晶體的閘極與第二電晶體的閘極電連接。
在上述半導體裝置中,第三電晶體的閘極也可以與第一佈線電連接。
在上述半導體裝置中,第三電晶體的閘極也可以與第四佈線電連接。
在上述半導體裝置中,第四電晶體的W(通道寬度)/L(通道長度)也可以比第三電晶體的W/L大。
在上述半導體裝置中,第四電晶體的半導體層與閘極電極重疊的面積也可以比第三電晶體的半導體層與閘極電極重疊的面積大。
在上述半導體裝置中,第一電晶體至第四電晶體中的至少一個也可以在氧化物半導體中包括通道形成區域。
本發明的一個方式可以提供一種新穎的電路結構。
13:電晶體
22:絕緣膜
26:絕緣膜
27:絕緣膜
28:氮化物絕緣膜
29:絕緣膜
31:基板
40:導電膜
41:氧化物半導體膜
41a:氧化物半導體膜
41b:氧化物半導體膜
41c:氧化物半導體膜
42:金屬氧化物膜
43:導電膜
44:導電膜
45:導電膜
46:基板
47:遮蔽膜
48:彩色層
50:樹脂膜
51:配向膜
52:配向膜
53:液晶層
55:像素
56:電晶體
57:電容元件
58:開口部
59:導電膜
60:液晶元件
61:導電膜
62:開口部
70:半導體顯示裝置
71:像素部
72:驅動電路
73:驅動電路
75:移位暫存器
76:移位暫存器
77:開關電路
95:電晶體
96:電晶體
97:電容元件
98:發光元件
100:時序電路
101:電晶體
102:電晶體
103:電晶體
104:電晶體
105:電晶體
105A:電晶體
105B:電晶體
106:電晶體
107:電晶體
111:佈線
112:佈線
113:佈線
114:佈線
115:佈線
117:佈線
118:佈線
119:佈線
121:佈線
122:佈線
123:佈線
124:佈線
125:佈線
4001:基板
4002:像素部
4003:驅動電路
4004:驅動電路
4005:密封材料
4006:基板
4010:電晶體
4018:FPC
4020:絕緣膜
4021:像素電極
4023:液晶元件
4028:液晶層
4030:佈線
4050:導電膜
4059:樹脂膜
4060:共用電極
4061:導電粒子
4062:樹脂膜
5001:外殼
5002:外殼
5003:顯示部
5004:顯示部
5005:麥克風
5006:揚聲器
5007:操作鍵
5008:觸控筆
5201:外殼
5202:顯示部
5203:操作按鈕
5204:手錶帶
5401:外殼
5402:顯示部
5403:鍵盤
5404:指向裝置
5601:外殼
5602:外殼
5603:顯示部
5604:顯示部
5605:連接部
5606:操作鍵
5801:外殼
5802:外殼
5803:顯示部
5804:操作鍵
5805:透鏡
5806:連接部
5901:外殼
5902:顯示部
5903:攝像頭
5904:揚聲器
5905:按鈕
5906:外部連接部
5907:麥克風
在圖式中:
圖1是時序電路的電路圖;
圖2是時序電路的時序圖;
圖3A及圖3B是時序電路的電路圖;
圖4A及圖4B是時序電路的電路圖;
圖5A至圖5D是時序電路的電路圖;
圖6A至圖6E是時序電路的電路圖;
圖7A至圖7C是時序電路的電路圖;
圖8A及圖8B是時序電路的電路圖;
圖9A及圖9B是時序電路的電路圖;
圖10A及圖10B是時序電路的電路圖;
圖11是移位暫存器的電路圖;
圖12是移位暫存器的時序圖;
圖13A至圖13C是示出半導體顯示裝置的結構的圖;
圖14是像素的俯視圖;
圖15是像素的剖面圖;
圖16A及圖16B是示出電晶體的剖面結構的圖;
圖17是液晶顯示裝置的俯視圖;
圖18是液晶顯示裝置的剖面圖;
圖19A至圖19F是電子裝置的圖。
下面,參照圖式對本發明的實施方式進行詳細說明。但是,本發明不侷限於以下說明,而所屬技術領域的普通技術人員可以很容易地理解一個事實就是本發明的方式及詳細內容在不脫離其精神及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
本發明的一個方式在其範疇內包括所有利用電晶體的半導體裝置,例如,積體電路、RF標籤以及半導體顯示裝置等。積體電路在其範疇內包括:LSI(Large Scale Integrated Circuit:大型積體電路),諸如微處理器、影像處理電路、DSP(Digital Signal Processor:數位訊號處理器)或微控制器等;以及可程式邏輯裝置(PLD:Programmable Logic Device),諸如FPGA (Field Programmable Gate Array:現場可程式邏輯閘陣列)和CPLD(Complex PLD:複雜可程式邏輯裝置)等。此外,半導體顯示裝置在其範疇內包括液晶顯示裝置、在每個像素中具備以有機發光元件(OLED)為代表的發光元件的發光裝置、電子紙、DMD(Digital Micromirror Device:數位微鏡裝置)、PDP(Plasma Display Panel:電漿顯示面板)、FED(Field Emission Display:場致發射顯示器)等在驅動電路中具有使用半導體膜的電路元件的半導體顯示裝置。
在本說明書中,半導體顯示裝置在其範疇內還包括在各像素中形成有液晶元件或發光元件等顯示元件的面板及對該面板安裝了包括控制器的IC等的模組。
例如,在本說明書等中,當明確地記載“X與Y連接”時,包括:X與Y電連接的情況;X與Y在功能上連接的情況;以及X與Y直接連接的情況。因此,還包括圖式或文章所示的連接關係以外的連接關係,而不侷限於指定的連接關係,例如圖式或文章所示的連接關係。
在此,X、Y為物件(例如,裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X與Y電連接時的一個例子,可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)。另外,開關具有控 制開啟和關閉的功能。換言之,藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制為是否使電流流過。或者,開關具有選擇並切換電流路徑的功能。
作為X與Y在功能上連接時的一個例子,可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如,邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意,例如,即使在X與Y之間夾有其他電路,當從X輸出的信號傳送到Y時,也可以說X與Y在功能上是連接著的。
此外,當明確地記載“X與Y連接”時,包括如下情況:X與Y電連接的情況(換言之,以中間夾有其他元件或其他電路的方式連接X與Y的情況);X與Y在功能上連接的情況(換言之,以中間夾有其他元件或其他電路的方式在功能上連接X與Y的情況);以及X與Y直接連接的情況(換言之,以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之,當明確地記載“電連接”時,與簡單地明確記載“連接”的情況相同。
注意,例如,在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接、電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接、Z1的另一部分與X直接連接、電晶體的汲極(或第二端子等)與Z2的一部分直接連接、Z2的另一部分與Y直接連接的情況下,可以表達為如下。
例如,可以表達為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接,並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者,可以表達為“電晶體的源極(或第一端子等)與X電連接,電晶體的汲極(或第二端子等)與Y電連接,並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者,可以表達為“X藉由電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)與Y電連接,X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這些例子相同的表達方法規定電路結構中的連接順序,可以區別電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)而決定技術範圍。注意,這些表達方法是一個例子,不侷限於上述表達方法。在此,X、Y、Z1及Z2為物件(例如,裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
電晶體的源極是指用作活性層的半導體膜的一部分的源極區域或與上述半導體膜電連接的源極電極。同樣地,電晶體的汲極是指用作活性層的半導體膜的一部分的汲極區域或與上述半導體膜電連接的汲極電極。此外,閘極是指閘極電極。
電晶體所包括的“源極”和“汲極”的術語可根據電晶體的通道類型及施加到各端子的電位的高低互換使用。一般而言,在n通道型電晶體中,將被施加低電位的端子稱為源極,而將被施加高電位的端子稱為汲極。在p通道型電晶體中,將被施加低電位的端子稱為汲極,而將被施加高電位的端子稱為源極。在本說明書中,儘管為方便起見在一些情況下假設源極和汲極是固定的來描述電晶體的連接關係,但是實際上源極和汲極的名稱可根據上述電位關係而互換。
實施方式1
在本實施方式中,對時序電路(也被稱為半導體裝置)進行說明。
參照圖1說明時序電路的結構的一個例子。圖1是時序電路的電路圖的一個例子。圖1的時序電路包括電晶體101至電晶體107及佈線111至佈線115。
圖1所示的電晶體101至電晶體107為N通道型電晶體。注意,不侷限於此,電晶體101至電晶體107也可以為P通道型電晶體。藉由使電晶體101至電晶 體107具有相同的導電型,與CMOS電路相比,可以使製程簡化,由此可以降低成本。
在電晶體101至電晶體107為N通道型電晶體時,可以在通道形成區域中採用氧化物半導體、非晶矽或微晶矽。由此,與在通道形成區域中採用多晶矽的情況相比,可以使製程簡化,由此可以降低成本。尤其是,由於當在通道形成區域中採用氧化物半導體時,電晶體101至電晶體107的關態電流(off-state current)能夠變得極小,所以可以降低耗電量。
對各電晶體的連接關係進行說明。電晶體101的第一端子與佈線111連接,第二端子與佈線112連接。電晶體102的第一端子與佈線113連接,第二端子與佈線112連接。電晶體103的第一端子與佈線113連接,閘極與佈線111連接。電晶體104的第一端子與電晶體103的第二端子連接,第二端子與電晶體101的閘極連接,閘極與電晶體102的閘極連接。電晶體105的第一端子與佈線114連接,第二端子與電晶體101的閘極連接,閘極與佈線115連接。電晶體106的第一端子與佈線115連接,第二端子與電晶體102的閘極連接,閘極與佈線115連接。電晶體107的第一端子與佈線113連接,第二端子與電晶體102的閘極連接,閘極與電晶體101的閘極連接。如此,可以提供一種新穎的電路結構。
將電晶體101的閘極稱為節點N1,且將電晶體102的閘極稱為節點N2。
對輸入到各佈線的信號或電壓的一個例子進行說明。對佈線111輸入信號CK1,對佈線113輸入電壓VSS,對佈線114輸入信號SP,對佈線115輸入信號CK2。並且,基於信號CK1、信號CK2及信號SP將信號OUT輸出至佈線112。信號CK1及信號CK2可以是時脈信號。信號CK1的信號CK2的相位彼此不同。信號SP可以是起動脈衝(也稱為設定信號)。電壓VSS可以是電源電壓或接地電壓。信號OUT為時序電路的輸出信號。
此外,為了方便起見,在信號CK1、信號CK2及信號SP中,高位準電位為VDD(VDD>VSS),且低位準電位為VSS。
注意,在本發明的一個方式的範疇內還包括不對各佈線輸入信號或電壓等的情況。例如,各佈線是上述信號或電壓能夠被輸入的佈線即可。
對各電晶體所具有的功能進行說明。
電晶體101根據節點N1的電位控制佈線111與佈線112的導通或非導通。並且,電晶體101根據節點N1的電位將信號CK1供應給佈線112,來使信號OUT設定為高位準。
電晶體102根據節點N2的電位控制佈線113與佈線112的導通或非導通。並且,電晶體102根據節點N2的電位將電壓VSS供應給佈線112,來使信號OUT設定為低位準。
電晶體103根據信號CK1控制佈線113與電 晶體104的第一端子的導通或非導通。此外,電晶體104根據節點N2的電位控制電晶體103的第二端子與節點N1的導通或非導通。就是說,包括電晶體103及電晶體104的電路根據信號CK1及節點N2的電位控制佈線113與節點N1的導通或非導通。並且,包括電晶體103及電晶體104的電路根據信號CK1及節點N2的電位將電壓VSS供應給節點N1,來將節點N1的電位設定為使電晶體101關閉的值。
電晶體105根據信號CK2控制佈線114與節點N1的導通或非導通。並且,電晶體105根據信號CK2將信號SP供應給節點N1,來將節點N1的電位設定為使電晶體101開啟的值。然後,電晶體105藉由停止將信號SP供應給節點N1來使節點N1處於浮動狀態。
電晶體106根據信號CK2控制佈線115與節點N2的導通或非導通。並且,電晶體106根據信號CK2將信號CK2供應給節點N2,來將節點N2的電位設定為使電晶體102及電晶體104開啟的值。
電晶體107根據節點N1的電位控制佈線113與節點N2的導通或非導通。並且,電晶體107根據節點N1的電位將電壓VSS供應給節點N2,來將節點N2的電位設定為使電晶體102及電晶體104關閉的值。
參照圖2至圖4B說明圖1的時序電路的工作的一個例子。圖2是示出信號CK1、信號CK2、信號SP、節點N1的電位(VN1)、節點N2的電位(VN2)及 信號OUT的一個例子的時序圖,圖3A是時刻t1至t2(也稱為期間T1)的工作的示意圖,圖3B是時刻t2至t3(也稱為期間T2)的工作的示意圖,圖4A是時刻t3至t4(也稱為期間T3)的工作的示意圖,圖4B是時刻t4至t5(也稱為期間T4)的工作的示意圖。
圖2所示的信號CK1及信號CK2在一個週期中高位準的期間與低位準的期間長度相同,且相位差為180度。換言之,信號CK1為信號CK2的反轉信號。此外,圖2所示的信號SP的脈衝寬度為信號CK1或信號CK2的半週期。
首先,在時刻t1,信號SP成為高位準,信號CK1成為低位準,信號CK2成為高位準。
節點N1的電位成為如下電位。由於信號CK2成為高位準,所以電晶體105開啟。此外,由於信號CK1成為低位準,所以電晶體103關閉。此外,如後面所述,由於將節點N2的電位設定為高值,所以電晶體104開啟。因此,由於對節點N1藉由電晶體105供應高位準的信號SP,所以節點N1的電位上升。然後,在節點N1的電位上升至從電晶體105的閘極的電位減去電晶體105的臨界電壓所得到的值,即從信號CK2的高位準電位減去電晶體105的臨界電壓所得到的值(VDD-Vth105)時,電晶體105關閉。然後,在節點N1處於浮動狀態的同時,節點N1的電位保持為VDD-Vth105。
節點N2的電位成為如下電位。由於信號CK2 成為高位準,所以電晶體106開啟。此外,由於節點N1的電位較高,所以電晶體107開啟。因此,在對節點N1藉由電晶體106供應高位準的信號CK2的同時藉由電晶體107供應電壓VSS。因此,節點N2的電位根據電晶體106及電晶體107的電阻比決定。這裡,電晶體106的源極與汲極之間的電阻值比電晶體107小得多。並且,節點N2的電位比VSS充分高。明確而言,節點N2的電位比電晶體102的第一端子的電位與電晶體102的臨界電壓之和高,且比電晶體104的第一端子的電位與電晶體104的臨界電壓之和高,即比電壓VSS與電晶體102的臨界電壓之和(VSS+Vth102)高,且比電壓VSS與電晶體104的臨界電壓之和(VSS+Vth104)高。
佈線112的電位成為如下電位。由於節點N1的電位較高,所以電晶體101開啟。此外,由於將節點N2的電位設定為高值,所以電晶體102開啟。因此,在對佈線112藉由電晶體101供應低位準的信號CK1的同時藉由電晶體102供應電壓VSS,所以佈線112的電位成為VSS。即,信號OUT成為低位準。
接著,在時刻t2,信號SP成為低位準,信號CK1成為高位準,信號CK2成為低位準。
節點N1的電位成為如下電位。由於信號CK2成為低位準,所以電晶體105仍關閉。由於信號CK1成為高位準,所以電晶體103開啟。如後面所述,由於節點N2的電位成為VSS,所以電晶體104關閉。因此,節點 N1仍處於浮動狀態,節點N1的電位保持為VDD-Vth105。注意,如後面所述,隨著佈線112的電位的上升而節點N1的電位進一步上升。
節點N2的電位成為如下電位。由於信號CK2成為低位準,所以電晶體106關閉。此外,由於節點N1的電位較高,所以電晶體107仍開啟。因此,由於對節點N2藉由電晶體107供應電壓VSS,所以節點N2的電位成為VSS。
佈線112的電位成為如下電位。由於節點N1的電位仍較高,所以電晶體101仍開啟。此外,由於節點N2的電位成為VSS,所以電晶體102關閉。因此,由於對佈線112藉由電晶體101供應高位準的信號CK1,所以佈線112的電位上升。此時,由電晶體101的閘極與第二端子之間的寄生電容而保持節點N1與佈線112的電位差。此外,節點N1處於浮動狀態。因此,隨著佈線112的電位的上升節點N1的電位也上升。這裡,節點N1的電位比電晶體101的第一端子的電位與電晶體101的臨界電壓之和、即信號CK1的高位準電位與電晶體101的臨界電壓之和(VDD+Vth101)高。由此,佈線112的電位上升至VDD。即,信號OUT成為高位準。
接著,在時刻t3,信號SP仍為低位準,信號CK1成為低位準,信號CK2成為高位準。
節點N1的電位成為如下電位。由於信號CK2成為高位準,所以電晶體105開啟。由於信號CK1成為 低位準,所以電晶體103關閉。此外,如後面所述,由於節點N2的電位較高,所以電晶體104開啟。由此,由於對節點N1輸入低位準的信號SP,所以節點N1的電位成為VSS。
節點N2的電位成為如下電位。由於信號CK2成為高位準,所以電晶體106開啟。此外,由於節點N1的電位成為VSS,所以電晶體107關閉。因此,由於對節點N2藉由電晶體106供應高位準的信號CK2,所以節點N2的電位上升。然後,在節點N2的電位上升至從電晶體106的閘極的電位減去電晶體106的臨界電壓所得到的值、即從信號CK2的高位準電位減去電晶體106的臨界電壓所得到的值(VDD-Vth106)時,電晶體106關閉。並且,在節點N2處於浮動狀態的同時,節點N2的電位保持為VDD-Vth106。
佈線112的電位成為如下電位。由於節點N1的電位成為VSS,所以電晶體101關閉。此外,由於將節點N2的電位設定為高值,所以電晶體102開啟。因此,由於對佈線112藉由電晶體102供應電壓VSS,所以佈線112的電位成為VSS。即,信號OUT成為低位準。
接著,在時刻t4,信號SP仍為低位準,信號CK1成為高位準,信號CK2成為低位準。
節點N1的電位成為如下電位。由於信號CK2成為低位準,所以電晶體105關閉。此外,由於信號CK1成為高位準,所以電晶體103開啟。另外,如後面所述, 由於節點N2的電位仍較高,所以電晶體104開啟。因此,由於對節點N1藉由電晶體103及電晶體104供應電壓VSS,所以節點N1的電位仍為VSS。
節點N2的電位成為如下電位。由於信號CK2成為低位準,所以電晶體106關閉。此外,由於節點N1的電位成為VSS,所以電晶體107關閉。由此,由於節點N2處於浮動狀態,所以節點N2的電位保持為VDD-Vth106。
佈線112的電位成為如下電位。由於節點N1的電位仍為VSS,所以電晶體101仍關閉。此外,由於節點N2的電位仍較高,所以電晶體102仍開啟。因此,由於對佈線112藉由電晶體102仍供應電壓VSS,所以佈線112的電位仍為VSS。即,信號OUT仍為低位準。
在時刻t5之後,直到信號SP重新成為高位準,在信號CK1及信號CK2每次反轉時,反復進行時刻t3至t4的工作及時刻t4至t5的工作。
對圖1的時序電路所具有的效果的一個例子進行說明。
本發明的一個方式可以提供一種新穎的電路結構。
在期間T1,藉由電晶體103關閉,在可以使電晶體102的閘極與電晶體104的閘極連接的同時,在期間T1、期間T3及期間T4,可以使電晶體102開啟。因此,可以延長電晶體102開啟的期間,且可以延長將電壓 VSS供應給佈線112的期間。此外,由於不需要設置與電晶體102交替開啟的電晶體,所以可以減少電晶體的數量。另外,由於可以由相同信號或相同電路控制電晶體102及電晶體104的開啟或關閉,所以可以實現信號數量的減少或電路規模的縮小。
藉由在電晶體103與節點N1之間連接電晶體104,可以不容易對節點N1傳輸電晶體103的閘極的電位變動。因此,可以使節點N1的電位穩定,由此可以抑制誤動作。
本發明的一個方式可以提供能夠具有上述效果的電路結構。
對電晶體101至電晶體107的W(通道寬度)及L(通道長度)的一個例子進行說明。
在很多情況下,佈線112的負載大於節點N1的負載及節點N2的負載。因此,電晶體101的W/L較佳大於電晶體103的W/L。電晶體101的W/L較佳大於電晶體104的W/L。電晶體101的W/L較佳大於電晶體105的W/L。電晶體101的W/L較佳大於電晶體106的W/L。電晶體101的W/L較佳大於電晶體107的W/L。電晶體102的W/L較佳大於電晶體103的W/L。電晶體102的W/L較佳大於電晶體104的W/L。電晶體102的W/L較佳大於電晶體105的W/L。電晶體102的W/L較佳大於電晶體106的W/L。電晶體102的W/L較佳大於電晶體107的W/L。像這樣,由於可以增大電晶體101及電晶 體102的電流供應能力,所以可以使信號OUT的變化陡峭。此外,可以增大佈線112的負載。另一方面,由於可以縮小電晶體103至電晶體107的尺寸,所以可以縮小時序電路的佈局面積。
在很多情況下,節點N1的負載大於節點N2的負載。因此,電晶體105的W/L較佳大於電晶體106的W/L。電晶體105的W/L較佳大於電晶體107的W/L。因此,由於可以增大電晶體105的電流供應能力,所以可以使節點N1的電位迅速變化,由此可以加快時序電路的工作速度。另一方面,由於可以縮小電晶體106及電晶體107的尺寸,所以可以縮小時序電路的佈局面積。
為了改變節點N1的電位而電晶體105開啟,而為了保持節點N1的電位而電晶體103及電晶體104開啟。因此,電晶體105的W/L較佳大於電晶體103的W/L。電晶體105的W/L較佳大於電晶體104的W/L。如此,由於可以增大電晶體105的電流供應能力,所以可以使節點N1的電位迅速變化,由此可以加快時序電路的工作速度。另一方面,由於可以縮小電晶體103及電晶體104的尺寸,所以可以縮小時序電路的佈局面積。
在佈線113與節點N1之間串聯連接電晶體103及電晶體104,而在佈線113與節點N2之間連接電晶體107。此外,在很多情況下,節點N1的負載大於節點N2的負載。因此,電晶體103的W/L較佳大於電晶體107的W/L。此外,電晶體104的W/L較佳大於電晶體 107的W/L。因此,由於可以增大電晶體103及電晶體104的電流供應能力,所以可以迅速降低節點N1的電位,由此可以提高時序電路的工作速度。另外,節點N1的電位可以確實地保持為VSS,可以抑制誤動作。另一方面,由於可以縮小電晶體107的尺寸,所以可以縮小時序電路的佈局面積。
電晶體103的半導體層與閘極電極重疊的面積越小,電晶體103的閘極的電位越不容易傳輸至節點N1。注意,在縮小電晶體103的半導體層與閘極電極重疊的面積時,有可能降低電晶體103的電流供應能力,因此較佳為提高電晶體104的電流供應能力。因此,電晶體104的半導體層與閘極電極重疊的面積較佳大於電晶體103的半導體層與閘極電極重疊的面積。或者,電晶體104的W/L較佳大於電晶體103的W/L。或者,電晶體104的W×L較佳大於電晶體103的W×L。
為了使電晶體106的源極與汲極之間的電阻值比電晶體107充分小,電晶體106的W/L較佳大於電晶體107的W/L。
對圖1的時序電路的變形例子進行說明。注意,與圖1相同的部分使用相同元件符號表示或未圖示,省略其說明。
如圖5A所示,也可以使電晶體105的閘極與佈線114連接。圖5A所示的電晶體105根據信號SP將信號SP供應給節點N1。因此,可以防止因信號SP與信 號CK2的時序的錯開而導致的誤動作。
如圖5B所示,也可以使電晶體105的第一端子與佈線115連接,且使電晶體105的閘極與佈線114連接。圖5B所示的電晶體105根據信號SP將信號CK2供應給節點N1。因此,由於可以使節點N1的電位的變化陡峭,所以可以提高時序電路的工作速度。
如圖5C所示,也可以使電晶體105的第一端子與佈線117連接,且使電晶體105的閘極與佈線114連接。對佈線117供應電壓VDD。圖5C所示電晶體105根據信號SP將電壓VDD供應給節點N1。因此,由於可以使節點N1的電位的變化陡峭,所以可以提高時序電路的工作速度。
此外,也可以將圖1、圖5A、圖5B及圖5C所示的電晶體105中的兩個以上設置在時序電路中。例如,如圖5D所示,也可以設置相當於圖5A所示的電晶體105的電晶體105A及相當於圖1所示的電晶體105的電晶體105B。
如圖6A所示,也可以使電晶體107的第一端子與佈線115連接。圖6A所示的電晶體107根據節點N1的電位將信號CK2供應給節點N2。信號CK2由於在期間T1成為高位準,所以可以防止在期間T1產生在電晶體106及電晶體107中的貫通電流。因此,可以降低耗電量。此外,由於不需要增大電晶體106的W/L,所以可以縮小時序電路的佈局面積。
如圖6B所示,也可以使電晶體107的第一端子與佈線114連接。圖6B所示的電晶體107根據節點N1的電位將信號SP供應給節點N2。信號SP由於在期間T1成為高位準,所以可以防止在期間T1產生在電晶體106及電晶體107中的貫通電流。因此,可以降低耗電量。此外,由於不需要增大電晶體106的W/L,所以可以縮小時序電路的佈局面積。
如圖6C所示,也可以使電晶體107的閘極與佈線112連接。圖6C所示的電晶體107根據信號OUT將電壓VSS供應給節點N2。信號OUT由於在期間T1成為低位準,所以可以在期間T1使電晶體107關閉。因此,由於可以防止在期間T1產生在電晶體106及電晶體107中的貫通電流,所以可以降低耗電量。此外,由於不需要增大電晶體106的W/L,所以可以縮小時序電路的佈局面積。
如圖6D所示,也可以使電晶體107的第一端子與佈線115連接,且使電晶體107的閘極與佈線112連接。圖6D所示的電晶體107根據信號OUT將信號CK2供應給節點N2。信號OUT由於在期間T1成為低位準,所以可以在期間T1使電晶體107關閉。因此,由於可以防止在期間T1產生在電晶體106及電晶體107中的貫通電流,所以可以降低耗電量。此外,由於不需要增大電晶體106的W/L,所以可以縮小時序電路的佈局面積。
如圖6E所示,也可以使電晶體107的第一端 子與佈線114連接,且使電晶體107的閘極與佈線112連接。圖6E所示的電晶體107根據信號OUT將信號SP供應給節點N2。信號OUT由於在期間T1成為低位準,所以可以在期間T1使電晶體107關閉。因此,由於可以防止在期間T1產生在電晶體106及電晶體107中的貫通電流,所以可以降低耗電量。此外,由於不需要增大電晶體106的W/L,所以可以縮小時序電路的佈局面積。
如圖7A所示,也可以使電晶體106的第一端子與佈線117連接。圖7A所示的電晶體106根據信號CK2將電壓VDD供應給節點N2。由此,可以防止因時序的錯開等而對節點N2供應低位準的信號。
如圖7B所示,也可以使電晶體106的第一端子與佈線118連接,且使電晶體106的閘極與佈線118連接。對佈線118輸入信號CK3。信號CK3可以是時脈信號。注意,信號CK3的相位與信號CK1及信號CK2不同。圖7B所示的電晶體106根據信號CK3將信號CK3供應給節點N2。
如圖7C所示,也可以使電晶體106的第一端子與佈線117連接,且使電晶體107的閘極與佈線118連接。圖7C所示的電晶體106根據信號CK3將電壓VDD供應給節點N2。由此,可以防止因時序的錯開等而對節點N2供應低位準的信號。
如圖8A所示,也可以使電晶體104的第一端子與佈線113連接,使電晶體103的第一端子與電晶體 104的第二端子連接,且使電晶體103的第二端子與節點N1連接。
如圖8B所示,也可以使電晶體103的閘極與佈線119連接。對佈線119輸入信號CK4,將信號CK4藉由佈線119供應給電晶體103的閘極。信號CK4可以是時脈信號。注意,信號CK4的相位與信號CK1及信號CK2不同。
雖然未圖示,但是也可以使電晶體103的閘極與佈線118連接。
雖然未圖示,但是也可以設置其第一端子與節點N1連接且其第二端子與佈線112連接的電容元件。
雖然未圖示,但是也可以使電晶體102的第一端子連接於與佈線113不同的佈線。例如,藉由對該佈線供應高於電壓VSS的電壓,可以減少產生在電晶體101及電晶體102中的電流。
雖然未圖示,但是也可以使電晶體102的閘極與佈線115、佈線118或佈線119連接。
此外,也可以自由地組合圖1、圖5A至圖8B等所示的上述時序電路。例如,也可以如圖7A所示使電晶體106的第一端子與佈線117連接且如圖6A所示使電晶體107的第一端子與佈線115連接(參照圖9A)。作為其他例子,也可以如圖7A所示使電晶體106的第一端子與佈線117連接且如圖8B所示使電晶體103的閘極與佈線119連接(參照圖9B)。
在本發明的一個方式的範疇內包括下述結構。
本發明的一個方式包括電晶體101、電晶體102、電晶體103及電晶體104。電晶體101的第一端子與佈線111連接,且電晶體101的第二端子與佈線112連接。電晶體102的第一端子與佈線113連接,且電晶體102的第二端子與佈線112連接。電晶體103的第一端子與佈線113連接,且電晶體103的閘極與佈線111連接。電晶體104的第一端子與電晶體103的第二端子連接,且電晶體104的第二端子與電晶體101的閘極連接,且電晶體104的閘極與電晶體102的閘極連接(參照圖10A)。
本發明的一個方式包括電晶體101、電晶體102、電晶體103及電晶體104。電晶體101的第一端子與佈線111連接,且電晶體101的第二端子與佈線112連接。電晶體102的第一端子與佈線113連接,且電晶體102的第二端子與佈線112連接。電晶體103的第一端子與佈線113連接,且電晶體103的閘極與佈線119連接。電晶體104的第一端子與電晶體103的第二端子連接,且電晶體104的第二端子與電晶體101的閘極連接,且電晶體104的閘極與電晶體102的閘極連接(參照圖10B)。
本實施方式可以與其他實施方式等的本說明書等所公開的結構適當地組合而實施。
實施方式2
在本實施方式中,說明使用實施方式1的時序電路的移位暫存器(也稱為半導體裝置)。
參照圖11說明移位暫存器的結構的一個例子。圖11是移位暫存器的電路圖的一個例子。
圖11的移位暫存器包括時序電路100[1]至時序電路100[N](N為2以上的自然數)。注意,圖11僅示出時序電路100[1]至時序電路100[3]。作為時序電路100[1]至時序電路100[N]採用圖1的時序電路。注意,時序電路100[1]至時序電路100[N]不侷限於圖11的時序電路,也可以採用實施方式1等的本說明書等所公開的其他時序電路。
圖11的移位暫存器與佈線121[1]至佈線121[N]、佈線122、佈線123、佈線124及佈線125連接。在時序電路100[i](i為2至N中的任一個)中,佈線111與佈線123和佈線124中的一個連接,佈線112與佈線121[i]連接,佈線113與佈線125連接,佈線114與佈線121[i-1]連接,佈線115與佈線123和佈線124中的另一個連接。時序電路100[1]與時序電路100[i]不同之處在於佈線114與佈線122連接。此外,在奇數級的時序電路及偶數級的時序電路中,佈線111及佈線115的連接目標彼此相反。例如,在奇數級中,佈線111與佈線123連接,佈線115與佈線124連接,而在偶數級中,佈線111與佈線124連接,佈線115與佈線123連接。
從佈線121[1]至佈線121[N]分別輸出信號 SOUT[1]至SOUT[N]。佈線121[1]至佈線121[N]的每一個相當於佈線112,信號SOUT[1]至SOUT[N]的每一個相當於信號OUT。對佈線122輸入信號SSP。佈線122相當於佈線114,信號SSP相當於信號SP。尤其是,在時序電路100[i]中,佈線121[i-1]相當於佈線114,信號SOUT[i-1]相當於信號SP。對佈線123輸入信號SCK1,對佈線124輸入信號SCK2。佈線123相當於佈線111和佈線115中的一個,信號SCK1相當於信號CK1和信號CK2中的一個。此外,佈線124相當於佈線111和佈線115中的另一個,信號SCK2相當於信號CK1和信號CK2中的另一個。對佈線125供應電壓VSS。佈線125相當於佈線113。
參照圖12說明圖11的移位暫存器的工作的一個例子。圖12是示出信號SCK1、信號SCK2、信號SSP、時序電路100[1]的節點N1的電位(VN1)、時序電路100[1]的節點N2的電位(VN2)、信號SOUT[1]、信號SOUT[2]及信號SOUT[3]的一個例子的時序圖。
首先,在時刻t1,信號SCK1成為低位準,信號SCK2成為高位準,信號SSP成為高位準。由於時序電路100[1]進行在實施方式1中說明的期間T1中的工作,所以信號SOUT[1]成為低位準。由於時序電路100[2]進行在實施方式1中說明的期間T4中的工作,所以信號SOUT[2]成為低位準。由於時序電路100[3]進行在實施方式1中說明的期間T3中的工作,所以信號SOUT[3]成為 低位準。
接著,在時刻t2,信號SCK1成為高位準,信號SCK2成為低位準,信號SSP成為低位準。由於時序電路100[1]進行在實施方式1中說明的期間T2中的工作,所以信號SOUT[1]成為高位準。由於時序電路100[2]進行在實施方式1中說明的期間T1中的工作,信號SOUT[2]成為低位準。由於時序電路100[3]進行在實施方式1中說明的期間T4中的工作,所以信號SOUT[3]成為低位準。
接著,在時刻t3,信號SCK1成為低位準,信號SCK2成為高位準,信號SSP成為低位準。由於時序電路100[1]進行在實施方式1中說明的期間T3中的工作,所以信號SOUT[1]成為低位準。由於時序電路100[2]進行在實施方式1中說明的期間T2中的工作,所以信號SOUT[2]成為高位準。由於時序電路100[3]進行在實施方式1中說明的期間T1中的工作,所以信號SOUT[3]成為低位準。
接著,在時刻t4,信號SCK1成為高位準,信號SCK2成為低位準,信號SSP成為低位準。由於時序電路100[1]進行在實施方式1中說明的期間T4中的工作,所以信號SOUT[1]成為低位準。由於時序電路100[2]進行在實施方式1中說明的期間T3中的工作,所以信號SOUT[2]成為低位準。由於時序電路100[3]進行在實施方式1中說明的期間T2中的工作,所以信號SOUT[3]成為 高位準。
本實施方式可以與其他實施方式等的本說明書等所公開的結構適當地組合而實施。
實施方式3
〈半導體顯示裝置的結構實例〉
接著,對根據本發明的一個方式的半導體顯示裝置的結構實例進行說明。
圖13A所示的半導體顯示裝置70中的像素部71包括:多個像素55;相當於按行選擇像素55的匯流排線的、以佈線GL1至佈線GLy(y是自然數)表示的佈線GL;以及對所選擇的像素55供應影像信號的、以佈線SL1至佈線SLx(x是自然數)表示的佈線SL。由驅動電路72控制信號向佈線GL的輸入。由驅動電路73控制影像信號向佈線SL的輸入。多個像素55的每一個與佈線GL中的至少一個及佈線SL中的至少一個連接。
明確地說,驅動電路72具有產生用來依次選擇佈線GL1至佈線GLy的信號的移位暫存器75,而驅動電路73具有依次產生脈衝信號的移位暫存器76及根據移位暫存器76所產生的信號控制對佈線SL1至佈線SLx供應影像信號的開關電路77。
根據本發明的一個方式的時序電路或移位暫存器可以應用於移位暫存器75或移位暫存器76。此時,例如,佈線GL1至佈線GLy的每一個相當於佈線112。
另外,設置在像素部71中的佈線的種類及個數可以根據像素55的結構、個數及配置而決定。明確而言,在圖13A所示的像素部71中例示出x列×y行的像素55被配置為矩陣狀,且佈線SL1至佈線SLx及佈線GL1至佈線GLy設置在像素部71中的情況。
另外,雖然圖13A例示出驅動電路72及驅動電路73與像素部71一起形成在同一個基板上的情況,但是,驅動電路72及驅動電路73也可以形成在與像素部71不同的基板上。
另外,圖13B示出像素55的結構的一個例子。各像素55包括:液晶元件60;控制對該液晶元件60供應影像信號的電晶體56;以及用來保持液晶元件60的像素電極與共用電極之間的電壓的電容元件57。液晶元件60包括:像素電極;共用電極;以及被施加像素電極與共用電極之間的電壓的包含液晶材料的液晶層。
電晶體56控制是否對液晶元件60的像素電極供應佈線SL的電位。規定的電位被施加到液晶元件60的共用電極。
下面,對電晶體56與液晶元件60的具體連接結構進行說明。在圖13B中,電晶體56的閘極連接到佈線GL1至佈線GLy中的任一個。電晶體56的源極和汲極中的一個連接到佈線SL1至佈線SLx中的任一個,電晶體56的源極和汲極中的另一個連接到液晶元件60的像素電極。
在液晶元件60中,根據被施加到像素電極與共用電極之間的電壓的值,包含在液晶層中的液晶分子的配向變化,且穿透率也變化。因此,在液晶元件60中,根據被施加到像素電極的影像信號的電位控制其穿透率,由此可以顯示灰階。並且,在像素部71所具有的多個像素55的每一個中,根據具有影像資訊的影像信號調整液晶元件60的灰階,由此可以在像素部71中顯示影像。
圖13B示出,在像素55中,作為控制影像信號向像素55的輸入的開關使用一個電晶體56的情況的例子。但是,也可以將用作一個開關的多個電晶體用於像素55。
在本發明的一個方式中,較佳的是將關態電流顯著小的電晶體56用作控制對像素55輸入影像信號的開關。在電晶體56的關態電流小時,能夠防止電荷藉由電晶體56洩漏。由此,能夠確實地保持供應到液晶元件60及電容元件57的影像信號的電位,從而防止在一個圖框期間內因電荷的洩漏而使液晶元件60的穿透率發生變化,由此,能夠提高所顯示的影像的品質。此外,在電晶體56的關態電流小的情況下,能夠防止電荷藉由電晶體56洩漏,由此在顯示靜態影像的期間中,也可以停止對驅動電路72及驅動電路73供應電源電位或信號。藉由採用上述結構,可以減少向像素部71寫入影像信號的次數,來減少半導體顯示裝置的功耗。
例如,在半導體膜中包括氧化物半導體的電 晶體中,關態電流顯著小,所以較佳的是將該電晶體用作電晶體56。
另外,在圖13B中,電晶體56也可以具有隔著半導體膜重疊的一對閘極電極。該一對閘極電極電連接。在本發明的一個方式中,藉由採用上述結構,可以增大電晶體56的通態電流,並且可以提高電晶體56的可靠性。
接著,圖13C示出像素55的其他一個例子。像素55包括:控制對像素55輸入影像信號的電晶體95;發光元件98;根據影像信號控制供應到發光元件98的電流值的電晶體96;用來保持影像信號的電位的電容元件97。
發光元件98的例子包括LED(Light Emitting Diode:發光二極體)或OLED(Organic Light Emitting Diode:有機發光二極體)等由電流或電壓控制亮度的元件。例如,OLED至少包括EL層、陽極及陰極。EL層由設置在陽極與陰極之間的單層或多層構成,這些層中至少包括含有發光物質的發光層。
另外,在EL層中,當陰極與陽極之間的電位差為發光元件98的臨界電壓以上時,電流被供應到發光元件98,由此可以得到電致發光。電致發光包括從單重激發態回到基態時的發光(螢光)以及從三重激發態回到基態時的發光(磷光)。
發光元件98的陽極和陰極中的一個的電位由 輸入到像素55的影像信號控制。陽極和陰極中,以根據影像信號控制其電位的一個電極為像素電極,以另一個電極為共用電極。規定的電位被供應到發光元件98的共用電極,發光元件98的亮度由像素電極與共用電極之間的電位差決定。因此,藉由根據影像信號的電位來控制發光元件98的亮度,從而發光元件98可以顯示灰階。並且,藉由根據具有影像資料的影像信號調整像素部所包含的多個像素55的每一個中的發光元件98的灰階,在像素部71中顯示影像。
接著,對像素55所包括的電晶體95、電晶體96、電容元件97、以及發光元件98的連接結構進行說明。
電晶體95的源極和汲極中的一個與佈線SL連接,而源極和汲極中的另一個與電晶體96的閘極連接。電晶體95的閘極與佈線GL連接。電晶體96的源極和汲極中的一個與電源線VL連接,而源極和汲極中的另一個與發光元件98連接。明確而言,電晶體96的源極和汲極中的另一個與發光元件98的陽極和陰極中的一個連接。規定的電位施加到發光元件98的陽極和陰極中的另一個。
在圖13C中,電晶體96也可以具有隔著半導體膜重疊的一對閘極電極。該一對閘極電極電連接。在本發明的一個方式中,藉由採用上述結構,可以增大電晶體96的通態電流,並且可以提高電晶體96的可靠性。
例如,在本說明書等中,顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件、作為包括發光元件的裝置的發光裝置可以使用各種各樣的方式或包括各種各樣的元件。作為顯示元件、顯示裝置、發光元件或發光裝置,例如包括EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、干涉測量調節(IMOD)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或使用碳奈米管的顯示元件等中的至少一個。除此以外,還可以包括對比度、亮度、反射率、透射率等因電作用或磁作用而產生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子,有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子,可以舉出場發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display:表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子,有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水、電子粉流體(在日 本註冊的商標)或電泳元件的顯示裝置的一個例子,有電子紙等。注意,當實現半透過型液晶顯示器或反射型液晶顯示器時,可以使像素電極的一部分或全部具有反射電極的功能。例如,可以使像素電極的一部分或全部包含鋁、銀等。此時,也可以將SRAM等記憶體電路設置在反射電極下。由此,可以進一步降低耗電量。
例如在本說明書等中,可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子,例如可以使用半導體基板(例如,單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子,有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等,可以舉出如下例子。例如可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者,作為一個例子,可以舉出丙烯酸樹脂等合成樹脂等。或者,作為一個例子,可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者,作為一個例子,可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。尤其是,藉由使用半導體基板、單晶基板或SOI基板等製造電晶體,可以製造特性、尺寸或形狀等的不均勻性小、電流能力高且尺寸小的電晶體。當利用上述電晶 體構成電路時,可以實現電路的低功耗化或電路的高集成化。
另外,作為基板也可以使用撓性基板,在該撓性基板上直接形成電晶體。或者,也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用,即在剝離層上製造半導體裝置的一部分或全部,然後將其從基板分離並轉置到其他基板上的情況。此時,也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外,作為上述剝離層,例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
換言之,也可以使用一個基板來形成電晶體,然後將電晶體轉置並配置到另一個基板上。作為電晶體被轉置的基板的一個例子,不僅可以使用上述可以形成電晶體的基板,還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板,可以形成特性良好的電晶體或功耗低的電晶體,可以製造不容易發生故障並具有耐熱性的裝置,可以實現輕量化或薄型化。
本實施方式可以與其他實施方式等的本說明書等所公開的結構適當地組合而實施。
實施方式4
〈像素的結構〉
下面,對像素55的結構實例進行說明,該像素55包括在作為圖13A所示的半導體顯示裝置70之一個例子的液晶顯示裝置中。圖14示出像素55的俯視圖的一個例子。另外,在圖14中,為了明確表示像素55的佈局,省略各種絕緣膜。此外,圖15示出使用具有圖14所示的像素55的元件基板形成的液晶顯示裝置的剖面圖。圖15所示的液晶顯示裝置中的包括基板31的元件基板相當於沿著圖14的虛線B1-B2的剖面圖。
圖14及圖15所示的像素55包括電晶體56和電容元件57。再者,圖15所示的像素55包括液晶元件60。
電晶體56在具有絕緣表面的基板31上包括:用作閘極電極的導電膜40;用作閘極絕緣膜且位於導電膜40上的絕緣膜22;在絕緣膜22上與導電膜40重疊的氧化物半導體膜41;以及與氧化物半導體膜41電連接且用作源極電極或汲極電極的導電膜43及導電膜44。導電膜40用作圖13B所示的佈線GL。另外,導電膜43用作圖13B所示的佈線SL。
此外,像素55在絕緣膜22上具有金屬氧化物膜42。金屬氧化物膜42是使可見光透過的導電膜。並且,在金屬氧化物膜42上設置有與金屬氧化物膜42電連接的導電膜61,該導電膜61具有對金屬氧化物膜42供 應規定的電位的佈線的功能。
作為絕緣膜22,可以使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜,並以單層或疊層形成。注意,在本說明書中,“氧氮化物”是指在其組成中氧含量多於氮含量的材料,而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。
另外,在圖15中,在氧化物半導體膜41、導電膜43和導電膜44上以及在金屬氧化物膜42和導電膜61上依次層疊有絕緣膜26及絕緣膜27。電晶體56也可以包括絕緣膜26及絕緣膜27作為其構成要素。另外,雖然圖15例示出依次層疊的絕緣膜26及絕緣膜27,但是也可以使用單層的絕緣膜或三層以上的絕緣膜的疊層代替絕緣膜26及絕緣膜27。
並且,絕緣膜26及絕緣膜27具有與金屬氧化物膜42重疊的開口部58。開口部58設置在與形成有氧化物半導體膜41、導電膜43及導電膜44的區域不同且重疊於金屬氧化物膜42的區域中。
另外,在圖15中,在絕緣膜26和絕緣膜27上以及在開口部58中的金屬氧化物膜42上依次層疊有氮化物絕緣膜28和絕緣膜29。
另外,藉由在絕緣膜22上形成氧化物半導體膜,且以與該氧化物半導體膜接觸的方式形成氮化物絕緣 膜28,可以提高上述氧化物半導體膜的導電性。並且,可以將導電性得到提高的氧化物半導體膜用作金屬氧化物膜42。氧化物半導體膜的導電性得到提高可以認為是因為如下緣故:在形成開口部58時,或者,在形成氮化物絕緣膜28時,在氧化物半導體膜中形成氧缺陷,從氮化物絕緣膜28擴散而來的氫與該氧缺陷鍵合,由此產生施體。明確而言,金屬氧化物膜42的電阻率典型地為1×10-3Ωcm以上且低於1×104Ωcm,較佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
金屬氧化物膜42的氫濃度較佳的是比氧化物半導體膜41高。在金屬氧化物膜42中,藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)得到的氫濃度為8×1019atoms/cm3以上,較佳為1×1020atoms/cm3以上,更佳為5×1020atoms/cm3以上。在氧化物半導體膜41中,藉由二次離子質譜分析法得到的氫濃度為低於5×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下,更進一步較佳為1×1016atoms/cm3以下。
作為氮化物絕緣膜28,例如可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。與氧化矽或氧化鋁等氧化物絕緣膜相比,使用上述材料的氮化物絕緣膜28可以防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜41中。
另外,在氮化物絕緣膜28及絕緣膜29中設置有與導電膜44重疊的開口部62。並且,在氮化物絕緣膜28及絕緣膜29上設置有使可見光透過且用作像素電極的導電膜45。導電膜45在開口部62中與導電膜44電連接。此外,導電膜45在開口部58中與金屬氧化物膜42重疊。導電膜45與金屬氧化物膜42隔著氮化物絕緣膜28及絕緣膜29相重疊的部分用作電容元件57。
在電容元件57中,用作一對電極的金屬氧化物膜42和導電膜45以及用作介電膜的氮化物絕緣膜28和絕緣膜29使可見光透過。因此,電容元件57使可見光透過,與電容元件對可見光的透光性低的像素相比,可以提高像素55的開口率。因此,可以在確保為了得到高影像品質所需要的電容值的同時,降低面板內的光損失而降低半導體裝置的耗電量。
另外,如上所述,不一定必須要設置絕緣膜29,但是藉由將使用相對介電常數比氮化物絕緣膜28低的絕緣物的絕緣膜29與氮化物絕緣膜28一起用作介電膜,可以將電容元件57的介電膜的介電常數設定為所希望的值,而不增大氮化物絕緣膜28的厚度。
在導電膜45上設置有配向膜52。
另外,以與基板31對置的方式設置有基板46。在基板46上設置有具有遮蔽可見光的功能的遮蔽膜47以及透過特定的波長範圍的可見光的彩色層48。在遮蔽膜47及彩色層48上設置有樹脂膜50,在樹脂膜50上 設置有用作共用電極的導電膜59。此外,在導電膜59上設置有配向膜51。
並且,在基板31與基板46之間,以夾在配向膜52與配向膜51之間的方式設置有包含液晶材料的液晶層53。液晶元件60包括導電膜45、導電膜59及液晶層53。
此外,在圖14及圖15中,雖然例示出作為液晶的驅動方法採用TN(Twisted Nematic:扭轉向列)模式的情況,但是也可以採用FFS(Fringe Field Switching:邊緣場切換)模式、STN(Super Twisted Nematic:超扭曲向列)模式、VA(Vertical Alignment:垂直配向)模式、MVA(Multi-domain Vertical Alignment:多域垂直配向)模式、IPS(In-Plane Switching:平面內切換)模式、OCB(Optically Compensated Birefringence:光學補償雙折射)模式、藍相模式、TBA(Transverse Bend Alignment:橫向彎曲配向)模式、VA-IPS模式、ECB(Electrically Controlled Birefringence:電控雙折射)模式、FLC(Ferroelectric Liquid Crystal:鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal:反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal:聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal:聚合物網路型液晶)模式、賓主模式、ASV(Advanced Super View:高級超視覺)模式等。
另外,在根據本發明的一個方式的液晶顯示裝置中,作為液晶層,例如可以使用被分類為熱致液晶或溶致液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為向列型液晶、層列型液晶、膽固醇型液晶或盤狀液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為鐵電液晶、反鐵電液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為主鏈型高分子液晶、側鏈型高分子液晶或複合型高分子液晶等的高分子液晶或者低分子液晶的液晶材料。或者,作為液晶層,例如可以使用被分類為高分子分散型液晶(PDLC)的液晶材料。
另外,也可以將不使用配向膜的呈現藍相的液晶用於液晶層。藍相是液晶相的一種,是指當使膽固醇型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內,所以添加手性試劑或紫外線硬化性樹脂來改善溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快,為1msec以下,並且其具有光學各向同性,所以不需要配向處理且視角依賴性小,因此是較佳的。
另外,雖然在圖15中例示出藉由利用濾色片顯示彩色影像的液晶顯示裝置,但是根據本發明的一個方式的液晶顯示裝置也可以具有藉由依次使發射不同顏色的多個光源點亮來顯示彩色影像的結構。
電晶體56的氧化物半導體膜41不侷限於由單膜的氧化物半導體膜構成,也可以由多個氧化物半導體 膜的疊層構成。圖16A例示出氧化物半導體膜41由三層的氧化物半導體膜的疊層構成的情況。明確而言,在圖16A所示的電晶體56中,作為氧化物半導體膜41,從絕緣膜22一側依次層疊有氧化物半導體膜41a至氧化物半導體膜41c。
並且,氧化物半導體膜41a及氧化物半導體膜41c是如下氧化物膜:包含構成氧化物半導體膜41b的金屬元素中的至少一種作為其構成要素,並且是其導帶底能量比氧化物半導體膜41b近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上,且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物膜。此外,氧化物半導體膜41b較佳的是至少包含銦,因為載子移動率得到提高。
另外,如圖16B所示,氧化物半導體膜41c也可以以在導電膜43及導電膜44上與絕緣膜22重疊的方式設置。
本實施方式可以與其他實施方式等的本說明書等所公開的結構適當地組合而實施。
實施方式5
〈半導體顯示裝置的俯視圖和剖面圖〉
下面,以液晶顯示裝置為例,參照圖17說明根據本發明的一個方式的半導體顯示裝置的外觀。圖17是利用密封材料4005黏合基板4001和基板4006而成的液晶顯 示裝置的俯視圖。此外,圖18相當於圖17的虛線C1-C2的剖面圖。
以圍繞設置在基板4001上的像素部4002和一對驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和驅動電路4004上設置有基板4006。因此,像素部4002和驅動電路4004由基板4001、密封材料4005和基板4006密封。
另外,在基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有驅動電路4003。
此外,設置在基板4001上的像素部4002和驅動電路4004包括多個電晶體。圖18例示出像素部4002所包括的電晶體4010。在電晶體4010上設置有由包括氮化物絕緣膜的各種絕緣膜構成的絕緣膜4020,電晶體4010在設置於絕緣膜4020中的開口部中與絕緣膜4020上的像素電極4021連接。
另外,在基板4006上設置有樹脂膜4059,在樹脂膜4059上設置有共用電極4060。另外,在基板4001與基板4006之間,以夾在像素電極4021與共用電極4060之間的方式設置有液晶層4028。液晶元件4023包括像素電極4021、共用電極4060及液晶層4028。
在液晶元件4023中,包含在液晶層4028中的液晶分子的配向根據供應到像素電極4021與共用電極4060之間的電壓的值而發生變化,使穿透率發生變化。因此,藉由根據輸入到像素電極4021的影像信號的電位 控制液晶元件4023的穿透率,液晶元件4023可以顯示灰階。
如圖18所示,在本發明的一個方式中,絕緣膜4020在面板邊緣被去除。另外,在被去除絕緣膜4020的區域中形成有導電膜4050。可以藉由對一個導電膜進行蝕刻來形成導電膜4050和用作電晶體4010的源極或汲極的導電膜。
並且,在基板4001與基板4006之間設置有分散具有導電性的導電粒子4061而成的樹脂膜4062。導電膜4050隔著導電粒子4061與共用電極4060電連接。換言之,在面板的邊緣,共用電極4060藉由導電粒子4061與導電膜4050電連接。樹脂膜4062可以使用熱固性樹脂或紫外線硬化性樹脂。另外,導電粒子4061例如可以使用由薄膜狀的金屬諸如Au、Ni、Co等覆蓋球狀的有機樹脂而成的粒子。
另外,雖然在圖18中未圖示配向膜,但是在像素電極4021、共用電極4060上設置配向膜的情況下,為了將共用電極4060、導電粒子4061與導電膜4050電連接,在與共用電極4060重疊的部分去除配向膜的一部分,在與導電膜4050重疊的部分去除配向膜的一部分即可。
另外,在根據本發明的一個方式的液晶顯示裝置中,既可以利用濾色片顯示彩色影像,又可以藉由依次使發射不同顏色的光的多個光源點亮來顯示彩色影像。
另外,來自驅動電路4003的影像信號或來自FPC4018的各種控制信號及電位藉由引線4030及引線4031被供應到驅動電路4004或像素部4002。
本實施方式可以與其他實施方式等的本說明書等所公開的結構適當地組合而實施。
實施方式6
在本實施方式中,對能夠用於上述實施方式所說明的電晶體的半導體層的氧化物半導體層進行說明。
用於電晶體的半導體層中的通道形成區域的氧化物半導體較佳的是至少包含銦(In)或鋅(Zn)。尤其較佳為包含In及Zn。此外,除了上述元素以外,較佳的是還包含使氧堅固地結合的穩定劑(stabilizer)。作為穩定劑,包含鎵(Ga)、錫(Sn)、鋯(Zr)、鉿(Hf)和鋁(Al)中的至少一種即可。
另外,作為其他穩定劑,也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)中的一種或多種。
例如,作為用於電晶體的半導體層的氧化物半導體,例如可以使用氧化銦、氧化錫、氧化鋅、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧 化物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
例如,可以使用其原子個數比為In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2或In:Ga:Zn=2:1:3的In-Ga-Zn類氧化物或具有與其類似的組成的氧化物。
當構成半導體層的氧化物半導體膜含有大量的氫時,該氫與氧化物半導體鍵合而使該氫的一部分成為施體,因此產生作為載子的電子。其結果是,導致電晶體的臨界電壓向負方向漂移。因此,較佳的是藉由在形成氧化物半導體膜之後進行脫水化處理(脫氫化處理),從氧化物半導體膜中去除氫或水分以使其儘量不包含雜質來實現高度純化。
另外,有時在對氧化物半導體膜進行脫水化處理(脫氫化處理)時,氧也同時減少。因此,較佳的是為了填補因脫水化處理(脫氫化處理)而增加的氧缺陷而進行將氧添加到氧化物半導體膜的處理。在本說明書等中,有時將對氧化物半導體膜供應氧的處理稱為加氧化處理,或者,有時將使氧化物半導體膜的氧含量超過化學計量組成的處理稱為過氧化處理。
如上所述,藉由進行脫水化處理(脫氫化處理)從氧化物半導體膜中去除氫或水分,並進行加氧化處理以填補氧缺陷,可以實現i型(本質)化的氧化物半導體膜或無限趨近於i型而實質上呈i型(本質)的氧化物半導體膜。注意,“實質上本質”是指:在氧化物半導體膜中,來自於施體的載子極少(近於零),載子密度為1×1017/cm3以下,1×1016/cm3以下,1×1015/cm3以下,1×1014/cm3以下,1×1013/cm3以下。
如此,具備i型或實質上呈i型的氧化物半導體膜的電晶體可以實現極為優良的關態電流特性。例如,可以將使用氧化物半導體膜的電晶體處於關閉狀態時的汲極電流在室溫(25℃左右)下設定為1×10-18A以下,較佳為1×10-21A以下,更佳為1×10-24A以下,或者,可以將汲極電流在85℃的溫度下設定為1×10-15A以下,較佳為1×10-18A以下,更佳為1×10-21A以下。注意,“電晶體處於關閉狀態”是指:在採用n通道電晶體的情況下,閘極電壓充分小於臨界電壓的狀態。明確而言,在閘極電 壓比臨界電壓小1V以上、2V以上或3V以上時,電晶體成為關閉狀態。
下面,對氧化物半導體膜的結構進行說明。
氧化物半導體膜可以分為非單晶氧化物半導體膜和單晶氧化物半導體膜。或者,氧化物半導體例如可以分為結晶氧化物半導體和非晶氧化物半導體。
作為非單晶氧化物半導體可以舉出CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體等。作為結晶氧化物半導體,可以舉出單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。
首先,對CAAC-OS膜進行說明。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
藉由利用穿透式電子顯微鏡(TEM:Transmission Electron Microscope)觀察CAAC-OS膜的明視野像及繞射圖案的複合分析影像(也稱為高解析度TEM影像),可以確認到多個結晶部。另一方面,在高解析度TEM影像中,觀察不到結晶部與結晶部之間的明確的邊界,即晶界(grain boundary)。因此,在CAAC-OS膜中,不容易發生起因於晶界的電子移動率的降低。
當從大致平行於樣本面的方向觀察的CAAC-OS膜的高解析度剖面TEM影像時,可以確認到在結晶部 中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀,並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,當從大致垂直於樣本面的方向觀察CAAC-OS膜的高解析度平面TEM影像時,可以確認到在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,在繞射角(2θ)為31°附近有時出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS膜的結晶具有c軸配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2θ為31°附近的峰值之外,有時還在2θ為36°附近也觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是,在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是,某一種元素如矽等與 氧的鍵合力比構成氧化物半導體膜的金屬元素與氧的鍵合力強,該元素會奪取氧化物半導體膜中的氧,從而打亂氧化物半導體膜的原子排列,導致結晶性下降。另外,由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大,所以若包含在氧化物半導體膜內,則會打亂氧化物半導體膜的原子排列,導致結晶性下降。注意,包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外,CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如,氧化物半導體膜中的氧缺損有時成為載子陷阱,或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損量少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少,所以可以降低載子密度。因此,使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此,使用該氧化物半導體膜的電晶體的電特性變動小,於是成為高可靠性電晶體。此外,被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要較長時間,有時像固定電荷那樣動作。因此,使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外,在使用CAAC-OS膜的電晶體中,由於 照射可見光或紫外光而引起的電特性的變動小。
接下來,說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部及觀察不到明確的結晶部的區域。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下,或1nm以上且10nm以下。尤其是,將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc:nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor:奈米晶氧化物半導體)膜。另外,例如在nc-OS膜的高解析度TEM影像中,有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域,特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此,在膜整體上觀察不到配向性。所以,有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如,在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時,檢測不出表示結晶面的峰值。此外,在對nc-OS膜進行使用其束徑比結晶部大(例如,50nm以上)的電子射線的電子繞射(也稱為選區域電子繞射)時,觀察到類似光暈圖案的繞射圖案。另一方面,在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時,觀察到斑點。另外,在 nc-OS膜的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,在nc-OS膜的奈米束電子繞射圖案中,有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此,nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以,nc-OS膜的缺陷態密度比CAAC-OS膜高。
接著,對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形態的氧化物半導體膜。
在使用高解析度TEM觀察的非晶氧化物半導體膜的影像中,觀察不到結晶部。
利用XRD裝置對非晶氧化物半導體膜進行結構分析。當利用out-of-plane法分析時,檢測不到表示結晶面的峰值。另外,在非晶氧化物半導體膜的電子繞射圖案中,觀察到光暈圖案。另外,在非晶氧化物半導體膜的奈米束電子繞射圖案中,觀察不到斑點,而觀察到光暈圖案。
此外,氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物理特性的結構。將具有這種結構的氧化物半導體膜特別稱為amorphous-like氧化 物半導體(a-like OS:amorphous-like Oxide Semiconductor)膜。
在使用高解析度TEM觀察的a-like OS膜的影像中,有時觀察到空洞(也稱為空隙)。此外,在使用高解析度TEM觀察的a-like OS膜的影像中,有明確地確認到結晶部的區域及確認不到結晶部的區域。a-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化,由此觀察到結晶部的生長。另一方面,在良好的nc-OS膜中,幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
此外,a-like OS膜及nc-OS膜的結晶部的大小的測量可以使用高解析度TEM影像進行。例如,InGaZnO4的結晶具有層狀結構,在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4的結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此,這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等,從結晶結構分析求出其值,即0.29nm。因此,著眼於高解析度TEM影像的晶格條紋,在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域,每個晶格條紋對應於InGaZnO4的結晶的a-b面。
另外,氧化物半導體膜的密度有時根據結構而不同。例如,當已知某個氧化物半導體膜的組成時,藉由以與該組成相同的組成中的單晶氧化物半導體膜的密度 與其進行比較,可以估計該氧化物半導體膜的結構。例如,相對於單晶氧化物半導體膜的密度,a-like OS膜的密度為78.6%以上且小於92.3%。例如,相對於單晶氧化物半導體膜的密度,nc-OS膜的密度和CAAC-OS膜的密度都為92.3%以上且小於100%。注意,難以形成其密度相對於單晶氧化物半導體膜的密度小於78%的氧化物半導體膜。
使用具體例子對上述內容進行說明。例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體膜中,具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體膜中,a-like OS膜的密度為5.0g/cm3以上且小於5.9g/cm3。另外,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體膜中,nc-OS膜的密度和CAAC-OS膜的密度為5.9g/cm3以上且小於6.3g/cm3
注意,有時不存在相同組成的單晶。此時,藉由以任意比例組合不同組成的單晶,可以算出相當於所希望的組成的單晶氧化物半導體的密度。根據不同組成的單晶氧化物半導體的組合比例,使用加權平均計算所希望的組成的單晶氧化物半導體的密度即可。注意,較佳的是儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
注意,氧化物半導體膜例如可以是包括非晶氧化物半導體膜、a-like OS膜、微晶氧化物半導體膜和 CAAC-OS膜中的兩種以上的疊層膜。
在本說明書中,“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此,也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外,“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此,也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中,六方晶系包括三方晶系和菱方晶系。
本實施方式可以與其他實施方式等的本說明書等所公開的結構適當地組合而實施。
實施方式7
〈使用半導體裝置的電子裝置的結構實例〉
根據本發明的一個方式的半導體裝置可以用於顯示裝置、個人電腦、具備儲存介質的影像再現裝置(典型地是,能夠再現如DVD(Digital Versatile Disc:數位影音光碟)等儲存介質並具有能夠顯示其影像的顯示器的裝置)。除此之外,作為能夠使用本發明的一個方式的半導體裝置的電子裝置,可以舉出行動電話、包括可攜式遊戲機在內的各種遊戲機、個人數位助理、電子書閱讀器、攝影機、數位相機等相機、護目鏡型顯示器(頭戴式顯示 器)、導航系統、音頻再生裝置(車載音響、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動販賣機等。在圖19A至圖19F中示出這些電子裝置的具體例子。
圖19A是一種可攜式遊戲機,該可攜式遊戲機包括外殼5001、外殼5002、顯示部5003、顯示部5004、麥克風5005、揚聲器5006、操作鍵5007以及觸控筆5008等。可以將根據本發明的一個方式的半導體裝置用於顯示部5003、顯示部5004或其他積體電路。注意,雖然圖19A所示的可攜式遊戲機包括兩個顯示部5003和顯示部5004,但是可攜式遊戲機所包括的顯示部的個數不限於兩個。
圖19B是個人數位助理,該個人數位助理包括第一外殼5601、第二外殼5602、第一顯示部5603、第二顯示部5604、連接部5605以及操作鍵5606等。第一顯示部5603設置在第一外殼5601中,第二顯示部5604設置在第二外殼5602中。並且,第一外殼5601與第二外殼5602藉由連接部5605連接,第一外殼5601與第二外殼5602之間的角度可以藉由連接部5605改變。第一顯示部5603中的影像也可以根據在連接部5605處的第一外殼5601和第二外殼5602之間的角度切換。可以將根據本發明的一個方式的半導體置用於第一顯示部5603、第二顯示部5604或其他積體電路。
圖19C是筆記本式個人電腦,該筆記本式個 人電腦包括外殼5401、顯示部5402、鍵盤5403以及指向裝置5404等。可以將根據本發明的一個方式的半導體裝置用於顯示部5402或其他積體電路。
圖19D是手錶,該手錶包括外殼5201、顯示部5202、操作按鈕5203和手錶帶5204等。可以將根據本發明的一個方式的半導體裝置用於顯示部5202或其他積體電路。
圖19E是攝影機,該攝影機包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805以及連接部5806等。操作鍵5804及透鏡5805設置在第一外殼5801中,顯示部5803設置在第二外殼5802中。並且,第一外殼5801與第二外殼5802藉由連接部5806連接,第一外殼5801與第二外殼5802之間的角度可以藉由連接部5806改變。顯示部5803的影像也可以根據在連接部5806處的第一外殼5801和第二外殼5802之間的角度切換。可以將根據本發明的一個方式的半導體裝置用於顯示部5803或其他積體電路。
圖19F是行動電話,在外殼5901中設置有顯示部5902、麥克風5907、揚聲器5904、攝像頭5903、外部連接部5906以及操作用的按鈕5905。可以將根據本發明的一個方式的半導體裝置用於顯示部5902或其他積體電路。另外,在將根據本發明的一個方式的半導體裝置形成在具有撓性的基板上時,可以將該半導體裝置應用於具有如圖19F所示的具有曲面的顯示部5902中。
另外,在一個實施方式中描述的內容(也可以是其一部分的內容)可以應用於、組合於或者替換成在該實施方式中描述的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施方式中描述的內容(也可以是其一部分的內容)。
注意,在實施方式中描述的內容是指在各實施方式中利用各種圖式說明的內容或在說明書的文章中所記載的內容。
另外,藉由將在一個實施方式中示出的圖式(也可以是其一部分)與該圖式的其他部分、在該實施方式中示出的其他圖式(也可以是其一部分)和/或在一個或多個其他實施方式中示出的圖式(也可以是其一部分)組合,可以構成更多圖式。
另外,可以構成不包括說明書中的圖式或文章所未規定的內容的發明的一個方式。另外,當有某一個值的數值範圍的記載(上限值和下限值等)時,藉由任意縮小該範圍或者去除該範圍的一部分,可以構成去除該範圍的一部分的發明的一個方式。由此,例如,可以規定習知技術不包括在本發明的一個方式的技術範圍內。
作為具體例子,在記載有包括第一至第五電晶體的電路的電路圖。在該情況下,可以將該電路不包括第六電晶體的情況規定為發明。也可以將該電路不包括電容元件的情況規定為發明。再者,可以將該電路不包括具有特定連接結構的第六電晶體的情況規定為發明。還可以 將該電路不包括具有特定連接結構的電容元件的情況規定為發明。例如,可以將不包括其閘極與第三電晶體的閘極連接的第六電晶體的情況規定為發明。例如,可以將不包括其第一電極與第三電晶體的閘極連接的電容元件的情況規定為發明。
作為其他具體例子,在關於某一個值,例如記載有“某一個電壓較佳為3V以上且10V以下”。在該情況下,例如,可以將不包括該電壓為-2V以上且1V以下的情況規定為發明的一個方式。例如,可以將不包括該電壓為13V以上的情況規定為發明的一個方式。例如,可以將該電壓為5V以上且8V以下的情況規定為發明。例如,可以將該電壓大約為9V的情況規定為發明。例如,可以將該電壓為3V以上且10V以下但不是9V的情況規定為發明。注意,即使記載有“某一個值較佳為某個範圍”、“某一個值最好滿足某個條件”,也不侷限於該記載。換而言之,“較佳”、“最好”等的記載並不一定規定該值。
作為其他具體例子,在關於某一個值,例如記載有“某一個電壓較佳為10V”。在該情況下,例如,可以將不包括該電壓為-2V以上且1V以下的情況規定為發明的一個方式。例如,可以將不包括該電壓為13V以上的情況規定為發明的一個方式。
作為其他具體例子,在關於某一個物質的性質,例如記載有“某一個膜為絕緣膜”。在該情況下,例 如,可以將不包括該絕緣膜為有機絕緣膜的情況規定為發明的一個方式。例如,可以將不包括該絕緣膜為無機絕緣膜的情況規定為發明的一個方式。例如,可以將不包括該膜為導電膜的情況規定為發明的一個方式。例如,可以將不包括該膜為半導體膜的情況規定為發明的一個方式。
作為其他具體例子,在關於某一個層疊結構,例如記載有“在A膜與B膜之間設置有某一個膜”。在該情況下,例如,可以將不包括該膜為四層以上的疊層膜的情況規定為發明。例如,可以將不包括在A膜與該膜之間設置有導電膜的情況規定為發明。
另外,在本說明書等中,即使未指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接目標,所屬技術領域的普通技術人員有時也能夠構成發明的一個方式。就是說,可以說,即使未指定連接目標,發明的一個方式也是明確的。而且,當指定了連接目標的內容記載於本說明書等中時,有時可以判斷未指定連接目標的發明的一個方式記載於本說明書等中。尤其是在考慮端子連接目標有多個的情況下,該端子的連接目標不必限定在指定的部分。因此,有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的一部分的端子的連接目標,能夠構成發明的一個方式。
另外,在本說明書等中,只要至少指定某一個電路的連接目標,所屬技術領域的普通技術人員就有時 可以指定發明。或者,只要至少指定某一個電路的功能,所屬技術領域的普通技術人員就有時可以指定發明。就是說,可以說,只要指定功能,發明的一個方式就是明確的。另外,有時可以判斷指定了功能的發明的一個方式記載於本說明書等中。因此,即使未指定某一個電路的功能,只要指定連接目標,就算是所公開的發明的一個方式,而可以構成發明的一個方式。另外,即使未指定某一個電路的連接目標,只要指定其功能,就算是所公開的發明的一個方式,而可以構成發明的一個方式。
注意,在本說明書等中,可以在某一個實施方式中示出的圖式或者文章中取出其一部分而構成發明的一個方式。從而,在記載有說明某一部分的圖式或者文章的情況下,取出圖式或者文章的一部分的內容也算是所公開的發明的一個方式,所以能夠構成發明的一個方式。並且,可以說該發明的一個方式是明確的。因此,例如,可以在記載有主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、零件、裝置、工作方法、製造方法等中的一個或多個的圖式或者文章中,可以取出其一部分而構成發明的一個方式。例如,可以從由N個(N是整數)電路元件(電晶體、電容元件等)構成的電路圖中取出M個(M是整數,M<N)電路元件(電晶體、電容元件等)來構成發明的一個方式。作為其他例子,可以從由N個(N是整數)層構成的剖面圖中取出M個(M 是整數,M<N)層來構成發明的一個方式。再者,作為其他例子,可以從由N個(N是整數)要素構成的流程圖中取出M個(M是整數,M<N)要素來構成發明的一個方式。作為其他的例子,當從“A包括B、C、D、E或F”的記載中任意抽出一部分的要素時,可以構成“A包括B和E”、“A包括E和F”、“A包括C、E和F”或者“A包括B、C、D和E”等的發明的一個方式。
在本說明書等中,在某一個實施方式中示出的圖式或文章示出至少一個具體例子的情況下,所屬技術領域的普通技術人員可以很容易地理解一個事實就是由上述具體例子導出該具體例子的上位概念。從而,在某一個實施方式中示出的圖式或文章示出至少一個具體例子的情況下,該具體例子的上位概念也是所公開的發明的一個方式,可以構成發明的一個方式。並且,可以說該發明的一個方式是明確的。
另外,在本說明書等中,至少示於圖式中的內容(也可以是其一部分)是所公開的發明的一個方式,而可以構成發明的一個方式。因此,即使在文章中沒有某一個內容的描述,如果該內容示於圖式中,就可以說該內容是所公開的發明的一個方式,而可以構成發明的一個方式。同樣地,取出圖式的一部分的圖式也是所公開的發明的一個方式,而可以構成發明的一個方式。並且,可以說該發明的一個方式是明確的。
101:電晶體
102:電晶體
103:電晶體
104:電晶體
111:佈線
112:佈線
113:佈線

Claims (3)

  1. 一種半導體裝置,具有包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體及第七電晶體的時序電路;
    該第一電晶體的源極或汲極的一者,與該第二電晶體的源極或汲極的一者及第一佈線電連接;
    該第三電晶體的源極或汲極的一者,與該第四電晶體的源極或汲極的一者電連接;
    該第五電晶體的源極或汲極的一者,與該第一電晶體的閘極連接;
    該第六電晶體的源極或汲極的一者,與該第七電晶體的源極或汲極的一者電連接;
    該第一電晶體的源極或汲極的另一者,與第二佈線電連接;
    該第二電晶體的源極或汲極的另一者,與第三佈線電連接;
    該第三電晶體的源極或汲極的另一者,與該第一電晶體的閘極電連接;
    該第四電晶體的源極或汲極的另一者,與第四佈線電連接;
    該第六電晶體的源極或汲極的另一者,與第五佈線電連接;
    該第七電晶體的源極或汲極的另一者,與第六佈線電連接;
    該第二電晶體的閘極,與該第四電晶體的閘極、該第六電晶體的源極或汲極的一者及該第七電晶體的源極或汲極的一者電連接;
    該第三電晶體的閘極,與該第二佈線電連接;
    該第五電晶體的閘極,與該第五佈線電連接;
    該第七電晶體的閘極,與該第一電晶體的閘極電連接;
    該第一佈線為輸出輸出信號的佈線;
    於該第二佈線輸入第一時鐘信號;
    於該第四佈線輸入電源電壓;
    於該第六佈線,輸入該時序電路的前段的時序電路的輸出信號。
  2. 如請求項1的半導體裝置,其中,
    該第五電晶體的源極或汲極的另一者,與該第六佈線電連接;
    該第六電晶體的閘極,與該第五佈線電連接;
    於該第五佈線,輸入第二時鐘信號。
  3. 如請求項1的半導體裝置,其中,
    該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體及該第七電晶體為相同導電型。
TW110114661A 2014-02-21 2015-01-20 半導體裝置及電子裝置 TWI770954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-031501 2014-02-21
JP2014031501 2014-02-21

Publications (2)

Publication Number Publication Date
TW202147278A TW202147278A (zh) 2021-12-16
TWI770954B true TWI770954B (zh) 2022-07-11

Family

ID=53882986

Family Applications (5)

Application Number Title Priority Date Filing Date
TW110114661A TWI770954B (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置
TW111123142A TW202307813A (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置
TW109114539A TWI727778B (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置
TW107147377A TWI693606B (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置
TW104101812A TWI654613B (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW111123142A TW202307813A (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置
TW109114539A TWI727778B (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置
TW107147377A TWI693606B (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置
TW104101812A TWI654613B (zh) 2014-02-21 2015-01-20 半導體裝置及電子裝置

Country Status (5)

Country Link
US (3) US9653490B2 (zh)
JP (7) JP6966832B2 (zh)
KR (3) KR102315248B1 (zh)
CN (2) CN110136661B (zh)
TW (5) TWI770954B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587306B (zh) 2011-05-13 2017-06-11 半導體能源研究所股份有限公司 半導體裝置
TWI770954B (zh) 2014-02-21 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
KR102084378B1 (ko) 2015-10-23 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102607697B1 (ko) * 2017-02-07 2023-11-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20180277232A1 (en) * 2017-03-27 2018-09-27 Int Tech Co., Ltd. Shift register
JP2018187188A (ja) * 2017-05-10 2018-11-29 株式会社三洋物産 遊技機
JP2019049652A (ja) * 2017-09-11 2019-03-28 シャープ株式会社 表示装置
DE112018005219T5 (de) 2017-11-02 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
CN108877721B (zh) * 2018-07-26 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
DE112020003300T5 (de) 2019-07-11 2022-08-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100277206A1 (en) * 2009-04-30 2010-11-04 Samsung Electronics Co., Ltd. Gate drive circuit and method of driving the same
TW201214386A (en) * 2006-09-29 2012-04-01 Semiconductor Energy Lab Semiconductor device
US20120328070A1 (en) * 2009-12-11 2012-12-27 Au Optronics Corp. Shift register circuit
TW201312572A (zh) * 2011-09-02 2013-03-16 Au Optronics Corp 移位暫存器電路
TW201342337A (zh) * 2012-04-06 2013-10-16 Innocom Tech Shenzhen Co Ltd 影像顯示系統與雙向移位暫存器電路
US20140023173A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02264477A (ja) * 1989-04-05 1990-10-29 Mitsubishi Electric Corp 半導体集積回路装置
JPH05206840A (ja) * 1992-01-08 1993-08-13 Nec Corp 半導体集積回路
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100430099B1 (ko) 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP3809750B2 (ja) 1999-12-02 2006-08-16 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP2002074950A (ja) * 2000-08-29 2002-03-15 Toshiba Corp 半導体集積回路
KR100797522B1 (ko) 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR20040097503A (ko) * 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
US7486269B2 (en) 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR101030528B1 (ko) * 2004-05-27 2011-04-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 사용한 액정표시장치
US8605027B2 (en) * 2004-06-30 2013-12-10 Samsung Display Co., Ltd. Shift register, display device having the same and method of driving the same
KR101034780B1 (ko) * 2004-06-30 2011-05-17 삼성전자주식회사 시프트 레지스터와, 이를 갖는 표시 장치 및 시프트레지스터 구동방법
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007259112A (ja) 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd 高周波スイッチ回路および半導体装置
JP4968671B2 (ja) 2006-11-27 2012-07-04 Nltテクノロジー株式会社 半導体回路、走査回路、及びそれを用いた表示装置
TWI340947B (en) * 2006-12-29 2011-04-21 Chimei Innolux Corp Shift register and liquid crystal display
JP5090008B2 (ja) 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
CN101785065B (zh) 2007-09-12 2013-05-15 夏普株式会社 移位寄存器
KR101472513B1 (ko) 2008-07-08 2014-12-16 삼성디스플레이 주식회사 게이트 드라이버 및 이를 갖는 표시장치
WO2010038820A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI407443B (zh) * 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
US8319528B2 (en) 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TW201039325A (en) 2009-04-23 2010-11-01 Novatek Microelectronics Corp Shift register apparatus
TWI404036B (zh) 2009-06-04 2013-08-01 Au Optronics Corp 液晶顯示器
TWI410944B (zh) 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器
TWI421881B (zh) 2009-08-21 2014-01-01 Au Optronics Corp 移位暫存器
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8098792B2 (en) 2009-12-30 2012-01-17 Au Optronics Corp. Shift register circuit
KR20230145240A (ko) 2010-02-18 2023-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI421827B (zh) * 2010-03-19 2014-01-01 Au Optronics Corp 移位暫存器
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
JP5206840B2 (ja) 2010-06-14 2013-06-12 日立化成株式会社 回路接続用接着フィルム、これを用いた回路接続構造体及び回路部材の接続方法
TWI419468B (zh) 2010-12-30 2013-12-11 Au Optronics Corp 移位暫存器電路
JP2012169344A (ja) * 2011-02-10 2012-09-06 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
TWI493557B (zh) 2011-04-28 2015-07-21 Au Optronics Corp 移位暫存器電路
TWI587306B (zh) 2011-05-13 2017-06-11 半導體能源研究所股份有限公司 半導體裝置
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101917765B1 (ko) 2012-02-13 2018-11-14 삼성디스플레이 주식회사 표시장치를 위한 주사 구동 장치 및 그 구동 방법
US9036766B2 (en) 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101992889B1 (ko) * 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101962432B1 (ko) 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
TWI770954B (zh) 2014-02-21 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214386A (en) * 2006-09-29 2012-04-01 Semiconductor Energy Lab Semiconductor device
US20100277206A1 (en) * 2009-04-30 2010-11-04 Samsung Electronics Co., Ltd. Gate drive circuit and method of driving the same
US20120328070A1 (en) * 2009-12-11 2012-12-27 Au Optronics Corp. Shift register circuit
TW201312572A (zh) * 2011-09-02 2013-03-16 Au Optronics Corp 移位暫存器電路
TW201342337A (zh) * 2012-04-06 2013-10-16 Innocom Tech Shenzhen Co Ltd 影像顯示系統與雙向移位暫存器電路
US20140023173A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device

Also Published As

Publication number Publication date
US11776969B2 (en) 2023-10-03
TW202042243A (zh) 2020-11-16
JP6959473B1 (ja) 2021-11-02
JP7204866B2 (ja) 2023-01-16
JP6966832B2 (ja) 2021-11-17
JP2022008942A (ja) 2022-01-14
CN110136661B (zh) 2021-07-27
KR20210127904A (ko) 2021-10-25
CN110136661A (zh) 2019-08-16
TW202147278A (zh) 2021-12-16
KR20150099426A (ko) 2015-08-31
TW201533745A (zh) 2015-09-01
JP2022033136A (ja) 2022-02-28
JP2022008324A (ja) 2022-01-13
JP6989727B1 (ja) 2022-01-05
TWI727778B (zh) 2021-05-11
US20170243892A1 (en) 2017-08-24
JP7394954B2 (ja) 2023-12-08
KR20230026382A (ko) 2023-02-24
CN104867464A (zh) 2015-08-26
JP2024022616A (ja) 2024-02-16
JP2015173438A (ja) 2015-10-01
TW202307813A (zh) 2023-02-16
JP2020144968A (ja) 2020-09-10
KR102502263B1 (ko) 2023-02-23
KR102315248B1 (ko) 2021-10-20
US9653490B2 (en) 2017-05-16
US10453866B2 (en) 2019-10-22
TWI654613B (zh) 2019-03-21
US20200119051A1 (en) 2020-04-16
TW201928980A (zh) 2019-07-16
US20150243678A1 (en) 2015-08-27
JP2023058483A (ja) 2023-04-25
TWI693606B (zh) 2020-05-11
CN104867464B (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
JP7204866B2 (ja) 半導体装置
KR102428371B1 (ko) 반도체 장치
JP6840809B2 (ja) 半導体装置