JP3809750B2 - シフトレジスタ及び電子装置 - Google Patents
シフトレジスタ及び電子装置 Download PDFInfo
- Publication number
- JP3809750B2 JP3809750B2 JP34288599A JP34288599A JP3809750B2 JP 3809750 B2 JP3809750 B2 JP 3809750B2 JP 34288599 A JP34288599 A JP 34288599A JP 34288599 A JP34288599 A JP 34288599A JP 3809750 B2 JP3809750 B2 JP 3809750B2
- Authority
- JP
- Japan
- Prior art keywords
- current path
- transistor
- signal
- supplied
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シフトレジスタ、及びこのシフトレジスタをドライバとして適用した撮像装置、表示装置などの電子装置に関する。
【０００２】
【従来の技術】
マトリクス状に画素が配置された撮像素子や表示素子を線順次で選択して走査するためのドライバには、前段からの出力信号を後段に順次シフトしていくシフトレジスタが広く用いられている。従来、このようなシフトレジスタの中には、前段からの出力信号が後段にシフトしていく度に減衰してしまうものがあった。
【０００３】
特に近年における撮像素子や表示素子の高精細化の要請により、このようなシフトレジスタの段数も多くしていく必要が生じている。段数が増えることとなると、後ろの方の段での信号の減衰が激しくなってしまうという問題が生じる。このため、従来、このようなシフトレジスタには、各段からの出力信号を所定レベルまで増幅するバッファを設けるのが通常であった。が、バッファを設けることによって、シフトレジスタが大型化してしまうという問題があった。
【０００４】
ところで、このようなシフトレジスタで出力信号を順次シフトさせるために、電界効果トランジスタの電極に外部から制御信号を供給していくものがある。この場合、制御信号の供給により内部に電荷を蓄積させてトランジスタをオン／オフさせることにより、出力信号を順次シフトさせていっている。しかしながら、蓄積された電荷の放出が十分に行えないと、これが原因で誤動作を生じる場合がある。
【０００５】
【発明が解決しようとする課題】
本発明は、出力信号のレベルを減衰させることなく後段にシフトしていくことが可能なシフトレジスタ、及びこのシフトレジスタを適用した電子装置を提供することを目的とする。
【０００６】
本発明は、また、電荷の放出不足に起因する誤動作を防ぐことが可能なシフトレジスタ、及びこのシフトレジスタを適用した電子装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかるフトレジスタは、
複数の段からなるシフトレジスタであって、前記シフトレジスタの各段は、
外部から制御端子に供給される第１または第２の信号によってオンし、隣接する一方の段から電流路の一端に供給された所定レベルの信号を電流路の他端に出力する第１のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、負荷を介して電流路の一端に供給される信号を電流路の他端から放出する第２のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、外部から電流路の一端に供給される第３または第４の信号を出力信号として電流路の他端から出力する第３のトランジスタと、
前記第２のトランジスタがオフしているときに負荷を介して制御端子に供給される信号によってオンし、外部から電流路の一端に供給される信号を出力信号として電流路の他端から出力する第４のトランジスタと、
制御端子が前記負荷と前記第２のトランジスタの間に接続され、前記第２のトランジスタがオフしているときにオンし、前記容量に蓄積された電荷を電流路の他端から放出する第５のトランジスタとを備え、
前記負荷は、
制御端子と電流路の一端とに外部からの信号が供給され、供給された信号を電流路の他端に出力する第６のトランジスタと、
電流路の一端に前記外部からの信号が供給されると共に、制御端子に前記第６のトランジスタの電流路の他端から出力された信号が供給され、制御端子に供給された信号によってオンすることにより、電流路の一端に供給された信号を電流路の他端から出力して、前記第２のトランジスタの電流路の一端に供給する第７のトランジスタとを備えている
ことを特徴とする。
【０００８】
ここで、シフトレジスタの１番最初の段には、隣接する段の片方がない。この場合、第１のトランジスタの電流路の一端から供給される所定レベルの信号は、例えば、外部の制御装置などから供給されるこれに相当する信号で代用することができる。
【０００９】
上記第１の観点にかかるシフトレジスタでは、各段からの出力信号のレベルは、第３、第４のトランジスタがそれぞれオンしているときに外部から供給される信号のレベルにほぼ等しいものとすることができる。このため、出力信号のレベルを減衰させることなく、順次シフトしていくことが可能となる。
【００１０】
また、各段において第２のトランジスタがオフしているとき、すなわち当該段の出力信号のレベルを第３、第４の信号のレベルとするための動作を行わないときには、第５のトランジスタがオンしている。これにより、第１、第２の信号または第３、第４の信号の影響によって容量に若干の電荷が蓄積されても、これを放出させることができる。このため、本来容量Ａに蓄積されるべきでない電荷によって第２、第３のトランジスタがオンしてしまい、誤動作するということが起こらない。
【００１１】
上記第１の観点にかかるシフトレジスタは、前記第１のトランジスタの電流路の他端と前記容量との間に設けられ、前記容量の電圧を分圧させて、前記第１のトランジスタの電流路の両端にかかるようにする第１の分圧素子をさらに備えるものとすることができる。
【００１２】
上記第１の観点にかかるシフトレジスタは、前記第５のトランジスタの電流路の一端と前記容量との間に設けられ、前記容量の電圧を分圧させて、前記第５のトランジスタの電流路の両端にかかるようにする第２の分圧素子をさらに備えるものとすることもできる。
【００１４】
上記第１の観点にかかるシフトレジスタにおいて、奇数番目の段には、第３、第４の信号のうちの第３の信号が外部から供給され、偶数番目の段には、第３、第４の信号のうちの第４の信号が外部から供給されるものとすることができる。この場合、第３、第４の信号はそれぞれ、前記シフトレジスタの出力信号をシフトしていくタイムスロットのうちの所定期間、タイムスロット毎に交互に駆動レベルとなるものとすることができる。
【００１５】
この場合において、前記第１、第２の信号は、それぞれ前記第３、第４の信号が駆動レベルとなっている間の一定期間オンレベルとすることができる。
【００１６】
上記第１の観点にかかるシフトレジスタにおいて、前記複数の段のそれぞれを構成する各トランジスタは、同一のチャネル型の電界効果トランジスタであることを好適とする。
【００１８】
上記目的を達成するため、本発明の第２の観点にかかる電子装置は、
複数の段からなり、出力信号をシフトさせることによって所定レベルの信号を各段から順次出力するドライバと、複数の画素によって構成され、前記ドライバの各段から出力された出力信号によって駆動される駆動素子とを備え、
前記ドライバの各段は、
外部から制御端子に供給される第１または第２の信号によってオンし、隣接する一方の段から電流路の一端に供給された所定レベルの信号を電流路の他端に出力する第１のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、負荷を介して電流路の一端に供給される信号を電流路の他端から放出する第２のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、外部から電流路の一端に供給される第３または第４の信号を出力信号として電流路の他端から出力する第３のトランジスタと、
前記第２のトランジスタがオフしているときに負荷を介して制御端子に供給される信号によってオンし、外部から電流路の一端に供給される信号を出力信号として電流路の他端から出力する第４のトランジスタと、
制御端子が前記負荷と前記第２のトランジスタの間に接続され、前記第２のトランジスタがオフしているときにオンし、前記容量に蓄積された電荷を電流路の他端から放出する第５のトランジスタとを備え、
前記負荷は、
制御端子と電流路の一端とに外部からの信号が供給され、供給された信号を電流路の他端に出力する第６のトランジスタと、
電流路の一端に前記外部からの信号が供給されると共に、制御端子に前記第６のトランジスタの電流路の他端から出力された信号が供給され、制御端子に供給された信号によってオンすることにより、電流路の一端に供給された信号を電流路の他端から出力して、前記第２のトランジスタの電流路の一端に供給する第７のトランジスタとを備えている
ことを特徴とする。
【００１９】
上記電子装置において、前記駆動素子は、例えば、撮像素子とすることができる。
【００２０】
この場合において、前記撮像素子は、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ接続されたドレイン電極及びソース電極と、第１ゲート絶縁膜を介して前記半導体層の一方側に設けられた第１ゲート電極と、第２ゲート絶縁膜を介して前記半導体層の他方側に設けられた第２ゲート電極とを、画素毎に備えるものとしてもよい。そして、
前記ドライバは、出力信号を第１のゲート電極に出力する第１のドライバと、出力信号を第２のゲート電極に出力する第２のドライバとを含むものとすることができる。
【００２１】
ここで、撮像素子の各画素の構成から第１ゲート電極または第２ゲート電極を除いた構造のものを、ドライバを構成する各トランジスタとして適用することが可能となる。このため、撮像素子を形成した基板と同一の基板上に、同一のプロセスにおいて、ドライバを形成することが可能となる。
【００２２】
上記電子装置において、前記駆動素子は、また、表示素子とすることもできる。
【００２３】
この場合において、前記表示素子は、制御端子に前記ドライバの各段のいずれかの出力信号が供給され、電流路の一端に外部から画像データが供給される画素トランジスタを、画素毎に備えるものとすることができる。
【００２４】
このとき、表示素子が備える画素トランジスタには、ドライバを構成する各トランジスタと同一の構造のものを適用することが可能となる。このため、撮像素子を形成した基板と同一の基板上に、同一のプロセスにおいて、ドライバを形成することが可能となる。
【００２５】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２６】
図１は、この実施の形態にかかる撮像装置の構成を示すブロック図である。図示するように、この撮像装置は、画像を撮影する撮像素子１、並びにコントローラからの制御信号に従って撮像素子１を駆動するためのトップゲートドライバ２、ボトムゲートドライバ３及びドレインドライバ４から構成されている。
【００２７】
撮像素子１は、マトリクス状に配置された複数のダブルゲートトランジスタ１０で構成される。ダブルゲートトランジスタ１０のトップゲート電極はトップゲートラインＴＧＬに、ボトムゲート電極はボトムゲートラインＢＧＬに、ドレイン電極はドレインラインＤＬに、ソース電極は接地されたグラウンドラインＧｒＬにそれぞれ接続されている。撮像素子１を構成するダブルゲートトランジスタ１０の詳細については後述する。
【００２８】
トップゲートドライバ２は、撮像素子１のトップゲートラインＴＧＬに接続され、コントローラからの制御信号Ｔｃｎｔに従って、各トップゲートラインＴＧＬに＋２５（Ｖ）または−１５（Ｖ）の信号を選択的に出力する。トップゲートドライバ２は、コントローラから供給される信号に従って、＋２５（Ｖ）の信号を各トップゲートラインＴＧＬに順次選択的に出力するシフトレジスタで構成される。トップゲートドライバ２の詳細については後述する。
【００２９】
ボトムゲートドライバ３は、撮像素子１のボトムゲートラインＢＧＬに接続され、コントローラからの制御信号Ｂｃｎｔに従って、各ボトムゲートラインＢＧＬに＋１０（Ｖ）または０（Ｖ）の信号を出力する。ボトムゲートドライバ３は、コントローラから供給される信号に従って、＋１０（Ｖ）の信号を各ボトムゲートラインＢＧＬに順次選択的に出力するシフトレジスタで構成される。ボトムゲートドライバ３の詳細については後述する。
【００３０】
ドレインドライバ４は、撮像素子１のドレインラインＤＬに接続され、コントローラからの制御信号Ｄｃｎｔに従って、後述する所定の期間において全てのドレインラインＤＬに定電圧（＋１０（Ｖ））を出力し、電荷をプリチャージさせる。ドレインドライバ４は、プリチャージの後の所定の期間においてダブルゲートトランジスタ１０の半導体層にチャネルが形成されているか否かによって変化する各ドレインラインＤＬの電位を読み出し、画像データＤＡＴＡとしてコントローラに供給する。
【００３１】
次に、図１に示す撮像素子１を構成するダブルゲートトランジスタ１０の構造とその駆動原理について説明する。
【００３２】
図２は、ダブルゲートトランジスタ１０の概略的な構造を示す断面図である。図示するように、基板１０ａ上にクロムなどからなるボトムゲート電極１０ｂが形成されている。このボトムゲート電極１０ｂを覆うように、窒化シリコンからなるボトムゲート絶縁膜１０ｃが形成されている。
【００３３】
ボトムゲート絶縁膜１０ｃ上のボトムゲート電極１０ｂと対向する位置には、アモルファスシリコンまたはポリシリコンからなる半導体層１０ｄが形成されている。そして、半導体層１０ｄ上のブロッキング層、ｎ型半導体層（図示せず）を介して、半導体層１０ｄからボトムゲート絶縁膜１０ｃに渡るように、クロムからなるドレイン電極１０ｅとソース電極１０ｆとが形成されている。これら半導体層１０ｄ、ドレイン電極１０ｅ及びソース電極１０ｆを覆うように、窒化シリコンからなるトップゲート絶縁膜１０ｇが形成されている。
【００３４】
トップゲート絶縁膜１０ｇ上の半導体層１０ｄと対向する位置には、ＩＴＯ（Indium Tin Oxide）からなるトップゲート電極１０ｈが形成されている。そして、このトップゲート電極１０ｈを覆うように、窒化シリコンからなる絶縁保護膜１０ｉが形成されている。なお、このダブルゲートトランジスタ１０において、半導体層１０ｄへの光の入射は、それぞれ透明材料で形成された絶縁保護膜１０ｉ、トップゲート電極１０ｈ及びトップゲート絶縁膜１０ｇを介してなされる。
【００３５】
図３（ａ）〜（ｄ）は、ダブルゲートトランジスタ１０の駆動原理を示す模式図である。
【００３６】
図３（ａ）に示すように、トップゲート電極（ＴＧ）に印加されている電圧が＋２５（Ｖ）で、ボトムゲート電極（ＢＧ）に印加されている電圧が０（Ｖ）であると、半導体層１０ｄ内に連続したｎチャネルが形成されず、ドレイン電極（Ｄ）１０ｅに＋１０（Ｖ）の電圧が供給されても、ソース電極（Ｓ）１０ｆとの間に電流が流れない。また、この状態では、後述するフォトセンス状態において半導体層１０ｄの上部に蓄積された正孔が、同じ極性のトップゲート電極１０ｈの電圧により反発することにより、突出される。以下、この状態をリセット状態という。
【００３７】
図３（ｂ）に示すように、半導体層１０ｄに光が入射されると、その光量に応じて半導体層１０ｄ内に正孔−電子対が生じる。このとき、トップゲート電極（ＴＧ）１０ｈに印加されている電圧が−１５（Ｖ）で、ボトムゲート電極（ＢＧ）１０ｂに印加されている電圧が０（Ｖ）であると、発生した正孔−電子対のうちの正孔が半導体層１０ｄ内のブロッキング層（図の上部）に蓄積される。以下、この状態をフォトセンス状態という。なお、半導体層１０ｄ内に蓄積された正孔は、リセット状態となるまで半導体層１０ｄから吐出されることはない。
【００３８】
図３（ｃ）に示すように、フォトセンス状態において十分な量の正孔が半導体層１０ｄ内に蓄積されず、トップゲート電極（ＴＧ）１０ｈに印加されている電圧が−１５（Ｖ）で、ボトムゲート電極（ＢＧ）１０ｂに印加されている電圧が＋１０（Ｖ）であると、半導体層１０ｄ内に空乏層が広がり、ｎチャネルがピンチオフされ、半導体層１０ｄが高抵抗となる。このため、ドレイン電極（Ｄ）１０ｅに＋１０（Ｖ）の電圧が供給されても、ソース電極（Ｓ）１０ｆとの間に電流が流れない。以下、この状態を第１の読み出し状態という。
【００３９】
図３（ｄ）に示すように、フォトセンス状態において十分な量の正孔が半導体層１０ｄ内に蓄積され、トップゲート電極（ＴＧ）１０ｈに印加されている電圧が−１５（Ｖ）で、ボトムゲート電極（ＢＧ）１０ｂに印加されている電圧が＋１０（Ｖ）であると、蓄積されている正孔が負電圧の印加されているトップゲート電極１０ｈに引き寄せられて保持し、トップゲート電極１０ｈの負電圧が半導体層１０ｄに及ぼす影響を緩和させる。このため、半導体層１０ｄのボトムゲート電極１０ｂ側にｎチャネルが形成され、半導体層１０ｄが低抵抗となる。このため、ドレイン電極（Ｄ）に＋１０（Ｖ）の電圧が供給されると、ソース電極（Ｓ）１０ｆとの間に電流が流れる。以下、この状態を第２の読み出し状態という。
【００４０】
次に、図１に示すトップゲートドライバ２及びボトムゲートドライバ３の詳細について説明する。図４は、トップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタの全体の構成を示すブロック図である。撮像素子１に配されているダブルゲートトランジスタ１０の行数（トップゲートラインＴＧＬの数）をｎとすると、いずれのドライバ２、３として適用される場合も、このシフトレジスタは、ｎ個の段ＲＳ１（１）〜ＲＳ１（ｎ）から構成される。
【００４１】
各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）は、入力信号端子ＩＮ、出力信号端子ＯＵＴ、制御信号端子Φ、定電圧入力端子ＳＳ、基準電圧入力端子ＤＤ、及びクロック信号入力端子ｃｌｋを有している。出力信号端子ＯＵＴは、各段ＲＳ１（ｋ）の出力信号ｏｕｔ（ｋ）を出力する端子である。出力信号ｏｕｔ（ｋ）は、それぞれ撮像素子１の各トップゲートラインＴＧＬ（トップゲートドライバ２として適用の場合）、或いは各ボトムゲートラインＢＧＬ（ボトムゲートドライバ３として適用の場合）に出力される。
【００４２】
入力信号端子ＩＮは、コントローラからのスタート信号Ｖｓｔ（１番目の段ＲＳ１（１）の場合）、または前の段ＲＳ（ｋ−１）（ｋ：２〜ｎの整数）から出力された出力信号ｏｕｔ（ｋ−１）（２番目以降の段の場合）が入力される端子である。
【００４３】
定電圧入力端子ＳＳは、コントローラからの定電圧Ｖｓｓが供給される端子である。定電圧入力端子ＳＳに供給される定電圧Ｖｓｓのレベルは、−１５（Ｖ）（トップゲートドライバ２として適用の場合）、或いは０（Ｖ）（ボトムゲートドライバ３として適用の場合）である。基準電圧入力端子ＤＤは、所定の基準電圧Ｖｄｄが供給される端子である。基準電圧入力端子ＤＤに供給される基準電圧のレベルは、＋２５（Ｖ）である。
【００４４】
クロック信号入力端子ｃｌｋは、コントローラからのクロック信号ＣＫ１（奇数番目の段の場合）、或いはクロック信号ＣＫ２（偶数段目の段の場合）が供給される端子である。クロック信号ＣＫ１、ＣＫ２はそれぞれ、前記シフトレジスタの出力信号をシフトしていくタイムスロットのうちの所定期間、タイムスロット毎に交互に駆動レベルとなる。トップゲートドライバ２として適用した場合は、クロック信号ＣＫ１、ＣＫ２は、ハイレベル（ｎチャネルトランジスタにおけるオン電圧レベル）が＋２５（Ｖ）、ローレベル（ｎチャネルトランジスタにおけるオフ電圧レベル）が−１５（Ｖ）である。一方、ボトムゲートドライバ３として適用した場合は、ハイレベル（ｎチャネルトランジスタにおけるオン電圧レベル）が＋１０（Ｖ）、ローレベル（ｎチャネルトランジスタにおけるオフ電圧レベル）が０（Ｖ）である。
【００４５】
制御信号端子Φは、コントローラからの制御信号φ１（奇数番目の段の場合）、或いは制御信号φ２（偶数番目の段の場合）が供給される端子である。制御信号φ１、φ２のハイレベルは、後述するようにこれが供給されるｎチャネルのＴＦＴのオンレベルとなる所定の値、ローレベルは、そのＴＦＴのオフレベルとなる所定の値である。
【００４６】
図５は、上記構成のシフトレジスタの各段ＲＳ１（１）〜ＲＳ１（ｎ）の回路構成を示す図である。図示するように、各段ＲＳ１（１）〜ＲＳ１（ｎ）は、基本構成として５つのＴＦＴ（Thin Film Transistor）２１〜２５と、付加構成として１つのＴＦＴ３１とを有している。ＴＦＴ２１〜２５、３１は、いずれもｎチャネルＭＯＳ型の電界効果トランジスタで構成されるもので、図２に示したダブルゲートトランジスタ１０のボトムゲート電極１０ｂまたはトップゲート電極１０ｈを除いた構造となっている。
【００４７】
ＴＦＴ２１のゲート電極（制御端子）は制御信号端子Φに、ドレイン電極（電流路の一端）は入力信号端子ＩＮに、ソース電極（電流路の他端）はＴＦＴ２２、２４のゲート電極（制御端子）に接続されている。ＴＦＴ２３のゲート電極（制御端子）とドレイン電極（電流路の一端）とは基準電圧入力端子ＤＤに接続されている。ＴＦＴ２２のドレイン電極（電流路の一端）はＴＦＴ２３のソース電極（電流路の他端）に、ソース電極（電流路の他端）は定電圧入力端子ＳＳに接続されている。ＴＦＴ２４のドレイン電極（電流路の一端）はクロック信号入力端子ｃｌｋに、ソース電極（電流路の他端）はＴＦＴ２５のドレイン電極（電流路の一端）と出力信号端子ＯＵＴとに接続されている。ＴＦＴ２５のゲート電極（制御端子）はＴＦＴ２３のソース電極（電流路の他端）に、ソース電極（電流路の他端）は定電圧入力端子ＳＳに接続されている。
【００４８】
ＴＦＴ２１のソース電極とＴＦＴ２２、２４のゲート電極との間の配線及びこれと関係するＴＦＴ２１、２２、２４の寄生容量とによって、電荷を蓄積するための容量Ａが形成されている。また、ＴＦＴ２３のソース電極とＴＦＴ２２のソース電極及びＴＦＴ２５のゲート電極との間には、ＴＦＴ２３を介して基準電圧入力端子ＤＤから供給される電荷を蓄積するための容量Ｂが形成されている。
【００４９】
各段のＴＦＴ２１のゲート電極には、コントローラからの制御信号φ１またはφ２が供給される。ＴＦＴ２１のドレイン電極には、前の段ＲＳ１（ｋ−１）からの出力信号ｏｕｔ（ｋ−１）が供給される。ＴＦＴ２１は、ハイレベル（オンレベル）の信号φ１またはφ２が供給されたときにオンし、出力信号ｏｕｔ（ｋ−１）によりドレイン電極とソース電極との間に電流が流れる。これにより、ＴＦＴ３１を介して容量Ａに電荷をチャージさせる。
【００５０】
ＴＦＴ２３のゲート電極とドレイン電極とには、基準電圧Ｖｄｄが供給されている。これにより、ＴＦＴ２３は、常にオン状態となっている。ＴＦＴ２３は、基準電圧Ｖｄｄを分圧する負荷としての機能を有する。
【００５１】
各段のＴＦＴ２２は、容量Ａに電荷がチャージされていないときにオフ状態となり、ＴＦＴ２３を介して供給された基準電圧ＶｄｄをＴＦＴ２５のゲート電極に供給させる。また、ＴＦＴ２２は、容量Ａに電荷がチャージされているときにオン状態となり、ドレイン電極とソース電極との間に貫通電流を流させる。ここで、ＴＦＴ２２、２３は、いわゆるＥＥ型の構成となっているため、ＴＦＴ２３が完全なオフ抵抗とならないことで、ＴＦＴ２３のソース電極とＴＦＴ２５のゲート電極との間に蓄積された電荷が完全にディスチャージされないことがあるが、ＴＦＴ２５の閾値電圧よりも十分に低い電圧となる。
【００５２】
各段のＴＦＴ２４は、容量Ａがチャージされているとき（すなわち、ＴＦＴ２５がオフ状態のとき）にオン状態となり、入力されたクロック信号ＣＫ１、ＣＫ２によりゲート電極及びソース電極並びにそれらの間のゲート絶縁膜からなる寄生容量がチャージアップされる。ＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量がチャージアップされることにより、容量Ａの電位が後述するように上昇し、そして、ゲート飽和電圧にまで達するとソース−ドレイン電流が飽和する。これにより、出力信号ｏｕｔ（ｋ）は、実質的にクロック信号ＣＫ１、ＣＫ２とほぼ同電位となる。各段のＴＦＴ２４は、また、容量Ａに電荷がチャージされていないとき（すなわち、ＴＦＴ２５がオン状態のとき）にオフ状態となり、ドレイン電極に供給されたクロック信号ＣＫ１、ＣＫ２の出力を遮断する。
【００５３】
各段のＴＦＴ２５のドレイン電極には、定電圧Ｖｓｓが供給される。ＴＦＴ２５は、容量Ａに電荷がチャージされていないとき（すなわち、ＴＦＴ２５がオン状態のとき）にオフ状態となり、ＴＦＴ２４のソース電極から出力された信号のレベルを当該段の出力信号ｏｕｔ（ｋ）として出力させる。ＴＦＴ２５は、また、容量Ａに電荷がチャージされているとき（すなわち、ＴＦＴ２５がオフ状態のとき）にオン状態となり、ドレイン電極に供給された定電圧Ｖｓｓのレベルをソース電極から当該段の出力信号ｏｕｔ（ｋ）として出力させる。
【００５４】
ＴＦＴ３１は、ゲート電極が容量Ｂに接続されており、ＴＦＴ２２がオフして容量Ｂに電荷が蓄積されているときにオンする。すなわち、ＴＦＴ２２がオンしたタイミング以外は、常にオン状態となっている。ＴＦＴ３１は、ドレイン電極が容量Ａにソース電極が定電圧入力端子ＳＳに接続されており、オン状態となっているときには、容量Ａに蓄積された電荷を放出する。付加構成のＴＦＴ３１が果たす役割については、さらに詳しく後述する。
【００５５】
以下、この実施の形態にかかる撮像装置の動作について説明する。最初に、トップゲートドライバ２及びボトムゲートドライバ３の動作について説明する。なお、トップゲートドライバ２とボトムゲートドライバ３とは、それぞれ入出力される信号のレベルとタイミングとが異なるだけであるので、以下の説明において、ボトムゲートドライバ３の動作の説明は、トップゲートドライバ２と異なる部分のみに止めることとする。
【００５６】
図６は、トップゲートドライバ２として適用した場合における、この実施の形態のシフトレジスタの動作を示すタイミングチャートである。図中、ｔｑ〜ｔ（ｑ＋１）（ｑ：ｎ以下の自然数）の間となる１ｔ分の期間が１選択期間である。ここでは、１番目以外の奇数番目の段ＲＳ１（ｋ）（ｋ：３，５，・・・，ｎ−１）を例としているが、１番目の段も出力信号ｏｕｔ（ｋ−１）をコントローラからのスタート信号Ｖｓｔとすれば、他の奇数番目の段と同じである。また、偶数番目の段も、制御信号φ１を制御信号φ２に、クロック信号ＣＫ１をクロック信号ＣＫ２とすれば、奇数番目の段と同じ動作である。ただし、上述したように通常コントローラからトップゲートドライバ２の各段の定電圧入力端子ＳＳに供給される定電圧Ｖｓｓのレベルは−１５（Ｖ）であるが、定電圧Ｖｓｓのレベルが０（Ｖ）でもほぼ同じように動作する。
【００５７】
タイミングｔ０〜ｔ１の間、クロック信号ＣＫ２がハイレベル（２５（Ｖ））となると、前の段ＲＳ１（ｋ−１）から当該段ＲＳ１（ｋ）の入力端子ＩＮに供給される出力信号ｏｕｔ（ｋ−１）のレベルが２５（Ｖ）となる（図中、×をプロットして示す）。この間において、制御信号端子Φから入力される制御信号φ１が一定期間ハイレベルに変化すると、この一定期間だけＴＦＴ２１がオンし、入力端子ＩＮに供給された出力信号ｏｕｔ（ｋ−１）の２５（Ｖ）がＴＦＴ２１のソース電極から出力される。
【００５８】
これにより、容量Ａの電位（図中、●をプロットして示す）が上昇する。容量Ａの電位が上昇し、ＴＦＴ２２、２４の閾値電圧を超えると、当該段ＲＳ１（ｋ）のＴＦＴ２２、２４がオン、ＴＦＴ２５がオフする。ＴＦＴ２２がオンすると、容量Ｂに蓄積されていた電荷がこれを介してディスチャージされるため、容量Ａの電位がディスチャージされない。
【００５９】
次に、タイミングｔ１〜ｔ２の間において、クロック信号入力端子ｃｌｋから入力されるクロック信号ＣＫ１が２５（Ｖ）に変化する。すると、ブートストラップ効果によりＴＦＴ２４のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜からなる寄生容量がチャージアップされる。そして、この寄生容量の電位がゲート飽和電圧に達すると、ＴＦＴ２４のドレイン電極とソース電極との間に流れる電流が飽和する。これにより、当該段ＲＳ１（ｋ）の出力端子ＯＵＴから出力される出力信号ｏｕｔ（ｋ）は、クロック信号ＣＫ１のレベルとほぼ同電位の２５（Ｖ）となる（図中、太い実線で示す）。なお、このタイミングｔ１〜ｔ２の間は、ＴＦＴ２４の前述した寄生容量がチャージアップされることにより、容量Ａの電位がほぼ４５（Ｖ）程度にまで達する。
【００６０】
次に、タイミングｔ２になると、クロック信号ＣＫ１のレベルが−１５（Ｖ）に変化する。これにより、出力信号ｏｕｔ（ｋ）のレベルもほぼ−１５（Ｖ）となる。また、これにともないＴＦＴ２４の寄生容量へチャージされた電荷が放出され、ブートストラップ効果が減衰し容量Ａの電位が低下する。
【００６１】
さらに、タイミングｔ３までの間で制御信号φ１が一定期間ハイレベルになると、ＴＦＴ２１が再びオンし、段ＲＳ１（ｋ）の容量Ａに蓄積された電荷が段ＲＳ１（ｋ）のＴＦＴ３１、２１、及び前の段ＲＳ１（ｋ−１）のＴＦＴ２５（後述するように、オン状態）を介して放出され、ＴＦＴ２２の閾値電圧を下回ると、ＴＦＴ２２がオフする。これにより、容量Ｂに基準電圧入力端子ＤＤからＴＦＴ２３を介して電荷が蓄積され、ＴＦＴ２５、３１がオンする。
【００６２】
これにより、容量Ａに蓄積された電荷は、さらにオン状態となったＴＦＴ３１も介して放出されるようになり、図６に示すように、容量Ａの電位レベルが急速に低下する。
【００６３】
なお、前の段ＲＳ１（ｋ−１）の出力信号ｏｕｔ（ｋ−１）がハイレベルとならない期間においても当該段ＲＳ１（ｋ）のＴＦＴ２１のゲート電極に供給される制御信号φ１がハイレベルとなり、またＴＦＴ２４のドレイン電極に供給されるクロック信号ＣＫ１のレベルがハイレベルとなることがある。この際、ＴＦＴ２１のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜による寄生容量、或いはＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量、すなわち容量Ａに電荷がチャージされることから、容量Ａの電位は、ｔ０〜ｔ３以外の期間においても若干変動する。
【００６４】
しかしながら、これらの期間では、前の段ＲＳ１（ｋ−１）の出力信号ｏｕｔ（ｋ−１）がハイレベルにならないため、入力信号端子ＩＮからＴＦＴ２１を介して容量Ａにハイチャージの電荷が供給されることはなく、容量Ａの電位がＴＦＴ２２の閾値電圧を越えることはない。つまり、容量Ｂの電位はハイレベルのままであり、ＴＦＴ３１は常にオン状態である。
【００６５】
このため、ＴＦＴ２１のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜による寄生容量、或いはＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量に起因して容量Ａに電荷がチャージされても、オン状態となっているＴＦＴ３１を介してすぐに放出される。従って、容量Ａに蓄積される電荷の量は、ｔ０〜ｔ３以外の期間では、ごく短い期間における変動があるのみとなる。
【００６６】
そして、このような動作を奇数段、偶数段共に順次繰り返していくことにより、トップゲートドライバ２の各段ＲＳ１（ｋ）（ｋ：１〜ｎ）の出力信号ｏｕｔ（ｋ）がそれぞれ１選択期間１ｔずつ２５（Ｖ）に変化し、順次シフトしていく。
【００６７】
また、ボトムゲートドライバ３の動作は、トップゲートドライバ２の動作とほぼ同じであるが、コントローラから供給される信号ＣＫ１、ＣＫ２のハイレベルが１０（Ｖ）であるため、各段ＲＳ１（ｋ）（ｋ：１〜ｎ）の出力信号ｏｕｔ（ｋ）のハイレベルはほぼ１０（Ｖ）であり、この際の容量Ａのレベルは１８（Ｖ）程度であり、ＴＦＴ２４のソース、ドレイン電流が飽和電流に達するレベルのゲート電圧となる。また、クロック信号ＣＫ１、ＣＫ２がハイレベルとなっている期間は、１選択期間１ｔよりも短い所定の期間である。
【００６８】
次に、撮像素子１を駆動して画像を撮影するための全体の動作について、図７（ａ）〜（ｉ）に示す模式図を参照して説明する。なお、以下の説明において、１Ｔの期間は、１水平期間と同じ長さを有するものとする。また、説明を簡単にするため、撮像素子１に配置されているダブルゲートトランジスタ１０のうち、最初の３行のみを考えることとする。
【００６９】
まず、タイミングＴ１からＴ２までの１Ｔの期間において、図７（ａ）に示すように、トップゲートドライバ２は、１行目のトップゲートラインＴＧＬを選択して＋２５（Ｖ）を出力し、２、３行目（他の全行）のトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０がリセット状態となり、２、３行目のダブルゲートトランジスタ１０が前の垂直期間での読み出し状態を終了した状態（フォトセンスに影響しない状態）となる。
【００７０】
次に、タイミングＴ２からＴ３までの１Ｔの期間において、図７（ｂ）に示すように、トップゲートドライバ２は、２行目のトップゲートラインＴＧＬを選択して＋２５（Ｖ）を出力し、他のトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０がフォトセンス状態となり、２行目のダブルゲートトランジスタ１０がリセット状態となり、３行目のダブルゲートトランジスタ１０が前の垂直期間での読み出し状態を終了した状態（フォトセンスに影響しない状態）となる。
【００７１】
次に、タイミングＴ３からＴ４までの１Ｔの期間において、図７（ｃ）に示すように、トップゲートドライバ２は、３行目のトップゲートラインＴＧＬを選択して＋２５（Ｖ）を出力し、他のトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１、２行目のダブルゲートトランジスタがフォトセンス状態となり、３行目のダブルゲートトランジスタ１０がリセット状態となる。
【００７２】
次に、タイミングＴ４からＴ４．５までの０．５Ｔの期間において、図７（ｄ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。また、ドレインドライバ４は、すべてのドレインラインＤＬに＋１０（Ｖ）を出力する。この期間において、すべての行のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７３】
次に、タイミングＴ４．５からＴ５までの０．５Ｔの期間において、図７（ｅ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、１行目のボトムゲートラインＢＧＬを選択して＋１０（Ｖ）を出力し、他のボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０が第１または第２の読み出し状態となり、２、３行目のダブルゲートトランジスタ１０がフォトセンス状態のままとなる。
【００７４】
ここで、１行目のダブルゲートトランジスタ１０は、フォトセンス状態となっていたタイミングＴ２からＴ４．５までの期間で十分な光が半導体層に照射されていると、第２の読み出し状態となって半導体層内にｎチャネルが形成されるため、対応するドレインラインＤＬ上の電荷がディスチャージされる。一方、タイミングＴ２からＴ４．５までの期間で十分な光が半導体層に照射されていないと、第１の読み出し状態となって半導体層内のｎチャネルがピンチオフされるため、対応するドレインラインＤＬ上の電荷はディスチャージされない。ドレインドライバ４は、タイミングＴ４．５からＴ５までの期間で各ドレインラインＤＬ上の電位を読み出し、１行目のダブルゲートトランジスタ１０が検出した画像データＤＡＴＡとしてコントローラに供給する。
【００７５】
次に、タイミングＴ５からＴ５．５までの０．５Ｔの期間において、図７（ｆ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。また、ドレインドライバ４は、すべてのドレインラインＤＬに＋１０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、２、３行目のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７６】
次に、タイミングＴ５．５からＴ６までの０．５Ｔの期間において、図７（ｇ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、２行目のボトムゲートラインＢＧＬを選択して＋１０（Ｖ）を出力し、他のボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、２行目のダブルゲートトランジスタ１０が第１または第２の読み出し状態となり、３行目のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７７】
ここで、２行目のダブルゲートトランジスタ１０は、フォトセンス状態となっていたタイミングＴ３からＴ５．５までの期間で十分な光が半導体層に照射されていると、第２の読み出し状態となって半導体層内にｎチャネルが形成されるため、対応するドレインラインＤＬ上の電荷がディスチャージされる。一方、タイミングＴ３からＴ５．５までの期間で十分な光が半導体層に照射されていないと、第１の読み出し状態となって半導体層内のｎチャネルがピンチオフされるため、対応するドレインラインＤＬ上の電荷はディスチャージされない。ドレインドライバ４は、タイミングＴ５．５からＴ６までの期間で各ドレインラインＤＬ上の電位を読み出し、２行目のダブルゲートトランジスタ１０が検出した画像データＤＡＴＡとしてコントローラに供給する。
【００７８】
次に、タイミングＴ６からＴ６．５までの０．５Ｔの期間において、図７（ｈ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。また、ドレインドライバ４は、すべてのドレインラインＤＬに＋１０（Ｖ）を出力する。この期間において、１、２行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、３行目のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７９】
次に、タイミングＴ６．５からＴ７までの０．５Ｔの期間において、図７（ｉ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、３行目のボトムゲートラインＢＧＬを選択して＋１０（Ｖ）を出力し、他のボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１、２行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、３行目のダブルゲートトランジスタ１０が第１または第２の読み出し状態となる。
【００８０】
ここで、３行目のダブルゲートトランジスタ１０は、フォトセンス状態となっていたタイミングＴ４からＴ６．５までの期間で十分な光が半導体層に照射されていると、第２の読み出し状態となって半導体層内にｎチャネルが形成されるため、対応するドレインラインＤＬ上の電荷がディスチャージされる。一方、タイミングＴ４からＴ６．５までの期間で十分な光が半導体層に照射されていないと、第１の読み出し状態となって半導体層内のｎチャネルがピンチオフされるため、対応するドレインラインＤＬ上の電荷はディスチャージされない。ドレインドライバ４は、タイミングＴ６．５からＴ７までの期間で各ドレインラインＤＬ上の電位を読み出し、３行目のダブルゲートトランジスタ１０が検出した画像データＤＡＴＡとしてコントローラに供給する。
【００８１】
こうしてドレインドライバ４から行毎に供給された画像データＤＡＴＡに対して、コントローラが所定の処理を行うことで、撮像対象物の画像データが生成される。
【００８２】
以下、付加構成のＴＦＴ３１が果たす役割について詳細に説明する。ここでは、比較例を以てその役割を説明する。図８は、この比較例においてトップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタの１段分の構成を示す回路図である。これは、図５に示す回路から付加構成のＴＦＴ３１を除いたもので、容量Ａに蓄積された電荷は、ＴＦＴ２１を介してしかディスチャージされない構造となっている。シフトレジスタの全体構成としては、上記の図４に示すものと同じである。
【００８３】
次に、この比較例のシフトレジスタの動作を、トップゲートドライバ２として適用した場合を例として説明する。図９は、トップゲートドライバ２として適用した場合におけるこの比較例のシフトレジスタの動作を示すタイミングチャートである。ここでも、１ｔ分の期間が１選択期間であり、また、１番目以外の奇数番目の段ＲＳ１（ｋ）（ｋ：３，５，・・・，ｎ−１）を例としている。
【００８４】
この比較例のシフトレジスタは、ＴＦＴ２２がオフ状態となっている期間、すなわち、ｔ０〜ｔ３の期間以外の期間における動作が、上記の実施の形態のシフトレジスタにおけるものと大きく異なる。
【００８５】
ｔ１〜ｔ３の期間以外の期間において、ＴＦＴ２４のドレイン電極に供給される信号ＣＫ１のレベルがハイレベルになると、ＴＦＴ２４のゲート電極及びドレイン電極並びにこれらの間のゲート絶縁膜からなる寄生容量がチャージアップされることにより、容量Ａに若干の電荷が蓄積され、容量Ａの電位が上昇する。しかし、ハイレベルの制御信号φ１がＴＦＴ２１のゲート電極に供給されたとき以外は、容量Ａに蓄積された電荷が放出されることはない。
【００８６】
ハイレベルの制御信号φ１がＴＦＴ２１のゲート電極に供給されたときでも、前の段ＲＳ１（ｋ−１）のＴＦＴ２５はオフ状態となっているため、容量Ａに蓄積された電荷がほとんど放出されない。
【００８７】
このため、この比較例のシフトレジスタでは、ＴＦＴ２４のゲート電極及びドレイン電極並びにこれらの間のゲート絶縁膜からなる寄生容量に起因して容量Ａに蓄積される電荷の量、ＴＦＴ２２、２４の特性によっては、容量Ａの電位がＴＦＴ２２、２４の閾値電圧を越えてしまう可能性がある。よって、この比較例のシフトレジスタは、上記の実施の形態で示したシフトレジスタでは生じ得ない誤動作が発生してしまう可能性がある。
【００８８】
以上説明したように、この実施の形態にかかる撮像装置では、トップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）から信号ＣＫ１、ＣＫ２のハイレベルをほぼそのまま出力信号のレベルとして出力することができる。このため、各段ＲＳ１（ｋ）にバッファ等を設けなくても、出力信号のレベルを減衰させることなく、順次シフトしていくことができる。
【００８９】
また、シフトレジスタの各段ＲＳ１（ｋ）を図５に示す構造にしたことにより各段ＲＳ１（ｋ）のＴＦＴ２２がそれぞれオフしているとき、すなわち上記したｔ０〜ｔ２以外の期間で各段ＲＳ１（ｋ）からの出力信号ＯＵＴ（ｋ）のレベルを信号ＣＫ１、ＣＫ２のハイレベルとするための動作を行わないときは、当該段ＲＳ１（ｋ）のＴＦＴ３１が常にオン状態となっている。このため、当該段ＲＳ１（ｋ）のＴＦＴ２１のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜による寄生容量、或いは当該段ＲＳ１（ｋ）のＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量に起因して容量Ａに電荷がチャージされても、段ＲＳ１（ｋ）のオン状態となっているＴＦＴ３１を介してすぐに放出される。
【００９０】
従って、この実施の形態にかかるシフトレジスタでは、各段ＲＳ１（ｋ）において本来容量Ａに蓄積されるべきでない電荷によって容量Ａの電位が上昇して、ＴＦＴ２２、２４がオン状態になってしまうことがない。よって、この実施の形態にかかるシフトレジスタは、上記した比較例のシフトレジスタに比べて、誤動作を生じることなく長期間使用することができる。
【００９１】
また、トップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタは、ＴＦＴ２１〜２５、３１のみで、他の素子を用いることなく構成することができる。ここで、ＴＦＴ２１〜２５、３１は、撮像素子１を構成するダブルゲートトランジスタ１０のボトムゲート電極１０ｂまたはトップゲート電極１０ｈを除いた構造を有している。このため、撮像素子１を基板１０ａ上に形成する際に、同一の基板１０ａ上に、同一プロセスでＴＦＴ２１〜２５、３１を、すなわちトップゲートドライバ２及びボトムゲートドライバ３を形成することができる。
【００９２】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について説明する。
【００９３】
上記の実施の形態で示したシフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）の構成は、適宜変更することが可能である。例えば、基本構成としてのＴＦＴ２３は、ＴＦＴ以外の抵抗素子に置き換えてもよい。また、シフトレジスタの各段ＲＳ１（ｋ）、（ｋ：１〜ｎの整数）は、ゲート電極にクロック信号ＣＫ１、ＣＫ２のレベルを反転した信号が供給され、ドレイン電極がＴＦＴ２４のソース電極に接続され、ソース電極が定電圧供給端子ＳＳに接続されたＴＦＴをさらに備えるものとしてもよい。
【００９４】
さらに、シフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）は、フローティングを防ぐためのプルアップ用、プルダウン用のＴＦＴや抵抗素子などを適宜付加した構成としてもよい。さらに、クロック信号入力端子ｃｌｋとＴＦＴ２５のゲート電極との間に、ＴＦＴを挿入した構成とすることなどもできる。ＴＦＴ２１、３１のソース電極は、低電圧供給端子ＳＳに接続されるのではなく、接地されていてもよい。
【００９５】
その他にも、シフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）は、付加構成として１つのＴＦＴ３１を有する構造のみならず、付加構成としてさらに多くのＴＦＴを有する構造とすることもできる。図１０〜図１２は、付加構成としてさらに多くのＴＦＴを有するシフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）の回路構成を示す図である。
【００９６】
図１０に示すシフトレジスタでは、各段ＲＳ１（ｋ）は、図５に示した構成に加えて、付加構成としてのＴＦＴ３２を有する。ＴＦＴ３２は、そのゲート電極が基準電圧入力端子ＤＤに接続されており、ＴＦＴ３２のドレイン電極はＴＦＴ２１のソース電極に、ソース電極は容量Ａに接続されている。ＴＦＴ３２は該端子ＤＤから供給される基準電圧並びにソース、ドレイン電極にそれぞれ接続された容量Ｃ、Ａの電位に応じてオン状態となっている。
【００９７】
ＴＦＴ３２は、次のような機能を有するものである。すなわち、前段の出力信号ＯＵＴ（ｋ−１）のローレベルが−１５（Ｖ）であるとすると、図９のｔ１〜ｔ２の期間は、容量Ａの電位が４５（Ｖ）程度まで上昇し、容量Ａと入力信号端子ＩＮとの間の電圧は、６０（Ｖ）程度にまで達する。ＴＦＴ３２は、この電圧をＴＦＴ２１との間で分圧することで、ＴＦＴ２１のドレイン−ソース間に大きな電圧がかかるのを防ぎ、ＴＦＴ２１が破壊することを防ぐものである。
【００９８】
図１１に示すシフトレジスタでは、各段ＲＳ１（ｋ）は、図１０に示した構成に加えて、付加構成としてのＴＦＴ３３を有する。ＴＦＴ３３は、そのゲート電極が基準電圧入力端子ＤＤに接続されており、該端子ＤＤから常に基準電圧が供給されている。ＴＦＴ３３のドレイン電極は容量Ａに、ソース電極はＴＦＴ３１のドレイン電極に接続されている。図５に示した構成に、ＴＦＴ３３を加えることも可能である。
【００９９】
ＴＦＴ３３は、次のような機能を有するものである。すなわち、定電圧入力端子ＳＳから供給される定電圧のレベルが−１５（Ｖ）であるとすると、図９のｔ１〜ｔ２の期間は、容量Ａの電位が４５（Ｖ）程度まで上昇し、容量Ａと定電圧信号端子ＳＳとの間の電圧は、６０（Ｖ）にまで達する。ＴＦＴ３３は、この電圧をＴＦＴ３１との間で分圧することで、ＴＦＴ３１のドレイン−ソース間に大きな電圧がかかるのを防ぎ、ＴＦＴ３１が破壊することを防ぐものである。
【０１００】
なお、図１０、図１１にそれぞれ示したＴＦＴ３２、３３は、いずれの容量Ａに蓄積された電荷による電圧を分圧して、ＴＦＴ２１、３１のドレイン−ソース間の電圧が高くなりすぎないようにする機能を有している。従って、このような分圧の機能を有するのであれば、他のタイプの素子（例えば、抵抗素子）をＴＦＴ３２、３３の代わりに適用することもできる。
【０１０１】
図１２に示すシフトレジスタでは、各段ＲＳ１（ｋ）は、図１１に示した構成に加えて、付加構成としてのＴＦＴ３４を有する。ＴＦＴ３４は、ゲート電極とドレイン電極とが基準電圧入力端子ＤＤに接続されている。ＴＦＴ２３のゲート電極は、基準電圧入力端子ＤＤに直接接続されているのではなく、ＴＦＴ３４のソース電極に接続されている。図５または図１０に示した構成に、ＴＦＴ３４を加えることも可能である。
【０１０２】
図５、図１０及び図１１の構成では、容量Ｂの電位は、ＴＦＴ２３が有する寄生容量の影響により、基準電圧入力端子ＤＤから供給される基準電圧のレベルまで上昇しない。これに対して、この構成では、ＴＦＴ３４を加え、ＴＦＴ２３とＴＦＴ３４とをいわゆるブートストラップ構造とすることで、容量Ｂの電位をほぼ基準電圧のレベルまで上昇できるようにするものである。これにより、ＴＦＴ２５、３１が確実にオンするようになり、容量Ｂのレベルが十分に上昇しないことによる誤動作を防いでいる。
【０１０３】
上記の実施の形態では、ダブルゲートトランジスタ１０をマトリクス状に配した撮像素子１を、トップゲートドライバ２及びボトムゲートドライバ３を用いて駆動する撮像装置を例として説明した。しかしながら、本発明は、これに限られず、マトリクス状などの所定の配列で画素を配した他のタイプの撮像素子或いは表示素子を、上記の実施の形態で示したシフトレジスタと同一の構成を有するドライバで駆動する撮像装置或いは表示装置にも適用することができる。
【０１０４】
例えば、図１３に示すような液晶表示装置への適用を例として説明する。図示するように、この液晶表示装置は、液晶表示素子５と、ゲートドライバ６と、ドレインドライバ７とを有している。
【０１０５】
液晶表示素子５は、一対の基板に液晶を封入して構成されるもので、その一方の基板には、ＴＦＴ５０がマトリクス状に形成されている。各ＴＦＴ５０のゲート電極はゲートラインＧＬに、ドレイン電極はドレインラインＤＬに、ソース電極は同様にマトリクス状に形成された画素電極に形成されている。他方の基板には、定電圧が印加されている共通電極が形成されており、この共通電極と各画素電極との間に、画素容量５１が形成される。そして、画素容量５１に蓄積された電荷によって液晶の配向状態が変化することで、液晶表示素子５は、透過させる光の量を制御して画像を表示するものである。
【０１０６】
ゲートドライバ６は、上記の実施の形態においてトップゲートドライバ２及びボトムゲートドライバ３として適用したシフトレジスタのいずれか、或いは上記で説明した変形例のものを以て構成される。ゲートドライバ６は、コントローラからの制御信号Ｇｃｎｔに従って、ゲートラインＧＬを順次選択して所定の電圧を出力する。但し、制御信号Ｇｃｎｔとして供給される定電圧Ｖｓｓは０（Ｖ）であり、また、出力電圧は、ＴＦＴ５０の特性に従うもので、コントローラから制御信号Ｇｃｎｔとして供給される信号ＣＫ１、ＣＫ２のレベルもこれに従っている。
【０１０７】
ドレインドライバ７は、コントローラからの制御信号Ｄｃｎｔに従って、コントローラから画像データｄａｔａを順次取り込む。１ライン分の画像データｄａｔａを蓄積すると、ドレインドライバ７は、コントローラからの制御信号Ｄｃｎｔに従ってこれをドレインラインＤＬに出力し、ゲートドライバ６によって選択されたゲートラインＧＬに接続されているＴＦＴ５０（オン状態）を介して、画素容量５１に蓄積させる。
【０１０８】
この液晶表示装置において、液晶表示素子５上に画像を表示する場合には、まず、ゲートドライバ６は、画像データｄａｔａを書き込むべき行のゲートラインＧＬに対応した段からハイレベルの信号を出力し、当該行のＴＦＴ５０をオンさせる。当該行のＴＦＴ５０がオンしているタイミングにおいて、ドレインドライバ７は、蓄積した画像データｄａｔａに応じた電圧をドレインラインＤＬに出力し、オンしているＴＦＴ５０を介して画素容量５１に書き込む。以上の動作の繰り返しにより、画素容量５１に画像データｄａｔａが書き込まれ、これに応じて液晶の配向状態が変化して、液晶表示素子５上に画像が表示される。
【０１０９】
この液晶表示装置では、液晶表示素子５は、一方の基板上にＴＦＴ５０がマトリクス状に形成されたものとなっている。このＴＦＴ５０の構造も、ゲートドライバ６に適用したシフトレジスタを構成するＴＦＴ２１〜２７、３１〜３３と基本的に同じである。従って、ゲートドライバ６を、液晶表示素子５を構成する一方の基板上に、同時プロセスにおいて形成することが可能となる。
【０１１０】
さらには、上記の実施の形態における構成、或いはそれを上記したように変形した構成を有するシフトレジスタは、撮像素子または表示素子を駆動するためのドライバとしての用途以外にも適用することができる。例えば、これらのシフトレジスタは、データ処理装置などにおいて直列のデータを並列のデータに変換する場合などの用途にも適用することができる。
【０１１１】
なお、上記の実施の形態のトップゲートドライバ２、ボトムゲートドライバ３並びにゲートドライバ６はＴＦＴ２１〜２５、３１〜３４のいずれかにより構成されているが、これらをＴＦＴ以外のトランジスタに置き換えてもよい。また、上記ＴＦＴ２１〜２５、３１〜３４はｎチャネル型であったが、全てｐチャネル型としてもよい。このとき、各信号のハイ、ローレベルはｎチャネルのときに比べ互いに反転されるように設定されていればよい。
【０１１２】
【発明の効果】
以上説明したように、本発明のシフトレジスタによれば、出力信号のレベルを減衰させることなく、順次シフトしていくことが可能となる。
【０１１３】
また、容量に蓄積された電荷が十分に放出されないことに起因する誤動作を防ぐことができる。
【０１１４】
さらに、本発明の電子装置では、撮像素子或いは表示素子などの駆動素子に、ドライバを構成するトランジスタとほぼ同様の構造を有する素子を含むものを適用することによって、ドライバを撮像素子と同一の基板上に、同一のプロセスで形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる撮像装置の構成を示すブロック図である。
【図２】図１のダブルゲートトランジスタの概略的な構造を示す断面図である。
【図３】（ａ）〜（ｄ）は、図１のダブルゲートトランジスタの駆動原理を示す模式図である。
【図４】本発明の第１の実施の形態において、トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの全体の構成を示すブロック図である。
【図５】本発明の第１の実施の形態において、トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の構成を示す回路図である。
【図６】本発明の第１の実施の形態におけるシフトレジスタを、トップゲートドライバとして適用した場合の動作を示すタイミングチャートである。
【図７】（ａ）〜（ｉ）は、本発明の第１の実施の形態にかかる撮像装置の動作を示す模式図である。
【図８】第１の比較例においてトップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の構成を示す回路図である。
【図９】第１の比較例におけるシフトレジスタを、トップゲートドライバとして適用した場合の動作を示すタイミングチャートである。
【図１０】トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の他の構成を示す回路図である。
【図１１】トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の他の構成を示す回路図である。
【図１２】トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の他の構成を示す回路図である。
【図１３】本発明の実施の形態の変形にかかる液晶表示装置の構成を示すブロック図である。
【符号の説明】
１・・・撮像素子、２・・・トップゲートドライバ、３・・・ボトムゲートドライバ、４・・・ドレインドライバ、５・・・液晶表示素子、６・・・ゲートドライバ、７・・・ドレインドライバ、１０・・・ダブルゲートトランジスタ、１０ａ・・・基板、１０ｂ・・・ボトムゲート電極、１０ｃ・・・ボトムゲート絶縁膜、１０ｄ・・・半導体層、１０ｅ・・・ドレイン電極、１０ｆ・・・ソース電極、１０ｇ・・・トップゲート絶縁膜、１０ｈ・・・トップゲート電極、１０ｉ・・・絶縁保護膜、２１〜２５・・・ＴＦＴ（基本構成）、３１〜３４・・・ＴＦＴ（付加構成）、５０・・・ＴＦＴ、５１・・・画素容量、ＴＧＬ・・・トップゲートライン、ＢＧＬ・・・ボトムゲートライン、ＤＬ・・・ドレインライン、ＧＬ・・・ゲートライン、ＧｒＬ・・・グラウンドライン
【発明の属する技術分野】
本発明は、シフトレジスタ、及びこのシフトレジスタをドライバとして適用した撮像装置、表示装置などの電子装置に関する。
【０００２】
【従来の技術】
マトリクス状に画素が配置された撮像素子や表示素子を線順次で選択して走査するためのドライバには、前段からの出力信号を後段に順次シフトしていくシフトレジスタが広く用いられている。従来、このようなシフトレジスタの中には、前段からの出力信号が後段にシフトしていく度に減衰してしまうものがあった。
【０００３】
特に近年における撮像素子や表示素子の高精細化の要請により、このようなシフトレジスタの段数も多くしていく必要が生じている。段数が増えることとなると、後ろの方の段での信号の減衰が激しくなってしまうという問題が生じる。このため、従来、このようなシフトレジスタには、各段からの出力信号を所定レベルまで増幅するバッファを設けるのが通常であった。が、バッファを設けることによって、シフトレジスタが大型化してしまうという問題があった。
【０００４】
ところで、このようなシフトレジスタで出力信号を順次シフトさせるために、電界効果トランジスタの電極に外部から制御信号を供給していくものがある。この場合、制御信号の供給により内部に電荷を蓄積させてトランジスタをオン／オフさせることにより、出力信号を順次シフトさせていっている。しかしながら、蓄積された電荷の放出が十分に行えないと、これが原因で誤動作を生じる場合がある。
【０００５】
【発明が解決しようとする課題】
本発明は、出力信号のレベルを減衰させることなく後段にシフトしていくことが可能なシフトレジスタ、及びこのシフトレジスタを適用した電子装置を提供することを目的とする。
【０００６】
本発明は、また、電荷の放出不足に起因する誤動作を防ぐことが可能なシフトレジスタ、及びこのシフトレジスタを適用した電子装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかるフトレジスタは、
複数の段からなるシフトレジスタであって、前記シフトレジスタの各段は、
外部から制御端子に供給される第１または第２の信号によってオンし、隣接する一方の段から電流路の一端に供給された所定レベルの信号を電流路の他端に出力する第１のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、負荷を介して電流路の一端に供給される信号を電流路の他端から放出する第２のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、外部から電流路の一端に供給される第３または第４の信号を出力信号として電流路の他端から出力する第３のトランジスタと、
前記第２のトランジスタがオフしているときに負荷を介して制御端子に供給される信号によってオンし、外部から電流路の一端に供給される信号を出力信号として電流路の他端から出力する第４のトランジスタと、
制御端子が前記負荷と前記第２のトランジスタの間に接続され、前記第２のトランジスタがオフしているときにオンし、前記容量に蓄積された電荷を電流路の他端から放出する第５のトランジスタとを備え、
前記負荷は、
制御端子と電流路の一端とに外部からの信号が供給され、供給された信号を電流路の他端に出力する第６のトランジスタと、
電流路の一端に前記外部からの信号が供給されると共に、制御端子に前記第６のトランジスタの電流路の他端から出力された信号が供給され、制御端子に供給された信号によってオンすることにより、電流路の一端に供給された信号を電流路の他端から出力して、前記第２のトランジスタの電流路の一端に供給する第７のトランジスタとを備えている
ことを特徴とする。
【０００８】
ここで、シフトレジスタの１番最初の段には、隣接する段の片方がない。この場合、第１のトランジスタの電流路の一端から供給される所定レベルの信号は、例えば、外部の制御装置などから供給されるこれに相当する信号で代用することができる。
【０００９】
上記第１の観点にかかるシフトレジスタでは、各段からの出力信号のレベルは、第３、第４のトランジスタがそれぞれオンしているときに外部から供給される信号のレベルにほぼ等しいものとすることができる。このため、出力信号のレベルを減衰させることなく、順次シフトしていくことが可能となる。
【００１０】
また、各段において第２のトランジスタがオフしているとき、すなわち当該段の出力信号のレベルを第３、第４の信号のレベルとするための動作を行わないときには、第５のトランジスタがオンしている。これにより、第１、第２の信号または第３、第４の信号の影響によって容量に若干の電荷が蓄積されても、これを放出させることができる。このため、本来容量Ａに蓄積されるべきでない電荷によって第２、第３のトランジスタがオンしてしまい、誤動作するということが起こらない。
【００１１】
上記第１の観点にかかるシフトレジスタは、前記第１のトランジスタの電流路の他端と前記容量との間に設けられ、前記容量の電圧を分圧させて、前記第１のトランジスタの電流路の両端にかかるようにする第１の分圧素子をさらに備えるものとすることができる。
【００１２】
上記第１の観点にかかるシフトレジスタは、前記第５のトランジスタの電流路の一端と前記容量との間に設けられ、前記容量の電圧を分圧させて、前記第５のトランジスタの電流路の両端にかかるようにする第２の分圧素子をさらに備えるものとすることもできる。
【００１４】
上記第１の観点にかかるシフトレジスタにおいて、奇数番目の段には、第３、第４の信号のうちの第３の信号が外部から供給され、偶数番目の段には、第３、第４の信号のうちの第４の信号が外部から供給されるものとすることができる。この場合、第３、第４の信号はそれぞれ、前記シフトレジスタの出力信号をシフトしていくタイムスロットのうちの所定期間、タイムスロット毎に交互に駆動レベルとなるものとすることができる。
【００１５】
この場合において、前記第１、第２の信号は、それぞれ前記第３、第４の信号が駆動レベルとなっている間の一定期間オンレベルとすることができる。
【００１６】
上記第１の観点にかかるシフトレジスタにおいて、前記複数の段のそれぞれを構成する各トランジスタは、同一のチャネル型の電界効果トランジスタであることを好適とする。
【００１８】
上記目的を達成するため、本発明の第２の観点にかかる電子装置は、
複数の段からなり、出力信号をシフトさせることによって所定レベルの信号を各段から順次出力するドライバと、複数の画素によって構成され、前記ドライバの各段から出力された出力信号によって駆動される駆動素子とを備え、
前記ドライバの各段は、
外部から制御端子に供給される第１または第２の信号によってオンし、隣接する一方の段から電流路の一端に供給された所定レベルの信号を電流路の他端に出力する第１のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、負荷を介して電流路の一端に供給される信号を電流路の他端から放出する第２のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、外部から電流路の一端に供給される第３または第４の信号を出力信号として電流路の他端から出力する第３のトランジスタと、
前記第２のトランジスタがオフしているときに負荷を介して制御端子に供給される信号によってオンし、外部から電流路の一端に供給される信号を出力信号として電流路の他端から出力する第４のトランジスタと、
制御端子が前記負荷と前記第２のトランジスタの間に接続され、前記第２のトランジスタがオフしているときにオンし、前記容量に蓄積された電荷を電流路の他端から放出する第５のトランジスタとを備え、
前記負荷は、
制御端子と電流路の一端とに外部からの信号が供給され、供給された信号を電流路の他端に出力する第６のトランジスタと、
電流路の一端に前記外部からの信号が供給されると共に、制御端子に前記第６のトランジスタの電流路の他端から出力された信号が供給され、制御端子に供給された信号によってオンすることにより、電流路の一端に供給された信号を電流路の他端から出力して、前記第２のトランジスタの電流路の一端に供給する第７のトランジスタとを備えている
ことを特徴とする。
【００１９】
上記電子装置において、前記駆動素子は、例えば、撮像素子とすることができる。
【００２０】
この場合において、前記撮像素子は、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ接続されたドレイン電極及びソース電極と、第１ゲート絶縁膜を介して前記半導体層の一方側に設けられた第１ゲート電極と、第２ゲート絶縁膜を介して前記半導体層の他方側に設けられた第２ゲート電極とを、画素毎に備えるものとしてもよい。そして、
前記ドライバは、出力信号を第１のゲート電極に出力する第１のドライバと、出力信号を第２のゲート電極に出力する第２のドライバとを含むものとすることができる。
【００２１】
ここで、撮像素子の各画素の構成から第１ゲート電極または第２ゲート電極を除いた構造のものを、ドライバを構成する各トランジスタとして適用することが可能となる。このため、撮像素子を形成した基板と同一の基板上に、同一のプロセスにおいて、ドライバを形成することが可能となる。
【００２２】
上記電子装置において、前記駆動素子は、また、表示素子とすることもできる。
【００２３】
この場合において、前記表示素子は、制御端子に前記ドライバの各段のいずれかの出力信号が供給され、電流路の一端に外部から画像データが供給される画素トランジスタを、画素毎に備えるものとすることができる。
【００２４】
このとき、表示素子が備える画素トランジスタには、ドライバを構成する各トランジスタと同一の構造のものを適用することが可能となる。このため、撮像素子を形成した基板と同一の基板上に、同一のプロセスにおいて、ドライバを形成することが可能となる。
【００２５】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２６】
図１は、この実施の形態にかかる撮像装置の構成を示すブロック図である。図示するように、この撮像装置は、画像を撮影する撮像素子１、並びにコントローラからの制御信号に従って撮像素子１を駆動するためのトップゲートドライバ２、ボトムゲートドライバ３及びドレインドライバ４から構成されている。
【００２７】
撮像素子１は、マトリクス状に配置された複数のダブルゲートトランジスタ１０で構成される。ダブルゲートトランジスタ１０のトップゲート電極はトップゲートラインＴＧＬに、ボトムゲート電極はボトムゲートラインＢＧＬに、ドレイン電極はドレインラインＤＬに、ソース電極は接地されたグラウンドラインＧｒＬにそれぞれ接続されている。撮像素子１を構成するダブルゲートトランジスタ１０の詳細については後述する。
【００２８】
トップゲートドライバ２は、撮像素子１のトップゲートラインＴＧＬに接続され、コントローラからの制御信号Ｔｃｎｔに従って、各トップゲートラインＴＧＬに＋２５（Ｖ）または−１５（Ｖ）の信号を選択的に出力する。トップゲートドライバ２は、コントローラから供給される信号に従って、＋２５（Ｖ）の信号を各トップゲートラインＴＧＬに順次選択的に出力するシフトレジスタで構成される。トップゲートドライバ２の詳細については後述する。
【００２９】
ボトムゲートドライバ３は、撮像素子１のボトムゲートラインＢＧＬに接続され、コントローラからの制御信号Ｂｃｎｔに従って、各ボトムゲートラインＢＧＬに＋１０（Ｖ）または０（Ｖ）の信号を出力する。ボトムゲートドライバ３は、コントローラから供給される信号に従って、＋１０（Ｖ）の信号を各ボトムゲートラインＢＧＬに順次選択的に出力するシフトレジスタで構成される。ボトムゲートドライバ３の詳細については後述する。
【００３０】
ドレインドライバ４は、撮像素子１のドレインラインＤＬに接続され、コントローラからの制御信号Ｄｃｎｔに従って、後述する所定の期間において全てのドレインラインＤＬに定電圧（＋１０（Ｖ））を出力し、電荷をプリチャージさせる。ドレインドライバ４は、プリチャージの後の所定の期間においてダブルゲートトランジスタ１０の半導体層にチャネルが形成されているか否かによって変化する各ドレインラインＤＬの電位を読み出し、画像データＤＡＴＡとしてコントローラに供給する。
【００３１】
次に、図１に示す撮像素子１を構成するダブルゲートトランジスタ１０の構造とその駆動原理について説明する。
【００３２】
図２は、ダブルゲートトランジスタ１０の概略的な構造を示す断面図である。図示するように、基板１０ａ上にクロムなどからなるボトムゲート電極１０ｂが形成されている。このボトムゲート電極１０ｂを覆うように、窒化シリコンからなるボトムゲート絶縁膜１０ｃが形成されている。
【００３３】
ボトムゲート絶縁膜１０ｃ上のボトムゲート電極１０ｂと対向する位置には、アモルファスシリコンまたはポリシリコンからなる半導体層１０ｄが形成されている。そして、半導体層１０ｄ上のブロッキング層、ｎ型半導体層（図示せず）を介して、半導体層１０ｄからボトムゲート絶縁膜１０ｃに渡るように、クロムからなるドレイン電極１０ｅとソース電極１０ｆとが形成されている。これら半導体層１０ｄ、ドレイン電極１０ｅ及びソース電極１０ｆを覆うように、窒化シリコンからなるトップゲート絶縁膜１０ｇが形成されている。
【００３４】
トップゲート絶縁膜１０ｇ上の半導体層１０ｄと対向する位置には、ＩＴＯ（Indium Tin Oxide）からなるトップゲート電極１０ｈが形成されている。そして、このトップゲート電極１０ｈを覆うように、窒化シリコンからなる絶縁保護膜１０ｉが形成されている。なお、このダブルゲートトランジスタ１０において、半導体層１０ｄへの光の入射は、それぞれ透明材料で形成された絶縁保護膜１０ｉ、トップゲート電極１０ｈ及びトップゲート絶縁膜１０ｇを介してなされる。
【００３５】
図３（ａ）〜（ｄ）は、ダブルゲートトランジスタ１０の駆動原理を示す模式図である。
【００３６】
図３（ａ）に示すように、トップゲート電極（ＴＧ）に印加されている電圧が＋２５（Ｖ）で、ボトムゲート電極（ＢＧ）に印加されている電圧が０（Ｖ）であると、半導体層１０ｄ内に連続したｎチャネルが形成されず、ドレイン電極（Ｄ）１０ｅに＋１０（Ｖ）の電圧が供給されても、ソース電極（Ｓ）１０ｆとの間に電流が流れない。また、この状態では、後述するフォトセンス状態において半導体層１０ｄの上部に蓄積された正孔が、同じ極性のトップゲート電極１０ｈの電圧により反発することにより、突出される。以下、この状態をリセット状態という。
【００３７】
図３（ｂ）に示すように、半導体層１０ｄに光が入射されると、その光量に応じて半導体層１０ｄ内に正孔−電子対が生じる。このとき、トップゲート電極（ＴＧ）１０ｈに印加されている電圧が−１５（Ｖ）で、ボトムゲート電極（ＢＧ）１０ｂに印加されている電圧が０（Ｖ）であると、発生した正孔−電子対のうちの正孔が半導体層１０ｄ内のブロッキング層（図の上部）に蓄積される。以下、この状態をフォトセンス状態という。なお、半導体層１０ｄ内に蓄積された正孔は、リセット状態となるまで半導体層１０ｄから吐出されることはない。
【００３８】
図３（ｃ）に示すように、フォトセンス状態において十分な量の正孔が半導体層１０ｄ内に蓄積されず、トップゲート電極（ＴＧ）１０ｈに印加されている電圧が−１５（Ｖ）で、ボトムゲート電極（ＢＧ）１０ｂに印加されている電圧が＋１０（Ｖ）であると、半導体層１０ｄ内に空乏層が広がり、ｎチャネルがピンチオフされ、半導体層１０ｄが高抵抗となる。このため、ドレイン電極（Ｄ）１０ｅに＋１０（Ｖ）の電圧が供給されても、ソース電極（Ｓ）１０ｆとの間に電流が流れない。以下、この状態を第１の読み出し状態という。
【００３９】
図３（ｄ）に示すように、フォトセンス状態において十分な量の正孔が半導体層１０ｄ内に蓄積され、トップゲート電極（ＴＧ）１０ｈに印加されている電圧が−１５（Ｖ）で、ボトムゲート電極（ＢＧ）１０ｂに印加されている電圧が＋１０（Ｖ）であると、蓄積されている正孔が負電圧の印加されているトップゲート電極１０ｈに引き寄せられて保持し、トップゲート電極１０ｈの負電圧が半導体層１０ｄに及ぼす影響を緩和させる。このため、半導体層１０ｄのボトムゲート電極１０ｂ側にｎチャネルが形成され、半導体層１０ｄが低抵抗となる。このため、ドレイン電極（Ｄ）に＋１０（Ｖ）の電圧が供給されると、ソース電極（Ｓ）１０ｆとの間に電流が流れる。以下、この状態を第２の読み出し状態という。
【００４０】
次に、図１に示すトップゲートドライバ２及びボトムゲートドライバ３の詳細について説明する。図４は、トップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタの全体の構成を示すブロック図である。撮像素子１に配されているダブルゲートトランジスタ１０の行数（トップゲートラインＴＧＬの数）をｎとすると、いずれのドライバ２、３として適用される場合も、このシフトレジスタは、ｎ個の段ＲＳ１（１）〜ＲＳ１（ｎ）から構成される。
【００４１】
各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）は、入力信号端子ＩＮ、出力信号端子ＯＵＴ、制御信号端子Φ、定電圧入力端子ＳＳ、基準電圧入力端子ＤＤ、及びクロック信号入力端子ｃｌｋを有している。出力信号端子ＯＵＴは、各段ＲＳ１（ｋ）の出力信号ｏｕｔ（ｋ）を出力する端子である。出力信号ｏｕｔ（ｋ）は、それぞれ撮像素子１の各トップゲートラインＴＧＬ（トップゲートドライバ２として適用の場合）、或いは各ボトムゲートラインＢＧＬ（ボトムゲートドライバ３として適用の場合）に出力される。
【００４２】
入力信号端子ＩＮは、コントローラからのスタート信号Ｖｓｔ（１番目の段ＲＳ１（１）の場合）、または前の段ＲＳ（ｋ−１）（ｋ：２〜ｎの整数）から出力された出力信号ｏｕｔ（ｋ−１）（２番目以降の段の場合）が入力される端子である。
【００４３】
定電圧入力端子ＳＳは、コントローラからの定電圧Ｖｓｓが供給される端子である。定電圧入力端子ＳＳに供給される定電圧Ｖｓｓのレベルは、−１５（Ｖ）（トップゲートドライバ２として適用の場合）、或いは０（Ｖ）（ボトムゲートドライバ３として適用の場合）である。基準電圧入力端子ＤＤは、所定の基準電圧Ｖｄｄが供給される端子である。基準電圧入力端子ＤＤに供給される基準電圧のレベルは、＋２５（Ｖ）である。
【００４４】
クロック信号入力端子ｃｌｋは、コントローラからのクロック信号ＣＫ１（奇数番目の段の場合）、或いはクロック信号ＣＫ２（偶数段目の段の場合）が供給される端子である。クロック信号ＣＫ１、ＣＫ２はそれぞれ、前記シフトレジスタの出力信号をシフトしていくタイムスロットのうちの所定期間、タイムスロット毎に交互に駆動レベルとなる。トップゲートドライバ２として適用した場合は、クロック信号ＣＫ１、ＣＫ２は、ハイレベル（ｎチャネルトランジスタにおけるオン電圧レベル）が＋２５（Ｖ）、ローレベル（ｎチャネルトランジスタにおけるオフ電圧レベル）が−１５（Ｖ）である。一方、ボトムゲートドライバ３として適用した場合は、ハイレベル（ｎチャネルトランジスタにおけるオン電圧レベル）が＋１０（Ｖ）、ローレベル（ｎチャネルトランジスタにおけるオフ電圧レベル）が０（Ｖ）である。
【００４５】
制御信号端子Φは、コントローラからの制御信号φ１（奇数番目の段の場合）、或いは制御信号φ２（偶数番目の段の場合）が供給される端子である。制御信号φ１、φ２のハイレベルは、後述するようにこれが供給されるｎチャネルのＴＦＴのオンレベルとなる所定の値、ローレベルは、そのＴＦＴのオフレベルとなる所定の値である。
【００４６】
図５は、上記構成のシフトレジスタの各段ＲＳ１（１）〜ＲＳ１（ｎ）の回路構成を示す図である。図示するように、各段ＲＳ１（１）〜ＲＳ１（ｎ）は、基本構成として５つのＴＦＴ（Thin Film Transistor）２１〜２５と、付加構成として１つのＴＦＴ３１とを有している。ＴＦＴ２１〜２５、３１は、いずれもｎチャネルＭＯＳ型の電界効果トランジスタで構成されるもので、図２に示したダブルゲートトランジスタ１０のボトムゲート電極１０ｂまたはトップゲート電極１０ｈを除いた構造となっている。
【００４７】
ＴＦＴ２１のゲート電極（制御端子）は制御信号端子Φに、ドレイン電極（電流路の一端）は入力信号端子ＩＮに、ソース電極（電流路の他端）はＴＦＴ２２、２４のゲート電極（制御端子）に接続されている。ＴＦＴ２３のゲート電極（制御端子）とドレイン電極（電流路の一端）とは基準電圧入力端子ＤＤに接続されている。ＴＦＴ２２のドレイン電極（電流路の一端）はＴＦＴ２３のソース電極（電流路の他端）に、ソース電極（電流路の他端）は定電圧入力端子ＳＳに接続されている。ＴＦＴ２４のドレイン電極（電流路の一端）はクロック信号入力端子ｃｌｋに、ソース電極（電流路の他端）はＴＦＴ２５のドレイン電極（電流路の一端）と出力信号端子ＯＵＴとに接続されている。ＴＦＴ２５のゲート電極（制御端子）はＴＦＴ２３のソース電極（電流路の他端）に、ソース電極（電流路の他端）は定電圧入力端子ＳＳに接続されている。
【００４８】
ＴＦＴ２１のソース電極とＴＦＴ２２、２４のゲート電極との間の配線及びこれと関係するＴＦＴ２１、２２、２４の寄生容量とによって、電荷を蓄積するための容量Ａが形成されている。また、ＴＦＴ２３のソース電極とＴＦＴ２２のソース電極及びＴＦＴ２５のゲート電極との間には、ＴＦＴ２３を介して基準電圧入力端子ＤＤから供給される電荷を蓄積するための容量Ｂが形成されている。
【００４９】
各段のＴＦＴ２１のゲート電極には、コントローラからの制御信号φ１またはφ２が供給される。ＴＦＴ２１のドレイン電極には、前の段ＲＳ１（ｋ−１）からの出力信号ｏｕｔ（ｋ−１）が供給される。ＴＦＴ２１は、ハイレベル（オンレベル）の信号φ１またはφ２が供給されたときにオンし、出力信号ｏｕｔ（ｋ−１）によりドレイン電極とソース電極との間に電流が流れる。これにより、ＴＦＴ３１を介して容量Ａに電荷をチャージさせる。
【００５０】
ＴＦＴ２３のゲート電極とドレイン電極とには、基準電圧Ｖｄｄが供給されている。これにより、ＴＦＴ２３は、常にオン状態となっている。ＴＦＴ２３は、基準電圧Ｖｄｄを分圧する負荷としての機能を有する。
【００５１】
各段のＴＦＴ２２は、容量Ａに電荷がチャージされていないときにオフ状態となり、ＴＦＴ２３を介して供給された基準電圧ＶｄｄをＴＦＴ２５のゲート電極に供給させる。また、ＴＦＴ２２は、容量Ａに電荷がチャージされているときにオン状態となり、ドレイン電極とソース電極との間に貫通電流を流させる。ここで、ＴＦＴ２２、２３は、いわゆるＥＥ型の構成となっているため、ＴＦＴ２３が完全なオフ抵抗とならないことで、ＴＦＴ２３のソース電極とＴＦＴ２５のゲート電極との間に蓄積された電荷が完全にディスチャージされないことがあるが、ＴＦＴ２５の閾値電圧よりも十分に低い電圧となる。
【００５２】
各段のＴＦＴ２４は、容量Ａがチャージされているとき（すなわち、ＴＦＴ２５がオフ状態のとき）にオン状態となり、入力されたクロック信号ＣＫ１、ＣＫ２によりゲート電極及びソース電極並びにそれらの間のゲート絶縁膜からなる寄生容量がチャージアップされる。ＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量がチャージアップされることにより、容量Ａの電位が後述するように上昇し、そして、ゲート飽和電圧にまで達するとソース−ドレイン電流が飽和する。これにより、出力信号ｏｕｔ（ｋ）は、実質的にクロック信号ＣＫ１、ＣＫ２とほぼ同電位となる。各段のＴＦＴ２４は、また、容量Ａに電荷がチャージされていないとき（すなわち、ＴＦＴ２５がオン状態のとき）にオフ状態となり、ドレイン電極に供給されたクロック信号ＣＫ１、ＣＫ２の出力を遮断する。
【００５３】
各段のＴＦＴ２５のドレイン電極には、定電圧Ｖｓｓが供給される。ＴＦＴ２５は、容量Ａに電荷がチャージされていないとき（すなわち、ＴＦＴ２５がオン状態のとき）にオフ状態となり、ＴＦＴ２４のソース電極から出力された信号のレベルを当該段の出力信号ｏｕｔ（ｋ）として出力させる。ＴＦＴ２５は、また、容量Ａに電荷がチャージされているとき（すなわち、ＴＦＴ２５がオフ状態のとき）にオン状態となり、ドレイン電極に供給された定電圧Ｖｓｓのレベルをソース電極から当該段の出力信号ｏｕｔ（ｋ）として出力させる。
【００５４】
ＴＦＴ３１は、ゲート電極が容量Ｂに接続されており、ＴＦＴ２２がオフして容量Ｂに電荷が蓄積されているときにオンする。すなわち、ＴＦＴ２２がオンしたタイミング以外は、常にオン状態となっている。ＴＦＴ３１は、ドレイン電極が容量Ａにソース電極が定電圧入力端子ＳＳに接続されており、オン状態となっているときには、容量Ａに蓄積された電荷を放出する。付加構成のＴＦＴ３１が果たす役割については、さらに詳しく後述する。
【００５５】
以下、この実施の形態にかかる撮像装置の動作について説明する。最初に、トップゲートドライバ２及びボトムゲートドライバ３の動作について説明する。なお、トップゲートドライバ２とボトムゲートドライバ３とは、それぞれ入出力される信号のレベルとタイミングとが異なるだけであるので、以下の説明において、ボトムゲートドライバ３の動作の説明は、トップゲートドライバ２と異なる部分のみに止めることとする。
【００５６】
図６は、トップゲートドライバ２として適用した場合における、この実施の形態のシフトレジスタの動作を示すタイミングチャートである。図中、ｔｑ〜ｔ（ｑ＋１）（ｑ：ｎ以下の自然数）の間となる１ｔ分の期間が１選択期間である。ここでは、１番目以外の奇数番目の段ＲＳ１（ｋ）（ｋ：３，５，・・・，ｎ−１）を例としているが、１番目の段も出力信号ｏｕｔ（ｋ−１）をコントローラからのスタート信号Ｖｓｔとすれば、他の奇数番目の段と同じである。また、偶数番目の段も、制御信号φ１を制御信号φ２に、クロック信号ＣＫ１をクロック信号ＣＫ２とすれば、奇数番目の段と同じ動作である。ただし、上述したように通常コントローラからトップゲートドライバ２の各段の定電圧入力端子ＳＳに供給される定電圧Ｖｓｓのレベルは−１５（Ｖ）であるが、定電圧Ｖｓｓのレベルが０（Ｖ）でもほぼ同じように動作する。
【００５７】
タイミングｔ０〜ｔ１の間、クロック信号ＣＫ２がハイレベル（２５（Ｖ））となると、前の段ＲＳ１（ｋ−１）から当該段ＲＳ１（ｋ）の入力端子ＩＮに供給される出力信号ｏｕｔ（ｋ−１）のレベルが２５（Ｖ）となる（図中、×をプロットして示す）。この間において、制御信号端子Φから入力される制御信号φ１が一定期間ハイレベルに変化すると、この一定期間だけＴＦＴ２１がオンし、入力端子ＩＮに供給された出力信号ｏｕｔ（ｋ−１）の２５（Ｖ）がＴＦＴ２１のソース電極から出力される。
【００５８】
これにより、容量Ａの電位（図中、●をプロットして示す）が上昇する。容量Ａの電位が上昇し、ＴＦＴ２２、２４の閾値電圧を超えると、当該段ＲＳ１（ｋ）のＴＦＴ２２、２４がオン、ＴＦＴ２５がオフする。ＴＦＴ２２がオンすると、容量Ｂに蓄積されていた電荷がこれを介してディスチャージされるため、容量Ａの電位がディスチャージされない。
【００５９】
次に、タイミングｔ１〜ｔ２の間において、クロック信号入力端子ｃｌｋから入力されるクロック信号ＣＫ１が２５（Ｖ）に変化する。すると、ブートストラップ効果によりＴＦＴ２４のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜からなる寄生容量がチャージアップされる。そして、この寄生容量の電位がゲート飽和電圧に達すると、ＴＦＴ２４のドレイン電極とソース電極との間に流れる電流が飽和する。これにより、当該段ＲＳ１（ｋ）の出力端子ＯＵＴから出力される出力信号ｏｕｔ（ｋ）は、クロック信号ＣＫ１のレベルとほぼ同電位の２５（Ｖ）となる（図中、太い実線で示す）。なお、このタイミングｔ１〜ｔ２の間は、ＴＦＴ２４の前述した寄生容量がチャージアップされることにより、容量Ａの電位がほぼ４５（Ｖ）程度にまで達する。
【００６０】
次に、タイミングｔ２になると、クロック信号ＣＫ１のレベルが−１５（Ｖ）に変化する。これにより、出力信号ｏｕｔ（ｋ）のレベルもほぼ−１５（Ｖ）となる。また、これにともないＴＦＴ２４の寄生容量へチャージされた電荷が放出され、ブートストラップ効果が減衰し容量Ａの電位が低下する。
【００６１】
さらに、タイミングｔ３までの間で制御信号φ１が一定期間ハイレベルになると、ＴＦＴ２１が再びオンし、段ＲＳ１（ｋ）の容量Ａに蓄積された電荷が段ＲＳ１（ｋ）のＴＦＴ３１、２１、及び前の段ＲＳ１（ｋ−１）のＴＦＴ２５（後述するように、オン状態）を介して放出され、ＴＦＴ２２の閾値電圧を下回ると、ＴＦＴ２２がオフする。これにより、容量Ｂに基準電圧入力端子ＤＤからＴＦＴ２３を介して電荷が蓄積され、ＴＦＴ２５、３１がオンする。
【００６２】
これにより、容量Ａに蓄積された電荷は、さらにオン状態となったＴＦＴ３１も介して放出されるようになり、図６に示すように、容量Ａの電位レベルが急速に低下する。
【００６３】
なお、前の段ＲＳ１（ｋ−１）の出力信号ｏｕｔ（ｋ−１）がハイレベルとならない期間においても当該段ＲＳ１（ｋ）のＴＦＴ２１のゲート電極に供給される制御信号φ１がハイレベルとなり、またＴＦＴ２４のドレイン電極に供給されるクロック信号ＣＫ１のレベルがハイレベルとなることがある。この際、ＴＦＴ２１のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜による寄生容量、或いはＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量、すなわち容量Ａに電荷がチャージされることから、容量Ａの電位は、ｔ０〜ｔ３以外の期間においても若干変動する。
【００６４】
しかしながら、これらの期間では、前の段ＲＳ１（ｋ−１）の出力信号ｏｕｔ（ｋ−１）がハイレベルにならないため、入力信号端子ＩＮからＴＦＴ２１を介して容量Ａにハイチャージの電荷が供給されることはなく、容量Ａの電位がＴＦＴ２２の閾値電圧を越えることはない。つまり、容量Ｂの電位はハイレベルのままであり、ＴＦＴ３１は常にオン状態である。
【００６５】
このため、ＴＦＴ２１のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜による寄生容量、或いはＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量に起因して容量Ａに電荷がチャージされても、オン状態となっているＴＦＴ３１を介してすぐに放出される。従って、容量Ａに蓄積される電荷の量は、ｔ０〜ｔ３以外の期間では、ごく短い期間における変動があるのみとなる。
【００６６】
そして、このような動作を奇数段、偶数段共に順次繰り返していくことにより、トップゲートドライバ２の各段ＲＳ１（ｋ）（ｋ：１〜ｎ）の出力信号ｏｕｔ（ｋ）がそれぞれ１選択期間１ｔずつ２５（Ｖ）に変化し、順次シフトしていく。
【００６７】
また、ボトムゲートドライバ３の動作は、トップゲートドライバ２の動作とほぼ同じであるが、コントローラから供給される信号ＣＫ１、ＣＫ２のハイレベルが１０（Ｖ）であるため、各段ＲＳ１（ｋ）（ｋ：１〜ｎ）の出力信号ｏｕｔ（ｋ）のハイレベルはほぼ１０（Ｖ）であり、この際の容量Ａのレベルは１８（Ｖ）程度であり、ＴＦＴ２４のソース、ドレイン電流が飽和電流に達するレベルのゲート電圧となる。また、クロック信号ＣＫ１、ＣＫ２がハイレベルとなっている期間は、１選択期間１ｔよりも短い所定の期間である。
【００６８】
次に、撮像素子１を駆動して画像を撮影するための全体の動作について、図７（ａ）〜（ｉ）に示す模式図を参照して説明する。なお、以下の説明において、１Ｔの期間は、１水平期間と同じ長さを有するものとする。また、説明を簡単にするため、撮像素子１に配置されているダブルゲートトランジスタ１０のうち、最初の３行のみを考えることとする。
【００６９】
まず、タイミングＴ１からＴ２までの１Ｔの期間において、図７（ａ）に示すように、トップゲートドライバ２は、１行目のトップゲートラインＴＧＬを選択して＋２５（Ｖ）を出力し、２、３行目（他の全行）のトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０がリセット状態となり、２、３行目のダブルゲートトランジスタ１０が前の垂直期間での読み出し状態を終了した状態（フォトセンスに影響しない状態）となる。
【００７０】
次に、タイミングＴ２からＴ３までの１Ｔの期間において、図７（ｂ）に示すように、トップゲートドライバ２は、２行目のトップゲートラインＴＧＬを選択して＋２５（Ｖ）を出力し、他のトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０がフォトセンス状態となり、２行目のダブルゲートトランジスタ１０がリセット状態となり、３行目のダブルゲートトランジスタ１０が前の垂直期間での読み出し状態を終了した状態（フォトセンスに影響しない状態）となる。
【００７１】
次に、タイミングＴ３からＴ４までの１Ｔの期間において、図７（ｃ）に示すように、トップゲートドライバ２は、３行目のトップゲートラインＴＧＬを選択して＋２５（Ｖ）を出力し、他のトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１、２行目のダブルゲートトランジスタがフォトセンス状態となり、３行目のダブルゲートトランジスタ１０がリセット状態となる。
【００７２】
次に、タイミングＴ４からＴ４．５までの０．５Ｔの期間において、図７（ｄ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。また、ドレインドライバ４は、すべてのドレインラインＤＬに＋１０（Ｖ）を出力する。この期間において、すべての行のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７３】
次に、タイミングＴ４．５からＴ５までの０．５Ｔの期間において、図７（ｅ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、１行目のボトムゲートラインＢＧＬを選択して＋１０（Ｖ）を出力し、他のボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０が第１または第２の読み出し状態となり、２、３行目のダブルゲートトランジスタ１０がフォトセンス状態のままとなる。
【００７４】
ここで、１行目のダブルゲートトランジスタ１０は、フォトセンス状態となっていたタイミングＴ２からＴ４．５までの期間で十分な光が半導体層に照射されていると、第２の読み出し状態となって半導体層内にｎチャネルが形成されるため、対応するドレインラインＤＬ上の電荷がディスチャージされる。一方、タイミングＴ２からＴ４．５までの期間で十分な光が半導体層に照射されていないと、第１の読み出し状態となって半導体層内のｎチャネルがピンチオフされるため、対応するドレインラインＤＬ上の電荷はディスチャージされない。ドレインドライバ４は、タイミングＴ４．５からＴ５までの期間で各ドレインラインＤＬ上の電位を読み出し、１行目のダブルゲートトランジスタ１０が検出した画像データＤＡＴＡとしてコントローラに供給する。
【００７５】
次に、タイミングＴ５からＴ５．５までの０．５Ｔの期間において、図７（ｆ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。また、ドレインドライバ４は、すべてのドレインラインＤＬに＋１０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、２、３行目のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７６】
次に、タイミングＴ５．５からＴ６までの０．５Ｔの期間において、図７（ｇ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、２行目のボトムゲートラインＢＧＬを選択して＋１０（Ｖ）を出力し、他のボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、２行目のダブルゲートトランジスタ１０が第１または第２の読み出し状態となり、３行目のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７７】
ここで、２行目のダブルゲートトランジスタ１０は、フォトセンス状態となっていたタイミングＴ３からＴ５．５までの期間で十分な光が半導体層に照射されていると、第２の読み出し状態となって半導体層内にｎチャネルが形成されるため、対応するドレインラインＤＬ上の電荷がディスチャージされる。一方、タイミングＴ３からＴ５．５までの期間で十分な光が半導体層に照射されていないと、第１の読み出し状態となって半導体層内のｎチャネルがピンチオフされるため、対応するドレインラインＤＬ上の電荷はディスチャージされない。ドレインドライバ４は、タイミングＴ５．５からＴ６までの期間で各ドレインラインＤＬ上の電位を読み出し、２行目のダブルゲートトランジスタ１０が検出した画像データＤＡＴＡとしてコントローラに供給する。
【００７８】
次に、タイミングＴ６からＴ６．５までの０．５Ｔの期間において、図７（ｈ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、すべてのボトムゲートラインＢＧＬに０（Ｖ）を出力する。また、ドレインドライバ４は、すべてのドレインラインＤＬに＋１０（Ｖ）を出力する。この期間において、１、２行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、３行目のダブルゲートトランジスタ１０がフォトセンス状態となる。
【００７９】
次に、タイミングＴ６．５からＴ７までの０．５Ｔの期間において、図７（ｉ）に示すように、トップゲートドライバ２は、すべてのトップゲートラインＴＧＬに−１５（Ｖ）を出力する。一方、ボトムゲートドライバ３は、３行目のボトムゲートラインＢＧＬを選択して＋１０（Ｖ）を出力し、他のボトムゲートラインＢＧＬに０（Ｖ）を出力する。この期間において、１、２行目のダブルゲートトランジスタ１０が読み出しを終了した状態となり、３行目のダブルゲートトランジスタ１０が第１または第２の読み出し状態となる。
【００８０】
ここで、３行目のダブルゲートトランジスタ１０は、フォトセンス状態となっていたタイミングＴ４からＴ６．５までの期間で十分な光が半導体層に照射されていると、第２の読み出し状態となって半導体層内にｎチャネルが形成されるため、対応するドレインラインＤＬ上の電荷がディスチャージされる。一方、タイミングＴ４からＴ６．５までの期間で十分な光が半導体層に照射されていないと、第１の読み出し状態となって半導体層内のｎチャネルがピンチオフされるため、対応するドレインラインＤＬ上の電荷はディスチャージされない。ドレインドライバ４は、タイミングＴ６．５からＴ７までの期間で各ドレインラインＤＬ上の電位を読み出し、３行目のダブルゲートトランジスタ１０が検出した画像データＤＡＴＡとしてコントローラに供給する。
【００８１】
こうしてドレインドライバ４から行毎に供給された画像データＤＡＴＡに対して、コントローラが所定の処理を行うことで、撮像対象物の画像データが生成される。
【００８２】
以下、付加構成のＴＦＴ３１が果たす役割について詳細に説明する。ここでは、比較例を以てその役割を説明する。図８は、この比較例においてトップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタの１段分の構成を示す回路図である。これは、図５に示す回路から付加構成のＴＦＴ３１を除いたもので、容量Ａに蓄積された電荷は、ＴＦＴ２１を介してしかディスチャージされない構造となっている。シフトレジスタの全体構成としては、上記の図４に示すものと同じである。
【００８３】
次に、この比較例のシフトレジスタの動作を、トップゲートドライバ２として適用した場合を例として説明する。図９は、トップゲートドライバ２として適用した場合におけるこの比較例のシフトレジスタの動作を示すタイミングチャートである。ここでも、１ｔ分の期間が１選択期間であり、また、１番目以外の奇数番目の段ＲＳ１（ｋ）（ｋ：３，５，・・・，ｎ−１）を例としている。
【００８４】
この比較例のシフトレジスタは、ＴＦＴ２２がオフ状態となっている期間、すなわち、ｔ０〜ｔ３の期間以外の期間における動作が、上記の実施の形態のシフトレジスタにおけるものと大きく異なる。
【００８５】
ｔ１〜ｔ３の期間以外の期間において、ＴＦＴ２４のドレイン電極に供給される信号ＣＫ１のレベルがハイレベルになると、ＴＦＴ２４のゲート電極及びドレイン電極並びにこれらの間のゲート絶縁膜からなる寄生容量がチャージアップされることにより、容量Ａに若干の電荷が蓄積され、容量Ａの電位が上昇する。しかし、ハイレベルの制御信号φ１がＴＦＴ２１のゲート電極に供給されたとき以外は、容量Ａに蓄積された電荷が放出されることはない。
【００８６】
ハイレベルの制御信号φ１がＴＦＴ２１のゲート電極に供給されたときでも、前の段ＲＳ１（ｋ−１）のＴＦＴ２５はオフ状態となっているため、容量Ａに蓄積された電荷がほとんど放出されない。
【００８７】
このため、この比較例のシフトレジスタでは、ＴＦＴ２４のゲート電極及びドレイン電極並びにこれらの間のゲート絶縁膜からなる寄生容量に起因して容量Ａに蓄積される電荷の量、ＴＦＴ２２、２４の特性によっては、容量Ａの電位がＴＦＴ２２、２４の閾値電圧を越えてしまう可能性がある。よって、この比較例のシフトレジスタは、上記の実施の形態で示したシフトレジスタでは生じ得ない誤動作が発生してしまう可能性がある。
【００８８】
以上説明したように、この実施の形態にかかる撮像装置では、トップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）から信号ＣＫ１、ＣＫ２のハイレベルをほぼそのまま出力信号のレベルとして出力することができる。このため、各段ＲＳ１（ｋ）にバッファ等を設けなくても、出力信号のレベルを減衰させることなく、順次シフトしていくことができる。
【００８９】
また、シフトレジスタの各段ＲＳ１（ｋ）を図５に示す構造にしたことにより各段ＲＳ１（ｋ）のＴＦＴ２２がそれぞれオフしているとき、すなわち上記したｔ０〜ｔ２以外の期間で各段ＲＳ１（ｋ）からの出力信号ＯＵＴ（ｋ）のレベルを信号ＣＫ１、ＣＫ２のハイレベルとするための動作を行わないときは、当該段ＲＳ１（ｋ）のＴＦＴ３１が常にオン状態となっている。このため、当該段ＲＳ１（ｋ）のＴＦＴ２１のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜による寄生容量、或いは当該段ＲＳ１（ｋ）のＴＦＴ２４のゲート電極及びドレイン電極並びにそれらの間のゲート絶縁膜による寄生容量に起因して容量Ａに電荷がチャージされても、段ＲＳ１（ｋ）のオン状態となっているＴＦＴ３１を介してすぐに放出される。
【００９０】
従って、この実施の形態にかかるシフトレジスタでは、各段ＲＳ１（ｋ）において本来容量Ａに蓄積されるべきでない電荷によって容量Ａの電位が上昇して、ＴＦＴ２２、２４がオン状態になってしまうことがない。よって、この実施の形態にかかるシフトレジスタは、上記した比較例のシフトレジスタに比べて、誤動作を生じることなく長期間使用することができる。
【００９１】
また、トップゲートドライバ２及びボトムゲートドライバ３として適用されるシフトレジスタは、ＴＦＴ２１〜２５、３１のみで、他の素子を用いることなく構成することができる。ここで、ＴＦＴ２１〜２５、３１は、撮像素子１を構成するダブルゲートトランジスタ１０のボトムゲート電極１０ｂまたはトップゲート電極１０ｈを除いた構造を有している。このため、撮像素子１を基板１０ａ上に形成する際に、同一の基板１０ａ上に、同一プロセスでＴＦＴ２１〜２５、３１を、すなわちトップゲートドライバ２及びボトムゲートドライバ３を形成することができる。
【００９２】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について説明する。
【００９３】
上記の実施の形態で示したシフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）の構成は、適宜変更することが可能である。例えば、基本構成としてのＴＦＴ２３は、ＴＦＴ以外の抵抗素子に置き換えてもよい。また、シフトレジスタの各段ＲＳ１（ｋ）、（ｋ：１〜ｎの整数）は、ゲート電極にクロック信号ＣＫ１、ＣＫ２のレベルを反転した信号が供給され、ドレイン電極がＴＦＴ２４のソース電極に接続され、ソース電極が定電圧供給端子ＳＳに接続されたＴＦＴをさらに備えるものとしてもよい。
【００９４】
さらに、シフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）は、フローティングを防ぐためのプルアップ用、プルダウン用のＴＦＴや抵抗素子などを適宜付加した構成としてもよい。さらに、クロック信号入力端子ｃｌｋとＴＦＴ２５のゲート電極との間に、ＴＦＴを挿入した構成とすることなどもできる。ＴＦＴ２１、３１のソース電極は、低電圧供給端子ＳＳに接続されるのではなく、接地されていてもよい。
【００９５】
その他にも、シフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）は、付加構成として１つのＴＦＴ３１を有する構造のみならず、付加構成としてさらに多くのＴＦＴを有する構造とすることもできる。図１０〜図１２は、付加構成としてさらに多くのＴＦＴを有するシフトレジスタの各段ＲＳ１（ｋ）（ｋ：１〜ｎの整数）の回路構成を示す図である。
【００９６】
図１０に示すシフトレジスタでは、各段ＲＳ１（ｋ）は、図５に示した構成に加えて、付加構成としてのＴＦＴ３２を有する。ＴＦＴ３２は、そのゲート電極が基準電圧入力端子ＤＤに接続されており、ＴＦＴ３２のドレイン電極はＴＦＴ２１のソース電極に、ソース電極は容量Ａに接続されている。ＴＦＴ３２は該端子ＤＤから供給される基準電圧並びにソース、ドレイン電極にそれぞれ接続された容量Ｃ、Ａの電位に応じてオン状態となっている。
【００９７】
ＴＦＴ３２は、次のような機能を有するものである。すなわち、前段の出力信号ＯＵＴ（ｋ−１）のローレベルが−１５（Ｖ）であるとすると、図９のｔ１〜ｔ２の期間は、容量Ａの電位が４５（Ｖ）程度まで上昇し、容量Ａと入力信号端子ＩＮとの間の電圧は、６０（Ｖ）程度にまで達する。ＴＦＴ３２は、この電圧をＴＦＴ２１との間で分圧することで、ＴＦＴ２１のドレイン−ソース間に大きな電圧がかかるのを防ぎ、ＴＦＴ２１が破壊することを防ぐものである。
【００９８】
図１１に示すシフトレジスタでは、各段ＲＳ１（ｋ）は、図１０に示した構成に加えて、付加構成としてのＴＦＴ３３を有する。ＴＦＴ３３は、そのゲート電極が基準電圧入力端子ＤＤに接続されており、該端子ＤＤから常に基準電圧が供給されている。ＴＦＴ３３のドレイン電極は容量Ａに、ソース電極はＴＦＴ３１のドレイン電極に接続されている。図５に示した構成に、ＴＦＴ３３を加えることも可能である。
【００９９】
ＴＦＴ３３は、次のような機能を有するものである。すなわち、定電圧入力端子ＳＳから供給される定電圧のレベルが−１５（Ｖ）であるとすると、図９のｔ１〜ｔ２の期間は、容量Ａの電位が４５（Ｖ）程度まで上昇し、容量Ａと定電圧信号端子ＳＳとの間の電圧は、６０（Ｖ）にまで達する。ＴＦＴ３３は、この電圧をＴＦＴ３１との間で分圧することで、ＴＦＴ３１のドレイン−ソース間に大きな電圧がかかるのを防ぎ、ＴＦＴ３１が破壊することを防ぐものである。
【０１００】
なお、図１０、図１１にそれぞれ示したＴＦＴ３２、３３は、いずれの容量Ａに蓄積された電荷による電圧を分圧して、ＴＦＴ２１、３１のドレイン−ソース間の電圧が高くなりすぎないようにする機能を有している。従って、このような分圧の機能を有するのであれば、他のタイプの素子（例えば、抵抗素子）をＴＦＴ３２、３３の代わりに適用することもできる。
【０１０１】
図１２に示すシフトレジスタでは、各段ＲＳ１（ｋ）は、図１１に示した構成に加えて、付加構成としてのＴＦＴ３４を有する。ＴＦＴ３４は、ゲート電極とドレイン電極とが基準電圧入力端子ＤＤに接続されている。ＴＦＴ２３のゲート電極は、基準電圧入力端子ＤＤに直接接続されているのではなく、ＴＦＴ３４のソース電極に接続されている。図５または図１０に示した構成に、ＴＦＴ３４を加えることも可能である。
【０１０２】
図５、図１０及び図１１の構成では、容量Ｂの電位は、ＴＦＴ２３が有する寄生容量の影響により、基準電圧入力端子ＤＤから供給される基準電圧のレベルまで上昇しない。これに対して、この構成では、ＴＦＴ３４を加え、ＴＦＴ２３とＴＦＴ３４とをいわゆるブートストラップ構造とすることで、容量Ｂの電位をほぼ基準電圧のレベルまで上昇できるようにするものである。これにより、ＴＦＴ２５、３１が確実にオンするようになり、容量Ｂのレベルが十分に上昇しないことによる誤動作を防いでいる。
【０１０３】
上記の実施の形態では、ダブルゲートトランジスタ１０をマトリクス状に配した撮像素子１を、トップゲートドライバ２及びボトムゲートドライバ３を用いて駆動する撮像装置を例として説明した。しかしながら、本発明は、これに限られず、マトリクス状などの所定の配列で画素を配した他のタイプの撮像素子或いは表示素子を、上記の実施の形態で示したシフトレジスタと同一の構成を有するドライバで駆動する撮像装置或いは表示装置にも適用することができる。
【０１０４】
例えば、図１３に示すような液晶表示装置への適用を例として説明する。図示するように、この液晶表示装置は、液晶表示素子５と、ゲートドライバ６と、ドレインドライバ７とを有している。
【０１０５】
液晶表示素子５は、一対の基板に液晶を封入して構成されるもので、その一方の基板には、ＴＦＴ５０がマトリクス状に形成されている。各ＴＦＴ５０のゲート電極はゲートラインＧＬに、ドレイン電極はドレインラインＤＬに、ソース電極は同様にマトリクス状に形成された画素電極に形成されている。他方の基板には、定電圧が印加されている共通電極が形成されており、この共通電極と各画素電極との間に、画素容量５１が形成される。そして、画素容量５１に蓄積された電荷によって液晶の配向状態が変化することで、液晶表示素子５は、透過させる光の量を制御して画像を表示するものである。
【０１０６】
ゲートドライバ６は、上記の実施の形態においてトップゲートドライバ２及びボトムゲートドライバ３として適用したシフトレジスタのいずれか、或いは上記で説明した変形例のものを以て構成される。ゲートドライバ６は、コントローラからの制御信号Ｇｃｎｔに従って、ゲートラインＧＬを順次選択して所定の電圧を出力する。但し、制御信号Ｇｃｎｔとして供給される定電圧Ｖｓｓは０（Ｖ）であり、また、出力電圧は、ＴＦＴ５０の特性に従うもので、コントローラから制御信号Ｇｃｎｔとして供給される信号ＣＫ１、ＣＫ２のレベルもこれに従っている。
【０１０７】
ドレインドライバ７は、コントローラからの制御信号Ｄｃｎｔに従って、コントローラから画像データｄａｔａを順次取り込む。１ライン分の画像データｄａｔａを蓄積すると、ドレインドライバ７は、コントローラからの制御信号Ｄｃｎｔに従ってこれをドレインラインＤＬに出力し、ゲートドライバ６によって選択されたゲートラインＧＬに接続されているＴＦＴ５０（オン状態）を介して、画素容量５１に蓄積させる。
【０１０８】
この液晶表示装置において、液晶表示素子５上に画像を表示する場合には、まず、ゲートドライバ６は、画像データｄａｔａを書き込むべき行のゲートラインＧＬに対応した段からハイレベルの信号を出力し、当該行のＴＦＴ５０をオンさせる。当該行のＴＦＴ５０がオンしているタイミングにおいて、ドレインドライバ７は、蓄積した画像データｄａｔａに応じた電圧をドレインラインＤＬに出力し、オンしているＴＦＴ５０を介して画素容量５１に書き込む。以上の動作の繰り返しにより、画素容量５１に画像データｄａｔａが書き込まれ、これに応じて液晶の配向状態が変化して、液晶表示素子５上に画像が表示される。
【０１０９】
この液晶表示装置では、液晶表示素子５は、一方の基板上にＴＦＴ５０がマトリクス状に形成されたものとなっている。このＴＦＴ５０の構造も、ゲートドライバ６に適用したシフトレジスタを構成するＴＦＴ２１〜２７、３１〜３３と基本的に同じである。従って、ゲートドライバ６を、液晶表示素子５を構成する一方の基板上に、同時プロセスにおいて形成することが可能となる。
【０１１０】
さらには、上記の実施の形態における構成、或いはそれを上記したように変形した構成を有するシフトレジスタは、撮像素子または表示素子を駆動するためのドライバとしての用途以外にも適用することができる。例えば、これらのシフトレジスタは、データ処理装置などにおいて直列のデータを並列のデータに変換する場合などの用途にも適用することができる。
【０１１１】
なお、上記の実施の形態のトップゲートドライバ２、ボトムゲートドライバ３並びにゲートドライバ６はＴＦＴ２１〜２５、３１〜３４のいずれかにより構成されているが、これらをＴＦＴ以外のトランジスタに置き換えてもよい。また、上記ＴＦＴ２１〜２５、３１〜３４はｎチャネル型であったが、全てｐチャネル型としてもよい。このとき、各信号のハイ、ローレベルはｎチャネルのときに比べ互いに反転されるように設定されていればよい。
【０１１２】
【発明の効果】
以上説明したように、本発明のシフトレジスタによれば、出力信号のレベルを減衰させることなく、順次シフトしていくことが可能となる。
【０１１３】
また、容量に蓄積された電荷が十分に放出されないことに起因する誤動作を防ぐことができる。
【０１１４】
さらに、本発明の電子装置では、撮像素子或いは表示素子などの駆動素子に、ドライバを構成するトランジスタとほぼ同様の構造を有する素子を含むものを適用することによって、ドライバを撮像素子と同一の基板上に、同一のプロセスで形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる撮像装置の構成を示すブロック図である。
【図２】図１のダブルゲートトランジスタの概略的な構造を示す断面図である。
【図３】（ａ）〜（ｄ）は、図１のダブルゲートトランジスタの駆動原理を示す模式図である。
【図４】本発明の第１の実施の形態において、トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの全体の構成を示すブロック図である。
【図５】本発明の第１の実施の形態において、トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の構成を示す回路図である。
【図６】本発明の第１の実施の形態におけるシフトレジスタを、トップゲートドライバとして適用した場合の動作を示すタイミングチャートである。
【図７】（ａ）〜（ｉ）は、本発明の第１の実施の形態にかかる撮像装置の動作を示す模式図である。
【図８】第１の比較例においてトップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の構成を示す回路図である。
【図９】第１の比較例におけるシフトレジスタを、トップゲートドライバとして適用した場合の動作を示すタイミングチャートである。
【図１０】トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の他の構成を示す回路図である。
【図１１】トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の他の構成を示す回路図である。
【図１２】トップゲートドライバ及びボトムゲートドライバとして適用されるシフトレジスタの１段分の他の構成を示す回路図である。
【図１３】本発明の実施の形態の変形にかかる液晶表示装置の構成を示すブロック図である。
【符号の説明】
１・・・撮像素子、２・・・トップゲートドライバ、３・・・ボトムゲートドライバ、４・・・ドレインドライバ、５・・・液晶表示素子、６・・・ゲートドライバ、７・・・ドレインドライバ、１０・・・ダブルゲートトランジスタ、１０ａ・・・基板、１０ｂ・・・ボトムゲート電極、１０ｃ・・・ボトムゲート絶縁膜、１０ｄ・・・半導体層、１０ｅ・・・ドレイン電極、１０ｆ・・・ソース電極、１０ｇ・・・トップゲート絶縁膜、１０ｈ・・・トップゲート電極、１０ｉ・・・絶縁保護膜、２１〜２５・・・ＴＦＴ（基本構成）、３１〜３４・・・ＴＦＴ（付加構成）、５０・・・ＴＦＴ、５１・・・画素容量、ＴＧＬ・・・トップゲートライン、ＢＧＬ・・・ボトムゲートライン、ＤＬ・・・ドレインライン、ＧＬ・・・ゲートライン、ＧｒＬ・・・グラウンドライン
Claims (11)
- 複数の段からなるシフトレジスタであって、前記シフトレジスタの各段は、
外部から制御端子に供給される第１または第２の信号によってオンし、隣接する一方の段から電流路の一端に供給された所定レベルの信号を電流路の他端に出力する第１のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、負荷を介して電流路の一端に供給される信号を電流路の他端から放出する第２のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、外部から電流路の一端に供給される第３または第４の信号を出力信号として電流路の他端から出力する第３のトランジスタと、
前記第２のトランジスタがオフしているときに負荷を介して制御端子に供給される信号によってオンし、外部から電流路の一端に供給される信号を出力信号として電流路の他端から出力する第４のトランジスタと、
制御端子が前記負荷と前記第２のトランジスタの間に接続され、前記第２のトランジスタがオフしているときにオンし、前記容量に蓄積された電荷を電流路の他端から放出する第５のトランジスタとを備え、
前記負荷は、
制御端子と電流路の一端とに外部からの信号が供給され、供給された信号を電流路の他端に出力する第６のトランジスタと、
電流路の一端に前記外部からの信号が供給されると共に、制御端子に前記第６のトランジスタの電流路の他端から出力された信号が供給され、制御端子に供給された信号によってオンすることにより、電流路の一端に供給された信号を電流路の他端から出力して、前記第２のトランジスタの電流路の一端に供給する第７のトランジスタとを備えている
ことを特徴とするシフトレジスタ。 - 前記第１のトランジスタの電流路の他端と前記容量との間に設けられ、前記容量の電圧を分圧させて、前記第１のトランジスタの電流路の両端にかかるようにする第１の分圧素子をさらに備える
ことを特徴とする請求項１に記載のシフトレジスタ。 - 前記第５のトランジスタの電流路の一端と前記容量との間に設けられ、前記容量の電圧を分圧させて、前記第５のトランジスタの電流路の両端にかかるようにする第２の分圧素子をさらに備える
ことを特徴とする請求項１または２に記載のシフトレジスタ。 - 前記シフトレジスタの奇数番目の段には、第３、第４の信号のうちの第３の信号が外部から供給され、
前記シフトレジスタの偶数番目の段には、第３、第４の信号のうちの第４の信号が外部から供給され、
第３、第４の信号はそれぞれ、前記シフトレジスタの出力信号をシフトしていくタイムスロットのうちの所定期間、タイムスロット毎に交互に駆動レベルとなる
ことを特徴とする請求項１乃至３のいずれか１項に記載のシフトレジスタ。 - 前記第１、第２の信号は、それぞれ前記第３、第４の信号が駆動レベルとなっている間の一定期間オンレベルとなる
ことを特徴とする請求項４に記載のシフトレジスタ。 - 前記複数の段のそれぞれを構成する各トランジスタは、同一のチャネル型の電界効果トランジスタである
ことを特徴とする請求項１乃至５のいずれか１項に記載のシフトレジスタ。 - 複数の段からなり、出力信号をシフトさせることによって所定レベルの信号を各段から順次出力するドライバと、複数の画素によって構成され、前記ドライバの各段から出力された出力信号によって駆動される駆動素子とを備え、
前記ドライバの各段は、
外部から制御端子に供給される第１または第２の信号によってオンし、隣接する一方の段から電流路の一端に供給された所定レベルの信号を電流路の他端に出力する第１のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、負荷を介して電流路の一端に供給される信号を電流路の他端から放出する第２のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の容量に蓄積された電荷によってオンし、外部から電流路の一端に供給される第３または第４の信号を出力信号として電流路の他端から出力する第３のトランジスタと、
前記第２のトランジスタがオフしているときに負荷を介して制御端子に供給される信号によってオンし、外部から電流路の一端に供給される信号を出力信号として電流路の他端から出力する第４のトランジスタと、
制御端子が前記負荷と前記第２のトランジスタの間に接続され、前記第２のトランジスタがオフしているときにオンし、前記容量に蓄積された電荷を電流路の他端から放出する第５のトランジスタとを備え、
前記負荷は、
制御端子と電流路の一端とに外部からの信号が供給され、供給された信号を電流路の他端に出力する第６のトランジスタと、
電流路の一端に前記外部からの信号が供給されると共に、制御端子に前記第６のトランジスタの電流路の他端から出力された信号が供給され、制御端子に供給された信号によってオンすることにより、電流路の一端に供給された信号を電流路の他端から出力して、前記第２のトランジスタの電流路の一端に供給する第７のトランジスタとを備えている
ことを特徴とする電子装置。 - 前記駆動素子は、撮像素子である
ことを特徴とする請求項７に記載の電子装置。 - 前記撮像素子は、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ接続されたドレイン電極及びソース電極と、第１ゲート絶縁膜を介して前記半導体層の一方側に設けられた第１ゲート電極と、第２ゲート絶縁膜を介して前記半導体層の他方側に設けられた第２ゲート電極とを、画素毎に備え、
前記ドライバは、出力信号を第１のゲート電極に出力する第１のドライバと、出力信号を第２のゲート電極に出力する第２のドライバとを含む
ことを特徴とする請求項７または８に記載の電子装置。 - 前記駆動素子は、表示素子である
ことを特徴とする請求項７に記載の電子装置。 - 前記表示素子は、制御端子に前記ドライバの各段のいずれかの出力信号が供給され、電流路の一端に外部から画像データが供給される画素トランジスタを、画素毎に備える
ことを特徴とする請求項１０に記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34288599A JP3809750B2 (ja) | 1999-12-02 | 1999-12-02 | シフトレジスタ及び電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34288599A JP3809750B2 (ja) | 1999-12-02 | 1999-12-02 | シフトレジスタ及び電子装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005313674A Division JP2006120308A (ja) | 2005-10-28 | 2005-10-28 | シフトレジスタ及び電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001160299A JP2001160299A (ja) | 2001-06-12 |
| JP3809750B2 true JP3809750B2 (ja) | 2006-08-16 |
Family
ID=18357273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34288599A Expired - Lifetime JP3809750B2 (ja) | 1999-12-02 | 1999-12-02 | シフトレジスタ及び電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3809750B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176288A (ja) * | 1999-12-09 | 2001-06-29 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
| CN104778928A (zh) * | 2015-03-26 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4310939B2 (ja) | 2001-06-29 | 2009-08-12 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
| JP3944394B2 (ja) | 2002-01-08 | 2007-07-11 | 株式会社日立製作所 | 表示装置 |
| US6845140B2 (en) * | 2002-06-15 | 2005-01-18 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
| KR101056375B1 (ko) * | 2004-10-01 | 2011-08-11 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널 |
| KR100776511B1 (ko) * | 2006-04-18 | 2007-11-16 | 삼성에스디아이 주식회사 | 주사구동회로 및 이를 이용한 유기발광표시장치 |
| KR100776510B1 (ko) | 2006-04-18 | 2007-11-16 | 삼성에스디아이 주식회사 | 주사구동회로 및 이를 이용한 유기발광표시장치 |
| KR101240655B1 (ko) | 2006-09-29 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 |
| TWI585730B (zh) | 2006-09-29 | 2017-06-01 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
| EP2189988B1 (en) | 2007-09-12 | 2012-12-12 | Sharp Kabushiki Kaisha | Shift register |
| EP2189987B1 (en) | 2007-09-12 | 2013-02-13 | Sharp Kabushiki Kaisha | Shift register |
| JP5125569B2 (ja) | 2008-02-08 | 2013-01-23 | ソニー株式会社 | ブートストラップ回路 |
| TWI666626B (zh) | 2009-01-16 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及其電子裝置 |
| KR101752640B1 (ko) * | 2009-03-27 | 2017-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR101830196B1 (ko) | 2010-02-12 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
| CN104246897B (zh) | 2012-04-25 | 2017-03-01 | 株式会社日本有机雷特显示器 | 移位寄存器和显示装置 |
| US20150262703A1 (en) * | 2012-10-05 | 2015-09-17 | Sharp Kabushiki Kaisha | Shift register, display device provided therewith, and shift-register driving method |
| US20150279480A1 (en) * | 2012-10-05 | 2015-10-01 | Sharp Kabushiki Kaisha | Shift register, display device provided therewith, and shift-register driving method |
| US9881688B2 (en) | 2012-10-05 | 2018-01-30 | Sharp Kabushiki Kaisha | Shift register |
| TWI693606B (zh) | 2014-02-21 | 2020-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及電子裝置 |
| JP6138319B2 (ja) * | 2016-06-16 | 2017-05-31 | キヤノン株式会社 | 検出装置、及び、検出システム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829200A (ja) * | 1981-08-12 | 1983-02-21 | Semiconductor Res Found | 走査回路 |
| JPS58188396A (ja) * | 1982-04-26 | 1983-11-02 | Seiko Epson Corp | 薄膜シフトレジスタ集積回路 |
| JPS6170431U (ja) * | 1984-10-16 | 1986-05-14 | ||
| US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
| JP2985113B2 (ja) * | 1992-10-16 | 1999-11-29 | カシオ計算機株式会社 | フォトセンサシステム及びフォトセンサシステムに使用されるフォトセンサ |
| JP3316702B2 (ja) * | 1993-03-31 | 2002-08-19 | カシオ計算機株式会社 | 画像読取装置 |
| US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
| JP2921510B2 (ja) * | 1996-10-07 | 1999-07-19 | 日本電気株式会社 | ブートストラップ回路 |
| DE19950860B4 (de) * | 1998-10-21 | 2009-08-27 | Lg Display Co., Ltd. | Schieberegister |
-
1999
- 1999-12-02 JP JP34288599A patent/JP3809750B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176288A (ja) * | 1999-12-09 | 2001-06-29 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
| CN104778928A (zh) * | 2015-03-26 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
| US9934744B2 (en) | 2015-03-26 | 2018-04-03 | Boe Technology Group Co., Ltd. | Shift register, gate driver circuit, display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001160299A (ja) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3809750B2 (ja) | シフトレジスタ及び電子装置 | |
| JP4310939B2 (ja) | シフトレジスタ及び電子装置 | |
| JP3911923B2 (ja) | シフトレジスタ及び電子装置 | |
| US7733320B2 (en) | Shift register circuit and drive control apparatus | |
| KR100393750B1 (ko) | 시프트레지스터 및 전자장치 | |
| JP6804127B2 (ja) | 画像表示システムおよびゲート駆動回路 | |
| JP4506026B2 (ja) | シフトレジスタ、表示装置及び撮像素子 | |
| US10706803B2 (en) | Shift register circuit | |
| KR102562947B1 (ko) | 게이트 구동 회로와 이를 이용한 표시장치 | |
| JP2001273785A (ja) | シフトレジスタ及び電子装置 | |
| JP5399555B2 (ja) | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 | |
| JP4189585B2 (ja) | シフトレジスタ回路及び電子装置 | |
| JP3997674B2 (ja) | シフトレジスタ及び電子装置 | |
| JP3777894B2 (ja) | シフトレジスタ及び電子装置 | |
| JP3800863B2 (ja) | 表示装置 | |
| JP4645047B2 (ja) | シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置 | |
| JP2001282169A (ja) | シフトレジスタ及び電子装置 | |
| JP5190285B2 (ja) | 表示装置 | |
| JP7457722B2 (ja) | 奇偶影響を下げるマトリクス検出器 | |
| KR101213828B1 (ko) | 액정 패널용 하이브리드 게이트 드라이버 | |
| JP3858136B2 (ja) | シフトレジスタ及び電子装置 | |
| JP2006120308A (ja) | シフトレジスタ及び電子装置 | |
| JP3823614B2 (ja) | シフトレジスタ及び電子装置 | |
| JP2001035180A (ja) | シフトレジスタ及び電子装置 | |
| JP2003032096A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3809750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |