JP4506026B2 - シフトレジスタ、表示装置及び撮像素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示素子や撮像素子を駆動するドライバとして好適なシフトレジスタに関する。
【０００２】
【従来の技術】
ＴＦＴ液晶表示装置などのアクティブマトリクス型の液晶表示装置では、マトリクス状に配列された表示画素を１ラインずつ選択し、選択した画素の画素容量に表示データに応じた信号を書き込むことによって所望の表示を得ている。このラインを選択するためのドライバとして、一般に、外部からの制御信号に従って出力信号を順次シフトしていくシフトレジスタが用いられている。
【０００３】
このようなシフトレジスタとして、例えば、特開２０００−３５７７２号公報に開示されたものがある。図７は、この公報に開示された従来のシフトレジスタの構成を示す。図示するように、このシフトレジスタは、複数の段（図では、１番目から３番目の段ＲＳ（１）〜ＲＳ（３）を示す）からなり、各段は５つのＴＦＴ５１〜５５によって構成されている。
【０００４】
各段ＲＳ（ｋ）（ｋ：１以上の整数）では、外部からハイレベルのスタート信号Ｐｓｔまたは前の段ＲＳ（ｋ−１）の出力信号ＯＵＴ（ｋ−１）がＴＦＴ５１のドレインに供給され、この間にＴＦＴ５１のゲートに供給される制御信号φ１またはφ２がハイレベルに変化すると、ＴＦＴ５１のソースとＴＦＴ５２のゲート及びＴＦＴ５５の間の配線Ｃａに電荷が蓄積される。これにより、ＴＦＴ５２、５５がオンする。
【０００５】
次に、ＴＦＴ５５がオンしたことによって、負荷としてのＴＦＴ５４を介して供給される電源電圧Ｖｄｄが基準電圧Ｖｓｓの配線から放出される。これにより、ＴＦＴ５３がオン状態からオフ状態に変化する。この状態でクロック信号ＣＫ１またはＣＫ２がハイレベルに変化すると、この信号のレベルがほぼそのまま、当該段ＲＳ（ｋ）の出力信号ＯＵＴ（ｋ）として出力される。以上のような動作が１番目の段ＲＳ（１）から順次繰り返されることで、ハイレベルとなる出力信号ＯＵＴ１，ＯＵＴ２，・・・が順次シフトしていく。
【０００６】
しかしながら、このシフトレジスタでは、ハイレベルの信号を出力すべく動作する段以外でも、ＴＦＴ５２のドレインに供給されるクロック信号ＣＫ１またはＣＫ２は、一定周期でハイレベルになることを繰り返している。ここで、ＴＦＴ５２のドレインとゲートとの間の寄生容量に起因して、配線Ｃａの電位が若干上昇する。
【０００７】
また、このシフトレジスタを構成するＴＦＴ５１〜５５は、温度条件によって特性が変動し、特に高温の環境下では、出力信号がオフ時でもオン時と同レベルの電圧になる誤動作が発生する恐れがあるが、上記の公報では、温度の変化によるＴＦＴ５１〜５５の特性の変動を考慮していない。また、この温度変化による特性の変動は、シフトレジスタを構成するＴＦＴ５１〜５５の設計に応じて異なるが、高温でも正常な回路動作を行うための設計値が十分把握されていなかった。
【０００８】
【発明が解決しようとする課題】
本発明は、高温下においても正しい回路動作が得られ、長期間安定した動作を得ることができるシフトレジスタを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかるシフトレジスタは、
複数の段からなるシフトレジスタであって、前記シフトレジスタの各段は、
隣接する一方の段から制御端子に供給された所定レベルの信号によってオンし、所定レベルの信号を電流路の一端から他端に出力する第１のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の配線に蓄積された電荷によってオンし、外部から電流路の一端に供給される第１または第２の信号を出力信号として電流路の他端から出力する第２のトランジスタと、
所定レベルの電圧を電流路の一端から他端に出力する第３のトランジスタと、
制御端子と前記第１のトランジスタの電流路の他端との間の配線に蓄積された電荷によってオンし、前記第３のトランジスタを介して供給される所定レベルの電圧を電流路の一端から他端に出力して、前記第３のトランジスタからの所定レベルの電圧を異なるレベルの電圧に変位させる第４のトランジスタと、
電流路の一端が前記第２のトランジスタの前記電流路の他端と接続され、前記第４のトランジスタがオフしているときに、前記第３のトランジスタからの所定レベルの電圧に応じてオンする第５のトランジスタと、
制御端子に隣接する他方の段の出力信号が供給され、該他方の段の出力信号によってオンすることにより、前記配線に蓄積された電荷を放出させる第６のトランジスタとを備え、
前記第１のトランジスタの値及び前記第６のトランジスタの値はともに、前記第２のトランジスタの値より小さく、且つ前記第５のトランジスタの値より小さく、且つ前記第３のトランジスタの値より大きく、且つ前記第４のトランジスタの値より大きくし、
トランジスタの値とは、該トランジスタのチャネル幅のチャネル長に対する比で定義される値である
ことを特徴とする。
【００１２】
前記第１のトランジスタに供給される所定レベルの信号は、最初に出力信号がアクティブとなる側の端の段においては外部から所定タイミングで供給されるスタート信号であり、それ以外の段においては前側に隣接する段の出力信号であることを特徴とする。
【００１３】
前記第１の信号と第２の信号とは、互いに位相が１８０°異なることを特徴とする。
【００１４】
前記複数の段のそれぞれを構成するトランジスタは、同一チャネル型の電界効果トランジスタであることを特徴とする。
さらに、上記目的を達成するため、本発明の第２の観点にかかる表示装置は、上述のシフトレジスタを備えることを特徴とする。
本発明の第３の観点にかかる撮像素子は、上述のシフトレジスタを備えることを特徴とする。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００１６】
図１は、この実施の形態にかかるシフトレジスタの回路構成を示す図である。図示するように、このシフトレジスタは、その基本構成としてｎ個（ｎ：２以上の整数）の段から構成されており、図１では、このうちの最初の３つの段ＲＳ（１）〜ＲＳ（３）を示している。このシフトレジスタには、その動作信号として、外部からクロック信号ＣＫ１、ＣＫ２、スタート信号Ｐｓｔ、電源電圧Ｖｄｄ及び基準電圧Ｖｓｓが供給される。
【００１７】
外部から供給される信号のうち、電源電圧Ｖｄｄは一定の正電圧であり、基準電圧Ｖｓｓは、電源電圧Ｖｄｄより低い一定の電圧であるが、マイナスまたは０（Ｖ）が望ましい。クロック信号ＣＫ１、ＣＫ２及びスタート信号Ｐｓｔのハイレベルは電源電圧Ｖｄｄの電圧レベルと同じであり、これらの信号のローレベルは基準電圧Ｖｓｓの電圧レベルと同じである。
【００１８】
各段ＲＳ（１）〜ＲＳ（ｎ）は、基本構成として６つの逆スタガのＴＦＴ（Thin Film Transistor）１〜６を有している。ＴＦＴ１〜６は、いずれもｎチャネルＭＯＳ型の薄膜トランジスタで構成されている。各段ＲＳ（ｍ）のＴＦＴ１のゲート電極及びドレイン電極は互いに前段ＲＳ（ｍ−１）のＴＦＴ２のソース電極に接続され、ＴＦＴ１のソース電極は、ＴＦＴ５のゲート電極、ＴＦＴ２のゲート電極及びＴＦＴ６のドレイン電極に接続されている。
【００１９】
ＴＦＴ５のドレイン電極は、ＴＦＴ４のソース電極及びＴＦＴ３のゲート電極に接続され、ＴＦＴ５のソース電極及びＴＦＴ６のソース電極には定電圧Ｖｓｓが供給されている。そして、ＴＦＴ４のゲート電極及びドレイン電極には基準電圧Ｖｄｄが供給され、奇数段のＴＦＴ２のドレイン電極には信号ＣＫ１が供給され、偶数段のＴＦＴ２のドレイン電極には信号ＣＫ２が供給され、各段のＴＦＴ２のソース電極はＴＦＴ３のドレイン電極に接続され、ＴＦＴ３のソース電極には定電圧Ｖｓｓが供給されている。ＴＦＴ６のゲート電極には、次段の出力信号ＯＵＴ（ｍ＋１）が入力される。
【００２０】
図２（Ａ）は、本発明に係るシフトレジスタの各ＴＦＴ１〜ＴＦＴ６に適用される逆スタガ型のトランジスタの一例を示す概略構成図であり、図２（Ｂ）は、図２（Ａ）の（Ｘ）−（Ｘ）線断面図である。
【００２１】
逆スタガ型のトランジスタは、ガラス等の絶縁性基板１９上に形成されたゲート電極７２と、ゲート電極７２上及び絶縁性基板１９上に設けられたゲート絶縁膜１６と、ゲート電極７２に対向して設けられ、アモルファスシリコン等からなる半導体層６１と、半導体層６１上に互いに離間して並列に配置されたブロック絶縁膜６４ａ、６４ｂ、６４ｃと、ブロック絶縁膜６４ａのチャネル長方向の一方の端部に跨り且つ半導体層６１上に設けられた不純物層６９ａと、ブロック絶縁膜６４ａのチャネル長方向の他方の端部及びブロック絶縁膜６４ｂのチャネル長方向の一方の端部に跨って且つ半導体層６１上に設けられた不純物層６９ｂと、ブロック絶縁膜６４ｂのチャネル長方向の他方の端部及びブロック絶縁膜６４ｃのチャネル長方向の一方の端部に跨って且つ半導体層６１上に設けられた不純物層６９ｃと、ブロック絶縁膜６４ｃのチャネル長方向の他方の端部に跨り且つ半導体層６１上に設けられた不純物層６９ｄと、不純物層６９ａ上、不純物層６９ｂ上、不純物層６９ｃ上、及び不純物層６９ｄ上にそれぞれ設けられたソース電極６５、ドレイン電極６６、ソース電極６７、及びドレイン電極６８と、ゲート絶縁膜１６、ブロック絶縁膜６４ａ、６４ｂ、６４ｃ、ソース電極６５、６７、及びドレイン電極６６、６８を覆うように形成された層間絶縁膜１５と、から構成されている。
【００２２】
ゲート電極７２、ソース、ドレイン電極６５〜６８は、クロム、クロム合金、アルミ、アルミ合金等から選択された部材からなり、不純物層６９ａ、６９ｂ、６９ｃ、６９ｄは、ｎ型の不純物イオンがドープされたアモルファスシリコンからなる。半導体層６１は、図２（Ａ）中で格子状にハッチングされた領域にある単層構造である。
【００２３】
次に、このシフトレジスタの各ＴＦＴ１〜ＴＦＴ６の作用について説明するが、各段の構成はほぼ同じであるため、１番目の段ＲＳ（１）を例として説明する。１番目の段ＲＳ（１）は、ａ−Ｓｉによる半導体層を有する６つのＴＦＴ１〜６によって構成されている。ＴＦＴ１〜６は、全て同一のチャネル型（ここでは、ｎチャネル型）の電界効果トランジスタである。
【００２４】
ＴＦＴ１のゲートとドレインとには、スタート信号Ｐｓｔが供給される。ＴＦＴ１のソースは、ＴＦＴ２のゲートとＴＦＴ５のゲートとＴＦＴ６のソースとに接続されている。ＴＦＴ２は、ＴＦＴ１のソースとの間の配線Ｃａに電荷が蓄積され、これがハイレベルになっているときにオンする。ＴＦＴ２のドレインにはクロック信号ＣＫ１が供給され、ＴＦＴ２自身がオンし、さらに後述するようにＴＦＴ３がオフしている際にこの信号がこの段ＲＳ（１）の出力信号ＯＵＴ１として出力される。
【００２５】
ＴＦＴ４のゲートとドレインとには、電源電圧Ｖｄｄが供給され、ソース電位が電源電圧Ｖｄｄに対し十分低いとＴＦＴ４はオンし、電源電圧Ｖｄｄをソースから出力する。ＴＦＴ４のソースから出力される電圧は、ＴＦＴ５のドレインに供給されており、ＴＦＴ４が負荷として機能して、ＴＦＴ５に電源電圧Ｖｄｄが供給される。ＴＦＴ５は、ＴＦＴ１のソースとの間の配線Ｃａがハイレベルとなっているときにオンし、ＴＦＴ４を介して供給された電源電圧を基準電圧Ｖｓｓの配線から放出する。
【００２６】
ＴＦＴ３は、ＴＦＴ５がオフしているときにＴＦＴ４を介して供給される電源電圧Ｖｄｄによってオンし、ＴＦＴ２のソースから出力されたクロック信号ＣＫ１により出力信号用の配線に蓄積された電圧を基準電圧Ｖｓｓの配線から放出させる。ＴＦＴ３は、また、ＴＦＴ５がオンしているときにはオフし、この際にはクロック信号ＣＫ１の電圧レベルが出力信号ＯＵＴ１の電圧レベルとなる。ＴＦＴ６は、次の段であるＲＳ（２）の出力信号ＯＵＴ２によってオンし、ＴＦＴ１のソースとＴＦＴ２のゲート及びＴＦＴ５のゲートとの間の配線Ｃａに蓄積された電荷を基準電圧Ｖｓｓの配線から放出させる。
【００２７】
なお、１番目以外の奇数番目の段ＲＳ（２ｋ＋１）（ｋ：１〜２／ｎの整数）の構成は、ＴＦＴ１のゲートとドレインとに前の段ＲＳ（２ｋ）の出力信号ＯＵＴ（２ｋ）が供給される以外は、１番目の段ＲＳ（１）と同じである。偶数番目の段ＲＳ（２ｋ）の構成は、ＴＦＴ１のゲートとドレインとに前の段ＲＳ（２ｋ−１）の出力信号ＯＵＴ（２ｋ−１）が供給されること、ＴＦＴ２のドレインにクロック信号ＣＫ２が供給されること以外は、１番目の段ＲＳ（１）と同じである。また、最終番目の段ＲＳ（ｎ）のＴＦＴ６のゲートに供給するリセット信号は、１番目の段ＲＳ（１）の出力信号ＯＵＴ１とするか、或いは外部から供給するものとしてもよい。
【００２８】
次に、このシフトレジスタの各段の具体的な設計、特にＴＦＴ１〜６の相対的な大きさをどのように設定するかについて説明する。
【００２９】
各ＴＦＴ１〜６の半導体層６１のうち、ドレイン電流が流れるチャネル領域は、隣接する二辺がチャネル長Ｌ１及びチャネル幅Ｗ１で定義される長方形と、隣接する二辺がチャネル長Ｌ２及びチャネル幅Ｗ１で定義される長方形と、隣接する二辺がチャネル長Ｌ３及びチャネル幅Ｗ１で定義される矩形と、に設定されている。
【００３０】
このトランジスタに流れるドレイン電流Ｉdsは、次の数式１で表される。
【数１】
Ｉds ∝ （Ｗ１／Ｌ１＋Ｗ１／Ｌ２＋Ｗ１／Ｌ３）＝Σ（Ｗ／Ｌ）
ここで、Ｌ１＝Ｌ２＝Ｌ３と設定すればすれば、Σ（Ｗ／Ｌ）＝３Ｗ１／Ｌ１となる。
【００３１】
本発明では、各ＴＦＴ１〜ＴＦＴ６の値Σ（Ｗ／Ｌ）の相対値を最適化して高温の環境下でも誤動作しないシフトレジスタを実現している。以下では、値Σ（Ｗ／Ｌ）を簡略化して値（Ｗ／Ｌ）と記載する。したがって値（Ｗ／Ｌ）はチャネル領域が複数あれば上述のようにΣ（Ｗ／Ｌ）を意味する。ここで、ＴＦＴ１、２は、ハイレベルとローレベルとに電圧レベルが変化する信号が外部からドレインに供給され、ソースから出力することが必要であるため、値（Ｗ／Ｌ）やその大きさの範囲はある程度限定されたものとなる。
【００３２】
但し、ＴＦＴ２は、ローレベルとハイレベルとの間の電圧差の大きいクロック信号ＣＫ１またはＣＫ２が供給され、オンレベルの出力信号ＯＵＴ１〜ＯＵＴｎとして出力させるものであるため、出力信号ＯＵＴ１〜ＯＵＴｎのレベルを短時間で十分に上昇させる必要がある。このため、ブートストラップ効果を生じて短期間に高いドレイン電流を流さなければならず値（Ｗ／Ｌ）は大きい方が望ましい。また、より大きなブートストラップ効果を得るためにＴＦＴ２のゲート−ソース間及びゲート−ドレイン間の寄生容量を大きくしなければならないため、ＴＦＴ２はトランジスタのサイズが相対的に大きい方が望ましい。
【００３３】
一方、ＴＦＴ１も、ローレベルとハイレベルとの間の電圧差の大きいスタート信号Ｐｓｔまたは前段の出力信号が供給されて配線Ｃａに出力するものであるが、後述するように配線Ｃａの電位レベルを短時間で上昇させる必要はない。このため、ＴＦＴ２は、かなり大きなものとする必要があるが、ＴＦＴ１は、ＴＦＴ２ほどの値（Ｗ／Ｌ）は必要なく、ＴＦＴ２の３分の１程度でもよい。
【００３４】
ＴＦＴ４及びＴＦＴ５は、ＴＦＴ３のスイッチングに用いられるものであって出力信号を出力しないので短期間に大きなドレイン電流を流す必要がなく、各端子にはブートストラップ効果にあるような急峻で大きな電位変化がないので、ＴＦＴ４、ＴＦＴ５の値（Ｗ／Ｌ）は、ＴＦＴ１、２に比べて小さくしてもシフトレジスタの誤動作の影響が小さい。但し、ＴＦＴ４は、ＴＦＴ２の２０分の１以上の値（Ｗ／Ｌ）を有していることが好ましい。
【００３５】
また、ＴＦＴ５は、値（Ｗ／Ｌ）が小さいほど経時劣化によりしきい値が正電圧方向にシフトしやすくなるが、むしろこのためにＴＦＴ３のゲート電圧が高くなるため、ＴＦＴ３が経時劣化でしきい値が高くなることによる悪影響を相殺し、オフレベルの出力信号のノイズを低減することができるので、誤動作防止のために、ＴＦＴ５の値（Ｗ／Ｌ）は、他のＴＦＴ１〜４、６の値（Ｗ／Ｌ）と比べて最も小さい方が望ましい。
【００３６】
ＴＦＴ３は、出力信号ＯＵＴ１〜ＯＵＴｎがオンレベルからオフレベルに切り替わるときハイレベルから強制的にローレベルの基準電圧Ｖｓｓにするために、迅速にドレイン電流を流さなければならないので、ＴＦＴ２と同程度かそれ以上の値（Ｗ／Ｌ）とすることが好ましい。
【００３７】
ＴＦＴ６は、ＴＦＴ１が配線Ｃａに電荷を蓄積させるものであるのに対して配線Ｃａから電荷を放出させるものであり、またクロック信号ＣＫ１またはＣＫ２のローレベルとハイレベルの振幅に応じてＴＦＴ２のゲート電圧が振れてしまい、ＴＦＴ２が漏れ電流によりオフレベル時の出力信号ＯＵＴ１〜ＯＵＴｎをハイレベルの電圧にしてしまう恐れがあるため、ＴＦＴ３は常にオフ時の電位を安定して基準電圧Ｖｓｓにするためにも、ＴＦＴ２と同程度かそれ以上の値（Ｗ／Ｌ）とすることが好ましい。
【００３８】
また、ｎチャネルＴＦＴ３は、他のＴＦＴ１、２、４〜６よりもしきい値の経時的なシフト量が大きいので、誤動作防止のため、ＴＦＴ３の値（Ｗ／Ｌ）は、他のＴＦＴ１、２、４〜６の値（Ｗ／Ｌ）のいずれと比べても大きい方が望ましい。
【００３９】
高温条件下でもシフトレジスタの誤動作を防ぐには、ＴＦＴ１〜６の値（Ｗ／Ｌ）はなるべく大きくすることが望ましい。しかし、ＴＦＴ１〜６は、大きくすればそれだけシフトレジスタ全体の面積が大きくなるので、使用環境条件や回路配置を考慮して、上記の条件の範囲内においてその値（Ｗ／Ｌ）を設定すればよい。なお、ＴＦＴ１〜６の値（Ｗ／Ｌ）と耐用温度との関係については、後述する実施例に従ってさらに考察する。
【００４０】
以下、この実施の形態にかかるシフトレジスタの動作について説明する。図３は、図１に示すシフトレジスタの動作を示すタイミングチャートである。
【００４１】
タイミングＴ０〜Ｔ１の間、スタート信号Ｐｓｔがハイレベルとなると、１段目の段ＲＳ（１）のＴＦＴ１がオンし、この信号がＴＦＴ１のドレインからソースに出力される。これにより、１番目の段ＲＳ（１）の配線Ｃａ（１）の電位がハイレベルとなる。これにより、ＴＦＴ２、５のゲート電圧がハイレベルとなり、ＴＦＴ２、５がオンする。また、ＴＦＴ５がオンしたことにより、ＴＦＴ４を介して供給される電源電圧ＶｄｄがＴＦＴ３のゲートに供給されなくなり、ＴＦＴ３がオフする。もっとも、この期間においては、クロック信号ＣＫ１がローレベルであるため、出力信号ＯＵＴ１のレベルはローレベルのままである。
【００４２】
次に、タイミングＴ１において、クロック信号ＣＫ１がハイレベルに変化すると、これが１番目の段ＲＳ（１）のＴＦＴ２のドレインからソースに出力されて、出力信号ＯＵＴ１のレベルがハイレベルに変化する。このとき配線Ｃａ（１）の電位はブートストラップ効果により高い電圧まで上昇するため、ＴＦＴ２の飽和ゲート電圧まで達し、出力信号ＯＵＴ１は、ほぼクロック信号ＣＫ１のハイレベルと等電位となる。この後、出力信号ＯＵＴ１は、タイミングＴ２までの間でクロック信号ＣＫ１がローレベルに変化すると、ローレベルに近づく。
【００４３】
また、タイミングＴ１〜Ｔ２の期間では、ハイレベルとなった１番目の段ＲＳ（１）の出力信号ＯＵＴ１により、２番目の段ＲＳ（２）のＴＦＴ１がオンし、配線Ｃａ（２）の電位がハイレベルとなる。これにより、２番目の段ＲＳ（２）のＴＦＴ２、５がオンし、さらにＴＦＴ３がオフする。
【００４４】
次に、タイミングＴ２において、クロック信号ＣＫ２がハイレベルに変化すると、これが２番目の段ＲＳ（２）のＴＦＴ２のドレインからソースに出力されて、出力信号ＯＵＴ２のレベルがハイレベルに変化する。このとき配線Ｃａ（２）の電位はブートストラップ効果により高い電圧まで上昇するため、ＴＦＴ２の飽和ゲート電圧まで達し、出力信号ＯＵＴ２は、ほぼクロック信号ＣＫ２のハイレベルと等電位となる。また、ハイレベルの出力信号ＯＵＴ２が１番目の段ＲＳ（１）のＴＦＴ６のゲートに供給されることにより、１番目の段ＲＳ（１）においてＴＦＴ６がオンし、配線Ｃａ（１）に蓄積された電荷が放出され、基準電圧Ｖｓｓになる。この後、出力信号ＯＵＴ２は、タイミングＴ３までの間でクロック信号ＣＫ２がローレベルに変化すると、ローレベルに近づく。
【００４５】
また、タイミングＴ２〜Ｔ３の期間では、ハイレベルとなった２番目の段ＲＳ（２）の出力信号ＯＵＴ２により、３番目の段ＲＳ（３）のＴＦＴ１がオンし、配線Ｃａ（３）の電位がハイレベルとなる。これにより、３番目の段ＲＳ（３）のＴＦＴ２、５がオンし、さらにＴＦＴ３がオフする。
【００４６】
次に、タイミングＴ３において、クロック信号ＣＫ１がハイレベルに変化すると、これが３番目の段ＲＳ（３）のＴＦＴ２のドレインからソースに出力されて、出力信号ＯＵＴ３のレベルがハイレベルに変化する。このとき配線Ｃａ（３）の電位はブートストラップ効果により高い電圧まで上昇するため、ＴＦＴ２の飽和ゲート電圧まで達し、出力信号ＯＵＴ３は、ほぼクロック信号ＣＫ１のハイレベルと等電位となる。また、ハイレベルの出力信号ＯＵＴ３が２番目の段ＲＳ（２）のＴＦＴ６のゲートに供給されることにより、２番目の段ＲＳ（２）おいてＴＦＴ６がオンし、配線Ｃａ（２）に蓄積された電荷が放出され、基準電圧Ｖｓｓになる。以下、同様にしてタイミングＴｎまでの間で１Ｔ以内の一定期間ずつ各段の出力信号ＯＵＴ１〜ＯＵＴｎがハイレベルとなる。このように、出力信号ＯＵＴ１〜ＯＵＴｎのハイレベルの電位は、次段にシフトされても逓減することがない。
【００４７】
ところで、上記したシフトレジスタは、理想的には図３に示すタイミングチャートに従って動作するものであるが、温度の上昇に伴ってＴＦＴ１〜６の特性が変化するため、温度が高くなればなるほど、誤動作する可能性が高くなる。すなわち、特にＴＦＴ２のゲートとＴＦＴ１のソースとの間でフローティング状態になっている配線Ｃａの電位がクロック信号ＣＫ１またはＣＫ２と同期して上昇し、ＴＦＴ２、５がオンしてしまうという誤動作を引き起こす可能性が高くなる。
【００４８】
以下、上記したシフトレジスタが誤動作することにより、これを用いた電子装置にどのような影響を及ぼすかについて説明する。上記したシフトレジスタは、例えば、液晶表示装置や撮像装置のドライバとして用いられるが、ここでは液晶表示装置に用いた場合を例として説明する。
【００４９】
図４は、上記のシフトレジスタを用いた液晶表示装置の構成を示すブロック図である。この液晶表示装置は、液晶表示素子１１と、ゲートドライバ１２と、ドレインドライバ１３とから構成されており、上記のシフトレジスタは、ゲートドライバ１２に適用されている。また、この液晶表示装置において、ゲートドライバ１２には制御信号群Ｇｃｎｔが、ドレインドライバ１３には制御信号群Ｄｃｎｔと画像データｄａｔａとが、コントローラから供給されている。
【００５０】
液晶表示素子１１は、一対の基板に液晶を封入して構成されるもので、その一方の基板には、ａ−Ｓｉを半導体層としたアクティブ駆動用のＴＦＴ２１がマトリクス状に形成されている。各ＴＦＴ２１のゲート電極はゲートラインＧＬに、ドレイン電極はドレインラインＤＬに、ソース電極は同様にマトリクス状に形成された画素電極に接続されている。他方の基板には、所定の電圧が印加されている共通電極が形成されており、この共通電極と各画素電極とその間の液晶とによって、画素容量２２が形成される。そして、画素容量２２に蓄積された電荷によって液晶の配向状態が変化することで、液晶表示素子１１は、透過させる光の量を制御して画像を表示するものである。
【００５１】
この実施の形態にかかるシフトレジスタを適用したゲートドライバ１２は、コントローラからの制御信号群Ｇｃｎｔに従って動作する。このゲートドライバ１２は、コントローラからの制御信号群Ｇｃｎｔに従って、ゲートラインＧＬを順次選択して所定の電圧を出力する。この制御信号群Ｇｃｎｔに、上記したクロック信号ＣＫ１、ＣＫ２、スタート信号Ｐｓｔ、電源電圧Ｖｄｄ及び基準電圧Ｖｓｓが含まれる。
【００５２】
ドレインドライバ１３は、コントローラからの制御信号群Ｄｃｎｔに従って、コントローラから画像データｄａｔａを順次取り込む。１ライン分の画像データｄａｔａを蓄積すると、ドレインドライバ１３は、コントローラからの制御信号群Ｄｃｎｔに従ってこれをドレインラインＤＬに出力し、ゲートドライバ１２によって選択されたゲートラインＧＬに接続されているＴＦＴ２１（オン状態）を介して、画素容量２２に蓄積させる。
【００５３】
以下、上記のシフトレジスタを適用したゲートドライバ１２が正常に動作している場合と、誤動作している場合とにおいて、液晶表示装置の動作にどのような変化が現れるかについて説明する。なお、以下の説明において、液晶表示素子１１とドレインドライバ１３とは、誤動作することがなく、常に正常動作しているものとする。
【００５４】
ゲートドライバ１２が正常に動作している場合、本来ハイレベルの信号を出力すべき段以外の段からゲートラインＧＬに出力される電圧のレベルは、ＴＦＴ２１の閾値電圧以下に抑えられている。従って、ゲートドライバ１２の各段から順次出力される出力信号により、ゲートラインＧＬに１本ずつハイレベルの信号が出力され、対応する１ライン分のＴＦＴ２１がオンする。
【００５５】
ドレインドライバ１３は、コントローラから供給される画像データｄａｔａを１行分ずつ取り込んでいき、ゲートラインＧＬの選択に合わせて対応する信号を各ドレインラインＤＬに出力する。こうしてドレインラインＤＬに出力された信号は、オンしているＴＦＴ２１を介して画素容量２２に書き込まれる。そして、画素容量２２に書き込まれた信号に応じて液晶の配向状態が変化し、透過する光の量が調整されることによって、液晶表示素子１１の画面上に画像が表示される。
【００５６】
一方、ゲートドライバ１２が上述したような誤動作をした場合には、本来ハイレベルの信号を出力すべきでない段からゲートラインＧＬに出力された電圧がＴＦＴ２１の閾値電圧を越え、ＴＦＴ２１が誤ってオンする場合がある。この場合、ドレインドライバ１３からドレインラインＤＬに出力された信号が、本来的に信号を書き込むべき画素容量２２だけでなく、誤ってオンしたＴＦＴ２１を介して信号を書き込むべきでない画素容量２２にも書き込まれてしまう。これにより、液晶の配向状態が本来のものとは異なるものとなり、液晶表示素子１１上に表示される画像が本来表示されるべき画像とは異なるものになってしまう。
【００５７】
以上説明したように、この実施の形態にかかるシフトレジスタでは、ＴＦＴ１〜６の値（Ｗ／Ｌ）（チャネル幅とチャネル長の比）を上記した条件の範囲内に設定することにより、高温条件下でも長期間正常に動作することができる。このため、例えば、このシフトレジスタをゲートドライバ１２として適用した液晶表示装置では、液晶表示素子１１のＴＦＴ２１が不意にオンしてしまうことがなく、画素容量２２に本来書き込むべきでないデータが書き込まれてしまうことがない。これにより、液晶表示素子１１上に表示される画像の品位が高くなる。
【００５８】
なお、ＴＦＴ１〜６の値（Ｗ／Ｌ）を大きくすればするほど、高温条件下でもシフトレジスタが正常に動作することができるようになる。しかし、シフトレジスタの面積が大きくなってしまい、例えば、上記した液晶表示装置において液晶表示素子１１とゲートドライバ１２とを同一の基板上に形成した場合には、液晶表示素子１１の面積が相対的に小さくなってしまう。このため、ＴＦＴ１〜６の値（Ｗ／Ｌ）は、大きければ大きいほどいいという訳でもない。シフトレジスタの動作安定性とＴＦＴ１〜６の値（Ｗ／Ｌ）の好ましいバランスについては、後述する実施例において考察する。
【００５９】
また、この実施の形態において上記したシフトレジスタをゲートドライバ１２として適用した液晶表示装置は、高温条件下でもゲートドライバ１２が誤動作することがないので、品質の高い画像を表示することが可能となる。
【００６０】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について説明する。
【００６１】
上記の実施の形態では、シフトレジスタの各段ＲＳ（１），ＲＳ（２），・・・は、６つのＴＦＴ１〜６によって構成されるものとしていた。しかしながら、これらのＴＦＴ１〜６について述べた値（Ｗ／Ｌ）の関係は、従来例のシフトレジスタの各段における５つのＴＦＴ５１〜５５にもそのまま当てはめることができる。すなわち、ＴＦＴ５１〜５５をそれぞれＴＦＴ１〜５に対応させた値（Ｗ／Ｌ）の関係で構成する。これにより、従来例の構成を有するシフトレジスタも、温度変化等の影響によらずに、長期間安定して動作することができる。なお、ＴＦＴ４またはＴＦＴ５４は、トランジスタ以外の抵抗素子に置き換えることもできる。
【００６２】
上記の実施の形態では、シフトレジスタを電界効果トランジスタであるＴＦＴ１〜６の組み合わせによって構成するものとしていたが、これらをＴＦＴ以外のトランジスタに置き換えてもよい。また、上記のシフトレジスタを構成するＴＦＴ１〜６としてｎチャネル型のものを使用したものを例としていたが、全てｐチャネル型のものとしてもよい。このとき、各信号のハイ、ローのレベルは、ｎチャネル型の場合に比べて反転されるようにすればよい。
【００６３】
また、図５に示すように、シフトレジスタの出力信号ＯＵＴｎを出力するものを最終段ＲＳ（ｎ）とすると（ｎは２以上の偶数）、最終段ＲＳ（ｎ）の後段に、最終段ＲＳ（ｎ）等を制御するためのダミー段ＲＳ（ｎ＋１）及びダミー段ＲＳ（ｎ＋２）を設けてもよい。ダミー段ＲＳ（ｎ＋１）及びダミー段ＲＳ（ｎ＋２）は、各段ＲＳ（１）〜ＲＳ（ｎ）と全く同じ構成でよい。但し、ダミー段ＲＳ（ｎ＋２）のＴＦＴ６のゲートには、ダミー段ＲＳ（ｎ＋１）のＴＦＴ２からの出力信号等によりチャージアップされた配線Ｃａ（ｎ＋２）の電圧を基準電圧Ｖｓｓにするためのリセット用の信号Ｐendが入力される。
【００６４】
このようなシフトレジスタの段ＲＳ（１）〜ＲＳ（ｎ）は、図３のシフトレジスタの波形と同様に、図６に示すような波形により駆動し、一走査期間Ｑで出力信号ＯＵＴ１〜ＯＵＴｎを出力する。ここで、最終段ＲＳ（ｎ）においてハイレベルの出力信号ＯＵＴｎの出力語に配線Ｃａ（ｎ）の電圧はハイレベルのままで保持されようとするが、出力信号ＯＵＴｎにより駆動開始するダミー段ＲＳ（ｎ＋１）のＴＦＴ２からの出力信号で最終段ＲＳ（ｎ）のＴＦＴ６がオンし、配線Ｃａ（ｎ）は基準電圧Ｖｓｓに変化する。同様に、ダミー段ＲＳ（ｎ＋２）のＴＦＴ２からの出力信号によりダミー段ＲＳ（ｎ＋１）のＴＦＴ６がオンし、配線Ｃａ（ｎ＋１）は基準電圧Ｖｓｓに変化する。そして、ダミー段ＲＳ（ｎ＋２）の配線Ｃａ（ｎ＋２）は、タイミングＴ３にハイレベルのリセット信号Ｄendがダミー段ＲＳ（ｎ＋２）のＴＦＴ６に供給されることでハイレベルから基準電圧Ｖｓｓに変化しリセットされる。このようなシフトレジスタでは、ダミー段ＲＳ（ｎ＋１）及びダミー段ＲＳ（ｎ＋２）を設けることにより、段ＲＳ（１）〜ＲＳ（ｎ）は全て同じ条件の信号により駆動されるので、均一な出力信号ＯＵＴ１〜ＯＵＴｎを出力することができる。
【００６５】
上記の実施の形態では、シフトレジスタの各段ＲＳ（１）〜ＲＳ（ｎ）は、電気的に接続された前後の段が、物理的な位置関係も隣り合わせて示されていた。が、これらの段ＲＳ（１）〜ＲＳ（ｎ）は、出力信号ＯＵＴ１〜ＯＵＴｎがハイレベルとなる順番に従って前後関係が電気的に接続されたもの、すなわち論理的に互いに隣接して配置されたものであれば、物理的な位置関係はどのようなものであってもよい。
【００６６】
上記の実施の形態では、シフトレジスタの適用例として液晶表示装置のゲートドライバ１２を挙げたが、これ以外のタイプの表示装置、例えば有機ＥＬ表示装置やプラズマディスプレイパネルなどのドライバにも適用することができる。また、表示装置だけでなく、複数の画素が縦横に所定順序で配された指紋センサ等の撮像素子を駆動するためのドライバとしても適用することができる。この場合、撮像した画像の品位を高いものとすることができる。さらには、このようなドライバとして用いるのみならず、データ処理装置において直列のデータを並列のデータに変換する場合などにも適用することができる。
【００６７】
【実施例】
上記の実施の形態に示したシフトレジスタとして、表１に示すように、ＴＦＴ１のＷ／Ｌを１２０、ＴＦＴ２のＷ／Ｌを３２０で固定した場合において、ＴＦＴ３〜ＴＦＴ６のＷ／Ｌが異なるもの（Ａ）〜（Ｊ）を作成した。なお、ＴＦＴ１のＷ／Ｌを１２０としたのは、比較例としてＴＦＴ１のＷ／Ｌを６０としたシフトレジスタがＴＦＴ１のＷ／Ｌを１２０としたシフトレジスタに比べて誤動作が発生する温度の下限が低かったためである。ここで、ＴＦＴ１、２は、前述した理由によりその値（Ｗ／Ｌ）に制約を受けるため、Ｗ／Ｌを固定した。なお、シフトレジスタは６５℃以下の環境下で正常に動作することが望ましい。
【００６８】
【表１】

【００６９】
ここで表中の全てのＴＦＴ１〜ＴＦＴ６のチャネル長Ｌは９μｍに設定されている。ちなみに比較例としてＴＦＴ２、５のチャネル長Ｌを１２μｍとし他のＴＦＴ１、３、４、６のチャネル長Ｌを９μｍとしても顕著な効果は得られなかった。
【００７０】
そして、表１（Ａ）〜（Ｊ）に示す１０種類のシフトレジスタを、様々な温度条件下で駆動し、その温度特性について考察した。その結果を表２に示す。表２において、“○”は、その温度条件下でシフトレジスタが正常に動作したことを、“×”は、その温度条件下でシフトレジスタが誤動作した、或いは動作しなかったことを示している。
【００７１】
【表２】

【００７２】
この結果から、次のようなことを導き出すことができる。
【００７３】
表１、表２の（Ａ）、（Ｂ）、（Ｃ）から分かるように、６５℃までシフトレジスタを正常に動作させるためには、ＴＦＴ３の値（Ｗ／Ｌ）をＴＦＴ２の値（Ｗ／Ｌ）と同等かそれより大きくすればよい。ＴＦＴ３の値（Ｗ／Ｌ）をＴＦＴ２の値（Ｗ／Ｌ）よりも大きくすれば、ＴＦＴ４、５の値（Ｗ／Ｌ）によっては、９０℃までシフトレジスタを正常に動作させることができるので、さらに好ましい。
【００７４】
表１、表２の（Ａ）、（Ｄ）、（Ｅ）から分かるように、６５℃までシフトレジスタを正常に動作させるためには、ＴＦＴ４の値（Ｗ／Ｌ）をＴＦＴ２の値（Ｗ／Ｌ）の２０分の１以上とすればよいが、ＴＦＴ２の値（Ｗ／Ｌ）の１０分の１以上とすればより好ましく、ＴＦＴ２の値（Ｗ／Ｌ）の５分の１程度にまですれば、９０℃までシフトレジスタを正常に動作させることができるので、さらに好ましい。
【００７５】
表１、表２の（Ａ）、（Ｆ）、（Ｇ）、（Ｈ）から分かるように、６５℃までシフトレジスタを正常に動作させるためには、ＴＦＴ４の値（Ｗ／Ｌ）をＴＦＴ５の値（Ｗ／Ｌ）以上にすればよいが、ＴＦＴ５の値（Ｗ／Ｌ）の３分の４以上とするとより好ましく、ＴＦＴ５の値（Ｗ／Ｌ）の２倍程度まで大きくすれば、９０℃までシフトレジスタを正常に動作させることができるので、さらに好ましい。
【００７６】
表１、表２の（Ａ）、（Ｉ）、（Ｊ）から分かるように、６５℃までシフトレジスタを正常に動作させるためには、ＴＦＴ６の値（Ｗ／Ｌ）をＴＦＴ１の値（Ｗ／Ｌ）と２／３以上とすればよい。ＴＦＴ６の値（Ｗ／Ｌ）をＴＦＴ１よりも３０％程度大きくすれば、９０℃までシフトレジスタを正常に動作させることができるので、さらに好ましい。
【００７７】
そして、ＴＦＴ１の値（Ｗ／Ｌ）を、ＴＦＴ２、３の値（Ｗ／Ｌ）より小さく、ＴＦＴ４、５の値（Ｗ／Ｌ）より大きくし、ＴＦＴ６の値（Ｗ／Ｌ）を、ＴＦＴ２、３の値（Ｗ／Ｌ）より小さく、ＴＦＴ４、５の値（Ｗ／Ｌ）より大きく設定すると、正常に動作しやすく、８０℃の環境下で総合的なシフトレジスタの寿命が長かった。
【００７８】
【発明の効果】
以上説明したように、本発明のシフトレジスタは、高温条件下において長期間使用しても、安定的に正常動作をすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるシフトレジスタの回路構成を示す図である。
【図２】本発明の実施の形態にかかるシフトレジスタの適用される薄膜トランジスタの一例を示す図である。
【図３】図１のシフトレジスタの動作を示すタイミングチャートである。
【図４】図１のシフトレジスタをゲートドライバとして適用した液晶表示装置の構成を示すブロック図である。
【図５】本発明の実施の形態にかかる他のシフトレジスタの回路構成を示す図である。
【図６】図５のシフトレジスタの動作を示すタイミングチャートである。
【図７】従来例にかかるシフトレジスタの回路構成を示す図である。
【符号の説明】
１〜６…ＴＦＴ、１１…液晶表示素子、１２…ゲートドライバ、１３…ドレインドライバ、２１…ＴＦＴ、２２…画素容量、ＲＳ（１）〜ＲＳ（３）…段、ＧＬ…ゲートライン、ＤＬ…ドレインライン

Claims (6)

1. 複数の段からなるシフトレジスタであって、前記シフトレジスタの各段は、
   隣接する一方の段から制御端子に供給された所定レベルの信号によってオンし、所定レベルの信号を電流路の一端から他端に出力する第１のトランジスタと、
   制御端子と前記第１のトランジスタの電流路の他端との間の配線に蓄積された電荷によってオンし、外部から電流路の一端に供給される第１または第２の信号を出力信号として電流路の他端から出力する第２のトランジスタと、
   所定レベルの電圧を電流路の一端から他端に出力する第３のトランジスタと、
   制御端子と前記第１のトランジスタの電流路の他端との間の配線に蓄積された電荷によってオンし、前記第３のトランジスタを介して供給される所定レベルの電圧を電流路の一端から他端に出力して、前記第３のトランジスタからの所定レベルの電圧を異なるレベルの電圧に変位させる第４のトランジスタと、
   電流路の一端が前記第２のトランジスタの前記電流路の他端と接続され、前記第４のトランジスタがオフしているときに、前記第３のトランジスタからの所定レベルの電圧に応じてオンする第５のトランジスタと、
   制御端子に隣接する他方の段の出力信号が供給され、該他方の段の出力信号によってオンすることにより、前記配線に蓄積された電荷を放出させる第６のトランジスタとを備え、
   前記第１のトランジスタの値及び前記第６のトランジスタの値はともに、前記第２のトランジスタの値より小さく、且つ前記第５のトランジスタの値より小さく、且つ前記第３のトランジスタの値より大きく、且つ前記第４のトランジスタの値より大きくし、
   トランジスタの値とは、該トランジスタのチャネル幅のチャネル長に対する比で定義される値である
   ことを特徴とするシフトレジスタ。
2. 前記第１のトランジスタに供給される所定レベルの信号は、最初に出力信号がアクティブとなる側の端の段においては外部から所定タイミングで供給されるスタート信号であり、それ以外の段においては前側に隣接する段の出力信号である
   ことを特徴とする請求項１に記載のシフトレジスタ。
3. 前記第１の信号と第２の信号とは、互いに位相が１８０°異なる
   ことを特徴とする請求項１又は２に記載のシフトレジスタ。
4. 前記複数の段のそれぞれを構成するトランジスタは、同一チャネル型の電界効果トランジスタである
   ことを特徴とする請求項１乃至３のいずれか１項に記載のシフトレジスタ。
5. 請求項１乃至４のいずれか１項に記載のシフトレジスタを備える
   ことを特徴とする表示装置。
6. 請求項１乃至４のいずれか１項に記載のシフトレジスタを備える
   ことを特徴とする撮像素子。

Images