JP2019049652A - 表示装置 - Google Patents

Abstract

【課題】ゲート線の走査を間欠的に行う表示装置において、ゲート線の走査を再開した際に表示むらが生じにくい技術を提供する。【解決手段】表示装置は、表示パネルと、ゲート線を走査する複数の駆動回路を有する駆動部とを備える。駆動部は、制御信号に従って、１垂直走査期間に、ゲート線を走査する走査期間と、ゲート線の走査を停止する非走査期間とを交互に切り替える。駆動回路３０１ｎは、ゲート線に選択電圧を印加する第１のスイッチング素子Ｎと、内部配線ｎｅｔＡと、内部配線ｎｅｔＡを第１の電位に充電する第２のスイッチング素子Ａと、内部配線ｎｅｔＡに接続されたドレイン電極と、第１の電位よりも低い第２の電位を有するソース電極とを有する第３のスイッチング素子Ｂとを備える。少なくとも走査期間の開始時に選択対象のゲート線に対応する駆動回路は、走査期間の開始前、内部配線ｎｅｔＡ（ｎ）を第１の電位以上に再充電する充電回路３０１ｂ（ｎ）をさらに備える。【選択図】図６

Description

本発明は、表示装置に関する。

下記特許文献１には、ディスプレイ用とタッチスクリーン用の両方の役割を果たすパネルを備えるタッチスクリーンパネル一体型表示装置が開示されている。パネルには、複数の画素が形成され、各画素には、画素電極、及び画素電極に接続されたトランジスタが設けられる。また、パネルには、複数の電極が離間して配置される。複数の電極は、ディスプレイ駆動モードでは画素電極との間に横電界（水平電界）を形成する共通電極として機能し、タッチ駆動モードでは、指等との間に静電容量を形成するタッチ電極として機能する。複数の電極にはそれぞれ、データ線と略平行な少なくとも１つの信号ラインが接続され、タッチ駆動信号又は共通電圧信号が信号ラインを介して供給される。

特開２０１５−１２２０５７号公報

上記のようなタッチスクリーンパネル一体型表示装置では、１フレーム期間において、ディスプレイ駆動モードとタッチ駆動モードとを交互に行うため、タッチ駆動モードでは、シフトレジスタによるゲート線の走査が中断される。つまり、このような表示装置においては、ゲート線の走査が間欠的になされる。シフトレジスタは、対応するゲート線を走査する前に、当該ゲート線を走査するための所定電位を内部に保持する。ディスプレイ駆動モードを再開した際に走査すべきゲート線に対応するシフトレジスタにおいて、内部に保持する電位が中断期間中に低下すると、当該ゲート線を適切に走査することができず、表示むらが生じ得る。

本発明は、ゲート線の走査を間欠的に行う表示装置において、ゲート線の走査を再開した際に表示むらが生じにくい技術を提供することを目的とする。

本発明の一実施形態における表示装置は、複数のゲート線を有する表示パネルと、前記複数のゲート線のそれぞれに対応して設けられ、前記複数のゲート線を順次走査する複数の駆動回路を有する駆動部と、を備え、前記駆動部は、入力される制御信号に従って、１垂直走査期間に、ゲート線を走査する走査期間と、ゲート線の走査を停止する非走査期間とを交互に切り替え、前記複数の駆動回路のそれぞれは、対応するゲート線に、当該ゲート線を選択状態にするための選択電圧を印加する第１のスイッチング素子と、前記第１のスイッチング素子のゲート電極と接続された内部配線と、前記内部配線に接続され、前記対応するゲート線が選択状態となる前に、前記内部配線を第１の電位に充電する第２のスイッチング素子と、前記内部配線に接続されたドレイン電極と、前記第１の電位よりも低い第２の電位を有するソース電極とを有し、前記対応するゲート線が非選択状態のとき、前記内部配線の電位を前記第２の電位に下げる第３のスイッチング素子と、前記複数の駆動回路のうち、少なくとも前記走査期間の開始時に選択対象となるゲート線に対応する駆動回路は、当該走査期間が開始される前に、当該駆動回路の前記内部配線を、少なくとも前記第１の電位と同等の電位に再充電する充電回路を、さらに備える。

本発明によれば、ゲート線の走査を間欠的に行う表示装置において、ゲート線の走査を再開した際に表示むらを生じにくくすることができる。

図１は、第１実施形態における表示装置の概略断面図である。 図２Ａは、図１に示すアクティブマトリクス基板の概略構成を示す平面図である。 図２Ｂは、一の画素の等価回路図である。 図３は、図２に示すアクティブマトリクス基板に形成されている対向電極の配置の一例を示す平面図である。 図４は、１水平走査期間における画像表示期間ＴＤとタッチ位置検出期間ＴＰにおける対向電極の電圧を示す図である。 図５は、図２に示すゲートドライバのシフトレジスタの入出力信号を説明する模式図である。 図６は、第１実施形態におけるシフトレジスタの等価回路図である。 図７Ａは、画像表示期間ＴＤのシフトレジスタの動作を示すタイミングチャートである。 図７Ｂは、タッチ位置検出期間ＴＰのシフトレジスタの動作を示すタイミングチャートである。 図８は、第２実施形態におけるシフトレジスタの等価回路図である。 図９は、第３実施形態におけるシフトレジスタの等価回路図である。 図１０Ａは、第４実施形態における充電回路の等価回路図である。 図１０Ｂは、第４実施形態におけるシフトレジスタの動作を示すタイミングチャートである。 図１１は、第５実施形態における充電回路の等価回路図である。

本発明の一実施形態における表示装置は、複数のゲート線を有する表示パネルと、前記複数のゲート線のそれぞれに対応して設けられ、前記複数のゲート線を順次走査する複数の駆動回路を有する駆動部と、を備え、前記駆動部は、入力される制御信号に従って、１垂直走査期間に、ゲート線を走査する走査期間と、ゲート線の走査を停止する非走査期間とを交互に切り替え、前記複数の駆動回路のそれぞれは、対応するゲート線に、当該ゲート線を選択状態にするための選択電圧を印加する第１のスイッチング素子と、前記第１のスイッチング素子のゲート電極と接続された内部配線と、前記内部配線に接続され、前記対応するゲート線が選択状態となる前に、前記内部配線を第１の電位に充電する第２のスイッチング素子と、前記内部配線に接続されたドレイン電極と、前記第１の電位よりも低い第２の電位を有するソース電極とを有し、前記対応するゲート線が非選択状態のとき、前記内部配線の電位を前記第２の電位に下げる第３のスイッチング素子と、前記複数の駆動回路のうち、少なくとも前記走査期間の開始時に選択対象となるゲート線に対応する駆動回路は、当該走査期間が開始される前に、当該駆動回路の前記内部配線を、少なくとも前記第１の電位と同等の電位に再充電する充電回路を、さらに備える（第１の構成）。

第１の構成によれば、第３のスイッチング素子のソース電極は、第１の電位よりも低い第２の電位を有する。そのため、ゲート線の走査期間と非走査期間とを有する表示装置において、内部配線が第１の電位に充電された状態でゲート線の走査が中断された駆動回路は、非走査期間の間、第３のスイッチング素子のリーク電流が生じると、充電された内部配線の電位が低下する。しかしながら、走査期間が再開される前に、充電回路により、当該内部配線は、少なくとも第１の電位と同等の電位に再充電される。そのため、充電回路が設けられていない場合と比べ、走査期間の再開時に選択対象となるゲート線の駆動回路の第１のスイッチング素子を適切にオン状態に切り替え、当該ゲート線を確実に選択状態に切り替えることができる。

第１の構成において、前記充電回路は、前記非走査期間の開始後、当該非走査期間が終了する前に前記内部配線を再充電することとしてもよい（第２の構成）。第２の構成によれば、非走査期間の開始後、リーク電流によって電位が低下する内部配線を、非走査期間が終了する前に再充電することができる。そのため、走査期間の再開時に選択対象のゲート線を適切に選択状態に切り替えることができる。

第１の構成において、前記充電回路は、前記非走査期間の開始後、前記第１の電位よりも低い一定の電位に前記内部配線を充電し、前記走査期間の開始前に、前記第１の電位よりも高い電位に前記内部配線を再充電することとしてもよい（第３の構成）。

第３の構成によれば、非走査期間の開始後、リーク電流によって電位が低下する内部配線の第１の電位よりも低い一定の電位に内部配線を充電し、走査期間の再開前に、第１の電位より高い電位に内部配線を再充電する。そのため、内部配線が一定の電位より低くならず、走査期間の再開時に選択対象のゲート線を適切に選択状態に切り替えることができる。

第１から第３のいずれかの構成において、前記充電回路は、前記内部配線と接続され、前記内部配線を再充電する第１の充電用スイッチング素子と、前記第１の充電用スイッチング素子のゲート電極と接続された充電用内部配線と、前記内部配線が前記第１の電位に充電される際に、前記充電用内部配線を充電する第２の充電用スイッチング素子と、前記充電用内部配線に接続された容量と、を備え、前記第１の充電用スイッチング素子は、前記内部配線と接続されたソース電極と、前記充電用内部配線と接続されたゲート電極と、前記第１の電位以上の電位が供給されるドレイン電極とを有し、前記充電用内部配線は、前記内部配線が前記第１の充電用スイッチング素子によって再充電される際、前記容量を介して、前記第２の充電用スイッチング素子による充電時よりも高い電位となることとしてもよい（第４の構成）。

第４の構成によれば、内部配線が再充電される際、充電用内部配線は、第２の充電用スイッチング素子による充電よりも高い電位となる。そのため、走査期間の再開前に第１の充電用スイッチング素子を確実にオン状態に切り替えることができる。

第４の構成において、前記充電回路は、さらに、前記充電用内部配線と、前記容量と、前記第１の充電用スイッチング素子とに接続された第３の充電用スイッチング素子を備え、前記第１の充電用スイッチング素子は、前記容量を介して前記充電用内部配線と接続され、前記第３の充電用スイッチング素子において、ゲート電極は前記充電用内部配線と接続され、ソース電極は前記第１の充電用スイッチング素子のゲート電極及び前記容量と接続され、ドレイン電極の電位は前記走査期間が開始される前に前記第１の電位以上の電位となり、前記容量は、一対の電極を有し、前記一対の電極のうち、一方の電極は、前記充電用内部配線と接続され、他方の電極は、前記第１の充電用スイッチング素子のゲート電極と、前記第３の充電用スイッチング素子のソース電極とに接続されていることとしてもよい（第５の構成）。

第５の構成によれば、走査期間の再開前、充電用内部配線に、第３の充電用スイッチング素子のドレイン電極の電位が容量を介して入力されるため、充電用内部配線の電位は第２の充電用スイッチング素子による充電よりも高くなる。このとき、第３の充電用スイッチング素子のゲート電極により高い電圧が印加されるため、第３の充電用スイッチング素子を介して第１の充電用スイッチング素子を確実にオン状態に切り替え、内部配線に適切な電位を再充電することができる。

第４又は第５の構成において、前記充電回路は、さらに、前記充電用内部配線に接続されたソース電極と、前記非走査期間において前記第１の電位以上の電位となるドレイン電極とを有する第４の充電用スイッチング素子を含むこととしてもよい（第６の構成）。

第６の構成によれば、第２の充電用スイッチング素子による充電用内部配線の充電電位が非走査期間に低下しないようにすることができる。

第４の構成において、前記容量は、一対の電極を有し、前記一対の電極のうち、一方の電極は、前記充電用内部配線と接続され、他方の電極は、前記走査期間が開始される前に前記第１の電位以上の電位が供給されることとしてもよい（第７の構成）

第７の構成によれば、走査期間の再開前、容量を介して充電用内部配線に第１の電位以上の電位が入力されるため、充電用内部配線の電位は第２の充電用スイッチング素子による充電よりも高くなる。このとき、第３の充電用スイッチング素子のゲート電極に、より高い電圧が印加されるため、第３の充電用スイッチング素子を介して第１の充電用スイッチング素子を確実にオン状態に切り替え、内部配線に適切な電位を再充電することができる。

第４又は第７の構成において、前記充電回路は、さらに、前記充電用内部配線に接続され、前記１垂直走査期間ごとに、前記充電用内部配線の電位を前記第２の電位以下に下げる第５の充電用スイッチング素子を含むこととしてもよい（第８の構成）。

第８の構成によれば、充電用内部配線の電位が１垂直走査期間ごとに第２の電位以下に制御されるので、１垂直走査期間ごとに充電回路を初期化することができる。

第４から第６のいずれかの構成において、前記充電回路は、さらに、前記充電用内部配線に接続され、前記１垂直走査期間ごとに、前記充電用内部配線の電位を前記第２の電位以下に下げる第５の充電用スイッチング素子を含むこととしてもよい（第９の構成）。

第９の構成によれば、充電用内部配線の電位が１垂直走査期間ごとに第２の電位以下に制御されるので、１垂直走査期間ごとに充電回路を初期化することができる。

第４から第９のいずれかの構成において、前記第１の充電用スイッチング素子と、前記第２のスイッチング素子の閾値電圧は同等であることとしてもよい（第１０の構成）。第１０の構成によれば、第１の充電用スイッチング素子と第２のスイッチング素子の閾値電圧が同等であるため、第１の充電用スイッチング素子がオン状態のときに、内部配線に第１の電位と同等の電位を再充電することができる。

第１から第１０のいずれかの構成において、前記駆動回路と前記充電回路に用いられるスイッチング素子は、酸化物半導体からなる半導体層を有することとしてもよい（第１１の構成）。第１１の構成によれば、アモルファスシリコンを用いる場合と比べ、スイッチング素子のリーク電流が生じにくい。

第１１の構成において、前記酸化物半導体は、インジウム、ガリウム、亜鉛、及び酸素を含むこととしてもよい（第１２の構成）。第１２の構成によれば、アモルファスシリコンを用いる場合と比べ、スイッチング素子の電子移動度が高く、リーク電流が生じにくい。

第１１又は１２の構成において、前記酸化物半導体は、結晶質部分を含むこととしてもよい（第１３の構成）。

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

［第１実施形態］
図１は、本実施形態における表示装置の概略断面図である。本実施形態における表示装置１は、アクティブマトリクス基板２と、対向基板３と、アクティブマトリクス基板２と対向基板３との間に挟持された液晶層４とを備える。アクティブマトリクス基板２及び対向基板３はそれぞれ、ほぼ透明な（高い透光性を有する）ガラス基板を備えている。また、図示を省略するが、表示装置１は、図１において、液晶層４と反対側のアクティブマトリクス基板２の面方向に設けられたバックライトと、アクティブマトリクス基板２と対向基板３とを挟む一対の偏光板とを備える。対向基板３は、図示を省略するが、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタを備えている。

表示装置１は、画像を表示する機能を有するとともに、その表示される画像の上を使用者がタッチした位置（タッチ位置）を検出する機能を有する。この表示装置１は、タッチ位置を検出するために必要な素子がアクティブマトリクス基板２に設けられた、いわゆるインセル型タッチパネル表示装置である。

また、表示装置１は、液晶層４に含まれる液晶分子の駆動方式が横電界駆動方式である。横電界駆動方式を実現するため、電界を形成するための画素電極及び対向電極（共通電極）は、アクティブマトリクス基板２に形成されている。以下、アクティブマトリクス基板２の構成について具体的に説明する。

図２Ａは、アクティブマトリクス基板２の概略構成を示す平面図である。図２Ａに示すようにアクティブマトリクス基板２は、複数のゲート線ＧＬと、複数のソース線ＳＬと、ソースドライバ２０と、ゲートドライバ３０とを有する。

この図では図示を省略しているが、アクティブマトリクス基板２は、ゲート線ＧＬとソース線ＳＬによって区画された領域に画素電極が設けられ、画素が形成されている。アクティブマトリクス基板２は、各画素からなる表示領域Ｒ１を有する。各画素電極は、対向基板３に設けられたカラーフィルタ（図示略）のＲ，Ｇ，Ｂのいずれかの色に対応する。

図２Ｂは、一の画素の等価回路を示す図である。画素ＰＩＸは、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）１１と、画素電極１２と、共通電極５０とを有する。ＴＦＴ１１は、ゲート電極がゲート線ＧＬと接続され、ソース電極がソース線ＳＬと接続され、ドレイン電極が画素電極１２と接続されている。画素電極１２と対向電極５０の間に液晶容量Ｃ_ＬＣが形成される。

図２Ａに示すように、ソースドライバ２０とゲートドライバ３０は、表示領域Ｒ１の外側に設けられる。図２Ａでは図示を省略しているが、ゲートドライバ３０は、各ゲート線ＧＬのそれぞれに対応して設けられたシフトレジスタを有する。各シフトレジスタは、ゲート線ＧＬの一方の端部近傍に設けられる。各シフトレジスタは、ゲート線ＧＬに所定の電圧（以下、選択電圧）を印加し、ゲート線ＧＬを選択状態に切り替える。以下、ゲート線ＧＬが選択状態であることをゲート線ＧＬの走査又は駆動と呼ぶ場合がある。

ソースドライバ２０は、表示領域Ｒ１の外側であって、ソース線ＳＬの一方の端部側の額縁領域に設けられ、各ソース線ＳＬと接続されている。ソースドライバ２０は、画像を表示するためのデータ信号を各ソース線ＳＬに対して供給する。

図３は、アクティブマトリクス基板２に形成されている対向電極５０の配置の一例を示す模式図である。図３に示すように、対向電極５０は矩形形状であり、アクティブマトリクス基板２上に、マトリクス状に複数配置されている。対向電極５０は、アクティブマトリクス基板２の液晶層４（図１参照）側の面において、画素電極１２よりも上層に設けられている。対向電極５０はそれぞれ、例えば１辺が数ｍｍの略正方形であり、画素よりも大きい。なお、この図では図示を省略するが、対向電極５０には、画素電極１２との間で横電界を生じさせるためのスリット（例えば数μｍ幅）が形成されている。

アクティブマトリクス基板２は、図２に示すソースドライバ２０が設けられた額縁領域の側にコントローラ４０を備える。コントローラ４０は、画像を表示するための画像表示制御を行うとともに、タッチ位置を検出するためのタッチ位置検出制御を行う。

コントローラ４０と、各対向電極５０との間は、Ｙ軸方向に延びる信号線５１によって接続されている。すなわち、対向電極５０の数と同じ数の信号線５１がアクティブマトリクス基板２上に形成されている。

対向電極５０は、画素電極１２と対になって、画像表示制御の際に用いられるとともに、タッチ位置検出制御の際にも用いられる。

本実施形態では、図４に示すように、１垂直走査期間において、画像表示期間ＴＤとタッチ位置検出期間ＴＰとを交互に複数回行う。

コントローラ４０は、画像表示期間ＴＤに、信号線５１に一定の直流信号を供給し、対向電極５０を共通電極として機能させる。また、コントローラ４０は、タッチ位置検出期間ＴＰに、タッチ位置を検出するためのタッチ駆動信号として、一定の振幅を有する交流信号を信号線５１に供給する。

隣接する対向電極５０等との間に寄生容量が形成されている。人の指等が表示装置１０の表示画面に触れると、人の指等との間で容量が形成されて静電容量が増加する。タッチ位置検出制御の際、対向電極５０は、信号線５１を介して供給されるタッチ駆動信号を受信し、対向電極５０の位置における静電容量の変化を信号線５１を介してコントローラ４０に出力する。

ゲートドライバ３０は、画像表示期間ＴＤにおいて、ゲート線ＧＬを順次走査し、タッチ位置検出期間ＴＰにおいて、ゲート線ＧＬの走査を中断する。つまり、画像表示期間ＴＤは、ゲート線ＧＬの走査期間であり、タッチ位置検出期間ＴＰは、ゲート線ＧＬの非走査期間である。

ここで、ゲートドライバ３０のシフトレジスタについて説明する。図５は、ｎ−２（ｎ：３以上の整数）段目のゲート線ＧＬｎ−２から、ｎ＋２段目のゲート線ＧＬｎ＋２に対応して設けられたシフトレジスタ３０１（ｎ−２）〜３０１（ｎ＋２）の入出力信号を示している。図示を省略しているが、他の段のゲート線に対応するシフトレジスタの構成もこれらと同様である。以下、シフトレジスタ３０１ｎを例に、シフトレジスタ３０１の入出力信号について説明する。

図５に示すように、シフトレジスタ３０１ｎは、コントローラ４０（図３参照）により、制御信号（ＣＫ１〜ＣＫ４のいずれか、ＶＴＰ、ＲＥＳＵＭＥ）と電源電圧信号（ＶＤＤ、ＶＳＳ）がそれぞれ供給される各端子（ＣＫ端子、ＶＴＰ端子、ＲＥＳＵＭＥ端子、ＶＤＤ端子、ＶＳＳ端子）を有する。

シフトレジスタ３０１ｎは、さらに、Ｓ端子、Ｒ端子、及びＯＵＴ端子を有する。Ｓ端子は、当該シフトレジスタが駆動するゲート線ＧＬｎの２段前のゲート線ＧＬｎ−２と接続される。Ｒ端子は、ゲート線ＧＬｎの３段後ろのゲート線ＧＬｎ＋３と接続される。ＯＵＴ端子は、ゲート線ＧＬｎと接続される。なお、ゲート線ＧＬ１とゲート線ＧＬ２の各シフトレジスタ３０１のＳ端子は、コントローラ４０（図３参照）と接続され、所定のタイミングでセット信号が入力される。

この例において、ＣＫ１〜ＣＫ４で示す制御信号（以下、クロック信号）は、２水平走査期間ごとに、Ｈ（Ｈｉｇｈ）レベルの電位とＬ（Ｌｏｗ）レベルの電位が交互となる信号である。Ｈレベルの電位は、例えば、電源電圧信号ＶＤＤと同電位であり、Ｌレベルの電位は、例えば、電源電圧信号ＶＳＳと同電位である。なお、クロック信号ＣＫ１とＣＫ３、クロック信号ＣＫ２とＣＫ４の各組合せのクロック信号は、互いに逆位相である。また、クロック信号ＣＫ１とＣＫ２及びＣＫ４の間は、互いの位相が１水平走査期間だけずれており、クロック信号ＣＫ３とＣＫ２及びＣＫ４の間は、互いの位相が１水平走査期間だけずれている。つまり、クロック信号ＣＫ１〜ＣＫ４は、互いに位相がずれた４相のクロック信号である。

ＶＴＰで示す制御信号（以下、ＶＴＰ信号）は、タッチ位置検出期間ＴＰ、すなわち、非走査期間においてＨレベルの電位となり、画像表示期間ＴＤ、すなわち、走査期間においてＬレベルの電位となる信号である。

ＲＥＳＵＭＥで示す制御信号（以下、ＲＥＳＵＭＥ信号）は、画像表示期間ＴＤにおいてＬレベルの電位となり、タッチ位置検出期間ＴＰにおいて、次の画像表示期間ＴＤが開始される前の一定期間Ｈレベルの電位となる信号である。

ここで、図６にシフトレジスタ３０１ｎの等価回路を示す。図６に示すように、シフトレジスタ３０１ｎは、選択回路３０１ａ（ｎ）と充電回路３０１ｂ（ｎ）とを有する。選択回路３０１ａ（ｎ）は、ゲート線ＧＬｎを選択状態に切り替えるための回路であり、充電回路３０１ｂ（ｎ）は、選択回路３０１ａ（ｎ）の内部配線を再充電する回路である。

選択回路３０１ａ（ｎ）は、Ａ〜Ｉで示すＴＦＴと、キャパシタＣａ１とを接続して構成される。充電回路３０１ｂ（ｎ）は、Ｊ〜Ｎで示すＴＦＴと、キャパシタＣａ２とを接続して構成される。以下、Ａ〜Ｎで示すＴＦＴを、ＴＦＴ−Ａ〜ＴＦＴ−Ｎと称する。

図６に示すように、シフトレジスタ３０１ｎは、ｎｅｔＡ（ｎ）〜ｎｅｔＤ（ｎ）で示す内部配線を有する。ｎｅｔＡ（ｎ）は、選択回路３０１ａ（ｎ）におけるＴＦＴ−Ａ〜ＴＦＴ−Ｄ及びキャパシタＣａ１と、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｎとを接続する内部配線である。ｎｅｔＢ（ｎ）は、選択回路３０１ａ（ｎ）におけるＴＦＴ−Ｃ及びＴＦＴ−ＥからＴＦＴ−Ｈと、充電回路３０１ｂ（ｎ）におけるＴＦＴ−Ｍとを接続する内部配線である。ｎｅｔＣ（ｎ）は、充電回路３０１ｂ（ｎ）におけるＴＦＴ−Ｊ〜ＴＦＴ−ＬとキャパシタＣａ２とを接続する内部配線である。また、ｎｅｔＤ（ｎ）は、充電回路３０１ｂ（ｎ）におけるＴＦＴ−Ｌ〜ＴＦＴ−ＮとキャパシタＣａ２とを接続する内部配線である。

以下、シフトレジスタ３０１（ｎ）の選択回路３０１ａ（ｎ）と充電回路３０１ｂ（ｎ）の各構成について具体的に説明する。

（選択回路）
ＴＦＴ−Ａは、ゲート電極が、ゲート線ＧＬｎ−２と接続されたＳ端子と接続され、ドレイン電極が電源電圧信号ＶＤＤが供給されるＶＤＤ端子と接続され、ソース電極がｎｅｔＡ（ｎ）と接続されている。

ＴＦＴ−Ｂは、ゲート電極が、ゲート線ＧＬｎ＋３と接続されたＲ端子と接続され、ドレイン電極がｎｅｔＡ（ｎ）と接続され、ソース電極が電源電圧信号ＶＳＳが供給されるＶＳＳ端子と接続されている。

ＴＦＴ−Ｃは、ゲート電極がｎｅｔＢ（ｎ）と接続され、ドレイン電極がｎｅｔＡ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

ＴＦＴ−Ｄは、ゲート電極がｎｅｔＡ（ｎ）と接続され、ドレイン電極がクロック信号ＣＫ１を供給するＣＫ端子と接続され、ソース電極がゲート線ＧＬｎと接続されたＯＵＴ端子と接続されている。

ＴＦＴ−Ｅは、ゲート電極及びドレイン電極がＶＤＤ端子と接続され、ソース電極がｎｅｔＢ（ｎ）と接続されている。

ＴＦＴ−Ｆは、ゲート電極がＳ端子と接続され、ドレイン電極がｎｅｔＢ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

ＴＦＴ−Ｇは、ゲート電極がｎｅｔＡ（ｎ）と接続され、ドレイン電極がｎｅｔＢ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

ＴＦＴ−Ｈは、ゲート電極がｎｅｔＢ（ｎ）と接続され、ドレイン電極がＯＵＴ端子と接続され、ソース電極がＶＳＳ端子と接続されている。

ＴＦＴ−Ｉは、ゲート電極がＶＴＰ信号が供給されるＶＴＰ端子と接続され、ドレイン電極がＯＵＴ端子と接続され、ソース電極がＶＳＳ端子と接続されている。

キャパシタＣａ１は、一方の電極がｎｅｔＡ（ｎ）と接続され、他方の電極がＯＵＴ端子と接続されている。

（充電回路）
ＴＦＴ−Ｊは、ゲート電極がＳ端子と接続され、ドレイン電極がＶＤＤ端子と接続され、ソース電極がｎｅｔＣ（ｎ）と接続されている。

ＴＦＴ−Ｋは、ゲート電極がクロック信号ＣＫ１が供給されるＣＫ端子と接続され、ドレイン電極がｎｅｔＣ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

ＴＦＴ−Ｌは、ゲート電極がｎｅｔＣ（ｎ）と接続され、ドレイン電極がＲＥＳＵＭＥ信号が供給されるＲＥＳＵＭＥ端子と接続され、ソース電極がｎｅｔＤ（ｎ）と接続されている。

ＴＦＴ−Ｍは、ゲート電極がｎｅｔＢ（ｎ）と接続され、ドレイン電極がｎｅｔＤ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

ＴＦＴ−Ｎは、ゲート電極がｎｅｔＢ（ｎ）と接続され、ドレイン電極がＶＤＤ端子と接続され、ソース電極がｎｅｔＡ（ｎ）と接続されている。本実施形態において、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｎは、ＴＦＴ−Ｎの閾値電圧（Ｖｔｈｎ）と選択回路３０１ａ（ｎ）のＴＦＴ−Ａの閾値電圧（Ｖｔｈａ）とが略同等となるように構成されている。

キャパシタＣａ２は、一方の電極がｎｅｔＣ（ｎ）と接続され、他方の電極がｎｅｔＤ（ｎ）と接続されている。

次に、シフトレジスタ３０１ｎの画像表示期間ＴＤとタッチ位置検出期間ＴＰの各動作について説明する。

（画像表示期間ＴＤの動作）
図７Ａは、シフトレジスタ３０１ｎの画像表示期間ＴＤの動作を示すタイミングチャートである。

図７Ａに示すように、画像表示期間ＴＤの間、クロック信号ＣＫ１〜ＣＫ４は、コントローラ４０から各シフトレジスタに供給される。また、Ｌレベルの電位を有するＶＴＰ信号とＬレベルの電位を有するＲＥＳＵＭＥ信号がコントローラ４０から各シフトレジスタに供給される。

時刻ｔ０〜ｔ１の間、充電回路３０１ｂ（ｎ）におけるＴＦＴ−Ｋは、クロック信号ＣＫ１がＨレベルの電位となるタイミングでオン状態となる。この期間、ゲート線ＧＬｎ−２の電位はＬレベルである。そのため、この期間、ｎｅｔＣ（ｎ）はＬレベル（ＶＳＳ）の電位を維持し、ｎｅｔＤ（ｎ）の電位もＬレベルを維持する。

また、時刻ｔ０〜ｔ１の間、選択回路３０１ａ（ｎ）におけるＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｆ、及びＴＦＴ−Ｉはオフ状態である。そのため、ｎｅｔＡ（ｎ）及びｎｅｔＢ（ｎ）はＬレベルの電位を維持する。

時刻ｔ１〜ｔ２において、ゲート線ＧＬｎ−２が駆動され、ゲート線ＧＬｎ−２の電位がＨレベルに遷移すると、選択回路３０１ａ（ｎ）のＴＦＴ−ＡとＴＦＴ−Ｆと、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｊがオン状態となる。また、このとき、クロック信号ＣＫ１がＬレベルの電位に遷移し、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｋはオフ状態となる。

これにより、選択回路３０１ａ（ｎ）は、ＴＦＴ−Ａを介してｎｅｔＡ（ｎ）が（ＶＤＤ−Ｖｔｈａ）の電位にプレ充電され、ｎｅｔＢ（ｎ）はＬレベルの電位を維持する。このとき、ＴＦＴ−Ｄはオン状態となるが、クロック信号ＣＫ１がＬレベルの電位であるため、ゲート線ＧＬｎはＬレベルの電位を維持する。

また、このとき、充電回路３０１ｂ（ｎ）は、ＴＦＴ−Ｊを介してｎｅｔＣ（ｎ）が（ＶＤＤ-Ｖｔｈｊ）の電位となる。このとき、ＲＥＳＵＭＥ信号の電位はＬレベルのため、ｎｅｔＤ（ｎ）はＬレベルの電位を維持する。

時刻ｔ２〜ｔ３において、クロック信号ＣＫ１の電位がＨレベルに遷移する。これにより、選択回路３０１ａ（ｎ）のＴＦＴ−Ｄのドレイン電極がＨレベルの電位となり、キャパシタＣａ１を介してｎｅｔＡ（ｎ）の電位（ＶＤＤ−Ｖｔｈａ）はさらに高い電位まで突き上げられる。これにより、ＴＦＴ−ＤとＴＦＴ−Ｇがオン状態となり、ｎｅｔＢ（ｎ）はＬレベルの電位を維持し、ゲート線ＧＬｎはＨレベル（ＶＤＤ）の選択電圧が印加され、選択状態となる。

また、このとき、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｋはオン状態となり、ｎｅｔＣ（ｎ）の電位はＬレベルに遷移し、ｎｅｔＤ（ｎ）はＬレベルの電位を維持する。

時刻ｔ３〜ｔ４において、クロック信号ＣＫ１の電位がＬレベルに遷移する。これにより、選択回路３０１ａ（ｎ）のＴＦＴ−Ｄを介してＬレベルの電位が入力され、ｎｅｔＡ（ｎ）はＨレベルよりも低い電位となり、ゲート線ＧＬｎの電位はＬレベルに遷移して非選択状態となる。このとき、ｎｅｔＢ（ｎ）は、Ｌレベルの電位を維持する。充電回路３０１ｂ（ｎ）は、ＴＦＴ−Ｋがオフ状態となり、ｎｅｔＣ（ｎ）及びｎｅｔＤ（ｎ）はＬレベルの電位を維持する。

時刻ｔ４〜ｔ５において、ゲート線ＧＬｎ＋３が選択状態となる。これにより、選択回路３０１ａ（ｎ）のＴＦＴ−Ｂはオン状態となる。このとき、選択回路３０１ａ（ｎ）のＴＦＴ−Ｃ、ＴＦＴ−Ｆ、ＴＦＴ−Ｇはオフ状態となるが、ＴＦＴ−Ｅはオン状態である。そのため、ＴＦＴ−Ｅを介してＨレベル（ＶＤＤ−Ｖｔｈｅ（Ｖｔｈｅ＝ＴＦＴ−Ｅの閾値電圧））の電位がｎｅｔＢ（ｎ）に入力される。これにより、選択回路３０１ａ（ｎ）のＴＦＴ−Ｃ及びＴＦＴ−Ｈがオン状態となる。そのため、ｎｅｔＡ（ｎ）とゲート線ＧＬｎにＬレベルの電位が入力される。

このとき、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｍはオン状態となるため、ｎｅｔＤ（ｎ）はＬレベルの電位を維持する。

以上が、画像表示期間ＴＤのシフトレジスタ３０１ｎの動作である。上記したように、選択回路３０１ａ（ｎ）において、ＴＦＴ−Ａは、ｎｅｔＡ（ｎ）をプレ充電する機能を有する。ＴＦＴ−Ｂ、及びＴＦＴ−Ｃは、ゲート線ＧＬｎのプレ充電期間（ｔ１〜ｔ２）を除くゲート線ＧＬｎの非選択期間（ｔ０〜ｔ１、ｔ４〜ｔ５）において、ｎｅｔＡ（ｎ）をＬレベルの電位に引き下げる機能を有する。また、ＴＦＴ−Ｄは、ゲート線ＧＬｎに選択電圧を印加する機能を有する。

一方、充電回路３０１ｂ（ｎ）において、ＴＦＴ−Ｊは、ｎｅｔＣ（ｎ）を充電する機能を有し、ＴＦＴ−ＫはｎｅｔＣ（ｎ）をＬレベルの電位に引き下げる機能を有し、ＴＦＴ−Ｍは、ｎｅｔＤ（ｎ）をＬレベルの電位に引き下げる機能を有する。

（タッチ位置検出期間の動作）
次に、タッチ位置検出期間ＴＰのシフトレジスタ３０１ｎの動作について説明する。図７Ｂは、タッチ位置検出期間ＴＰのシフトレジスタ３０１ｎの動作を示すタイミングチャートである。

図７Ｂの例では、画像表示期間ＴＤ（ｔ１１〜ｔ１２）にゲート線ＧＬｎ−１まで走査され、シフトレジスタ３０１ｎのｎｅｔＡ（ｎ）がプレ充電された状態でタッチ位置検出期間ＴＰ（ｔ１２〜ｔ１５）が開始される。そして、タッチ位置検出期間ＴＰの後、再び画像表示期間ＴＤ（ｔ１５〜）が開始される場合を示している。以下、タッチ位置検出期間ＴＰにおけるシフトレジスタ３０１ｎの動作を主として説明する。

図７Ｂに示すように、時刻ｔ１１においてゲート線ＧＬｎ−２が駆動されると、選択回路３０１ａ（ｎ）のＴＦＴ−ＡとＴＦＴ−Ｆがオン状態となり、ｎｅｔＡ（ｎ）のプレ充電が開始され、ｎｅｔＢ（ｎ）にＬレベルの電位が入力される。このとき、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｊがオン状態となり、ｎｅｔＣ（ｎ）がＨレベル（ＶＤＤ−Ｖｔｈｊ）に充電される。このとき、ｎｅｔＤ（ｎ）の電位はＬレベルである。

その後、ゲート線ＧＬｎ−１が駆動され、時刻ｔ１２においてＶＴＰ信号がＬレベルからＨレベルの電位に遷移し、タッチ位置検出期間ＴＰが開始される。クロック信号ＣＫ１〜ＣＫ４は、コントローラ４０により、タッチ位置検出期間ＴＰの間、すなわち、ＶＴＰ信号がＬレベルの間、Ｌレベルの電位に設定される。なお、この例では、タッチ位置検出期間ＴＰの間、クロック信号ＣＫ１〜ＣＫ４をＬレベルの電位に制御するが、クロック信号ＣＫ１〜ＣＫ４の出力を中断してもよい。

このとき、選択回路３０１ａ（ｎ）のＴＦＴ−Ｉはオン状態であり、ゲート線ＧＬｎはＬレベルの電位を維持する。また、選択回路３０１ａ（ｎ）のＴＦＴ−Ｂ及びＴＦＴ−Ｃはオフ状態であるが、ソース電極には電源電圧信号ＶＳＳが入力されている。そのため、ＴＦＴ−Ｂ、Ｃのリーク電流によって、プレ充電されたｎｅｔＡ（ｎ）の電位（ＶＤＤ−Ｖｔｈａ）が低下する。

タッチ位置検出期間ＴＰが終了する時刻ｔ１４から２水平走査期間前の時刻ｔ１３において、ＲＥＳＵＭＥ信号の電位がＨレベルに遷移する。これにより、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｌのドレイン電極にＨレベルの電位が入力され、キャパシタＣａ２を介してｎｅｔＣ（ｎ）の電位は、（ＶＤＤ−Ｖｔｈｊ）の電位より高い電位まで突き上げられる。このとき、ＴＦＴ−Ｎがオン状態となり、ＴＦＴ−Ｎを介してｎｅｔＡ（ｎ）に、ＶＤＤ−Ｖｔｈｎ（Ｖｔｈｎ＝ＴＦＴ−Ｎの閾値電圧）の電位が充電される。上述したように、選択回路３０１ａ（ｎ）のＴＦＴ−Ａと充電回路３０１ｂ（ｎ）のＴＦＴ−Ｎの閾値電圧は同等である。そのため、ｎｅｔＡ（ｎ）は、プレ充電時の電位（ＶＤＤ−Ｖｔｈａ）まで充電される。

時刻ｔ１４においてＶＴＰ信号の電位がＬレベルに遷移し、タッチ位置検出期間ＴＰが終了し、ＲＥＳＵＭＥ信号の電位もＬレベルに遷移する。これにより、選択回路３０１ａ（ｎ）のＴＦＴ−Ｉがオフ状態となる。また、充電回路３０１ｂ（ｎ）のｎｅｔＣ（ｎ）に、ＴＦＴ−Ｌを介してＬレベルの電位が入力され、ｎｅｔＣ（ｎ）の電位が（ＶＤＤ−Ｖｔｈｊ）まで引き下げられる。

その後、時刻ｔ１５において、コントローラ４０により、２水平走査期間ごとにＨレベルとＬレベルの電位が交互となるクロック信号ＣＫ１〜ＣＫ４が供給され、画像表示期間ＴＤが再開される。これにより、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｋがオン状態となり、ｎｅｔＣ（ｎ）がＬレベルの電位に遷移する。また、選択回路３０１ａ（ｎ）のＴＦＴ−Ｄのドレイン電極にＨレベルの電位が入力され、キャパシタＣａ１を介してｎｅｔＡ（ｎ）は（ＶＤＤ−Ｖｔｈａ）よりも高い電位まで突き上げられる。これにより、ＴＦＴ−Ｄがオン状態となり、ゲート線ＧＬｎにＨレベルの選択電圧が印加される。

充電回路３０１ｂ（ｎ）が設けられていない場合、図７ＢのｎｅｔＡ（ｎ）の電位は、タッチ位置検出期間ＴＰの間、リーク電流によって低下していく。そのため、画像表示期間ＴＤを再開した際、クロック信号ＣＫ１が選択回路３０１ａ（ｎ）のＴＦＴ−Ｄに入力されても、ｎｅｔＡ（ｎ）の電位をＴＦＴ−Ｄの閾値電圧まで突き上げることができず、ＴＦＴ−Ｄがオフ状態のままとなり、ゲート線ＧＬｎを駆動することができない。

一方、上記実施形態では、タッチ位置検出期間ＴＰの開始時のｎｅｔＡ（ｎ）のプレ充電と同時に、充電回路３０１ｂ（ｎ）のｎｅｔＣ（ｎ）を充電する。そして、タッチ位置検出期間ＴＰにリーク電流によってｎｅｔＡ（ｎ）の電位が低下しても、次の画像表示期間ＴＤが再開される前に、ＲＥＳＵＭＥ信号によって、ｎｅｔＣ（ｎ）がＨレベルまで充電され、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｎを介して、プレ充電時の電位と同等となるようにｎｅｔＡ（ｎ）が再充電される。そのため、画像表示期間ＴＤを再開した際、シフトレジスタ３０１ｎのｎｅｔＡ（ｎ）の電位を（ＶＤＤ−Ｖｔｈａ）よりも高い電位まで突き上げることができ、ゲート線ＧＬｎを確実に選択状態に切り替えることができる。

［第２実施形態］
図８は、本実施形態におけるシフトレジスタの等価回路図である。図８において、第１実施形態（図６）と同等の構成には第１実施形態と同様の符号が付されている。

図８に示すシフトレジスタ３１１ｎは、選択回路３０１ａ（ｎ）は第１実施形態と同様であるが、充電回路３１１ｂ（ｎ）の構成が第１実施形態と異なる。充電回路３１１ｂ（ｎ）は、ＴＦＴ−Ｋのソース電極にＶＴＰ信号が入力される点で第１実施形態の充電回路３０１ｂ（ｎ）と異なる。

第１実施形態の場合、充電回路３０１ｂ（ｎ）のＴＦＴ−Ｋは、ソース電極に電源電圧信号ＶＳＳが入力されるため、図７Ｂに示す時刻ｔ１１〜ｔ１３の間に、充電されたｎｅｔＣ（ｎ）の電位はＴＦＴ−Ｋへのリーク電流によって低下する。

一方、本実施形態では、充電回路３１１ｂ（ｎ）のＴＦＴ−Ｋは、ソース電極にＶＴＰ信号が入力される。そのため、図７Ｂに示すタッチ位置検出期間ＴＰにおいて、ｎｅｔＣ（ｎ）の電位は（ＶＤＤ−Ｖｔｈｊ）であり、ＴＦＴ−Ｋのソース端の電位は（ＶＤＤ）である。よって、ＴＦＴ−Ｋのソース電極に電源電圧信号ＶＳＳが入力される場合と比べ、リーク電流が抑制される。その結果、ｎｅｔＣ（ｎ）の電位低下が抑制され、ｎｅｔＣ（ｎ）において一定の電位を保持することができる。そのため、本実施形態では、第１実施形態と比べ、より確実にゲート線ＧＬｎを駆動することができる。

［第３実施形態］
図９は、本実施形態におけるシフトレジスタの等価回路図である。図９において、第２実施形態（図８）と同等の構成には第２実施形態と同様の符号が付されている。

図９に示すシフトレジスタ３２１ｎは、選択回路３２１ａ（ｎ）において、ａ〜ｃで示すＴＦＴ（以下、ＴＦＴ−ａ〜ＴＦＴ−ｃ）と、充電回路３２１ｂ（ｎ）において、ｄ及びｅで示すＴＦＴ（以下、ＴＦＴ−ｄ及びＴＦＴ−ｆ）が追加されている点で第２の実施形態のシフトレジスタ３１１ｎと異なる。また、本実施形態では、コントローラ４０により、制御信号として、１垂直走査期間ごとに、Ｈレベルの電位となるリセット信号（以下、ＣＬＲ信号）が２水平走査期間だけシフトレジスタ３２１ｎに供給される。シフトレジスタ３２１ｎは、ＣＬＲ信号が入力されるＣＬＲ端子（図示略）を有する。

ＴＦＴ−ａは、ゲート電極がＣＬＲ端子と接続され、ドレイン電極がｎｅｔＡ（ｎ）と接続され、ソース電極はＶＳＳ端子と接続される。

ＴＦＴ−ｂは、ゲート電極がＣＬＲ端子と接続され、ドレイン電極がｎｅｔＢ（ｎ）と接続され、ソース電極はＶＳＳ端子と接続される。

ＴＦＴ−ｃは、ゲート電極がＣＬＲ端子と接続され、ドレイン電極がＯＵＴ端子と接続され、ソース電極はＶＳＳ端子と接続される。

ＴＦＴ−ｄは、ゲート電極がＣＬＲ端子と接続され、ドレイン電極がｎｅｔＣ（ｎ）と接続され、ソース電極はＶＴＰ端子と接続される。

ＴＦＴ−ｅは、ゲート電極がＣＬＲ端子と接続され、ドレイン電極がｎｅｔＤ（ｎ）と接続され、ソース電極はＶＴＰ端子と接続される。

ＴＦＴ−ａ〜ＴＦＴ−ｅは、１垂直走査期間ごとに、Ｈレベルの電位のＣＬＲ信号が供給されるとオン状態となる。従って、ｎｅｔＡ（ｎ）の電位は、ＴＦＴ−ａにより、１垂直走査期間ごとにＬレベルとなり、ｎｅｔＢ（ｎ）の電位は、ＴＦＴ−ｂにより、１垂直走査期間ごとにＬレベルになる。ゲート線ＧＬｎの電位は、ＴＦＴ−ｃにより、１垂直走査期間ごとにＬレベルになる。また、ｎｅｔＣ（ｎ）の電位は、ＴＦＴ−ｄにより、１垂直走査期間ごとにＬレベルになり、ｎｅｔＤ（ｎ）の電位は、ＴＦＴ−ｅにより、１垂直走査期間ごとにＬレベルになる。

本実施形態では、ＴＦＴ−ａ〜ＴＦＴ−ｅが設けられることにより、１垂直走査期間ごとに、ｎｅｔＡ（ｎ）、ｎｅｔＢ（ｎ）、ゲート線ＧＬｎ、ｎｅｔＣ（ｎ）、及びｎｅｔＤ（ｎ）の電位をＬレベルにする。そのため、本来ゲート線ＧＬｎを非選択状態にしておく期間に、シフトレジスタ３２１ｎの誤動作によってゲート線ＧＬｎが駆動されることを防止することができる。また、ＶＴＰ信号は、タッチ位置検出期間ＴＰ以外はＬレベルの電位となるため、タッチ位置検出期間ＴＰにおいて、ＴＦＴ−Ｋ、ｄのリーク電流が抑制され、ｎｅｔＣ（ｎ）において一定の電位が保持することができる。

［第４実施形態］
図１０Ａは、本実施形態における充電回路の等価回路図である。図１０Ａにおいて、第３実施形態の充電回路３２１ｂ（ｎ）と同様の構成には第３実施形態と同様の符号が付されている。なお、本実施形態では、図１０Ａに示す充電回路は、第１から第３実施形態のいずれかの選択回路に接続される。

図１０Ａに示す充電回路３３１ｂ（ｎ）は、第３実施形態の充電回路３２１ｂ（ｎ）に対し、ｅで示すＴＦＴ（以下、ＴＦＴ−Ｅ）と、キャパシタＣａ２１とが追加され、ＴＦＴ−Ｌ、ＴＦＴ−Ｍ、ＴＦＴ−ｅ、及びｎｅｔＤ（ｎ）が設けられていない点で充電回路３２１ｂ（ｎ）と異なる。以下、充電回路３３１ｂ（ｎ）の構成について、第３実施形態と異なる点を主として説明する。

図１０Ａに示すように、充電回路３３１ｂ（ｎ）は、ＴＦＴ−Ｊ、ＴＦＴ−ｅ、ＴＦＴ−ｄ、及びＴＦＴ−Ｌと、キャパシタＣａ２１とがｎｅｔＣ（ｎ）に接続されて構成されている。

ＴＦＴ−ｅは、ゲート電極がｎｅｔＢ（ｎ）（図９参照）と接続され、ドレイン電極がｎｅｔＣ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

キャパシタＣａ２１は、一方の電極がｎｅｔＣ（ｎ）と接続され、他方の電極がＲＥＳＵＭＥ端子と接続されている。

ＴＦＴ−Ｎは、ゲート電極がｎｅｔＣ（ｎ）と接続され、ドレイン電極がＶＤＤ端子と接続され、ソース電極がｎｅｔＡ（ｎ）と接続されている。

図１０Ｂは、本実施形態におけるシフトレジスタ３３１ｂ（ｎ）の動作を示すタイミングチャートである。図１０Ｂに示すタイミングチャートは、第１実施形態の図７Ｂに示すタイミングチャートと略同様であるが、ｎｅｔＡ（ｎ）が再充電されるタイミングと再充電される電圧が第１実施形態と異なる。

充電回路３３１ｂ（ｎ）におけるｎｅｔＣ（ｎ）は、前述の実施形態と同様、ｔ１１においてゲート線ＧＬｎ−２が駆動された際に、（ＶＤＤ−Ｖｔｈｊ）の電位に充電される（図７Ｂのｔ１１）。充電回路３３１ｂ（ｎ）におけるＴＦＴ−Ｎは、ドレイン電極に電源電圧信号ＶＤＤが供給されており、ｎｅｔＣ（ｎ）の充電によってＴＦＴ−Ｎがオン状態になると、ｎｅｔＡ（ｎ）に（ＶＤＤ−Ｖｔｈｊ−Ｖｔｈｎ）の電位が入力される。

そのため、時刻ｔ１１においてｎｅｔＡ（ｎ）がプレ充電され、タッチ位置検出期間ＴＰの開始後、ｎｅｔＡ（ｎ）の電位がリーク電流によって低下すると、ｎｅｔＡ（ｎ）は（ＶＤＤ−Ｖｔｈｊ−Ｖｔｈｎ）の電位まで充電され続ける。

その後、タッチ位置検出期間ＴＰの終了前、時刻ｔ１３のタイミングでＨレベルの電位のＲＥＳＵＭＥ信号がキャパシタＣａ２１に入力されると、キャパシタＣａ２１によってｎｅｔＣ（ｎ）は（ＶＤＤ−Ｖｔｈｊ）よりも高い電位に突き上げられる。これにより、ＴＦＴ−Ｎを介してｎｅｔＡ（ｎ）にＶＤＤの電位が再充電される。

そして、時刻ｔ１５において、クロック信号ＣＫ１の電位がＨレベルに遷移すると、ＴＦＴ−Ｄのドレイン電極にＨレベルの電位が入力される。これにより、キャパシタＣａ１を介してｎｅｔＡ（ｎ）の電位が突き上げられ、ＴＦＴ−Ｄがオン状態となり、ゲート線ＧＬｎに選択電圧が印加される。

本実施形態では、タッチ位置検出期間ＴＰの開始後、電位がＨレベルのＲＥＳＵＭＥ信号が入力されるまでに、リーク電流によって低下したｎｅｔＡ（ｎ）を一定レベルまで充電することができる。また、電位がＨレベルのＲＥＳＵＭＥ信号が入力されたときに、ｎｅｔＡ（ｎ）は、前述の実施形態の場合よりも高い電位（ＶＤＤ）まで再充電される。そのため、前述の実施形態の場合よりもゲート線ＧＬｎを早く選択状態に切り替えることができる。また、本実施形態における充電回路３２１ｂ（ｎ）は、前述の実施形態の充電回路と比べ、充電回路を構成する素子数を軽減することができる。

［第５実施形態］
図１１は、本実施形態における充電回路の等価回路図である。図１１において、第４実施形態の充電回路３３１ｂ（ｎ）と同様の構成には第４実施形態と同様の符号が付されている。

図１１に示す充電回路３４１ｂ（ｎ）は、ｇで示すＴＦＴ（以下、ＴＦＴ−ｇ）が追加され、ＴＦＴ−Ｊ、ＴＦＴ−ｆ、及びＴＦＴ−ｄの接続関係が異なる点で、第４実施形態の充電回路３３１ｂ（ｎ）と異なっている。以下、具体的に説明する。

充電回路３４１ｂ（ｎ）は、ＴＦＴ−Ｊのゲート電極とＴＦＴ−ｇのドレイン電極とが接続され、ＴＦＴ−Ｊのドレイン電極がｎｅｔＣ（ｎ）と接続されている。

ＴＦＴ−ｇは、ゲート電極がＶＴＰ端子と接続され、ドレイン電極がＴＦＴ−Ｊのゲート電極と接続され、ソース電極がｎｅｔＡ（ｎ）と接続されている。

ＴＦＴ−ｆは、ゲート電極がｎｅｔＢ（ｎ）と接続され、ドレイン電極がｎｅｔＣ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

ＴＦＴ−ｄは、ゲート電極がＣＬＲ端子と接続され、ドレイン電極がｎｅｔＣ（ｎ）と接続され、ソース電極がＶＳＳ端子と接続されている。

キャパシタＣａ２１とＴＦＴ−Ｎの接続関係は、第４実施形態と同様である。

ＴＦＴ−ｆ、ＴＦＴ−ｄの各ソース電極はＶＳＳ端子と接続されているため、ｎｅｔＣ（ｎ）が充電された後、電位がＨレベルのＲＥＳＵＭＥ信号が入力されるまでの間に、ＴＦＴ−ｆ、ｄのリーク電流によってｎｅｔＣ（ｎ）の電位が低下する。しかしながら、図７Ｂに示すタッチ位置検出期間ＴＰにおいて、電位がＨレベルのＶＴＰ信号が入力されている間、ＴＦＴ−ｇがオン状態となり、ｎｅｔＣ（ｎ）は、ＴＦＴ−Ｊ及びＴＦＴ−ｇを介してｎｅｔＡ（ｎ）と接続される。このとき、ｎｅｔＡ（ｎ）の電位は、リーク電流によって（ＶＤＤ−Ｖｔｈａ）より低下するが、ＴＦＴ−Ｎを介してｎｅｔＡ（ｎ）に電荷が供給され、ＴＦＴ−Ｊ、ｇを介して、ｎｅｔＡ（ｎ）からｎｅｔＣ（ｎ）に電荷が供給される。そのため、リーク電流によるｎｅｔＣ（ｎ）の電位低下よりも、ｎｅｔＡ（ｎ）からｎｅｔＣ（ｎ）への電荷供給量が大きいければ、ｎｅｔＣ（ｎ）の電位低下が抑制され、ＴＦＴ−Ｎを介したｎｅｔＡ（ｎ）への電荷の供給が継続される。

以上、本発明に係る表示装置の一例について説明したが、本発明に係る表示装置は、上述した実施形態の構成に限定されず、様々な変形構成とすることができる。以下、その変形例について説明する。

（１）上述した実施形態では、Ｈレベルの電位のＲＥＳＵＭＥ信号は、タッチ位置検出期間ＴＰが終了する２水平走査期間前にシフトレジスタ３０１に供給される例を説明したが、次の画像表示期間ＴＤが再開される前に供給されていればよい。充電回路３０１ｂの充電能力が高いほど、選択回路３０１ａへの充電時間は短い。そのため、画像表示期間ＴＤが再開される前に選択回路３０１ａへの充電が完了するように、充電回路３０１ｂの能力に応じて、Ｈレベルの電位のＲＥＳＵＭＥ信号が入力されればよい。従って、例えば、充電回路３０１ｂの能力が低い場合には、タッチ位置検出期間ＴＰが終了する２水平走査期間以上前からＨレベルの電位のＲＥＳＵＭＥ信号を供給してもよい。

（２）上述した実施形態において、画素用のＴＦＴ１１と、選択回路３０１ａ及び充電回路３０１ｂに用いられるＴＦＴの半導体層は、アモルファスシリコン（ａ−Ｓｉ）を用いてもよいが、酸化物半導体を用いることが好ましい。

酸化物半導体としては、例えば、Ｉｎ（インジウム）−Ｇａ（ガリウム）−Ｚｎ（亜鉛）−Ｏ（酸素）系の三元系酸化物である。Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されないが、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等でもよい。また、例えばＩｎ、ＧａおよびＺｎを１：１：１の割合で含んでもよい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層を有するＴＦＴは、ａ−Ｓｉを用いたＴＦＴよりも高い移動度（２０倍超）および、ａ−Ｓｉを用いたＴＦＴよりも低いリーク電流（１００分の１未満）を有する。そのため、特に、選択回路３０１ａと充電回路３０１ｂのＴＦＴに対して好適に用いられる。よって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体層を有するＴＦＴを用いれば、シフトレジスタ３０１におけるリーク電流が抑制され、表示装置１の消費電力を大幅に削減することが可能になる。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、アモルファスでもよいし、結晶質部分を含み、結晶性を有していてもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体が好ましい。このようなＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体の結晶構造は、例えば、特開２０１２−１３４４７５号公報に開示されている。参考のために、特開２０１２−１３４４７５号公報の開示内容の全てを本明細書に援用する。

なお、酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＺｎ−Ｏ系半導体（ＺｎＯ）、Ｉｎ−Ｚｎ−Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ−Ｔｉ−Ｏ系半導体（ＺＴＯ）、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドニウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系半導体（例えばＩｎ_２Ｏ_３−ＳｎＯ_２−ＺｎＯ）、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体などを含んでいてもよい。

１…表示装置、２…アクティブマトリクス基板、３…対向基板、４…液晶層、１２…ソース線接続部、２０…ソースドライバ、３０…ゲートドライバ、４０…コントローラ、５０…対向電極（共通電極）、５１…信号線、３０１，３１１，３２１…シフトレジスタ、３０１ａ，３１１ａ，３２１ａ…選択回路、３０１ｂ，３１１ｂ，３２１ｂ，３３１ｂ，３４１ｂ…充電回路、ＧＬ…ゲート線、ＳＬ…ソース線

Claims (13)

1. 複数のゲート線を有する表示パネルと、
   前記複数のゲート線のそれぞれに対応して設けられ、前記複数のゲート線を順次走査する複数の駆動回路を有する駆動部と、を備え、
   前記駆動部は、入力される制御信号に従って、１垂直走査期間に、ゲート線を走査する走査期間と、ゲート線の走査を停止する非走査期間とを交互に切り替え、
   前記複数の駆動回路のそれぞれは、
   対応するゲート線に、当該ゲート線を選択状態にするための選択電圧を印加する第１のスイッチング素子と、
   前記第１のスイッチング素子のゲート電極と接続された内部配線と、
   前記内部配線に接続され、前記対応するゲート線が選択状態となる前に、前記内部配線を第１の電位に充電する第２のスイッチング素子と、
   前記内部配線に接続されたドレイン電極と、前記第１の電位よりも低い第２の電位を有するソース電極とを有し、前記対応するゲート線が非選択状態のとき、前記内部配線の電位を前記第２の電位に下げる第３のスイッチング素子と、
   前記複数の駆動回路のうち、少なくとも前記走査期間の開始時に選択対象となるゲート線に対応する駆動回路は、当該走査期間が開始される前に、当該駆動回路の前記内部配線を、少なくとも前記第１の電位と同等の電位に再充電する充電回路を、さらに備える、表示装置。
2. 前記充電回路は、前記非走査期間の開始後、当該非走査期間が終了する前に前記内部配線を再充電する、請求項１に記載の表示装置。
3. 前記充電回路は、前記非走査期間の開始後、前記第１の電位よりも低い一定の電位に前記内部配線を充電し、前記走査期間の開始前に、前記第１の電位よりも高い電位に前記内部配線を再充電する、請求項１に記載の表示装置。
4. 前記充電回路は、
   前記内部配線と接続され、前記内部配線を再充電する第１の充電用スイッチング素子と、
   前記第１の充電用スイッチング素子のゲート電極と接続された充電用内部配線と、
   前記内部配線が前記第１の電位に充電される際に、前記充電用内部配線を充電する第２の充電用スイッチング素子と、
   前記充電用内部配線に接続された容量と、を備え、
   前記第１の充電用スイッチング素子は、前記内部配線と接続されたソース電極と、前記充電用内部配線と接続されたゲート電極と、前記第１の電位以上の電位が供給されるドレイン電極とを有し、
   前記充電用内部配線は、前記内部配線が前記第１の充電用スイッチング素子によって再充電される際、前記容量を介して、前記第２の充電用スイッチング素子による充電時よりも高い電位となる、請求項１から３のいずれか一項に記載の表示装置。
5. 前記充電回路は、さらに、前記充電用内部配線と、前記容量と、前記第１の充電用スイッチング素子とに接続された第３の充電用スイッチング素子を備え、
   前記第１の充電用スイッチング素子は、前記容量を介して前記充電用内部配線と接続され、
   前記第３の充電用スイッチング素子において、ゲート電極は前記充電用内部配線と接続され、ソース電極は前記第１の充電用スイッチング素子のゲート電極及び前記容量と接続され、ドレイン電極の電位は前記走査期間が開始される前に前記第１の電位以上の電位となり、
   前記容量は、一対の電極を有し、前記一対の電極のうち、一方の電極は、前記充電用内部配線と接続され、他方の電極は、前記第１の充電用スイッチング素子のゲート電極と、前記第３の充電用スイッチング素子のソース電極とに接続されている、請求項４に記載の表示装置。
6. 前記充電回路は、さらに、
   前記充電用内部配線に接続されたソース電極と、前記非走査期間において前記第１の電位以上の電位となるドレイン電極とを有する第４の充電用スイッチング素子を含む、請求項４又は５に記載の表示装置。
7. 前記容量は、一対の電極を有し、前記一対の電極のうち、一方の電極は、前記充電用内部配線と接続され、他方の電極は、前記走査期間が開始される前に前記第１の電位以上の電位が供給される、請求項４に記載の表示装置。
8. 前記充電回路は、さらに、
   前記充電用内部配線に接続され、前記１垂直走査期間ごとに、前記充電用内部配線の電位を前記第２の電位以下に下げる第５の充電用スイッチング素子を含む、請求項４又は７に記載の表示装置。
9. 前記充電回路は、さらに、
   前記充電用内部配線に接続され、前記１垂直走査期間ごとに、前記充電用内部配線の電位を前記第２の電位以下に下げる第５の充電用スイッチング素子を含む、請求項４から６のいずれか一項に記載の表示装置。
10. 前記第１の充電用スイッチング素子と、前記第２のスイッチング素子の閾値電圧は同等である、請求項４から９のいずれか一項に記載の表示装置。
11. 前記駆動回路と前記充電回路に用いられるスイッチング素子は、酸化物半導体からなる半導体層を有する、請求項１から１０のいずれか一項に記載の表示装置。
12. 前記酸化物半導体は、インジウム、ガリウム、亜鉛、及び酸素を含む、請求項１１に記載の表示装置。
13. 前記酸化物半導体は、結晶質部分を含む、請求項１１又は１２に記載の表示装置。

Images