KR102319775B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102319775B1
KR102319775B1 KR1020200076948A KR20200076948A KR102319775B1 KR 102319775 B1 KR102319775 B1 KR 102319775B1 KR 1020200076948 A KR1020200076948 A KR 1020200076948A KR 20200076948 A KR20200076948 A KR 20200076948A KR 102319775 B1 KR102319775 B1 KR 102319775B1
Authority
KR
South Korea
Prior art keywords
film
oxide semiconductor
semiconductor film
insulating film
transistor
Prior art date
Application number
KR1020200076948A
Other languages
English (en)
Other versions
KR20200079456A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200079456A publication Critical patent/KR20200079456A/ko
Priority to KR1020210142443A priority Critical patent/KR20210133181A/ko
Application granted granted Critical
Publication of KR102319775B1 publication Critical patent/KR102319775B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은, 구동 회로를 가지는 반도체 장치에 있어서, 개구율이 높고, 전하 용량을 크게 한 용량 소자를 가지고, 소비 전력을 저감한 반도체 장치를 제공한다.
반도체막에 중첩하여 이 반도체막의 상하에 게이트 전극을 가지는 제 1 트랜지스터를 포함하는 구동 회로와 반도체막을 포함하는 제 2 트랜지스터를 포함하는 화소와, 이 화소에 형성된 한쌍의 전극의 사이에 유전체막이 형성되어 있는 용량 소자와, 이 한쌍의 전극의 한쪽 전극과 전기적으로 접속되어 있는 용량선을 가지고, 제 1 트랜지스터의 반도체막 위에 형성되어 있는 게이트 전극과 용량선이 전기적으로 접속되어 있다

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 명세서 등에 개시하는 발명은 반도체 장치에 관한 것이다.
최근, 액정 디스플레이(LCD) 등의 플랫 패널 디스플레이가 널리 보급되고 있다. 플랫 패널 디스플레이 등의 표시 장치에 있어서, 행방향 및 열방향으로 배치된 화소 내에는 스위칭 소자인 트랜지스터와, 이 트랜지스터와 전기적으로 접속된 액정 소자와, 이 액정 소자와 병렬로 접속된 용량 소자가 형성되어 있다.
이 트랜지스터의 반도체막을 구성하는 반도체 재료로서는, 어모퍼스(비정질) 실리콘 또는 폴리(다결정) 실리콘 등의 실리콘 반도체가 범용되고 있다.
또, 반도체 특성을 나타내는 금속 산화물(이하, 산화물 반도체라고 기재함)은 트랜지스터의 반도체막에 적용할 수 있는 반도체 재료이다. 예를 들면, 산화 아연 또는 In-Ga-Zn계 산화물 반도체를 이용하여, 트랜지스터를 제작하는 기술이 개시되어 있다(특허문헌 1 및 특허문헌 2 참조).
일본국 특개2007-123861호공보 일본국 특개2007-96055호공보
용량 소자는 한쌍의 전극의 사이에 유전체막이 형성되어 있고, 한쌍의 전극 중, 적어도 한쪽 전극은 트랜지스터를 구성하는 게이트 전극, 소스 전극 또는 드레인 전극 등 차광성을 가지는 도전막으로 형성되어 있는 것 많다.
또, 용량 소자의 용량값을 크게 할수록, 전계를 가한 상황에서, 액정 소자의 액정 분자의 배향을 일정하게 유지할 수 있는 기간을 길게 할 수 있다. 정지화면을 표시하는 표시 장치에서, 이 기간을 길게 할 수 있는 것은 화상 데이터를 다시쓰는 횟수를 저감할 수 있어, 소비 전력의 저감을 기대할 수 있다.
용량 소자의 전하 용량을 크게 하기 위해서는, 용량 소자의 점유 면적을 크게, 구체적으로는 한쌍의 전극이 중첩되어 있는 면적을 크게 한다는 수단이 있다. 그러나, 상기 표시 장치에서, 한쌍의 전극이 중첩하고 있는 면적을 크게 하기 위해 차광성을 가지는 도전막의 면적을 크게 하면, 화소의 개구율이 저감되어, 화상의 표시 품질이 저하된다.
또, 표시 장치의 화소 내에 설치되는 트랜지스터를 형성하는 공정을 이용하여, 표시 장치의 구동 회로를 구성하는 트랜지스터를 형성할 수 있다. 그리고, 구동 회로를 구성하는 트랜지스터에는 화소 내에 설치되는 트랜지스터의 동작 속도보다 빠른 동작 속도가 요구되고, 구동 회로를 구성하는 트랜지스터로서 반도체막에 중첩하여 이 반도체막의 상하에 게이트 전극을 형성한 트랜지스터(이하, 듀얼 게이트 트랜지스터라고도 함)를 적용함으로써 트랜지스터의 동작 속도를 향상시킬 수 있다. 그러나, 듀얼 게이트 트랜지스터를 적용한다는 것은, 반도체막에 중첩하여 이 반도체막의 상하에 게이트 전극의 전위를 제어하는 구성(배선, 단자 및 전원 등)이 필요하고, 구동 회로의 소비 전력이 증대되어, 표시 장치의 소비 전력도 증대될 가능성이 있다.
따라서, 본 발명의 일 양태는 구동 회로를 가지는 반도체 장치에서, 개구율이 높고, 전하 용량을 증대시킬 수 있는 용량 소자를 가지는 반도체 장치를 제공하는 것을 과제의 하나로 한다. 또, 본 발명의 일 양태는 구동 회로를 가지는 반도체 장치에서, 개구율이 높고, 전하 용량을 증대시킬 수 있는 용량 소자를 가지고, 소비 전력을 저감시킨 반도체 장치를 제공하는 것을 과제의 하나로 한다.
상기 과제를 감안하여, 본 발명의 일 양태는, 반도체막에 중첩하여 이 반도체막의 상하에 게이트 전극을 가지는 제 1 트랜지스터를 포함하는 구동 회로와, 반도체막을 포함하는 제 2 트랜지스터를 포함하는 화소와, 화소에 형성된 한쌍의 전극의 사이에 유전체막이 형성되어 있는 용량 소자와, 이 한쌍의 전극의 한쪽 전극과 전기적으로 접속되어 있는 용량선을 가지고, 제 1 트랜지스터의 반도체막 위에 형성되어 있는 게이트 전극과 용량선이 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치이다.
또, 보다 구체적으로, 본 발명의 일 양태는, 반도체막에 중첩하여 이 반도체막의 상하에 게이트 전극을 가지는 제 1 트랜지스터를 포함하는 구동 회로와, 반도체막을 포함하는 제 2 트랜지스터를 포함하는 화소와, 화소에 형성된 한쌍의 전극의 사이에 유전체막이 형성되어 있는 용량 소자와, 이 한쌍의 전극의 한쪽 전극과 전기적으로 접속되어 있는 용량선과, 제 2 트랜지스터와 전기적으로 접속된 화소 전극을 가지고, 제 1 트랜지스터의 반도체막 위에 형성되어 있는 게이트 전극과 용량선이 전기적으로 접속되어 있고, 용량 소자는 제 2 트랜지스터의 반도체막과 동일 표면 위에 형성되는 반도체막을 가지고, 이 반도체막은 한쌍의 전극의 한쪽 전극으로서 기능하고, 화소 전극은 한쌍의 전극의 다른 한쪽 전극으로서 기능하고, 유전체막은 제 2 트랜지스터의 반도체막 위에 형성된 절연막인 것을 특징으로 하는 반도체 장치이다.
용량 소자에 있어서, 한쪽 전극은 제 2 트랜지스터의 투광성을 가지는 반도체막으로 구성되고, 다른 한쪽 전극은 제 2 트랜지스터와 전기적으로 접속되어 있는 투광성을 가지는 화소 전극으로 구성되고, 유전체막은 제 2 트랜지스터의 투광성을 가지는 반도체막 위에 형성된 투광성을 가지는 절연막으로 구성된다. 즉, 용량 소자는 투광성을 가지기 때문에, 화소 내의 트랜지스터가 형성되는 개소 이외의 영역에 크게(대면적으로) 형성할 수 있다. 따라서, 개구율을 높이면서, 전하 용량을 증대시킨 반도체 장치를 얻을 수 있다. 또, 개구율을 향상시킴으로써 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 제 1 트랜지스터와 같이, 채널 형성 영역인 반도체막의 위에 형성되는 게이트 전극(이하, 백 게이트 전극이라고 함)이 용량 소자의 한쪽 전극과 전기적으로 접속되어 있는 용량선과 전기적으로 접속됨으로써, 용량선의 전위를 제어하여 백 게이트 전극의 전위를 제어할 수 있다. 즉, 백 게이트 전극의 전위를 제어하는 구성을 생략할 수 있고, 제 1 트랜지스터를 듀얼 게이트 트랜지스터로서 동작시킬 수 있기 때문에 구동 회로의 동작 속도를 빠르게 할 수 있다. 바꿔 말하면, 듀얼 게이트 트랜지스터로서 제 1 트랜지스터를 구동시킨 경우, 제 1 트랜지스터의 이동도를 높게 할 수 있다. 따라서, 동작 속도의 증대와 소비 전력의 저감과의 양립이 가능한 반도체 장치를 얻을 수 있다.
또, 투광성을 가지는 반도체막은 산화물 반도체를 이용하여 형성할 수 있다. 산화물 반도체는 에너지 갭이 3.0 eV 이상으로 크고, 가시광에 대한 투과율이 크기 때문이다. 이하에서, 투광성을 가지는 반도체막은 간단히 산화물 반도체막이라고 바꿔 말할 수 있다. 따라서, 제 2 트랜지스터는 산화물 반도체막을 이용한 트랜지스터이며, 용량 소자의 한쪽 전극은 산화물 반도체막이다.
투광성을 가지는 용량 소자는 제 2 트랜지스터의 형성 공정을 이용하여 제작할 수 있다. 용량 소자의 한쪽 전극은 제 2 트랜지스터의 산화물 반도체막을 형성하는 공정을 이용할 수 있고, 용량 소자의 유전체막은 제 2 트랜지스터의 반도체막 위에 형성되는 절연막을 형성하는 공정을 이용할 수 있고, 용량 소자의 다른 한쪽 전극은 제 2 트랜지스터와 전기적으로 접속되는 화소 전극을 형성하는 공정을 이용할 수 있다.
구동 회로를 구성하는 제 1 트랜지스터도 제 2 트랜지스터의 형성 공정을 이용하여 형성할 수 있다. 또, 제 1 트랜지스터의 백 게이트 전극은 제 2 트랜지스터와 전기적으로 접속되는 화소 전극의 형성 공정을 이용하여 형성할 수 있다. 바꿔 말하면, 백 게이트 전극은 화소 전극과 같은 재료로 형성되는 도전막이다.
상기에 있어서, 제 2 트랜지스터의 산화물 반도체막 위에 형성되는 절연막을 산화 절연막 및 질화 절연막의 적층 구조로 함으로써, 유전체막을 산화 절연막 및 질화 절연막의 적층 구조로 할 수 있다.
또, 제 2 트랜지스터의 반도체막 위에 형성되는 절연막을 산화 절연막 및 질화 절연막의 적층 구조로 하는 경우, 용량 소자 위의 영역만 이 산화 절연막을 제거함으로써, 용량 소자의 유전체막을 이 질화 절연막만의 단층 구조로 할 수 있다. 바꿔 말하면, 이 질화 절연막은 용량 소자의 한쪽 전극으로서 기능하는 산화물 반도체막에 접한다. 질화 절연막과 산화물 반도체막이 접하는 것에 의해, 이 질화 절연막과 이 산화물 반도체막의 계면에 결함 준위(계면준위)가 형성된다. 또는/및, 질화 절연막을 플라즈마 CVD법 또는 스퍼터링법으로 성막하면, 이 반도체막이 플라즈마에 노출되어 산소 결손이 생성된다. 또한, 이 질화 절연막에 포함되는 질소 또는/및 수소가 이 반도체막으로 이동한다. 결함 준위 또는 산소 결손에 질화 절연막에 포함되는 수소가 들어감으로써, 캐리어인 전자가 생성된다. 이 결과, 이 반도체막은 도전율이 증대되어, n형이 되고, 도전성을 가지는 막이 된다. 이 산화물 반도체막을 충분하고 용이하게 용량 소자의 한쪽 전극으로서 기능시킬 수 있다. 또, 유전체막의 두께를 얇게 하는 것이 가능하기 때문에, 용량 소자의 전하 용량을 증대시킬 수 있다.
본 발명의 일 양태는 반도체막에 중첩하여 이 반도체막의 상하에 게이트 전극을 가지는 제 1 트랜지스터를 포함하는 구동 회로와, 반도체막을 포함하는 제 2 트랜지스터를 포함하는 화소와, 화소에 형성된 한쌍의 전극의 사이에 유전체막이 형성되어 있는 용량 소자와, 이 한쌍의 전극의 한쪽 전극과 전기적으로 접속되어 있는 용량선과, 제 2 트랜지스터와 전기적으로 접속된 화소 전극을 가지고, 제 1 트랜지스터의 반도체막 위에 형성되어 있는 게이트 전극과 용량선이 전기적으로 접속되어 있고, 적어도 제 2 트랜지스터에 있어서, 상기 반도체막 위에는 산화 절연막 및 질화 절연막의 적층 구조인 절연막이 형성되어 있고, 용량 소자는 제 2 트랜지스터의 반도체막과 동일 표면 위에 형성되는 반도체막을 가지고, 이 반도체막은 한쌍의 전극의 한쪽 전극으로서 기능하고, 화소 전극은 한쌍의 전극의 다른 한쪽 전극으로서 기능하고, 유전체막은 질화 절연막인 것을 특징으로 하는 반도체 장치이다.
제 2 트랜지스터의 산화물 반도체막 위에 형성되는 절연막을 산화 절연막 및 질화 절연막의 적층 구조로 하는 경우, 이 산화 절연막은 질소를 투과시키기 어려운 것, 즉 질소에 대한 배리어성을 가지고 있는 것이 바람직하다.
이와 같이 함으로써, 제 2 트랜지스터의 산화물 반도체막으로 질소가 확산되는 것을 억제할 수 있고, 제 2 트랜지스터의 전기 특성 변동을 억제할 수 있다. 또한, 제 1 트랜지스터에도 산화물 반도체막을 이용하는 경우는, 이 산화 절연막은 질소를 투과시키기 어려운 것, 즉 질소에 대한 배리어성을 가지고 있는 것이 바람직하다. 이와 같이 함으로써, 제 1 트랜지스터의 전기 특성 변동을 억제할 수 있다.
또, 용량 소자에 있어서, 한쪽 전극은 제 2 트랜지스터의 소스 전극 또는 드레인 전극을 형성하는 공정으로 형성되는 도전막을 이용하여 용량선과 전기적으로 접속시킬 수 있다. 또, 용량선에, 한쪽 전극으로서 기능하는 산화물 반도체막을 직접적으로 접하여 형성함으로써, 한쪽 전극과 용량선을 전기적으로 접속시킬 수 있다.
또한, 용량 소자에 있어서, 한쪽 전극과 용량선을 전기적으로 접속시키는 도전막은 한쪽 전극으로서 기능하는 산화물 반도체막의 단부에 접하여 형성해도 좋고, 예를 들면, 이 산화물 반도체막의 외주를 따라 접하여 형성할 수 있다. 이와 같이 함으로써, 이 산화물 반도체막의 도전성을 증대시킬 수 있다. 이 산화물 반도체막의 도전성을 증대시킴으로써, 이 산화물 반도체막을 용이하게 용량 소자의 한쪽 전극으로서 기능시킬 수 있다.
상기에 있어서, 용량선은 제 2 트랜지스터의 게이트 전극으로서도 기능하는 주사선에 대하여 평행 방향으로 연장되고, 동일 표면 위에 형성되어 있어도 좋고, 제 2 트랜지스터의 소스 전극 또는 드레인 전극으로서도 기능하는 신호선에 대하여 평행 방향으로 연장되고, 동일 표면 위에 형성되어 있어도 좋다.
상기에 있어서, 제 2 트랜지스터와 전기적으로 접속된 화소 전극과, 제 2 트랜지스터의 산화물 반도체막 위에 형성된 절연막과의 사이에 유기 절연막이 형성되어 있어도 좋다. 이와 같이 함으로써, 화소 전극과 제 2 트랜지스터의 소스 전극 또는 드레인 전극 등 다른 도전막과의 기생 용량을 저감할 수 있어, 반도체 장치의 전기 특성을 양호하게 할 수 있다. 예를 들면, 반도체 장치의 신호 지연 등을 저감할 수 있다.
이때, 용량 소자의 용량을 크게 하기 위해서는 유전체막의 두께는 얇게 하는 것이 효과적이기 때문에, 용량 소자가 형성되는 영역 위의 유기 절연막은 제거해 두는 것이 바람직하다. 그리고, 이 유기 절연막에 포함되는 수소, 물 등이 제 2 트랜지스터의 산화물 반도체막으로 확산되는 것을 억제하기 위해, 제 2 트랜지스터의 산화물 반도체막과 중첩하는 영역의 유기 절연막은 제거해 두는 것이 바람직하다.
상기에서, 용량 소자의 한쪽 전극으로서 제 2 트랜지스터의 산화물 반도체막을 형성하는 공정으로 형성한 산화물 반도체막을 이용하는 경우, 이 산화물 반도체막의 도전율을 증대시키는 것이 바람직하다. 즉, 용량 소자에 있어서, 한쪽 전극은 제 2 트랜지스터의 산화물 반도체막과 동일 표면 위에 형성되고, 이 산화물 반도체막보다 도전율이 높은 영역을 가지는 산화물 반도체막인 것이 바람직하다. 이와 같이 함으로써, 이 산화물 반도체막을 용량 소자의 한쪽 전극으로서 충분하고 용이하게 기능시킬 수 있다.
도전율을 증대시키기 위해서는, 예를 들면, 붕소, 질소, 불소, 알루미늄, 인, 비소, 인듐, 주석, 안티몬 및 희가스 원소로부터 선택된 일종 이상을 이 산화물 반도체막에 첨가하는 것이 바람직하다. 또한, 상기 원소를 이 산화물 반도체막에 첨가하는 방법으로서는, 이온 주입법 또는 이온 도핑법 등이 있고, 상기 원소를 포함하는 플라즈마에 이 산화물 반도체막을 노출하는 것에 의해서도 상기 원소를 첨가할 수 있다. 이 경우, 용량 소자의 한쪽 전극으로서 기능하는 산화물 반도체막의 도전율은 10 S/cm 이상 1000 S/cm 이하, 바람직하게는 100 S/cm 이상 1000 S/cm 이하로 한다.
또한, 상기와 같이, 용량 소자에 있어서, 한쪽 전극으로서 기능하는 산화물 반도체막 위에 형성되는 절연막의 질화 절연막이 산화물 반도체막에 접하는 구조로 함으로써, 이온 주입법 또는 이온 도핑법 등 도전율을 증대시키는 원소를 첨가하는 공정을 생략할 수 있어, 반도체 장치의 수율을 향상시키고, 제작 비용을 저감할 수 있다.
또한, 본 발명의 일 양태인 반도체 장치를 제작하는 제작 방법에 대해서도 본 발명의 일 양태에 포함된다.
본 발명의 일 양태로부터, 구동 회로를 가지는 반도체 장치에서, 개구율을 높이면서, 전하 용량을 증대시킨 용량 소자를 가지는 반도체 장치를 제공할 수 있다. 또, 구동 회로를 가지는 반도체 장치에서, 개구율이 높고, 전하 용량을 크게 한 용량 소자를 가지고, 소비 전력을 저감한 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 일 양태인 반도체 장치를 나타낸 도면, 및 화소의 회로도면.
도 2는 본 발명의 일 양태인 반도체 장치를 나타낸 상면도 및 단면도.
도 3은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 4는 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 5는 본 발명의 일 양태인 반도체 장치의 제작 방법을 나타낸 단면도.
도 6은 본 발명의 일 양태인 반도체 장치의 제작 방법을 나타낸 단면도.
도 7은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 8은 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 9는 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 10은 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 11은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 12는 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 13은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 14는 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 15는 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 16은 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 17은 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 18은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 19는 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 20은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 21은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 22는 본 발명의 일 양태인 반도체 장치에 적용할 수 있는 트랜지스터를 나타낸 단면도.
도 23은 본 발명의 일 양태인 반도체 장치에 적용할 수 있는 트랜지스터를 나타낸 단면도.
도 24는 본 발명의 일 양태인 반도체 장치에 적용할 수 있는 트랜지스터를 나타낸 단면도.
도 25는 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 26은 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 27은 본 발명의 일 양태인 반도체 장치의 제작 방법을 나타낸 단면도.
도 28은 본 발명의 일 양태인 반도체 장치의 제작 방법을 나타낸 단면도.
도 29는 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 30은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 31은 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 32는 본 발명의 일 양태인 반도체 장치의 제작 방법을 나타낸 단면도.
도 33은 본 발명의 일 양태인 반도체 장치의 제작 방법을 나타낸 단면도.
도 34는 본 발명의 일 양태인 반도체 장치에 적용할 수 있는 트랜지스터를 나타낸 단면도.
도 35는 본 발명의 일 양태인 반도체 장치를 나타낸 상면도.
도 36은 본 발명의 일 양태인 반도체 장치를 나타낸 단면도.
도 37은 본 발명의 일 양태인 반도체 장치를 나타낸 상면도 및 단면도.
도 38은 본 발명의 일 양태인 반도체 장치를 이용한 전자기기를 나타낸 도면.
도 39는 본 발명의 일 양태인 반도체 장치를 이용한 전자기기를 나타낸 도면.
도 40은 시료 구조를 설명한 도면.
도 41은 시트 저항을 설명한 도면.
도 42는 SIMS의 측정 결과를 설명한 도면.
도 43은 ESR의 측정 결과를 설명한 도면.
도 44는 ESR의 측정 결과를 설명한 도면.
도 45는 시트 저항을 설명한 도면.
도 46은 시트 저항을 설명한 도면.
도 47은 InGaZnO4의 벌크 모델을 설명한 도면.
도 48은 VoH의 형성 에너지 및 열역학적 천이 레벨을 설명한 도면.
이하에서는, 본 발명의 실시형태에 대하여 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되는 것은 아니고, 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 또, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에 공통으로 이용하고 그 반복 설명은 생략한다. 또, 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 같이 하고, 특별히 부호를 붙이지 않는 경우가 있다.
본 명세서에서 설명하는 각 도면에서, 각 구성의 크기, 막의 두께, 또는 영역은 명료화를 위해 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다.
본 명세서 등에서, 제 1, 제 2 등으로서 붙여지는 서수사는 편의상 이용하는 것으로서, 공정 순서 또는 적층 순서를 나타내는 것은 아니다. 또, 본 명세서 등에 있어서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것은 아니다.
또, 본 발명에서의 「소스」 및 「드레인」의 기능은 회로 동작에서 전류의 방향이 변화하는 경우 등에는 바뀌는 일이 있다. 따라서, 본 명세서에서는, 「소스」 및 「드레인」이라는 용어는 서로 바꾸어 이용할 수 있는 것으로 한다.
또, 전압이란 2점간에서의 전위차를 말하고, 전위란 어느 일점에서의 정전장 중에서 단위 전하가 가지는 정전 에너지(전기적인 위치 에너지)를 말한다. 단, 일반적으로, 어느 일점에서의 전위와 기준이 되는 전위(예를 들면 접지 전위)와의 전위차를, 단지 전위 혹은 전압이라고 부르고, 전위와 전압이 동의어로서 이용되는 일이 많다. 이 때문에, 본 명세서에서는 특별히 지정하는 경우를 제외하고, 전위를 전압이라고 바꾸어 읽어도 좋고, 전압을 전위라고 바꾸어 읽어도 좋은 것으로 한다.
본 명세서에서, 포토리소그래피 처리를 행한 후에 에칭 처리를 행하는 경우는, 포토리소그래피 처리로 형성한 마스크는 제거하는 것으로 한다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 양태인 반도체 장치에 대하여, 도면을 이용하여 설명한다. 또한, 본 실시형태에서는 액정 표시 장치를 예로 하여 본 발명의 일 양태인 반도체 장치를 설명한다.
＜반도체 장치의 구성＞
도 1(A)에, 반도체 장치의 일례를 나타내는 도면을 도시한다. 도 1(A)에 나타내는 반도체 장치는 화소부(100)와, 주사선 구동 회로(104)와, 신호선 구동 회로(106)와, 각각이 평행 또는 대략 평행하게 배치되고, 또한 주사선 구동 회로(104)에 의해 전위가 제어되는 m개의 주사선(107)과 각각이 평행 또는 대략 평행하게 배치되고, 또한 신호선 구동 회로(106)에 의해 전위가 제어되는 n개의 신호선(109)을 가진다. 또한, 화소부(100)는 매트릭스 형상으로 배치된 복수의 화소(101)를 가진다. 또, 주사선(107)을 따라, 각각이 평행 또는 대략 평행하게 배치된 용량선(115)을 가진다. 또한, 이 용량선은 신호선(109)을 따라, 각각이 평행 또는 대략 평행하게 배치되어 있어도 좋다. 또, m, n은 모두 1 이상의 정수이다.
각 주사선(107)은 화소부(100)에서 m행 n열에 배치된 화소(101) 중, 어느 행에 배치된 n개의 화소(101)와 전기적으로 접속된다. 또, 각 신호선(109)은 m행 n열에 배치된 화소(101) 중 어느 열에 배치된 m개의 화소(101)에 전기적으로 접속된다. 또, 각 용량선(115)은 m행 n열에 배치된 화소(101) 중, 어느 행에 배치된 n개의 화소(101)와 전기적으로 접속된다. 또한, 용량선(115)이 신호선(109)을 따라, 각각이 평행 또는 대략 평행하게 배치되어 있는 경우는 m행 n열로 배치된 화소(101) 중, 어느 열에 배치된 m개의 화소(101)에 전기적으로 접속된다.
도 1(B)은 도 1(A)에 나타내는 반도체 장치가 가지는 화소(101)의 회로도의 일례이다. 도 1(B)에 나타내는 화소(101)는 주사선(107) 및 신호선(109)과 전기적으로 접속된 트랜지스터(103)와 한쪽 전극이 일정한 전위를 공급하는 용량선(115)과 전기적으로 접속되고, 다른 한쪽 전극이 트랜지스터(103)의 드레인 전극과 전기적으로 접속된 용량 소자(105)와, 화소 전극이 트랜지스터(103)의 드레인 전극 및 용량 소자(105)의 다른 한쪽 전극에 전기적으로 접속되고, 화소 전극과 대향하여 형성되는 전극(대향 전극)이 대향 전위를 공급하는 배선에 전기적으로 접속된 액정 소자(108)를 가진다.
트랜지스터의 채널 형성 영역을 가지는 반도체막에 있어서, 적절한 조건에서 처리한 산화물 반도체막을 이용하면 트랜지스터의 오프 전류를 매우 저감할 수 있다. 따라서, 트랜지스터(103)에 포함되는 반도체막은 산화물 반도체막(111)으로 한다.
또, 용량 소자(105)는 트랜지스터(103)의 형성 공정을 이용하여 형성할 수 있다. 용량 소자(105)의 한쪽 전극은 투광성을 가지는 반도체막, 구체적으로는 산화물 반도체막(119)이다. 즉, 용량 소자(105)는, MOS(Metal Oxide Semiconductor) 커패시터라고 볼 수 있다.
액정 소자(108)는 트랜지스터(103) 및 화소 전극(121)이 형성되는 기판과 대향 전극(154)이 형성되는 기판으로 협지되는 액정의 광학적 변조 작용에 의해, 광의 투과 또는 비투과를 제어하는 소자이다. 또한, 액정의 광학적 변조 작용은 액정에 가해지는 전계(횡방향의 전계, 종방향의 전계 또는 경사 방향의 전계를 포함함)에 의해 제어된다.
주사선 구동 회로(104) 및 신호선 구동 회로(106)는 논리 회로부와, 스위치부 또는 버퍼부로 크게 나누어진다. 주사선 구동 회로(104) 및 신호선 구동 회로(106)의 상세한 구성에 대해서는 생략하지만, 주사선 구동 회로(104) 및 신호선 구동 회로(106)에는 트랜지스터가 포함되어 있다.
주사선 구동 회로(104) 및 신호선 구동 회로(106)의 한쪽 또는 쌍방에 포함되는 트랜지스터는 화소(101)가 가지는 트랜지스터(103)의 형성 공정을 이용하여 형성할 수 있다. 즉, 주사선 구동 회로(104) 및 신호선 구동 회로(106)의 한쪽 또는 쌍방은 화소(101)의 트랜지스터(103) 및 화소 전극(121)이 형성되는 기판에 형성할 수 있다. 이와 같이, 주사선 구동 회로(104) 및 신호선 구동 회로(106)의 한쪽 또는 쌍방을 이 기판에 일체 형성함으로써, 반도체 장치의 부품 점수를 삭감할 수 있어 제작 비용을 저감할 수 있다.
또, 화소(101)를 주사하는 속도를 증대시키기 위해서는, 주사선 구동 회로(104)의 동작 속도를 증대시킬 필요가 있고, 구체적으로는 주사선 구동 회로(104)에 포함되는 트랜지스터의 동작 속도의 증대, 이 트랜지스터의 도통(導通) 시에 흐르는 드레인 전류(온 전류)의 증대, 및 이 트랜지스터의 전계 효과 이동도의 증대가 필요하다. 이것들을 실현하기 위해, 주사선 구동 회로(104)에 포함되는 트랜지스터를 듀얼 게이트 트랜지스터로 한다. 또한, 듀얼 게이트 트랜지스터는 반도체막에 중첩하여 이 반도체막의 상하에 게이트 전극이 형성되어 있기 때문에, 트랜지스터의 동작 속도를 증대시킬 수 있다. 또, 반도체막의 상하로부터 전계가 더해지기 때문에, 충분히 채널을 형성할 수 있어 트랜지스터의 온 전류 및 전계 효과 이동도를 증대시킬 수 있다. 또한, 신호선 구동 회로(106)에 포함되는 트랜지스터에 대해서도 듀얼 게이트 트랜지스터로 할 수 있다.
다음에, 본 발명의 일 양태인 반도체 장치에 있어서, 화소부(100)에 제공되는 용량선과 주사선 구동 회로(104)에 포함되는 듀얼 게이트 트랜지스터의 백 게이트 전극을 포함하는 배선의 적층 구조에 대하여 설명한다. 도 2에, 이 적층 구조를 설명하는 도면을 나타낸다. 도 2(A)는 반도체 장치의 일부의 상면도이며, 도 2(B)는 도 2(A)의 일점 쇄선 X1-X2 간의 단면 및 일점 쇄선 Y1-Y2 간의 단면을 나타내는 단면도이다.
도 2(A)에는, 화소부(100)와, 용량선(115)과, 주사선 구동 회로(104)와, 주사선 구동 회로(104)에 포함되는 듀얼 게이트 트랜지스터(15)의 백 게이트 전극을 포함하는 배선(92)이 도시되어 있다. 또한, 도면의 명료화를 위해, 화소부(100)에서 용량선(115) 이외의 구성 요소(화소, 신호선, 트랜지스터, 용량 소자 및 액정 소자 등)는 적절히 생략하였다. 또, 주사선 구동 회로(104)에서, 도면의 명료화를 위해, 구성 요소는 적절히 생략하였다.
도 2(A)에 나타내는 바와 같이, 본 발명의 일 양태인 반도체 장치는 용량선(115)과 배선(92)이 개구(94)를 통하여 전기적으로 접속되어 있다. 즉, 용량선(115) 및 배선(92)은 동(同) 전위가 되고, 또, 듀얼 게이트 트랜지스터(15)의 백 게이트 전극, 및 용량선(115)과 전기적으로 접속되어 있는 용량 소자(105)의 한쪽 전극으로서 기능하는 산화물 반도체막(119)은 동 전위가 된다(도 1(B) 참조).
도 2(B)에는, 듀얼 게이트 트랜지스터(15) 및 개구(94)의 구조가 도시되어 있다. 또한, 듀얼 게이트 트랜지스터(15)는 트랜지스터(103)의 형성 공정을 이용하여 형성할 수 있다.
도 2(B)에 나타내는 바와 같이, 본 발명의 일 양태인 반도체 장치는 단면 X1-X2에서, 기판(102) 위에 게이트 전극(17a)이 형성되어 있고, 게이트 전극(17a) 위에는 게이트 절연막(12)이 형성되어 있고, 게이트 절연막(12)의 게이트 전극(17a)과 중첩하는 영역 위에 산화물 반도체막(11)이 형성되어 있고, 산화물 반도체막(11)에 접하여 소스 전극(19a) 및 드레인 전극(13a)이 형성되어 있고, 게이트 절연막(12), 소스 전극(19a), 산화물 반도체막(11), 및 드레인 전극(13a) 위에 절연막(29), 절연막(31) 및 절연막(32)이 형성되어 있고, 절연막(32)의 산화물 반도체막(11)과 중첩하는 영역 위에 백 게이트 전극을 포함하는 배선(92)이 형성되어 있다.
또, 본 발명의 일 양태인 반도체 장치는 단면 Y1-Y2에 있어서, 기판(102) 위에 게이트 전극(17a)과 동일 표면 위에 형성되는 용량선(115)이 제공되어 있고, 용량선(115) 위에는 도전막(16), 절연막(29), 절연막(31) 및 절연막(32)이 형성되어 있고, 게이트 절연막(12), 절연막(29), 절연막(31) 및 절연막(32)에 형성되고, 도전막(16)에 달하는 개구(94)가 형성되어 있고, 이 개구(94)에 배선(92)이 형성되어 있다. 또한, 용량선(115) 및 배선(92)은 도전막(16)에 의해 전기적으로 접속되어 있고, 도전막(16)은 소스 전극(19a) 및 드레인 전극(13a)의 형성 공정을 이용하여 형성할 수 있다.
또한, 용량선(115)과 배선(92)을 전기적으로 접속하는 구성으로서는 상기와 같이 도전막(16)을 통하여 전기적으로 접속시키는 구성 외에, 도전막(16)을 형성하지 않고 용량선(115)과 배선(92)이 직접 접하는 구성으로 할 수 있다.
또한, 기판(102)과, 게이트 전극(17a) 및 용량선(115) 및 게이트 절연막(12)과의 사이에는 하지 절연막이 형성되어 있어도 좋다.
또, 여기에서는, 용량선(115)과 주사선 구동 회로(104)에 포함되는 듀얼 게이트 트랜지스터(15)의 백 게이트 전극을 포함하는 배선(92)이 전기적으로 접속되는 구성을 설명했지만, 본 발명의 일 양태인 반도체 장치는 이 구성에 한정되지 않고, 용량선(115)은 신호선 구동 회로(106)에 포함되는 듀얼 게이트 트랜지스터의 백 게이트 전극을 포함하는 배선과 전기적으로 접속되는 구성으로 할 수 있다.
상기로부터, 본 발명의 일 양태인 반도체 장치는 용량선(115)과 듀얼 게이트 트랜지스터(15)의 백 게이트 전극을 포함하는 배선(92)이 전기적으로 접속되어 있음으로써, 용량선(115)의 전위를 제어하여 이 백 게이트 전극의 전위를 제어할 수 있다. 즉, 본 발명의 일 양태에 의해, 이 백 게이트 전극의 전위를 제어하는 구성의 생략이 가능하고, 주사선 구동 회로(104)에 포함되는 트랜지스터를 듀얼 게이트 트랜지스터(15)로서 동작시킬 수 있기 때문에 구동 회로의 동작 속도를 빠르게 할 수 있다. 따라서, 동작 속도의 증대와 소비 전력의 저감의 양립이 가능한 반도체 장치를 얻을 수 있다. 또, 이 백 게이트 전극의 전위를 제어하는 구성을 생략할 수 있기 때문에, 반도체 장치의 부품 점수를 삭감할 수 있고, 본 발명의 일 양태인 반도체 장치의 제작 비용을 저감할 수 있다.
다음에, 본 발명의 일 양태인 반도체 장치에 포함되는 화소(101)의 구체적인 구성예에 대하여 설명한다. 화소(101)의 상면도를 도 3에 나타낸다. 또한, 도 3은 도면의 명료화를 위해, 이 반도체 장치의 구성 요소(예를 들면, 액정 소자(108) 등)의 일부를 생략하였다.
도 3에 있어서, 주사선(107)은 신호선(109)에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되어 형성되어 있다. 신호선(109)은 주사선(107)에 대략 직교하는 방향(도면 중 상하 방향)으로 연장되어 형성되어 있다. 용량선(115)은 주사선(107)과 평행 방향으로 연장되어 형성되어 있다. 또한, 주사선(107) 및 용량선(115)은 주사선 구동 회로(104)에 포함되는 듀얼 게이트 트랜지스터(15)의 백 게이트 전극을 포함하는 배선(92)(도 2(A) 참조)에 전기적으로 접속되어 있고, 신호선(109)은 신호선 구동 회로(106)(도 1(A) 참조)에 전기적으로 접속되어 있다.
트랜지스터(103)는 주사선(107) 및 신호선(109)이 교차하는 영역에 설치되어 있다. 트랜지스터(103)는 적어도, 채널 형성 영역을 가지는 산화물 반도체막(111)과, 게이트 전극과 게이트 절연막(도 3에 도시하지 않음)과, 소스 전극과, 및 드레인 전극을 포함한다.
트랜지스터(103)는 산화물 반도체막(111)을 이용하고 있기 때문에, 트랜지스터의 오프 전류를 매우 저감할 수 있고, 반도체 장치의 소비 전력을 저감할 수 있다.
또, 주사선(107)은 트랜지스터(103)의 게이트 전극으로서 기능하는 영역을 포함하고, 신호선(109)은 트랜지스터(103)의 소스 전극으로서 기능하는 영역을 포함한다. 도전막(113)은 트랜지스터(103)의 드레인 전극으로서 기능하는 영역을 포함하고, 개구(117)를 통하여 화소 전극(121)과 전기적으로 접속되어 있다. 또한, 도 3에 있어서, 화소 전극(121)은 해칭을 생략하여 도시하고 있다.
게이트 전극으로서 기능하는 영역은 주사선(107)에서 적어도 산화물 반도체막(111)과 중첩하는 영역이다. 소스 전극으로서 기능하는 영역은 신호선(109)에서 적어도 산화물 반도체막(111)과 중첩하는 영역이다. 드레인 전극으로서 기능하는 영역은 도전막(113)에서 적어도 산화물 반도체막(111)과 중첩하는 영역이다. 또한, 이하에서 트랜지스터(103)의 게이트 전극을 게이트 전극(107a)이라고 기재하고, 트랜지스터(103)의 소스 전극을 소스 전극(109a)이라고 기재하고, 트랜지스터(103)의 드레인 전극을 드레인 전극(113a)이라고 나타내는 경우가 있다. 또한, 트랜지스터(103)의 게이트 전극을 지시하는 경우에도 주사선(107)이라고 기재하고, 트랜지스터(103)의 소스 전극을 지시하는 경우에도 신호선(109)이라고 기재하는 경우가 있다.
용량 소자(105)는 화소(101) 내의 용량선(115) 및 신호선(109)으로 둘러싸인 영역에 형성되어 있다. 용량 소자(105)는 개구(123)에 형성된 도전막(125)을 통하여 용량선(115)과 전기적으로 접속되어 있다. 용량 소자(105)는 투광성을 가지는 산화물 반도체막(119)과, 투광성을 가지는 화소 전극(121)과, 유전체막으로서 트랜지스터(103)에 포함되고, 투광성을 가지는 절연막(도 3에 도시하지 않음)으로 구성되어 있다. 즉, 용량 소자(105)는 투광성을 가진다.
용량 소자(105)는 투광성을 가지기 때문에, 화소(101) 내에 용량 소자(105)를 크게(대면적으로) 형성할 수 있다. 따라서, 개구율을 높이면서, 전하 용량을 증대시킨 반도체 장치를 얻을 수 있다. 또, 개구율을 향상시킴으로써 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
용량 소자(105)는 한쌍의 전극이 중첩되어 있는 면적에 따라 축적되는 전하 용량이 변화한다. 해상도를 높게 하기 위해 화소의 크기를 작게 하면, 그만큼 용량 소자의 크기도 작아지고, 축적되는 전하 용량도 작아진다. 그 결과, 액정 소자를 충분히 동작시킬 수 없을 가능성이 있다. 용량 소자(105)는 투광성을 가지기 때문에, 액정 소자(108)가 동작하는 범위 전체에 용량 소자(105)를 형성할 수 있고, 화소 내에 가능한 한 크게(대면적으로) 용량 소자(105)를 형성할 수 있다. 액정 소자(108)를 충분히 동작시킬 수 있는 전하 용량을 확보할 수 있는 한, 화소 밀도를 크게 하고, 해상도를 높게 할 수 있다.
따라서, 본 발명의 일 양태는 화소 밀도가 200 ppi 이상 더는 300 ppi 이상인 고해상도의 표시 장치에 적합하게 이용할 수 있다. 또, 본 발명의 일 양태는, 고해상도의 표시 장치에서도 개구율을 향상시킬 수 있기 때문에, 백 라이트 등의 광원 장치의 광을 효율적으로 이용할 수 있어, 표시 장치의 소비 전력을 저감할 수 있다.
여기서, 산화물 반도체를 이용한 트랜지스터의 특징에 대하여 기재한다. 산화물 반도체를 이용한 트랜지스터는 n채널형 트랜지스터이다. 또, 산화물 반도체에 포함되는 산소 결손은 캐리어를 생성하는 일이 있어, 트랜지스터의 전기 특성 및 신뢰성을 저하시킬 우려가 있다. 예를 들면, 트랜지스터의 문턱 전압을 마이너스 방향으로 변동하여, 게이트 전압이 0 V인 경우에 드레인 전류가 흐르게 되는 일이 있다. 이와 같이, 게이트 전압이 0 V인 경우에 드레인 전류가 흐르게 되는 것을 노멀리 온(normally-on) 특성이라고 한다. 또한, 게이트 전압이 0 V인 경우에 드레인 전류가 흐르지 않았다고 간주할 수 있는 트랜지스터를 노멀리 오프(normally-off) 특성이라고 한다.
따라서, 산화물 반도체막을 이용할 때, 산화물 반도체막에 포함되는 결함, 대표적으로는 산소 결손은 가능한 한 저감되어 있는 것이 바람직하다. 예를 들면, 자장(磁場)의 방향을 막 면에 대하여 평행하게 인가한 전자 스핀 공명법에 따른 g값 = 1.93의 스핀 밀도(산화물 반도체막에 포함되는 결함 밀도에 상당함)는 측정기의 검출 하한 이하까지 저감되어 있는 것이 바람직하다. 산화물 반도체막에 포함되는 결함, 대표적으로는 산소 결손을 가능한한 저감함으로써, 트랜지스터가 노멀리 온 특성이 되는 것을 억제할 수 있어, 반도체 장치의 전기 특성 및 신뢰성을 향상시킬 수 있다.
트랜지스터의 문턱 전압의 마이너스 방향으로의 변동은 산소 결손뿐만 아니라, 산화물 반도체막에 포함되는 수소(물 등의 수소 화합물을 포함함)에 의해도 일으켜지는 일이 있다. 산화물 반도체막에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 됨과 동시에, 산소가 이탈한 격자(또는 산소가 이탈한 부분)에 결손(산소 결손이라고도 할 수 있음)을 형성한다. 또, 수소의 일부가 산소와 반응함으로써, 캐리어인 전자를 생성하게 된다. 따라서, 수소가 포함되어 있는 산화물 반도체막을 가지는 트랜지스터는 노멀리 온 특성이 되기 쉽다.
따라서, 트랜지스터(103)의 산화물 반도체막(111)은 수소가 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체막(111)에 있어서, 2차 이온 질량 분석법(SIMS：Secondary Ion Mass Spectrometry)에 의해 얻어지는 수소 농도를, 5×1018 atoms/cm3 미만, 바람직하게는 1×1018 atoms/cm3 이하, 보다 바람직하게는 5×1017 atoms/cm3 이하, 더욱 바람직하게는 1×1016 atoms/cm3 이하로 한다.
또, 산화물 반도체막(111)은 2차 이온 질량 분석법에 의해 얻어지는 알칼리 금속 또는 알칼리토류 금속의 농도를 1×1018 atoms/cm3 이하, 바람직하게는 2×1016 atoms/cm3 이하로 한다. 알칼리 금속 및 알칼리토류 금속은 산화물 반도체와 결합하면 캐리어를 생성하는 경우가 있어, 트랜지스터(103)의 오프 전류를 증대시키는 경우가 있다.
또, 산화물 반도체막에 질소가 포함되어 있으면, 캐리어인 전자가 생겨 캐리어 밀도가 증가되어, n형화하기 쉽다. 이 결과, 질소가 포함되어 있는 산화물 반도체막을 가지는 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 산화물 반도체막(111)에서, 질소는 가능한 한 저감되어 있는 것이 바람직하고, 예를 들면, 질소 농도는 5×1018 atoms/cm3 이하로 하는 것이 바람직하다.
또, 산화물 반도체막에 실리콘 및 탄소 등의 제 14 족 원소가 포함되어 있으면, 캐리어인 전자가 생겨 캐리어 밀도가 증가되어, n형화하기 쉽다. 따라서, 산화물 반도체막(111)을 가지는 트랜지스터(103)에서, 특히, 게이트 절연막(127)(도 3에 도시하지 않음)과 이 산화물 반도체막(111)의 계면에서, 2차 이온 질량 분석법에 의해 얻어지는 실리콘 농도는 3×1018 atoms/cm3 이하, 바람직하게는 3×1017 atoms/cm3 이하로 한다. 또한, 이 계면에서, 2차 이온 질량 분석법에 의해 얻어지는 탄소 농도는 3×1018 atoms/cm3 이하, 바람직하게는 3×1017 atoms/cm3 이하로 한다.
상기로부터, 불순물(수소, 질소, 실리콘, 탄소, 알칼리 금속 또는 알칼리토류 금속 등)을 가능한 한 저감시켜, 고순도화시킨 산화물 반도체막(111)을 이용함으로써, 트랜지스터(103)가 노멀리 온 특성이 되는 것을 억제할 수 있어, 트랜지스터(103)의 오프 전류를 매우 저감할 수 있다. 따라서, 양호한 전기 특성을 가지는 반도체 장치를 제작할 수 있다. 또, 신뢰성을 향상시킨 반도체 장치를 제작할 수 있다.
또한, 고순도화된 산화물 반도체막을 이용한 트랜지스터의 오프 전류가 낮은 것은, 다양한 실험에 의해 증명할 수 있다. 예를 들면, 채널폭(W)이 1×106μm이고, 채널 길이(L)가 10μm의 소자인 경우에도, 소스 전극과 드레인 전극간의 전압(드레인 전압)이 1 V에서 10 V의 범위에서, 오프 전류가 반도체 파라미터 애널라이저(analyzer)의 측정 한계 이하, 즉 1×10-13a 이하라는 특성을 얻을 수 있다. 이 경우, 트랜지스터의 채널폭으로 나눈 수치에 상당하는 오프 전류는 100zA/μm 이하인 것을 알 수 있다. 또, 용량 소자와 트랜지스터를 접속하고, 용량 소자에 유입 또는 용량 소자로부터 유출하는 전하를 이 트랜지스터로 제어하는 회로를 이용하여, 오프 전류의 측정을 행하였다. 이 측정에서는 상기 트랜지스터에 고순도화된 산화물 반도체막을 채널 형성 영역에 이용하여, 용량 소자의 단위 시간당의 전하량의 추이로부터 이 트랜지스터의 오프 전류를 측정했다. 그 결과, 트랜지스터의 소스 전극과 드레인 전극간의 전압이 3 V인 경우에, 수십 yA/μm로 하거나, 더욱 낮은 오프 전류를 얻을 수 있는 것을 알 수 있었다. 따라서, 고순도화된 산화물 반도체막을 이용한 트랜지스터는 오프 전류가 현저하게 작다.
다음에, 도 3의 일점 쇄선 A1-A2 간 및 일점 쇄선 B1-B2 간에서의 단면도를 도 4에 나타낸다. 또한, 도 4에는 액정 소자(108)를 포함하는 구성을 나타낸다.
화소(101)의 단면 구조는 이하와 같다. 기판(102) 위에, 게이트 전극(107a)을 포함하는 주사선(107)과 주사선(107)과 동일 표면 위에 형성되는 용량선(115)이 제공되어 있다. 주사선(107) 및 용량선(115) 위에 게이트 절연막(127)이 형성되어 있다. 게이트 절연막(127)의 주사선(107)과 중첩하는 영역 위에 산화물 반도체막(111)이 형성되어 있고, 게이트 절연막(127) 위에 산화물 반도체막(119)이 형성되어 있다. 산화물 반도체막(111) 위, 및 게이트 절연막(127) 위에 소스 전극(109a)을 포함하는 신호선(109)과 드레인 전극(113a)으로서 기능하는 도전막(113)이 형성되어 있다. 게이트 절연막(127)에는 용량선(115)에 달하는 개구(123)가 형성되어 있고, 도전막(125)은 용량선(115) 및 산화물 반도체막(119)에 접하고, 또한 개구(123)에 형성되어 있다. 게이트 절연막(127) 위, 신호선(109) 위, 산화물 반도체막(111) 위, 도전막(113) 위, 도전막(125) 위, 및 산화물 반도체막(119) 위에 트랜지스터(103)의 보호 절연막으로서 기능하는 절연막(129), 절연막(131), 및 절연막(132)이 형성되어 있다. 절연막(129), 절연막(131), 및 절연막(132)에는 도전막(113)에 달하는 개구(117)가 형성되어 있고, 개구(117)에는 화소 전극(121)이 형성되어 있다. 또한, 기판(102)과, 주사선(107) 및 용량선(115) 및 게이트 절연막(127)과의 사이에는 하지 절연막이 형성되어 있어도 좋다.
또, 화소(101)는 액정 소자(108)를 가진다. 액정 소자(108)의 단면 구조는 이하와 같다. 기판(150)의 기판(102)과 대향하고 있는 면의 적어도 트랜지스터(103)와 중첩하는 영역에 차광막(152)이 형성되어 있고, 차광막(152)을 덮도록 투광성을 가지는 도전막인 대향 전극(154)이 형성되어 있고, 차광막(152) 및 대향 전극(154)을 덮도록 배향막(156)이 형성되어 있다. 화소 전극(121) 및 절연막(132) 위에 배향막(158)이 형성되어 있다. 기판(102) 및 기판(150)에 협지되어 액정(160)이 형성되어 있다. 액정(160)은 기판(150)측에 형성된 배향막(156) 및 기판(102)측에 형성된 배향막(158)에 접하고 있다.
또한, 본 발명의 일 양태인 반도체 장치를 액정 표시 장치로 하는 경우, 백 라이트 등의 광원 장치, 기판(102)측 및 기판(150)측에 각각 설치되는 편광판 등의 광학 부재(광학 기판), 기판(102)과 기판(150)을 고정하는 실재 등이 필요하지만, 이것들에 대해서는 나중에 설명하기로 한다.
본 실시형태에 나타내는 용량 소자(105)에서, 한쌍의 전극 중 한쪽 전극은 산화물 반도체막(119)이며, 한쌍의 전극 중 다른 한쪽 전극은 화소 전극(121)이며, 한쌍의 전극의 사이에 형성된 유전체막은 절연막(129), 절연막(131), 및 절연막(132)이다.
여기서, 용량 소자(105)의 동작 원리에 대하여 설명한다.
산화물 반도체막(119)은 산화물 반도체막(111)과 동일한 구성이어도, 용량 소자(105)의 한쪽 전극으로서 기능한다. 이것은 화소 전극(121)을 게이트 전극, 절연막(129), 절연막(131), 및 절연막(132)을 게이트 절연막, 용량선(115)을 소스 전극 또는 드레인 전극이라고 보는 것이 가능하고, 이 결과, 용량 소자(105)를 트랜지스터와 마찬가지로 동작시켜, 산화물 반도체막(119)을 도통 상태로 할 수 있기 때문이다. 즉, 용량 소자(105)를 MOS 커패시터로 하는 것이 가능하고, 용량선(115)에 인가하는 전위를 제어함으로써 산화물 반도체막(119)을 도통 상태 상태로 하여, 산화물 반도체막(119)을 용량 소자의 한쪽 전극으로서 기능시킬 수 있다. 이 경우, 용량선(115)에 인가하는 전위를 이하와 같이 한다. 화소 전극(121)의 전위는 액정 소자(108)를 동작시키기 위해, 플러스 방향 및 마이너스 방향으로 변동한다. 용량 소자(105)(MOS 커패시터)를 항상 도통 상태로 해 두기 위해서는 용량선(115)의 전위를 항상 화소 전극(121)에 인가하는 전위보다 용량 소자(105)(MOS 커패시터)의 문턱 전압분 이상 낮게 해 둘 필요가 있다. 즉, 산화물 반도체막(119)과 산화물 반도체막(111)은 동일한 구성이기 때문에, 용량선(115)의 전위를 트랜지스터(103)의 문턱 전압분 이상 낮게 해 두면 좋다. 이와 같이 함으로써, 산화물 반도체막(119)에 채널이 형성되기 때문에, 용량 소자(305)(MOS 커패시터)를 항상 도통 상태로 할 수 있다.
이하에, 상기 구조의 구성 요소에 대하여 상세하게 기재한다.
기판(102)의 재질 등에 큰 제한은 없지만, 적어도, 반도체 장치의 제작 공정에서 행하는 열처리에 견딜 수 있을 정도의 내열성을 가지고 있을 필요가 있다. 예를 들면, 유리 기판, 세라믹 기판, 플라스틱 기판 등이 있고, 유리 기판으로서는, 바륨 붕규산 유리(barium borosilicate glass substrate), 알루미노 붕규산 유리(aluminoborosilicate glass substrate) 혹은 알루미노 규산 유리(aluminosilicate glass) 등의 무알칼리 유리 기판을 이용하면 좋다. 또, 스텐레스 합금 등에 투광성을 가지지 않은 기판을 이용할 수도 있다. 그 경우는 기판 표면에 절연막을 형성하는 것이 바람직하다. 또한, 기판(102)으로서 석영 기판, 사파이어 기판, 단결정 반도체 기판, 다결정 반도체 기판, 화합물 반도체 기판, SOI(Silicon On Insulator) 기판 등을 이용할 수도 있다.
주사선(107) 및 용량선(115)은 대전류를 흘리기 때문에, 금속막으로 형성하는 것이 바람직하고, 대표적으로는, 몰리브덴(Mo), 티탄(Ti), 텅스텐(W) 탄탈(Ta), 알루미늄(Al), 구리(Cu), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc) 등의 금속 재료 또는 이것들을 주성분으로 하는 합금 재료를 이용한 단층 구조 또는 적층 구조로 형성한다.
주사선(107) 및 용량선(115)의 일례로서는, 실리콘을 포함하는 알루미늄을 이용한 단층 구조, 알루미늄 위에 티탄을 적층하는 2층 구조, 질화 티탄 위에 티탄을 적층하는 2층 구조, 질화 티탄 위에 텅스텐을 적층하는 2층 구조, 질화 탄탈 위에 텅스텐을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금 위에구리를 적층하는 2층 구조, 질화 티탄 위에 구리를 적층하고, 그 위에 텅스텐을 형성하는 3층 구조 등이 있다.
또, 주사선(107) 및 용량선(115)의 재료로서, 화소 전극(121)에 적용할 수 있는 투광성을 가지는 도전성 재료를 이용할 수 있다. 또한, 본 발명의 일 양태인 반도체 장치를 반사형의 표시 장치로 하는 경우, 화소 전극(121)에 투광성을 가지지 않은 도전성 재료(예를 들면 금속 재료)를 이용할 수 있다. 그때는 기판(102)도 투광성을 가지지 않은 기판을 이용할 수 있다.
또한, 주사선(107) 및 용량선(115)의 재료로서, 질소를 포함하는 금속 산화물, 구체적으로는, 질소를 포함하는 In-Ga-Zn계 산화물이나, 질소를 포함하는 In-Sn계 산화물이나, 질소를 포함하는 In-Ga계 산화물이나, 질소를 포함하는 In-Zn계 산화물이나, 질소를 포함하는 Sn계 산화물이나, 질소를 포함하는 In계 산화물이나, 금속 질화막(InN, SnN 등)을 이용할 수 있다. 이러한 재료는 5 eV(전자 볼트) 이상의 일 함수를 가진다. 이들 질소를 포함하는 금속 산화물을 주사선(107)(게이트 전극(107a))으로서 이용함으로써, 트랜지스터(103)의 문턱 전압을 플러스 방향으로 변동시킬 수 있어 소위 노멀리 오프 특성을 가지는 트랜지스터를 실현할 수 있다. 예를 들면, 질소를 포함하는 In-Ga-Zn계 산화물을 이용하는 경우, 적어도 산화물 반도체막(111)보다 높은 질소 농도, 구체적으로는 질소 농도가 7 원자% 이상의 In-Ga-Zn계 산화물을 이용할 수 있다.
주사선(107) 및 용량선(115)에 있어서, 저저항 재료인 알루미늄이나 구리를 이용하는 것이 바람직하다. 알루미늄이나 구리를 이용함으로써, 신호 지연을 저감하여, 표시 품질을 높일 수 있다. 또한, 알루미늄은 내열성이 낮고, 힐록(hillock), 위스커(whisker), 혹은 마이그레이션(migration)에 의한 불량이 발생하기 쉽다. 알루미늄의 마이그레이션을 막기 위해, 알루미늄에, 몰리브덴, 티탄, 텅스텐 등의 알루미늄보다 융점이 높은 금속 재료를 적층하는 것이 바람직하다. 또, 구리를 이용하는 경우에도, 마이그레이션에 의한 불량이나 구리 원소의 확산을 막기 위해, 구리에 몰리브덴, 티탄, 텅스텐 등의 구리보다 융점이 높은 금속 재료를 적층하는 것이 바람직하다.
또, 도 3 및 도 4에 나타낸 바와 같이, 주사선(107)(게이트 전극(107a))은 산화물 반도체막(111)을 주사선(107)(게이트 전극(107a))의 영역 내에 형성할 수 있는 형상으로 형성하는 것이 바람직하다. 도 3과 같이 산화물 반도체막(111)은 주사선(107)의 내측에 형성되도록 하는 것이 바람직하다. 이와 같이 함으로써, 기판(102)의 주사선(107)이 형성되어 있는 면과는 반대의 면(기판(102)의 이면)으로부터 조사되는 광(액정 표시 장치에서는 백 라이트 등의 광원 장치의 광)을 주사선(107)이 차광하기 때문에, 트랜지스터(103)의 전기 특성(예를 들면 문턱 전압 등)이 변동 또는 저하되는 것을 억제할 수 있다.
게이트 절연막(127)은 예를 들면 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨 또는 Ga-Zn계 금속 산화물 등의 절연 재료를 이용한 단층 구조 또는 적층 구조로 형성한다. 또한, 산화물 반도체막(111)과의 계면 특성을 향상시키기 위해, 게이트 절연막(127)에서 적어도 산화물 반도체막(111)과 접하는 영역은 산화 절연막으로 형성하는 것이 바람직하다.
또, 게이트 절연막(127)에, 산소, 수소, 물 등에 대한 배리어성을 가지는 절연막을 형성함으로써, 산화물 반도체막(111)에 포함되는 산소가 외부로 확산되는 것과 외부로부터 산화물 반도체막(111)으로 수소, 물 등이 침입하는 것을 막을 수 있다. 산소, 수소, 물 등에 대한 배리어성을 가지는 절연막으로서는, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 갈륨막, 산화 질화 갈륨막, 산화 이트륨막, 산화 질화 이트륨막, 산화 하프늄막, 산화 질화 하프늄막, 질화 실리콘막 등이 있다.
또, 게이트 절연막(127)으로서 하프늄 실리케이트(HfSiOx), 질소를 가지는 하프늄 실리케이트(HfSixOyNz), 질소를 가지는 하프늄 알루미네이트(HfAlxOyNz), 산화 하프늄, 산화 이트륨 등의 high-k 재료를 이용하여 트랜지스터(103)의 게이트 리크를 저감할 수 있다.
또, 게이트 절연막(127)은 이하의 적층 구조로 하는 것이 바람직하다. 제 1 질화 실리콘막으로서 결함량이 적은 질화 실리콘막을 형성하고, 제 1 질화 실리콘막 위에 제 2 질화 실리콘막으로서 수소 이탈량 및 암모니아 이탈량이 적은 질화 실리콘막을 형성하고, 제 2 질화 실리콘막 위에, 상기 게이트 절연막(127)으로서 나열한 산화 절연막의 어느 것인가를 형성하는 것이 바람직하다.
제 2 질화 실리콘막으로서는 승온 이탈 가스 분석법에 있어서, 수소 분자의 이탈량이 5×1021 분자/cm3 미만, 바람직하게는 3×1021 분자/cm3 이하, 더욱 바람직하게는 1×1021 분자/cm3 이하이며, 암모니아 분자의 이탈량이 1×1022 분자/cm3 미만, 바람직하게는 5×1021 분자/cm3 이하, 더욱 바람직하게는 1×1021 분자/cm3 이하인 질화 절연막을 이용하는 것이 바람직하다. 상기 제 1 질화 실리콘막 및 제 2 질화 실리콘막을 게이트 절연막(127)의 일부로서 이용함으로써, 게이트 절연막(127)으로서 결함량이 적고, 수소 및 암모니아의 이탈량이 적은 게이트 절연막을 형성할 수 있다. 이 결과, 게이트 절연막(127)에 포함되는 수소 및 질소의 산화물 반도체막(111)으로의 이동량을 저감하는 것이 가능하다.
산화물 반도체를 이용한 트랜지스터에서, 산화물 반도체막 및 게이트 절연막의 계면 또는 게이트 절연막에 포획 준위(계면준위라고도 함)가 존재하면, 트랜지스터의 문턱 전압의 변동, 대표적으로는 문턱 전압의 마이너스 방향으로의 변동, 및 트랜지스터가 온 상태가 될 때 드레인 전류가 1자리수 변화하는데 필요한 게이트 전압을 나타내는 서브 문턱(subthreshold) 계수(S값)의 증대의 원인이 된다. 이 결과, 트랜지스터마다 전기 특성이 변동한다는 문제가 있다. 이 때문에, 게이트 절연막으로서 결함량이 적은 질화 실리콘막을 이용함으로써, 또, 산화물 반도체막(111)과 접하는 영역에 산화 절연막을 형성함으로써, 문턱 전압의 마이너스 시프트를 저감함과 동시에, S값의 증대를 억제할 수 있다.
게이트 절연막(127)의 두께는 5 nm 이상 400 nm 이하, 보다 바람직하게는 10 nm 이상 300 nm 이하, 보다 바람직하게는 50 nm 이상 250 nm 이하로 하면 좋다.
산화물 반도체막(111)은 비정질 구조, 단결정 구조, 또는 다결정 구조로 할 수 있다. 또, 산화물 반도체막(111)의 두께는 1 nm 이상 100 nm 이하, 바람직하게는 1 nm 이상 30 nm 이하, 더욱 바람직하게는 1 nm 이상 50 nm 이하, 더욱 바람직하게는 3 nm 이상 20 nm 이하로 하는 것이다.
산화물 반도체막(111)에 적용할 수 있는 산화물 반도체로서 에너지 갭이 2 eV 이상, 바람직하게는 2.5 eV 이상, 보다 바람직하게는 3 eV 이상이다. 이와 같이, 에너지 갭이 넓은 산화물 반도체를 이용함으로써, 트랜지스터(103)의 오프 전류를 저감할 수 있다.
산화물 반도체막(111)에 적용할 수 있는 산화물 반도체는 적어도 인듐(In) 혹은 아연(Zn)을 포함하는 것이 바람직하다. 또는, In과 Zn의 쌍방을 포함하는 것이 바람직하다. 또한, 이 산화물 반도체를 이용한 트랜지스터의 전기 특성의 편차를 줄이기 위해, In, Zn과 함께, 스태빌라이저(stabilizer)의 하나 또는 복수를 가지는 것이 바람직하다.
스태빌라이저로서는, 갈륨(Ga), 주석(Sn), 하프늄(Hf), 알루미늄(Al), 또는 지르코늄(Zr) 등이 있다. 또, 다른 스태빌라이저로서는, 란타노이드인 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 등이 있다.
산화물 반도체막(111)에 적용할 수 있는 산화물 반도체로서는, 예를 들면, 산화 인듐, 산화 주석, 산화 아연, 2종류의 금속을 포함하는 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, 3종류의 금속을 포함하는 산화물인 In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-Zr-Zn계 산화물, In-Ti-Zn계 산화물, In-Sc-Zn계 산화물, In-Y-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, 4종류의 금속을 포함하는 산화물인 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 이용할 수 있다.
여기서, In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 가지는 산화물이라는 의미이며, In과 Ga와 Zn의 비율은 묻지 않는다. 또, In과 Ga와 Zn 이외의 금속 원소가 들어가 있어도 좋다.
또, 산화물 반도체로서 InMO3(ZnO)m(m＞0)로 표기되는 재료를 이용해도 좋다. 또한, M은 Ga, Fe, Mn 및 Co로부터 선택된 하나의 금속 원소 또는 복수의 금속 원소, 혹은 상기의 스태빌라이저로서의 원소를 나타낸다.
예를 들면, In：Ga：Zn = 1：1：1( = 1/3：1/3：1/3), In：Ga：Zn = 2：2：1( = 2/5：2/5：1/5), 혹은 In：Ga：Zn = 3：1：2( = 1/2：1/6：1/3)의 원자수비의 In-Ga-Zn계 금속 산화물을 이용할 수 있다. 혹은, In：Sn：Zn = 1：1：1( = 1/3：1/3：1/3), In：Sn：Zn = 2：1：3( = 1/3：1/6：1/2) 혹은 In：Sn：Zn = 2：1：5( = 1/4：1/8：5/8)의 원자수비의 In-Sn-Zn계 금속 산화물을 이용하면 좋다. 또한, 금속 산화물의 원자수비는 오차로서 상기의 원자수비의 플러스 마이너스 20%의 변동을 포함한다.
그러나, 이것들에 한정되지 않고, 필요로 하는 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 원자수비의 것을 이용하면 좋다. 또, 필요로 하는 반도체 특성을 얻기 위해, 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다. 예를 들면, In-Sn-Zn계 금속 산화물에서는 비교적 용이하게 높은 전계 효과 이동도를 얻을 수 있다. 그러나, In-Ga-Zn계 금속 산화물에서도, 벌크 내 결함 밀도를 낮게 함으로써, 전계 효과 이동도를 높일 수 있다.
산화물 반도체막(119)은 산화물 반도체막(111)에 적용할 수 있는 산화물 반도체를 이용할 수 있다. 산화물 반도체막(111)을 형성함과 동시에 산화물 반도체막(119)을 형성할 수 있기 때문에, 산화물 반도체막(119)은 산화물 반도체막(111)을 구성하는 산화물 반도체의 금속 원소를 포함한다.
신호선(109), 도전막(113), 및 용량 소자(105)의 산화물 반도체막(119)과 용량선(115)을 전기적으로 접속하는 도전막(125)은 주사선(107) 및 용량선(115)에 적용할 수 있는 재료를 이용한 단층 구조 또는 적층 구조로 형성한다.
트랜지스터(103)의 보호 절연막, 및 용량 소자(105)의 유전체막으로서 기능하는 절연막(129)과 절연막(131)과 절연막(132)은 게이트 절연막(127)에 적용할 수 있는 재료를 이용한 절연막이다. 특히, 절연막(129) 및 절연막(131)은 산화 절연막으로 하고, 절연막(132)은 질화 절연막으로 하는 것이 바람직하다. 또, 절연막(132)을 질화 절연막으로 함으로써 외부로부터 수소나 물 등의 불순물이 트랜지스터(103)(특히 산화물 반도체막(111))에 침입하는 것을 억제할 수 있다. 또한, 절연막(129)은 형성하지 않는 구조여도 좋다.
또, 절연막(129) 및 절연막(131)의 한쪽 또는 쌍방은 화학양론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 산화 절연막인 것이 바람직하다. 이와 같이 함으로써, 산화물 반도체막(111)으로부터의 산소의 이탈을 방지함과 동시에, 산소 과잉 영역에 포함되는 이 산소를 산화물 반도체막(111)으로 이동시키고, 산소 결손을 보충하는 것이 가능하게 된다. 예를 들면, 승온 이탈 가스 분석(이하, TDS 분석으로 함)에 의해 측정되는 산소 분자의 방출량이 1.0×1018 분자/cm3 이상인 산화 절연막을 이용함으로써, 산화물 반도체막(111)에 포함되는 산소 결손을 보충할 수 있다. 또한, 절연막(129) 및 절연막(131)의 한쪽 또는 쌍방에 있어서, 화학양론적 조성보다 과잉으로 산소를 포함하는 영역(산소 과잉 영역)이 부분적으로 존재하고 있는 산화 절연막이어도 좋고, 적어도 산화물 반도체막(111)과 중첩하는 영역에 산소 과잉 영역이 존재함으로써, 산화물 반도체막(111)으로부터의 산소의 이탈을 방지함과 동시에, 산소 과잉 영역에 포함되는 이 산소를 산화물 반도체막(111)으로 이동시켜, 산소 결손을 보충하는 것이 가능하게 된다.
절연막(131)이 화학양론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 산화 절연막인 경우, 절연막(129)은 산소를 투과하는 산화 절연막으로 하는 것이 바람직하다. 또한, 절연막(129)에 있어서, 외부로부터 절연막(129)으로 들어온 산소는 모두 절연막(129)을 통과하여 이동하지 않고, 절연막(129)에 머무르는 산소도 있다. 또, 미리 절연막(129)에 포함되어 있고, 절연막(129)으로부터 외부로 이동하는 산소도 있다. 따라서, 절연막(129)은 산소의 확산 계수가 큰 산화 절연막인 것이 바람직하다.
또, 절연막(129)은 산화물 반도체막(111)과 접하는 것으로부터, 산소를 투과시키는 것뿐만 아니라, 산화물 반도체막(111)과의 계면준위가 낮아지는 산화 절연막인 것이 바람직하다. 예를 들면, 절연막(129)은 절연막(131)보다 막 중의 결함 밀도가 낮은 산화 절연막인 것이 바람직하다. 구체적으로는, 전자 스핀 공명 측정에 의한 g값 = 2.001(E'-center)의 스핀 밀도가 3.0×1017 spins/cm3 이하, 바람직하게는 5.0×1016 spins/cm3 이하의 산화 절연막이다. 또한, 전자 스핀 공명 측정에 의한 g값 = 2.001의 스핀 밀도는 절연막(129)에 포함되는 댕글링 본드의 존재량에 대응한다.
절연막(129)의 두께는 5 nm 이상 150 nm 이하, 바람직하게는 5 nm 이상 50 nm 이하, 바람직하게는 10 nm 이상 30 nm 이하로 할 수 있다. 절연막(131)의 두께는 30 nm 이상 500 nm 이하, 바람직하게는 150 nm 이상 400 nm 이하로 할 수 있다.
또, 산화물 반도체막(111) 위에 형성되는 절연막(129)을, 산소를 투과시킴과 동시에, 산화물 반도체막(111)과의 계면준위가 낮아지는 산화 절연막으로 하여, 절연막(131)을, 산소 과잉 영역을 포함하는 산화 절연막 또는 화학양론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 산화 절연막으로 함으로써, 산화물 반도체막(111)에 산소를 공급하는 것이 용이하게 되어, 산화물 반도체막(111)으로부터의 산소의 이탈을 방지함과 동시에, 절연막(131)에 포함되는 산소를 산화물 반도체막(111)에 이동시켜, 산화물 반도체막(111)에 포함되는 산소 결손을 보충하는 것이 가능하게 된다. 이 결과, 트랜지스터(103)가 노멀리 온 특성이 되는 것을 억제할 수 있음과 동시에, 용량 소자(105)(MOS 커패시터)가 항상 도통 상태가 되도록, 용량선(115)에 인가하는 전위를 제어하는 것이 가능하기 때문에, 반도체 장치의 전기 특성 및 신뢰성을 향상시킬 수 있다.
또한, 절연막(129) 및 절연막(131)의 한쪽 또는 쌍방을, 산화 질화 실리콘 또는 질화 산화 실리콘 등, 질소를 포함하는 산화 절연막으로 하는 경우, SIMS로부터 얻어지는 질소 농도는 SIMS 검출 하한 이상 3×1020 atoms/cm3 미만, 바람직하게는 1×1018 atoms/cm3 이상 1×1020 atoms/cm3 이하로 하는 것이 바람직하다. 이와 같이 함으로써, 트랜지스터(103)에 포함되는 산화물 반도체막(111)에의 질소의 이동량을 줄일 수 있다. 또, 이와 같이 함으로써, 질소를 포함하는 산화 절연막 자체의 결함량을 줄일 수 있다.
절연막(132)을 질화 절연막으로 하는 경우, 절연막(129) 및 절연막(131)의 한쪽 또는 쌍방이 질소에 대한 배리어성을 가지는 절연막인 것이 바람직하다. 예를 들면, 치밀한 산화 절연막으로 함으로써 질소에 대한 배리어성을 가질 수 있고, 구체적으로는, 25℃에서 0.5 중량%의 불화수소산을 이용한 경우의 에칭 속도가 10 nm/분 이하인 산화 절연막으로 하는 것이 바람직하다.
절연막(132)으로서 수소 함유량이 적은 질화 절연막을 형성할 수 있다. 이 질화 절연막으로서는, 예를 들면, TDS 분석에 의해 측정되는 수소 분자의 방출량이 5.0×1021 atoms/cm3 미만이며, 바람직하게는 3.0×1021 atoms/cm3 미만이며, 더욱 바람직하게는 1.0×1021 atoms/cm3 미만인 질화 절연막이다.
절연막(132)은 외부로부터 수소나 물 등의 불순물의 침입을 억제하는 기능을 발휘할 수 있는 두께로 한다. 예를 들면, 50 nm 이상 200 nm 이하, 바람직하게는 50 nm 이상 150 nm 이하, 더욱 바람직하게는 50 nm 이상 100 nm 이하로 할 수 있다.
또, 절연막(131) 위에 형성되는 절연막(132)으로서 질화 절연막을 이용함으로써, 외부로부터 수소나 물 등의 불순물이 산화물 반도체막(111) 및 산화물 반도체막(119)에 침입하는 것을 억제할 수 있다. 또, 절연막(132)으로서 수소 함유량이 적은 질화 절연막을 형성함으로써, 트랜지스터(103) 및 용량 소자(105)(MOS 커패시터)의 전기 특성 변동을 억제할 수 있다.
화소 전극(121)은 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료로 형성한다.
기판(150)은 기판(102)에 적용할 수 있는 기재(基材)를 이용할 수 있다.
차광막(152)은 블랙 매트릭스라고도 불리고, 액정 표시 장치에 있어서 백 라이트 등의 광원 장치의 광누락의 억제나, 컬러 필터를 이용하여 컬러 표시를 행할 때에 생기는 혼합색에 의한 콘트라스트 저하의 억제 등을 위해 형성된다. 차광막(152)은 범용되어 있는 것을 이용하여 형성할 수 있다. 예를 들면, 차광성을 가지는 재료로서 금속이나, 안료를 포함하는 유기 수지 등을 들 수 있다. 또한, 차광막(152)은 화소(101)의 트랜지스터(103) 위 외에, 주사선 구동 회로(104), 신호선 구동 회로(106)(도 1(A) 참조) 등의 화소부(100) 이외의 영역에 형성해도 좋다.
또, 서로 인접하는 차광막(152)의 사이에, 소정의 파장의 광을 투과시키는 기능을 가지는 착색막을 형성해도 좋다. 또, 차광막(152) 및 착색막과 대향 전극(154) 사이에 오버코트막을 형성해도 좋다.
대향 전극(154)은 화소 전극(121)에 적용할 수 있는 재료를 적절히 이용하여 형성한다.
배향막(156) 및 배향막(158)은 폴리아미드 등의 범용되어 있는 것을 이용하여 형성할 수 있다.
액정(160)은 서모트로픽(thermotropic) 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 이용할 수 있다. 이러한 액정 재료는 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 카이럴 네마틱상, 등방상 등을 나타낸다.
또, 액정(160)은 배향막을 이용하지 않는 블루상을 나타내는 액정을 이용해도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온해 나가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위해 카이럴제를 혼합시킨 액정 조성물을 이용한다. 또한, 배향막은 유기 수지로 구성되어 있고, 유기 수지는 수소 또는 물 등을 포함하기 때문에, 본 발명의 일 양태인 반도체 장치의 트랜지스터의 전기 특성을 저하시킬 우려가 있다. 그래서, 액정(160)으로서 블루상을 이용함으로써, 유기 수지를 이용하지 않고 본 발명의 일 양태인 반도체 장치를 제작할 수 있어, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한, 액정 소자(108)는 액정 소자(108)의 표시 모드에 기초하여, 화소 전극(121) 및 대향 전극(154) 등의 형상의 변형이나, 리브(rib)라고 불리는 돌기의 형성 등 적절히 구성을 바꿀 수 있다.
또, 본 발명의 일 양태인 반도체 장치에 있어서, 편광 부재(편광 기판)의 편광축을 차광막(152)에 대하여 평행이 되도록 형성하고, 이 반도체 장치의 표시 모드를, 전압을 가하지 않은 상태에서 액정 소자(108)가 백 라이트 등의 광원 장치의 광을 투과시키지 않는 노멀리 블랙으로 함으로써, 화소(101)의 차광막(152)을 형성하는 영역을 축소하거나, 또는 없앨 수 있다. 이 결과, 화소 밀도가 200 ppi 이상 더는 300 ppi 이상인 고해상도의 표시 장치와 같이 1 화소가 작은 경우에도 개구율을 향상시킬 수 있다. 또, 투광성을 가지는 용량 소자를 이용함으로써 개구율을 더욱 향상시킬 수 있다.
＜반도체 장치의 제작 방법＞
다음에, 상기의 반도체 장치의 제작 방법에 대하여, 도 5 및 도 6을 이용하여 설명한다.
또, 여기에서는, 화소부(100)가 형성되는 기판과 동일한 기판에 반도체 장치의 주사선 구동 회로(104)에 포함되는 듀얼 게이트 트랜지스터(15)를 형성하는 것으로서, 듀얼 게이트 트랜지스터(15)의 형성 공정에 대해서도 기재한다. 듀얼 게이트 트랜지스터(15)의 게이트 전극(17a)은 트랜지스터(103)의 게이트 전극(107a)과 동일한 재료로 형성된다. 듀얼 게이트 트랜지스터(15)의 게이트 절연막(12)은 트랜지스터(103)의 게이트 절연막(127)과 동일한 재료로 형성된다. 듀얼 게이트 트랜지스터(15)의 산화물 반도체막(11)은 트랜지스터(103)의 산화물 반도체막(111)과 동일한 재료로 형성된다. 듀얼 게이트 트랜지스터(15)의 소스 전극(19a) 및 드레인 전극(13a)은 트랜지스터(103)의 소스 전극(109a) 및 드레인 전극(113a)과 동일한 재료로 형성된다. 듀얼 게이트 트랜지스터(15)의 절연막(29), 절연막(31) 및 절연막(32)의 각각은 트랜지스터(103)의 절연막(129), 절연막(131) 및 절연막(132)의 각각과 동일한 재료로 형성된다.
우선, 기판(102)에 게이트 전극(107a)을 포함하는 주사선(107) 및 용량선(115)을 형성하고, 주사선(107) 및 용량선(115)을 덮도록 후에 게이트 절연막(127)에 가공되는 절연막(126)을 형성하고, 절연막(126)의 주사선(107)과 중첩하는 영역에 산화물 반도체막(111)을 형성하고, 후에 화소 전극(121)이 형성되는 영역과 중첩하도록 산화물 반도체막(119)을 절연막(126) 위에 형성한다(도 5(A) 참조).
또한, 이 공정을 행함으로써, 듀얼 게이트 트랜지스터(15)의 게이트 전극(17a), 게이트 절연막(12), 및 산화물 반도체막(11)을 형성할 수 있다(도 5(B) 참조).
주사선(107) 및 용량선(115)은 상기 열거한 재료를 이용하여 도전막을 형성하고, 이 도전막 위에 마스크를 형성하고, 이 마스크를 이용하여 가공함으로써 형성할 수 있다. 이 도전막은 증착법, CVD법, 스퍼터링법, 스핀 코트법 등의 각종 성막 방법을 이용할 수 있다. 또한, 이 도전막의 두께는 특별히 한정되지 않고, 형성하는 시간이나 원하는 저항율 등을 고려하여 결정할 수 있다. 이 마스크는 예를 들면 포토리소그래피 공정에 의해 형성한 레지스트 마스크로 할 수 있다. 또, 이 도전막의 가공은 드라이 에칭 및 웨트 에칭의 한쪽 또는 쌍방에 의해 행할 수 있다.
절연막(126)은 게이트 절연막(127)에 적용할 수 있는 재료를 이용하여, CVD법 또는 스퍼터링법 등의 각종 성막 방법을 이용하여 형성할 수 있다.
또, 게이트 절연막(127)에 산화 갈륨을 적용하는 경우는 MOCVD(MetalOrganic Chemical Vapor Deposition)법을 이용하여 절연막(126)을 형성할 수 있다.
산화물 반도체막(111) 및 산화물 반도체막(119)은 상기 열거한 산화물 반도체를 이용하여 산화물 반도체막을 형성하고, 이 산화물 반도체막 위에 마스크를 형성하고, 이 마스크를 이용하여 가공함으로써 형성할 수 있다. 이 산화물 반도체막은 스퍼터링법, 도포법, 펄스 레이저 증착법, 레이저 어블레이션법(laser ablation method) 등을 이용하여 형성할 수 있다. 인쇄법을 이용하여, 소자 분리된 산화물 반도체막(111) 및 산화물 반도체막(119)을 절연막(126) 위에 직접 형성할 수 있다. 스퍼터링법으로 이 산화물 반도체막을 형성하는 경우, 플라즈마를 발생시키기 위한 전원 장치는 RF 전원 장치, AC 전원 장치 또는 DC 전원 장치 등을 적절히 이용할 수 있다. 스퍼터링 가스는 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 희가스 및 산소의 혼합 가스를 적절히 이용한다. 또한, 희가스 및 산소의 혼합 가스의 경우, 희가스에 대하여 산소의 가스비를 높이는 것이 바람직하다. 또, 타겟은 형성하는 산화물 반도체막의 조성에 맞추어, 적절히 선택하면 좋다. 또한, 이 마스크는 예를 들면 포토리소그래피 공정에 의해 형성한 레지스트 마스크로 할 수 있다. 또, 이 산화물 반도체막의 가공은 드라이 에칭 및 웨트 에칭의 한쪽 또는 쌍방에 의해 행할 수 있다. 원하는 형상으로 에칭할 수 있도록, 재료에 맞추어 에칭 조건(에칭 가스나 에칭액, 에칭 시간, 온도 등)을 적절히 설정한다.
산화물 반도체막(111) 및 산화물 반도체막(119)을 형성한 후에 가열 처리를 하고, 산화물 반도체막(111) 및 산화물 반도체막(119)의 탈수소화 또는 탈수화를 하는 것이 바람직하다. 이 가열 처리의 온도는 대표적으로는, 150℃ 이상 기판 변형점 미만, 바람직하게는 200℃ 이상 450℃ 이하, 더욱 바람직하게는 300℃ 이상 450℃ 이하로 한다. 또한, 이 가열 처리는 산화물 반도체막(111) 및 산화물 반도체막(119)으로 가공하기 전의 산화물 반도체막에 행하여도 좋다.
이 가열 처리에 있어서, 가열 처리 장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도, 또는 열복사에 의해, 피처리물을 가열하는 장치여도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 가열 처리를 행하는 장치이다.
이 가열 처리는 질소, 산소, 초건조 공기(물의 함유량이 20 ppm 이하, 바람직하게는 1 ppm 이하, 바람직하게는 10 ppb 이하의 공기), 또는 희가스(아르곤, 헬륨 등)의 분위기하에서 행하면 좋다. 또한, 상기 질소, 산소, 초건조 공기, 또는 희가스에 수소, 물 등이 포함되지 않는 것이 바람직하다. 불활성 가스 분위기에서 가열한 후, 산소 분위기에서 가열해도 좋다. 또한, 처리 시간은 3분∼24시간으로 한다.
또한, 기판(102)과, 주사선(107) 및 용량선(115) 및 게이트 절연막(127)과의 사이에는 하지 절연막을 형성하는 경우, 이 하지 절연막은 산화 실리콘, 산화 질화 실리콘, 질화 실리콘, 질화 산화 실리콘, 산화 갈륨, 산화 하프늄, 산화 이트륨, 산화 알루미늄, 산화 질화 알루미늄 등으로 형성할 수 있다. 또한, 하지 절연막으로서 질화 실리콘, 산화 갈륨, 산화 하프늄, 산화 이트륨, 산화 알루미늄 등으로 형성함으로써, 기판(102)으로부터 불순물, 대표적으로는 알칼리 금속, 물, 수소 등이 산화물 반도체막(111)으로 확산되는 것을 억제할 수 있다. 하지 절연막은 스퍼터링법 또는 CVD법을 이용하여 형성할 수 있다.
다음에, 절연막(126)에 용량선(115)에 달하는 개구(123)를 형성하여 게이트 절연막(127)을 형성한 후, 소스 전극(109a)을 포함하는 신호선(109), 드레인 전극(113a)으로서 기능하는 도전막(113), 및 산화물 반도체막(119)과 용량선(115)을 전기적으로 접속하는 도전막(125)을 형성한다(도 5(B) 참조).
또한, 이 공정을 행함으로써, 듀얼 게이트 트랜지스터(15)의 소스 전극(19a), 드레인 전극(13a), 도전막(16)을 형성할 수 있다(도 2(B) 참조). 또, 개구(123)를 형성할 때, 용량선(115)에 달하는 개구를 게이트 절연막(12)에 형성함으로써 도전막(16)을 용량선(115)에 접하여 형성할 수 있다.
개구(123)는 절연막(126)의 용량선(115)과 중첩하는 영역의 일부가 노출되도록 마스크를 형성하고, 이 마스크를 이용하여 가공함으로써 형성할 수 있다. 또한, 이 마스크 및 이 가공은 주사선(107) 및 용량선(115)과 마찬가지로 행할 수 있다.
신호선(109), 도전막(113) 및 도전막(125)은 신호선(109), 도전막(113) 및 도전막(125)에 적용할 수 있는 재료를 이용하여 도전막을 형성하고, 이 도전막 위에 마스크를 형성하고, 이 마스크를 이용하여 가공함으로써 형성할 수 있다. 이 마스크 및 이 가공은 주사선(107) 및 용량선(115)과 마찬가지로 행할 수 있다.
다음에, 산화물 반도체막(111), 산화물 반도체막(119), 신호선(109), 도전막(113), 도전막(125), 및 게이트 절연막(127) 위에 절연막(128)을 형성하고, 절연막(128) 위에 절연막(130)을 형성하고, 절연막(130) 위에 절연막(133)을 형성한다(도 6(A) 참조). 또한, 절연막(128), 절연막(130) 및 절연막(133)은 연속하여 형성하는 것이 바람직하다. 이와 같이 함으로써, 절연막(128), 절연막(130) 및 절연막(133)의 각각의 계면에 불순물이 혼입하는 것을 억제할 수 있다.
절연막(128)은 절연막(129)에 적용할 수 있는 재료를 이용하여, CVD법 또는 스퍼터링법 등의 각종 성막 방법을 이용하여 형성할 수 있다. 절연막(130)은 절연막(131)에 적용할 수 있는 재료를 이용하여 형성할 수 있다. 절연막(133)은 절연막(132)에 적용할 수 있는 재료를 이용하여 형성할 수 있다.
절연막(129)에 산화물 반도체막(111)과의 계면준위가 낮아지는 산화 절연막을 적용하는 경우, 절연막(128)은 이하의 형성 조건을 이용하여 형성할 수 있다. 또한, 여기에서는 이 산화 절연막으로서 산화 실리콘막 또는 산화 질화 실리콘막을 형성하는 경우에 대하여 기재한다. 이 형성 조건은 플라즈마 CVD 장치의 진공 배기된 처리실 내에 재치(載置)된 기판을 180℃ 이상 400℃ 이하, 더욱 바람직하게는 200℃ 이상 370℃ 이하로 유지하고, 처리실에 원료 가스의 실리콘을 포함하는 퇴적성 기체 및 산화성 기체를 도입하여 처리실 내에서의 압력을 20 Pa 이상 250 Pa 이하, 더욱 바람직하게는 40 Pa 이상 200 Pa 이하로 하고, 처리실 내에 형성된 전극에 고주파 전력을 공급하는 조건이다.
실리콘을 포함하는 퇴적성 기체의 대표예로서는, 실란, 디실란, 트리실란, 불화실란 등이 있다. 산화성 기체로서는, 산소, 오존, 일산화이질소, 이산화질소 등이 있다.
또한, 실리콘을 포함하는 퇴적성 기체에 대한 산화성 기체량을 100배 이상으로 함으로써, 절연막(128)(절연막(129))에 포함되는 수소 함유량을 저감하는 것이 가능함과 동시에, 절연막(128)(절연막(129))에 포함되는 댕글링 본드를 저감할 수 있다. 절연막(130)(절연막(131))으로부터 이동하는 산소는 절연막(128)(절연막(129))에 포함되는 댕글링 본드에 의해 포획되는 경우가 있기 때문에, 절연막(128)(절연막(129))에 포함되는 댕글링 본드가 저감되어 있으면, 적어도 산화물 반도체막(111)으로, 절연막(130)(절연막(131))에 포함되는 산소를 효율적으로 이동시킬 수 있어, 산화물 반도체막(111)에 포함되는 산소 결손을 보충하는 것이 가능하다. 이 결과, 산화물 반도체막(111)에 혼입하는 수소량을 저감할 수 있음과 동시에 산화물 반도체막(111)에 포함되는 산소 결손을 저감시키는 것이 가능하다.
절연막(131)을 상기의 산소 과잉 영역을 포함하는 산화 절연막 또는 화학양론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 산화 절연막으로 하는 경우, 절연막(130)은 이하의 형성 조건을 이용하여 형성할 수 있다. 또한, 여기에서는 이 산화 절연막으로서 산화 실리콘막 또는 산화 질화 실리콘막을 형성하는 경우에 대하여 기재한다. 이 형성 조건은 플라즈마 CVD 장치의 진공 배기된 처리실 내에 재치된 기판을 180℃ 이상 260℃ 이하, 더욱 바람직하게는 180℃ 이상 230℃ 이하로 유지하고, 처리실에 원료 가스를 도입하여 처리실 내에서의 압력을 100 Pa 이상 250 Pa 이하, 더욱 바람직하게는 100 Pa 이상 200 Pa 이하로 하고, 처리실 내에 형성된 전극에 0.17 W/cm2 이상 0.5 W/cm2 이하, 더욱 바람직하게는 0.25 W/cm2 이상 0.35 W/cm2 이하의 고주파 전력을 공급하는 것이다.
절연막(130)의 원료 가스는 절연막(128)의 형성에 적용할 수 있는 원료 가스로 할 수 있다.
절연막(130)의 형성 조건으로서, 상기 압력의 처리실에서 상기 파워 밀도의 고주파 전력을 공급함으로써, 플라즈마 중에서 원료 가스의 분해 효율이 높아져, 산소 라디칼이 증가하고, 원료 가스의 산화가 진행되기 때문에, 절연막(130) 중에서의 산소 함유량이 화학양론적 조성보다 많아진다. 또, 기판 온도가 상기 온도로 형성된 막에서는 실리콘과 산소의 결합력이 약하다. 따라서, 후의 공정의 가열 처리에 의해 막 중의 산소의 일부를 이탈시킬 수 있다. 이 결과, 화학양론적 조성을 만족시키는 산소보다 많은 산소를 포함하고, 가열에 의해 산소의 일부가 이탈하는 산화 절연막을 형성할 수 있다. 또, 산화물 반도체막(111) 위에 절연막(128)이 형성되어 있다. 이 때문에, 절연막(130)의 형성 공정에서, 절연막(128)이 산화물 반도체막(111)의 보호막이 된다. 이 결과, 파워 밀도가 높은 고주파 전력을 이용하여 절연막(130)을 형성해도, 산화물 반도체막(111)에 대한 손상을 억제할 수 있다.
또, 절연막(130)은 막두께를 두껍게 함으로써 가열에 의해 이탈하는 산소의 양을 많게 할 수 있기 때문에, 절연막(130)은 절연막(128)보다 두껍게 형성하는 것이 바람직하다. 절연막(128)을 형성함으로써 절연막(130)을 두껍게 형성하는 경우에도 피복성을 양호하게 할 수 있다.
절연막(132)은 스퍼터링법, CVD법 등을 이용하여 형성할 수 있다. 절연막(132)을 수소 함유량이 적은 질화 절연막으로 형성하는 경우, 절연막(132)은 이하의 형성 조건을 이용하여 형성할 수 있다. 또한, 여기에서는 이 질화 절연막으로서 질화 실리콘막을 형성하는 경우에 대하여 기재한다. 이 형성 조건은 플라즈마 CVD 장치의 진공 배기된 처리실 내에 재치된 기판을 80℃ 이상 400℃ 이하, 더욱 바람직하게는 200℃ 이상 370℃ 이하로 유지하고, 처리실에 원료 가스를 도입하여 처리실 내의 압력을 100 Pa 이상 250 Pa 이하로 하고, 바람직하게는 100 Pa 이상 200 Pa 이하로 하고, 처리실 내에 형성된 전극에 고주파 전력을 공급하는 것이다.
절연막(132)의 원료 가스로서는, 실리콘을 포함하는 퇴적성 기체, 질소, 및 암모니아를 이용하는 것이 바람직하다. 실리콘을 포함하는 퇴적성 기체의 대표예로서는, 실란, 디실란, 트리실란, 불화실란 등이 있다. 또, 질소의 유량은 암모니아의 유량에 대하여 5배 이상 50배 이하, 바람직하게는 10배 이상 50배 이하로 하는 것이 바람직하다. 또한, 원료 가스로서 암모니아를 이용함으로써, 실리콘을 포함하는 퇴적성 기체 및 질소의 분해를 촉진할 수 있다. 이것은 암모니아가 플라즈마 에너지나 열에너지에 의해 해리되고, 해리됨으로써 생기는 에너지가 실리콘을 포함하는 퇴적성 기체 분자의 결합 및 질소 분자의 결합의 분해에 기여하기 때문이다. 이와 같이 함으로써, 수소 함유량이 적고, 외부로부터 수소나 물 등의 불순물의 침입을 억제하는 것이 가능한 질화 실리콘막을 형성할 수 있다.
적어도 절연막(130)을 형성한 후에 가열 처리를 행하여, 절연막(128) 또는 절연막(130)에 포함되는 산소를 적어도 산화물 반도체막(111)으로 이동시켜, 산화물 반도체막(111)의 산소 결손을 보충하는 것이 바람직하다. 또한, 이 가열 처리는 산화물 반도체막(111) 및 산화물 반도체막(119)의 탈수소화 또는 탈수화를 행하는 가열 처리의 상세한 사항을 참조하여 적절히 행할 수 있다.
다음에, 절연막(128), 절연막(130) 및 절연막(133)의 도전막(113)과 중첩하는 영역에 도전막(113)에 달하는 개구(117)를 형성하고, 절연막(129), 절연막(131) 및 절연막(132)을 형성하고, 개구(117) 및 절연막(132) 위에 화소 전극(121)을 형성한다(도 6(B) 참조).
또한, 이 공정을 행함으로써, 듀얼 게이트 트랜지스터(15)의 절연막(29), 절연막(31), 절연막(32), 개구(94), 및 배선(92)을 형성할 수 있다(도 2(B) 참조). 이 공정에 의해, 용량선(115)과 주사선 구동 회로(104)에 포함되는 듀얼 게이트 트랜지스터(15)의 백 게이트 전극을 포함하는 배선(92)이 도전막(16)을 통하여 전기적으로 접속된다.
개구(117)는 개구(123)와 마찬가지로 하여 형성할 수 있다. 화소 전극(121)은 상기 열거한 재료를 이용하여 개구(117)를 통하여 도전막(113)에 접하는 도전막을 형성하고, 이 도전막 위에 마스크를 형성하고, 이 마스크를 이용하여 가공함으로써 형성할 수 있다. 또한, 이 마스크 및 이 가공은 주사선(107) 및 용량선(115)과 마찬가지로 행할 수 있다.
다음에, 절연막(132) 위 및 화소 전극(121) 위에 배향막(158)을 형성하고, 기판(150) 위에 차광막(152)을 형성한다. 또, 차광막(152)을 덮도록 대향 전극(154)을 형성하고, 대향 전극(154) 위에 배향막(156)을 형성한다. 배향막(158) 위에 액정(160)을 형성하고, 배향막(156)이 액정(160)에 접하도록 기판(150)을 기판(102) 위에 형성하여 실재(도시하지 않음)에 의해 기판(102)과 기판(150)을 고정한다.
배향막(156) 및 배향막(158)은 상기한 재료를 이용하여 스핀 코트법이나 인쇄법 등 각종 성막 방법을 적절히 이용하여 형성할 수 있다.
차광막(152)은 상기 열거한 재료를 이용하여, 스퍼터링법으로 성막하고, 마스크를 이용하여 가공함으로써 형성할 수 있다. 또, 차광막(152)으로서 수지를 이용하는 경우는 포토리소그래피 공정에 의해 형성할 수 있다.
대향 전극(154)은 화소 전극(121)에 적용할 수 있는 재료를 이용하여, CVD법이나 스퍼터링법 등의 각종 성막 방법을 이용하여 형성할 수 있다.
액정(160)은 배향막(158) 위에 디스펜서법(적하법)으로 직접 형성할 수 있다. 또, 기판(102)과 기판(150)을 부착시키고 나서 모세관 현상 등을 이용하여 액정(160)을 주입시켜도 좋다. 또, 액정(160)은 배향시키기 쉽게 하기 위해, 배향막(156) 및 배향막(158)에 러빙 공정을 행하는 것이 바람직하다.
이상의 공정에 의해, 본 발명의 일 양태인 반도체 장치를 제작할 수 있다(도 4 참조).
＜변형예 1＞
본 발명의 일 양태인 반도체 장치에 있어서, 용량 소자를 구성하는 한쪽 전극인 반도체막(구체적으로는 산화물 반도체막)과 용량선의 접속을 적절히 변경할 수 있다. 예를 들면, 더욱 개구율을 높이기 위해, 도전막을 개재하지 않고, 용량선에 반도체막이 직접 접하는 구조로 할 수 있다.
또한, 이하, 변형예를 나타내는 도면에서는, 도면의 명료화를 위해, 기판(150), 차광막(152), 대향 전극(154), 배향막(156), 배향막(158), 및 액정(160)을 생략하고 있다.
본 구조에 대하여, 도 7 및 도 8을 이용하여 설명한다. 도 7은 본 구조의 화소(141)의 상면도이며, 도 8은 도 7의 일점 쇄선 A1-A2 간, 및 일점 쇄선 B1-B2 간의 단면도이다. 또한, 여기에서는, 도 3 및 도 4에 설명한 용량 소자(105)와 다른 용량 소자(145)에 대해서만 설명한다. 또한, 도 7 및 도 8의 화소(141)에 있어서, 다른 구성은 도 3 및 도 4와 같다.
화소(141)에서 용량 소자(145)의 한쪽 전극으로서 기능하는 산화물 반도체막(119)은 용량선(115)과 개구(143)에서 직접 접하고 있다. 도 4에 나타내는 용량 소자(105)와 같이, 도전막(125)을 개개하지 않고 산화물 반도체막(119) 및 용량선(115)이 직접 접하여, 차광막이 되는 도전막(125)을 형성하지 않기 때문에, 화소(141)의 개구율을 더욱 높일 수 있다.
또, 본 발명의 일 양태인 반도체 장치에 있어서, 용량선에 반도체막이 직접 접하는 구조는 게이트 절연막에 개구를 형성하지 않고, 용량선 및 기판의 각각 일부를 노출시킨 영역을 형성하는 구조로 해도 좋다. 도 9는 본 구조의 화소(101)의 상면도이며, 도 10은 도 9의 일점 쇄선 A1-A2 간, 및 일점 쇄선 B1-B2 간의 단면도이다.
도 9 및 도 10에서, 본 구조의 화소(101)는 게이트 절연막(127)의 일부가 제거되어 있고, 용량선(115) 및 기판(102)의 각각 일부가 노출되어 있고, 이 노출되어 있는 영역에서 용량선(115)과 산화물 반도체막(119)이 직접 접하고 있다. 이와 같이 함으로써, 용량선(115)과 산화물 반도체막(119)이 접하는 면적을 증대시킬 수 있다. 따라서, 개구율을 높일 수 있음과 동시에, 용량 소자(146)를 용이하게 도통 상태로 할 수 있다.
＜변형예 2＞
또, 본 발명의 일 양태인 반도체 장치에 있어서, 용량 소자를 구성하는 한쪽 전극인 반도체막(구체적으로는 산화물 반도체막)과 용량선을 전기적으로 접속하는 도전막은 적절히 변경할 수 있다. 예를 들면, 이 반도체막의 도전성을 증대시키기 위해, 이 도전막을 이 반도체막의 외주를 따라 접하여 형성할 수 있다. 본 구조의 구체적인 예에 대하여, 도 11 및 도 12를 이용하여 설명한다. 또한, 여기에서는, 도 3 및 도 4에 설명한 도전막(125)과 다른 도전막(167)에 대해서만 설명한다. 도 11은 화소(161)의 상면도이며, 도 12(A)는 도 11의 일점 쇄선 A1-A2 간, 및 일점 쇄선 B1-B2 간의 단면도이며, 도 12(B)는 도 11의 일점 쇄선 D1-D2 간의 단면도이다.
화소(161)에서 도전막(167)은 산화물 반도체막(119)의 외주를 따라 접하고 있고, 개구(123)를 통하여 용량선(115)과 접하여 형성되어 있다(도 11 참조). 도전막(167)은 트랜지스터(103)의 소스 전극(109a)을 포함하는 신호선(109) 및 트랜지스터(103)의 드레인 전극(113a)(도시하지 않음)으로서 기능하는 도전막(113)과 같은 형성 공정으로 형성되어 차광성을 가지는 경우가 있기 때문에, 루프 형상으로 형성하는 것이 바람직하다.
도 12(A) 및 도 12(B)에 나타내는 바와 같이, 본 구성의 화소(161)에서, 도전막(167)은 용량 소자(105)의 산화물 반도체막(119)의 단부를 덮도록 형성된다. 또한, 도 11 및 도 12의 화소(161)에 있어서, 다른 구성은 도 3 및 도 4와 같다.
또, 도 11 및 도 12에 나타낸 구성은 도전막(167)이 루프 형상으로 형성되어 있는 구성이지만, 도전막(167)의 산화물 반도체막(119)과 접하고 있는 모든 부분이 용량선(115)과 전기적으로 접속되어 있지 않아도 좋다. 즉, 도전막(167)과 같은 형성 공정으로 형성되는 도전막이 도전막(167)과는 분리된 상태로 산화물 반도체막(119)에 접하여 형성되어 있어도 좋다.
＜변형예 3＞
또, 본 발명의 일 양태인 반도체 장치에 있어서, 용량 소자를 구성하는 한쪽 전극인 반도체막(구체적으로는 산화물 반도체막)과 용량선과의 접속을 적절히 변경할 수 있다. 본 구조의 구체적인 예에 대하여, 도 13 및 도 14를 이용하여 설명한다. 또한, 여기에서는, 도 3 및 도 4에 설명한 산화물 반도체막(119) 및 용량선(115)과 다른 산화물 반도체막(177) 및 용량선(175)에 대해서만 설명한다. 도 13은 화소(171)의 상면도이며, 용량선(175)은 신호선(109)과 평행 방향으로 연장되어 제공되어 있다. 또한, 신호선(109) 및 용량선(175)은 신호선 구동 회로(106)(도 1(A) 참조)에 전기적으로 접속되어 있다.
용량 소자(173)는 신호선(109)과 평행 방향으로 연장되어 제공된 용량선(175)과 접속되어 있다. 용량 소자(173)는 산화물 반도체막(111)의 형성 공정을 이용하여 형성된 투광성을 가지는 산화물 반도체막(177)과, 투광성을 가지는 화소 전극(121)과, 유전체막으로서 트랜지스터(103)에 포함되어 투광성을 가지는 절연막(도 13에 도시하지 않음)으로 구성되어 있다. 즉, 용량 소자(173)는 투광성을 가진다.
다음에, 도 13의 일점 쇄선 A1-A2 간 및 일점 쇄선 B1-B2 간에서의 단면도를 도 14에 나타낸다.
용량 소자(173)에 있어서, 한쌍의 전극 중 한쪽 전극은 산화물 반도체막(177)이며, 한쌍의 전극 중 다른 한쪽 전극은 화소 전극(121)이며, 한쌍의 전극의 사이에 형성된 유전체막은 절연막(129), 절연막(131), 및 절연막(132)이다.
용량선(175)은 신호선(109) 및 도전막(113)의 형성 공정을 이용하여 형성할 수 있다. 용량선(175)을 산화물 반도체막(177)에 접하여 형성함으로써, 산화물 반도체막(177) 및 용량선(175)의 접촉 면적을 증대시키는 것이 가능하다. 산화물 반도체막(177)을 용량 소자(173)의 한쪽 전극으로서 용이하게 기능시킬 수 있다.
또, 도 13에 나타내는 화소(171)는 주사선(107)의 연장 방향의 길이보다 신호선(109)의 연장 방향의 길이가 긴 형상을 하고 있지만, 도 15에 나타내는 화소(172)와 같이, 신호선(109)과의 연장 방향의 길이보다 주사선(107)의 연장 방향의 길이가 긴 형상으로 하고, 또한 용량선(176)이 신호선(109)과 평행 방향으로 연장되어 제공되어 있어도 좋다. 또한, 신호선(109) 및 용량선(176)은 신호선 구동 회로(106)(도 1(A) 참조)에 전기적으로 접속되어 있다.
용량 소자(174)는 신호선(109)과 평행 방향으로 연장되어 제공된 용량선(176)과 접속되어 있다. 용량 소자(174)는 산화물 반도체막(111)의 형성 공정을 이용하여 형성된 투광성을 가지는 산화물 반도체막(178)과, 투광성을 가지는 화소 전극(121)과, 유전체막으로서 트랜지스터(103)에 포함되어 투광성을 가지는 절연막(도 15에 도시하지 않음)으로 구성되어 있다. 즉, 용량 소자(174)는 투광성을 가진다.
다음에, 도 15의 일점 쇄선 A1-A2 간 및 일점 쇄선 B1-B2 간에서의 단면도를 도 16에 나타낸다.
용량 소자(174)는 한쌍의 전극 중 한쪽 전극은 산화물 반도체막(178)이며, 한쌍의 전극 중 다른 한쪽의 전극은 화소 전극(121)이며, 한쌍의 전극의 사이에 형성된 유전체막은 절연막(129), 절연막(131), 및 절연막(132)이다.
용량선(176)은 신호선(109) 및 도전막(113)의 형성 공정을 이용하여 형성할 수 있다. 용량선(176)을 산화물 반도체막(178)에 접하여 형성함으로써, 산화물 반도체막(178) 및 용량선(176)의 접촉 면적을 증대시키는 것이 가능하다. 또, 화소(172)에서, 주사선(107)의 연장 방향의 길이가 신호선(109)의 연장 방향의 길이보다 긴 형상이기 때문에, 도 13에 나타내는 화소(171)와 비교하여, 화소 전극(121) 및 용량선(176)이 중첩되는 면적을 축소하는 것이 가능하고, 개구율을 향상시킬 수 있다.
＜변형예 4＞
또, 상기의 화소(101), 화소(141), 화소(161), 화소(171), 화소(172)에서, 화소 전극(121)과 도전막(113)과의 사이에 생기는 기생 용량, 또는 화소 전극(121)과 도전막(125)과의 사이에 생기는 기생 용량을 저감하기 위해, 도 17의 단면도에 나타내는 바와 같이 기생 용량이 생기는 영역에 유기 절연막(134)을 형성할 수 있다. 또한, 도 17에서, 유기 절연막(134) 이외의 구성은 도 4와 같다. 여기에서는, 도 4에 설명한 구성과 다른 유기 절연막(134)에 대해서만 설명한다.
유기 절연막(134)으로서는, 감광성, 비감광성의 유기 수지를 적용할 수 있고, 예를 들면, 아크릴 수지, 벤조시클로부텐계 수지, 에폭시 수지, 또는 실록산계 수지 등을 이용할 수 있다. 또, 유기 절연막(134)으로서는, 폴리아미드를 이용할 수 있다.
유기 절연막(134)은 상기 열거한 재료를 이용하여 유기 수지막을 형성하고, 이 유기 수지막을 가공하여 형성할 수 있다. 또, 유기 절연막(134)으로서 감광성의 유기 수지를 이용함으로써, 유기 절연막(134)을 형성할 때에 레지스트 마스크가 불필요하게 되어, 공정을 간략화할 수 있다. 그러므로, 이 유기 절연막의 형성 방법은 특별히 한정되지 않고, 이용하는 재료에 따라 적절히 선택할 수 있다. 예를 들면, CVD법이나 스퍼터링법, 스핀 코트, 딥, 스프레이 도포, 액적 토출법(잉크젯법), 스크린 인쇄, 오프셋 인쇄 등을 적용할 수 있다.
일반적으로, 유기 수지는 수소나 물을 많이 포함하고 있고, 유기 수지가 트랜지스터(103)(특히 산화물 반도체막(111)) 위에 제공되면, 유기 수지에 포함되는 수소나 물이 트랜지스터(103)(특히 산화물 반도체막(111))로 확산되어, 트랜지스터(103)의 전기 특성을 열화시킬 가능성이 있다. 따라서, 적어도 절연막(132)의 산화물 반도체막(111)에 중첩시키기 위해서는 유기 절연막(134)을 형성하지 않는 것이 바람직하다. 바꿔 말하면, 적어도 산화물 반도체막(111)에 중첩하는 영역 위의 유기 수지막은 제거해 두는 것이 바람직하다.
도 17에 나타낸 화소(101)의 상면도를 도 18에 나타낸다. 도 17의 단면도는 도 18의 일점 쇄선 A1-A2 간, 및 일점 쇄선 B1-B2 간, 및 일점 쇄선 C1-C2 간의 단면에 상당한다. 도 18에서, 유기 절연막(134)은 명료화를 위해서 도시하지 않았지만, 2점 쇄선 내의 영역은 유기 절연막(134)이 형성되지 않은 영역이다.
＜변형예 5＞
본 발명의 일 양태인 반도체 장치에 있어서, 용량 소자를 구성하는 한쪽 전극, 및 용량선을 반도체막(구체적으로는 산화물 반도체막)으로 할 수 있다. 구체적인 예를 도 19를 이용하여 설명한다. 또한, 여기에서는, 도 3에 설명한 산화물 반도체막(119) 및 용량선(115)과 다른, 산화물 반도체막(198)에 대해서만 설명한다. 도 19는 상면도이며, 화소(196)에서, 용량 소자(197)의 한쪽 전극 및 용량선을 겸하는 산화물 반도체막(198)이 형성되어 있다. 산화물 반도체막(198)에서, 신호선(109)과 평행 방향으로 연장된 영역을 가지고, 이 영역은 용량선으로서 기능한다. 산화물 반도체막(198)에서, 화소 전극(121)과 중첩하는 영역은 용량 소자(197)의 한쪽 전극으로서 기능한다. 또한, 산화물 반도체막(198)은 전계를 가함으로써 최대 공핍층폭이 매우 넓어지기 때문에, 도통 상태가 된다.
또, 산화물 반도체막(198)은 화소(196)에 설치되는 트랜지스터(103)의 산화물 반도체막(111)을 형성하는 공정을 이용하여 형성할 수 있다.
산화물 반도체막(198)은 화소(196) 각각에 있어서 주사선(107)과 중첩하도록 하나의 산화물 반도체막으로서 형성할 수 있다. 즉, 1행분 전체의 화소(196)에서 이간하지 않고 일련의 산화물 반도체막으로서 형성할 수 있다.
또, 산화물 반도체막(198)을 1행분 전체 화소(196)에서 이간하지 않고 일련의 산화물 반도체막으로서 형성하는 경우, 산화물 반도체막(198)은 주사선(107)과 중첩하기 때문에, 주사선(107)의 전위 변화의 영향에 의해 충분히 용량선 및 용량 소자(197)의 한쪽 전극으로서 기능하지 않을 가능성이 있다. 따라서, 산화물 반도체막(198)은 도 19에 나타내는 바와 같이, 각 화소(196)에서 이간하여 형성되고, 이간하여 형성된 산화물 반도체막을 신호선(109) 및 도전막(113)의 형성 공정을 이용하여 형성할 수 있는 도전막(199)을 이용하여 전기적으로 접속시키는 것이 바람직하다.
도 19에서는, 산화물 반도체막(198)의 용량선으로 기능하는 영역이 신호선(109)과 평행 방향으로 연장된 구성이지만, 용량선으로 기능하는 영역은 주사선(107)과 평행 방향으로 연장시키는 구성이어도 좋다. 또한, 산화물 반도체막(198)의 용량선으로 기능하는 영역이 주사선(107)과 평행 방향으로 연장되는 구성으로 하는 경우, 트랜지스터(103) 및 용량 소자(197)에서, 산화물 반도체막(111) 및 산화물 반도체막(198)과, 신호선(109) 및 도전막(113)의 사이에 절연막을 형성하여 전기적으로 분리시키는 것이 필요하다.
상기로부터, 화소(196)와 같이 투광성을 가지는 산화물 반도체막이, 화소에 형성되는 용량 소자의 한쪽 전극 및 용량선을 형성함으로써 화소의 개구율을 향상시킬 수 있다.
＜변형예 6＞
또, 본 발명의 일 양태인 반도체 장치에서, 용량선의 구성을 적절히 변경할 수 있다. 본 구조에 대하여, 도 20을 이용하여 설명한다. 또한, 여기에서는, 도 2에 설명한 용량선(115)과 비교하여, 인접하는 2개의 화소의 사이에서 용량선이 위치하는 점이 다르다.
도 20은 신호선(409)의 연장 방향에 인접한 화소(401_1) 및 화소(401_2)의 상면도이다.
주사선(407_1) 및 주사선(407_2)은 서로 평행이며, 신호선(409)에 대략 직교하는 방향으로 연장되어 제공되어 있다. 주사선(407_1) 및 주사선(407_2)의 사이에, 주사선(407_1) 및 주사선(407_2)과 서로 평행하게 용량선(415)이 제공되어 있다. 또한, 용량선(415)은 화소(401_1)에 형성되는 용량 소자(405_1), 및 화소(401_2)에 형성되는 용량 소자(405_2)와 접속한다. 화소(401_1) 및 화소(401_2)의 상면 형상, 및 구성 요소의 배치 위치는 용량선(415)에 대하여 대칭이다.
화소(401_1)에는 트랜지스터(403_1) 및 이 트랜지스터(403_1)와 접속하는 용량 소자(405_1)가 형성된다.
트랜지스터(403_1)는 주사선(407_1) 및 신호선(409)이 교차하는 영역에 설치되어 있다. 트랜지스터(403_1)는 적어도, 채널 형성 영역을 가지는 반도체막(411_1)과, 게이트 전극과 게이트 절연막(도 20에 도시하지 않음)과, 소스 전극과, 및 드레인 전극을 포함한다. 또한, 주사선(407_1)에서, 반도체막(411_1)과 중첩하는 영역은 트랜지스터(403_1)의 게이트 전극으로서 기능한다. 신호선(409)에서, 반도체막(411_1)과 중첩하는 영역은 트랜지스터(403_1)의 소스 전극으로서 기능한다. 도전막(413_1)에서, 반도체막(411_1)과 중첩하는 영역은 트랜지스터(403_1)의 드레인 전극으로서 기능한다. 도전막(413_1) 및 화소 전극(421_1)이 개구(417_1)에서 접속한다.
용량 소자(405_1)는 개구(423)에 형성된 도전막(425)을 통하여 용량선(415)과 전기적으로 접속되어 있다. 용량 소자(405_1)는 투광성을 가지는 산화물 반도체로 형성되는 반도체막(419_1)과, 투광성을 가지는 화소 전극(421_1)과, 유전체막으로서 트랜지스터(403_1)에 포함되고, 투광성을 가지는 절연막(도 20에 도시하지 않음)으로 구성되어 있다. 즉, 용량 소자(405_1)는 투광성을 가진다.
화소(401_2)에는 트랜지스터(403_2) 및 이 트랜지스터(403_2)와 접속하는 용량 소자(405_2)가 형성된다.
트랜지스터(403_2)는 주사선(407_2) 및 신호선(409)이 교차하는 영역에 설치되어 있다. 트랜지스터(403_2)는 적어도, 채널 형성 영역을 가지는 반도체막(411_2)과, 게이트 전극과, 게이트 절연막(도 20에 도시하지 않음)과, 소스 전극 및 드레인 전극을 포함한다. 또한, 주사선(407_2)에서, 반도체막(411_2)과 중첩하는 영역은 트랜지스터(403_2)의 게이트 전극으로서 기능한다. 신호선(409)에서, 반도체막(411_2)과 중첩하는 영역은 트랜지스터(403_2)의 소스 전극으로서 기능한다. 도전막(413_2)에서, 반도체막(411_2)과 중첩하는 영역은 트랜지스터(403_2)의 드레인 전극으로서 기능한다. 도전막(413_2) 및 화소 전극(421_2)이 개구(417_2)에서 접속한다.
용량 소자(405_2)는 용량 소자(405_1)와 마찬가지로, 개구(423)에 형성된 도전막(425)을 통하여 용량선(415)과 전기적으로 접속되어 있다. 용량 소자(405_2)는 투광성을 가지는 산화물 반도체로 형성되는 반도체막(419_2)과, 투광성을 가지는 화소 전극(421_2)과, 유전체막으로서 트랜지스터(403_2)에 포함되어 투광성을 가지는 절연막(도 20에 도시하지 않음)으로 구성되어 있다. 즉, 용량 소자(405_2)는 투광성을 가진다.
또한, 트랜지스터(403_1) 및 트랜지스터(403_2), 및 용량 소자(405_1) 및 용량 소자(405_2)의 단면 구조는 각각, 도 3에 나타내는 트랜지스터(103) 및 용량 소자(105)와 마찬가지이므로, 여기에서는 생략한다.
상면 형상에서, 인접하는 2개의 화소 사이에 용량선을 제공하고, 각각의 화소에 포함되는 용량 소자 및 이 용량선을 접속함으로써, 용량선의 수를 삭감하는 것이 가능하다. 이 결과, 각 화소에 용량선을 형성하는 구조와 비교하여, 화소의 개구율을 더욱 높이는 것이 가능하다. 예를 들면, 본 발명의 일 양태인 반도체 장치에 있어서, 1 화소의 크기를 28μm(H)×84μm(V)로 하고, 화소 밀도를 302 ppi로 하고, 화소의 레이아웃을 도 20에 나타내는 레이아웃으로 함으로써, 화소의 개구율을 61.7%로 할 수 있다.
＜변형예 7＞
상기의 화소(101), 화소(141), 화소(161), 화소(171), 화소(172), 화소(196), 화소(401_1) 및 화소(401_2)에서, 화소 내에 설치되는 트랜지스터의 형상은 도 3 및 도 4에 나타낸 트랜지스터의 형상에 한정되지 않고, 적절히 변경할 수 있다. 예를 들면, 화소(151)에서, 트랜지스터(169)는 신호선(109)에 포함되는 소스 전극(109a)(도시하지 않음)이 U자형(C자형, コ자형, 또는 말굽형)이며, 드레인 전극(113a)(도시하지 않음)으로서 기능하는 도전막(113)을 둘러싸는 형상의 트랜지스터여도 좋다(도 21 참조). 이러한 형상으로 함으로써, 트랜지스터의 면적이 작아도, 충분한 채널폭을 확보하는 것이 가능하게 되어, 트랜지스터의 온 전류의 양을 늘리는 것이 가능하게 된다. 또한, 도 21의 화소(151)에서, 다른 구성은 도 3과 같다.
＜변형예 8＞
또, 상기의 화소(101), 화소(141), 화소(161), 화소(171), 화소(172), 화소(196), 화소(401_1) 및 화소(401_2)에서, 트랜지스터는 산화물 반도체막이 게이트 절연막과 소스 전극을 포함하는 신호선 및 드레인 전극으로서 기능하는 도전막과의 사이에 위치하는 트랜지스터를 이용하고 있다. 이 트랜지스터는 도 22에 나타내는 바와 같이, 산화물 반도체막(195)이 소스 전극(191a)을 포함하는 신호선(191) 및 드레인 전극(193a)으로서 기능하는 도전막(193)과, 절연막(129)의 사이에 위치하는 트랜지스터(190)를 이용할 수 있다. 또한, 도 22에서, 산화물 반도체막(195)의 위치 이외의 구성은 도 4와 같다.
도 22에 나타내는 트랜지스터(190)는 신호선(191) 및 도전막(193)을 형성한 후, 산화물 반도체막(195)을 형성한다. 이 때문에, 산화물 반도체막(195)의 표면은 신호선(191) 및 도전막(193)의 형성 공정에서 이용하는 에천트나 에칭 가스에 노출되지 않고, 산화물 반도체막(195) 및 절연막(129) 사이의 불순물을 저감할 수 있다. 이 결과, 트랜지스터(190)의 소스 전극(191a) 및 드레인 전극(193a)의 사이에 흐르는 리크 전류를 저감할 수 있다.
＜변형예 9＞
또, 상기의 화소(101), 화소(141), 화소(161), 화소(171), 화소(172), 화소(196), 화소(401_1) 및 화소(401_2)에 있어서, 트랜지스터로서 채널 에치 구조의 트랜지스터를 이용하고 있다. 이 트랜지스터는 도 23에 나타내는 바와 같이, 채널 보호형의 트랜지스터(183)를 이용할 수 있다. 또한, 도 23에서, 산화물 반도체막(111)과, 소스 전극(109a)을 포함하는 신호선(109) 및 드레인 전극(113a)으로서 기능하는 도전막(113)의 사이에 채널 보호막(182)이 형성되어 있는 점 이외의 구성은 도 4와 같다.
도 23에 나타내는 채널 보호형의 트랜지스터(183)는 산화물 반도체막(111) 위에 채널 보호막(182)을 형성한 후, 신호선(109) 및 도전막(113)을 형성한다. 채널 보호막(182)은 트랜지스터(103)의 절연막(129)의 재료로 형성할 수 있다. 이와 같이 함으로써, 채널 보호형의 트랜지스터(183)에 있어서, 트랜지스터(103)의 절연막(129)에 상당하는 절연막을 별도 형성할 필요가 없어진다. 이 때문에, 산화물 반도체막(111)의 표면은 신호선(191) 및 도전막(193)의 형성 공정에서 이용하는 에천트나 에칭 가스에 노출되지 않고, 산화물 반도체막(111) 및 채널 보호막(182) 사이의 불순물을 저감할 수 있다. 이 결과, 채널 보호형의 트랜지스터(183)의 소스 전극(109a) 및 드레인 전극(113a) 사이에 흐르는 리크 전류를 저감하는 것이 가능하다. 또, 채널 보호막(182)을 가짐으로써, 신호선(109) 및 도전막(113)을 형성할 때에 행하는 가공에 의해, 산화물 반도체막(111)(특히 채널 형성 영역)이 손상을 입는 것을 억제할 수 있다.
＜변형예 10＞
또, 상기의 화소(101), 화소(141), 화소(161), 화소(171), 화소(172), 화소(196), 화소(401_1) 및 화소(401_2)에서, 트랜지스터로서 하나의 게이트 전극을 가지는 트랜지스터를 나타냈지만, 그 대신에, 도 24에 나타내는 바와 같이, 산화물 반도체막(111)을 통하여 주사선(107)에 포함되는 게이트 전극과 대향하는 도전막(187)을 가지는 트랜지스터(185)를 이용할 수 있다.
트랜지스터(185)는 본 실시형태에 설명한 트랜지스터(103), 트랜지스터(169), 트랜지스터(190)의 절연막(132) 위에 도전막(187)을 가지는 듀얼 게이트 트랜지스터이다. 도전막(187)은 백 게이트 전극이라고 할 수 있다. 도전막(187)은 적어도 산화물 반도체막(111)의 채널 형성 영역과 중첩된다. 도전막(187)을 산화물 반도체막(111)의 채널 형성 영역과 중첩되는 위치에 형성하는 것에 의해, 신뢰성 시험(예를 들면, BT(Bias Temperature) 스트레스 시험) 전후에서의 트랜지스터(185)의 문턱 전압의 변동량을 더욱 저감할 수 있다. 또, 도전막(187)의 전위는 공통 전위, GND 전위, 혹은 임의의 전위로 하면 좋다. 또는, 도전막(187)은 플로팅 상태여도 좋다. 또, 도전막(187)의 전위를 제어함으로써 트랜지스터(185)의 문턱 전압을 제어할 수 있다. 또는, 게이트 전극(107a) 및 도전막(187)을 접속하고, 이것들을 동 전위로 해도 좋다. 도전막(187)을 형성함으로써, 주위의 전계의 변화가 산화물 반도체막(111)에 주는 영향을 경감하여, 트랜지스터의 신뢰성을 향상시킬 수 있다.
도전막(187)은 주사선(107), 신호선(109), 화소 전극(121) 등과 같은 재료 및 방법에 의해 형성할 수 있다.
이상으로부터, 구동 회로를 가지는 반도체 장치에 있어서, 구동 회로에 포함되는 트랜지스터를 듀얼 게이트 트랜지스터로 하고, 이 듀얼 게이트 트랜지스터의 백 게이트 전극을 용량 소자와 전기적으로 접속되어 있는 용량선과 전기적으로 접속함으로써, 소비 전력을 저감시키면서, 구동 회로의 동작 속도를 빠르게 할 수 있고, 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 용량 소자의 한쪽 전극으로서 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)과 같은 형성 공정으로 형성되는 반도체막을 이용함으로써, 개구율을 높이면서, 전하 용량을 증대시킨 용량 소자를 가지는 반도체 장치를 제작할 수 있다. 이 결과, 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)은 산소 결손이 저감되고, 수소, 질소 등의 불순물이 저감되어 있는 것으로부터, 본 발명의 일 양태인 반도체 장치는 양호한 전기 특성을 가지는 반도체 장치이다.
또한, 본 실시형태에 나타내는 구성 등은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 양태의 반도체 장치이며, 상기 실시형태와 다른 구조의 반도체 장치에 대하여, 도면을 이용하여 설명한다. 본 실시형태에서는, 액정 표시 장치를 예로 하여 본 발명의 일 양태인 반도체 장치를 설명한다. 또, 본 실시형태에 설명하는 반도체 장치는 상기 실시형태와 비교하여 용량 소자의 구조가 다르다. 또한, 본 실시형태에 설명하는 반도체 장치에서, 상기 실시형태에 설명한 반도체 장치와 같은 구성은 상기 실시형태를 참조할 수 있다.
＜반도체 장치의 구성＞
본 실시형태에 설명하는 화소(201)의 상면도를 도 25에 나타낸다. 도 25에 나타낸 화소(201)는 도 3에 나타낸 화소(101)와 비교하여, 2점 쇄선 내의 영역에서 절연막(229)(도시하지 않음) 및 절연막(231)(도시하지 않음)이 형성되지 않았다. 따라서, 도 25에 나타낸 화소(201)의 용량 소자(205)는 한쪽 전극으로서 기능하는 산화물 반도체막(119)과, 다른 한쪽 전극인 화소 전극(221)과, 유전체막인 절연막(232)(도시하지 않음)으로 구성되어 있다.
다음에, 도 25의 일점 쇄선 A1-A2 간 및 일점 쇄선 B1-B2 간에서의 단면도를 도 26에 나타낸다.
본 실시형태에서의 화소(201)의 단면 구조는 이하와 같다. 기판(102) 위에, 게이트 전극(107a)을 포함하는 주사선(107)과, 주사선(107)과 동일 표면 위에 형성되어 있는 용량선(115)이 제공되어 있다. 주사선(107) 및 용량선(115) 위에 게이트 절연막(127)이 형성되어 있다. 게이트 절연막(127)의 주사선(107)과 중첩하는 영역 위에 산화물 반도체막(111)이 형성되어 있고, 게이트 절연막(127) 위에 산화물 반도체막(119)이 형성되어 있다. 산화물 반도체막(111) 위, 및 게이트 절연막(127) 위에, 소스 전극(109a)을 포함하는 신호선(109)과, 드레인 전극(113a)으로서 기능하는 도전막(113)이 형성되어 있다. 게이트 절연막(127)에는 용량선(115)에 달하는 개구(123)가 형성되어 있고, 개구(123), 게이트 절연막(127) 위, 및 산화물 반도체막(119) 위에 도전막(125)이 형성되어 있다. 게이트 절연막(127) 위, 신호선(109) 위, 산화물 반도체막(111) 위, 도전막(113) 위, 도전막(125) 위, 산화물 반도체막(119) 위에 트랜지스터(103)의 보호 절연막으로서 기능하는 절연막(229), 절연막(231), 및 절연막(232)이 형성되어 있다. 절연막(229), 절연막(231), 및 절연막(232)에는 도전막(113)에 달하는 개구(117)가 형성되어 있고, 개구(117) 및 절연막(232) 위에 화소 전극(221)이 형성되어 있다. 또한, 기판(102)과 주사선(107) 및 용량선(115) 및 게이트 절연막(127)과의 사이에는 하지 절연막이 형성되어 있어도 좋다.
절연막(229)은 실시형태 1에 설명한 절연막(129)과 같은 절연막이다. 절연막(231)은 실시형태 1에 설명한 절연막(131)과 같은 절연막이다. 절연막(232)은 실시형태 1에 설명한 절연막(132)과 같은 절연막이다. 화소 전극(221)은 실시형태 1에 설명한 화소 전극(121)과 같은 화소 전극이다.
본 실시형태에서의 용량 소자(205)와 같이, 한쪽 전극으로서 기능하는 산화물 반도체막(119)과 다른 한쪽 전극인 화소 전극(221)과의 사이에 형성되는 유전체막을 절연막(232)으로 함으로써, 유전체막의 두께를 실시형태 1의 용량 소자(105)의 유전체막에 비해 얇게 할 수 있다. 따라서, 본 실시형태의 용량 소자(205)는 실시형태 1의 용량 소자(105)보다 전하 용량을 증대시킬 수 있다.
또, 절연막(232)은 실시형태 1의 절연막(132)과 마찬가지로 질화 절연막인 것이 바람직하다. 절연막(232)은 산화물 반도체막(119)과 접하는 것으로부터, 이 질화 절연막에 포함되는 질소 또는/및 수소를 산화물 반도체막(119)으로 이동시킬 수 있어, 산화물 반도체막(119)의 도전율을 증대시킬 수 있다. 또, 절연막(232)을 질화 절연막으로 하고, 절연막(232)이 산화물 반도체막(119)에 접한 상태로 가열 처리를 행함으로써, 이 질화 절연막에 포함되는 질소 또는/및 수소를 산화물 반도체막(119)으로 이동시킬 수 있다. 이 결과, 산화물 반도체막(119)의 도전율이 증대되어, n형이 된다. 산화물 반도체막(119)은 도전율이 산화물 반도체막(111)과 비교하여 높기 때문에, 산화물 반도체막(119)은 도전성을 가지는 막이라고 할 수 있다.
상기로부터, 본 실시형태에서의 반도체 장치에 있어서, 산화물 반도체막(119)은 산화물 반도체막(111)보다 도전율이 높은 영역을 가진다. 적어도 산화물 반도체막(119)의 절연막(232)과 접하는 영역은 산화물 반도체막(111)의 절연막(229)과 접하는 영역보다 도전율이 높다.
또한, 산화물 반도체막(119)은 산화물 반도체막(111)보다 수소 농도가 높은 것이 바람직하다. 산화물 반도체막(119)에 있어서, 2차 이온 질량 분석법(SIMS：Secondary Ion Mass Spectrometry)에 의해 얻어지는 수소 농도는 8×1019 atoms/cm3 이상, 바람직하게는 1×1020 atoms/cm3 이상, 보다 바람직하게는 5×1020 atoms/cm3 이상이다. 산화물 반도체막(111)에 있어서, 2차 이온 질량 분석법에 의해 얻어지는 수소 농도는 5×1019 atoms/cm3 미만, 바람직하게는 5×1018 atoms/cm3 미만, 바람직하게는 1×1018 atoms/cm3 이하, 보다 바람직하게는 5×1017 atoms/cm3 이하, 더욱 바람직하게는 1×1016 atoms/cm3 이하이다.
또, 산화물 반도체막(119)은 산화물 반도체막(111)보다 저항율이 낮다. 산화물 반도체막(119)의 저항율이 산화물 반도체막(111)의 저항율의 1×10-8배 이상 1×10-1배 이하인 것이 바람직하고, 대표적으로는 1×10-3 Ωcm 이상 1×104 Ωcm 미만, 더욱 바람직하게는, 저항율이 1×10-3 Ωcm 이상 1×10-1 Ωcm 미만이면 좋다.
＜반도체 장치의 제작 방법＞
다음에, 본 실시형태에서의 반도체 장치의 제작 방법에 대하여, 도 27 및 도 28을 이용하여 설명한다.
우선, 기판(102) 위에, 게이트 전극(107a)을 포함하는 주사선(107) 및 용량선(115)을 형성하고, 기판(102), 주사선(107) 및 용량선(115) 위에 게이트 절연막(127)으로 가공되는 절연막을 형성하고, 이 절연막 위에 산화물 반도체막(111) 및 산화물 반도체막(119)을 형성하고, 용량선(115)에 달하는 개구(123)를 이 절연막에 형성하여 게이트 절연막(127)을 형성한 후, 소스 전극(109a)을 포함하는 신호선(109), 도전막(113), 및 도전막(125)을 형성하고, 게이트 절연막(127), 신호선(109), 도전막(113), 도전막(125), 및 산화물 반도체막(119) 위에 절연막(128)을 형성하고, 절연막(128) 위에 절연막(130)을 형성한다(도 27(A) 참조). 또한, 여기까지의 공정은 실시형태 1을 참조하여 행할 수 있다.
다음에, 적어도 산화물 반도체막(119)과 중첩하는 절연막(130)의 영역 위에 마스크를 형성하고, 이 마스크를 이용하여 가공하고 절연막(228) 및 절연막(230)을 형성함과 동시에 산화물 반도체막(119)을 노출시키고, 노출시킨 영역 위 및 절연막(130) 위에 절연막(233)을 형성한다(도 27(B) 참조). 이 마스크는 포토리소그래피 공정에 의해 형성한 레지스트 마스크를 이용할 수 있고, 이 가공은 드라이 에칭 및 웨트 에칭의 한쪽 또는 쌍방에 의해 행할 수 있다. 또, 절연막(233)은 실시형태 1에 설명한 절연막(133)과 같은 절연막이다. 또, 절연막(233)을 형성한 후 등 절연막(233)이 산화물 반도체막(119)에 접한 상태에서 가열 처리를 행하여도 좋다. 또한, 여기까지의 공정에 대해서도 실시형태 1을 참조하여 행할 수 있다.
질화 절연막으로 형성되는 절연막(233)을 플라즈마 CVD법 또는 스퍼터링법으로 성막하면, 산화물 반도체막(119)이 플라즈마에 노출되어 산화물 반도체막(119)에 산소 결손이 생성된다. 또, 산화물 반도체막(119)과 질화 절연막으로 형성되는 절연막(233)이 접합으로써, 절연막(233)으로부터, 질소 또는/및 수소가 산화물 반도체막(119)으로 이동한다. 산소 결손에 절연막(233)에 포함되는 수소가 들어감으로써, 캐리어인 전자가 생성된다. 또는, 절연막(232)을 질화 절연막으로 하고, 절연막(232)이 산화물 반도체막(119)에 접한 상태로 가열 처리를 행함으로써, 이 질화 절연막에 포함되는 질소 또는/및 수소를 산화물 반도체막(119)으로 이동한다. 이 결과, 산화물 반도체막(119)의 도전율이 증대하여 n형이 된다. 또한, 도체 특성을 가지는 금속 산화물막으로 구성되는 투광성을 가지는 도전막이 된다. 산화물 반도체막(119)은 도전율이 산화물 반도체막(111)과 비교하여 높다.
다음에, 절연막(228) 및 절연막(230) 및 절연막(233)에, 도전막(113)에 달하는 개구(117)를 형성하고, 절연막(229), 절연막(231) 및 절연막(232)을 형성하고(도 28(A) 참조), 개구(117)를 통하여 도전막(113)에 접하는 화소 전극(221)을 형성한다(도 28(B) 참조). 또한, 여기까지의 공정에 대해서도 실시형태 1을 참조하여 행할 수 있다.
이상의 공정에 의해, 본 실시형태에서의 반도체 장치를 제작할 수 있다.
＜변형예＞
본 발명의 일 양태인 반도체 장치에 있어서, 용량 소자의 구조를 적절히 변경할 수 있다. 본 구조의 구체적인 예에 대하여, 도 29를 이용하여 설명한다. 또한, 여기에서는, 도 3 및 도 4에 설명한 용량 소자(205)와 다른 용량 소자(245)에 대해서만 설명한다.
게이트 절연막(218)을 질화 절연막인 절연막(226)과 산화 절연막인 절연막(227)과의 적층 구조로 하고, 적어도 산화물 반도체막(119)이 형성되는 영역에서 절연막(226)만을 형성하는 구성이다. 이와 같이 함으로써 절연막(226)인 질화 절연막이 산화물 반도체막(119)의 하면과 접하게 되어, 산화물 반도체막(119)의 도전율을 증대시킬 수 있다(도 29 참조). 도 29는 단면도이며, 도 29에 대응하는 상면도로서는 도 3을 참조할 수 있다. 이 경우, 용량 소자(105)의 유전체막은 절연막(129), 절연막(131) 및 절연막(132)이다. 또한, 절연막(226) 및 절연막(227)은 게이트 절연막(127)에 적용할 수 있는 절연막을 적절히 이용할 수 있고, 절연막(227)은 절연막(132)과 같은 절연막으로 해도 좋다. 또, 본 구성으로 하기 위해서는, 실시형태 1을 참조하여 적절히 절연막(227)을 가공하면 좋다.
또한, 도 29에 나타내는 구성에서, 산화물 반도체막(119)의 상면은 절연막(132)과 접하는 구성이어도 좋다. 즉, 도 29에 나타내는 구성에 있어서, 절연막(129) 및 절연막(131)의 산화물 반도체막(119)과 접하는 영역은 제거해도 좋다. 이 경우, 용량 소자(105)의 유전체막은 절연막(132)이다. 산화물 반도체막(119)의 상면 및 하면을 질화 절연막과 접하는 구성으로 함으로써, 한 면만 질화 절연막과 접하는 경우보다 효율적으로 충분히 산화물 반도체막(119)의 도전율을 증대시킬 수 있다.
이상, 본 발명의 일 양태에 의해, 구동 회로를 가지는 반도체 장치에 있어서, 구동 회로에 포함되는 트랜지스터를 듀얼 게이트 트랜지스터로 하고, 이 듀얼 게이트 트랜지스터의 백 게이트 전극을 용량 소자와 전기적으로 접속되어 있는 용량선과 전기적으로 접속함으로써, 소비 전력을 저감시키면서, 구동 회로의 동작 속도를 빠르게 할 수 있고, 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 용량 소자의 한쪽 전극으로서, 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)과 같은 형성 공정으로 형성되는 반도체막을 이용함으로써, 개구율을 높이면서, 전하 용량을 증대시킨 용량 소자를 가지는 반도체 장치를 제작할 수 있다. 또, 개구율을 향상시킴으로써 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)은 산소 결손이 저감되고, 수소, 질소 등의 불순물이 저감되어 있는 것으로부터, 본 발명의 일 양태인 반도체 장치는 양호한 전기 특성을 가지는 반도체 장치이다.
또한, 본 실시형태에 나타내는 구성 등은 다른 실시형태에 나타내는 구성 및 그 변형예와 적절히 조합하여 이용할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 양태의 반도체 장치로서, 상기 실시형태와 다른 구조의 반도체 장치에 대하여, 도면을 이용하여 설명한다. 본 실시형태에서는 액정 표시 장치를 예로 하여 본 발명의 일 양태인 반도체 장치를 설명한다. 또, 본 실시형태에 설명하는 반도체 장치는 상기 실시형태와 비교하여 용량 소자의 한쪽 전극인 반도체막이 다르다. 또한, 본 실시형태에 설명하는 반도체 장치에 있어서, 상기 실시형태에 설명한 반도체 장치와 같은 구성은 상기 실시형태를 참조할 수 있다.
＜반도체 장치의 구성＞
본 실시형태에 설명하는 액정 표시 장치의 화소부에 형성되는 화소(301)의 구체적인 구성예에 대하여 설명한다. 화소(301)의 상면도를 도 30에 나타낸다. 도 30에 나타내는 화소(301)는 용량 소자(305)를 가지고, 용량 소자(305)는 화소(301) 내의 용량선(115) 및 신호선(109)으로 둘러싸인 영역에 형성되어 있다. 용량 소자(305)는 개구(123)에 형성된 도전막(125)을 통하여 용량선(115)과 전기적으로 접속되어 있다. 용량 소자(305)는 산화물 반도체막(111)보다 도전율이 높고, 투광성을 가지는 산화물 반도체막(319)과, 투광성을 가지는 화소 전극(121)과, 유전체막으로서 트랜지스터(103)에 포함되어 투광성을 가지는 절연막(도 30에 도시하지 않음)으로 구성되어 있다. 즉, 용량 소자(305)는 투광성을 가진다.
산화물 반도체막(319)의 도전율은 10 S/cm 이상 1000 S/cm 이하, 바람직하게는 100 S/cm 이상 1000 S/cm 이하로 한다.
이와 같이 산화물 반도체막(319)은 도전율이 높기 때문에, 용량 소자를 구성하는 전극으로서 충분히 기능한다. 즉, 화소(301) 내에 용량 소자(305)를 크게(대면적으로) 형성할 수 있다. 따라서, 개구율을 높이면서, 전하 용량을 증대시킨 반도체 장치를 얻을 수 있다. 이 결과, 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
다음에, 도 30의 일점 쇄선 A1-A2 간 및 일점 쇄선 B1-B2 간의 단면도를 도 31에 나타낸다.
화소(301)의 단면 구조는 이하와 같다. 기판(102) 위에, 게이트 전극(107a)을 포함하는 주사선(107)이 제공되어 있다. 주사선(107) 위에 게이트 절연막(127)이 형성되어 있다. 게이트 절연막(127)의 주사선(107)과 중첩하는 영역 위에 산화물 반도체막(111)이 형성되어 있고, 게이트 절연막(127) 위에 산화물 반도체막(319)이 형성되어 있다. 산화물 반도체막(111) 위, 및 게이트 절연막(127) 위에 소스 전극(109a)을 포함하는 신호선(109)과, 드레인 전극(113a)으로서 기능하는 도전막(113)이 형성되어 있다. 또, 게이트 절연막(127) 및 산화물 반도체막(319) 위에 용량선(115)이 제공되어 있다. 게이트 절연막(127) 위, 신호선(109) 위, 산화물 반도체막(111) 위, 도전막(113) 위, 산화물 반도체막(319) 및 용량선(115) 위에 트랜지스터(103)의 보호 절연막으로서 기능하는 절연막(129), 절연막(131), 및 절연막(132)이 형성되어 있다. 절연막(129), 절연막(131), 및 절연막(132)에는 도전막(113)에 달하는 개구(117)가 형성되어 있고, 개구(117) 및 절연막(132) 위에 화소 전극(121)이 제공되어 있다. 또한, 기판(102)과 주사선(107) 및 게이트 절연막(127)과의 사이에는 하지 절연막이 형성되어 있어도 좋다.
본 실시형태에서의 용량 소자(305)는 한쌍의 전극 중 한쪽 전극이 산화물 반도체막(111)보다 도전율이 높은 산화물 반도체막(319)이며, 한쌍의 전극 중 다른 한쪽 전극이 화소 전극(121)이며, 한쌍의 전극의 사이에 형성된 유전체막이 절연막(129), 절연막(131), 및 절연막(132)이다.
산화물 반도체막(319)은 산화물 반도체막(111)에 적용할 수 있는 산화물 반도체를 이용할 수 있다. 산화물 반도체막(111)을 형성함과 동시에 산화물 반도체막(319)을 형성할 수 있기 때문에, 산화물 반도체막(319)은 산화물 반도체막(111)을 구성하는 산화물 반도체의 금속 원소를 포함한다. 그리고, 산화물 반도체막(319)은 산화물 반도체막(111)보다 도전율이 높은 것이 바람직하므로, 도전율을 증대시키는 원소(도펀트)가 포함되어 있는 것이 바람직하다. 구체적으로는 산화물 반도체막(319)에는 도펀트로서, 붕소, 질소, 불소, 알루미늄, 인, 비소, 인듐, 주석, 안티몬 및 희가스 원소로부터 선택된 일종 이상이 포함되어 있다. 산화물 반도체막(319)에 포함되는 도펀트 농도는 1×1019 atoms/cm3 이상 1×1022atoms/cm3 이하인 것이 바람직하다. 이와 같이 함으로써, 산화물 반도체막(319)의 도전율을 10 S/cm 이상 1000 S/cm 이하, 바람직하게는 100 S/cm 이상 1000 S/cm 이하로 할 수 있어, 산화물 반도체막(319)을 용량 소자(305)의 한쪽 전극으로서 충분히 기능시킬 수 있다. 또한, 산화물 반도체막(319)은 산화물 반도체막(111)보다 도전율이 높은 영역을 가진다. 본 실시형태에 있어서, 적어도, 산화물 반도체막(319)의 절연막(132)과 접하는 영역은 산화물 반도체막(111)의 절연막(129)과 접하는 영역보다 도전율이 높다. 또, 산화물 반도체막(319)은 상기 원소(도펀트)를 포함하기 때문에 n형이며, 도전율이 높기 때문에, 도전성을 가지는 막이라고 할 수도 있다.
＜반도체 장치의 제작 방법＞
다음에, 본 실시형태에서의 반도체 장치의 제작 방법에 대하여, 도 32 및 도 33을 이용하여 설명한다.
우선, 기판(102) 위에 게이트 전극(107a)을 포함하는 주사선(107) 및 용량선(115)을 형성하고, 기판(102), 주사선(107) 및 용량선 위에 게이트 절연막(127)에 가공되는 절연막을 형성하고, 이 절연막 위에 산화물 반도체막(111) 및 산화물 반도체막(119)을 형성한다(도 32(A) 참조). 또한, 여기까지의 공정은 실시형태 1을 참조하여 행할 수 있다.
다음에, 산화물 반도체막(119)에 도펀트를 첨가하여 산화물 반도체막(319)을 형성한 후, 절연막(126)에 용량선(115)에 달하는 개구(123)를 형성하여 게이트 절연막(127)을 형성한 후, 소스 전극(109a)을 포함하는 신호선(109), 드레인 전극(113a)으로서 기능하는 도전막(113), 산화물 반도체막(319)과 용량선(115)을 전기적으로 접속하는 도전막(125)을 형성한다(도 32(B) 참조).
산화물 반도체막(119)에 도펀트를 첨가하는 방법은 산화물 반도체막(119) 이외의 영역에 마스크를 형성하고, 이 마스크를 이용하여, 붕소, 질소, 불소, 알루미늄, 인, 비소, 인듐, 주석, 안티몬 및 희가스 원소로부터 선택된 일종 이상의 도펀트를 이온 주입법 또는 이온 도핑법 등으로 첨가한다. 또, 이온 주입법 또는 이온 도핑법 대신에 이 도펀트를 포함하는 플라즈마에 산화물 반도체막(119)을 노출시킴으로써, 이 도펀트를 첨가해도 좋다. 또한, 도펀트를 첨가한 후, 가열 처리를 행해도 좋다. 이 가열 처리는 실시형태 1에 기재한 산화물 반도체막(111) 및 산화물 반도체막(119)의 탈수소화 또는 탈수화를 행하는 가열 처리의 상세한 사항을 참조하여 적절히 행할 수 있다.
또한, 도펀트를 첨가하는 공정은 신호선(109), 도전막(113) 및 도전막(125)을 형성한 후에 행하여도 좋다. 그 경우, 산화물 반도체막(319)의 신호선(109), 도전막(113) 및 도전막(125)에 접하는 영역에는 도펀트는 첨가되지 않는다.
다음에, 게이트 절연막(127), 신호선(109), 산화물 반도체막(111), 도전막(113), 도전막(125), 및 산화물 반도체막(319) 위에 절연막(128)을 형성하고, 절연막(128) 위에 절연막(130)을 형성하고, 절연막(130) 위에 절연막(133)을 형성한다(도 33(A) 참조). 또한, 이 공정은 실시형태 1을 참조하여 행할 수 있다.
다음에, 절연막(128) 및 절연막(130) 및 절연막(133)에, 도전막(113)에 달하는 개구(117)를 형성하고, 절연막(129), 절연막(131) 및 절연막(132)을 형성하고(도 33(B) 참조), 개구(117)를 통하여 도전막(113)에 접하는 화소 전극(121)을 형성한다(도 31 참조). 또한, 이 공정에 대해서도 실시형태 1을 참조하여 행할 수 있다.
이상의 공정에 의해, 본 실시형태에서의 반도체 장치를 제작할 수 있다.
이상, 본 발명의 일 양태에 의해, 구동 회로를 가지는 반도체 장치에서, 구동 회로에 포함되는 트랜지스터를 듀얼 게이트 트랜지스터로 하고, 이 듀얼 게이트 트랜지스터의 백 게이트 전극을 용량 소자와 전기적으로 접속되어 있는 용량선과 전기적으로 접속함으로써, 소비 전력을 저감시키면서, 구동 회로의 동작 속도를 빠르게 할 수 있고, 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 용량 소자의 한쪽 전극으로서 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)과 같은 형성 공정으로 형성되는 반도체막을 이용함으로써, 개구율을 높이면서, 전하 용량을 증대시킨 용량 소자를 가지는 반도체 장치를 제작할 수 있다. 또, 개구율을 향상시킴으로써 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)은 산소 결손이 저감되고, 수소, 질소 등의 불순물이 저감되어 있으므로, 본 발명의 일 양태인 반도체 장치는 양호한 전기 특성을 가지는 반도체 장치이다.
또한, 본 실시형태에 나타내는 구성 등은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
(실시형태 4)
본 실시형태에서는, 상기 실시형태에 설명한 반도체 장치에 포함되어 있는 트랜지스터 및 용량 소자에 있어서, 반도체막인 산화물 반도체막에 적용할 수 있는 일 양태에 대하여 설명한다.
산화물 반도체막은 비단결정 산화물 반도체막과 단결정 산화물 반도체막으로 크게 나누어진다. 비단결정 산화물 반도체막이란, CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)막, 다결정 산화물 반도체막, 미결정 산화물 반도체막, 비정질 산화물 반도체막 등을 말한다.
먼저, CAAC-OS막에 대하여 설명한다.
CAAC-OS막은 c축 배향한 복수의 결정부를 가지는 산화물 반도체막의 하나이다.
CAAC-OS막을 투과형 전자 현미경(TEM：Transmission Electron Microscope)에 의해 관찰하면, 명확한 결정부들간의 경계, 즉 결정립계(그레인 바운더리(grain boundary)라고도 함)를 확인할 수가 없다. 따라서, CAAC-OS막은 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
CAAC-OS막을 시료면과 대략 평행한 방향으로부터 TEM에 의해 관찰(단면 TEM 관찰)하면, 결정부에서, 금속 원자가 층상(層狀)으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층은 CAAC-OS막의 막을 형성하는 면(피형성면이라고도 함) 또는 상면의 요철을 반영한 형상이며, CAAC-OS막의 피형성면 또는 상면과 평행하게 배열한다.
또한, 본 명세서 등에 있어서, 「평행」이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 포함된다. 또, 「수직」이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 포함된다.
한편, CAAC-OS막을 시료면과 대략 수직인 방향에서 TEM에 의해 관찰(평면 TEM 관찰)하면, 결정부에서 금속 원자가 삼각 형상 또는 육각 형상으로 배열되어 있는 것을 확인할 수 있다. 그러나, 다른 결정부간에서, 금속 원자의 배열에 규칙성은 볼 수 없다.
단면 TEM 관찰 및 평면 TEM 관찰로부터, CAAC-OS막의 결정부는 배향성을 가지고 있는 것을 알 수 있다.
또한, CAAC-OS막에 포함되는 대부분의 결정부는 한 변이 100 nm 미만의 입방체 내에 들어가는 크기이다. 따라서, CAAC-OS막에 포함되는 결정부는 한 변이 10 nm 미만, 5 nm 미만 또는 3 nm 미만의 입방체 내에 들어가는 크기의 경우도 포함된다. 단, CAAC-OS막에 포함되는 복수의 결정부가 연결됨으로써, 하나의 큰 결정 영역을 형성하는 경우가 있다. 예를 들면, 평면 TEM상에 있어서, 2500 nm2 이상, 5μm2 이상 또는 1000μm2 이상이 되는 결정 영역이 관찰되는 경우가 있다.
CAAC-OS막에 대하여, X선 회절(XRD：X-Ray Diffraction) 장치를 이용하여 구조 해석을 행하면, 예를 들어 InGaZnO4의 결정을 가지는 CAAC-OS막의 out-of-plane법에 따른 해석에서는, 회절각(2θ)이 31°근방에 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (009)면에 귀속되는 것으로부터, CAAC-OS막의 결정이 c축 배향성을 가지고, c축이 피형성면 또는 상면에 대략 수직인 방향을 향하고 있는 것을 확인할 수 있다.
한편, CAAC-OS막에 대하여, c축에 대략 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 해석에서는, 2θ가 56°근방에 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (110)면에 귀속된다. InGaZnO4의 단결정 산화물 반도체막이라면, 2θ를 56°근방에 고정하여, 시료면의 법선 벡터를 축(φ축)으로서 시료를 회전시키면서 분석(φ스캔)을 행하면, (110)면과 등가인 결정면에 귀속되는 피크가 6개 관찰된다. 이것에 대하여, CAAC-OS막의 경우는, 2θ를 56°근방에 고정하여 φ 스캔한 경우에도, 명료한 피크가 나타나지 않는다.
이상으로부터, CAAC-OS막에서는 다른 결정부간에서는 a축 및 b축의 배향은 불규칙하지만, c축 배향성을 가지고, 또한 c축이 피형성면 또는 상면의 법선 벡터에 평행한 방향을 향하고 있는 것을 알 수 있다. 따라서, 상술한 단면 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각 층은 결정의 ab면에 평행한 면이다.
또한, 결정부는 CAAC-OS막을 성막했을 때, 또는 가열 처리 등의 결정화 처리를 행했을 때에 형성된다. 상술한 바와 같이, 결정의 c축은 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향한다. 따라서, 예를 들면, CAAC-OS막의 형상을 에칭 등에 의해 변화시킨 경우, 결정의 c축이 CAAC-OS막의 피형성면 또는 상면의 법선 벡터와 평행이 되지 않는 경우도 있다.
또, CAAC-OS막 중에서, c축 배향한 결정부의 분포가 균일하지 않아도 좋다. 예를 들면, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방으로부터의 결정 성장에 의해 형성되는 경우, 상면 근방의 영역은 피형성면 근방의 영역보다 c축 배향한 결정부의 비율이 높아지는 일이 있다. 또, CAAC-OS막에 불순물을 첨가하는 경우, 불순물이 첨가된 영역이 변질되어, 부분적으로 c축 배향한 결정부의 비율이 다른 영역이 형성되는 일도 있다.
또한, InGaZnO4의 결정을 가지는 CAAC-OS막의 out-of-plane법에 따른 해석에서는, 2θ가 31°근방의 피크 외에, 2θ가 36°근방에도 피크가 나타나는 경우가 있다. 2θ가 36°근방의 피크는 CAAC-OS막 중의 일부에, c축 배향성을 갖지 않는 결정이 포함되는 것을 나타내고 있다. CAAC-OS막은 2θ가 31°근방에 피크를 나타내고, 2θ가 36°근방에 피크를 나타내지 않는 것이 바람직하다.
CAAC-OS막은 불순물 농도가 낮은 산화물 반도체막이다. 불순물은 수소, 탄소, 실리콘, 천이 금속 원소 등의 산화물 반도체막의 주성분 이외의 원소이다. 특히, 실리콘 등의 산화물 반도체막을 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는 산화물 반도체막으로부터 산소를 빼앗는 것에 의해 산화물 반도체막의 원자 배열을 어지럽혀, 결정성을 저하시키는 요인이 된다. 또, 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체막 내부에 포함되면, 산화물 반도체막의 원자 배열을 어지럽혀, 결정성을 저하시키는 요인이 된다. 또한, 산화물 반도체막에 포함되는 불순물은 캐리어 트랩이나 캐리어 발생원이 되는 경우가 있다.
또, CAAC-OS막은 결함 준위 밀도가 낮은 산화물 반도체막이다. 예를 들면, 산화물 반도체막 중의 산소 결손은, 캐리어 트랩이 되는 것이나, 수소를 포획하는 것에 의해 캐리어 발생원이 되는 일이 있다.
불순물 농도가 낮고, 결함 준위 밀도가 낮은(산소 결손의 적은) 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 부른다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적기 때문에, 캐리어 밀도를 낮게 할 수 있다. 따라서, 이 산화물 반도체막을 이용한 트랜지스터는 문턱 전압이 마이너스가 되는 전기 특성(노멀리 온이라고도 함)이 되는 일이 적다. 또, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 트랩이 적다. 그 때문에, 이 산화물 반도체막을 이용한 트랜지스터는 전기 특성의 변동이 작고, 신뢰성이 높은 트랜지스터가 된다. 또한, 산화물 반도체막의 캐리어 트랩에 포획된 전하는 방출하기까지 필요로 하는 시간이 길고, 마치 고정 전하와 같이 행동하는 일이 있다. 그 때문에, 불순물 농도가 높고, 결함 준위 밀도가 높은 산화물 반도체막을 이용한 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
또, CAAC-OS막을 이용한 트랜지스터는 가시광이나 자외광의 조사에 의한 전기 특성의 변동이 작다.
다음에, 미결정 산화물 반도체막에 대하여 설명한다.
미결정 산화물 반도체막은 TEM에 의한 관찰상에서는, 명확하게 결정부를 확인할 수가 없는 경우가 있다. 미결정 산화물 반도체막에 포함되는 결정부는 1 nm 이상 100 nm 이하, 또는 1 nm 이상 10 nm 이하의 크기인 것이 많다. 특히, 1 nm 이상 10 nm 이하, 또는 1 nm 이상 3 nm 이하의 미결정인 나노 결정(nc：nanocrystal)을 가지는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 부른다. 또, nc-OS막은 예를 들면, TEM에 의한 관찰상에서는 결정립계를 명확하게 확인할 수 없는 경우가 있다.
nc-OS막은 미소한 영역(예를 들면, 1 nm 이상 10 nm 이하의 영역, 특히 1 nm 이상 3 nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또, nc-OS막은 다른 결정부간에서 결정 방위에 규칙성을 볼 수 없다. 그 때문에, 막 전체에서 배향성을 볼 수 없다. 따라서, nc-OS막은 분석 방법에 따라서는, 비정질 산화물 반도체막과 구별이 되지 않는 경우가 있다. 예를 들면, nc-OS막에 대하여, 결정부보다 직경이 큰 X선을 이용하는 XRD 장치를 이용하여 구조 해석을 행하면, out-of-plane법에 따른 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또, nc-OS막에 대하여, 결정부보다 프로브 직경이 큰(예를 들면 50 nm 이상) 전자선을 이용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 행하면 달무리 패턴(halo pattern)과 같은 회절상이 관측된다. 한편, nc-OS막에 대하여, 결정부의 크기와 가깝거나 결정부보다 프로브 직경이 작은(예를 들면 1 nm 이상 30 nm 이하) 전자선을 이용하는 전자선 회절(나노 빔 전자선 회절이라고도 함)을 행하면 스폿이 관측된다. 또, nc-OS막에 대하여 나노 빔 전자선 회절을 행하면 원을 그리듯이(링 형상으로) 휘도가 높은 영역이 관측되는 경우가 있다. 또, nc-OS막에 대하여 나노 빔 전자선 회절을 행하면 링 형상의 영역 내에 복수의 스폿이 관측되는 경우가 있다.
nc-OS막은 비정질 산화물 반도체막보다 규칙성이 높은 산화물 반도체막이다. 그 때문에, nc-OS막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮아진다. 단, nc-OS막은 다른 결정부간에서 결정 방위에 규칙성을 볼 수 없다. 그 때문에, nc-OS막은 CAAC-OS막과 비교하여 결함 준위 밀도가 높아진다.
또한, 산화물 반도체막은 예를 들면, 비정질 산화물 반도체막, 미결정 산화물 반도체막, CAAC-OS막 중, 2종 이상을 가지는 적층막이어도 좋다.
예를 들면, CAAC-OS의 형성 방법으로서는, 3가지를 들 수 있다.
제 1 방법은, 성막 온도를 100℃ 이상 450℃ 이하로 하여 산화물 반도체막을 성막함으로써, 산화물 반도체막에 포함되는 결정부의 c축이 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬된 결정부를 형성하는 방법이다.
제 2 방법은, 산화물 반도체막을 얇은 두께로 성막한 후, 200℃ 이상 700℃ 이하의 열처리를 행함으로써, 산화물 반도체막에 포함되는 결정부의 c축이 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬된 결정부를 형성하는 방법이다.
제 3 방법은, 1번째층의 산화물 반도체막을 얇은 두께로 성막한 후, 200℃ 이상 700℃ 이하의 열처리를 행하고, 또한 2번째층의 산화물 반도체막의 성막을 행함으로써, 산화물 반도체막에 포함되는 결정부의 c축이 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬된 결정부를 형성하는 방법이다.
산화물 반도체막에 CAAC-OS를 적용한 트랜지스터는 가시광이나 자외광의 조사에 의한 전기 특성의 변동이 작다. 따라서, 산화물 반도체막에 CAAC-OS를 적용한 트랜지스터는 양호한 신뢰성을 가진다.
또, CAAC-OS는 다결정인 산화물 반도체 스퍼터링용 타겟을 이용하여 스퍼터링법에 의해 성막하는 것이 바람직하다. 이 스퍼터링용 타겟에 이온이 충돌하면, 스퍼터링용 타겟에 포함되는 결정 영역이 a-b면으로부터 벽개(劈開)하고, a-b면에 평행한 면을 가지는 평판 형상 또는 펠릿(pellet) 형상의 스퍼터링 입자로서 박리하는 경우가 있다. 이 경우, 이 평판 형상 또는 펠릿 형상의 스퍼터링 입자가 결정 상태를 유지한 채로 피성막면에 도달함으로써, CAAC-OS를 성막할 수 있다.
또, CAAC-OS를 성막하기 위해, 이하의 조건을 적용하는 것이 바람직하다.
성막 시의 불순물 혼입을 저감함으로써, 불순물에 의해 결정 상태가 무너지는 것을 억제할 수 있다. 예를 들면, 성막실 내에 존재하는 불순물 농도(수소, 물, 이산화탄소 및 질소 등)를 저감하면 좋다. 또, 성막 가스 중의 불순물 농도를 저감하면 좋다. 구체적으로는, 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 이용한다.
또, 성막 시의 피성막면의 가열 온도(예를 들면 기판 가열 온도)를 높임으로써, 피성막면에 도달한 후에 스퍼터링 입자의 마이그레이션이 일어난다. 구체적으로는, 피성막면의 온도를 100℃ 이상 740℃ 이하, 바람직하게는 150℃ 이상 500℃ 이하로 하여 성막한다. 성막 시의 피성막면의 온도를 높임으로써, 평판 형상 또는 펠릿 형상의 스퍼터링 입자가 피성막면에 도달한 경우, 이 피성막면에 마이그레이션이 일어나, 스퍼터링 입자의 평평한 면이 피성막면에 부착된다.
또, 성막 가스 중의 산소 비율을 높여 전력을 최적화함으로써 성막 시의 플라즈마 손상을 경감하면 바람직하다. 성막 가스 중의 산소 비율은 30 체적%이상, 바람직하게는 100 체적%로 한다.
스퍼터링용 타겟의 일례로서 In-Ga-Zn-O 화합물 타겟에 대하여 이하에 나타낸다.
InOX 분말, GaOY 분말 및 ZnOZ 분말을 소정의 mol수로 혼합하여, 가압 처리한 후, 1000℃ 이상 1500℃ 이하의 온도에서 가열 처리를 하여 다결정인 In-Ga-Zn계 금속 산화물 타겟으로 한다. 또한, 이 가압 처리는 냉각(또는 방랭)하면서 행하여도 좋고, 가열하면서 행하여도 좋다. 또한, X, Y 및 Z는 임의의 정수이다. 여기서, 소정의 mol수비는, 예를 들면, InOX 분말, GaOY 분말 및 ZnOZ 분말이 2：2：1, 8：4：3, 3：1：1, 1：1：1, 4：2：3 또는 3：1：2이다. 또한, 분말의 종류, 및 그 혼합하는 mol수비는 제작하는 스퍼터링용 타겟에 따라 적절히 변경하면 좋다.
또, 산화물 반도체막은 복수의 산화물 반도체막이 적층된 구조여도 좋다. 예를 들면, 산화물 반도체막을, 제 1 산화물 반도체막과 제 2 산화물 반도체막의 적층으로 하고, 제 1 산화물 반도체막과 제 2 산화물 반도체막에 다른 원자수비의 금속 산화물을 이용해도 좋다. 예를 들면, 제 1 산화물 반도체막에 2종류의 금속을 포함하는 산화물, 3종류의 금속을 포함하는 산화물, 4종류의 금속을 포함하는 산화물 중 하나를 이용하여, 제 2 산화물 반도체막에 제 1 산화물 반도체막과 다른 2종류의 금속을 포함하는 산화물, 3종류의 금속을 포함하는 산화물, 4종류의 금속을 포함하는 산화물을 이용해도 좋다.
산화물 반도체막을 2층 구조로 하고, 제 1 산화물 반도체막과 제 2 산화물 반도체막의 구성 원소를 동일하게 하고, 양자의 원자수비를 다르게 해도 좋다. 예를 들면, 제 1 산화물 반도체막의 원자수비를 In：Ga：Zn = 3：1：2로 하고, 제 2 산화물 반도체막의 원자수비를 In：Ga：Zn = 1：1：1로 해도 좋다. 또, 제 1 산화물 반도체막의 원자수비를 In：Ga：Zn = 2：1：3으로 하고, 제 2 산화물 반도체막의 원자수비를 In：Ga：Zn = 1：3：2로 해도 좋다. 또한, 각 산화물 반도체막의 원자수비는 오차로서 상기의 원자수비의 플러스 마이너스 20%의 변동을 포함한다.
이때, 제 1 산화물 반도체막과 제 2 산화물 반도체막 중, 게이트 전극에 가까운 쪽(채널측)의 산화물 반도체막의 In과 Ga의 원자수비를 In≥Ga로 하면 좋다. 또 게이트 전극으로부터 먼 쪽(백 채널측)의 산화물 반도체막의 In과 Ga의 원자수비를 In＜Ga로 하면 좋다. 이러한 적층 구조에 의해, 전계 효과 이동도가 높은 트랜지스터를 제작할 수 있다. 한편, 게이트 전극에 가까운 쪽(채널측)의 산화물 반도체막의 In과 Ga의 원자수비를 In＜Ga로 하고, 백 채널측의 산화물 반도체막의 In과 Ga의 원자수비를 In≥Ga로 함으로써, 트랜지스터의 경시 변화나 신뢰성 시험에 의한 문턱 전압의 변동량을 저감할 수 있다.
원자수비가 In：Ga：Zn = 1：3：2인 제 1 산화물 반도체막은 원자수비가 In：Ga：Zn = 1：3：2인 산화물 타겟을 이용한 스퍼터링법에 의해 형성할 수 있다. 기판 온도를 실온으로 하고, 스퍼터링 가스에 아르곤, 또는 아르곤과 산소의 혼합 가스를 이용하여 형성할 수 있다. 원자수비가 In：Ga：Zn = 3：1：2인 제 2 산화물 반도체막은 원자수비가 In：Ga：Zn = 3：1：2인 산화물 타겟을 이용하여, 제 1 산화물 반도체막과 마찬가지로 하여 형성할 수 있다.
또, 산화물 반도체막을 3층 구조로 하고, 제 1 산화물 반도체막 내지 제 3 산화물 반도체막의 구성 원소를 동일하게 하고, 또한 각각의 원자수비를 다르게 해도 좋다. 산화물 반도체막을 3층 구조로 하는 구성에 대하여, 도 34를 이용하여 설명한다.
도 34에 나타내는 트랜지스터(297)는 제 1 산화물 반도체막(299a), 제 2 산화물 반도체막(299b), 및 제 3 산화물 반도체막(299c)이 게이트 절연막(127)측으로부터 순차로 적층되어 있다. 제 1 산화물 반도체막(299a) 및 제 3 산화물 반도체막(299c)을 구성하는 재료는 InM1xZnyOz(x≥1, y＞1, z＞0, M1 = Ga, Hf 등)로 표기할 수 있는 재료를 이용한다. 단, 제 1 산화물 반도체막(299a) 및 제 3 산화물 반도체막(299c)을 구성하는 재료에 Ga를 포함시킨 경우, 포함시킨 Ga의 비율이 많은, 구체적으로는 InM1XZnYOZ로 표기할 수 있는 재료로 X = 10을 넘으면 성막 시에 가루가 발생할 우려가 있어 부적합하다. 또한, 트랜지스터(297)에서, 제 1 산화물 반도체막(299a), 제 2 산화물 반도체막(299b), 및 제 3 산화물 반도체막(299c) 이외의 구성은 상기 실시형태에 기재한 트랜지스터(예를 들면, 실시형태 1에 기재한 트랜지스터(103))와 같은 구성이다.
또, 제 2 산화물 반도체막(299b)을 구성하는 재료는, InM2xZnyOz(x≥1, y≥x, z＞0, M2 = Ga, Sn 등)로 표기할 수 있는 재료를 이용한다.
제 1 산화물 반도체막(299a)의 전도대 및 제 3 산화물 반도체막(299c)의 전도대에 비해 제 2 산화물 반도체막(299b)의 전도대가 진공 준위로부터 가장 깊어지는 우물형 구조를 구성하도록, 제 1, 제2, 및 제 3 산화물 반도체막의 재료를 적절히 선택한다.
또한, 실시형태 1에 기재한 바와 같이, 산화물 반도체막에서 제 14 족 원소의 하나인 실리콘이나 탄소는 캐리어인 전자를 생성하여, 캐리어 밀도를 증대시킨다. 이 때문에, 실리콘이나 탄소가 산화물 반도체막에 포함되면, 산화물 반도체막은 n형화하게 된다. 이 때문에, 각 산화물 반도체막에 포함되는 실리콘 농도 및 탄소 농도는 3×1018/cm3 이하, 바람직하게는 3×1017/cm3 이하로 한다. 특히, 제 2 산화물 반도체막(299b)에 제 14 족 원소가 많이 혼입하지 않도록, 제 1 산화물 반도체막(299a) 및 제 3 산화물 반도체막(299c)으로, 캐리어 패스가 되는 제 2 산화물 반도체막(299b)을 끼우거나, 또는 둘러싸는 구성으로 하는 것이 바람직하다. 즉, 제 1 산화물 반도체막(299a) 및 제 3 산화물 반도체막(299c)은 실리콘, 탄소 등의 제 14 족 원소가 제 2 산화물 반도체막(299b)에 혼입하는 것을 막는 배리어막이라고도 부를 수 있다.
예를 들면, 제 1 산화물 반도체막(299a)의 원자수비를 In：Ga：Zn = 1：3：2로 하고, 제 2 산화물 반도체막(299b)의 원자수비를 In：Ga：Zn = 3：1：2로 하고, 제 3 산화물 반도체막(299c)의 원자수비를 In：Ga：Zn = 1：1：1로 해도 좋다. 또한, 제 3 산화물 반도체막(299c)은 원자수비가 In：Ga：Zn = 1：1：1인 산화물 타겟을 이용한 스퍼터링법에 의해 형성할 수 있다.
또는, 제 1 산화물 반도체막(299a)을 원자수비가 In：Ga：Zn = 1：3：2인 산화물 반도체막으로 하고, 제 2 산화물 반도체막(299b)을 원자수비가 In：Ga：Zn = 1：1：1 또는 In：Ga：Zn = 1：3：2인 산화물 반도체막으로 하고, 제 3 산화물 반도체막(299c)을 원자수비가 In：Ga：Zn = 1：3：2인 산화물 반도체막으로 한 3층 구조로 해도 좋다.
제 1 산화물 반도체막(299a) 내지 제 3 산화물 반도체막(299c)의 구성 원소는 동일하기 때문에, 제 2 산화물 반도체막(299b)은 제 1 산화물 반도체막(299a)과의 계면에서의 결함 준위(트랩 준위)가 적다. 상세하게는, 이 결함 준위(트랩 준위)는 게이트 절연막(127)과 제 1 산화물 반도체막(299a)과의 계면에서의 결함 준위보다 적다. 이 때문에, 상기와 같이 산화물 반도체막이 적층되어 있음으로써, 트랜지스터의 경시 변화나 신뢰성 시험에 의한 문턱 전압의 변동량을 저감할 수 있다.
또, 제 1 산화물 반도체막(299a)의 전도대 및 제 3 산화물 반도체막(299c)의 전도대에 비해 제 2 산화물 반도체막(299b)의 전도대가 진공 준위로부터 가장 깊어지는 우물형 구조를 구성하도록, 제 1, 제 2, 및 제 3 산화물 반도체막의 재료를 적절히 선택함으로써, 트랜지스터의 전계 효과 이동도를 높이는 것이 가능함과 동시에, 트랜지스터의 경시 변화나 신뢰성 시험에 의한 문턱 전압의 변동량을 저감할 수 있다.
또, 제 1 산화물 반도체막(299a) 내지 제 3 산화물 반도체막(299c)에, 결정성이 다른 산화물 반도체를 적용해도 좋다. 즉, 단결정 산화물 반도체, 다결정 산화물 반도체, 비정질 산화물 반도체, 및 CAAC-OS를 적절히 조합한 구성으로 해도 좋다. 또, 제 1 산화물 반도체막(299a) 내지 제 3 산화물 반도체막(299c)의 어느 하나에 비정질 산화물 반도체를 적용하면, 산화물 반도체막의 내부 응력이나 외부로부터의 응력을 완화하여, 트랜지스터의 특성 편차가 저감되고, 또 트랜지스터의 경시 변화나 신뢰성 시험에 의한 문턱 전압의 변동량을 저감할 수 있다.
또한, 적어도 채널 형성 영역이 될 수 있는 제 2 산화물 반도체막(299b)은 CAAC-OS인 것이 바람직하다. 또한, 백 채널측의 산화물 반도체막, 본 실시형태에서, 제 3 산화물 반도체막(299c)은 어모퍼스 또는 CAAC-OS인 것이 바람직하다. 이러한 구조로 함으로써, 트랜지스터의 경시 변화나 신뢰성 시험에 의한 문턱 전압의 변동량을 저감할 수 있다.
또한, 본 실시형태에 나타내는 구성 등은, 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
(실시형태 5)
상기 실시형태에 일례를 나타낸 트랜지스터 및 용량 소자를 이용하여 표시 기능을 가지는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또, 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체 형성하고, 시스템 온 패널을 형성할 수 있다. 본 실시형태에서는 상기 실시형태에 일례를 나타낸 트랜지스터를 이용한 표시 장치의 예에 대하여, 도 35 내지 도 37을 이용하여 설명한다. 또한, 도 36(A), 도 36(B)은 도 35(B) 중에서 M-N의 일점 쇄선으로 나타낸 부위의 단면 구성을 나타내는 단면도이다. 또한, 도 36에서 화소부의 구조는 일부만 기재하고 있다.
도 35(A)에서, 제 1 기판(901) 위에 형성된 화소부(902)를 둘러싸도록 하여, 실재(905)가 형성되고, 제 2 기판(906)에 의해 봉지되어 있다. 도 35(A)에서는, 제 1 기판(901) 위의 실재(905)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체 또는 다결정 반도체로 형성된 신호선 구동 회로(903), 및 주사선 구동 회로(904)가 실장되어 있다. 또, 신호선 구동 회로(903), 주사선 구동 회로(904), 또는 화소부(902)에 부여되는 각종 신호 및 전위는 FPC(Flexible printed circuit)(918a), FPC(918b)로부터 공급되고 있다.
도 35(B) 및 도 35(C)에서, 제 1 기판(901) 위에 형성된 화소부(902)와, 주사선 구동 회로(904)를 둘러싸도록 하여, 실재(905)가 제공되어 있다. 또 화소부(902)와 주사선 구동 회로(904)의 위에 제 2 기판(906)이 설치되어 있다. 따라서 화소부(902)와 주사선 구동 회로(904)는 제 1 기판(901)과 실재(905)와 제 2 기판(906)에 의해, 표시 소자와 함께 봉지되어 있다. 도 35(B) 및 도 35(C)에서는, 제 1 기판(901) 위의 실재(905)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체 또는 다결정 반도체로 형성된 신호선 구동 회로(903)가 실장되어 있다. 도 35(B) 및 도 35(C)에서는, 신호선 구동 회로(903), 주사선 구동 회로(904), 또는 화소부(902)에 부여되는 각종 신호 및 전위는 FPC(918)로부터 공급되고 있다.
또, 도 35(B) 및 도 35(C)에서는, 신호선 구동 회로(903)를 별도 형성하여, 제 1 기판(901)에 실장하고 있는 예를 나타내고 있지만, 이 구성에 한정되는 것은 아니다. 주사선 구동 회로를 별도 형성하여 실장해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장해도 좋다.
또한, 별도 형성한 구동 회로의 접속 방법은 특별히 한정되는 것은 아니고, COG(Chip On Glass) 방법, 와이어 본딩 방법, 혹은 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다. 도 35(A)는 COG 방법에 의해 신호선 구동 회로(903), 주사선 구동 회로(904)를 실장하는 예이며, 도 35(B)는 COG 방법에 의해 신호선 구동 회로(903)를 실장하는 예이며, 도 35(C)는 TAB 방법에 의해 신호선 구동 회로(903)를 실장하는 예이다.
또, 표시 장치는 표시 소자가 봉지된 상태에 있는 패널과, 이 패널에 콘트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서에서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 혹은 광원(조명 장치 포함함)을 가리킨다. 또, 커넥터, 예를 들면 FPC 혹은 TCP가 장착된 모듈, TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG 방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
또, 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로는 트랜지스터를 복수 가지고 있고, 상기 실시형태 트랜지스터를 적용할 수 있다.
표시 장치에 형성되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 이용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(ElectroLuminescence) 소자, 유기 EL 소자 등이 포함된다. 또, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 적용할 수 있다. 도 36에, 표시 소자로서 액정 소자를 이용한 액정 표시 장치의 예를 나타낸다.
도 36(A)에 나타내는 액정 표시 장치는 종전계 방식의 액정 표시 장치이다. 액정 표시 장치는 접속 단자 전극(915) 및 단자 전극(916)을 가지고 있고, 접속 단자 전극(915) 및 단자 전극(916)은 FPC(918)가 가지는 단자와 이방성 도전제(919)를 통하여, 전기적으로 접속되어 있다.
접속 단자 전극(915)은 제 1 전극(930)과 같은 도전막으로 형성되고, 단자 전극(916)은 트랜지스터(910), 트랜지스터(911)의 소스 전극 및 드레인 전극과 같은 도전막으로 형성되어 있다.
또, 제 1 기판(901) 위에 형성된 화소부(902)와 주사선 구동 회로(904)는 트랜지스터를 복수 가지고 있고, 도 36(A) 및 도 36(B)에는 화소부(902)에 포함되는 트랜지스터(910)와, 주사선 구동 회로(904)에 포함되는 트랜지스터(911)를 예시하고 있다. 트랜지스터(910) 및 트랜지스터(911) 위에는 실시형태 1에 나타내는 절연막(129), 절연막(131), 및 절연막(132)에 상당하는 절연막(924)이 형성되어 있다. 또한, 절연막(923)은 하지막으로서 기능하는 절연막이다.
본 실시형태에서는, 트랜지스터(910), 트랜지스터(911)로서 상기 실시형태에 나타낸 트랜지스터의 어느 것인가를 적용할 수 있다. 또, 산화물 반도체막(927), 절연막(924), 및 제 1 전극(930)을 이용하여, 용량 소자(926)를 구성한다. 또한, 산화물 반도체막(927)은 전극막(928)을 통하여, 용량선(929)과 접속한다. 전극막(928)은 트랜지스터(910), 트랜지스터(911)의 소스 전극 및 드레인 전극과 같은 도전막으로 형성된다. 용량선(929)은 트랜지스터(910), 트랜지스터(911)의 게이트 전극과 같은 도전막으로 형성된다. 또한, 여기에서는, 용량 소자(926)로서 실시형태 1에 나타낸 용량 소자를 도시하고 있지만, 적절히 다른 실시형태에 나타낸 용량 소자를 이용할 수 있다.
또, 절연막(924) 위에서, 주사선 구동 회로에 포함되는 트랜지스터(911)의 산화물 반도체막의 채널 형성 영역과 중첩되는 위치에 도전막(917)이 형성되어 있는 예를 나타내고 있다. 즉, 트랜지스터(911)는 실시형태 1에 기재한 듀얼 게이트 트랜지스터이다. 또, 도시하지 않았지만, 도전막(917)은 용량선(929)과 전기적으로 접속되어 있다. 본 실시형태에서는, 도전막(917)을 제 1 전극(930)과 같은 도전막으로 형성한다. 이와 같이 함으로써, 도전막(917)의 전위를 제어하는 구성의 생략이 가능하다. 또, 도전막(917)을 산화물 반도체막의 채널 형성 영역과 중첩되는 위치에 형성하는 것에 의해, 신뢰성 시험 전후에서의 트랜지스터(911)의 문턱 전압의 변동량을 더욱 저감할 수 있다. 또, 트랜지스터(911)의 동작 속도를 빠르게 할 수 있어, 구동 회로의 동작 속도를 빠르게 할 수 있다. 또, 도전막(917)의 전위는 트랜지스터(911)의 게이트 전극과 같아도 좋고, 상이하여도 좋고, 도전막(917)을 제 2 게이트 전극(백 게이트 전극)으로서 기능시킬 수도 있다. 또, 도전막(917)과 트랜지스터(911)의 소스 전극에 대한 전위차는 0 V여도 좋다. 상기로부터, 표시 장치의 동작 속도의 증대와 소비 전력의 저감을 양립할 수 있다.
또, 도전막(917)은 외부의 전기장을 차폐하는 기능도 가진다. 즉 외부의 전기장이 내부(트랜지스터를 포함하는 회로부)에 작용하지 않게 하는 기능(특히 정전기에 대한 정전 차폐 기능)도 가진다. 도전막(917)의 차폐 기능에 의해, 정전기 등의 외부의 전기장의 영향에 의해 트랜지스터의 전기적인 특성이 변동하는 것을 억제할 수 있다. 또, 트랜지스터의 문턱 전압을 제어할 수 있다. 또한, 도 36에서는, 주사선 구동 회로에 포함되는 트랜지스터를 도시했지만, 신호선 구동 회로에 포함되는 트랜지스터도 트랜지스터(911)와 마찬가지로, 절연막(924) 위에서, 산화물 반도체막의 채널 형성 영역과 중첩되는 위치에 도전막이 형성되어 있는 구조여도 좋다.
화소부(902)에 설치된 트랜지스터(910)는 표시 소자와 전기적으로 접속하여, 표시 패널을 구성한다. 표시 소자는 표시를 행할 수 있다면 특별히 한정되지 않고, 다양한 표시 소자를 이용할 수 있다.
표시 소자인 액정 소자(913)는 제 1 전극(930), 제 2 전극(931), 및 액정(908)을 포함한다. 또한, 액정(908)을 협지하도록 배향막으로서 기능하는 절연막(932), 절연막(933)이 형성되어 있다. 또, 제 2 전극(931)은 제 2 기판(906)측에 형성되고, 제 1 전극(930)과 제 2 전극(931)은 액정(908)을 통하여 중첩되는 구성으로 되어 있다. 액정 소자(913)는 실시형태 1에 기재한 액정 소자(108)를 참조할 수 있다. 제 1 전극(930)은 실시형태 1에 기재한 화소 전극(121)에 상당하고, 제 2 전극(931)은 실시형태 1에 기재한 대향 전극(154)에 상당하고, 액정(908)은 실시형태 1에 기재한 액정(160)에 상당하고, 절연막(932)은 실시형태 1에 기재한 배향막(158)에 상당하고, 절연막(933)은 실시형태 1에 기재한 배향막(156)에 상당한다.
표시 소자에 전압을 인가하는 제 1 전극 및 제 2 전극(화소 전극, 공통 전극, 대향 전극 등이라고도 함)에서는, 취출하는 광의 방향, 전극이 형성되는 장소, 및 전극의 패턴 구조에 따라 투광성, 반사성을 선택하면 좋다.
제 1 전극(930) 및 제 2 전극(931)은 실시형태 1에 나타내는 화소 전극(121) 및 대향 전극(154)과 같은 재료를 적절히 이용할 수 있다.
또, 스페이서(935)는 절연막을 선택적으로 에칭함으로써 얻어지는 주상(柱狀)의 스페이서이며, 제 1 전극(930)과 제 2 전극(931)과의 간격(셀 갭)을 제어하기 위해 설치되어 있다. 또한, 구상(球狀)의 스페이서를 이용하여도 좋다.
제 1 기판(901) 및 제 2 기판(906)은 실재(925)에 의해 고정되어 있다. 실재(925)는 열경화 수지, 광경화 수지 등의 유기 수지를 이용할 수 있다. 또, 실재(925)는 절연막(924)과 접하고 있다. 또한, 실재(925)는 도 35에 나타내는 실재(905)에 상당한다.
또, 액정 표시 장치에 있어서, 블랙 매트릭스(차광막), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 형성한다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원 편광을 이용해도 좋다. 또, 광원으로서 백 라이트, 사이드 라이트 등의 광원 장치를 이용해도 좋다.
또, 트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 형성하는 것이 바람직하다. 보호 회로는 비선형 소자를 이용하여 구성하는 것이 바람직하다.
다음에, 횡전계 방식의 액정 표시 장치에 대하여, 도 36(B)을 이용하여 설명한다. 도 36(B)은 횡전계 방식의 일례인 FFS(Fringe Field Switching) 모드의 액정 표시 장치이다. 도 36(A)에 나타내는 종전계 방식의 액정 표시 장치와 다른 구조에 대하여 설명한다.
도 36(B)에 나타내는 액정 표시 장치에 있어서, 접속 단자 전극(915)은 제 1 전극(940)과 같은 도전막으로 형성되고, 단자 전극(916)은 트랜지스터(910), 트랜지스터(911)의 소스 전극 및 드레인 전극과 같은 도전막으로 형성되어 있다.
또, 액정 소자(943)는 절연막(924) 위에 형성되는 제 1 전극(940), 제 2 전극(941), 및 액정(908)을 포함한다. 액정 소자(943)는 실시형태 1에 나타내는 액정 소자(108)의 구성을 적절히 이용할 수 있다. 제 1 전극(940)은 도 36(A)에 나타내는 제 1 전극(930)에 나타내는 재료를 적절히 이용할 수 있다. 또, 제 1 전극(940)은 평면 형상이 빗살 형상, 계단 형상, 사다리 형상 등이다. 제 2 전극(941)은 공통 전극으로서 기능하고, 실시형태 1에 나타내는 산화물 반도체막(119)과 마찬가지로 형성할 수 있다. 제 1 전극(940) 및 제 2 전극(941)의 사이에는 절연막(924)이 형성되어 있다. 도 36(B)에 나타내는 액정 표시 장치에 있어서, 용량 소자는 한쌍의 전극인 제 1 전극(940) 및 제 2 전극과 유전체막인 절연막(924)으로 구성된다.
제 2 전극(941)은 도전막(945)을 통하여, 용량선(946)과 접속한다. 또한, 도전막(945)은 트랜지스터(910), 트랜지스터(911)의 소스 전극 및 드레인 전극과 같은 도전막으로 형성된다. 용량선(946)은 트랜지스터(910), 트랜지스터(911)의 게이트 전극과 같은 도전막으로 형성된다. 또한, 여기에서는, 액정 소자(943)로서 실시형태 1에 나타낸 용량 소자를 이용하여 설명했지만, 적절히 다른 실시형태에 나타낸 용량 소자를 이용할 수 있다.
도 37에, 도 36(A)에 나타내는 액정 표시 장치에서, 제 2 기판(906)에 형성된 제 2 전극(931)과 전기적으로 접속하기 위한 공통 접속부(패드부)를 제 1 기판(901) 위에 형성하는 예를 나타낸다.
공통 접속부는 제 1 기판(901)과 제 2 기판(906)을 접착하기 위한 실재와 중첩되는 위치에 배치되고, 실재에 포함되는 도전성 입자를 통하여 제 2 전극(931)과 전기적으로 접속된다. 또는, 실재와 중첩되지 않는 개소(단, 화소부를 제외함)에 공통 접속부를 형성하여 공통 접속부와 중첩되도록 도전성 입자를 포함하는 페이스트를 실재와는 별도 형성하여 제 2 전극(931)과 전기적으로 접속해도 좋다.
도 37(A)은 공통 접속부의 단면도이며, 도 37(B)에 나타내는 상면도의 I-J에 상당한다.
공통 전위선(975)은 게이트 절연막(922) 위에 형성되고, 도 36에 나타내는 트랜지스터(910)의 소스 전극(971) 또는 드레인 전극(973)과 같은 재료 및 같은 공정으로 제작된다.
또, 공통 전위선(975)은 절연막(924)으로 덮이고, 절연막(924)은 공통 전위선(975)과 중첩되는 위치에 복수의 개구를 가지고 있다. 이 개구는 트랜지스터(910)의 소스 전극(971) 또는 드레인 전극(973)의 한쪽과, 제 1 전극(930)을 접속하는 콘택트홀과 같은 공정으로 제작된다.
또, 공통 전위선(975) 및 공통 전극(977)이 개구에서 접속한다. 공통 전극(977)은 절연막(924) 위에 형성되고, 접속 단자 전극(915)이나 화소부의 제 1 전극(930)과 같은 재료 및 같은 공정으로 제작된다.
이와 같이, 화소부(902)의 스위칭 소자의 제작 공정과 공통시켜 공통 접속부를 제작할 수 있다.
공통 전극(977)은 실재에 포함되는 도전성 입자와 접촉하는 전극이며, 제 2 기판(906)의 제 2 전극(931)과 전기적으로 접속을 한다.
또, 도 37(C)에 나타내는 바와 같이, 공통 전위선(985)을 트랜지스터(910)의 게이트 전극과 같은 재료, 같은 공정으로 제작해도 좋다.
도 37(C)에 나타내는 공통 접속부에서, 공통 전위선(985)은 게이트 절연막(922) 및 절연막(924)의 하층에 형성되고, 게이트 절연막(922) 및 절연막(924)은 공통 전위선(985)과 중첩되는 위치에 복수의 개구를 가진다. 이 개구는 트랜지스터(910)의 소스 전극(971) 또는 드레인 전극(973)의 한쪽과 제 1 전극(930)을 접속하는 콘택트홀과 같은 공정으로 절연막(924)을 에칭한 후, 게이트 절연막(922)을 선택적으로 에칭함으로써 형성된다.
또, 공통 전위선(985) 및 공통 전극(987)이 개구에서 접속한다. 공통 전극(987)은 절연막(924) 위에 형성되고, 접속 단자 전극(915)이나 화소부의 제 1 전극(930)과 같은 재료 및 같은 공정으로 제작된다.
이상으로부터, 구동 회로를 가지는 반도체 장치에서, 구동 회로에 포함되는 트랜지스터를 듀얼 게이트 트랜지스터로 하고, 이 듀얼 게이트 트랜지스터의 백 게이트 전극을 용량 소자와 전기적으로 접속되어 있는 용량선과 전기적으로 접속함으로써, 소비 전력을 저감시키면서, 구동 회로의 동작 속도를 빠르게 할 수 있고, 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 용량 소자의 한쪽 전극으로서 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)과 같은 형성 공정으로 형성되는 반도체막을 이용함으로써, 개구율을 높이면서, 전하 용량을 증대시킨 용량 소자를 가지는 반도체 장치를 제작할 수 있다. 또, 개구율을 향상시킴으로써 표시 품질이 뛰어난 반도체 장치를 얻을 수 있다.
또, 트랜지스터의 반도체막(구체적으로는 산화물 반도체막)은 산소 결손이 저감되고, 수소, 질소 등의 불순물이 저감되기 때문에, 본 발명의 일 양태인 반도체 장치는 양호한 전기 특성을 가지는 반도체 장치이다.
또한, 본 실시형태에 나타내는 구성 등은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
(실시형태 6)
본 발명의 일 양태인 반도체 장치는 다양한 전자기기(오락기도 포함함)에 적용할 수 있다. 전자기기로서는, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 오락기(파칭코기, 슬롯 머신 등), 게임기의 하우징을 들 수 있다. 이러한 전자기기의 일례를 도 38에 나타낸다.
도 38(A)은 표시부를 가지는 테이블(9000)을 나타낸다. 테이블(9000)은 하우징(9001)에 표시부(9003)가 내장되어 있어, 표시부(9003)에 의해 영상을 표시하는 것이 가능하다. 또한, 4개의 다리부(9002)에 의해 하우징(9001)을 지지한 구성을 나타내고 있다. 또, 전력 공급을 위한 전원 코드(9005)를 하우징(9001)에 가지고 있다.
상기 실시형태의 어느 하나에 나타내는 반도체 장치는 표시부(9003)에 이용하는 것이 가능하다. 그러므로, 표시부(9003)의 표시 품질을 높게 할 수 있다.
표시부(9003)는 터치 입력 기능을 가지고 있어. 테이블(9000)의 표시부(9003)에 표시된 표시 버튼(9004)을 손가락 등으로 터치함으로써, 화면 조작이나, 정보를 입력할 수 있고, 또 다른 가전제품과의 통신을 가능하게 하거나, 또는 제어를 가능하게 함으로써, 화면 조작에 의해 다른 가전제품을 컨트롤하는 제어 장치로 해도 좋다. 예를 들면, 이미지 센서 기능을 가지는 반도체 장치를 이용하면, 표시부(9003)에 터치 입력 기능을 갖게 할 수 있다.
또, 하우징(9001)에 설치된 경첩에 의해, 표시부(9003)의 화면을 마루에 대하여 수직으로 세울 수도 있어, 텔레비전 장치로서도 이용할 수 있다. 좁은 방에 큰 화면의 텔레비전 장치를 설치하면 자유로운 공간이 좁아지게 되지만, 테이블에 표시부가 내장되어 있으면, 방의 공간을 효율적으로 이용할 수 있다.
도 38(B)은 텔레비전 장치(9100)를 나타낸다. 텔레비전 장치(9100)는 하우징(9101)에 표시부(9103)가 내장되어 있어, 표시부(9103)에 의해 영상을 표시하는 것이 가능하다. 또한, 여기에서는 스탠드(9105)에 의해 하우징(9101)을 지지한 구성을 나타내고 있다.
텔레비전 장치(9100)의 조작은 하우징(9101)이 구비한 조작 스위치나, 별체의 리모콘 조작기(9110)에 의해 행할 수 있다. 리모콘 조작기(9110)가 구비한 조작 키(9109)에 의해, 채널이나 음량의 조작을 행할 수 있고, 표시부(9103)에 표시되는 영상을 조작할 수 있다. 또, 리모콘 조작기(9110)에 이 리모콘 조작기(9110)로부터 출력하는 정보를 표시하는 표시부(9107)를 형성하는 구성으로 해도 좋다.
도 38(B)에 나타내는 텔레비전 장치(9100)는 수신기나 모뎀 등을 구비하고 있다. 텔레비전 장치(9100)는 수신기에 의해 일반 텔레비전 방송의 수신을 행할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 한방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 간, 혹은 수신자들 간 등)의 정보통신을 행할 수도 있다.
상기 실시형태의 어느 하나에 나타내는 반도체 장치는 표시부(9103), 표시부(9107)에 이용하는 것이 가능하다. 그러므로, 텔레비전 장치의 표시 품질을 향상시킬 수 있다.
도 38(C)은 컴퓨터이며, 본체(9201), 하우징(9202), 표시부(9203), 키보드(9204), 외부 접속 포트(9205), 포인팅 디바이스(9206) 등을 포함한다.
상기 실시형태의 어느 하나에 나타내는 반도체 장치는 표시부(9203)에 이용하는 것이 가능하다. 그러므로, 컴퓨터의 표시 품질을 향상시킬 수 있다.
도 39(A) 및 도 39(B)는 반으로 접을 수 있는 타블렛형 단말이다. 도 39(A)는 펼친 상태이며, 타블렛형 단말은 하우징(9630), 표시부(9631a), 표시부(9631b), 표시 모드 전환 스위치(9034), 전원 스위치(9035), 전력 절약 모드 전환 스위치(9036), 잠금쇠(9033), 조작 스위치(9038)를 가진다.
상기 실시형태의 어느 하나에 나타내는 반도체 장치는 표시부(9631a), 표시부(9631b)에 이용하는 것이 가능하다. 그러므로, 타블렛 단말의 표시 품질을 향상시킬 수 있다.
표시부(9631a)는 일부를 터치 패널의 영역(9632a)으로 할 수 있고, 표시된 조작 키(9638)를 터치함으로써 데이터 입력을 할 수 있다. 또한, 표시부(9631a)에서는, 일례로서 반의 영역이 표시 기능만을 가지는 구성, 다른 반의 영역이 터치 패널의 기능을 가지는 구성을 나타내고 있지만 이 구성에 한정되지 않는다. 표시부(9631a)의 모든 영역이 터치 패널의 기능을 가지는 구성으로 해도 좋다. 예를 들면, 표시부(9631a)의 전면을 키보드 버튼 표시시켜 터치 패널로 하고, 표시부(9631b)를 표시 화면으로서 이용할 수 있다.
또, 표시부(9631b)에서도 표시부(9631a)와 마찬가지로, 표시부(9631b)의 일부를 터치 패널의 영역(9632b)으로 할 수 있다. 또, 터치 패널의 키보드 표시 전환 버튼(9639)이 표시되어 있는 위치에 손가락이나 스타일러스 등으로 터치함으로써 표시부(9631b)에 키보드 버튼 표시할 수 있다.
또, 터치 패널의 영역(9632a)과 터치 패널의 영역(9632b)에 대하여 동시에 터치 입력할 수도 있다.
또, 표시 모드 전환 스위치(9034)는 종 표시 또는 횡 표시 등의 표시의 방향의 전환, 흑백 표시나 컬러 표시의 전환 등을 선택할 수 있다. 전력 절약 모드 전환 스위치(9036)는 타블렛형 단말에 내장되어 있는 광 센서로 검출되는 사용시의 외광의 광량에 따라 표시의 휘도를 최적의 것으로 할 수 있다. 타블렛형 단말은 광 센서뿐만 아니라, 자이로스코프, 가속도 센서 등의 기울기를 검출하는 센서 등의 다른 검출 장치를 내장시켜도 좋다.
또, 도 39(A)에서는 표시부(9631b)와 표시부(9631a)의 표시 면적이 같은 예를 나타내고 있지만 특별히 한정되지 않고, 한쪽의 사이즈와 다른 한쪽의 사이즈가 상이하여도 좋고, 표시의 품질도 상이하여도 좋다. 예를 들면 한쪽이 다른 한쪽보다 고정밀 표시를 행할 수 있는 표시 패널로 해도 좋다.
도 39(B)는 닫은 상태이며, 타블렛형 단말은 하우징(9630), 태양전지(9633), 충방전 제어 회로(9634)를 가진다. 또한, 도 39(B)에서는 충방전 제어 회로(9634)의 일례로서 배터리(9635), DCDC 컨버터(9636)를 가지는 구성에 대하여 나타내고 있다.
또한, 타블렛형 단말은 반으로 접을 수 있기 때문에, 미사용시에 하우징(9630)을 닫은 상태로 할 수 있다. 따라서, 표시부(9631a), 표시부(9631b)를 보호할 수 있기 때문에, 내구성이 뛰어나 장기 사용의 관점에서도 신뢰성이 뛰어난 타블렛형 단말을 제공할 수 있다.
또, 이 외에도 도 39(A) 및 도 39(B)에 나타낸 타블렛형 단말은 다양한 정보(정지화면, 동영상, 텍스트 화상 등)를 표시하는 기능, 캘린더, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 터치 입력 조작 또는 편집하는 터치 입력 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능 등을 가질 수 있다.
타블렛형 단말의 표면에 장착된 태양전지(9633)에 의해, 전력을 터치 패널, 표시부, 또는 영상 신호 처리부 등에 공급할 수 있다. 또한, 태양전지(9633)는 하우징(9630)의 한면 또는 양면에 형성할 수 있고, 배터리(9635)의 충전을 효율적으로 행하는 구성으로 할 수 있기 때문에 적합하다. 또한 배터리(9635)로서는 리튬 이온 배터리를 이용하면, 소형화를 도모할 수 있는 등의 이점이 있다.
또, 도 39(B)에 나타내는 충방전 제어 회로(9634)의 구성, 및 동작에 대하여 도 39(C)에 블럭도를 도시하여 설명한다. 도 39(C)에는 태양전지(9633), 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치(SW1) 내지 스위치(SW3), 표시부(9631)에 대하여 나타내고, 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치(SW1) 내지 스위치(SW3)가, 도 39(B)에 나타내는 충방전 제어 회로(9634)에 대응하는 개소가 된다.
우선, 외광에 의해 태양전지(9633)에 의해 발전이 되는 경우의 동작의 예에 대하여 설명한다. 태양전지(9633)로 발전한 전력은 배터리(9635)를 충전하기 위한 전압이 되도록 DCDC 컨버터(9636)로 승압 또는 강압이 이루어진다. 그리고, 표시부(9631)의 동작에 태양전지(9633)로부터의 전력이 이용될 때에는 스위치(SW1)를 온으로 하고, 컨버터(9637)로 표시부(9631)에 필요한 전압으로 승압 또는 강압을 하게 된다. 또, 표시부(9631)에서의 표시를 행하지 않을 때는 스위치(SW1)를 오프로 하고, 스위치(SW2)를 온으로 하여 배터리(9635)의 충전을 행하는 구성으로 하면 좋다.
또한, 태양전지(9633)에 대해서는, 발전 수단의 일례로서 나타냈지만, 특별히 한정되지 않고, 압전 소자(피에조 소자)나 열전 변환 소자(페르티에 소자) 등의 다른 발전 수단에 의한 배터리(9635)의 충전을 행하는 구성이어도 좋다. 예를 들면, 무선(비접촉)으로 전력을 송수신하여 충전하는 무접점 전력 전송 모듈이나, 또 다른 충전 수단을 조합하여 행하는 구성으로 해도 좋다.
또한, 본 실시형태에 나타내는 구성 등은 다른 실시형태에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
[실시예 1]
본 실시예에서는, 산화물 반도체막, 및 다층막의 저항에 대하여, 도 40 및 도 41을 이용하여 설명한다.
먼저, 시료의 구조에 대하여 도 40을 이용하여 설명한다.
도 40(A)은 시료 1 내지 시료 4의 상면도이며, 도 40(A)의 일점 파선 A1-A2의 단면도를 도 40(B), 도 40(C), 도 40(D)에 나타낸다. 또한, 시료 1 내지 시료 4는 상면도가 동일하고, 단면의 적층 구조가 다르기 때문에, 단면도가 다르다. 시료 1의 단면도를 도 40(B)에, 시료 2의 단면도를 도 40(C)에, 시료 3 및 시료 4의 단면도를 도 40(D)에, 각각 나타낸다.
시료 1은 유리 기판(1901) 위에 절연막(1903)이 형성되고, 절연막(1903) 위에 절연막(1904)이 형성되고, 절연막(1904) 위에 산화물 반도체막(1905)이 형성된다. 또한, 산화물 반도체막(1905)의 양단을 전극으로서 기능하는 도전막(1907), 도전막(1909)이 덮고, 산화물 반도체막(1905) 및 도전막(1907), 도전막(1909)을 절연막(1910), 절연막(1911)이 덮는다. 또한, 절연막(1910), 절연막(1911)에는, 개구부(1913), 개구부(1915)가 형성되어 있고, 이 개구부(1913), 개구부(1915)에서, 도전막(1907), 도전막(1909)이 노출되어 있다.
시료 2는 유리 기판(1901) 위에 절연막(1903)이 형성되고, 절연막(1903) 위에 절연막(1904)이 형성되고, 절연막(1904) 위에 산화물 반도체막(1905)이 형성된다. 또, 산화물 반도체막(1905)의 양단을 전극으로서 기능하는 도전막(1907), 도전막(1909)이 덮고, 산화물 반도체막(1905) 및 도전막(1907), 도전막(1909)을 절연막(1911)이 덮는다. 또한, 절연막(1911)에는 개구부(1917), 개구부(1919)가 형성되어 있고, 이 개구부에서 각각, 도전막(1907), 도전막(1909)이 노출되어 있다.
시료 3 및 시료 4는 유리 기판(1901) 위에 절연막(1903)이 형성되고, 절연막(1903) 위에 절연막(1904)이 형성되고, 절연막(1904) 위에 다층막(1906)이 형성된다. 또, 다층막(1906)의 양단을 전극으로서 기능하는 도전막(1907), 도전막(1909)이 덮고, 다층막(1906) 및 도전막(1907), 도전막(1909)을 절연막(1911)이 덮는다. 또한, 절연막(1911)에는 개구부(1917), 개구부(1919)가 형성되어 있고, 각각 이 개구부에서, 도전막(1907), 도전막(1909)이 노출되어 있다.
이와 같이, 시료 1 내지 시료 4는 산화물 반도체막(1905), 또는 다층막(1906) 위에 접하는 절연막의 구조가 다르다. 시료 1은 산화물 반도체막(1905)과 절연막(1910)이 접하고 있고, 시료 2는 산화물 반도체막(1905)과 절연막(1911)이 접하고 있고, 시료 3 및 시료 4는 다층막(1906)과 절연막(1911)이 접하고 있다.
다음에, 각 시료의 제작 방법에 대하여 설명한다.
먼저, 시료 1의 제작 방법에 대하여 설명한다.
유리 기판(1901) 위에, 절연막(1903)으로서 플라즈마 CVD법에 의해 두께 400 nm의 질화 실리콘막을 성막했다.
다음에, 절연막(1903) 위에 절연막(1904)으로서 플라즈마 CVD법에 의해 두께 50 nm의 산화 질화 실리콘막을 성막했다.
다음에, 절연막(1904) 위에, 산화물 반도체막(1905)으로서 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여 스퍼터링법에 의해 두께 35 nm의 IGZO막을 성막했다. 그 후, 포토리소그래피 공정에 의해 형성한 마스크를 이용하여 에칭 처리를 행하여, 산화물 반도체막(1905)을 형성했다.
다음에, 절연막(1904) 및 산화물 반도체막(1905) 위에, 스퍼터링법에 의해 두께 50 nm의 텅스텐막, 두께 400 nm의 알루미늄막, 및 두께 100 nm의 티탄막을 순차로 적층한 후, 포토리소그래피 공정에 의해 형성한 마스크를 이용하여 에칭 처리를 행하여, 도전막(1907) 및 도전막(1909)을 형성했다.
다음에, 절연막(1904), 산화물 반도체막(1905), 도전막(1907), 및 도전막(1909) 위에, 절연막(1910)으로서 플라즈마 CVD법에 의해 두께 450 nm의 산화 질화 실리콘막을 성막한 후, 350℃의 질소 및 산소의 혼합 분위기에서 1시간의 가열 처리를 행하였다.
다음에, 절연막(1910) 위에, 절연막(1911)으로서 플라즈마 CVD법에 의해 두께 50 nm의 질화 실리콘막을 성막했다.
다음에, 절연막(1911) 위에, 포토리소그래피 공정에 의해 형성한 마스크를 형성한 후, 에칭 처리를 행하여, 절연막(1910), 및 절연막(1911)에 개구부(1913), 개구부(1915)를 형성했다.
이상의 공정에 의해 시료 1을 제작했다.
다음에, 시료 2의 제작 방법에 대하여 설명한다.
시료 1의 절연막(1904), 산화물 반도체막(1905), 도전막(1907), 및 도전막(1909) 위에, 절연막(1910)으로서 플라즈마 CVD법에 의해 두께 450 nm의 산화 질화 실리콘막을 성막한 후, 350℃의 질소 및 산소의 혼합 분위기에서 1시간의 가열 처리를 행하였다. 그 후, 절연막(1910)의 제거를 행하였다.
다음에, 절연막(1904), 산화물 반도체막(1905), 도전막(1907), 및 도전막(1909) 위에, 절연막(1911)으로서 플라즈마 CVD법에 의해 두께 50 nm의 질화 실리콘막을 성막했다.
다음에, 절연막(1911) 위에, 포토리소그래피 공정에 의해 형성한 마스크를 형성한 후, 에칭 처리를 행하여, 절연막(1911)에 개구부(1917), 개구부(1919)를 형성했다.
이상의 공정에 의해 시료 2를 제작했다.
다음에, 시료 3의 제작 방법에 대하여 설명한다.
시료 3은 시료 2의 산화물 반도체막(1905) 대신에 다층막(1906)을 이용했다. 다층막(1906)으로서는, 절연막(1904) 위에 금속 산화물 타겟(In：Ga：Zn = 1：3：2)을 이용하여, 스퍼터링법에 의해 두께 10 nm의 IGZO막을 성막하고, 계속하여 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여, 스퍼터링법에 의해 두께 10 nm의 IGZO막을 성막하고, 계속하여 금속 산화물 타겟(In：Ga：Zn = 1：3：2)을 이용하여 스퍼터링법에 의해 두께 10 nm의 IGZO막을 성막했다. 그 후, 포토리소그래피 공정에 의해 형성한 마스크를 이용하여 에칭 처리를 행하여, 다층막(1906)을 형성했다.
이상의 공정에 의해 시료 3을 제작했다.
다음에, 시료 4의 제작 방법에 대하여 설명한다.
시료 4는 시료 2의 산화물 반도체막(1905) 대신에 다층막(1906)을 이용했다. 다층막(1906)으로서는, 절연막(1904) 위에, 금속 산화물 타겟(In：Ga：Zn = 1：3：2)을 이용하여 스퍼터링법에 의해 두께 20 nm의 IGZO막을 성막하고, 계속하여 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여, 스퍼터링법에 의해 두께 15 nm의 IGZO막을 성막하고, 계속하여 금속 산화물 타겟(In：Ga：Zn = 1：3：2)을 이용하여 스퍼터링법에 의해 두께 10 nm의 IGZO막을 성막했다. 그 후, 포토리소그래피 공정에 의해 형성한 마스크를 이용하여 에칭 처리를 행하여, 다층막(1906)을 형성했다.
이상의 공정에 의해 시료 4를 제작했다.
다음에, 시료 1 내지 시료 4에 형성된 산화물 반도체막(1905), 및 다층막(1906)의 시트 저항을 측정했다. 시료 1에서는, 개구부(1913) 및 개구부(1915)에 프로브를 접촉시켜, 산화물 반도체막(1905)의 시트 저항을 측정했다. 또, 시료 2 내지 시료 4에서는, 개구부(1917) 및 개구부(1919)에 프로브를 접촉시켜, 산화물 반도체막(1905), 및 다층막(1906)의 시트 저항을 측정했다. 또한, 시료 1 내지 시료 4의 산화물 반도체막(1905), 및 다층막(1906)에 있어서, 도전막(1907) 및 도전막(1909)이 대향하는 폭을 1 mm, 도전막(1907)과 도전막(1909) 사이의 거리를 10μm로 했다. 또, 시료 1 내지 시료 4에서, 도전막(1907)을 접지 전위로 하고, 도전막(1909)에 1 V를 인가했다.
시료 1 내지 시료 4의 시트 저항을 도 41에 나타낸다.
시료 1의 시트 저항은 약 1×1011 Ω/sq였다. 또, 시료 2의 시트 저항은 2620 Ω/sq였다. 또, 시료의 3의 시트 저항은 약 4410 Ω/sq였다. 또, 시료 4의 시트 저항은 약 2930 Ω/sq였다.
이와 같이, 산화물 반도체막(1905), 및 다층막(1906)에 접하는 절연막의 차이에 따라, 산화물 반도체막(1905), 및 다층막(1906)의 시트 저항은 다른 값을 나타낸다.
또한, 상술한 시료 1 내지 시료 4의 시트 저항을 저항율로 환산한 경우, 시료 1은 3.9×105 Ωcm, 시료 2는 9.3×10-3 Ωcm, 시료 3은 1.3×10-2 Ωcm, 시료 4는 1.3×10-2 Ωcm였다.
시료 1은 산화물 반도체막(1905) 위에 접하여 절연막(1910)으로서 이용하는 산화 질화 실리콘막이 형성되어 있고, 절연막(1911)으로서 이용하는 질화 실리콘막과 떨어져 형성되어 있다. 한편, 시료 2 내지 시료 4는 산화물 반도체막(1905), 및 다층막(1906) 위에 접하여 절연막(1911)으로서 이용하는 질화 실리콘막이 형성되어 있다. 이와 같이, 산화물 반도체막(1905), 및 다층막(1906)은 절연막(1911)으로서 이용하는 질화 실리콘막에 접하여 형성하면, 산화물 반도체막(1905), 및 다층막(1906)에 결함, 대표적으로는 산소 결손이 형성됨과 동시에, 이 질화 실리콘막에 포함되는 수소가 산화물 반도체막(1905), 및 다층막(1906)으로 이동 또는 확산된다. 이 결과, 산화물 반도체막(1905), 및 다층막(1906)의 도전성이 향상된다.
예를 들면, 트랜지스터의 채널 형성 영역에 산화물 반도체막을 이용하는 경우, 시료 1에 나타내는 바와 같이 산화물 반도체막에 접하여 산화 질화 실리콘막을 형성하는 구성이 바람직하다. 또, 용량 소자의 전극에 이용하는 투광성을 가지는 도전막으로서는, 시료 2 내지 시료 4에 나타내는 바와 같이, 산화물 반도체막 또는 다층막에 접하여 질화 실리콘막을 형성하는 구성이 바람직하다. 이러한 구성을 이용하는 것에 의해, 트랜지스터의 채널 형성 영역에 이용하는 산화물 반도체막 또는 다층막과 용량 소자의 전극에 이용하는 산화물 반도체막 또는 다층막을 동일 공정으로 제작해도 산화물 반도체막, 및 다층막의 저항율을 바꿀 수 있다.
다음에, 시료 2 및 시료 3에서, 고온 고습 환경에서 보존한 시료의 시트 저항값에 대하여 측정했다. 여기서 이용한 각 시료의 조건에 대하여, 이하에 설명한다. 또한, 여기에서는, 일부의 조건에서 시료 2 및 시료 3과 다른 조건을 이용하고 있다. 이 때문에, 시료 2 및 시료 3과 구조가 같고, 제작 조건이 다른 시료를 각각 시료 2a 및 시료 3a로 한다.
먼저, 시료 2a의 제작 방법에 대하여 설명한다.
유리 기판(1901) 위에, 절연막(1903) 및 절연막(1904)을 성막했다.
절연막(1904) 위에, 산화물 반도체막(1905)으로서 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여 스퍼터링법에 의해 두께 35 nm의 IGZO막을 성막했다. 그 후, 포토리소그래피 공정에 의해 형성한 마스크를 이용하여 에칭 처리를 행한 후, 350℃ 또는 450℃에서 가열 처리를 행하여, 산화물 반도체막(1905)을 형성했다.
절연막(1904) 및 산화물 반도체막(1905) 위에, 스퍼터링법에 의해 두께 50 nm의 티탄막, 및 두께 400 nm의 구리막을 순차로 적층한 후, 포토리소그래피 공정에 의해 형성한 마스크를 이용하여 에칭 처리를 행하여, 도전막(1907) 및 도전막(1909)을 형성했다.
다음에, 절연막(1904), 산화물 반도체막(1905), 도전막(1907), 및 도전막(1909) 위에, 절연막(1910)으로서 플라즈마 CVD법에 의해 두께 450 nm의 산화 질화 실리콘막을 성막한 후, 350℃의 질소 및 산소의 혼합 분위기에서 1시간의 가열 처리를 행하였다.
다음에, 절연막(1904), 산화물 반도체막(1905), 도전막(1907), 및 도전막(1909) 위에, 절연막(1911)으로서 플라즈마 CVD법에 의해 두께 50 nm의 질화 실리콘막을 성막했다. 또한, 질화 실리콘막의 성막 온도를 220℃ 또는 350℃로 했다.
다음에, 절연막(1911) 위에, 포토리소그래피 공정에 의해 형성한 마스크를 형성한 후, 에칭 처리를 행하여, 절연막(1910), 및 절연막(1911)에 개구부(1917), 개구부(1919)를 형성했다.
이상의 공정에 의해 시료 2a를 제작했다.
다음에, 시료 3a의 제작 방법에 대하여 설명한다.
시료 3a는, 시료 2a의 산화물 반도체막(1905) 대신에 다층막(1906)을 이용했다. 다층막(1906)으로서는, 절연막(1904) 위에, 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여 스퍼터링법에 의해 두께 10 nm의 IGZO막을 성막하고, 계속하여 금속 산화물 타겟(In：Ga：Zn = 1：3：2)을 이용하여 스퍼터링법에 의해 두께 10 nm의 IGZO막을 성막했다. 그 후, 포토리소그래피 공정에 의해 형성한 마스크를 이용하여 에칭 처리를 행한 후, 350℃ 또는 450℃에서 가열 처리를 행하여, 다층막(1906)을 형성했다.
이상의 공정에 의해 시료 3a를 제작했다.
다음에, 시료 2a 및 시료 3a에 형성된 산화물 반도체막(1905), 및 다층막(1906)의 시트 저항을 측정했다. 시료 2a 및 시료 3a에서는, 개구부(1917) 및 개구부(1919)에 프로브를 접촉시켜, 산화물 반도체막(1905), 및 다층막(1906)의 시트 저항을 측정했다. 또한, 시료 2a 및 시료 3a의 산화물 반도체막(1905), 및 다층막(1906)에서, 도전막(1907) 및 도전막(1909)이 대향하는 폭을 1.5 mm, 도전막(1907)과 도전막(1909)과의 사이의 거리를 10μm로 했다. 또, 시료 2a 및 시료 3a에서, 도전막(1907)을 접지 전위로 하고, 도전막(1909)에 1 V를 인가했다. 또, 온도 60℃, 습도 95%의 분위기에서, 시료 2a 및 시료 3a를 60시간 및 130시간 보관한 후, 각 시료의 시트 저항값을 측정했다.
시료 2a 및 시료 3a의 시트 저항값을 도 45에 나타낸다. 또한, 도 45에서, 실선은 각 시료에서 절연막(1911)으로서 형성한 질화 실리콘막의 성막 온도가 220℃이며, 파선은 350℃인 것을 나타낸다. 또, 검은색 마커는 각 시료에서, 산화물 반도체막(1905) 또는 다층막(1906)을 형성한 후, 350℃에서 가열 처리를 행한 것을 나타내고, 흰색 마커는 산화물 반도체막(1905) 또는 다층막(1906)을 형성한 후, 450℃에서 가열 처리를 행한 것을 나타낸다. 삼각 마커는 각 시료가 산화물 반도체막(1905)를 가지는 것, 즉, 시료 2a인 것을 나타내고, 원 마커는 시료가 다층막(1906)을 가진다, 즉 시료 3a인 것을 나타낸다.
도 45로부터, 시료 2a 및 시료 3a는 시트 저항값이 낮고, 용량 소자의 전극으로서 바람직한 시트 저항값, 0.2M/s.q. 이하를 만족시키고 있는 것을 알 수 있다. 또, 시료 2a 및 시료 3a는 시트 저항값의 시간 변동량이 적은 것을 알 수 있다. 이상으로부터, 질화 실리콘막에 접하는 산화물 반도체막 또는 다층막은 고온 고습 환경에서, 시트 저항값의 변동량이 적기 때문에, 용량 소자의 전극에 이용하는 투광성을 가지는 도전막으로서 이용할 수 있다.
다음에, 시료 2a 및 시료 3a에서, 기판 온도를 25℃, 60℃, 및 150℃에서 각각의 시트 저항값을 측정한 결과를 도 46에 나타낸다. 또한, 여기에서는, 시료 2a 및 시료 3a로서 절연막(1911)으로서 형성한 질화 실리콘막의 성막 온도가 220℃이며, 다층막(1906)을 형성한 후, 350℃에서 가열 처리를 행한 시료를 이용했다.
도 46으로부터, 기판 온도를 높게 해도 다층막(1906)의 시트 저항값은 변동하지 않는 것을 알 수 있다. 즉, 질화 실리콘막에 접하는 산화물 반도체막 또는 다층막은 축퇴 반도체라고도 할 수 있다. 질화 실리콘막에 접하는 산화물 반도체막 또는 다층막은 기판 온도가 변화해도 시트 저항값의 변동량이 적기 때문에, 용량 소자의 전극에 이용하는 투광성을 가지는 도전막으로서 이용할 수 있다.
본 실시예에 나타내는 구성은 다른 실시형태, 또는 실시예에 나타내는 구성과 적절히 조합하여 이용할 수 있다.
[실시예 2]
본 실시예는 산화물 반도체막과 산화물 반도체막 위에 형성된 절연막과의 불순물 분석에 대하여, 도 42를 이용하여 설명한다.
본 실시예에서는, 불순물 분석용의 샘플로서 2 종류의 샘플(이하, 시료 5, 및 시료 6)을 제작했다.
우선, 처음에 시료 5의 제작 방법을 이하에 나타낸다.
시료 5는 유리 기판 위에 IGZO막을 성막하고, 그 후 질화 실리콘막을 성막했다. 그 후, 질소 분위기하에서 450℃, 1시간의 열처리를 행하고, 계속하여 질소와 산소의 혼합 가스 분위기(질소 = 80%, 산소 = 20%) 하에서 450℃×1시간의 열처리를 행하였다.
또한, IGZO막의 성막 조건으로서는, 스퍼터링법으로, 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여, Ar/O2 = 100/100 sccm(O2 = 50%), 압력 = 0.6 Pa, 성막 전력 = 5000 W, 기판 온도 = 170℃의 조건에서 100 nm의 두께 IGZO막을 성막했다.
또, 질화 실리콘막의 성막 조건으로서는, PE-CVD법으로 SiH4/N2/NH3 = 50/5000/100 sccm, 압력 = 100 Pa, 성막 전력 = 1000 W, 기판 온도 = 220℃의 조건에서 100 nm의 두께의 질화 실리콘막을 성막했다.
다음에, 시료 6의 제작 방법을 이하에 나타낸다.
유리 기판 위에 IGZO막을 성막하고, 그 후 산화 질화 실리콘막 및 질화 실리콘막을 적층하여 성막했다. 그 후, 질소 분위기하에서 450℃, 1시간의 열처리를 행하고, 계속하여 질소와 산소의 혼합 가스 분위기(질소 = 80%, 산소 = 20%) 하에서 450℃×1시간의 열처리를 행하였다.
또한, IGZO막의 성막 조건, 및 질화 실리콘막의 성막 조건으로서는, 시료 5와 같은 조건을 이용했다. 또, 산화 질화 실리콘막의 성막 조건으로서는, PE-CVD법으로 SiH4/N2O = 30/4000sccm, 압력 = 40 Pa, 성막 전력 = 150 W, 기판 온도 = 220℃의 조건에서 50 nm의 두께의 산화 질화 실리콘막을 성막하고, 그 후, PE-CVD법으로 SiH4/N2O = 160/4000sccm, 압력 = 200 Pa, 성막 전력 = 1500 W, 기판 온도 = 220℃의 조건으로 400 nm의 두께의 산화 질화 실리콘막을 성막했다.
시료 5 및 시료 6의 불순물 분석 결과를 도 42에 나타낸다.
또한, 불순물 분석으로서는, 2차 이온 질량 분석법(SIMS：Secondary Ion Mass Spectrometry)을 이용하여, 도 42에 나타내는 화살표의 방향으로부터 분석을 행하였다. 즉, 유리 기판측으로부터의 측정이다.
또, 도 42(A)는 시료 5의 측정에 의해 얻어진 수소(H)의 농도 프로파일이다. 도 42(B)는 시료 6의 측정에 의해 얻어진 수소(H)의 농도 프로파일이다.
도 42(A)로부터 IGZO막 중의 수소(H) 농도는 1.0×1020 atoms/cm3인 것을 알 수 있다. 또, 질화 실리콘막 중의 수소(H) 농도는 1.0×1023 atoms/cm3인 것을 알 수 있다. 또, 도 42(B)로부터 IGZO막 중의 수소(H) 농도는 5.0×1019 atoms/cm3인 것을 알 수 있다. 또, 산화 질화 실리콘막 중의 수소(H) 농도는 3.0×1021 atoms/cm3인 것을 알 수 있다.
또한, SIMS 분석은 그 측정 원리상, 시료 표면 근방이나, 재질이 다른 막과의 적층 계면 근방의 데이터를 정확하게 얻는 것이 곤란하다는 것이 알려져 있다. 따라서, 막 중에서의 수소(H)의 두께 방향의 분포를 SIMS로 분석하는 경우, 대상이 되는 막이 존재하는 범위에서, 극단적인 변동이 없고, 거의 일정한 강도를 얻을 수 있는 영역에서의 평균값을 채용한다.
이와 같이, IGZO막에 접하는 절연막의 구성을 바꿈으로써, IGZO막 중의 수소(H) 농도에 차이가 확인되었다.
예를 들면, 트랜지스터의 채널 형성 영역에 상술한 IGZO막을 이용하는 경우, 시료 6에 나타내는 바와 같이, IGZO막에 접하여 산화 질화 실리콘막을 형성하는 구성이 바람직하다. 또, 용량 소자의 전극에 이용하는 투광성을 가지는 도전막으로서는, 시료 5에 나타내는 바와 같이, IGZO막에 접하여 질화 실리콘막을 형성하는 구성이 바람직하다. 이러한 구성을 이용하는 것에 의해, 트랜지스터의 채널 형성 영역에 이용하는 IGZO막과 용량 소자의 전극에 이용하는 IGZO막을 동일 공정으로 제작해도 IGZO막 중의 수소 농도를 바꿀 수 있다.
[실시예 3]
본 실시예에서는 산화물 반도체막 및 다층막의 결함량에 대하여, 도 43 및 도 44를 이용하여 설명한다.
먼저, 시료의 구조에 대하여 설명한다.
시료 7은 석영 기판 위에 형성된 두께 35 nm의 산화물 반도체막과 산화물 반도체막 위에 형성된 두께 100 nm의 질화 절연막을 가진다.
시료 8 및 시료 9는 석영 기판 위에 형성된 두께 30 nm의 다층막과 다층막 위에 형성된 두께 100 nm의 질화 절연막을 가진다. 또한, 시료 8의 다층막은 두께 10 nm의 제 1 산화물막, 두께 10 nm의 산화물 반도체막, 및 두께 10 nm의 제 2 산화물막이 순차로 적층되어 있다. 또, 시료 9는 두께 20 nm의 제 1 산화물막, 두께 15 nm의 산화물 반도체막, 및 두께 10 nm의 제 2 산화물막이 순차로 적층되어 있다. 시료 8 및 시료 9는 시료 7과 비교하여, 산화물 반도체막 대신에 다층막을 가지는 점이 다르다.
시료 10은 석영 기판 위에 형성된 두께 100 nm의 산화물 반도체막과 산화물 반도체막 위에 형성된 두께 250 nm의 산화 절연막과 산화 절연막 위에 형성된 두께 100 nm의 질화 절연막을 가진다. 시료 10은 시료 7 내지 시료 9와 비교하여 산화물 반도체막이 질화 절연막과 접하지 않고, 산화 절연막과 접하고 있는 점이 다르다.
다음에, 각 시료의 제작 방법에 대하여 설명한다.
먼저, 시료 7의 제작 방법에 대하여 설명한다.
석영 기판 위에, 산화물 반도체막으로서 두께 35 nm의 IGZO막을 성막했다. IGZO막의 성막 조건으로서는, 스퍼터링법으로 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여, Ar/O2 = 100sccm/100sccm(O2 = 50%), 압력 = 0.6 Pa, 성막 전력 = 5000 W, 기판 온도 = 170℃의 조건을 이용했다.
다음에, 제 1 가열 처리로서 450℃의 질소 분위기에서 1시간의 가열 처리를 실시한 후, 450℃의 질소와 산소의 혼합 가스 분위기(질소 = 80%, 산소 = 20%)에서 1시간의 가열 처리를 행하였다.
다음에, 산화물 반도체막 위에, 질화 절연막으로서 두께 100 nm의 질화 실리콘막을 성막했다. 질화 실리콘막의 성막 조건으로서는, PE-CVD법으로 SiH4/N2/NH3 = 50/5000/100 sccm, 압력 = 100 Pa, 성막 전력 = 1000 W, 기판 온도 = 350℃의 조건을 이용했다.
다음에, 제 2 가열 처리로서 250℃의 질소 분위기에서 1시간의 가열 처리를 행하였다.
이상의 공정에 의해 시료 7을 제작했다.
다음에, 시료 8의 제작 방법에 대하여 설명한다.
시료 8은 시료 7의 산화물 반도체막 대신에 다층막을 형성했다. 다층막으로서는, 석영 기판 위에, 스퍼터링법으로 금속 산화물 타겟(In：Ga：Zn = 1：3：2)을 이용하여, Ar/O2 = 180/20 sccm(O2 = 10%), 압력 = 0.6 Pa, 성막 전력 = 5000 W, 기판 온도 = 25℃의 조건으로 두께 10 nm의 제 1 산화물막을 성막했다. 다음에, 스퍼터링법으로 금속 산화물 타겟(In：Ga：Zn = 1：1：1)을 이용하여, Ar/O2 = 100/100sccm(O2 = 50%), 압력 = 0.6 Pa, 성막 전력 = 5000 W, 기판 온도 = 170℃의 조건으로 두께 10 nm의 산화물 반도체막을 성막했다. 다음에, 스퍼터링법으로 금속 산화물 타겟(In：Ga：Zn = 1：3：2)을 이용하여, Ar/O2 = 180/20 sccm(O2 = 10%), 압력 = 0.6 Pa, 성막 전력 = 5000 W, 기판 온도 = 25℃의 조건으로 두께 10 nm의 제 2 산화물막을 성막했다.
그 외의 공정은 시료 7과 마찬가지이다. 이상의 공정에 의해 시료 8을 형성했다.
다음에, 시료 9의 제작 방법에 대하여 설명한다.
시료 9는 시료 7의 산화물 반도체막 대신에 다층막을 형성했다. 다층막으로서는, 석영 기판 위에, 시료 8에 나타내는 제 1 산화물막과 같은 조건을 이용하여 두께 20 nm의 제 1 산화물막을 성막했다. 다음에, 스퍼터링법으로 시료 8에 나타내는 산화물 반도체막과 같은 조건을 이용하여 두께 15 nm의 산화물 반도체막을 성막했다. 다음에, 시료 8에 나타내는 제 2 산화물막과 같은 조건을 이용하여 두께 10 nm의 제 2 산화물막을 성막했다.
그 외의 공정은 시료 7과 같다. 이상의 공정에 의해 시료 9를 형성했다.
다음에, 시료 10의 제작 방법에 대하여 설명한다.
시료 10은 시료 7과 같은 조건을 이용하여 석영 기판 위에 두께 100 nm의 산화물 반도체막을 형성했다.
다음에, 시료 7과 같은 조건을 이용하여 제 1 가열 처리를 행하였다.
다음에, 산화물 반도체막 위에, 산화 절연막으로서 두께 50 nm의 제 1 산화 질화 실리콘막 및 두께 200 nm의 제 2 산화 질화 실리콘막을 형성했다. 여기에서는, PE-CVD법으로 SiH4/N2O = 30/4000sccm, 압력 = 40 Pa, 성막 전력 = 150 W, 기판 온도 = 220℃의 조건으로 50 nm의 두께의 제 1 산화 질화 실리콘막을 성막하고, 그 후, PE-CVD법으로 SiH4/N2O = 160/4000 sccm, 압력 = 200 Pa, 성막 전력 = 1500 W, 기판 온도 = 220℃의 조건에서 200 nm의 두께의 제 2 산화 질화 실리콘막을 성막했다. 또한, 제 2 산화 질화 실리콘막은 화학양론적 조성을 만족시키는 산소보다 많은 산소를 포함하는 막이다.
다음에, 시료 7과 같은 조건을 이용하여, 산화 절연막 위에 두께 100 nm의 질화 실리콘막을 형성했다.
다음에, 시료 7과 같은 조건을 이용하여, 제 2 가열 처리를 행하였다.
이상의 공정에 의해 시료 10을 형성했다.
다음에, 시료 7 내지 시료 10에 대하여 ESR 측정을 행하였다. ESR 측정은 소정의 온도로 마이크로파의 흡수가 일어나는 자장의 값(H0)으로부터, 식 g = hν/βH0를 이용하여 g값이라는 파라미터를 얻을 수 있다. 또한, ν는 마이크로파의 주파수이다. h는 플랑크 상수이고, β는 보어 자자이고, 모두 정수이다.
여기에서는, 하기 조건으로 ESR 측정을 행하였다. 측정 온도를 실온(25℃)으로 하고, 8.92 GHz의 고주파 전력(마이크로파 파워)을 20 mW로 하고, 자장의 방향은 제작한 시료의 막 표면과 평행하게 했다.
시료 7 내지 시료 9에 포함되는 산화물 반도체막 및 다층막을 ESR 측정하여 얻어진 일차 미분 곡선을 도 43에 나타낸다. 도 43(A)은 시료 7의 측정 결과이며, 도 43(B)은 시료 8의 측정 결과이며, 도 43(C)은 시료 9의 측정 결과이다.
시료 10에 포함되는 산화물 반도체막을 ESR 측정하여 얻어진 일차 미분 곡선을 도 44에 나타낸다.
도 43(A) 내지 도 43(C)에서, 시료 7은 g값이 1.93일 때 산화물 반도체막 중의 결함에 기인하는 대칭성을 가지는 신호가 검출된다. 시료 8 및 시료 9는 g값이 1.95일 때 다층막 중의 결함에 기인하는 대칭성을 가지는 신호가 검출된다. 시료 7에서의 g값이 1.93일 때의 스핀 밀도는 2.5×1019 spins/cm3이며, 시료 8에서의 g값이 1.93 및 1.95일 때의 스핀 밀도의 총합은 1.6×1019 spins/cm3이며, 시료 9에서의 g값이 1.93 및 1.95일 때의 스핀 밀도의 총합은 2.3×1019 spins/cm3였다. 즉, 산화물 반도체막 및 다층막에는 결함이 포함되는 것을 알 수 있다. 또한, 산화물 반도체막 및 다층막의 결함의 일례로서는 산소 결손이 있다.
도 44에서, 시료 10은 시료 7의 산화물 반도체막, 시료 8 및 시료 9의 다층막과 비교하여, 산화물 반도체막의 두께가 두꺼움에도 불구하고, 결함에 기인하는 대칭성을 가지는 신호가 검출되지 않고, 즉, 검출 하한 이하(여기에서는, 검출 하한을 3.7×1016 spins/cm3로 함)였다. 이것으로부터, 산화물 반도체막에 포함되는 결함량을 검출할 수 없다는 것을 알 수 있다.
산화물 반도체막 또는 다층막에 질화 절연막, 여기에서는 PE-CVD법으로 형성된 질화 실리콘막이 접하면, 산화물 반도체막 또는 다층막에 결함, 대표적으로는 산소 결손이 형성되는 것을 알 수 있다. 한편, 산화물 반도체막에 산화 절연막, 여기에서는, 산화 질화 실리콘막을 형성하면, 산화 질화 실리콘막에 포함되는 과잉 산소, 즉 화학양론적 조성을 만족시키는 산소보다 많은 산소가 산화물 반도체막으로 확산되어, 산화물 반도체막 중의 결함이 증가하지 않는다.
이상으로부터, 시료 7 내지 시료 9에 나타내는 바와 같이, 질화 절연막에 접하는 산화물 반도체막 또는 다층막은 결함, 대표적으로는 산소 결손량이 많아 도전성이 높기 때문에, 용량 소자의 전극으로서 이용할 수 있다. 한편, 시료 10에 나타내는 바와 같이, 산화 절연막에 접하는 산화물 반도체막은 산소 결손량이 적고, 도전성이 낮기 때문에, 트랜지스터의 채널 형성 영역으로서 이용할 수 있다.
여기서, 질화 절연막과 접하는 산화물 반도체막 및 다층막의 저항율이 저감하는 원인에 대하여, 이하에 설명한다.
＜H의 존재 형태간의 에너지와 안정성＞
먼저, 산화물 반도체막에 존재하는 H의 형태의 에너지차와 안정성에 대하여, 계산한 결과를 설명한다. 여기에서는, 산화물 반도체막으로서 InGaZnO4를 이용했다.
계산에 이용한 구조는 InGaZnO4 결정의 육방정의 단위 격자를 a축 및 b축 방향으로 2배씩으로 한 84 원자 벌크 모델을 기본으로 했다.
벌크 모델에서, 3개의 In 원자 및 1개의 Zn 원자와 결합한 O 원자 1개를 H 원자로 치환한 모델을 준비했다(도 47(A) 참조). 또, 도 47(A)에서, InO층에서 ab면을 c축으로부터 본 도면을 도 47(B)에 나타낸다. 3개의 In 원자 및 1개의 Zn 원자와 결합한 O 원자 1개를 없앤 영역을 산소 결손 Vo라고 나타내고, 도 47(A) 및 도 47(B)에서 파선으로 나타낸다. 또, 산소 결손 Vo 중에 위치하는 H 원자를 VoH라고 표기한다.
또, 벌크 모델에 있어서, 3개의 In 원자 및 1개의 Zn 원자와 결합한 O원자 1개를 제거하여, 산소 결손(Vo)을 형성한다. 이 Vo 근방에서, ab면에 대하여 1개의 Ga 원자와 2개의 Zn 원자와 결합한 O원자에 H 원자가 결합한 모델을 준비했다(도 47(C) 참조). 또, 도 47(C)에서, InO층에서의 ab면을 c축에서 본 도면을 도 47(D)에 나타낸다. 도 47(C) 및 도 47(D)에서, 산소 결손 Vo를 파선으로 나타낸다. 또, Vo를 가지며, 산소 결손 Vo 근방에서, ab면에 대하여 1개의 Ga 원자 및 2개의 Zn 원자와 결합한 O원자에 결합한 H 원자를 가지는 모델을 Vo＋H라고 표기한다.
상기 2개의 모델에 대하여, 격자 정수를 고정한 최적화 계산을 행하여, 총 에너지(total energy)를 산출했다. 또한, 총 에너지의 값이 작을수록 그 구조는 보다 안정적이라고 할 수 있다.
계산에는, 제 1 원리 계산 소프트웨어 VASP(The Vienna Ab initio simulation package)를 이용했다. 계산 조건을 표 1에 나타낸다.
소프트웨어 VASP
유사 포텐셜 PAW
범함수 GGA/PBE
컷오프 에너지 500 eV
k점 4×4×1
전자 상태의 유사 포텐셜(pseudopotential) 계산에는 Projector Augmented Wave(PAW)법에 의해 생성된 포텐셜을, 범함수(functional)에는 GGA/PBE(Generalized-Gradient-Approximation/Perdew-Burke-Ernzerhof)를 이용했다.또, 계산에 의해 산출된 2개의 모델의 총 에너지를 표 2에 나타낸다.
모델 총 에너지
VoH -456.084 eV
Vo＋H -455.304 eV
표 2로부터, VoH가 Vo＋H보다 총 에너지가 0.78 eV 작다. 따라서, VoH가 Vo＋H보다 안정적이라고 할 수 있다. 따라서, 산소 결손(Vo)에 H 원자가 가까워지면, H 원자는 O원자와 결합하는 것보다, 산소 결손(Vo)에 트랩되기 쉽다고 생각된다.＜VoH의 열역학적 상태＞
다음에, 산소 결손(Vo) 중에 H 원자가 트랩된 VoH의 형성 에너지와 하전(荷電) 상태에 대하여, 계산한 결과를 설명한다. VoH는 하전 상태에 따라 형성 에너지가 달라, 페르미 에너지에도 의존한다. 따라서, VoH는 페르미 에너지에 따라 안정적인 하전 상태가 다르다. 여기에서는, VoH가 전자를 1개 방출한 상태를 (VoH)＋라고 나타내고, 전자를 1개 포획한 상태를 (VoH)-라고 나타내고, 전자의 이동이 없는 상태를 (VoH)0라고 나타낸다. (VoH)＋, (VoH)-, (VoH)0 각각의 형성 에너지를 계산했다.
계산에는, 제 1 원리 계산 소프트웨어 VASP를 이용했다. 계산 조건을 표 3에 나타낸다.
소프트웨어 VASP
유사 포텐셜 PAW
범함수 HSE06
컷오프 에너지 800 eV
k점 샘플링수 2×2×1 (opt)
4×4×1 (single)
스핀 분극 셋업
차폐 파라미터 0.2
교환항 혼합비 0.25
원자수 84
전자 상태의 유사 포텐셜 계산에는 Projector Augmented Wave(PAW)법에 의해 생성된 포텐셜을, 범함수에는 Heyd-Scuseria-Ernzerhof(HSE) DFT 하이브리드 범함수(HSE06)를 이용했다.또한, 산소 결손의 형성 에너지의 산출에서는 산소 결손 농도의 희박 극한을 가정하여, 전자 및 정공의 전도대, 가전자대로의 과잉의 확대를 보정하여 에너지를 산출했다. 또, 완전 결정의 가전자대 상단을 에너지 원점으로 하고, 결함 구조에 유래하는 가전자대의 편차는 평균 정전 포텐셜을 이용하여 보정했다.
도 48(A)에, (VoH)＋, (VoH)-, (VoH)0 각각의 형성 에너지를 나타낸다. 횡축은 페르미 레벨이며, 종축은 형성 에너지이다. 실선은 (VoH)＋의 형성 에너지를 나타내고, 일점 쇄선은 (VoH)0의 형성 에너지를 나타내고, 파선은 (VoH)-의 형성 에너지를 나타낸다. 또, VoH의 전하가 (VoH)＋로부터 (VoH)0을 거쳐 (VoH)-로 바뀌는 천이 레벨을 ε(＋/-)라고 나타낸다.
도 48(B)에 VoH의 열역학적 천이 레벨을 나타낸다. 계산 결과로부터, InGaZnO4의 에너지 갭은 2.739 eV였다. 또, 가전자대의 에너지를 0 eV로 하면, 천이 레벨(ε(＋/-))은 2.62 eV이며, 전도대의 바로 아래에 존재한다. 이것으로부터, 산소 결손(Vo) 중에 H 원자가 트랩됨으로써, InGaZnO4가 n형이 되는 것을 알 수 있다.
산화물 반도체막이 플라즈마에 노출되면, 산화물 반도체막은 손상을 입어, 산화물 반도체막에 결함, 대표적으로는 산소 결손이 생성된다. 또, 산화물 반도체막에 질화 절연막이 접하면, 질화 절연막에 포함되는 수소가 산화물 반도체막으로 이동한다. 이 결과, 산화물 반도체막에 포함되는 산소 결손에 수소가 트랩됨으로써, 산화물 반도체막 중에 VoH가 형성되고 산화물 반도체막이 n형이 되어, 저항율이 저하된다. 이상으로부터, 질화 절연막에 접하는 산화물 반도체막을 용량 소자의 전극으로서 이용할 수 있다.
11：산화물 반도체막
12：게이트 절연막
13a：드레인 전극
15：듀얼 게이트 트랜지스터
16：도전막
17a：게이트 전극
19a：소스 전극
29：절연막
31：절연막
32：절연막
92：배선
94：개구
100：화소부
101：화소
102：기판
103：트랜지스터
104：주사선 구동 회로
105：용량 소자
106：신호선 구동 회로
107：주사선
107a：게이트 전극
108：액정 소자
109：신호선
109a：소스 전극
111：산화물 반도체막
113：도전막
113a：드레인 전극
115：용량선
117：개구
119：산화물 반도체막
121：화소 전극
123：개구
125：도전막
126：절연막
127：게이트 절연막
128：절연막
129：절연막
130：절연막
131：절연막
132：절연막
133：절연막
134：유기 절연막
141：화소
143：개구
145：용량 소자
146：용량 소자
150：기판
151：화소
152：차광막
153：차광막
154：대향 전극
156：배향막
158：배향막
160：액정
161：화소
167：도전막
169：트랜지스터
171：화소
172：화소
173：용량 소자
174：용량 소자
175：용량선
176：용량선
177：산화물 반도체막
178：산화물 반도체막
182：채널 보호막
183：트랜지스터
185：트랜지스터
187：도전막
190：트랜지스터
191：신호선
191a：소스 전극
193：도전막
193a：드레인 전극
195：산화물 반도체막
196：화소
197：용량 소자
198：산화물 반도체막
199：도전막
201：화소
205：용량 소자
218：게이트 절연막
221：화소 전극
226：절연막
227：절연막
228：절연막
229：절연막
230：절연막
231：절연막
232：절연막
233：절연막
245：용량 소자
297：트랜지스터
299a：산화물 반도체막
299b：산화물 반도체막
299c：산화물 반도체막
301：화소
305：용량 소자
319：산화물 반도체막
401_1：화소
401_2：화소
403_1：트랜지스터
403_2：트랜지스터
405_1：용량 소자
405_2：용량 소자
407_1：주사선
407_2：주사선
409：신호선
411_1：반도체막
411_2：반도체막
413_1：도전막
413_2：도전막
415：용량선
417_1：개구
417_2：개구
419_1：반도체막
419_2：반도체막
421_1：화소 전극
421_2：화소 전극
423：개구
425：도전막
901：기판
902：화소부
903：신호선 구동 회로
904：주사선 구동 회로
905：실재
906：기판
908：액정
910：트랜지스터
911：트랜지스터
913：액정 소자
915：접속 단자 전극
916：단자 전극
917：도전막
918：FPC
918b：FPC
919：이방성 도전제
922：게이트 절연막
923：절연막
924：절연막
925：실재
926：용량 소자
927：산화물 반도체막
928：전극막
929：용량선
930：전극
931：전극
932：절연막
933：절연막
935：스페이서
940：전극
941：전극
943：액정 소자
945：도전막
946：용량선
971：소스 전극
973：드레인 전극
975：공통 전위선
977：공통 전극
985：공통 전위선
987：공통 전극
1901：유리 기판
1903：절연막
1904：절연막
1905：산화물 반도체막
1906：다층막
1907：도전막
1909：도전막
1910：절연막
1911：절연막
1913：개구부
1915：개구부
1917：개구부
1919：개구부
9000：테이블
9001：하우징
9002：다리부
9003：표시부
9004：표시 버튼
9005：전원 코드
9033：잠금쇠
9034：스위치
9035：전원 스위치
9036：스위치
9038：조작 스위치
9100：텔레비전 장치
9101：하우징
9103：표시부
9105：스탠드
9107：표시부
9109：조작 키
9110：리모콘 조작기
9201：본체
9202：하우징
9203：표시부
9204：키보드
9205：외부 접속 포트
9206：포인팅 디바이스
9630：하우징
9631：표시부
9631a：표시부
9631b：표시부
9632a：영역
9632b：영역
9633：태양전지
9634：충방전 제어 회로
9635：배터리
9636：DCDC 컨버터
9637：컨버터
9638：조작 키
9639：버튼

Claims (3)

  1. 반도체 장치로서,
    트랜지스터와 용량 소자를 가지고,
    상기 트랜지스터는,
    채널 형성 영역을 가지는 제 1 산화물 반도체막; 및
    상기 채널 형성 영역 위에 위치하고, 상기 채널 형성 영역과 중첩되는 영역을 가지는 제 1 도전막을 가지고,
    상기 용량 소자는 한쌍의 전극과, 상기 한쌍의 전극 사이의 유전체막을 가지고,
    상기 한쌍의 전극 중 한쪽은 상기 트랜지스터의 소스 전극 또는 드레인 전극과 같은 층의 제 2 도전막을 통하여 상기 제 1 도전막과 전기적으로 접속되고,
    상기 제 1 도전막은 상기 트랜지스터의 게이트 전극으로서의 기능을 가지고,
    상기 한쌍의 전극 중 한쪽은 제 2 산화물 반도체막을 가지고,
    상기 제 2 산화물 반도체막의 저항은 상기 채널 형성 영역의 저항보다 낮은, 반도체 장치.
  2. 반도체 장치로서,
    트랜지스터와 용량 소자를 가지고,
    상기 트랜지스터는,
    채널 형성 영역을 가지는 제 1 산화물 반도체막;
    상기 채널 형성 영역 위에 위치하고, 상기 채널 형성 영역과 중첩되는 영역을 가지는 제 1 도전막; 및
    상기 채널 형성 영역 아래에 위치하고, 상기 채널 형성 영역과 중첩되는 영역을 가지는 제 2 도전막을 가지고,
    상기 용량 소자는 한쌍의 전극과, 상기 한쌍의 전극 사이의 유전체막을 가지고,
    상기 한쌍의 전극 중 한쪽은 상기 트랜지스터의 소스 전극 또는 드레인 전극과 같은 층의 제 3 도전막을 통하여 상기 제 1 도전막과 전기적으로 접속되고,
    상기 제 1 도전막은 상기 트랜지스터의 게이트 전극으로서의 기능을 가지고,
    상기 한쌍의 전극 중 한쪽은 제 2 산화물 반도체막을 가지고,
    상기 제 2 산화물 반도체막의 저항은 상기 채널 형성 영역의 저항보다 낮은, 반도체 장치.
  3. 삭제
KR1020200076948A 2012-08-10 2020-06-24 반도체 장치 KR102319775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210142443A KR20210133181A (ko) 2012-08-10 2021-10-25 반도체 장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012178907 2012-08-10
JPJP-P-2012-178907 2012-08-10
JPJP-P-2013-053942 2013-03-15
JP2013053942 2013-03-15
KR1020130091986A KR102128979B1 (ko) 2012-08-10 2013-08-02 반도체 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130091986A Division KR102128979B1 (ko) 2012-08-10 2013-08-02 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210142443A Division KR20210133181A (ko) 2012-08-10 2021-10-25 반도체 장치

Publications (2)

Publication Number Publication Date
KR20200079456A KR20200079456A (ko) 2020-07-03
KR102319775B1 true KR102319775B1 (ko) 2021-10-29

Family

ID=50065532

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020130091986A KR102128979B1 (ko) 2012-08-10 2013-08-02 반도체 장치
KR1020200076948A KR102319775B1 (ko) 2012-08-10 2020-06-24 반도체 장치
KR1020210142443A KR20210133181A (ko) 2012-08-10 2021-10-25 반도체 장치
KR1020220099762A KR102639765B1 (ko) 2012-08-10 2022-08-10 반도체 장치
KR1020240023684A KR20240027651A (ko) 2012-08-10 2024-02-19 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130091986A KR102128979B1 (ko) 2012-08-10 2013-08-02 반도체 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020210142443A KR20210133181A (ko) 2012-08-10 2021-10-25 반도체 장치
KR1020220099762A KR102639765B1 (ko) 2012-08-10 2022-08-10 반도체 장치
KR1020240023684A KR20240027651A (ko) 2012-08-10 2024-02-19 반도체 장치

Country Status (4)

Country Link
US (2) US8937307B2 (ko)
JP (8) JP6250972B2 (ko)
KR (5) KR102128979B1 (ko)
TW (1) TWI620331B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI803081B (zh) 2013-08-28 2023-05-21 日商半導體能源研究所股份有限公司 顯示裝置
KR102643577B1 (ko) 2013-09-13 2024-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
CN104881161B (zh) 2014-02-27 2017-12-01 财团法人工业技术研究院 触控面板
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2016170443A1 (ja) 2015-04-20 2016-10-27 株式会社半導体エネルギー研究所 半導体装置および電子機器
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN105223420B (zh) * 2015-09-28 2017-07-07 深圳市华星光电技术有限公司 用于测量接触电阻的tft及接触电阻的测量方法
FR3050338B1 (fr) * 2016-04-15 2023-01-06 Enerbee Generateur d'electricite comprenant un convertisseur magneto-electrique et procede de fabrication associe
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN106783883B (zh) * 2016-12-27 2023-11-10 京东方科技集团股份有限公司 显示基板及其制备方法
WO2018185587A1 (ja) * 2017-04-03 2018-10-11 株式会社半導体エネルギー研究所 撮像装置および電子機器
US10204800B2 (en) * 2017-06-21 2019-02-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for improving threshold voltage of oxide semiconductor thin film transistor
CN113348501A (zh) 2019-02-05 2021-09-03 株式会社半导体能源研究所 显示装置及电子设备
JPWO2020240340A1 (ko) 2019-05-31 2020-12-03

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566693B1 (ko) * 1997-02-27 2006-04-03 세이코 엡슨 가부시키가이샤 표시 영역을 갖는 장치, 액정 장치 및 투사형 표시 장치
US20100044711A1 (en) 2008-08-19 2010-02-25 Fujifilm Corporation Thin film transistor, active matrix substrate, and image pickup device
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH07104312B2 (ja) 1986-03-25 1995-11-13 株式会社東芝 攪拌電極装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4485078B2 (ja) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4631255B2 (ja) * 2003-07-16 2011-02-16 セイコーエプソン株式会社 アクティブマトリクス基板、表示装置、及び電子機器
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4381063B2 (ja) * 2003-08-18 2009-12-09 東芝モバイルディスプレイ株式会社 アレイ基板および平面表示装置
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US8228480B2 (en) * 2006-09-29 2012-07-24 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4306737B2 (ja) * 2007-02-08 2009-08-05 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI361329B (en) * 2007-04-10 2012-04-01 Au Optronics Corp Array substrate and method for manufacturing the same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5182993B2 (ja) 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5183292B2 (ja) * 2008-05-01 2013-04-17 株式会社ジャパンディスプレイウェスト 電気光学装置
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5287100B2 (ja) * 2008-09-30 2013-09-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100075059A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5589359B2 (ja) * 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101904811B1 (ko) * 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011065208A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011105210A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5133468B2 (ja) * 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US8735892B2 (en) * 2010-12-28 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using oxide semiconductor
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566693B1 (ko) * 1997-02-27 2006-04-03 세이코 엡슨 가부시키가이샤 표시 영역을 갖는 장치, 액정 장치 및 투사형 표시 장치
US20100044711A1 (en) 2008-08-19 2010-02-25 Fujifilm Corporation Thin film transistor, active matrix substrate, and image pickup device
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system

Also Published As

Publication number Publication date
TWI620331B (zh) 2018-04-01
KR20210133181A (ko) 2021-11-05
KR20220118371A (ko) 2022-08-25
KR102639765B1 (ko) 2024-02-21
JP6690042B2 (ja) 2020-04-28
JP2019140402A (ja) 2019-08-22
JP2021022738A (ja) 2021-02-18
JP2014199402A (ja) 2014-10-23
KR20240027651A (ko) 2024-03-04
TW201413977A (zh) 2014-04-01
KR20200079456A (ko) 2020-07-03
JP6989673B2 (ja) 2022-01-05
US20140042443A1 (en) 2014-02-13
KR20140020756A (ko) 2014-02-19
JP6772397B2 (ja) 2020-10-21
US8937307B2 (en) 2015-01-20
JP7395783B2 (ja) 2023-12-11
JP2023081902A (ja) 2023-06-13
US9269728B2 (en) 2016-02-23
JP2022043102A (ja) 2022-03-15
JP7237135B2 (ja) 2023-03-10
JP2024037755A (ja) 2024-03-19
JP2018072844A (ja) 2018-05-10
US20150115265A1 (en) 2015-04-30
JP6517308B2 (ja) 2019-05-22
KR102128979B1 (ko) 2020-07-01
JP6250972B2 (ja) 2017-12-20
JP2020120120A (ja) 2020-08-06

Similar Documents

Publication Publication Date Title
KR102319775B1 (ko) 반도체 장치
KR102386861B1 (ko) 반도체 장치
KR102159226B1 (ko) 반도체 장치
JP7460309B2 (ja) 半導体装置
JP6225284B2 (ja) 表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant