WO2016170443A1 - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
WO2016170443A1
WO2016170443A1 PCT/IB2016/052033 IB2016052033W WO2016170443A1 WO 2016170443 A1 WO2016170443 A1 WO 2016170443A1 IB 2016052033 W IB2016052033 W IB 2016052033W WO 2016170443 A1 WO2016170443 A1 WO 2016170443A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
wiring
insulating film
transistor
oxide semiconductor
Prior art date
Application number
PCT/IB2016/052033
Other languages
English (en)
French (fr)
Inventor
福留貴浩
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to KR1020177032558A priority Critical patent/KR102462475B1/ko
Priority to US15/563,663 priority patent/US10591791B2/en
Priority to KR1020227037954A priority patent/KR20220151034A/ko
Priority to JP2017513382A priority patent/JP6723225B2/ja
Priority to CN201680023158.8A priority patent/CN107534057B/zh
Publication of WO2016170443A1 publication Critical patent/WO2016170443A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Definitions

  • One embodiment of the present invention relates to a semiconductor device.
  • the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, the technical field of one embodiment of the present invention disclosed in this specification more specifically includes a semiconductor device, a display device, a liquid crystal display device, a light-emitting device, a power storage device, an imaging device, a memory device, and a driving method thereof, Alternatively, the production method thereof can be given as an example.
  • a display device such as a flat panel display, in a pixel arranged in a row direction and a column direction, a transistor which is a switching element, a liquid crystal element electrically connected to the transistor, and a liquid crystal element in parallel A connected capacitive element is provided.
  • a silicon semiconductor such as amorphous (amorphous) silicon or polysilicon is widely used.
  • a metal oxide exhibiting semiconductor characteristics is a semiconductor material that can be used for a semiconductor film of a transistor.
  • an oxide semiconductor For example, a technique for manufacturing a transistor using zinc oxide or an In—Ga—Zn-based oxide semiconductor is disclosed (see Patent Documents 1 and 2).
  • oxide semiconductors are used in various devices such as a memory and a CPU (see Patent Document 3).
  • An object of one embodiment of the present invention is to provide a display device including a pixel portion with a high aperture ratio. Another object is to provide a high-definition display device. Another object is to provide a highly integrated semiconductor device. Another object is to provide a semiconductor device with low power consumption. Another object is to provide a semiconductor device including a transistor with high on-state current. Another object is to provide a semiconductor device that operates at high speed.
  • Another object is to provide a novel semiconductor device. Another object is to provide a module including the semiconductor device. Another object is to provide an electronic device including the semiconductor device or the module. Another object is to provide a method for manufacturing the semiconductor device.
  • One embodiment of the present invention is a semiconductor device including a first wiring, a second wiring, a third wiring, a first driver circuit, a second driver circuit, and a cell array.
  • the cell array includes a plurality of cells including transistors and storage capacitors.
  • the transistor includes a first insulating film, an oxide semiconductor film, and a second insulating film.
  • the oxide semiconductor film includes a region overlapping with the second wiring through the first insulating film and a region overlapping with the third wiring through the second insulating film.
  • the first wiring is electrically connected to the first drive circuit, and the second wiring is electrically connected to the second drive circuit.
  • the transistor is disposed above the second wiring, and the second wiring has a region functioning as the first gate electrode of the transistor in a region overlapping with the transistor.
  • the third wiring is disposed above the transistor and has a region functioning as a second gate electrode of the transistor in a region overlapping with the transistor. Further, the third wiring has a region overlapping with the second wiring, and the second wiring and the third wiring are electrically connected in a region other than the cell array.
  • the second wiring and the third wiring may be electrically connected in at least one of the cells.
  • One embodiment of the present invention includes a first wiring, a second wiring, a third wiring, a first driver circuit, a second driver circuit, a third driver circuit, and a cell array. It is a semiconductor device having.
  • a cell array is arranged between the second drive circuit and the third drive circuit.
  • the cell array includes a plurality of cells including transistors and storage capacitors.
  • the transistor includes a first insulating film, an oxide semiconductor film, and a second insulating film.
  • the oxide semiconductor film includes a region overlapping with the second wiring through the first insulating film and a region overlapping with the fourth wiring through the second insulating film.
  • the first wiring is electrically connected to the first driving circuit
  • the second wiring is electrically connected to the second driving circuit or the third driving circuit.
  • the transistor is disposed above the second wiring, and the second wiring has a region functioning as the first gate electrode of the transistor in a region overlapping with the transistor.
  • the third wiring is disposed above the transistor and has a region functioning as a second gate electrode of the transistor in a region overlapping with the transistor. Further, the third wiring has a region overlapping with the second wiring, and the second wiring and the third wiring are electrically connected in a region other than the cell array.
  • the second wiring and the third wiring may be electrically connected.
  • the width of the second wiring in the connection portion between the second wiring and the third wiring may be wider than the width of the second wiring in the region overlapping with the cell.
  • the electrical resistance of the third wiring may be equal to or lower than the electrical resistance of the second wiring.
  • the third wiring may include a copper element.
  • a cell may be a pixel and a cell array may be a pixel portion.
  • One embodiment of the present invention is an electronic device including the above semiconductor device.
  • a display device including a pixel portion with a high aperture ratio can be provided.
  • a high-definition display device can be provided.
  • a highly integrated semiconductor device can be provided.
  • a semiconductor device with low power consumption can be provided.
  • a semiconductor device including a transistor with high on-state current can be provided.
  • a semiconductor device that operates at high speed can be provided.
  • a novel semiconductor device can be provided.
  • a module including the semiconductor device can be provided.
  • an electronic device including the semiconductor device or the module can be provided.
  • a method for manufacturing the semiconductor device can be provided.
  • FIG. 14 is a top view illustrating one embodiment of a display device.
  • FIG. 14 is a top view illustrating one embodiment of a display device.
  • FIG. 14 is a top view illustrating one embodiment of a display device.
  • 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
  • 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
  • 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
  • 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device.
  • FIGS. 4A and 4B are a top view and a cross-sectional view illustrating one embodiment of a semiconductor device. The figure explaining a band structure.
  • FIGS. 4A to 4C illustrate structural analysis by XRD of a CAAC-OS and a single crystal oxide semiconductor, and FIGS. Sectional TEM image of CAAC-OS, planar TEM image and image analysis image thereof. The figure which shows the electron diffraction pattern of nc-OS, and the cross-sectional TEM image of nc-OS. Cross-sectional TEM image of a-like OS.
  • FIG. 6 shows changes in crystal parts of an In—Ga—Zn oxide due to electron irradiation.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • FIG. 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • 8A and 8B are a top view and cross-sectional views illustrating an example of a manufacturing process of a semiconductor device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • FIG. 10 is a circuit diagram illustrating one embodiment of a memory device.
  • FIG. 10 is a circuit diagram illustrating one embodiment of a memory device.
  • FIG. 10 is a circuit diagram illustrating one embodiment of a memory device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a memory device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a memory device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a memory device.
  • the figure explaining a display module. 10A and 10B each illustrate an electronic device.
  • a transistor is an element having at least three terminals including a gate, a drain, and a source.
  • a channel region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and a current flows through the drain, channel region, and source. It is something that can be done.
  • a channel region refers to a region through which a current mainly flows.
  • the functions of the source and drain may be switched when transistors having different polarities are employed or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms source and drain can be used interchangeably.
  • the term “electrically connected” includes a case where they are connected via “things having some electrical action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
  • “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
  • film and “layer” can be interchanged with each other depending on circumstances or circumstances.
  • conductive layer may be changed to the term “conductive film”.
  • insulating film may be changed to the term “insulating layer” in some cases.
  • an oxide conductive film can be referred to as an oxide semiconductor film with high carrier density and low resistance, an oxide semiconductor film with conductivity, an oxide semiconductor film with high conductivity, or the like.
  • the pixel portion is a region including a scan line, a signal line, a transistor functioning as a selection switch, a storage capacitor, a pixel electrode, and a counter electrode, and refers to a region for optically modulating an RGB image.
  • pixel and “pixel portion” can be interchanged with each other depending on circumstances or circumstances.
  • the “pixel” can be a “cell” and the “cell” can be a “pixel” depending on circumstances or circumstances.
  • the “pixel portion” can be a “cell array”, and the “cell array” can be a “pixel portion” depending on circumstances or circumstances.
  • FIG. 1A is a top view illustrating an example of a semiconductor device.
  • a semiconductor device 700 illustrated in FIG. 1A includes a first substrate 701, a pixel portion 702, a source driver 704, a second substrate 705, a gate driver 706, and an FPC terminal portion 708 (FPC: Flexible Printed). Circuit), a wiring 710, a sealant 712, an FPC 716, a scanning line 717, a wiring 718, a contact hole 719, and a signal line 720.
  • FPC Flexible Printed
  • the pixel portion 702, the source driver 704, the gate driver 706, the FPC terminal portion 708, the wiring 710, the FPC 716, the scanning line 717, and the signal line 720 are provided over the first substrate 701.
  • the second substrate 705 is provided so as to face the first substrate 701.
  • a display element is provided between the first substrate 701 and the second substrate 705.
  • the first substrate 701 and the second substrate 705 are sealed with a sealant 712. That is, the pixel portion 702, the source driver 704, and the gate driver 706 are sealed with the first substrate 701, the sealant 712, and the second substrate 705.
  • the pixel portion 702 includes a plurality of pixels 703 arranged in a matrix of p rows and q columns (p and q are integers of 2 or more). Although not illustrated, a transistor that functions as a selection switch of the pixel 703 performs scanning. Arranged on line 717. The wiring 718 is provided so as to overlap with the scanning line 717.
  • the FPC terminal portion 708 is electrically connected to the pixel portion 702, the source driver 704, and the gate driver 706.
  • An FPC 716 is connected to the FPC terminal portion 708, and various signals and the like are supplied to the pixel portion 702, the source driver 704, and the gate driver 706 by the FPC 716.
  • a wiring 710 is connected to each of the pixel portion 702, the source driver 704, the gate driver 706, and the FPC terminal portion 708.
  • Various signals and the like supplied by the FPC 716 are supplied to the pixel portion 702, the source driver 704, the gate driver 706, and the FPC terminal portion 708 through the wiring 710.
  • the scanning line 717 is connected to the gate driver 706, and the signal line 720 is connected to the source driver 704.
  • the scan line 717 and the wiring 718 are electrically connected to each other through a contact hole 719 provided in a region other than the pixel portion 702. Accordingly, there is no need to provide a contact hole for electrically connecting the scan line 717 and the wiring 718 to the pixel 703, and the aperture ratio of the pixel portion 702 can be improved.
  • contact hole 719 is provided in the region 722 between the pixel portion 702 and the wiring 710, the invention is not limited to this.
  • a contact hole 719 can be provided in a region 721 between the pixel portion 702 and the gate driver 706.
  • FIG. 1B shows an enlarged view of the region 730 shown in FIG.
  • FIG. 1C shows an enlarged view of the region 730 in the case where the position of the contact hole 719 is different from those in FIGS.
  • the pixel 703 and the contact hole 719 are separated from each other; however, the pixel 703 and the contact hole 719 may be in contact with each other as illustrated in FIG.
  • the scan line 717 functions as a first gate electrode of a transistor which functions as a selection switch provided in the pixel 703, and the wiring 718 functions as a second gate electrode.
  • the second gate electrode by forming the second gate electrode, the current driving capability of the transistor is improved and high on-current characteristics can be obtained. In addition, since the on-state current can be increased, the transistor can be miniaturized.
  • the scan line 717 and the wiring 718 include chromium (Cr), copper (Cu), aluminum (Al), gold (Au), silver (Ag), zinc (Zn), molybdenum (Mo), tantalum (Ta), titanium ( A metal element selected from Ti), tungsten (W), manganese (Mn), nickel (Ni), iron (Fe), cobalt (Co), or an alloy containing the above-described metal element as a component, or the above-described metal element Each can be formed using an alloy or the like in combination.
  • the scan line 717 and the wiring 718 may have a single-layer structure or a stacked structure including two or more layers.
  • a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied. By using the Cu—X alloy film, the wiring resistance can be reduced.
  • conductive materials having translucency such as indium tin oxide, indium tungsten oxide, indium zinc tungsten oxide, indium titanium oxide, indium tin titanium oxide, indium zinc oxide, and indium tin silicon oxide are used. It can also be applied. In particular, translucency of indium tungsten oxide, indium zinc tungsten oxide, indium titanium oxide, indium tin titanium oxide, indium tin oxide (ITO), indium zinc oxide, indium tin silicon oxide (ITSO), etc. A conductive material having the following can be used.
  • an oxide semiconductor film with reduced resistance may be used.
  • the oxide semiconductor film zinc oxide or an In—Ga—Zn-based oxide semiconductor film can be used.
  • the same material as the oxide semiconductor film described later in Embodiment 2 can be used.
  • an insulating film containing a large amount of hydrogen can be formed so as to be in contact with an oxide semiconductor film. Since the oxide semiconductor film can function as a transparent electrode, the aperture ratio does not decrease even when the oxide semiconductor film is used for the wiring 718.
  • the scan line 717 and the wiring 718 may be formed using the same material or different materials. However, if the resistances of the scanning line 717 and the wiring 718 are different, a signal delay occurs. Therefore, it is desirable to adjust the widths of the scanning line 717 and the wiring 718 to have the same resistance. Further, the resistance of the wiring 718 may be lower than that of the scanning line 717.
  • signal delay can be reduced by providing a plurality of contact holes 719 for electrically connecting the scan lines 717 and the wirings 718.
  • a contact hole 719a and a contact hole 719b can be provided, the contact hole 719a can be provided in the region 721, and the contact hole 719b can be provided in the region 722.
  • FIG. 2B is a top view of the semiconductor device 700 in the case where the contact hole 719c is provided in the pixel 703 [2, n] in the pixel portion 702 in addition to the contact hole 719a and the contact hole 719b.
  • the contact hole 719c can be provided at any position as long as the scan line 717 and the wiring 718 overlap with each other.
  • the pixel 703 in the m-th row (m is a natural number of p or less) and the n-th column (n is a natural number of q or less) is described as a pixel 703 [m, n].
  • a contact hole can be provided every other plurality of pixels.
  • a contact hole can be provided in a pixel 703 [m, n] in an arbitrary m-th row.
  • contact holes are provided in all odd-numbered pixels 703 [(odd numbers such as 1, 3, 5), n] or all even-numbered pixels 703 [(even numbers such as 2, 4, 6), n]. You can also. Further, for example, contact holes may be provided in the pixels 703 [(multiples of 3, such as 3, 6, 9, etc.), n] of all three multiple rows.
  • contact holes can be provided in the pixels 703 [(multiples of 4, such as 4, 8, 12, etc.), n] in all the multiples of 4 rows. Further, for example, contact holes can be provided in pixels 703 [(multiple of x such as x, 2x, 3x), n] in a row of all multiples of x (x is a natural number equal to or less than p). It is also possible to provide a contact hole in the pixel 703 [(x + y, 2x + y, 3x + y, etc.), n] in the row of “multiple of x + y” (x is a natural number of p or less and y is a natural number of x or less).
  • contact holes may be provided in pixels 703 [(3, 4, 6, 8, 9, 12, etc., multiples of 3 or multiples of 4), n] of all multiples of 3 and multiples of 4. it can.
  • the signal delay can be reduced as the distance between the contact holes is shorter, by providing a contact hole in the pixel portion 702 in addition to the contact hole 719a and the contact hole 719b, a scanning line is provided than in a case where no contact hole is provided in the pixel portion 702.
  • Signal delay between the signal 717 and the wiring 718 can be reduced. Since the distance between contact holes can be shortened as the number of contact holes increases, signal delay can be reduced.
  • the distances between the contact holes are preferably as equal as possible, but may not be equal.
  • a contact hole for electrically connecting the scan line 717 and the wiring 718 is not provided in all the pixels 703; therefore, even if the contact hole is provided in the pixel portion 702, all the pixels The aperture ratio of the pixel portion 702 can be increased as compared with the case where a contact hole is provided in 703.
  • a plurality of gate drivers may be provided in the semiconductor device 700.
  • a gate driver 706a and a gate driver 706b are provided.
  • a scanning line 717a connected to an odd-numbered row of pixels 703 [(odd number of 1, 3, 5, etc.), n] is connected to the gate driver 706a and an even-numbered row of pixels 703.
  • the scanning lines 717b connected to [(even numbers such as 2, 4, 6), n] to the gate driver 706b, the area of the contact hole 719 can be increased.
  • a plurality of contact holes 719 may be provided as in the case of FIG.
  • the widths of the scanning lines 717 and the wirings 718 around the contact hole 719 are larger than those around the contact hole 719.
  • the width around the contact hole 719 can be increased only for the scanning line 717, and the width of the wiring 718 around the contact hole 719 can be the same as the width of the wiring 718 around the contact hole 719.
  • the present invention is not limited to this structure.
  • only the gate driver 706 may be formed on the first substrate 701.
  • only the source driver 704 may be formed on the first substrate 701.
  • a substrate on which a source driver circuit, a gate driver circuit, or the like is formed (for example, a driver circuit substrate formed of a single crystal semiconductor film or a polycrystalline semiconductor film) may be mounted on the first substrate 701. .
  • a connection method of a separately formed drive circuit board is not particularly limited, and a COG (Chip On Glass) method, a wire bonding method, or the like can be used.
  • the pixel portion 702, the source driver 704, and the gate driver 706 included in the semiconductor device 700 each include a plurality of transistors, and the transistors that are semiconductor devices of one embodiment of the present invention can be used.
  • Display elements include, for example, liquid crystal elements, EL (electroluminescence) elements including LEDs (white LEDs, red LEDs, green LEDs, blue LEDs, etc.) (EL elements including organic substances and inorganic substances, organic EL elements, inorganic EL elements).
  • EL electroluminescence
  • LEDs white LEDs, red LEDs, green LEDs, blue LEDs, etc.
  • EL elements including organic substances and inorganic substances, organic EL elements, inorganic EL elements).
  • Transistors Transistors that emit light in response to current
  • electron-emitting devices electrophoretic devices
  • electrophoretic devices grating light valves (GLV), digital micromirror devices (DMD), DMS (digital micro shutter) devices
  • MIRASOL registered trademark
  • Examples thereof include a display, an IMOD (interference modulation) element, a display element using a micro electro mechanical system (MEMS) such as a piezoelectric ceramic display, and an electrowetting element.
  • MEMS micro electro mechanical system
  • quantum dots may be used as the display element.
  • a display device using a liquid crystal element there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like.
  • An example of a display device using an EL element is an EL display.
  • a display device using an electron-emitting device there is a field emission display (FED), a SED type flat display (SED: Surface-conduction Electron-emitter Display), or the like.
  • FED field emission display
  • SED SED type flat display
  • An example of a display device using quantum dots is a quantum dot display.
  • An example of a display device using electronic ink or an electrophoretic element is electronic paper.
  • part or all of the pixel electrode may have a function as a reflective electrode.
  • part or all of the pixel electrode may have aluminum, silver, or the like.
  • a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced.
  • the color elements controlled by the pixels when performing color display are not limited to three colors of RGB (R represents red, G represents green, and B represents blue).
  • RGB red
  • G represents green
  • B represents blue
  • it may be composed of four pixels: an R pixel, a G pixel, a B pixel, and a W (white) pixel.
  • one color element may be configured by two colors of RGB, and two different colors may be selected and configured depending on the color element.
  • one or more colors such as yellow, cyan, and magenta may be added to RGB.
  • the size of the display area may be different for each dot of the color element.
  • the disclosed invention is not limited to a display device for color display, and can be applied to a display device for monochrome display.
  • a colored layer (also referred to as a color filter) may be used to display a full color display device using white light (W) in a backlight (organic EL element, inorganic EL element, LED, fluorescent lamp, or the like).
  • white light W
  • a backlight organic EL element, inorganic EL element, LED, fluorescent lamp, or the like.
  • red (R), green (G), blue (B), yellow (Y), and the like can be used in appropriate combination for the colored layer.
  • the colored layer the color reproducibility can be increased as compared with the case where the colored layer is not used.
  • white light in the region having no colored layer may be directly used for display.
  • a decrease in luminance due to the colored layer can be reduced during bright display, and power consumption can be reduced by about 20% to 30%.
  • a self-luminous element such as an organic EL element or an inorganic EL element
  • R, G, B, Y, and white (W) may be emitted from elements having respective emission colors.
  • W white
  • power consumption may be further reduced as compared with the case where a colored layer is used.
  • FIG. 4A is a top view of a transistor 500 which is a semiconductor device of one embodiment of the present invention
  • FIG. 4B is a cross-sectional view of a cross-sectional surface taken along dashed-dotted line X1-X2 in FIG.
  • FIG. 4C corresponds to a cross-sectional view of the cut surface between the alternate long and short dash line Y1-Y2.
  • FIG. 4A some components (such as an insulating film functioning as a gate insulating film) are not illustrated in order to avoid complexity.
  • the direction of the alternate long and short dash line X1-X2 may be referred to as a channel length direction, and the direction of the alternate long and short dash line Y1-Y2 may be referred to as a channel width direction.
  • some components may be omitted in the following drawings as in FIG. 4A.
  • the transistor 500 includes a substrate 502, a conductive film 504, an insulating film 506, an insulating film 507, an oxide semiconductor film 508, a conductive film 512a, a conductive film 512b, an insulating film 514, an insulating film 516, An insulating film 518, a conductive film 520a, and a conductive film 520b are included.
  • the oxide semiconductor film 508 includes an oxide semiconductor film 508a on the conductive film 504 side and an oxide semiconductor film 508b over the oxide semiconductor film 508a.
  • the conductive film 504 is over the substrate 502, the insulating film 506 is over the substrate 502 and the conductive film 504, the insulating film 507 is over the insulating film 506, the oxide semiconductor film 508 is over the insulating film 507, and the conductive film 512a is over the insulating film. 507 and the oxide semiconductor film 508, the conductive film 512b is formed over the insulating film 507 and the oxide semiconductor film 508, the insulating film 514 is formed over the oxide semiconductor film 508, the conductive films 512a and the conductive film 512b, and the insulating film 516 is formed.
  • the insulating film 518 is disposed over the insulating film 516, and the conductive film 520 b is disposed over the insulating film 518 over the insulating film 514.
  • the conductive film 520a is provided over the conductive film 512b and the insulating film 518 through the contact hole 542c provided in the insulating film 514, the insulating film 516, and the insulating film 518 and reaching the conductive film 512b.
  • the oxide semiconductor film 508 is electrically connected to the conductive films 512a and 512b.
  • the conductive film 520a is electrically connected to the conductive film 512b.
  • the conductive film 504 functions as a first gate electrode
  • the conductive film 520b functions as a second gate electrode (also referred to as a back gate electrode).
  • the conductive film 512a functions as one of a source electrode and a drain electrode
  • the conductive film 512b functions as the other of the source electrode and the drain electrode.
  • the conductive film 520a functions as a pixel electrode used for a display device, for example.
  • the conductive film 504 is a part of the scan line 717 illustrated in FIGS. 1 to 3
  • the conductive film 520b is a part of the wiring 718 illustrated in FIGS. .
  • FIG. 5 illustrates a transistor 570 in which a contact opening is provided for each pixel and the first gate electrode and the second gate electrode are electrically connected.
  • the conductive films 504 and 520b are set to the same potential by being electrically connected to each other in a region other than the pixel portion.
  • the conductive film 504 and the conductive film 520b are electrically connected to each other through the contact hole 542a and the contact hole 542b, and the conductive film 504 and the conductive film 520b have the same potential. Since only the transistor 500 does not have the contact hole 542a and the contact hole 542b, the opening ratio of the transistor 500 is higher than that of the transistor 570.
  • the oxide semiconductor film 508 included in the transistors 500 and 570 is located so as to face each of the conductive films 504 and 520b and is sandwiched between conductive films functioning as two gate electrodes.
  • the length in the channel length direction and the length in the channel width direction of the conductive film 520b are longer than the length in the channel length direction and the length in the channel width direction of the oxide semiconductor film 508, respectively.
  • the conductive film 520b is covered with the insulating film 514, the insulating film 516, and the insulating film 518 interposed therebetween.
  • the oxide semiconductor film 508 included in the transistors 500 and 570 can be electrically surrounded by the electric fields of the conductive films 504 and 520b.
  • a device structure of a transistor that surrounds an oxide semiconductor film in which a channel region is formed by an electric field of the first gate electrode and the second gate electrode is formed as a surrounded channel (s-channel). ) Structure can be called.
  • the transistor 500 and the transistor 570 have an s-channel structure, an electric field for inducing a channel by the conductive film 504 can be effectively applied to the oxide semiconductor film 508; thus, as described in Embodiment 1, In this manner, the current driving capability of the transistor 500 and the transistor 570 is improved as compared with the case where the conductive film 520b is not provided, and high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor 500 and the transistor 570 can be miniaturized.
  • FIG. 6 shows a transistor 600 which is a modified example of this embodiment.
  • the transistor 600 includes a substrate 602, a conductive film 604, an insulating film 606, an oxide semiconductor film 608, a conductive film 612a, a conductive film 612b, an insulating film 614, a conductive film 616, an insulating film 618,
  • the oxide semiconductor film 608 includes an oxide semiconductor film 608a on the conductive film 604 side and an oxide semiconductor film 608b over the oxide semiconductor film 608a.
  • the conductive film 604 is over the substrate 602, the insulating film 606 is over the substrate 602 and the conductive film 604, the oxide semiconductor film 608 is over the insulating film 606, and the conductive film 612a is over the insulating film 606 and the oxide semiconductor film 608.
  • the conductive film 612b is over the insulating film 606 and the oxide semiconductor film 608, the insulating film 614 is over the oxide semiconductor film 608, the conductive films 612a and 612b, the conductive film 616 is over the insulating film 614, and the insulating film 618 is over Disposed over the insulating film 606, the conductive film 612a, and the conductive film 612b.
  • the oxide semiconductor film 608 is electrically connected to the conductive films 612a and 612b, the conductive film 612a functions as one of a source electrode and a drain electrode, and the conductive film 612b functions as the other of the source electrode and the drain electrode. Respectively.
  • the transistor 600 has a top-gate structure in which a conductive film 604 functioning as a second gate electrode (also referred to as a back gate electrode) is formed below the conductive film 616 functioning as a first gate electrode. .
  • the oxide semiconductor film 608 is located so as to face the conductive films 616 and 604 and is sandwiched between the conductive films 616 and 604. That is, the transistor 600 has the above-described s-channel structure. For this reason, high on-current characteristics can be obtained.
  • the conductive film 616 is part of the scan line 717 illustrated in FIGS. 1 to 3
  • the conductive film 604 is part of the wiring 718 illustrated in FIGS. That is, the wiring 718 is formed below the scanning line 717.
  • the transistor 600 may have a structure illustrated in FIG. This structure is a self-aligned structure in which the conductive film 616 does not have a region where the conductive films 612a and 612b overlap.
  • a self-aligned transistor is suitable for high-speed operation because the parasitic capacitance between the conductive film functioning as the source or drain electrode and the conductive film functioning as the first gate electrode is extremely small.
  • the transistor 600 may have a structure illustrated in FIG. In this structure, the insulating film 614 and the conductive film 616 are provided in the contact hole reaching the oxide semiconductor film 608 b and the insulating film 606 provided in the insulating film 618.
  • the transistor 600 illustrated in FIGS. 8A and 8B a region in which a conductive film functioning as a source electrode or a drain electrode and a conductive film functioning as a first gate electrode overlap with each other in the structure of the other transistors described above. Since there are few, parasitic capacitance can be made small. Therefore, the transistor is suitable as an element of a circuit that requires high-speed operation.
  • the top surface of the transistor is preferably planarized by a CMP (Chemical Mechanical Polishing) method or the like as illustrated in FIGS. 8B and 8C, but may be configured so as not to be planarized.
  • the conductive film 504 and the conductive film 520 b can be formed using a material similar to that of the scan line 717 and the wiring 718 described in Embodiment 1, respectively.
  • a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like which has heat resistance enough to withstand heat treatment performed later is preferably used.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied, and a semiconductor element is provided over these substrates.
  • the substrate 502 may be used. Note that in the case where a glass substrate is used as the substrate 502, a large display device can be manufactured by using a large-area substrate such as a sixth generation, a seventh generation, an eighth generation, a ninth generation, or a tenth generation. it can. It is preferable to use such a large-area substrate because manufacturing costs can be reduced. Further, a flexible substrate may be used as the substrate 502.
  • a silicon oxide film, a silicon oxynitride film, or the like is formed by a plasma enhanced chemical vapor deposition (PECVD) method, a sputtering method, or the like.
  • PECVD plasma enhanced chemical vapor deposition
  • An insulating film containing one or more of each can be used. Note that a single-layer insulating film selected from the above materials or an insulating film having three or more layers may be used instead of the stacked structure of the insulating films 506 and 507.
  • the insulating film 506 functions as a blocking film that suppresses permeation of oxygen.
  • the insulating film 506 can suppress permeation of oxygen.
  • the insulating film 507 in contact with the oxide semiconductor film 508 functioning as the channel region of the transistor 500 is preferably an oxide insulating film, and includes a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region). ) Is more preferable.
  • the insulating film 507 is an insulating film capable of releasing oxygen.
  • hafnium oxide has a higher dielectric constant than silicon oxide or silicon oxynitride. Accordingly, the thickness of the insulating film 507 can be increased as compared with the case where silicon oxide is used, so that the leakage current due to the tunnel current can be reduced. That is, a transistor with a small off-state current can be realized.
  • hafnium oxide having a crystal structure has a higher relative dielectric constant than hafnium oxide having an amorphous structure. Therefore, in order to obtain a transistor with low off-state current, it is preferable to use hafnium oxide having a crystal structure. Examples of the crystal structure include a monoclinic system and a cubic system. Note that one embodiment of the present invention is not limited thereto.
  • a silicon nitride film is formed as the insulating film 506 and a silicon oxide film is formed as the insulating film 507. Since the silicon nitride film has a relative dielectric constant higher than that of the silicon oxide film and has a large film thickness necessary for obtaining a capacitance equivalent to that of the silicon oxide film, a silicon nitride film is used as a gate insulating film of the transistor 500. Insulating film can be physically thickened. Therefore, a decrease in the withstand voltage of the transistor 500 can be suppressed, and further, the withstand voltage can be improved, so that electrostatic breakdown of the transistor 500 can be suppressed.
  • the oxide semiconductor film 508 any of the above materials can be used.
  • the oxide semiconductor film 508 is an In-M-Zn oxide
  • the atomic ratio of the metal element of the sputtering target used for forming the In-M-Zn oxide is In ⁇ M (the number of In atoms is It is preferable that Zn ⁇ M (the number of Zn atoms is equal to or greater than the number of M atoms), which satisfies the above.
  • the oxide semiconductor film 508 is an In-M-Zn oxide
  • a target including a polycrystalline In-M-Zn oxide is preferably used as the sputtering target.
  • the atomic ratio of the oxide semiconductor film 508 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target as an error.
  • the sputtering target may be used.
  • the atomic ratio of the metal elements of the sputtering target used for the oxide semiconductor film 508b is In ⁇ M (the number of In atoms is equal to or larger than the number of M atoms), Zn ⁇ M (the number of Zn atoms is the number of M atoms)
  • the oxide semiconductor film 508 has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. In this manner, off-state current of the transistor 500 can be reduced by using an oxide semiconductor with a wide energy gap.
  • an oxide semiconductor film with an energy gap of 2.0 eV or more, preferably 2.0 eV or more and 3.0 eV or less is used for the oxide semiconductor film 508a, and an energy gap of 2.5 eV is used for the oxide semiconductor film 508b.
  • An oxide semiconductor film of 3.5 eV or less is preferably used.
  • the oxide semiconductor film 508b preferably has a larger energy gap than the oxide semiconductor film 508a.
  • the thicknesses of the oxide semiconductor film 508a and the oxide semiconductor film 508b are each 3 nm to 200 nm, preferably 3 nm to 100 nm, more preferably 3 nm to 50 nm.
  • the oxide semiconductor film 508a an oxide semiconductor film with low carrier density is used.
  • the oxide semiconductor film 508a has a carrier density of less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , more preferably less than 1 ⁇ 10 10 / cm 3 , and 1 ⁇ 10 ⁇ It may be 9 / cm 3 or more.
  • the oxide semiconductor film 508b an oxide semiconductor film with low carrier density is used.
  • the oxide semiconductor film 508b has a carrier density of 1 ⁇ 10 17 / cm 3 or less, preferably 1 ⁇ 10 15 / cm 3 or less, more preferably 1 ⁇ 10 13 / cm 3 or less, more preferably 1 ⁇ 10. It may be 11 / cm 3 or less.
  • the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (such as field-effect mobility and threshold voltage) of the transistor.
  • the carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density of the oxide semiconductor film 508a and the oxide semiconductor film 508b Etc. are preferable.
  • an oxide semiconductor film with a low impurity concentration and a low density of defect states can be used to manufacture a transistor with more excellent electrical characteristics. This is preferable.
  • low impurity concentration and low defect level density are referred to as high purity intrinsic or substantially high purity intrinsic.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources, and thus can have a low carrier density. Therefore, a transistor in which a channel region is formed in the oxide semiconductor film rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, and thus may have a low density of trap states. Further, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has an extremely small off-state current, a channel width of 1 ⁇ 10 6 ⁇ m, and a channel length L of 10 ⁇ m. When the voltage between the drain electrodes (drain voltage) is in the range of 1V to 10V, it is possible to obtain a characteristic that the off-current is less than the measurement limit of the semiconductor parameter analyzer, that is, 1 ⁇ 10 ⁇ 13 A or less.
  • a transistor in which a channel region is formed in the high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor film can have a small variation in electrical characteristics and can be a highly reliable transistor.
  • the charge trapped in the trap level of the oxide semiconductor film takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide semiconductor film with a high trap state density may have unstable electrical characteristics.
  • impurities include hydrogen, nitrogen, alkali metals, and alkaline earth metals.
  • Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to metal atoms to become water, and forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In addition, a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor film containing hydrogen is likely to be normally on. Therefore, it is preferable that hydrogen be reduced in the oxide semiconductor film 508 as much as possible.
  • the hydrogen concentration obtained by SIMS analysis is 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 1 ⁇ 10 19. atoms / cm 3 or less, 5 ⁇ 10 18 atoms / cm 3 or less, preferably 1 ⁇ 10 18 atoms / cm 3 or less, more preferably 5 ⁇ 10 17 atoms / cm 3 or less, more preferably 1 ⁇ 10 16 atoms / cm 3 or less. cm 3 or less.
  • the oxide semiconductor film 508a preferably includes a portion with a lower hydrogen concentration than the oxide semiconductor film 508b. Since the oxide semiconductor film 508a has a portion with a lower hydrogen concentration than the oxide semiconductor film 508b, a highly reliable semiconductor device can be obtained.
  • the concentration of silicon or carbon in the oxide semiconductor film 508a and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor film 508a are 2 ⁇ 10 18 atoms / cm 3 or less. Preferably, it is 2 ⁇ 10 17 atoms / cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal obtained by SIMS analysis is set to 1 ⁇ 10 18 atoms / cm 3 or lower, preferably 2 ⁇ 10 16 atoms / cm 3 or lower.
  • concentration of alkali metal or alkaline earth metal in the oxide semiconductor film 508a is set to 1 ⁇ 10 18 atoms / cm 3 or lower, preferably 2 ⁇ 10 16 atoms / cm 3 or lower.
  • the nitrogen concentration obtained by SIMS analysis is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
  • the oxide semiconductor film 508a and the oxide semiconductor film 508b may each have a non-single-crystal structure.
  • the non-single crystal structure includes, for example, a CAAC-OS (C Axis Crystalline Oxide Semiconductor), a polycrystalline structure, a microcrystalline structure, or an amorphous structure, which will be described later.
  • CAAC-OS C Axis Crystalline Oxide Semiconductor
  • the amorphous structure has the highest density of defect states
  • the CAAC-OS has the lowest density of defect states.
  • FIG. 9 illustrates an example of a band structure in the film thickness direction of a stacked structure including the insulating film 507, the oxide semiconductor film 508a, the oxide semiconductor film 508b, and the insulating film 514.
  • the band structure indicates the energy level (Ec) at the lower end of the conduction band of the insulating film 507, the oxide semiconductor film 508a, the oxide semiconductor film 508b, and the insulating film 514 for easy understanding.
  • the energy level at the lower end of the conduction band changes gently. In other words, it can be said that it is continuously changed or continuously joined.
  • a defect level such as a trap center or a recombination center at the interface between the oxide semiconductor film 508a and the oxide semiconductor film 508b.
  • each film is exposed to the air using a multi-chamber film formation apparatus (sputtering apparatus) including a load-lock chamber. It suffices to laminate them continuously.
  • the oxide semiconductor film 508a becomes a well, and it is found that a channel region is formed in the oxide semiconductor film 508a in the transistor using the above stacked structure.
  • a trap level can be formed in the oxide semiconductor film 508a.
  • the trap level can be formed in the oxide semiconductor film 508b. Accordingly, the trap level can be separated from the oxide semiconductor film 508a.
  • the trap level may be farther to the vacuum level than the energy level (Ec) at the lower end of the conduction band of the oxide semiconductor film 508a functioning as a channel region, and electrons are likely to accumulate in the trap level. . Accumulation of electrons at the trap level results in a negative fixed charge, and the threshold voltage of the transistor shifts in the positive direction. Therefore, a structure in which the trap level is closer to the vacuum level than the energy level (Ec) at the lower end of the conduction band of the oxide semiconductor film 508a is preferable. By doing so, electrons are unlikely to accumulate in the trap level, the on-state current of the transistor can be increased, and field effect mobility can be increased.
  • the energy level of the lower end of the conduction band of the oxide semiconductor film 508b is closer to the vacuum level than the oxide semiconductor film 508a, and typically the energy of the lower end of the conduction band of the oxide semiconductor film 508a.
  • the difference between the level and the energy level at the lower end of the conduction band of the oxide semiconductor film 508b is 0.15 eV or more, 0.5 eV or more, 2 eV or less, or 1 eV or less. That is, the difference between the electron affinity of the oxide semiconductor film 508b and the electron affinity of the oxide semiconductor film 508a is 0.15 eV or more, 0.5 eV or more, and 2 eV or less, or 1 eV or less.
  • the oxide semiconductor film 508a serves as a main current path and functions as a channel region.
  • the oxide semiconductor film 508b is an oxide semiconductor film including one or more metal elements included in the oxide semiconductor film 508a in which a channel region is formed, the oxide semiconductor film 508a and the oxide semiconductor film Interface scattering hardly occurs at the interface with 508b. Accordingly, the movement of carriers is not inhibited at the interface, so that the field effect mobility of the transistor is increased.
  • the oxide semiconductor film 508b is formed using a material with sufficiently low conductivity in order to prevent the oxide semiconductor film 508b from functioning as part of the channel region.
  • the oxide semiconductor film 508b has an electron affinity (difference between the vacuum level and the energy level at the bottom of the conduction band) smaller than that of the oxide semiconductor film 508a, and the energy level at the bottom of the conduction band is the oxide semiconductor film.
  • a material having a difference (band offset) from the lower energy level of the conduction band 508a is used.
  • the energy level at the lower end of the conduction band of the oxide semiconductor film 508b is lower than the lower end of the conduction band of the oxide semiconductor film 508a. It is preferable to apply a material closer to the vacuum level by 0.2 eV or more than the energy level, preferably 0.5 eV or more and closer to the vacuum level.
  • the oxide semiconductor film 508b preferably does not include a spinel crystal structure in the film.
  • the constituent elements of the conductive film 512a and the conductive film 512b are transferred to the oxide semiconductor film 508a at the interface between the spinel crystal structure and another region. May diffuse.
  • the oxide semiconductor film 508b is a CAAC-OS which will be described later, a constituent element of the conductive films 512a and 512b, for example, a copper element is preferably blocked.
  • the thickness of the oxide semiconductor film 508b is equal to or greater than the thickness at which the constituent elements of the conductive film 512a and the conductive film 512b can be prevented from diffusing into the oxide semiconductor film 508b, and from the insulating film 514 to the oxide semiconductor.
  • the thickness is less than the thickness at which the supply of oxygen to the film 508b is suppressed.
  • the thickness of the oxide semiconductor film 508b is 10 nm or more, the constituent elements of the conductive films 512a and 512b can be prevented from diffusing into the oxide semiconductor film 508a.
  • the thickness of the oxide semiconductor film 508b is 100 nm or less, oxygen can be effectively supplied from the insulating film 514 and the insulating film 516 to the oxide semiconductor film 508a.
  • parallel refers to a state in which two straight lines are arranged at an angle of ⁇ 10 ° to 10 °. Therefore, the case of ⁇ 5 ° to 5 ° is also included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° to 30 °.
  • Vertical refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
  • substantially vertical means a state in which two straight lines are arranged at an angle of 60 ° to 120 °.
  • An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor.
  • a non-single-crystal oxide semiconductor a CAAC-OS (c-axis-aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), a pseudo-amorphous oxide semiconductor (a-like oxide OS) : Amorphous-like oxide semiconductor) and amorphous oxide semiconductor.
  • oxide semiconductors are classified into amorphous oxide semiconductors and other crystalline oxide semiconductors.
  • a crystalline oxide semiconductor include a single crystal oxide semiconductor, a CAAC-OS, a polycrystalline oxide semiconductor, and an nc-OS.
  • Amorphous structures are generally isotropic, have no heterogeneous structure, are metastable, have no fixed atomic arrangement, have a flexible bond angle, have short-range order, but long-range order It is said that it does not have.
  • a stable oxide semiconductor cannot be called a complete amorphous oxide semiconductor.
  • an oxide semiconductor that is not isotropic (for example, has a periodic structure in a minute region) cannot be called a complete amorphous oxide semiconductor.
  • an a-like OS is not isotropic but has an unstable structure having a void (also referred to as a void). In terms of being unstable, a-like OS is physically similar to an amorphous oxide semiconductor.
  • CAAC-OS First, the CAAC-OS will be described.
  • a CAAC-OS is a kind of oxide semiconductor having a plurality of c-axis aligned crystal parts (also referred to as pellets).
  • CAAC-OS is analyzed by X-ray diffraction (XRD: X-Ray Diffraction)
  • XRD X-ray Diffraction
  • CAAC-OS having an InGaZnO 4 crystal classified into the space group R-3m is subjected to structural analysis by an out-of-plane method
  • a diffraction angle (2 ⁇ ) as illustrated in FIG. Shows a peak near 31 °. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, in CAAC-OS, the crystal has a c-axis orientation, and the plane on which the c-axis forms a CAAC-OS film (formation target) It can also be confirmed that it faces a direction substantially perpendicular to the upper surface.
  • a peak may also appear when 2 ⁇ is around 36 °.
  • the peak where 2 ⁇ is around 36 ° is attributed to the crystal structure classified into the space group Fd-3m. Therefore, the CAAC-OS preferably does not show the peak.
  • FIG. 10E shows a diffraction pattern obtained when an electron beam with a probe diameter of 300 nm is incident on the same sample in a direction perpendicular to the sample surface. From FIG. 10E, a ring-shaped diffraction pattern is confirmed. Therefore, it can be seen that the a-axis and the b-axis of the pellet included in the CAAC-OS have no orientation even by electron diffraction using an electron beam with a probe diameter of 300 nm. Note that the first ring in FIG. 10E is considered to originate from the (010) plane and the (100) plane of InGaZnO 4 crystal. Further, the second ring in FIG. 10E is considered to be due to the (110) plane or the like.
  • FIG. 11A shows a high-resolution TEM image of a cross section of the CAAC-OS observed from a direction substantially parallel to the sample surface.
  • a spherical aberration correction function was used for observation of the high-resolution TEM image.
  • a high-resolution TEM image using the spherical aberration correction function is particularly referred to as a Cs-corrected high-resolution TEM image.
  • the Cs-corrected high resolution TEM image can be observed, for example, with an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd.
  • a pellet which is a region where metal atoms are arranged in layers can be confirmed. It can be seen that the size of one pellet is 1 nm or more and 3 nm or more. Therefore, the pellet can also be referred to as a nanocrystal (nc).
  • the CAAC-OS can also be referred to as an oxide semiconductor including CANC (C-Axis aligned nanocrystals).
  • CANC C-Axis aligned nanocrystals.
  • the pellet reflects the unevenness of the surface or top surface of the CAAC-OS film, and is parallel to the surface or top surface of the CAAC-OS.
  • FIGS. 11B and 11C show Cs-corrected high-resolution TEM images of the plane of the CAAC-OS observed from a direction substantially perpendicular to the sample surface.
  • FIGS. 11D and 11E are images obtained by performing image processing on FIGS. 11B and 11C, respectively.
  • an image processing method will be described.
  • an FFT image is acquired by performing a Fast Fourier Transform (FFT) process on FIG.
  • FFT-processed mask image is subjected to an inverse fast Fourier transform (IFFT) process to obtain an image-processed image.
  • IFFT inverse fast Fourier transform
  • the image acquired in this way is called an FFT filtered image.
  • the FFT filtered image is an image obtained by extracting periodic components from the Cs-corrected high-resolution TEM image, and shows a lattice arrangement.
  • FIG. 11D the portion where the lattice arrangement is disturbed is indicated by a broken line.
  • a region surrounded by a broken line is one pellet.
  • the location shown with the broken line is the connection part of a pellet and a pellet. Since the broken line has a hexagonal shape, it can be seen that the pellet has a hexagonal shape.
  • the shape of a pellet is not necessarily a regular hexagonal shape, and is often a non-regular hexagonal shape.
  • FIG. 11 (E) a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangement is aligned and a region where another lattice arrangement is aligned is indicated by a dotted line, and the change in the orientation of the lattice arrangement is shown. It is indicated by a broken line.
  • a clear crystal grain boundary cannot be confirmed even in the vicinity of the dotted line.
  • the CAAC-OS has a c-axis alignment and a crystal structure in which a plurality of pellets (nanocrystals) are connected in the ab plane direction to have a strain. Therefore, the CAAC-OS can also be referred to as CAAcrystal (c-axis-aligned ab-plane-anchored crystal).
  • the CAAC-OS is an oxide semiconductor with high crystallinity. Since the crystallinity of an oxide semiconductor may be deteriorated by entry of impurities, generation of defects, or the like, the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies).
  • the impurity means an element other than the main components of the oxide semiconductor, such as hydrogen, carbon, silicon, or a transition metal element.
  • an element such as silicon which has a stronger bonding force with oxygen than a metal element included in an oxide semiconductor, disturbs the atomic arrangement of the oxide semiconductor by depriving the oxide semiconductor of oxygen, thereby reducing crystallinity. It becomes a factor.
  • heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii), which disturbs the atomic arrangement of the oxide semiconductor and decreases crystallinity.
  • nc-OS is analyzed by XRD.
  • XRD X-ray diffraction
  • FIG. 12B shows a diffraction pattern (nanobeam electron diffraction pattern) when an electron beam having a probe diameter of 1 nm is incident on the same sample. From FIG. 12B, a plurality of spots are observed in the ring-shaped region. Therefore, nc-OS does not confirm order when an electron beam with a probe diameter of 50 nm is incident, but confirms order when an electron beam with a probe diameter of 1 nm is incident.
  • the nc-OS has a highly ordered region, that is, a crystal in a thickness range of less than 10 nm. Note that there are some regions where a regular electron diffraction pattern is not observed because the crystal faces in various directions.
  • FIG. 12D illustrates a Cs-corrected high-resolution TEM image of a cross section of the nc-OS observed from a direction substantially parallel to the formation surface.
  • the nc-OS has a region in which a crystal part can be confirmed, such as a portion indicated by an auxiliary line, and a region in which a clear crystal part cannot be confirmed in a high-resolution TEM image.
  • a crystal part included in the nc-OS has a size of 1 nm to 10 nm, particularly a size of 1 nm to 3 nm in many cases. Note that an oxide semiconductor in which the size of a crystal part is greater than 10 nm and less than or equal to 100 nm is sometimes referred to as a microcrystalline oxide semiconductor.
  • the nc-OS may not be able to clearly confirm a crystal grain boundary in a high-resolution TEM image.
  • the nanocrystal may have the same origin as the pellet in the CAAC-OS. Therefore, the crystal part of nc-OS is sometimes referred to as a pellet below.
  • the nc-OS has a periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has no regularity in crystal orientation between different pellets. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an a-like OS or an amorphous oxide semiconductor depending on an analysis method.
  • nc-OS is an oxide semiconductor having RANC (Random Aligned nanocrystals), or an oxide having NANC (Non-Aligned nanocrystals). It can also be called a semiconductor.
  • the nc-OS is an oxide semiconductor that has higher regularity than an amorphous oxide semiconductor. Therefore, the nc-OS has a lower density of defect states than an a-like OS or an amorphous oxide semiconductor. Note that the nc-OS does not have regularity in crystal orientation between different pellets. Therefore, the nc-OS has a higher density of defect states than the CAAC-OS.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and an amorphous oxide semiconductor.
  • FIG. 13 shows a high-resolution cross-sectional TEM image of the a-like OS.
  • FIG. 13A is a high-resolution cross-sectional TEM image of the a-like OS at the start of electron irradiation.
  • FIG. 13B is a high-resolution cross-sectional TEM image of the a-like OS after irradiation with electrons (e ⁇ ) of 4.3 ⁇ 10 8 e ⁇ / nm 2 .
  • electrons (e ⁇ ) of 4.3 ⁇ 10 8 e ⁇ / nm 2 .
  • the a-like OS Since it has a void, the a-like OS has an unstable structure.
  • the a-like OS has an unstable structure as compared with the CAAC-OS and the nc-OS, a change in structure due to electron irradiation is shown.
  • a-like OS, nc-OS, and CAAC-OS are prepared. Each sample is an In—Ga—Zn oxide.
  • a high-resolution cross-sectional TEM image of each sample is acquired.
  • Each sample has a crystal part by a high-resolution cross-sectional TEM image.
  • a unit cell of an InGaZnO 4 crystal has a structure in which three In—O layers and six Ga—Zn—O layers have a total of nine layers stacked in the c-axis direction.
  • the spacing between these adjacent layers is about the same as the lattice spacing (also referred to as d value) of the (009) plane, and the value is determined to be 0.29 nm from crystal structure analysis. Therefore, in the following, a portion where the interval between lattice fringes is 0.28 nm or more and 0.30 nm or less is regarded as a crystal part of InGaZnO 4 .
  • the lattice fringes correspond to the ab plane of the InGaZnO 4 crystal.
  • FIG. 14 is an example in which the average size of the crystal parts (22 to 30 locations) of each sample was investigated. Note that the length of the lattice stripes described above is the size of the crystal part. From FIG. 14, it can be seen that in the a-like OS, the crystal part becomes larger according to the cumulative dose of electrons related to the acquisition of the TEM image and the like. From FIG. 14, the crystal part (also referred to as the initial nucleus), which was about 1.2 nm in the initial observation by TEM, has a cumulative electron (e ⁇ ) irradiation dose of 4.2 ⁇ 10 8 e ⁇ / nm. In FIG. 2 , it can be seen that the crystal has grown to a size of about 1.9 nm.
  • FIG. 14 indicates that the crystal part sizes of the nc-OS and the CAAC-OS are approximately 1.3 nm and 1.8 nm, respectively, regardless of the cumulative electron dose.
  • a Hitachi transmission electron microscope H-9000NAR was used for electron beam irradiation and TEM observation.
  • the electron beam irradiation conditions were an acceleration voltage of 300 kV, a current density of 6.7 ⁇ 10 5 e ⁇ / (nm 2 ⁇ s), and an irradiation region diameter of 230 nm.
  • the crystal part may be grown by electron irradiation.
  • the crystal part is hardly grown by electron irradiation. That is, it can be seen that the a-like OS has an unstable structure as compared with the nc-OS and the CAAC-OS.
  • the a-like OS has a lower density than the nc-OS and the CAAC-OS.
  • the density of the a-like OS is 78.6% or more and less than 92.3% of the density of the single crystal having the same composition.
  • the density of the nc-OS and the density of the CAAC-OS are 92.3% or more and less than 100% of the density of the single crystal having the same composition.
  • An oxide semiconductor having a density of less than 78% of the single crystal is difficult to form.
  • the density of single crystal InGaZnO 4 having a rhombohedral structure is 6.357 g / cm 3 .
  • the density of a-like OS is 5.0 g / cm 3 or more and less than 5.9 g / cm 3.
  • the density of the nc-OS and the density of the CAAC-OS is 5.9 g / cm 3 or more and 6.3 g / less than cm 3 .
  • oxide semiconductors have various structures and various properties.
  • the oxide semiconductor may be a stacked film including two or more of an amorphous oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS, for example.
  • oxygen vacancies (Vo) in the oxide semiconductor, impurities in the oxide semiconductor, and the like can be given.
  • the density of defect states is increased when hydrogen is bonded to the oxygen vacancies (this state is also referred to as VoH).
  • the density of defect states is increased due to the impurities. Therefore, the carrier density of an oxide semiconductor can be controlled by controlling the density of defect states in the oxide semiconductor.
  • the object is to suppress a negative shift in the threshold voltage of the transistor or to reduce the off-state current of the transistor, it is preferable to reduce the carrier density of the oxide semiconductor.
  • the impurity concentration in the oxide semiconductor may be reduced and the defect state density may be reduced.
  • a low impurity concentration and a low density of defect states are referred to as high purity intrinsic or substantially high purity intrinsic.
  • the carrier density of the high-purity intrinsic oxide semiconductor is less than 8 ⁇ 10 15 cm ⁇ 3 , preferably less than 1 ⁇ 10 11 cm ⁇ 3 , more preferably less than 1 ⁇ 10 10 cm ⁇ 3 , and 1 ⁇ 10 What is necessary is just to be -9 cm ⁇ -3 > or more.
  • the carrier density of the oxide semiconductor for the purpose of improving the on-state current of the transistor or improving the field-effect mobility of the transistor, it is preferable to increase the carrier density of the oxide semiconductor.
  • the impurity concentration of the oxide semiconductor may be slightly increased or the defect state density of the oxide semiconductor may be slightly increased.
  • the band gap of the oxide semiconductor is preferably made smaller.
  • an oxide semiconductor with a slightly high impurity concentration or a slightly high defect state density can be regarded as intrinsic in the range where the on / off ratio of the Id-Vg characteristics of the transistor can be obtained.
  • an oxide semiconductor having a high electron affinity and a reduced band gap and, as a result, an increased density of thermally excited electrons (carriers) can be regarded as substantially intrinsic. Note that in the case where an oxide semiconductor having higher electron affinity is used, the threshold voltage of the transistor becomes lower.
  • the oxide semiconductor whose carrier density is increased is slightly n-type. Therefore, an oxide semiconductor with an increased carrier density may be referred to as “Slightly-n”.
  • the carrier density of the substantially intrinsic oxide semiconductor is preferably 1 ⁇ 10 5 cm ⁇ 3 or more and less than 1 ⁇ 10 18 cm ⁇ 3, more preferably 1 ⁇ 10 7 cm ⁇ 3 or more and 1 ⁇ 10 17 cm ⁇ 3 or less.
  • 1 ⁇ 10 9 cm ⁇ 3 or more and 5 ⁇ 10 16 cm ⁇ 3 or less are more preferable, 1 ⁇ 10 10 cm ⁇ 3 or more and 1 ⁇ 10 16 cm ⁇ 3 or less are more preferable, and 1 ⁇ 10 11 cm ⁇ 3 or more.
  • 1 ⁇ 10 15 cm ⁇ 3 or less is more preferable.
  • the insulating film 514 and the insulating film 516 have a function of supplying oxygen to the oxide semiconductor film 508.
  • the insulating film 518 functions as a protective insulating film and a second gate insulating film of the transistor 500.
  • the insulating film 514 and the insulating film 516 contain oxygen.
  • the insulating film 514 is an insulating film that can transmit oxygen. Note that the insulating film 514 also functions as a damage reducing film for the oxide semiconductor film 508 when an insulating film 516 to be formed later is formed.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 5 nm to 150 nm, preferably 5 nm to 50 nm can be used.
  • the insulating film 514 preferably has a small amount of defects.
  • the insulating film 514 can be formed using an oxide insulating film having a low level density due to nitrogen oxides. Note that the level density caused by the nitrogen oxide is formed between the energy at the upper end of the valence band (E V_OS ) of the oxide semiconductor film and the energy at the lower end of the conduction band of the oxide semiconductor film (E C_OS ). There are cases where it can be done.
  • the oxide insulating film a silicon oxynitride film with a low emission amount of nitrogen oxide, an aluminum oxynitride film with a low emission amount of nitrogen oxide, or the like can be used.
  • a silicon oxynitride film that emits less nitrogen oxide is a film that releases more ammonia than nitrogen oxide in a temperature programmed desorption gas analysis method, and typically releases ammonia molecules.
  • the amount is 1 ⁇ 10 18 molecules / cm 3 or more and 5 ⁇ 10 19 molecules / cm 3 or less.
  • the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
  • Nitrogen oxide typically NO 2 or NO forms a level in the insulating film 514 or the like.
  • the level is located in the energy gap of the oxide semiconductor film 508. Therefore, when nitrogen oxide diffuses to the interface between the insulating film 514 and the oxide semiconductor film 508, the level may trap electrons on the insulating film 514 side. As a result, trapped electrons remain in the vicinity of the interface between the insulating film 514 and the oxide semiconductor film 508, so that the threshold voltage of the transistor is shifted in the positive direction.
  • Nitrogen oxide reacts with ammonia and oxygen in heat treatment. Since nitrogen oxide contained in the insulating film 514 reacts with ammonia contained in the insulating film 516 in the heat treatment, nitrogen oxide contained in the insulating film 514 is reduced. Therefore, electrons are hardly trapped at the interface between the insulating film 514 and the oxide semiconductor film 508.
  • the insulating film 514 is measured with an ESR of 100 K or less by heat treatment in a transistor manufacturing process, typically less than 400 ° C. or less than 375 ° C. (preferably, 340 ° C. to 360 ° C.).
  • a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1.966 The following third signal is observed.
  • the split width of the first signal and the second signal and the split width of the second signal and the third signal are about 5 mT in the X-band ESR measurement.
  • a first signal having a g value of 2.037 or more and 2.039 or less a second signal having a g value of 2.001 or more and 2.003 or less, and a first signal having a g value of 1.964 or more and 1.966 or less.
  • the total density of the spins of the three signals is less than 1 ⁇ 10 18 spins / cm 3 , typically 1 ⁇ 10 17 spins / cm 3 or more and less than 1 ⁇ 10 18 spins / cm 3 .
  • a third signal of .966 or less corresponds to a signal caused by nitrogen oxides (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less).
  • nitrogen oxides include nitrogen monoxide and nitrogen dioxide. That is, a first signal having a g value of 2.037 or more and 2.039 or less, a second signal having a g value of 2.001 or more and 2.003 or less, and a first signal having a g value of 1.964 or more and 1.966 or less. It can be said that the smaller the total density of the signal spins of 3, the smaller the content of nitrogen oxide contained in the oxide insulating film.
  • the oxide insulating film has a nitrogen concentration measured by SIMS of 6 ⁇ 10 20 atoms / cm 3 or less.
  • oxide insulating film By forming the oxide insulating film using a PECVD method using silane and dinitrogen monoxide with a substrate temperature of 220 ° C. or higher and 350 ° C. or lower, a dense and high hardness film is formed. be able to.
  • the insulating film 516 is formed using an oxide insulating film containing more oxygen than that in the stoichiometric composition. Part of oxygen is released by heating from the oxide insulating film containing oxygen in excess of that in the stoichiometric composition.
  • An oxide insulating film containing oxygen in excess of the stoichiometric composition has an oxygen release amount of 1.0 ⁇ 10 19 atoms / cm 3 or more in terms of oxygen atoms in TDS analysis.
  • the oxide insulating film is preferably 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film at the time of the TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.
  • the insulating film 516 preferably has a small amount of defects.
  • the insulating film 514 and the insulating film 516 can be formed using the same kind of insulating film; therefore, the interface between the insulating film 514 and the insulating film 516 cannot be clearly confirmed in some cases. Therefore, in this embodiment, the interface between the insulating film 514 and the insulating film 516 is illustrated by a broken line. Note that although a two-layer structure of the insulating film 514 and the insulating film 516 has been described in this embodiment mode, the present invention is not limited thereto, and for example, a single-layer structure of the insulating film 514 or the insulating film 516 may be employed.
  • the insulating film 518 has a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like. By providing the insulating film 518, diffusion of oxygen from the oxide semiconductor film 508 to the outside, diffusion of oxygen contained in the insulating film 514 and the insulating film 516, and diffusion from the outside to the oxide semiconductor film 508 are performed. Intrusion of hydrogen, water, etc. can be prevented.
  • a nitride insulating film can be used as the insulating film 518.
  • the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, and aluminum nitride oxide. In particular, it is preferable to use a silicon nitride oxide film or a silicon nitride film as the insulating film 518 because diffusion of oxygen to the outside can be suppressed.
  • An oxide insulating film having a blocking effect of oxygen, hydrogen, water, or the like is provided as the insulating film 518 instead of the nitride insulating film having a blocking effect of oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like. Also good.
  • the oxide insulating film having a blocking effect of oxygen, hydrogen, water, and the like include aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, and hafnium oxynitride.
  • an oxide insulating film having a blocking effect of oxygen, hydrogen, water, or the like is particularly preferably aluminum oxide, hafnium oxide, or yttrium oxide.
  • a conductive film is formed over the substrate 502, and the conductive film is processed by a lithography process and an etching process, so that a conductive film 504 functioning as a gate electrode is formed.
  • an insulating film 506 and an insulating film 507 functioning as gate insulating films are formed over the conductive film 504 (see FIG. 15).
  • the oxide semiconductor film 509 is formed over the insulating film 507 at a first temperature by a sputtering method, for example. Note that as the oxide semiconductor film 509, an insulating film 509a is formed, and then an oxide semiconductor film 509b is formed (see FIG. 16).
  • the first temperature at which the oxide semiconductor film 509 is formed is from room temperature to less than 340 ° C., preferably from room temperature to 300 ° C., more preferably from 100 ° C. to 250 ° C., and even more preferably from 100 ° C. to 200 ° C. is there.
  • the crystallinity of the oxide semiconductor film 509 can be increased.
  • the base 502 may be distorted when the first temperature is set to 150 ° C. or higher and lower than 340 ° C. Therefore, when a large glass substrate is used, distortion of the glass substrate can be suppressed by setting the first temperature to 100 ° C. or higher and lower than 150 ° C.
  • the substrate temperatures at the time of forming the insulating film 509 a and the oxide semiconductor film 509 b may be the same or different. Note that it is preferable to set the substrate temperatures of the insulating film 509a and the oxide semiconductor film 509b to be the same because the manufacturing cost can be reduced.
  • the oxide semiconductor film 509 is formed by a sputtering method
  • a rare gas typically argon
  • oxygen, a rare gas, and a mixed gas of oxygen are used as the sputtering gas as appropriate.
  • a mixed gas it is preferable to increase the oxygen gas ratio relative to the rare gas. It is also necessary to increase the purity of the sputtering gas.
  • oxygen gas or argon gas used as a sputtering gas is a gas having a dew point of ⁇ 40 ° C. or lower, preferably ⁇ 80 ° C. or lower, more preferably ⁇ 100 ° C. or lower, more preferably ⁇ 120 ° C. or lower.
  • the chamber in the sputtering apparatus is subjected to high vacuum (5 ⁇ 10 ⁇ 7 Pa or more) using an adsorption-type vacuum exhaust pump such as a cryopump so as to remove water or the like which is an impurity for the oxide semiconductor film 509 as much as possible. It is preferable to exhaust the air (up to about 1 ⁇ 10 ⁇ 4 Pa or less). Alternatively, it is preferable to combine a turbo molecular pump and a cold trap so that a gas, particularly a gas containing carbon or hydrogen, does not flow backward from the exhaust system into the chamber.
  • the oxide semiconductor film 509 is processed to form an island-shaped oxide semiconductor film 508.
  • the insulating film 509a is an island-shaped oxide semiconductor film 508a
  • the oxide semiconductor film 509b is an island-shaped oxide semiconductor film 508b (see FIG. 17).
  • a conductive film 512 to be a source electrode and a drain electrode is formed over the insulating film 507 and the oxide semiconductor film 508 without performing a step performed at a temperature higher than the first temperature (see FIG. 18). ).
  • a mask 536a and a mask 536b are formed in desired regions over the conductive film 512 (see FIG. 19).
  • a photosensitive resin film is applied over the conductive film 512, and the mask 536a and the mask 536b are formed by patterning the photosensitive resin film by a lithography process.
  • the conductive film 512 is processed using the etchant 538 from above the conductive film 512 and the masks 536a and 536b, thereby forming the conductive films 512a and 512b separated from each other (see FIG. 20). .
  • the conductive film 512 is processed using a dry etching apparatus.
  • the method for forming the conductive film 512 is not limited to this, and the conductive film 512 and the oxide semiconductor film 508b may be processed using a wet etching apparatus by using a chemical solution for the etchant 538, for example. .
  • a finer pattern can be formed by processing the conductive film 512 by using a dry etching apparatus than by processing the conductive film 512 by using a wet etching apparatus.
  • the manufacturing cost can be reduced by processing the conductive film 512 using a wet etching apparatus rather than processing the conductive film 512 using a dry etching apparatus.
  • the surface of the oxide semiconductor film 508b is cleaned using the etchant 539 over the oxide semiconductor film 508b, the conductive films 512a and 512b, and the masks 536a and 536b (see FIG. 21).
  • Examples of the above-described cleaning method include cleaning using a chemical solution such as phosphoric acid.
  • a chemical solution such as phosphoric acid
  • impurities attached to the surface of the oxide semiconductor film 508b eg, elements contained in the conductive films 512a and 512b
  • the cleaning is not necessarily performed, and in some cases, the cleaning may not be performed.
  • a region of the oxide semiconductor film 508b exposed from the conductive film 512a and the conductive film 512b is thinner than the oxide semiconductor film 508a.
  • FIG. 22 is a cross-sectional view illustrating an example of a semiconductor device.
  • 22A and 22B illustrate an example of the case where the oxide semiconductor film 508b of the transistor 500 illustrated in FIGS. 22C and 22D, the oxide semiconductor film 508b is formed to be thinner than the oxide semiconductor film 508a in advance, and is a film in a region exposed from the conductive films 512a and 512b.
  • the thickness may be the same as that of the transistor 500 illustrated in FIG.
  • the oxide semiconductor film 508b is formed to be thinner than the oxide semiconductor film 508a in advance, and further insulated over the oxide semiconductor film 508b and the insulating film 507.
  • a film 519 may be formed.
  • a contact hole for electrically connecting the oxide semiconductor film 508b to the conductive film 512a and the conductive film 512b is formed in the insulating film 519.
  • the insulating film 519 can be formed using a material and a formation method similar to those of the insulating film 514.
  • the oxide semiconductor film 508 has a stacked structure of the oxide semiconductor film 508a and the oxide semiconductor film 508b (see FIG. 23).
  • a barrier film 531 is formed (see FIG. 24).
  • the insulating film 516 is preferably formed continuously without being exposed to the air.
  • the insulating film 514 and the insulating film are formed by continuously forming the insulating film 516 by adjusting one or more of the flow rate, pressure, high frequency power, and substrate temperature of the source gas without opening to the atmosphere.
  • the concentration of impurities derived from atmospheric components can be reduced at the interface of 516, and oxygen contained in the insulating film 514 and the insulating film 516 can be moved to the oxide semiconductor film 508, so that oxygen in the oxide semiconductor film 508 can be reduced. It is possible to reduce the amount of defects.
  • a silicon oxynitride film can be formed by a PECVD method.
  • a deposition gas and an oxidation gas containing silicon as the source gas.
  • the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane.
  • the oxidizing gas include dinitrogen monoxide and nitrogen dioxide.
  • the flow rate of the oxidizing gas is more than 20 times and less than 100 times, preferably 40 times or more and 80 times or less, and the pressure in the processing chamber is less than 100 Pa, preferably 50 Pa or less with respect to the flow rate of the deposition gas.
  • the insulating film 514 includes nitrogen and has a small amount of defects.
  • a substrate placed in a processing chamber evacuated by a PECVD apparatus is held at 180 ° C. or higher and 350 ° C. or lower, and a source gas is introduced into the processing chamber so that the pressure in the processing chamber is 100 Pa or higher. 250Pa or less, more preferably not more than 200Pa above 100 Pa, the processing to electrodes provided in the indoor 0.17 W / cm 2 or more 0.5 W / cm 2 or less, more preferably 0.25 W / cm 2 or more 0.35 W / cm 2
  • a silicon oxide film or a silicon oxynitride film is formed under the following conditions for supplying high-frequency power.
  • the decomposition efficiency of the source gas in plasma is increased, oxygen radicals are increased, and the source gas is oxidized. Therefore, the oxygen content in the insulating film 516 is higher than the stoichiometric composition.
  • the bonding force between silicon and oxygen is weak, part of oxygen in the film is released by heat treatment in a later step. As a result, an oxide insulating film containing more oxygen than that in the stoichiometric composition and from which part of oxygen is released by heating can be formed.
  • the insulating film 514 serves as a protective film of the oxide semiconductor film 508. Therefore, the insulating film 516 can be formed using high-frequency power with high power density while reducing damage to the oxide semiconductor film 508.
  • the amount of defects in the insulating film 516 can be reduced by increasing the flow rate of the deposition gas containing silicon with respect to the oxidizing gas under the deposition conditions of the insulating film 516.
  • An oxide insulating film with a small amount of defects that is preferably 1.5 ⁇ 10 17 spins / cm 3 or less can be formed. As a result, the reliability of the transistor can be improved.
  • heat treatment may be performed after the insulating film 514 and the insulating film 516 are formed (in other words, after the insulating film 516 is formed and before the barrier film 531 is formed).
  • nitrogen oxides contained in the insulating films 514 and 516 can be reduced.
  • part of oxygen contained in the insulating films 514 and 516 can be moved to the oxide semiconductor film 508, so that the amount of oxygen vacancies contained in the oxide semiconductor film 508 can be reduced.
  • the temperature of the heat treatment for the insulating film 514 and the insulating film 516 is typically up to 400 ° C., preferably less than 375 ° C., more preferably 150 ° C. or more and less than 360 ° C., more preferably 350 ° C. or more and 360 ° C.
  • the heat treatment may be performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas.
  • An electric furnace, an RTA apparatus, or the like can be used for the heat treatment.
  • the barrier film 531 includes oxygen and a metal (at least one selected from indium, zinc, titanium, aluminum, tungsten, tantalum, molybdenum, hafnium, and yttrium).
  • a metal at least one selected from indium, zinc, titanium, aluminum, tungsten, tantalum, molybdenum, hafnium, and yttrium.
  • indium tin oxide also referred to as ITO: Indium Tin Oxide
  • ITSO indium tin silicon oxide
  • indium oxide is preferable because coverage with unevenness is favorable.
  • the barrier film 531 can be formed using, for example, a sputtering method.
  • the thickness of the barrier film 531 is preferably 1 nm to 20 nm, more preferably 2 nm to 10 nm.
  • ITSO with a thickness of 5 nm is formed as the barrier film 531.
  • oxygen 540 is added to the insulating film 516 through the barrier film 531.
  • oxygen added to the insulating film 516 is schematically represented as oxygen 540a. (See FIG. 25).
  • oxygen 540 may be added to the insulating film 514.
  • the oxygen 540 As a method for adding oxygen 540 to the insulating film 516 through the barrier film 531, there are an ion doping method, an ion implantation method, a plasma treatment method, and the like.
  • the oxygen 540 include excess oxygen or oxygen radicals.
  • the oxygen 540 can be effectively added to the insulating film 516 by applying a bias to the substrate side.
  • the bias for example, the power density may be 1 W / cm 2 or more and 5 W / cm 2 or less.
  • the barrier film 531 or part of the barrier film 531 and part of the insulating film 516 are removed by the etchant 542 (see FIG. 26).
  • a dry etching method, a wet etching method, a method in which the dry etching method and the wet etching method are combined, or the like can be given.
  • the etchant 542 is an etching gas in the case of the dry etching method and a chemical solution in the case of the wet etching method.
  • the barrier film 531 is removed using a wet etching method.
  • an insulating film 518 is formed over the insulating film 516 (see FIG. 27).
  • the substrate temperature is up to 400 ° C., preferably less than 375 ° C., more preferably 340 ° C. to 360 ° C.
  • the substrate temperature in the formation of the insulating film 518 is in the above range, the above excess oxygen or the above oxygen radical can be diffused into the oxide semiconductor film 508.
  • a silicon nitride film is formed as the insulating film 518 by a PECVD method
  • a deposition gas containing silicon, nitrogen, and ammonia as a source gas.
  • ammonia is dissociated in the plasma and active species are generated.
  • the active species breaks the bond between silicon and hydrogen contained in the deposition gas containing silicon and the triple bond of nitrogen. As a result, the bonding between silicon and nitrogen is promoted, the bonding between silicon and hydrogen is small, the number of defects is small, and a dense silicon nitride film can be formed.
  • the flow rate ratio of nitrogen to ammonia is preferably 5 to 50 times and 10 to 50 times.
  • heat treatment may be performed after the insulating film 518 is formed.
  • excess oxygen or oxygen radicals contained in the insulating film 516 can be diffused into the oxide semiconductor film 508 so that oxygen vacancies in the oxide semiconductor film 508 can be filled.
  • excess oxygen or oxygen radicals contained in the insulating film 516 are diffused into the oxide semiconductor film 508 so that oxygen vacancies in the oxide semiconductor film 508 are filled. Can do.
  • a mask is formed over the insulating film 518 by a lithography process, and a contact hole 542c is formed in a desired region of the insulating film 514, the insulating film 516, and the insulating film 518 so as to reach the conductive film 512b (see FIG. 28). ).
  • a conductive film 520 is formed over the insulating film 518 so as to cover the contact hole 542c (see FIG. 29).
  • a mask is formed over the conductive film 520 by a lithography process, and the conductive film 520 is processed into a desired shape, so that a conductive film 520a and a conductive film 520b are formed (see FIG. 30).
  • a method for forming the conductive films 520a and 520b a dry etching method, a wet etching method, a method in which the dry etching method and the wet etching method are combined, or the like can be given.
  • various films such as the conductive film, the insulating film, and the oxide semiconductor film described above are not limited to the above-described methods, but other methods such as a thermal CVD method or atomic layer deposition (ALD: Atomic Layer). You may form by the Deposition method.
  • An example of the thermal CVD method is a MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • the thermal CVD method has an advantage that defects due to plasma damage are not generated because it is a film forming method that does not use plasma.
  • film formation may be performed by sending a source gas and an oxidant into the chamber at the same time, making the inside of the chamber under atmospheric pressure or reduced pressure, reacting in the vicinity of the substrate or on the substrate and depositing on the substrate. .
  • film formation may be performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, sequentially introducing source gases for reaction into the chamber, and repeating the order of introducing the gases.
  • each switching valve also referred to as a high-speed valve
  • An active gas such as argon or nitrogen
  • a second source gas is introduced.
  • the inert gas becomes a carrier gas, and the inert gas may be introduced at the same time when the second raw material gas is introduced.
  • the second raw material gas may be introduced after the first raw material gas is exhausted by evacuation.
  • the first source gas is adsorbed on the surface of the substrate to form a first layer, reacts with a second source gas introduced later, and the second layer is stacked on the first layer.
  • a thin film is formed.
  • the thermal CVD method such as the MOCVD method can form various films such as the conductive film, the insulating film, the oxide semiconductor film, and the metal oxide film of the above embodiment.
  • an In—Ga—ZnO film is formed.
  • trimethylindium, trimethylgallium, and dimethylzinc are used.
  • the chemical formula of trimethylindium is In (CH 3 ) 3 .
  • the chemical formula of trimethylgallium is Ga (CH 3 ) 3 .
  • the chemical formula of dimethylzinc is Zn (CH 3 ) 2 .
  • Triethylgallium (chemical formula Ga (C 2 H 5 ) 3 ) can be used instead of trimethylgallium, and diethylzinc (chemical formula Zn (C 2 H 5 ) is used instead of dimethylzinc. 2 ) can also be used.
  • hafnium oxide film when a hafnium oxide film is formed by a film forming apparatus using ALD, a raw material obtained by vaporizing a liquid (hafnium amide such as hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH)) containing a solvent and a hafnium precursor compound.
  • hafnium amide such as hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH)
  • TDMAH tetrakisdimethylamide hafnium
  • Two types of gas, ozone and ozone (O 3 ) are used as an oxidizing agent.
  • the chemical formula of tetrakisdimethylamide hafnium is Hf [N (CH 3 ) 2 ] 4 .
  • Other material liquids include tetrakis (ethylmethylamide) hafnium.
  • a source gas obtained by vaporizing a liquid such as trimethylaluminum (TMA)
  • TMA trimethylaluminum
  • H 2 a solvent and an aluminum precursor compound
  • gases of O Two kinds of gases of O are used.
  • trimethylaluminum is Al (CH 3 ) 3 .
  • Other material liquids include tris (dimethylamido) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptanedionate) and the like.
  • hexachlorodisilane is adsorbed on the film formation surface, chlorine contained in the adsorbate is removed, and an oxidizing gas (O 2 , monoxide) Dinitrogen) radicals are supplied to react with the adsorbate.
  • oxidizing gas O 2 , monoxide
  • tungsten film is formed by a film forming apparatus using ALD
  • an initial tungsten film is formed by repeatedly introducing WF 6 gas and B 2 H 6 gas successively, and then WF 6 gas and H 2.
  • a tungsten film is formed using a gas.
  • SiH 4 gas may be used instead of B 2 H 6 gas.
  • an oxide semiconductor film such as an In—Ga—ZnO film is formed by a film formation apparatus using ALD
  • In (CH 3 ) 3 gas and O 3 gas are sequentially introduced and In—O is sequentially introduced.
  • a GaO layer is formed using Ga (CH 3 ) 3 gas and O 3 gas
  • a ZnO layer is formed using Zn (CH 3 ) 2 gas and O 3 gas. Note that the order of these layers is not limited to this example.
  • a mixed compound layer such as an In—Ga—O layer, an In—Zn—O layer, or a Ga—Zn—O layer may be formed by mixing these gases.
  • the H 2 O gas obtained by bubbling with an inert gas such as Ar may be used instead of the O 3 gas obtained by bubbling with an inert gas such as Ar, but better to use an O 3 gas containing no H are preferred.
  • In (C 2 H 5 ) 3 gas may be used instead of In (CH 3 ) 3 gas.
  • Ga (C 2 H 5 ) 3 gas may be used instead of Ga (CH 3 ) 3 gas.
  • Zn (CH 3 ) 2 gas may be used.
  • the transistor 500 illustrated in FIG. 4 can be manufactured.
  • a metal oxide film as the barrier film 531, and to form aluminum oxide, hafnium oxide, or yttrium oxide as the metal oxide film.
  • the barrier film 531 In the case where aluminum oxide, hafnium oxide, or yttrium oxide is formed as the barrier film 531 by a sputtering method, it is preferable that at least oxygen be included as a sputtering gas.
  • the oxygen becomes oxygen radicals in the plasma, and either or both of the oxygen and the oxygen radicals are added to the insulating film 516 in some cases. is there. Therefore, the step of adding oxygen 540 illustrated in FIG. 25 is not necessarily performed. In other words, when the barrier film 531 is formed, the oxygen addition treatment and the barrier film 531 can be simultaneously formed.
  • the barrier film 531 has a function of adding oxygen when the first barrier film is formed (particularly at the initial stage of film formation), but has a function of blocking oxygen after the barrier film 531 is formed. .
  • the barrier film 531 for example, when aluminum oxide is formed by a sputtering method, a mixed layer may be formed in the vicinity of the interface between the insulating film 516 and the barrier film 531.
  • the insulating film 516 is a silicon oxynitride film
  • Al x Si y O z can be formed as the mixed layer.
  • the barrier film 531 In the case where aluminum oxide, hafnium oxide, or yttrium oxide is used for the barrier film 531, aluminum oxide, hafnium oxide, and yttrium oxide have high insulating properties and high oxygen barrier properties. Therefore, the step of removing the barrier film 531 shown in FIG. 26 and the step of forming the insulating film 518 shown in FIG. Therefore, the barrier film 531 has a function similar to that of the insulating film 518.
  • the substrate temperature at the time of forming the barrier film 531 is up to 400 ° C., preferably less than 375 ° C., more preferably 340 ° C. or more and 360 ° C. or less, so that excess added to the insulating film 516 is added. Oxygen or oxygen radicals can be diffused into the oxide semiconductor film 508. Alternatively, when heat treatment is performed up to 400 ° C., preferably less than 375 ° C., more preferably 340 ° C. to 360 ° C. after the barrier film 531 is formed, excess oxygen or oxygen radicals added to the insulating film 516 Can be diffused into the oxide semiconductor film 508.
  • the manufacturing process of the semiconductor device can be shortened, and the manufacturing cost can be suppressed.
  • a semiconductor device 700 illustrated in FIG. 31 includes a lead wiring portion 711, a region 722, a pixel portion 702, a source driver 704, and an FPC terminal portion 708.
  • the lead wiring portion 711 includes a wiring 710.
  • the pixel portion 702 includes a transistor 750 and a capacitor 790.
  • the source driver 704 includes a transistor 752.
  • the FPC terminal portion 708 includes a connection electrode 760, an anisotropic conductive film 780, and an FPC 716.
  • the transistor 750 and the transistor 752 the transistor described in Embodiment 2 can be used.
  • the transistor 750 is provided over the scan line 717 illustrated in FIGS. A part of the scan line 717 functions as a first gate electrode of the transistor 750. In addition, part of the wiring 718 provided so as to overlap with the scan line 717 functions as a second gate electrode of the transistor 750.
  • the scan line 717 and the wiring 718 are electrically connected to each other through a contact hole 719 formed in the region 722.
  • the transistor used in this embodiment includes an oxide semiconductor film which is highly purified and suppresses formation of oxygen vacancies.
  • the transistor can reduce a current value in an off state (off-state current value). Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.
  • the transistor used in this embodiment can be driven at high speed because high field-effect mobility can be obtained.
  • the transistor in the pixel portion and the transistor in the driver circuit portion can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced.
  • a high-quality image can be provided by using a transistor that can be driven at high speed.
  • the capacitor 790 has a structure having a dielectric between a pair of electrodes. More specifically, a conductive film formed in the same step as the scan line 717 is used as one electrode of the capacitor 790, and the other electrode of the capacitor 790 functions as a source electrode and a drain electrode of the transistor 750. A conductive film is used. As the dielectric sandwiched between the pair of electrodes, an insulating film functioning as a gate insulating film of the transistor 750 is used.
  • an insulating film 764, an insulating film 766, an insulating film 768, and a planarization insulating film 770 are provided over the transistor 750, the transistor 752, and the capacitor 790.
  • the insulating film 764, the insulating film 766, and the insulating film 768 can be formed using a material and a manufacturing method similar to those of the insulating film 514, the insulating film 516, and the insulating film 518 described in Embodiment 2, respectively.
  • the planarization insulating film 770 an organic material having heat resistance such as polyimide resin, acrylic resin, polyimide amide resin, benzocyclobutene resin, polyamide resin, or epoxy resin can be used. Note that the planarization insulating film 770 may be formed by stacking a plurality of insulating films formed using these materials. Further, the planarization insulating film 770 may be omitted.
  • the wiring 710 is formed in the same step as the conductive film functioning as the source electrode and the drain electrode of the transistor 750 and the transistor 752. For example, when a material containing a copper element is used as the wiring 710, the wiring resistance can be reduced.
  • connection electrode 760 is formed in the same step as the conductive film functioning as the source electrode and the drain electrode of the transistor 750 and the transistor 752.
  • the connection electrode 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
  • a structure body 778 is provided between the first substrate 701 and the second substrate 705.
  • the structure body 778 is a columnar spacer obtained by selectively etching an insulating film, and is provided to control the distance (cell gap) between the first substrate 701 and the second substrate 705. Note that a spherical spacer may be used as the structure body 778.
  • the structure body 778 is provided on the first substrate 701 side; however, the present invention is not limited to this.
  • the structure 778 may be provided on the second substrate 705 side, or the structure 778 may be provided on both the first substrate 701 and the second substrate 705.
  • a light-blocking film 738 functioning as a black matrix, a colored layer 736 functioning as a color filter, and an insulating film 734 in contact with the light-blocking film 738 and the colored layer 736 are provided on the second substrate 705 side.
  • the semiconductor device 700 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes a conductive film 772, a conductive film 774, and a liquid crystal layer 776.
  • the conductive film 774 is provided on the second substrate 705 side and functions as a counter electrode.
  • the semiconductor device 700 can display an image by controlling transmission and non-transmission of light by changing the alignment state of the liquid crystal layer 776 depending on voltages applied to the conductive films 772 and 774.
  • a protrusion 744 is provided over the conductive film 774.
  • the conductive film 772 is connected to a conductive film functioning as a source electrode and a drain electrode of the transistor 750.
  • the conductive film 772 is formed over the planarization insulating film 770 and functions as a pixel electrode, that is, one electrode of a display element.
  • the conductive film 772 functions as a reflective electrode.
  • the semiconductor device 700 is a so-called reflective color liquid crystal display device that displays light through a colored layer 736 by reflecting light with a conductive film 772 using external light.
  • a conductive film that transmits visible light or a conductive film that reflects visible light can be used.
  • a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) may be used.
  • a material containing aluminum or silver is preferably used.
  • a conductive film that reflects visible light is used as the conductive film 772.
  • the conductive film may have a stacked structure.
  • an aluminum film having a thickness of 100 nm is formed in the lower layer, and a silver alloy film (for example, an alloy film containing silver, palladium, and copper) is formed in the upper layer.
  • the adhesion between the base film and the conductive film 772 can be improved.
  • (3) The cross-sectional shape of the conductive film 772 can be a favorable shape (for example, a tapered shape).
  • the reason for (3) is that the aluminum film is slower than the silver alloy film, or is lower than the silver alloy film when the lower aluminum film is exposed after the upper silver alloy film is etched. This is because electrons are extracted from aluminum, which is a metal having a high ionization tendency, in other words, etching of the silver alloy film is suppressed, and etching of the lower aluminum film is accelerated.
  • the semiconductor device 700 illustrated in FIG. 31 is illustrated as a reflective color liquid crystal display device, the present invention is not limited thereto.
  • the conductive film 772 may be a transmissive color liquid crystal display device by using a light-transmitting conductive film in visible light.
  • a pair of electrodes included in the capacitor 790 is provided in a position not overlapping with the conductive film 772.
  • each layer provided in the path of light that enters from the substrate 701 and exits through the liquid crystal element 775 and the colored layer 736 is preferably a layer that transmits visible light.
  • an optical member such as a polarizing member, a retardation member, or an antireflection member may be provided as appropriate.
  • a polarizing member such as a polarizing member, a retardation member, or an antireflection member
  • circularly polarized light using a polarizing substrate and a retardation substrate may be used.
  • a backlight, a sidelight, or the like may be used as the light source.
  • FIG. 32A includes a transistor 1200, a transistor 600, and a capacitor 1400, which are circuit diagrams of a cell 1000 included in the memory device in this embodiment.
  • the transistor 600 uses an oxide semiconductor, off-state current is small. For this reason, it is possible to retain the stored contents for a long time in a specific notebook of the semiconductor device. That is, a refresh operation is not required or the frequency of the refresh operation can be extremely low, so that the semiconductor device with low power consumption is obtained.
  • the first wiring 1001 is electrically connected to one of a source electrode and a drain electrode of the transistor 1200
  • the second wiring 1002 is electrically connected to the other of the source electrode and the drain electrode of the transistor 1200.
  • the third wiring 1003 is electrically connected to one of a source electrode and a drain electrode of the transistor 600
  • the fourth wiring 1004 is electrically connected to the first gate electrode of the transistor 600.
  • the other of the gate electrode of the transistor 1200 and the source or drain electrode of the transistor 600 is electrically connected to one of the electrodes of the capacitor 1400
  • the fifth wiring 1005 is electrically connected to the other of the electrodes of the capacitor 1400. It is connected to the.
  • the sixth wiring 1006 is electrically connected to the second gate electrode (also referred to as a back gate electrode) of the transistor 600.
  • the memory device including the cell 1000 has a characteristic that the potential of the gate of the transistor 1200 can be held, information can be written, held, and read as described below.
  • the potential of the fourth wiring 1004 is set to a potential at which the transistor 600 is turned on, so that the transistor 600 is turned on. Accordingly, the potential of the third wiring 1003 is supplied to the node FG electrically connected to one of the gate of the transistor 1200 and the electrode of the capacitor 1400. That is, predetermined charge is supplied to the gate of the transistor 1200 (writing).
  • predetermined charge is supplied to the gate of the transistor 1200 (writing).
  • the potential of the fourth wiring 1004 is set to a potential at which the transistor 600 is turned off and the transistor 600 is turned off, so that charge is held at the node FG (holding).
  • the second wiring 1002 has a charge held in the node FG. Take a potential according to the amount.
  • the apparent threshold voltage V th_H in the case where a high level charge is applied to the gate of the transistor 1200 is a low level charge applied to the gate of the transistor 1200.
  • the apparent threshold voltage refers to the potential of the fifth wiring 1005 necessary for bringing the transistor 1200 into a “conducting state”.
  • the potential of the fifth wiring 1005 can be set to a potential V 0 between V th_H and V th_L .
  • the transistor 1200 is turned “on” when the potential of the fifth wiring 1005 is V 0 (> V th_H ).
  • the transistor 1200 remains “non-conductive” even when the potential of the fifth wiring 1005 is V 0 ( ⁇ V th_L ). Therefore, by determining the potential of the second wiring 1002, information held in the node FG can be read.
  • a potential that causes the transistor 1200 to be “non-conductive” regardless of the charge applied to the node FG, that is, a potential lower than V th_H may be supplied to the fifth wiring 1005.
  • the fifth wiring 1005 may be supplied with a potential at which the transistor 1200 is turned “on” regardless of the charge supplied to the node FG, that is, a potential higher than V th_L .
  • a cell 1100 illustrated in FIG. 32B is different from the cell 1000 in that the transistor 1200 is not provided. In this case, information can be written and held by the same operation as that of the cell 1000.
  • the potential of one electrode of the capacitor 1400 is V
  • the capacitance of the capacitor 1400 is C
  • the capacitance component of the third wiring 1003 is CB
  • the potential of the third wiring 1003 before the charge is redistributed is (CB ⁇ VB0 + CV) / (CB + C). Accordingly, when the potential of one of the electrodes of the capacitor 1400 assumes two states of V1 and V0 (V1> V0) as the cell state, the potential of the third wiring 1003 in the case where the potential V1 is held.
  • information can be read by comparing the potential of the third wiring 1003 with a predetermined potential.
  • the memory device is a semiconductor device in which the number of rewritable times, which is a problem in the conventional nonvolatile memory, is not limited and the reliability is dramatically improved. Further, since data is written depending on the conductive state and non-conductive state of the transistor, high-speed operation is possible.
  • a cell array 1010 in which the cells 1000 shown in FIG. 32A are arranged in a matrix is shown in FIG.
  • the wiring 1001 and the wiring 1003 are connected to the wiring 1011, the wiring 1002 is connected to the wiring 1012, the wiring 1004 is connected to the wiring 1014, the wiring 1005 is connected to the wiring 1015, and the wiring 1006 is connected to the wiring 1016. That is, the wiring 1014 is electrically connected to the first gate electrode of the transistor 600, and the wiring 1016 is electrically connected to the second gate electrode of the transistor 600.
  • a contact hole for electrically connecting the wiring 1014 and the wiring 1015 to the cell 1000 is formed by electrically connecting the wiring 1014 and the wiring 1015 by a wiring 1017 in a region other than the cell array 1010. There is no need to provide this, so that the density of the cell 1000 can be increased.
  • a contact hole may be provided in some of the cells 1000 so that the wiring 1014 and the wiring 1015 are electrically connected.
  • a contact hole may be provided in the cell 1000 for each chip.
  • the density of the cells 1000 can be increased as compared with the case where contact holes are provided in all the cells 1000.
  • FIG. 34 is a cross-sectional view of the cell 1000 corresponding to FIG. Note that FIG. 34A, FIG. 34B, and FIG. 34C are cross-sectional views of different locations.
  • the semiconductor device illustrated in FIG. 34 includes a transistor 1200, a transistor 600, and a capacitor 1400.
  • the transistor 600 and the capacitor 1400 are provided above the transistor 1200.
  • the transistor 1200 is a transistor using the semiconductor substrate 450.
  • the transistor 1200 includes a region 472a in the semiconductor substrate 450, a region 472b in the semiconductor substrate 450, an insulating film 462, and a conductive film 454.
  • the region 472a and the region 472b function as a source region and a drain region.
  • the insulating film 462 functions as a gate insulating film.
  • the conductive film 454 functions as a gate electrode. Therefore, the resistance of the channel formation region can be controlled by the potential applied to the conductive film 454. That is, conduction / non-conduction between the region 472a and the region 472b can be controlled by a potential applied to the conductive film 454.
  • a single semiconductor substrate such as silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide may be used.
  • a single crystal silicon substrate is preferably used as the semiconductor substrate 450.
  • a semiconductor substrate having an impurity imparting n-type conductivity As the semiconductor substrate 450, a semiconductor substrate having an impurity imparting n-type conductivity is used. However, as the semiconductor substrate 450, a semiconductor substrate having an impurity imparting p-type conductivity may be used. In that case, a well having an impurity imparting n-type conductivity may be provided in a region to be the transistor 1200. Alternatively, the semiconductor substrate 450 may be i-type.
  • the upper surface of the semiconductor substrate 450 preferably has a (110) plane. Thus, the on characteristics of the transistor 1200 can be improved.
  • the region 472a and the region 472b are regions having an impurity imparting p-type conductivity. In this way, the transistor 1200 constitutes a p-channel transistor.
  • the transistor 1200 is separated from an adjacent transistor by the region 460 or the like.
  • the region 460 is a region having an insulating property.
  • conductive film 34 includes an insulating film 464, an insulating film 466, an insulating film 468, an insulating film 422, a conductive film 480a, a conductive film 480b, a conductive film 480c, a conductive film 478a, and a conductive film.
  • the insulating film 422, the insulating film 428, and the insulating film 409 are insulating films having a barrier property. That is, the semiconductor device illustrated in FIG. 34 has a structure in which the transistor 600 is surrounded by an insulating film having a barrier property. Note that one or more of the insulating film 422, the insulating film 428, and the insulating film 409 are not necessarily provided.
  • the insulating film 464 is disposed over the transistor 1200.
  • the insulating film 466 is disposed over the insulating film 464.
  • the insulating film 468 is disposed over the insulating film 466.
  • the insulating film 490 is disposed over the insulating film 468.
  • the transistor 600 is provided over the insulating film 490.
  • the insulating film 492 is provided over the transistor 600.
  • the insulating film 494 is disposed over the insulating film 492.
  • the insulating film 464 includes a contact hole reaching the region 472a, a contact hole reaching the region 472b, and a contact hole reaching the conductive film 454.
  • a conductive film 480a, a conductive film 480b, or a conductive film 480c is embedded in each contact hole.
  • the insulating film 466 includes a contact hole reaching the conductive film 480a, a contact hole reaching the conductive film 480b, and a contact hole reaching the conductive film 480c.
  • conductive films 478a, 478b, and 478c are embedded in the contact holes, respectively.
  • the insulating film 468 and the insulating film 422 include a contact hole reaching the conductive film 478b and a contact hole reaching the conductive film 478c.
  • a conductive film 476a or a conductive film 476b is embedded in each contact hole.
  • the insulating film 490 includes a contact hole overlapping with a channel formation region of the transistor 600, a contact hole reaching the conductive film 476a, and a contact hole reaching the conductive film 476b.
  • a conductive film 474a, a conductive film 474b, or a conductive film 474c is embedded in each contact hole.
  • the conductive film 474a functions as a second gate electrode (also referred to as a back gate electrode) of the transistor 600. That is, the transistor 600 has the s-channel structure described in Embodiment 2. Accordingly, the on-state current of the transistor 600 can be increased. In addition, since the punch-through phenomenon can be suppressed, the electric characteristics in the saturation region of the transistor 600 can be stabilized.
  • the insulating films 409 and 492 include a contact hole reaching the conductive film 617 which overlaps with the conductive film 612a functioning as one of the source electrode and the drain electrode of the transistor 600 through the insulating film 615, and the gate of the transistor 600.
  • a contact hole reaching the conductive film 616 functioning as an electrode a contact hole reaching the conductive film 474b through the conductive film 612b functioning as the other of the source electrode and the drain electrode of the transistor 600, and a source of the transistor 600
  • conductive films 496a, 496b, 496c, and 496d are embedded in the contact holes, respectively. However, each contact hole may further pass through a contact hole included in any of the components such as the transistor 600.
  • the insulating film 494 includes a contact hole reaching the conductive film 496a, a contact hole reaching the conductive film 496b, a contact hole reaching the conductive film 496c, and a contact hole reaching the conductive film 496d.
  • conductive films 498a, 498b, 498c, and 498d are embedded in the contact holes, respectively.
  • insulating film 464, the insulating film 466, the insulating film 468, the insulating film 490, the insulating film 492, and the insulating film 494 for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon,
  • An insulating film containing gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
  • the insulating film 401 aluminum oxide, magnesium oxide, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, or oxide Tantalum may be used.
  • One or more of the insulating film 464, the insulating film 466, the insulating film 468, the insulating film 490, the insulating film 492, or the insulating film 494 preferably includes an insulating film having a barrier property.
  • Examples of insulating films having a function of blocking impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, and lanthanum.
  • An insulating film containing neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
  • the conductive film 480a, the conductive film 480b, the conductive film 480c, the conductive film 478a, the conductive film 478b, the conductive film 478c, the conductive film 476a, the conductive film 476b, the conductive film 474a, the conductive film 474b, the conductive film 474c, the conductive film 496a, and the conductive film 496b, conductive film 496c, conductive film 496d, conductive film 498a, conductive film 498b, conductive film 498c, and conductive film 498d include, for example, boron, nitrogen, oxygen, fluorine, silicon, phosphorus, aluminum, titanium, chromium, manganese, A conductive film containing one or more kinds of cobalt, nickel, copper, zinc, gallium, yttrium, zirconium, molybdenum, ruthenium, silver, indium, tin, tantalum, and tungsten may be used as a single layer
  • it may be an alloy or a compound, and a conductive film containing aluminum, a conductive film containing copper and titanium, a conductive film containing copper and manganese, a conductive film containing indium, tin and oxygen, a conductive film containing titanium and nitrogen Etc. may be used.
  • One or more of 496b, the conductive film 496c, the conductive film 496d, the conductive film 498a, the conductive film 498b, the conductive film 498c, and the conductive film 498d preferably include a conductive film having a barrier property.
  • the source electrode or the drain electrode of the transistor 1200 serves as the other of the source electrode and the drain electrode of the transistor 600 through the conductive film 480b, the conductive film 478b, the conductive film 476a, the conductive film 474b, and the conductive film 496c. It is electrically connected to the conductive film 612b having a function.
  • the conductive film 454 functioning as the gate electrode of the transistor 1200 includes the conductive film 480c, the conductive film 478c, the conductive film 476b, the conductive film 474c, and the conductive film 496d. It is electrically connected to the conductive film 612a having one function.
  • the capacitor 1400 includes an insulating film 615 and a conductive film 617.
  • the insulating film 615 can be formed through the same process as the insulating film 614 functioning as the gate insulating film of the transistor 600, productivity may be improved, which may be preferable.
  • the conductive film 617 be formed using the same process as the conductive film 616 functioning as the gate electrode of the transistor 600 because productivity can be improved. However, they may be formed in separate steps.
  • FIG. 35 illustrates the case where the transistor 1200 is a Fin type.
  • the transistor 1200 is a Fin type.
  • FIGS. 35A, 35B, and 35C are cross-sectional views of different locations.
  • a cell 1000 illustrated in FIG. 36 is different only in the structure of the transistor 1200 of the cell 1000 illustrated in FIG. Therefore, for the cell 1000 illustrated in FIG. 36, the description of the cell 1000 illustrated in FIG. 34 is referred to.
  • the cell 1000 illustrated in FIG. 36 illustrates the case where the transistor 1200 is provided over an SOI substrate.
  • FIG. 36 illustrates a structure in which the region 456 is separated from the semiconductor substrate 450 by the insulating film 452.
  • the insulating film 452 can be formed by insulating a part of the semiconductor substrate 450.
  • silicon oxide can be used as the insulating film 452, silicon oxide can be used.
  • FIGS. 36A, 36B, and 36C are cross-sectional views of different locations.
  • a p-channel transistor is manufactured using a semiconductor substrate, and an n-channel transistor is formed thereabove, so that the area occupied by the element can be reduced. That is, the degree of integration of the semiconductor device can be increased. Further, since the process can be simplified as compared with the case where an n-channel transistor and a p-channel transistor are formed using the same semiconductor substrate, the productivity of the semiconductor device can be increased. In addition, the yield of the semiconductor device can be increased. In addition, a p-channel transistor can sometimes omit complicated processes such as an LDD (Lightly Doped Drain) region, a shallow trench structure, and a strain design. Therefore, productivity and yield may be increased as compared with the case where an n-channel transistor is manufactured using a semiconductor substrate.
  • LDD Lightly Doped Drain
  • the transistor 1200 may be an n-channel transistor.
  • the transistor 600 in this embodiment may be the transistor 500.
  • a display module 8000 shown in FIG. 37 includes a touch panel 8004 connected to the FPC 8003, a display panel 8006 connected to the FPC 8005, a backlight 8007, a frame 8009, a printed circuit board 8010, a battery, between the upper cover 8001 and the lower cover 8002. 8011.
  • the semiconductor device of one embodiment of the present invention can be used for the display panel 8006, for example.
  • the shapes and dimensions of the upper cover 8001 and the lower cover 8002 can be changed as appropriate in accordance with the sizes of the touch panel 8004 and the display panel 8006.
  • a resistive touch panel or a capacitive touch panel can be used by being superimposed on the display panel 8006.
  • the counter substrate (sealing substrate) of the display panel 8006 can have a touch panel function.
  • an optical sensor can be provided in each pixel of the display panel 8006 to provide an optical touch panel.
  • the backlight 8007 has a light source 8008.
  • FIG. 37 illustrates the configuration in which the light source 8008 is provided over the backlight 8007, the present invention is not limited to this.
  • a light source 8008 may be provided at the end of the backlight 8007 and a light diffusing plate may be used.
  • the backlight 8007 may not be provided.
  • the frame 8009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed board 8010 in addition to a protective function of the display panel 8006.
  • the frame 8009 may have a function as a heat sink.
  • the printed circuit board 8010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal.
  • a power supply for supplying power to the power supply circuit an external commercial power supply may be used, or a power supply using a battery 8011 provided separately may be used.
  • the battery 8011 can be omitted when a commercial power source is used.
  • the display module 8000 may be additionally provided with a member such as a polarizing plate, a retardation plate, or a prism sheet.
  • FIGS. 38A to 38G illustrate electronic devices. These electronic devices include a housing 5000, a display portion 5001, a speaker 5003, an LED lamp 5004, operation keys 5005 (including a power switch or operation switch), a connection terminal 5006, and a sensor 5007 (force, displacement, position, speed, Measure acceleration, angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell or infrared A microphone 5008, and the like.
  • operation keys 5005 including a power switch or operation switch
  • connection terminal 5006 includes a connection terminal 5006
  • a sensor 5007 force, displacement, position, speed, Measure acceleration, angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell or infrared
  • a microphone 5008 and the like.
  • FIG. 38A illustrates a mobile computer which can include a switch 5009, an infrared port 5010, and the like in addition to the above components.
  • FIG. 38B illustrates a portable image reproducing device (eg, a DVD reproducing device) including a recording medium, which includes a second display portion 5002, a recording medium reading portion 5011, and the like in addition to the above components. it can.
  • FIG. 38C illustrates a goggle type display which can include a second display portion 5002, a support portion 5012, an earphone 5013, and the like in addition to the above components.
  • FIG. 38D illustrates a portable game machine that can include the memory medium reading portion 5011 and the like in addition to the above objects.
  • FIG. 38B illustrates a portable image reproducing device (eg, a DVD reproducing device) including a recording medium, which includes a second display portion 5002, a recording medium reading portion 5011, and the like in addition to the above components. it can.
  • FIG. 38C illustrates
  • FIG. 38E illustrates a digital camera with a television receiving function, which can include an antenna 5014, a shutter button 5015, an image receiving portion 5016, and the like in addition to the above objects.
  • FIG. 38F illustrates a portable game machine that can include the second display portion 5002, the recording medium reading portion 5011, and the like in addition to the above objects.
  • FIG. 38G illustrates a portable television receiver that can include a charger 5017 that can transmit and receive signals in addition to the above components.
  • the electronic devices illustrated in FIGS. 38A to 38G can have a variety of functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying the program or data recorded on the recording medium It can have a function of displaying on the section. Further, in an electronic device having a plurality of display units, one display unit mainly displays image information and another one display unit mainly displays character information, or the plurality of display units consider parallax.
  • a function of displaying a three-dimensional image, etc. by displaying the obtained image. Furthermore, in an electronic device having an image receiving unit, a function for capturing a still image, a function for capturing a moving image, a function for automatically or manually correcting a captured image, and a captured image on a recording medium (externally or incorporated in a camera) A function of saving, a function of displaying a photographed image on a display portion, and the like can be provided. Note that the functions of the electronic devices illustrated in FIGS. 38A to 38G are not limited to these, and can have various functions.
  • the semiconductor device described in any of Embodiments 1 to 4 can be applied to the electronic devices described in this embodiment.

Abstract

開口率を向上させる半導体装置を提供する。また、消費電力を低減できる半導体装置を提供する。 第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、セルアレイと、 を有し、セルアレイは、トランジスタと、保持容量と、を含むセルを複数有する半導体装置である。 第１の配線は、 第１の駆動回路に電気的に接続され、 第２の配線は、 第２の駆動回路に電気的に接続 され、トランジスタは、第２の配線の上方に配置され、第２の配線は、トランジスタと重なる領域に、 トランジスタの第１のゲート電極として機能する領域を有し、 第３の配線は、 トランジスタの上方に 配置されて第２の配線と重なる領域を有し、 第２の配線が、 セルアレイ以外の領域で第３の配線と電 気的に接続される。

Description

半導体装置および電子機器
本発明の一態様は、半導体装置に関する。なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置およびそれらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。フラットパネルディスプレイなどの表示装置において、行方向および列方向に配設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的に接続された液晶素子と、当該液晶素子と並列に接続された容量素子とが設けられている。
当該トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコンまたはポリシリコンなどのシリコン半導体が汎用されている。
また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１および特許文献２を参照。）。酸化物半導体は、表示装置の他、メモリやＣＰＵなど、さまざまなデバイスに用いられている（特許文献３を参照。）。
特開２０１４−６３１４１号公報 特開２０１４−１９９４０２号公報 特開２０１２−２５７１８７号公報
本発明の一態様は、開口率の高い画素部を有する表示装置を提供することを課題の一とする。または、高精細な表示装置を提供することを課題の一とする。または、集積度の高い半導体装置を提供することを課題の一とする。または、消費電力の小さい半導体装置を提供することを課題の一とする。または、オン電流の高いトランジスタを有する半導体装置を提供することを課題の一とする。または、高速で動作する半導体装置を提供することを課題の一とする。
または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、該半導体装置の作製方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、セルアレイと、を有する半導体装置である。セルアレイは、トランジスタと、保持容量と、を含むセルを複数有する。トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有する。酸化物半導体膜は、第１の絶縁膜を介して第２の配線と重なる領域と、第２の絶縁膜を介して第３の配線と重なる領域と、を有する。第１の配線は、第１の駆動回路に電気的に接続され、第２の配線は、第２の駆動回路に電気的に接続される。トランジスタは、第２の配線の上方に配置され、第２の配線は、トランジスタと重なる領域に、トランジスタの第１のゲート電極として機能する領域を有する。また、第３の配線は、トランジスタの上方に配置され、トランジスタと重なる領域に、トランジスタの第２のゲート電極として機能する領域を有する。さらに、第３の配線は、第２の配線と重なる領域を有し、セルアレイ以外の領域で第２の配線と第３の配線が電気的に接続されている。
第２の配線および第３の配線は、セルのうち少なくとも１つにおいて電気的に接続されていてもよい。
本発明の一態様は、第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、第３の駆動回路と、セルアレイと、を有する半導体装置である。第２の駆動回路と第３の駆動回路の間にセルアレイが配置される。セルアレイは、トランジスタと、保持容量と、を含むセルを複数有する。トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有する。酸化物半導体膜は、第１の絶縁膜を介して第２の配線と重なる領域と、第２の絶縁膜を介して第４の配線と重なる領域と、を有する。第１の配線は、第１の駆動回路に電気的に接続され、第２の配線は、第２の駆動回路または第３の駆動回路に電気的に接続される。トランジスタは、第２の配線の上方に配置され、第２の配線は、トランジスタと重なる領域に、トランジスタの第１のゲート電極として機能する領域を有する。また、第３の配線は、トランジスタの上方に配置され、トランジスタと重なる領域に、トランジスタの第２のゲート電極として機能する領域を有する。さらに、第３の配線は、第２の配線と重なる領域を有し、セルアレイ以外の領域で第２の配線と第３の配線が電気的に接続されている。
セルアレイと第２の駆動回路の間の領域において、第２の配線と第３の配線とが電気的に接続されていてもよい。
第２の配線と第３の配線との接続部における、第２の配線の幅は、セルと重なる領域における第２の配線の幅よりも広くてよい。
第３の配線の電気抵抗は、第２の配線の電気抵抗以下であってもよい。
第３の配線は、銅元素を有してもよい。
また、セルを画素とし、セルアレイを画素部としてもよい。
本発明の一態様は、上記半導体装置を有する電子機器である。
本発明の一態様により、開口率の高い画素部を有する表示装置を提供することができる。または、高精細な表示装置を提供することができる。または、集積度の高い半導体装置を提供することができる。または、消費電力の小さい半導体装置を提供することができる。または、オン電流の高いトランジスタを有する半導体装置を提供することができる。または、高速で動作する半導体装置を提供することができる。
または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。または、該半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示装置の一態様を示す上面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す上面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 バンド構造を説明する図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ　ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 表示装置の一態様を示す断面図。 記憶装置の一態様を示す回路図。 記憶装置の一態様を示す回路図。 記憶装置の一態様を示す断面図。 記憶装置の一態様を示す断面図。 記憶装置の一態様を示す断面図。 表示モジュールを説明する図。 電子機器を説明する図。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
本明細書にて用いる第１、第２、第３、乃至第ｎ（ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
「膜」という用語と、「層」という用語とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、酸化物導電膜は、キャリア密度が高く低抵抗な酸化物半導体膜、導電性を有する酸化物半導体膜、または導電性の高い酸化物半導体膜等と言い換えることもできる。
本明細書において、画素部は、走査線、信号線、選択スイッチとして機能するトランジスタ、保持容量、画素電極および対向電極を含む領域で、ＲＧＢの像を光学変調するための領域のことを指す。
また、「画素」という用語と「画素部」という用語は、場合によっては、または、状況に応じて互いに入れ替えることが可能である。
また、本明細書において、「画素」を「セル」とすることも、「セル」を「画素」とすることも場合によっては、または、状況に応じて可能である。また、「画素部」を「セルアレイ」とすることも、「セルアレイ」を「画素部」とすることも場合によっては、または、状況に応じて可能である。
（実施の形態１）
本実施の形態においては、トランジスタを有する半導体装置の一例について、図１乃至図３を用いて以下説明を行う。
図１（Ａ）は、半導体装置の一例を示す上面図である。図１（Ａ）に示す半導体装置７００は、第１の基板７０１と、画素部７０２と、ソースドライバ７０４と、第２の基板７０５と、ゲートドライバ７０６と、ＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）と、配線７１０と、シール材７１２と、ＦＰＣ７１６と、走査線７１７と、配線７１８と、コンタクトホール７１９と、信号線７２０と、を有する。
画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、ＦＰＣ端子部７０８、配線７１０、ＦＰＣ７１６、走査線７１７および信号線７２０は、第１の基板７０１上に設けられる。また、第２の基板７０５は、第１の基板７０１と対向するように設けられる。なお、図１（Ａ）には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。また、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ７０４、およびゲートドライバ７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。
画素部７０２は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素７０３を有し、図示しないが、画素７０３の選択スイッチとして機能するトランジスタが、走査線７１７上に配置されている。また、配線７１８は、走査線７１７と重なるように設けられる。
ＦＰＣ端子部７０８は、画素部７０２、ソースドライバ７０４およびゲートドライバ７０６と電気的に接続される。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ７０４、およびゲートドライバ７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、およびＦＰＣ端子部７０８には、配線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、配線７１０を介して、画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、およびＦＰＣ端子部７０８に与えられる。
走査線７１７はゲートドライバ７０６に、信号線７２０はソースドライバ７０４にそれぞれ接続されている。
走査線７１７と配線７１８は、画素部７０２以外の領域に設けられたコンタクトホール７１９により電気的に接続されている。これにより、画素７０３に走査線７１７と配線７１８を電気的に接続するためのコンタクトホールを設ける必要が無く、画素部７０２の開口率を向上させることができる。
なお、コンタクトホール７１９は、画素部７０２と配線７１０の間の領域７２２に設けているが、これに限られない。例えば、画素部７０２とゲートドライバ７０６の間の領域７２１にコンタクトホール７１９を設けることもできる。
図１（Ｂ）に、図１（Ａ）に示す領域７３０の拡大図を示す。また、図１（Ｃ）に、コンタクトホール７１９の位置が図１（Ａ）、（Ｂ）と異なる場合の領域７３０の拡大図を示す。図１（Ｂ）では、画素７０３とコンタクトホール７１９が離れているが、図１（Ｃ）に示すように画素７０３とコンタクトホール７１９が接していてもよい。
走査線７１７は画素７０３に設置された、選択スイッチとして機能するトランジスタの第１のゲート電極としての機能を有し、また配線７１８は第２のゲート電極としての機能を有する。詳細は実施の形態２で後述するが、第２のゲート電極を形成することにより、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。
走査線７１７および配線７１８は、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、走査線７１７および配線７１８は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、配線抵抗を小さくすることができる。
また、インジウムスズ酸化物、インジウムタングステン酸化物、インジウム亜鉛タングステン酸化物、インジウムチタン酸化物、インジウムスズチタン酸化物、インジウム亜鉛酸化物、インジウムスズシリコン酸化物等の透光性を有する導電性材料を適用することもできる。特に、インジウムタングステン酸化物、インジウム亜鉛タングステン酸化物、インジウムチタン酸化物、インジウムスズチタン酸化物、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物、インジウムスズシリコン酸化物（ＩＴＳＯ）などの透光性を有する導電性材料を用いることができる。
さらに、低抵抗化された酸化物半導体膜を用いてもよい。酸化物半導体膜として、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜を用いることができる。また、実施の形態２で後述する酸化物半導体膜と同じ材料を用いることができる。低抵抗化する方法として、水素を多量に含む絶縁膜を酸化物半導体膜に接するように形成することなどが挙げられる。酸化物半導体膜は透明電極としての機能を有することができるので、配線７１８に用いても開口率が低下しない。
なお、走査線７１７および配線７１８は同じ材料で形成しても、異なる材料で形成してもよい。しかし、走査線７１７と配線７１８の抵抗が異なると信号遅延が発生するため、走査線７１７および配線７１８の幅などを調節して同じ抵抗とすることが望ましい。また、配線７１８の抵抗を走査線７１７より低くしてもよい。
また、図２（Ａ）に示すように、走査線７１７と配線７１８を電気的に接続するためのコンタクトホール７１９を複数設けることにより信号遅延を軽減することができる。例えば、コンタクトホール７１９ａとコンタクトホール７１９ｂを設け、コンタクトホール７１９ａは領域７２１に、コンタクトホール７１９ｂは領域７２２に設けることができる。
さらに、コンタクトホール７１９ａとコンタクトホール７１９ｂの他、画素部７０２にコンタクトホールを設けることもできる。図２（Ｂ）は、コンタクトホール７１９ａおよびコンタクトホール７１９ｂの他、画素部７０２中の画素７０３［２，ｎ］にコンタクトホール７１９ｃを設けた場合の半導体装置７００の上面図である。コンタクトホール７１９ｃは、走査線７１７と配線７１８が重畳している位置であれば任意の位置に設けることができる。なお、本明細書において、例えばｍ行目（ｍはｐ以下の自然数）、ｎ列目（ｎはｑ以下の自然数）の画素７０３を画素７０３［ｍ，ｎ］と記載する。
また、コンタクトホール７１９ａおよびコンタクトホール７１９ｂの他、複数の画素おきにコンタクトホールを設けることもできる。例えば、任意のｍ行目の画素７０３［ｍ，ｎ］にコンタクトホールを設けることもできる。例えば、すべての奇数行の画素７０３［（１，３，５などの奇数），ｎ］またはすべての偶数行の画素７０３［（２，４，６などの偶数），ｎ］にコンタクトホールを設けることもできる。さらに、例えばすべての３の倍数の行の画素７０３［（３，６，９などの３の倍数），ｎ］にコンタクトホールを設けることもできる。さらに、例えばすべての４の倍数の行の画素７０３［（４，８，１２などの４の倍数），ｎ］にコンタクトホールを設けることもできる。さらに、例えばすべてのｘの倍数（ｘはｐ以下の自然数）の行の画素７０３［（ｘ，２ｘ，３ｘなどのｘの倍数），ｎ］にコンタクトホールを設けることもできるし、すべての「ｘの倍数＋ｙ」（ｘはｐ以下の自然数、ｙはｘ以下の自然数）行目の画素７０３［（ｘ＋ｙ，２ｘ＋ｙ，３ｘ＋ｙなど），ｎ］にコンタクトホールを設けることもできる。
なお、上記のコンタクトホールの形成位置は組み合わせることもできる。例えばすべての３の倍数の行と４の倍数の行の画素７０３［（３，４，６，８，９，１２など、３の倍数または４の倍数），ｎ］にコンタクトホールを設けることもできる。
コンタクトホール間の距離が短いほど信号遅延を低減できるため、コンタクトホール７１９ａとコンタクトホール７１９ｂの他に、画素部７０２にコンタクトホールを設けることにより、画素部７０２にコンタクトホールを設けない場合より走査線７１７と配線７１８の信号遅延を低減することができる。コンタクトホールの数が多いほどコンタクトホール間の距離を短くすることができるため、信号遅延を低減することができる。なお、各コンタクトホール間の距離はできる限り等しいことが望ましいが、等しくなくてもよい。
本発明の一態様では、走査線７１７と配線７１８を電気的に接続するためのコンタクトホールをすべての画素７０３に設けるわけではないので、画素部７０２にコンタクトホールを設けたとしても、すべての画素７０３にコンタクトホールを設ける場合より画素部７０２の開口率を高めることができる。
また、図３に示すように、半導体装置７００にゲートドライバを複数設けてもよい。例えば、ゲートドライバ７０６ａとゲートドライバ７０６ｂを設け、例えば奇数行の画素７０３［（１，３，５などの奇数），ｎ］と接続された走査線７１７ａをゲートドライバ７０６ａに、偶数行の画素７０３［（２，４，６などの偶数），ｎ］に接続された走査線７１７ｂをゲートドライバ７０６ｂにそれぞれ接続することにより、コンタクトホール７１９の面積を拡大することができる。なお、図２の場合と同様に、コンタクトホール７１９を複数設けてもよい。
なお、図３ではコンタクトホール７１９周辺の走査線７１７および配線７１８の幅がコンタクトホール７１９の周辺以外より大きくなっている。一方、走査線７１７のみコンタクトホール７１９周辺の幅を大きくし、コンタクトホール７１９周辺における配線７１８の幅は、コンタクトホール７１９周辺以外における配線７１８の幅と同じとすることもできる。
また、半導体装置７００としては、ソースドライバ７０４、およびゲートドライバ７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ７０６のみを第１の基板７０１に形成してもよい。またはソースドライバ７０４のみを第１の基板７０１に形成してもよい。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、半導体装置７００が有する画素部７０２、ソースドライバ７０４およびゲートドライバ７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、半導体装置７００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子は、例えば、液晶素子、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）などを含むＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）やデジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）素子、ＭＩＲＡＳＯＬ（登録商標）ディスプレイ、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧電セラミックディスプレイなどのＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。また、表示素子として量子ドットを用いてもよい。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、消費電力をさらに低減することができる。
なお、半導体装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域とを配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置および半導体装置の作製方法について、図４乃至図３０を参照して説明する。
＜半導体装置の構成例＞
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ５００の上面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図、図４（Ｃ）は一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
また、図４（Ａ）において、煩雑になることを避けるため、トランジスタ５００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ５００は、基板５０２と、導電膜５０４と、絶縁膜５０６と、絶縁膜５０７と、酸化物半導体膜５０８と、導電膜５１２ａと、導電膜５１２ｂと、絶縁膜５１４と、絶縁膜５１６と、絶縁膜５１８と、導電膜５２０ａと、導電膜５２０ｂと、を有する。また、酸化物半導体膜５０８は、導電膜５０４側の酸化物半導体膜５０８ａと、酸化物半導体膜５０８ａ上の酸化物半導体膜５０８ｂと、を有する。
導電膜５０４は基板５０２上に、絶縁膜５０６は基板５０２および導電膜５０４上に、絶縁膜５０７は絶縁膜５０６上に、酸化物半導体膜５０８は絶縁膜５０７上に、導電膜５１２ａは絶縁膜５０７および酸化物半導体膜５０８上に、導電膜５１２ｂは絶縁膜５０７および酸化物半導体膜５０８上に、絶縁膜５１４は酸化物半導体膜５０８、導電膜５１２ａおよび導電膜５１２ｂ上に、絶縁膜５１６は絶縁膜５１４上に、絶縁膜５１８は絶縁膜５１６上に、導電膜５２０ｂは絶縁膜５１８上にそれぞれ配置される。また、絶縁膜５１４、絶縁膜５１６および絶縁膜５１８に設けられ、導電膜５１２ｂに達するコンタクトホール５４２ｃを通して、導電膜５２０ａは導電膜５１２ｂおよび絶縁膜５１８上に配置される。
酸化物半導体膜５０８は導電膜５１２ａおよび導電膜５１２ｂと電気的に接続される。また、導電膜５２０ａは導電膜５１２ｂと電気的に接続される。
導電膜５０４は第１のゲート電極としての、導電膜５２０ｂは第２のゲート電極（バックゲート電極ともいう）としての機能をそれぞれ有する。また、導電膜５１２ａはソース電極またはドレイン電極の一方としての、導電膜５１２ｂはソース電極またはドレイン電極の他方としての機能をそれぞれ有する。また、導電膜５２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。
また、実施の形態１で前述したように、導電膜５０４は図１乃至図３に示す走査線７１７の一部であり、導電膜５２０ｂは図１乃至図３に示す配線７１８の一部である。
ここで、比較例として、画素ごとにコンタクト開口を行って第１のゲート電極と第２のゲート電極を電気的に接続したトランジスタ５７０を図５に示す。
トランジスタ５００の場合、導電膜５０４および導電膜５２０ｂを、画素部以外の領域で電気的に接続することにより、導電膜５０４および導電膜５２０ｂを同じ電位としている。一方、トランジスタ５７０の場合、コンタクトホール５４２ａおよびコンタクトホール５４２ｂにより導電膜５０４および導電膜５２０ｂを電気的に接続し、導電膜５０４および導電膜５２０ｂを同じ電位としている。トランジスタ５００のみコンタクトホール５４２ａおよびコンタクトホール５４２ｂを有さないため、トランジスタ５００の開口率はトランジスタ５７０の開口率より高いという特徴を有する。
なお、トランジスタ５００およびトランジスタ５７０に含まれる酸化物半導体膜５０８は、導電膜５０４と導電膜５２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。導電膜５２０ｂのチャネル長方向の長さおよびチャネル幅方向の長さは、酸化物半導体膜５０８のチャネル長方向の長さおよびチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜５０８の全体は、絶縁膜５１４、絶縁膜５１６および絶縁膜５１８を介して導電膜５２０ｂに覆われている。
このような構造とすることで、トランジスタ５００およびトランジスタ５７０に含まれる酸化物半導体膜５０８を、導電膜５０４および導電膜５２０ｂの電界によって電気的に囲むことができる。トランジスタ５００およびトランジスタ５７０のように、第１のゲート電極および第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ５００およびトランジスタ５７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜５０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜５０８に印加することができるため、実施の形態１で前述したように、導電膜５２０ｂを有さない場合よりトランジスタ５００およびトランジスタ５７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ５００およびトランジスタ５７０を微細化することが可能となる。
図６に本実施の形態の変化例であるトランジスタ６００を示す。トランジスタ６００は、基板６０２と、導電膜６０４と、絶縁膜６０６と、酸化物半導体膜６０８と、導電膜６１２ａと、導電膜６１２ｂと、絶縁膜６１４と、導電膜６１６と、絶縁膜６１８と、を有する。また、酸化物半導体膜６０８は、導電膜６０４側の酸化物半導体膜６０８ａと、酸化物半導体膜６０８ａ上の酸化物半導体膜６０８ｂと、を有する。
導電膜６０４は基板６０２上に、絶縁膜６０６は基板６０２および導電膜６０４上に、酸化物半導体膜６０８は絶縁膜６０６上に、導電膜６１２ａは絶縁膜６０６および酸化物半導体膜６０８上に、導電膜６１２ｂは絶縁膜６０６および酸化物半導体膜６０８上に、絶縁膜６１４は酸化物半導体膜６０８、導電膜６１２ａおよび導電膜６１２ｂ上に、導電膜６１６は絶縁膜６１４上に、絶縁膜６１８は絶縁膜６０６、導電膜６１２ａおよび導電膜６１２ｂ上にそれぞれ配置される。また、酸化物半導体膜６０８は導電膜６１２ａおよび導電膜６１２ｂと電気的に接続され、導電膜６１２ａはソース電極またはドレイン電極の一方としての、導電膜６１２ｂはソース電極またはドレイン電極の他方としての機能をそれぞれ有する。
トランジスタ６００は、第１のゲート電極として機能する導電膜６１６の下方に第２のゲート電極（バックゲート電極ともいう）として機能する導電膜６０４が形成される、トップゲート構造であるという特徴を有する。
酸化物半導体膜６０８は、導電膜６１６と導電膜６０４のそれぞれと対向するように位置し、導電膜６１６および導電膜６０４に挟まれている。つまり、トランジスタ６００は前述したｓ−ｃｈａｎｎｅｌ構造を有する。このため、高いオン電流特性を得ることが可能となる。
また、導電膜６１６は図１乃至図３に示す走査線７１７の一部であり、導電膜６０４は図１乃至図３に示す配線７１８の一部である。つまり、走査線７１７の下方に配線７１８が形成される。
トランジスタ６００は、図７に示す構造としてもよい。該構造は、導電膜６１６と、導電膜６１２ａおよび導電膜６１２ｂと、が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはソース電極またはドレイン電極として機能する導電膜と、第１のゲート電極として機能する導電膜と、の間の寄生容量が極めて小さいため、高速動作用途に適している。
また、トランジスタ６００は、図８に示す構造としてもよい。該構造は、絶縁膜６１４および導電膜６１６が、絶縁膜６１８に設けられた、酸化物半導体膜６０８ｂおよび絶縁膜６０６に達するコンタクトホールに設けられている。
図８に示すトランジスタ６００の構成は、前述したその他のトランジスタの構成と比較して、ソース電極またはドレイン電極として機能する導電膜と、第１のゲート電極として機能する導電膜と、の重なる領域が少ないため、寄生容量を小さくすることができる。したがって、該トランジスタは、高速動作を必要とする回路の要素として適している。なお、該トランジスタの上面は、図８（Ｂ）（Ｃ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
以下に、トランジスタ５００に含まれる構成要素について、詳細に説明する。なお、導電膜５０４および導電膜５２０ｂは、それぞれ実施の形態１で前述した走査線７１７および配線７１８と同様の材料を用いることができる。
＜基板＞
基板５０２としては、例えばガラス基板、セラミック基板、石英基板、サファイア基板等、少なくとも後の熱処理に耐えうる程度の耐熱性を有している基板を用いるとよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板５０２として用いてもよい。なお、基板５０２として、ガラス基板を用いる場合、第６世代、第７世代、第８世代、第９世代、第１０世代等の大面積基板を用いることで、大型の表示装置を作製することができる。このような大面積基板を用いることで製造コストを低減させることができるため好ましい。また、基板５０２として可撓性基板を用いてもよい。
＜第１のゲート絶縁膜として機能する絶縁膜＞
トランジスタ５００の第１のゲート絶縁膜として機能する絶縁膜５０６および絶縁膜５０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜５０６および絶縁膜５０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
また、絶縁膜５０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜５０７、絶縁膜５１４、絶縁膜５１６および／または酸化物半導体膜５０８中に過剰の酸素を供給する場合において、絶縁膜５０６は酸素の透過を抑制することができる。
なお、トランジスタ５００のチャネル領域として機能する酸化物半導体膜５０８と接する絶縁膜５０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜５０７は、酸素を放出することが可能な絶縁膜である。
また、絶縁膜５０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜５０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を有する。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜５０６として窒化シリコン膜を形成し、絶縁膜５０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ５００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ５００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ５００の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜５０８としては、先に示す材料を用いることができる。酸化物半導体膜５０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ（Ｉｎの原子数はＭの原子数以上）、Ｚｎ≧Ｍ（Ｚｎの原子数はＭの原子数以上）を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物半導体膜５０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜５０８を形成しやすくなる。なお、成膜される酸化物半導体膜５０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜５０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、酸化物半導体膜５０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングターゲットを用いて形成すればよい。好ましくは、酸化物半導体膜５０８ａは、Ｉｎ：Ｍ：Ｚｎ＝４：α１（１．５≦α１≦２．５）（α１は１．５以上２．５以下）：α２（２．５≦α２≦３．５）（α２は２．５以上３．５以下）［原子数比］であると好ましい。
また、酸化物半導体膜５０８ｂとしては、上述のＩｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等のスパッタリングターゲットを用いて形成すればよい。好ましくは、酸化物半導体膜５０８ｂは、Ｉｎ：Ｍ：Ｚｎ＝１：β１（０．８≦β１≦１．２）（β１は０．８以上１．２以下）：β２（０．８≦β２≦１．２）（β２は０．８以上１．２以下）［原子数比］であると好ましい。なお、酸化物半導体膜５０８ｂに用いるスパッタリングターゲットの金属元素の原子数比としては、Ｉｎ≧Ｍ（Ｉｎの原子数はＭの原子数以上）、Ｚｎ≧Ｍ（Ｚｎの原子数はＭの原子数以上）を満たす必要はなく、Ｉｎ＜Ｍおよび／またはＺｎ＜Ｍを満たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。
また、酸化物半導体膜５０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ５００のオフ電流を低減することができる。特に、酸化物半導体膜５０８ａには、エネルギーギャップが２．０ｅＶ以上、好ましくは２．０ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜５０８ｂには、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると好適である。また、酸化物半導体膜５０８ａよりも酸化物半導体膜５０８ｂのエネルキーギャップが大きい方が好ましい。
また、酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂの厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜５０８ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜５０８ａは、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。また、酸化物半導体膜５０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜５０８ｂは、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下とすればよい。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜５０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜５０８において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜５０８ａは、酸化物半導体膜５０８ｂよりも水素濃度が少ない部分を有すると好ましい。酸化物半導体膜５０８ａの方が、酸化物半導体膜５０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜５０８ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜５０８ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜５０８ａにおけるシリコンや炭素の濃度と、酸化物半導体膜５０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜５０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜５０８ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜５０８ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加することにより、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
ここで、酸化物半導体膜５０８、および酸化物半導体膜５０８に接する絶縁膜のバンド構造について、図９を用いて説明する。
図９は、絶縁膜５０７、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂ、および絶縁膜５１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜５０７、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂ、および絶縁膜５１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図９に示すバンド構造においては、絶縁膜５０７および絶縁膜５１４として酸化シリコン膜を用い、酸化物半導体膜５０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜５０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
図９に示すように、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜５０８ａと酸化物半導体膜５０８ｂとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すればよい。
図９に示す構成とすることで酸化物半導体膜５０８ａがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜５０８ａに形成されることがわかる。
なお、酸化物半導体膜５０８ｂを形成しない場合、酸化物半導体膜５０８ａには、トラップ準位が形成されうる。一方で、上記積層構造とすることで、当該トラップ準位は、酸化物半導体膜５０８ｂに形成されうる。したがって、酸化物半導体膜５０８ａからトラップ準位を離すことができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、図９において、酸化物半導体膜５０８ｂは、酸化物半導体膜５０８ａよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位と、酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜５０８ｂの電子親和力と、酸化物半導体膜５０８ａの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜５０８ａが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体膜５０８ｂは、チャネル領域が形成される酸化物半導体膜５０８ａを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜５０８ａと酸化物半導体膜５０８ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜５０８ｂは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜５０８ｂには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜５０８ａよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜５０８ａの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位が、酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位よりも０．２ｅＶ以上真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜５０８ｂは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜５０８ｂの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜５１２ａおよび導電膜５１２ｂの構成元素が酸化物半導体膜５０８ａへ拡散してしまう場合がある。なお、酸化物半導体膜５０８ｂが後述するＣＡＡＣ−ＯＳである場合、導電膜５１２ａおよび導電膜５１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜５０８ｂの膜厚は、導電膜５１２ａおよび導電膜５１２ｂの構成元素が酸化物半導体膜５０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜５１４から酸化物半導体膜５０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜５０８ｂの膜厚が１０ｎｍ以上であると、導電膜５１２ａおよび導電膜５１２ｂの構成元素が酸化物半導体膜５０８ａへ拡散するのを抑制することができる。また、酸化物半導体膜５０８ｂの膜厚を１００ｎｍ以下とすると、絶縁膜５１４および絶縁膜５１６から酸化物半導体膜５０８ａへ効果的に酸素を供給することができる。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ　ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ　ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１０（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１０（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１０（Ｅ）に示す。図１０（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１０（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１０（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１１（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ　Ａｂｅｒｒａｔｉｏｎ　Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１１（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図１１（Ｂ）および図１１（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１１（Ｄ）および図１１（Ｅ）は、それぞれ図１１（Ｂ）および図１１（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１１（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ　Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１１（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１１（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ　ｃｒｙｓｔａｌ）と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１２（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１２（Ｂ）に示す。図１２（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１２（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図１２（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ　ＯＳ＞
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図１３に、ａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１３（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図１３（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図１３（Ａ）および図１３（Ｂ）より、ａ−ｌｉｋｅ　ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ　ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１４は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１４より、ａ−ｌｉｋｅ　ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１４より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１４より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ　ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ　ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ　ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
＜トランジスタの保護絶縁膜および第２のゲート絶縁膜として機能する絶縁膜＞
絶縁膜５１４および絶縁膜５１６は、酸化物半導体膜５０８に酸素を供給する機能を有する。また、絶縁膜５１８は、トランジスタ５００の保護絶縁膜および第２のゲート絶縁膜としての機能を有する。また、絶縁膜５１４および絶縁膜５１６は、酸素を有する。また、絶縁膜５１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜５１４は、後に形成する絶縁膜５１６を形成する際の、酸化物半導体膜５０８へのダメージ緩和膜としても機能する。
絶縁膜５１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜５１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜５１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜５１４における酸素の透過率が減少してしまうためである。
なお、絶縁膜５１４においては、外部から絶縁膜５１４に入った酸素が全て絶縁膜５１４の外部に移動せず、絶縁膜５１４にとどまる酸素もある。また、絶縁膜５１４に酸素が入ると共に、絶縁膜５１４に含まれる酸素が絶縁膜５１４の外部へ移動することで、絶縁膜５１４において酸素の移動が生じる場合もある。絶縁膜５１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜５１４上に設けられる、絶縁膜５１６から脱離する酸素を、絶縁膜５１４を介して酸化物半導体膜５０８に移動させることができる。
また、絶縁膜５１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（ＥＶ＿ＯＳ）と酸化物半導体膜の伝導帯の下端のエネルギー（ＥＣ＿ＯＳ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜５１４などに準位を形成する。当該準位は、酸化物半導体膜５０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜５１４および酸化物半導体膜５０８の界面に拡散すると、当該準位が絶縁膜５１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜５１４および酸化物半導体膜５０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁膜５１４に含まれる窒素酸化物は、加熱処理において、絶縁膜５１６に含まれるアンモニアと反応するため、絶縁膜５１４に含まれる窒素酸化物が低減される。このため、絶縁膜５１４および酸化物半導体膜５０８の界面において、電子がトラップされにくい。
絶縁膜５１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜５１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナルおよび第２のシグナルのスプリット幅、並びに第２のシグナルおよび第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シランおよび一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜５１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜５１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜５１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜５１６は、絶縁膜５１４と比較して酸化物半導体膜５０８から離れているため、絶縁膜５１４より、欠陥密度が多くともよい。
また、絶縁膜５１４および絶縁膜５１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜５１４と絶縁膜５１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜５１４と絶縁膜５１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜５１４と絶縁膜５１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜５１４または絶縁膜５１６の単層構造としてもよい。
絶縁膜５１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜５１８を設けることで、酸化物半導体膜５０８からの酸素の外部への拡散と、絶縁膜５１４および絶縁膜５１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜５０８への水素、水等の入り込みを防ぐことができる。絶縁膜５１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。特に、絶縁膜５１８としては、窒化酸化シリコンまたは窒化シリコン膜を用いると、酸素の外部への拡散を抑制できるため好適である。
また、酸素、水素、水、アルカリ金属、アルカリ土類金属等ブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を絶縁膜５１８として設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。なお、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、特に酸化アルミニウム、酸化ハフニウム、または酸化イットリウムであると好ましい。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ５００の作製方法について、図１５乃至図３０を用いて詳細に説明する。
まず、基板５０２上に導電膜を形成し、該導電膜をリソグラフィ工程およびエッチング工程を行い加工して、ゲート電極として機能する導電膜５０４を形成する。次に、導電膜５０４上にゲート絶縁膜として機能する絶縁膜５０６および絶縁膜５０７を形成する（図１５参照）。
次に、絶縁膜５０７上に、酸化物半導体膜５０９を例えばスパッタリング法などにより第１の温度で成膜する。なお、酸化物半導体膜５０９としては、絶縁膜５０９ａを成膜し、引き続いて酸化物半導体膜５０９ｂを成膜する（図１６参照）。
酸化物半導体膜５０９を成膜する第１の温度としては、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。酸化物半導体膜５０９を加熱して成膜することで、酸化物半導体膜５０９の結晶性を高めることができる。一方で、基板５０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、第１の温度を１５０℃以上３４０℃未満とした場合、基根５０２が歪む場合がある。よって、大型のガラス基板を用いる場合においては、第１の温度を１００℃以上１５０℃未満とすることで、ガラス基板の歪みを抑制することができる。
なお、絶縁膜５０９ａと、酸化物半導体膜５０９ｂの成膜時の基板温度は、同じでも異なっていてもよい。ただし、絶縁膜５０９ａと、酸化物半導体膜５０９ｂとの、基板温度を同じとすることで、装造コストを低減することができるため好適である。
スパッタリング法で酸化物半導体膜５０９を成膜する場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜５０９に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング装置におけるチャンバーは、酸化物半導体膜５０９にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａ以上１×１０−４Ｐａ以下程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
引き続いて、酸化物半導体膜５０９を加工し、島状の酸化物半導体膜５０８を形成する。なお、絶縁膜５０９ａは島状の酸化物半導体膜５０８ａに、酸化物半導体膜５０９ｂは島状の酸化物半導体膜５０８ｂとなる（図１７参照）。
次に、上記第１の温度よりも高い温度で行う工程をすることなしに、絶縁膜５０７および酸化物半導体膜５０８上にソース電極およびドレイン電極となる、導電膜５１２を形成する（図１８参照）。
引き続いて、導電膜５１２上の所望の領域にマスク５３６ａおよびマスク５３６ｂを形成する（図１９参照）。
本実施の形態においては、感光性の樹脂膜を導電膜５１２上に塗布し、該感光性の樹脂膜をリソグラフィ工程によりパターニングすることでマスク５３６ａおよびマスク５３６ｂを形成する。
引き続いて、導電膜５１２、およびマスク５３６ａおよびマスク５３６ｂ上からエッチャント５３８を用いて、導電膜５１２を加工することで、それぞれ互いに分離された導電膜５１２ａおよび導電膜５１２ｂを形成する（図２０参照）。
なお、本実施の形態においては、ドライエッチング装置を用い、導電膜５１２を加工する。ただし、導電膜５１２の形成方法としては、これに限定されず、例えば、エッチャント５３８に薬液を用いることで、ウエットエッチング装置を用いて、導電膜５１２および酸化物半導体膜５０８ｂを加工してもよい。なお、ウエットエッチング装置を用いて、導電膜５１２を加工するよりも、ドライエッチング装置を用いて導電膜５１２を加工した方が、より微細なパターンを形成することができる。一方で、ドライエッチング装置を用いて、導電膜５１２を加工するよりも、ウエットエッチング装置を用いて導電膜５１２を加工した方が、製造コストを低減することができる。
引き続いて、酸化物半導体膜５０８ｂ、導電膜５１２ａおよび導電膜５１２ｂ、およびマスク５３６ａおよびマスク５３６ｂ上から、エッチャント５３９を用いて、酸化物半導体膜５０８ｂの表面を洗浄する（図２１参照）。
上述の洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、酸化物半導体膜５０８ｂの表面に付着した不純物（例えば、導電膜５１２ａおよび導電膜５１２ｂに含まれる元素等）を除去することができる。なお、該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜５１２ａおよび導電膜５１２ｂの形成時、および／または上記洗浄工程において、酸化物半導体膜５０８ｂの導電膜５１２ａおよび導電膜５１２ｂから露出した領域は、酸化物半導体膜５０８ａよりも薄くなる場合がある。
なお、導電膜５１２ａおよび導電膜５１２ｂの形成時、および／または上記洗浄工程において、酸化物半導体膜５０８ｂの導電膜５１２ａおよび導電膜５１２ｂから露出した領域が薄くならない場合もある。この場合の一例を図２２に示す。図２２は、半導体装置の一例を示す断面図である。図２２（Ａ）（Ｂ）は、図４に示すトランジスタ５００の酸化物半導体膜５０８ｂが薄くならない場合の一例である。また、図２２（Ｃ）（Ｄ）に示すように、酸化物半導体膜５０８ｂの膜厚を、予め酸化物半導体膜５０８ａよりも薄く形成し、導電膜５１２ａおよび導電膜５１２ｂから露出した領域の膜厚を、図４に示すトランジスタ５００と同等の膜厚としてもよい。また、図２２（Ｅ）（Ｆ）に示すように、酸化物半導体膜５０８ｂの膜厚を、予め酸化物半導体膜５０８ａよりも薄く形成し、さらに酸化物半導体膜５０８ｂおよび絶縁膜５０７上に絶縁膜５１９を形成してもよい。この場合、絶縁膜５１９には酸化物半導体膜５０８ｂと、導電膜５１２ａおよび導電膜５１２ｂを電気的に接続するためのコンタクトホールを形成する。絶縁膜５１９は、絶縁膜５１４と同様の材料および形成方法によって形成できる。
次に、マスク５３６ａおよびマスク５３６ｂを除去することで、酸化物半導体膜５０８ｂ上のソース電極として機能する導電膜５１２ａと、ドレイン電極として機能する導電膜５１２ｂと、が形成される。また、酸化物半導体膜５０８は、酸化物半導体膜５０８ａと、酸化物半導体膜５０８ｂとの積層構造となる（図２３参照）。
引き続いて、酸化物半導体膜５０８、および導電膜５１２ａおよび導電膜５１２ｂ上に絶縁膜５１４および絶縁膜５１６を成膜した後、バリア膜５３１を成膜する（図２４参照）。
なお、絶縁膜５１４を形成した後、大気に曝すことなく、連続的に絶縁膜５１６を形成することが好ましい。絶縁膜５１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力および基板温度の一以上を調整して、絶縁膜５１６を連続的に形成することで、絶縁膜５１４と絶縁膜５１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜５１４および絶縁膜５１６に含まれる酸素を酸化物半導体膜５０８に移動させることが可能となり、酸化物半導体膜５０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜５１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜５１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
絶縁膜５１６としては、例えば、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜５１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜５１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁膜５１６の形成工程において、絶縁膜５１４が酸化物半導体膜５０８の保護膜となる。したがって、酸化物半導体膜５０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜５１６を形成することができる。
なお、絶縁膜５１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜５１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。
また、絶縁膜５１４および絶縁膜５１６を成膜した後（別言すると、絶縁膜５１６成膜後、且つバリア膜５３１成膜前）に、加熱処理を行ってもよい。該加熱処理により、絶縁膜５１４および絶縁膜５１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜５１４および絶縁膜５１６に含まれる酸素の一部を酸化物半導体膜５０８に移動させ、酸化物半導体膜５０８に含まれる酸素欠損量を低減することができる。
絶縁膜５１４および絶縁膜５１６への加熱処理の温度は、代表的には、４００℃まで、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３６０℃未満、さらに好ましくは、３５０℃以上３６０℃以下とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
バリア膜５３１は、酸素と、金属（インジウム、亜鉛、チタン、アルミニウム、タングステン、タンタル、モリブデン、ハフニウム、またはイットリウムの中から選ばれる少なくとも１以上）と、を有する。バリア膜５３１としては、インジウムスズ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅともいう）、インジウムスズシリコン酸化物（ＩＴＳＯともいう）または酸化インジウムであると、凹凸に対する被覆性が良好であるため好ましい。
また、バリア膜５３１としては、例えばスパッタリング法を用いて形成することができる。バリア膜５３１が薄い場合、絶縁膜５１６から外部に放出されうる酸素を抑制するのが困難になる場合がある。一方で、バリア膜５３１が厚い場合、絶縁膜５１６中に好適に酸素を添加できない場合がある。したがって、バリア膜５３１の厚さとしては、好ましくは１ｎｍ以上２０ｎｍ以下、より好ましくは２ｎｍ以上１０ｎｍ以下とする。本実施の形態では、バリア膜５３１として、厚さ５ｎｍのＩＴＳＯを成膜する。
引き続いて、バリア膜５３１を介して、酸素５４０を絶縁膜５１６に添加する。なお、図中において、絶縁膜５１６中に添加される酸素を酸素５４０ａと模式的に表している。（図２５参照）。また、酸素５４０は絶縁膜５１４に添加される場合もある。
バリア膜５３１を介して絶縁膜５１６に酸素５４０を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素５４０としては、過剰酸素または酸素ラジカル等が挙げられる。また、酸素５４０を添加する際に、基板側にバイアスを印加することで効果的に酸素５４０を絶縁膜５１６に添加することができる。上記バイアスとしては、例えば、電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。絶縁膜５１６上にバリア膜５３１を設けて酸素を添加することで、バリア膜５３１が絶縁膜５１６から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜５１６により多くの酸素を添加することができる。
次に、バリア膜５３１またはバリア膜５３１の一部、および絶縁膜５１６の一部を、エッチャント５４２によって除去する（図２６参照）。
バリア膜５３１と、絶縁膜５１６の一部の除去方法としては、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。なお、エッチャント５４２は、ドライエッチング法の場合にはエッチングガスであり、ウエットエッチング法の場合には薬液である。本実施の形態においては、ウエットエッチング法を用いて、バリア膜５３１を除去する。バリア膜５３１の除去方法として、ウエットエッチング法を用いる方が、製造コストを抑制できるため好適である。
引き続いて、絶縁膜５１６上に絶縁膜５１８を成膜する（図２７参照）。
絶縁膜５１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下である。絶縁膜５１８を成膜する場合の基板温度を上述の範囲にすることで、上述の過剰酸素または上述の酸素ラジカルを酸化物半導体膜５０８に拡散させることができる。また、絶縁膜５１８を成膜する場合の基板温度を上述の範囲にすることで、緻密な膜を形成できるため好ましい。
例えば、絶縁膜５１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、およびアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコンおよび水素の結合、および窒素の三重結合を切断する。この結果、シリコンおよび窒素の結合が促進され、シリコンおよび水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体および窒素の分解が進まず、シリコンおよび水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
また、絶縁膜５１８の形成後に加熱処理を行ってもよい。絶縁膜５１８の形成後の加熱処理によって、絶縁膜５１６に含まれる過剰酸素、または酸素ラジカルを酸化物半導体膜５０８中に拡散させ、酸化物半導体膜５０８中の酸素欠損を補填することができる。または、絶縁膜５１８を加熱成膜とすることで、絶縁膜５１６に含まれる過剰酸素、または酸素ラジカルを酸化物半導体膜５０８中に拡散させ、酸化物半導体膜５０８中の酸素欠損を補填することができる。
次に、絶縁膜５１８上にリソグラフィ工程によりマスクを形成し、絶縁膜５１４、絶縁膜５１６および絶縁膜５１８の所望の領域に、導電膜５１２ｂに達するようにコンタクトホール５４２ｃを形成する（図２８参照）。
次に、コンタクトホール５４２ｃを覆うように絶縁膜５１８上に導電膜５２０を形成する（図２９参照）。
次に、導電膜５２０上にリソグラフィ工程によりマスクを形成し、導電膜５２０を所望の形状に加工することで、導電膜５２０ａおよび導電膜５２０ｂを形成する（図３０参照）。導電膜５２０ａおよび導電膜５２０ｂの形成方法については、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、上記記載の方法のみならず、他の方法、例えば、熱ＣＶＤ法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージによる欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
以上の工程で図４に示すトランジスタ５００を作製することができる。
＜半導体装置の作製方法２＞
次に、図１５乃至図３０に示すトランジスタ５００の作製方法とは異なる作製方法について、以下説明する。
まず、＜半導体装置の作製方法１＞と同様に、図１５乃至図２４に示す工程まで行う。その後、図２５乃至図２７に示す工程を行わずに、図２８乃至図３０に示す工程を行う。
この場合、バリア膜５３１としては、金属酸化膜を用い、当該金属酸化膜として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを成膜すると好ましい。
また、バリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムをスパッタリング法にて成膜する場合、スパッタリングガスとして、少なくとも酸素を含むと好ましい。バリア膜５３１形成時において、スパッタリングガスに酸素を用いることで、当該酸素がプラズマ中で酸素ラジカルとなり、当該酸素または当該酸素ラジカルのいずれか一方または双方が、絶縁膜５１６中に添加される場合がある。よって、図２５に示す酸素５４０を添加する工程を行わなくてもよい。別言すると、バリア膜５３１の成膜時において、酸素添加処理と、バリア膜５３１の成膜を同時に行うことが可能となる。なお、バリア膜５３１は、第１のバリア膜の成膜時（特に成膜初期）においては、酸素を添加する機能を有するが、バリア膜５３１の形成後においては、酸素をブロックする機能を有する。
また、バリア膜５３１として、例えば、酸化アルミニウムをスパッタリング法にて成膜する場合、絶縁膜５１６と、バリア膜５３１との界面近傍に混合層を形成する場合がある。絶縁膜５１６が酸化窒化シリコン膜の場合、該混合層としてＡｌｘＳｉｙＯｚが形成されうる。
また、バリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いる場合、酸化アルミニウム、酸化ハフニウム、および酸化イットリウムは、高い絶縁性を有し、且つ高い酸素バリア性を有する。よって、図２６に示すバリア膜５３１を除去する工程、および図２７に示す絶縁膜５１８を成膜する工程を行わなくてもよい。よって、バリア膜５３１は、絶縁膜５１８と同様の機能を有する。
なお、バリア膜５３１の成膜時の基板温度を４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下で加熱成膜とすることで、絶縁膜５１６中に添加された過剰酸素または酸素ラジカルを酸化物半導体膜５０８中に拡散させることができる。または、バリア膜５３１を成膜した後に、４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下で加熱処理を行うと、絶縁膜５１６中に添加された過剰酸素または酸素ラジカルを酸化物半導体膜５０８中に拡散させることができる。
このように、バリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いることで、半導体装置の製造工程を短くすることが可能となり、製造コストを抑制することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、表示素子として液晶素子を用いる表示装置の構成について説明する。
図３１は、図１（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図である。図３１に示す半導体装置７００は、引き回し配線部７１１と、領域７２２と、画素部７０２と、ソースドライバ７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、配線７１０を有する。また、画素部７０２は、トランジスタ７５０および容量素子７９０を有する。また、ソースドライバ７０４は、トランジスタ７５２を有する。ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、およびＦＰＣ７１６を有する。
トランジスタ７５０及びトランジスタ７５２は、実施の形態２に示すトランジスタを用いることができる。
トランジスタ７５０は、図１乃至図３に示す走査線７１７上に設置される。走査線７１７の一部はトランジスタ７５０の第１のゲート電極として機能する。また、走査線７１７と重なるように設置された配線７１８の一部は、トランジスタ７５０の第２のゲート電極として機能する。
走査線７１７と配線７１８は、領域７２２に形成されたコンタクトホール７１９により電気的に接続されている。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、一対の電極間に誘電体を有する構造である。より詳しくは、容量素子７９０の一方の電極としては、走査線７１７と同一工程で形成された導電膜を用い、容量素子７９０の他方の電極としては、トランジスタ７５０のソース電極およびドレイン電極として機能する導電膜を用いる。また、一対の電極間に挟持される誘電体としては、トランジスタ７５０のゲート絶縁膜として機能する絶縁膜を用いる。
また、図３１において、トランジスタ７５０、トランジスタ７５２、および容量素子７９０上に、絶縁膜７６４、絶縁膜７６６、絶縁膜７６８、および平坦化絶縁膜７７０が設けられている。
絶縁膜７６４、絶縁膜７６６および絶縁膜７６８としては、それぞれ実施の形態２に示す絶縁膜５１４、絶縁膜５１６および絶縁膜５１８と、同様の材料および作製方法により形成することができる。また、平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
配線７１０は、トランジスタ７５０、トランジスタ７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程で形成される。配線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗を低減することができる。
接続電極７６０は、トランジスタ７５０、トランジスタ７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていてもよい。
本実施の形態においては、構造体７７８を第１の基板７０１側に設ける構成について例示したが、これに限定されない。例えば、第２の基板７０５側に構造体７７８を設ける構成、または第１の基板７０１および第２の基板７０５双方に構造体７７８を設ける構成としてもよい。
ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色層７３６と、遮光膜７３８および着色層７３６に接する絶縁膜７３４が、第２の基板７０５側に設けられる。
半導体装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、および液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。半導体装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。導電膜７７４上には突起７４４が設けられる。
導電膜７７２は、トランジスタ７５０が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。半導体装置７００は、外光を利用し導電膜７７２で光を反射して着色層７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
また、導電膜７７２として、可視光において反射性のある導電膜を用いる場合、該導電膜を積層構造としてもよい。例えば、下層に膜厚１００ｎｍのアルミニウム膜を形成し、上層に厚さ３０ｎｍの銀合金膜（例えば、銀、パラジウム、および銅を含む合金膜）を形成する。上述の構造とすることで、以下の優れた効果を奏する。
（１）下地膜と導電膜７７２との密着性を向上させることができる。（２）薬液によってアルミニウム膜と、銀合金膜とを一括してエッチングすることが可能である。（３）導電膜７７２の断面形状を良好な形状（例えば、テーパー形状）とすることができる。（３）の理由としては、アルミニウム膜は、銀合金膜よりも薬液によるエッチング速度が遅い、または上層の銀合金膜のエッチング後、下層のアルミニウム膜が露出した場合に、銀合金膜よりも卑な金属、別言するとイオン化傾向の高い金属であるアルミニウムから電子を引き抜くため、銀合金膜のエッチングが抑制され、下層のアルミニウム膜のエッチングの進行が速くなるためである。
なお、図３１に示す半導体装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない。例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。半導体装置７００を透過型の液晶表示装置とする場合は、容量素子７９０が有する一対の電極を導電膜７７２と重ならない位置に設ける。また、基板７０１から入射し液晶素子７７５および着色層７３６を経由して射出する光の経路に設けられる各層を、可視光に対して透光性のある層とすることが好ましい。
なお、図３１において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する記憶装置について、図３２乃至図３６を用いて説明を行う。
図３２（Ａ）に本実施の形態における記憶装置が有するセル１０００の回路図を示すトランジスタ１２００、トランジスタ６００および容量素子１４００を有している。
実施の形態２で前述したように、トランジスタ６００は酸化物半導体を用いているため、オフ電流が小さい。このため、半導体装置の特定のノートに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
セル１０００において、第１の配線１００１はトランジスタ１２００のソース電極またはドレイン電極の一方と電気的に接続され、第２の配線１００２はトランジスタ１２００のソース電極またはドレイン電極の他方と電気的に接続される。また、第３の配線１００３はトランジスタ６００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線１００４はトランジスタ６００の第１のゲート電極と電気的に接続されている。そして、トランジスタ１２００のゲート電極およびトランジスタ６００のソース電極またはドレイン電極の他方は、容量素子１４００の電極の一方と電気的に接続され、第５の配線１００５は容量素子１４００の電極の他方と電気的に接続されている。また、第６の配線１００６はトランジスタ６００の第２のゲート電極（バックゲート電極ともいう）と電気的に接続されている。
セル１０００を有する記憶装置は、トランジスタ１２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線１００４の電位を、トランジスタ６００が導通状態となる電位にして、トランジスタ６００を導通状態とする。これにより、第３の配線１００３の電位が、トランジスタ１２００のゲート、および容量素子１４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ１２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線１００４の電位を、トランジスタ６００が非導通状態となる電位にして、トランジスタ６００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ６００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線１００１に所定の電位（定電位）を与えた状態で、第５の配線１００５に適切な電位（読み出し電位）を与えると、第２の配線１００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ１２００をｎチャネル型とすると、トランジスタ１２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ１２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ１２００を「導通状態」とするために必要な第５の配線１００５の電位をいうものとする。したがって、第５の配線１００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線１００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線１００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１２００は「非導通状態」のままである。このため、第２の配線１００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
なお、読み出し時には、所望のセルの情報を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ１２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線１００５に与えればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ１２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線１００５に与えればよい。
図３２（Ｂ）に示すセル１１００は、トランジスタ１２００を有さない点でセル１０００と異なる。この場合もセル１０００と同様の動作により情報の書き込みおよび保持動作が可能である。
セル１１００における、情報の読み出しについて説明する。トランジスタ６００が導通状態になると、浮遊状態である第３の配線１００３と容量素子１４００とが導通し、第３の配線１００３と容量素子１４００の間で電荷が再分配される。その結果、第３の配線１００３の電位が変化する。第３の配線１００３の電位の変化量は、容量素子１４００の電極の一方の電位（または容量素子１４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１４００の電極の一方の電位をＶ、容量素子１４００の容量をＣ、第３の配線１００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線１００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線１００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、セルの状態として、容量素子１４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線１００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線１００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線１００３の電位を所定の電位と比較することで、情報を読み出すことができる。
セル１０００またはセル１１００を有する記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁膜の劣化といった問題が生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
図３２（Ａ）に示すセル１０００をマトリックス状に並べたセルアレイ１０１０を図３３に示す。配線１００１および配線１００３は配線１０１１と、配線１００２は配線１０１２と、配線１００４は配線１０１４と、配線１００５は配線１０１５と、配線１００６は配線１０１６とそれぞれ接続されている。つまり、配線１０１４はトランジスタ６００の第１のゲート電極に、配線１０１６はトランジスタ６００の第２のゲート電極にそれぞれ電気的に接続されている。
図３３に示すように、配線１０１４と配線１０１５を、セルアレイ１０１０以外の領域で配線１０１７により電気的に接続することで、セル１０００に配線１０１４と配線１０１５を電気的に接続するためのコンタクトホールを設ける必要が無く、このため、セル１０００の密度を高めることができる。
なお、一部のセル１０００にコンタクトホールを設け、配線１０１４と配線１０１５を電気的に接続しても良い。例えば、１チップごとにセル１０００にコンタクトホールを設けても良い。セルアレイ１０１０以外の領域の他にセル１０００にコンタクトホールを設けることにより、コンタクトホール間の距離を短くすることができる。これにより、配線１０１４、１０１５間の信号遅延を低減することができる。なお、各コンタクトホール間の距離はできる限り等しいことが好ましいが、等しくしなくても良い。
一部のセル１０００に配線１０１４と配線１０１５を電気的に接続するためのコンタクトホールを設けたとしても、すべてのセル１０００にコンタクトホールを設ける場合よりセル１０００の密度を高めることができる。
図３４は、図３２（Ａ）に対応するセル１０００の断面図である。なお、図３４（Ａ）、図３４（Ｂ）および図３４（Ｃ）は、それぞれ異なる場所の断面図である。
図３４に示す半導体装置は、トランジスタ１２００と、トランジスタ６００と、容量素子１４００と、を有する。また、トランジスタ６００および容量素子１４００は、トランジスタ１２００の上方に配置する。
トランジスタ１２００は、半導体基板４５０を用いたトランジスタである。トランジスタ１２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁膜４６２と、導電膜４５４と、を有する。
トランジスタ１２００において、領域４７２ａおよび領域４７２ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁膜４６２は、ゲート絶縁膜としての機能を有する。また、導電膜４５４は、ゲート電極としての機能を有する。したがって、導電膜４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電膜４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・非導通を制御することができる。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムを材料とした化合物半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ１２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ１２００のオン特性を向上させることができる。
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ１２００はｐチャネル型トランジスタを構成する。
なお、トランジスタ１２００は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。
図３４に示すセル１０００は、絶縁膜４６４と、絶縁膜４６６と、絶縁膜４６８と、絶縁膜４２２と、導電膜４８０ａと、導電膜４８０ｂと、導電膜４８０ｃと、導電膜４７８ａと、導電膜４７８ｂと、導電膜４７８ｃと、導電膜４７６ａと、導電膜４７６ｂと、導電膜４７４ａと、導電膜４７４ｂと、導電膜４７４ｃと、導電膜４９６ａと、導電膜４９６ｂと、導電膜４９６ｃと、導電膜４９６ｄと、導電膜４９８ａと、導電膜４９８ｂと、導電膜４９８ｃと、導電膜４９８ｄと、絶縁膜４９０と、絶縁膜４９２と、絶縁膜４２８と、絶縁膜４０９と、絶縁膜４９４と、を有する。
ここで、絶縁膜４２２、絶縁膜４２８および絶縁膜４０９は、バリア性を有する絶縁膜である。即ち、図３４に示す半導体装置は、トランジスタ６００がバリア性を有する絶縁膜に囲まれた構造を有する。ただし、絶縁膜４２２、絶縁膜４２８および絶縁膜４０９のいずれか一以上を有さなくもよい。
絶縁膜４６４は、トランジスタ１２００上に配置する。また、絶縁膜４６６は、絶縁膜４６４上に配置する。また、絶縁膜４６８は、絶縁膜４６６上に配置する。また、絶縁膜４９０は、絶縁膜４６８上に配置する。また、トランジスタ６００は、絶縁膜４９０上に配置する。また、絶縁膜４９２は、トランジスタ６００上に配置する。また、絶縁膜４９４は、絶縁膜４９２上に配置する。
絶縁膜４６４は、領域４７２ａに達するコンタクトホールと、領域４７２ｂに達するコンタクトホールと、導電膜４５４に達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４８０ａ、導電膜４８０ｂまたは導電膜４８０ｃが埋め込まれている。
また、絶縁膜４６６は、導電膜４８０ａに達するコンタクトホールと、導電膜４８０ｂに達するコンタクトホールと、導電膜４８０ｃに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４７８ａ、導電膜４７８ｂまたは導電膜４７８ｃが埋め込まれている。
また、絶縁膜４６８および絶縁膜４２２は、導電膜４７８ｂに達するコンタクトホールと、導電膜４７８ｃに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４７６ａまたは導電膜４７６ｂが埋め込まれている。
また、絶縁膜４９０は、トランジスタ６００のチャネル形成領域と重なるコンタクトホールと、導電膜４７６ａに達するコンタクトホールと、導電膜４７６ｂに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４７４ａ、導電膜４７４ｂまたは導電膜４７４ｃが埋め込まれている。
導電膜４７４ａは、トランジスタ６００の第２のゲート電極（バックゲート電極ともいう）としての機能を有する。つまり、トランジスタ６００は実施の形態２で前述したｓ−ｃｈａｎｎｅｌ構造を有する。したがって、トランジスタ６００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ６００の飽和領域における電気特性を安定にすることができる。
また、絶縁膜４０９および絶縁膜４９２は、トランジスタ６００のソース電極またはドレイン電極の一方としての機能を有する導電膜６１２ａと絶縁膜６１５を介して重なる導電膜６１７に達するコンタクトホールと、トランジスタ６００のゲート電極としての機能を有する導電膜６１６に達するコンタクトホールと、トランジスタ６００のソース電極またはドレイン電極の他方としての機能を有する導電膜６１２ｂを通って、導電膜４７４ｂに達するコンタクトホールと、トランジスタ６００のソース電極またはドレイン電極の一方としての機能を有する導電膜６１２ａを通って、導電膜４７４ｃに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４９６ａ、導電膜４９６ｂ、導電膜４９６ｃまたは導電膜４９６ｄが埋め込まれている。ただし、それぞれのコンタクトホールは、さらにトランジスタ６００などの構成要素のいずれかが有するコンタクトホールを介する場合がある。
また、絶縁膜４９４は、導電膜４９６ａに達するコンタクトホールと、導電膜４９６ｂに達するコンタクトホールと、導電膜４９６ｃに達するコンタクトホールと、導電膜４９６ｄに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４９８ａ、導電膜４９８ｂ、導電膜４９８ｃまたは導電膜４９８ｄが埋め込まれている。
絶縁膜４６４、絶縁膜４６６、絶縁膜４６８、絶縁膜４９０、絶縁膜４９２および絶縁膜４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。例えば、絶縁膜４０１としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
絶縁膜４６４、絶縁膜４６６、絶縁膜４６８、絶縁膜４９０、絶縁膜４９２または絶縁膜４９４の一以上は、バリア性を有する絶縁膜を有すると好ましい。
水素などの不純物および酸素をブロックする機能を有する絶縁膜としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。
導電膜４８０ａ、導電膜４８０ｂ、導電膜４８０ｃ、導電膜４７８ａ、導電膜４７８ｂ、導電膜４７８ｃ、導電膜４７６ａ、導電膜４７６ｂ、導電膜４７４ａ、導電膜４７４ｂ、導電膜４７４ｃ、導電膜４９６ａ、導電膜４９６ｂ、導電膜４９６ｃ、導電膜４９６ｄ、導電膜４９８ａ、導電膜４９８ｂ、導電膜４９８ｃおよび導電膜４９８ｄとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電膜、銅およびチタンを含む導電膜、銅およびマンガンを含む導電膜、インジウム、スズおよび酸素を含む導電膜、チタンおよび窒素を含む導電膜などを用いてもよい。導電膜４８０ａ、導電膜４８０ｂ、導電膜４８０ｃ、導電膜４７８ａ、導電膜４７８ｂ、導電膜４７８ｃ、導電膜４７６ａ、導電膜４７６ｂ、導電膜４７４ａ、導電膜４７４ｂ、導電膜４７４ｃ、導電膜４９６ａ、導電膜４９６ｂ、導電膜４９６ｃ、導電膜４９６ｄ、導電膜４９８ａ、導電膜４９８ｂ、導電膜４９８ｃおよび導電膜４９８ｄの一以上は、バリア性を有する導電膜を有すると好ましい。
トランジスタ１２００のソース電極またはドレイン電極は、導電膜４８０ｂと、導電膜４７８ｂと、導電膜４７６ａと、導電膜４７４ｂと、導電膜４９６ｃと、を介してトランジスタ６００のソース電極またはドレイン電極の他方としての機能を有する導電膜６１２ｂと電気的に接続する。また、トランジスタ１２００のゲート電極として機能する導電膜４５４は、導電膜４８０ｃと、導電膜４７８ｃと、導電膜４７６ｂと、導電膜４７４ｃと、導電膜４９６ｄと、を介してトランジスタ６００のソースまたはドレインの一方としての機能を有する導電膜６１２ａと電気的に接続する。
容量素子１４００は、絶縁膜６１５と、導電膜６１７と、を有する。なお、絶縁膜６１５は、トランジスタ６００のゲート絶縁膜として機能する絶縁膜６１４と同一工程を経て形成できるため、生産性を高めることができて好ましい場合がある。また、導電膜６１７として、トランジスタ６００のゲート電極として機能する導電膜６１６と同一工程を経て形成した層を用いると、生産性を高めることができて好ましい場合がある。ただし、それらを別々の工程で形成しても構わない。
なお、図３５に示すセル１０００は、図３４に示したセル１０００のトランジスタ１２００の構造が異なるのみである。よって、図３５に示すセル１０００については、図３４に示したセル１０００の記載を参酌する。具体的には、図３５に示すセル１０００は、トランジスタ１２００がＦｉｎ型である場合を示している。トランジスタ１２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ１２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ１２００のオフ特性を向上させることができる。なお、図３５（Ａ）、図３５（Ｂ）および図３５（Ｃ）は、それぞれ異なる場所の断面図である。
また、図３６に示すセル１０００は、図３４に示したセル１０００のトランジスタ１２００の構造が異なるのみである。よって、図３６に示すセル１０００については、図３４に示したセル１０００の記載を参酌する。具体的には、図３６に示すセル１０００は、トランジスタ１２００がＳＯＩ基板に設けられた場合を示している。図３６には、絶縁膜４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。ＳＯＩ基板を用いることによって、パンチスルー現象などを抑制することができるためトランジスタ１２００のオフ特性を向上させることができる。なお、絶縁膜４５２は、半導体基板４５０の一部を絶縁体化させることによって形成することができる。例えば、絶縁膜４５２としては、酸化シリコンを用いることができる。なお、図３６（Ａ）、図３６（Ｂ）および図３６（Ｃ）は、それぞれ異なる場所の断面図である。
図３４乃至図３６に示したセル１０００は、半導体基板を用いてｐチャネル型トランジスタを作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。
なお、本実施の形態ではトランジスタ１２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ１２００がｎチャネル型トランジスタであっても構わない。
なお、本実施の形態におけるトランジスタ６００は、トランジスタ５００としても構わない。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュールおよび電子機器について、図３７および図３８を用いて説明を行う。
図３７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３７において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図３８（Ａ）乃至図３８（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、または操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図３８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図３８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３８（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図３８（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図３８（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図３８（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３８（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図３８（Ａ）乃至図３８（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図３８（Ａ）乃至図３８（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器に、実施の形態１乃至実施の形態４で示した半導体装置を適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
４０１　　絶縁膜
４０９　　絶縁膜
４２２　　絶縁膜
４２８　　絶縁膜
４５０　　半導体基板
４５２　　絶縁膜
４５４　　導電膜
４５６　　領域
４６０　　領域
４６２　　絶縁膜
４６４　　絶縁膜
４６６　　絶縁膜
４６８　　絶縁膜
４７２ａ　　領域
４７２ｂ　　領域
４７４ａ　　導電膜
４７４ｂ　　導電膜
４７４ｃ　　導電膜
４７６ａ　　導電膜
４７６ｂ　　導電膜
４７８ａ　　導電膜
４７８ｂ　　導電膜
４７８ｃ　　導電膜
４８０ａ　　導電膜
４８０ｂ　　導電膜
４８０ｃ　　導電膜
４９０　　絶縁膜
４９２　　絶縁膜
４９４　　絶縁膜
４９６ａ　　導電膜
４９６ｂ　　導電膜
４９６ｃ　　導電膜
４９６ｄ　　導電膜
４９８ａ　　導電膜
４９８ｂ　　導電膜
４９８ｃ　　導電膜
４９８ｄ　　導電膜
５００　　トランジスタ
５０２　　基板
５０４　　導電膜
５０６　　絶縁膜
５０７　　絶縁膜
５０８　　酸化物半導体膜
５０８ａ　　酸化物半導体膜
５０８ｂ　　酸化物半導体膜
５０９　　酸化物半導体膜
５０９ａ　　絶縁膜
５０９ｂ　　酸化物半導体膜
５１２　　導電膜
５１２ａ　　導電膜
５１２ｂ　　導電膜
５１４　　絶縁膜
５１６　　絶縁膜
５１８　　絶縁膜
５１９　　絶縁膜
５２０　　導電膜
５２０ａ　　導電膜
５２０ｂ　　導電膜
５３１　　バリア膜
５３６ａ　　マスク
５３６ｂ　　マスク
５３８　　エッチャント
５３９　　エッチャント
５４０　　酸素
５４０ａ　　酸素
５４２　　エッチャント
５４２ａ　　コンタクトホール
５４２ｂ　　コンタクトホール
５４２ｃ　　コンタクトホール
５７０　　トランジスタ
６００　　トランジスタ
６０２　　基板
６０４　　導電膜
６０６　　絶縁膜
６０８　　酸化物半導体膜
６０８ａ　　酸化物半導体膜
６０８ｂ　　酸化物半導体膜
６１２ａ　　導電膜
６１２ｂ　　導電膜
６１４　　絶縁膜
６１５　　絶縁膜
６１６　　導電膜
６１７　　導電膜
６１８　　絶縁膜
７００　　半導体装置
７０１　　基板
７０２　　画素部
７０３　　画素
７０４　　ソースドライバ
７０５　　基板
７０６　　ゲートドライバ
７０６ａ　　ゲートドライバ
７０６ｂ　　ゲートドライバ
７０８　　ＦＰＣ端子部
７１０　　配線
７１１　　配線部
７１２　　シール材
７１６　　ＦＰＣ
７１７　　走査線
７１７ａ　　走査線
７１７ｂ　　走査線
７１８　　配線
７１９　　コンタクトホール
７１９ａ　　コンタクトホール
７１９ｂ　　コンタクトホール
７１９ｃ　　コンタクトホール
７２０　　信号線
７２１　　領域
７２２　　領域
７３０　　領域
７３４　　絶縁膜
７３６　　着色層
７３８　　遮光膜
７４４　　突起
７５０　　トランジスタ
７５２　　トランジスタ
７６０　　接続電極
７６４　　絶縁膜
７６６　　絶縁膜
７６８　　絶縁膜
７７０　　平坦化絶縁膜
７７２　　導電膜
７７４　　導電膜
７７５　　液晶素子
７７６　　液晶層
７７８　　構造体
７８０　　異方性導電膜
７９０　　容量素子
１０００　　セル
１００１　　配線
１００２　　配線
１００３　　配線
１００４　　配線
１００５　　配線
１００６　　配線
１０１０　　セルアレイ
１０１１　　配線
１０１２　　配線
１０１４　　配線
１０１５　　配線
１０１６　　配線
１０１７　　配線
１１００　　セル
１２００　　トランジスタ
１４００　　容量素子
５０００　　筐体
５００１　　表示部
５００２　　表示部
５００３　　スピーカ
５００４　　ＬＥＤランプ
５００５　　操作キー
５００６　　接続端子
５００７　　センサ
５００８　　マイクロフォン
５００９　　スイッチ
５０１０　　赤外線ポート
５０１１　　記録媒体読込部
５０１２　　支持部
５０１３　　イヤホン
５０１４　　アンテナ
５０１５　　シャッターボタン
５０１６　　受像部
５０１７　　充電器
８０００　　表示モジュール
８００１　　上部カバー
８００２　　下部カバー
８００３　　ＦＰＣ
８００４　　タッチパネル
８００５　　ＦＰＣ
８００６　　表示パネル
８００７　　バックライト
８００８　　光源
８００９　　フレーム
８０１０　　プリント基板
８０１１　　バッテリ

Claims (9)

  1. 　第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、セルアレイと、を有し、
    　前記セルアレイは、トランジスタと、保持容量と、を含むセルを複数有し、
    　前記トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有し、
    　前記酸化物半導体膜は、前記第１の絶縁膜を介して前記第２の配線と重なる領域と、前記第２の絶縁膜を介して前記第３の配線と重なる領域と、を有し、
    　前記第１の配線は、前記第１の駆動回路に電気的に接続され、
    　前記第２の配線は、前記第２の駆動回路に電気的に接続され、
    　前記トランジスタは、前記第２の配線の上方に配置され、
    　前記第２の配線は、前記トランジスタと重なる領域に、前記トランジスタの第１のゲート電極として機能する領域を有し、
    　前記第３の配線は、前記トランジスタの上方に配置され、
    　前記第３の配線は、前記トランジスタと重なる領域に、前記トランジスタの第２のゲート電極として機能する領域を有し、
    　前記第３の配線は、前記第２の配線と重なる領域を有し、
    　前記第２の配線が、前記セルアレイ以外の領域で前記第３の配線と電気的に接続されることを特徴とする半導体装置。
  2. 　前記第２の配線および前記第３の配線は、前記セルのうち少なくとも１つにおいて電気的に接続されることを特徴とする、
    　請求項１に記載の半導体装置。
  3. 　第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、第３の駆動回路と、セルアレイと、を有し、
    　前記第２の駆動回路と前記第３の駆動回路の間に前記セルアレイが配置され、
    　前記セルアレイは、トランジスタと、保持容量と、を含むセルを複数有し、
    　前記トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有し、
    　前記酸化物半導体膜は、前記第１の絶縁膜を介して前記第２の配線と重なる領域と、前記第２の絶縁膜を介して前記第３の配線と重なる領域と、を有し、
    　前記第１の配線は、前記第１の駆動回路に電気的に接続され、
    　前記第２の配線は、前記第２の駆動回路または前記第３の駆動回路に電気的に接続され、
    　前記トランジスタは、前記第２の配線の上方に配置され、
    　前記第２の配線は、前記トランジスタと重なる領域に、前記トランジスタの第１のゲート電極として機能する領域を有し、
    　前記第３の配線は、前記トランジスタの上方に配置され、
    　前記第３の配線は、前記トランジスタと重なる領域に、前記トランジスタの第２のゲート電極として機能する領域を有し、
    　前記第３の配線は、前記第２の配線と重なる領域を有し、
    　前記第２の配線が、前記セルアレイ以外の領域で前記第３の配線と電気的に接続されることを特徴とする半導体装置。
  4. 　前記セルアレイと前記第２の駆動回路の間の領域において、前記第２の配線と前記第３の配線とが電気的に接続される、
    　請求項１又は請求項３に記載の半導体装置。
  5. 　前記第２の配線と前記第３の配線との接続部における、前記第２の配線の幅は、前記セルと重なる領域における前記第２の配線の幅よりも広いことを特徴とする、
    　請求項１又は請求項３に記載の半導体装置。
  6. 　前記第３の配線の電気抵抗は、前記第２の配線の電気抵抗以下であることを特徴とする、
    　請求項１又は請求項３に記載の半導体装置。
  7. 　前記第３の配線は、銅元素を有することを特徴とする、
    　請求項１又は請求項３に記載の半導体装置。
  8. 　前記セルは画素であり、前記セルアレイは画素部であることを特徴とする、
    　請求項１又は請求項３に記載の半導体装置。
  9. 　請求項１又は請求項３に記載の半導体装置を有する電子機器。
PCT/IB2016/052033 2015-04-20 2016-04-11 半導体装置および電子機器 WO2016170443A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020177032558A KR102462475B1 (ko) 2015-04-20 2016-04-11 반도체 장치 및 전자 기기
US15/563,663 US10591791B2 (en) 2015-04-20 2016-04-11 Semiconductor device and electronic device
KR1020227037954A KR20220151034A (ko) 2015-04-20 2016-04-11 반도체 장치 및 전자 기기
JP2017513382A JP6723225B2 (ja) 2015-04-20 2016-04-11 半導体装置および電子機器
CN201680023158.8A CN107534057B (zh) 2015-04-20 2016-04-11 半导体装置及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015085794 2015-04-20
JP2015-085794 2015-04-20

Publications (1)

Publication Number Publication Date
WO2016170443A1 true WO2016170443A1 (ja) 2016-10-27

Family

ID=57143183

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2016/052033 WO2016170443A1 (ja) 2015-04-20 2016-04-11 半導体装置および電子機器

Country Status (5)

Country Link
US (1) US10591791B2 (ja)
JP (1) JP6723225B2 (ja)
KR (2) KR102462475B1 (ja)
CN (2) CN107534057B (ja)
WO (1) WO2016170443A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024725B2 (en) * 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
US20210367078A1 (en) * 2018-03-06 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI740516B (zh) 2020-05-28 2021-09-21 元太科技工業股份有限公司 顯示面板
CN112925142A (zh) * 2021-03-16 2021-06-08 京东方科技集团股份有限公司 一种基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058075A (ja) * 2001-08-08 2003-02-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2008020530A (ja) * 2006-07-11 2008-01-31 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2011029635A (ja) * 2009-07-03 2011-02-10 Semiconductor Energy Lab Co Ltd トランジスタを有する表示装置の作製方法
US20150084045A1 (en) * 2013-09-25 2015-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150097181A1 (en) * 2013-10-04 2015-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN103426935A (zh) * 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
CN104321691B (zh) * 2012-05-23 2016-10-26 夏普株式会社 液晶驱动方法和液晶显示装置
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI581404B (zh) * 2012-08-10 2017-05-01 半導體能源研究所股份有限公司 半導體裝置以及該半導體裝置的驅動方法
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
KR101978789B1 (ko) * 2012-12-24 2019-05-15 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조 방법
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6570817B2 (ja) * 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058075A (ja) * 2001-08-08 2003-02-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2008020530A (ja) * 2006-07-11 2008-01-31 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2011029635A (ja) * 2009-07-03 2011-02-10 Semiconductor Energy Lab Co Ltd トランジスタを有する表示装置の作製方法
US20150084045A1 (en) * 2013-09-25 2015-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150097181A1 (en) * 2013-10-04 2015-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR102462475B1 (ko) 2022-11-01
US20180095336A1 (en) 2018-04-05
JP6723225B2 (ja) 2020-07-15
CN107534057A (zh) 2018-01-02
CN113314545A (zh) 2021-08-27
CN107534057B (zh) 2021-04-30
JPWO2016170443A1 (ja) 2018-03-29
KR20170137822A (ko) 2017-12-13
KR20220151034A (ko) 2022-11-11
US10591791B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
US11092856B2 (en) Display device
JP7209774B2 (ja) 半導体装置の作製方法
JP6555953B2 (ja) 半導体装置の作製方法
JP6570864B2 (ja) 半導体装置
JP6562666B2 (ja) トランジスタの作製方法
JP2016006867A (ja) 半導体装置、該半導体装置を有する表示装置
JP6723225B2 (ja) 半導体装置および電子機器
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
WO2016181261A1 (ja) 表示装置、表示モジュール、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16782712

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15563663

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2017513382

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20177032558

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16782712

Country of ref document: EP

Kind code of ref document: A1