CN107534057A - 半导体装置及电子设备 - Google Patents

半导体装置及电子设备 Download PDF

Info

Publication number
CN107534057A
CN107534057A CN201680023158.8A CN201680023158A CN107534057A CN 107534057 A CN107534057 A CN 107534057A CN 201680023158 A CN201680023158 A CN 201680023158A CN 107534057 A CN107534057 A CN 107534057A
Authority
CN
China
Prior art keywords
film
transistor
wiring
oxide semiconductor
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680023158.8A
Other languages
English (en)
Other versions
CN107534057B (zh
Inventor
福留贵浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202110383436.3A priority Critical patent/CN113314545A/zh
Publication of CN107534057A publication Critical patent/CN107534057A/zh
Application granted granted Critical
Publication of CN107534057B publication Critical patent/CN107534057B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Abstract

本发明的一个方式的目的之一是提供一种开口率得到提高的半导体装置。此外,提供一种能够减少功耗的半导体装置。本发明的一个方式是一种半导体装置,包括:第一布线、第二布线、第三布线、第一驱动电路、第二驱动电路以及单元阵列,其中,单元阵列包括包含晶体管和存储电容器的多个单元。第一布线电连接于第一驱动电路,第二布线电连接于第二驱动电路,晶体管配置在第二布线的上方,第二布线在与晶体管重叠的区域中包括用作晶体管的第一栅电极的区域,第三布线配置在晶体管的上方并包括与第二布线重叠的区域,并且,第二布线在单元阵列的外侧的区域中与第三布线电连接。

Description

半导体装置及电子设备
技术领域
本发明的一个方式涉及一种半导体装置。注意,本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。或者,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此,更具体而言,作为本说明书所公开的本发明的一个方式的技术领域的例子,可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置及这些装置的驱动方法或这些装置的制造方法。
背景技术
近年来,液晶显示器(LCD)等平板显示器广泛地得到普及。在平板显示器等显示装置中,行方向及列方向配置的像素内设置有作为开关元件的晶体管、与该晶体管电连接的液晶元件以及与该液晶元件并联连接的电容元件。
作为构成该晶体管的半导体膜的半导体材料,通常使用非晶硅或多晶硅等硅半导体。
另外,呈现半导体特性的金属氧化物(以下也称为氧化物半导体)也是能够用作晶体管的半导体膜的半导体材料。例如,已公开有一种使用氧化锌或In-Ga-Zn类氧化物半导体制造晶体管的技术(参照专利文献1及专利文献2)。氧化物半导体除了显示装置以外还用于存储器或CPU等各种器件(参照专利文献3)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-63141号公报
[专利文献2]日本专利申请公开第2014-199402号公报
[专利文献3]日本专利申请公开第2012-257187号公报
发明内容
本发明的一个方式的目的之一是提供一种包括开口率高的像素部的显示装置。此外,本发明的一个方式的目的之一是提供一种高清晰的显示装置。此外,本发明的一个方式的目的之一是提供一种集成度高的半导体装置。此外,本发明的一个方式的目的之一是提供一种功耗小的半导体装置。此外,本发明的一个方式的目的之一是提供一种包括通态电流高的晶体管的半导体装置。此外,本发明的一个方式的目的之一是提供一种进行高速工作的半导体装置。
此外,本发明的一个方式的目的之一是提供一种新颖的半导体装置。此外,本发明的一个方式的目的之一是提供一种包括该半导体装置的模块。此外,本发明的一个方式的目的之一是提供一种包括该半导体装置或该模块的电子设备。此外,本发明的一个方式的目的之一是提供一种该半导体装置的制造方法。
注意,这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外,说明书、附图以及权利要求书等的记载中显然存在上述目的以外的目的,可以从说明书、附图以及权利要求书等的记载中获得上述目的以外的目的。
本发明的一个方式是一种半导体装置,该半导体装置包括第一布线、第二布线、第三布线、第一驱动电路、第二驱动电路以及单元阵列。单元阵列包括包含晶体管和存储电容器的多个单元。晶体管包括第一绝缘膜、氧化物半导体膜及第二绝缘膜。氧化物半导体膜包括隔着第一绝缘膜重叠于第二布线的区域和隔着第二绝缘膜重叠于第三布线的区域。第一布线电连接于第一驱动电路,第二布线电连接于第二驱动电路。晶体管配置在第二布线的上方,第二布线在与晶体管重叠的区域中包括用作晶体管的第一栅电极的区域。另外,第三布线配置在晶体管的上方并在与晶体管重叠的区域中包括用作晶体管的第二栅电极的区域。再者,第三布线包括与第二布线重叠的区域,在单元阵列的外侧的区域中第二布线与第三布线电连接。
第二布线与第三布线也可以在至少一个单元中电连接。
本发明的一个方式是一种半导体装置,该半导体装置包括第一布线、第二布线、第三布线、第一驱动电路、第二驱动电路、第三驱动电路以及单元阵列。在第二驱动电路与第三驱动电路之间配置有单元阵列。单元阵列包括包含晶体管和存储电容器的多个单元。晶体管包括第一绝缘膜、氧化物半导体膜及第二绝缘膜。氧化物半导体膜包括隔着第一绝缘膜重叠于第二布线的区域和隔着第二绝缘膜重叠于第四布线的区域。第一布线电连接于第一驱动电路,第二布线电连接于第二驱动电路或第三驱动电路。晶体管配置在第二布线的上方,第二布线在与晶体管重叠的区域中包括用作晶体管的第一栅电极的区域。另外,第三布线配置在晶体管的上方并在与晶体管重叠的区域中包括用作晶体管的第二栅电极的区域。再者,第三布线包括与第二布线重叠的区域,在单元阵列的外侧的区域中第二布线与第三布线电连接。
第二布线与第三布线也可以在单元阵列与第二驱动电路之间的区域中电连接。
第二布线与第三布线之间的连接部中的第二布线的宽度也可以比与单元重叠的区域中的第二布线的宽度大。
第三布线的电阻也可以为第二布线的电阻以下。
第三布线也可以包含铜。
另外,单元也可以为像素,单元阵列也可以为像素部。
本发明的一个方式是一种包括上述半导体装置的电子设备。
根据本发明的一个方式,可以提供一种包括开口率高的像素部的显示装置。此外,可以提供一种高清晰的显示装置。此外,可以提供一种集成度高的半导体装置。此外,可以提供一种功耗小的半导体装置。此外,可以提供一种包括通态电流高的晶体管的半导体装置。此外,可以提供一种进行高速工作的半导体装置。
此外,可以提供一种新颖的半导体装置。此外,可以提供一种包括该半导体装置的模块。此外,可以提供一种包括该半导体装置或该模块的电子设备。此外,可以提供一种该半导体装置的制造方法。
此外,本发明的一个方式并不需要具有所有上述效果。上述效果以外的效果从说明书、附图、权利要求书等的记载中是显而易见的,且可以从所述记载中抽取上述效果以外的效果。
附图说明
图1是示出显示装置的一个方式的俯视图;
图2是示出显示装置的一个方式的俯视图;
图3是示出显示装置的一个方式的俯视图;
图4是示出半导体装置的一个方式的俯视图及截面图;
图5是示出半导体装置的一个方式的俯视图及截面图;
图6是示出半导体装置的一个方式的俯视图及截面图;
图7是示出半导体装置的一个方式的俯视图及截面图;
图8是示出半导体装置的一个方式的俯视图及截面图;
图9是说明能带结构的图;
图10是说明利用XRD的CAAC-OS及单晶氧化物半导体的结构分析的图以及示出CAAC-OS的选区电子衍射图案的图;
图11是CAAC-OS的截面TEM图像、平面TEM图像及其分析图像;
图12是示出nc-OS的电子衍射图案的图及nc-OS的截面TEM图像;
图13是a-like OS的截面TEM图像;
图14是示出因电子照射导致的In-Ga-Zn氧化物的结晶部的变化的图;
图15是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图16是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图17是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图18是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图19是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图20是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图21是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图22是示出半导体装置的一个方式的截面图;
图23是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图24是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图25是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图26是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图27是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图28是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图29是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图30是示出半导体装置的制造工序的一个例子的俯视图及截面图;
图31是示出显示装置的一个方式的截面图;
图32是示出存储装置的一个方式的电路图;
图33是示出存储装置的一个方式的电路图;
图34是示出存储装置的一个方式的截面图;
图35是示出存储装置的一个方式的截面图;
图36是示出存储装置的一个方式的截面图;
图37是说明显示模块的图;
图38是说明电子设备的图。
具体实施方式
下面,将参照附图说明本发明的实施方式。但是,本发明不局限于以下说明。所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意,当参照附图说明本发明的结构时,在不同的附图中也共同使用相同的附图标记来表示相同的构成要素。
在附图中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不一定限定于上述尺寸。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。
本说明书所使用的第一、第二、第三至第n(n为自然数)等词是为了避免构成要素的混同而附上的,而不是为了在数目方面上进行限定而附上的。
在本说明书中,为方便起见,使用了“上”、“下”等表示配置的词句,以参照附图说明构成要素的位置关系。另外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于本说明书中所说明的词句,可以根据情况适当地更换。
在本说明书等中,晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域,并且电流能够流过漏极、沟道区域以及源极。注意,在本说明书等中,沟道区域是指电流主要流过的区域。
在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下,源极及漏极的功能有时相互调换。因此,在本说明书等中,源极和漏极可以相互调换。
在本说明书等中,“电连接”包括通过“具有某种电作用的元件”连接的情况。在此,“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受,就对其没有特别的限制。例如,“具有某种电作用的元件”不仅包括电极和布线,而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
根据情形或状况,可以互相调换“膜”和“层”的词句。例如,有时可以将“导电层”换称为“导电膜”。此外,有时可以将“绝缘膜”换称为“绝缘层”。
在本说明书等中,可以将氧化物导电膜换称为载流子密度高且低电阻的氧化物半导体膜、具有导电性的氧化物半导体膜或导电性高的氧化物半导体膜等。
在本说明书中,像素部是指包括扫描线、信号线、用作选择开关的晶体管、存储电容器、像素电极及对置电极且用来对RGB的图像进行光学调制的区域。
另外,根据情形或状况,可以互相调换“像素”和“像素部”的词句。
此外,在本说明书中,根据情形或状况,可以互相调换“像素”和“单元”的词句。此外,根据情形或状况,可以互相调换“像素部”和“单元阵列”的词句。
实施方式1
在本实施方式中,下面参照图1至图3对包括晶体管的半导体装置的一个例子进行说明。
图1A是示出半导体装置的一个例子的俯视图。图1A所示的半导体装置700包括第一衬底701、像素部702、源极驱动器704、第二衬底705、栅极驱动器706、FPC端子部708(FPC:Flexible Printed Circuit)、布线710、密封剂712、FPC716、扫描线717、布线718、接触孔719及信号线720。
在第一衬底701上设置有像素部702、源极驱动器704、栅极驱动器706、FPC端子部708、布线710、FPC716、扫描线717及信号线720。另外,第二衬底705以与第一衬底701相对的方式设置。注意,虽然在图1A中未图示,但是在第一衬底701与第二衬底705之间设置有显示元件。此外,由密封剂712密封第一衬底701及第二衬底705。也就是说,像素部702、源极驱动器704及栅极驱动器706由第一衬底701、密封剂712及第二衬底705密封。
像素部702包括配置为p行q列(p及q为2以上的整数)的矩阵状的多个像素703,虽然未图示,但是在扫描线717上配置有用作像素703的选择开关的晶体管。此外,布线718以与扫描线717重叠的方式设置。
FPC端子部708与像素部702、源极驱动器704及栅极驱动器706电连接。另外,FPC端子部708连接于FPC716,并且通过FPC716对像素部702、源极驱动器704及栅极驱动器706供应各种信号等。另外,像素部702、源极驱动器704、栅极驱动器706以及FPC端子部708各与布线710连接。由FPC716供应的各种信号等通过布线710供应到像素部702、源极驱动器704、栅极驱动器706以及FPC端子部708。
扫描线717连接于栅极驱动器706,信号线720连接于源极驱动器704。
扫描线717与布线718通过设置在像素部702之外的区域中的接触孔719电连接。由此,不需要设置用来使扫描线717和布线718电连接于像素703的接触孔,而可以提高像素部702的开口率。
注意,虽然接触孔719设置在像素部702与布线710之间的区域722中,但是不局限于此。例如,也可以在像素部702与栅极驱动器706之间的区域721中设置接触孔719。
图1B示出图1A所示的区域730的放大图。另外,图1C示出接触孔719的位置与图1A、图1B不同的情况下的区域730的放大图。在图1B中,像素703与接触孔719离开,但是也可以如图1C所示那样像素703与接触孔719接触。
扫描线717被用作晶体管的第一栅电极,该晶体管设置在像素703中并具有选择开关的功能,布线718被用作第二栅电极。关于详细内容将在实施方式2中进行说明,通过形成第二栅电极,晶体管的电流驱动能力得到提高,从而可以得到高的通态电流(on-statecurrent)特性。此外,由于可以增加通态电流,所以可以使晶体管微型化。
扫描线717及布线718可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
此外,扫描线717及布线718可以具有单层结构或两层以上的叠层结构。例如,可以举出:包含硅的铝膜的单层结构;在铝膜上层叠钛膜的两层结构;在氮化钛膜上层叠钛膜的两层结构;在氮化钛膜上层叠钨膜的两层结构;在氮化钽膜或氮化钨膜上层叠钨膜的两层结构;以及依次层叠钛膜、铝膜及钛膜的三层结构;等。另外,还可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种而形成的合金膜或氮化膜。
另外,也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜,可以减小布线电阻。
另外,也可以使用铟锡氧化物、铟钨氧化物、铟锌钨氧化物、铟钛氧化物、铟锡钛氧化物、铟锌氧化物、铟锡硅氧化物等透光导电材料。尤其是,可以使用铟钨氧化物、铟锌钨氧化物、铟钛氧化物、铟锡钛氧化物、铟锡氧化物(ITO)、铟锌氧化物、铟锡硅氧化物(ITSO)等透光导电材料。
再者,也可以使用低电阻化了的氧化物半导体膜。作为氧化物半导体膜,可以使用氧化锌或In-Ga-Zn类氧化物半导体膜。此外,可以使用与将在实施方式2中进行说明的氧化物半导体膜相同的材料。作为低电阻化的方法,可以举出以接触于氧化物半导体膜的方式形成包含多量的氢的绝缘膜的方法等。由于氧化物半导体膜可以被用作透明电极,所以在将氧化物半导体膜用于布线718时开口率不下降。
另外,扫描线717及布线718既可以使用相同的材料形成,又可以使用不同的材料形成。然而,因为在扫描线717与布线718的电阻不同时发生信号延迟,所以优选调节扫描线717及布线718的宽度等而使它们的电阻相等。此外,也可以使布线718的电阻低于扫描线717。
另外,如图2A所示,通过设置用来电连接扫描线717与布线718的多个接触孔719,可以减小信号延迟。例如,可以设置接触孔719a和接触孔719b,即在区域721中可以设置接触孔719a,在区域722中可以设置接触孔719b。
再者,在像素部702中,除了接触孔719a和接触孔719b之外还可以设置接触孔。图2B是如下情况下的半导体装置700的俯视图:除了接触孔719a及接触孔719b之外,在像素部702的像素703[2,n]中设置接触孔719c。接触孔719c只要设置在扫描线717与布线718重叠的位置,则可以设置在任意位置。注意,在本说明书中,例如将第m行(m为p以下的自然数)、第n列(n为q以下的自然数)的像素703记载为像素703[m,n]。
另外,除了接触孔719a及接触孔719b之外,还可以在每多个像素中设置接触孔。例如,也可以在任意m行的像素703[m,n]中设置接触孔。例如,也可以在所有奇数行的像素703[(1、3、5等奇数),n]或所有偶数行的像素703[(2、4、6等偶数),n]中设置接触孔。再者,例如,也可以在所有3的倍数的行的像素703[(3、6、9等3的倍数),n]中设置接触孔。再者,例如,也可以在所有4的倍数的行的像素703[(4、8、12等4的倍数),n]中设置接触孔。再者,例如,既可以在所有x的倍数(x为p以下的自然数)的行的像素703[(x、2x、3x等x的倍数),n]中设置接触孔,又可以在所有“x的倍数+y”(x为p以下的自然数,y为x以下的自然数)的行的像素703[(x+y、2x+y、3x+y等),n]中设置接触孔。
另外,也可以组合上述接触孔的形成位置。例如,也可以在所有3的倍数的行和4的倍数的行的像素703[(3、4、6、8、9、12等3的倍数或4的倍数),n]中设置接触孔。
因为接触孔间的距离越短,信号延迟越小,所以通过在像素部702中除了接触孔719a和接触孔719b之外还设置接触孔,可以与在像素部702中不设置接触孔的情况相比减小扫描线717和布线718的信号延迟。由于接触孔的数量越多,接触孔间的距离越短,所以可以减小信号延迟。注意,虽然各接触孔间的距离优选尽可能相等,但是也可以不同。
在本发明的一个方式中,因为不将用来电连接扫描线717与布线718的接触孔设置在所有的像素703中,所以在像素部702中设置接触孔也可以与在所有像素703中设置接触孔的情况相比提高像素部702的开口率。
另外,如图3所示,也可以在半导体装置700中设置多个栅极驱动器。例如,设置栅极驱动器706a和栅极驱动器706b,例如通过将与奇数行的像素703[(1、3、5等奇数),n]连接的扫描线717a连接于栅极驱动器706a并将与偶数行的像素703[(2、4、6等偶数),n]连接的扫描线717b连接于栅极驱动器706b,可以扩大接触孔719的面积。注意,与图2同样,也可以设置多个接触孔719。
此外,在图3中,接触孔719周边的扫描线717及布线718的宽度大于接触孔719的周边以外的部分的宽度。另一方面,通过只有使扫描线717的接触孔719周边的宽度变大,也可以使接触孔719周边的布线718的宽度与接触孔719周边以外的布线718的宽度相等。
另外,作为半导体装置700,虽然示出将源极驱动器704及栅极驱动器706形成在与像素部702相同的第一衬底701上的例子,但是并不局限于该结构。例如,可以只将栅极驱动器706形成在第一衬底701上。或者,可以只将源极驱动器704形成在第一衬底701上。此时,也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例如,由单晶半导体膜、多晶半导体膜形成的驱动电路衬底)安装于第一衬底701的结构。另外,对另行形成的驱动电路衬底的连接方法没有特别的限制,而可以采用COG(Chip On Glass:玻璃覆晶封装)方法、引线键合方法等。
另外,半导体装置700所包括的像素部702、源极驱动器704及栅极驱动器706包括多个晶体管,该晶体管可以适用作为本发明的一个方式的半导体装置的晶体管。
另外,半导体装置700可以采用各种方式或具有各种显示元件。作为显示元件,例如可以举出液晶元件、包括LED(白色LED、红色LED、绿色LED、蓝色LED等)等的EL(电致发光)元件(包含有机和无机材料的EL元件、有机EL元件或无机EL元件)、晶体管(根据电流而发光的晶体管)、电子发射元件、电泳元件、诸如光栅光阀(GLV)、数字微镜设备(DMD)、数字微快门(DMS)元件、MIRASOL(注册商标)显示器、干涉调制(IMOD)元件、压电陶瓷显示器等的使用微电子机械系统(MEMS)的显示元件、电润湿(electrowetting)元件等。除此之外,还可以包括对比度、亮度、反射率、透射率等因电或磁作用而变化的显示介质。另外,也可以作为显示元件使用量子点。作为使用液晶元件的显示装置的例子,有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用EL元件的显示装置的一个例子,有EL显示器等。作为使用电子发射元件的显示装置的例子,有场致发射显示器(FED)或SED方式平面型显示器(SED:Surface-conductionElectron-emitter Display:表面传导电子发射显示器)等。作为使用量子点的显示装置的一个例子,有量子点显示器等。作为使用电子墨水或电泳元件的显示装置的一个例子,有电子纸等。注意,当实现半透射型液晶显示器或反射型液晶显示器时,使像素电极的一部分或全部具有作为反射电极的功能即可。例如,使像素电极的一部分或全部包含铝、银等即可。并且,此时也可以将SRAM等存储电路设置在反射电极下方。由此,可以进一步降低功耗。
作为半导体装置700的显示方式,可以采用逐行扫描方式或隔行扫描方式等。另外,作为当进行彩色显示时在像素中控制的颜色要素,不局限于RGB(R表示红色,G表示绿色,B表示蓝色)这三种颜色。例如,可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者,如PenTile排列,也可以由RGB中的两个颜色构成一个颜色要素,并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外,各个颜色要素的点的显示区域的大小可以不同。但是,所公开的发明不局限于彩色显示的显示装置,而也可以应用于黑白显示的显示装置。
另外,为了将白色光(W)用于背光(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示,也可以使用着色层(也称为滤光片)。作为着色层,例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层,可以与不使用着色层的情况相比进一步提高颜色再现性。此时,也可以通过设置包括着色层的区域和不包括着色层的区域,将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域,在显示明亮的图像时,有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是,在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时,也可以从具有各发光颜色的元件发射R、G、B、Y、白色(W)。通过使用自发光元件,有时与使用着色层的情况相比进一步减少功耗。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式2
在本实施方式中,参照图4至图30说明本发明的一个方式的半导体装置以及半导体装置的制造方法。
<半导体装置的结构实例>
图4A是作为本发明的一个方式的半导体装置的晶体管500的俯视图,图4B相当于沿着图4A所示的点划线X1-X2的切断面的截面图,图4C相当于沿着图4A所示的点划线Y1-Y2的切断面的截面图。
另外,在图4A中,为了方便起见,省略晶体管500的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)。此外,有时将点划线X1-X2方向称为沟道长度方向,将点划线Y1-Y2方向称为沟道宽度方向。注意,有时在后面的晶体管的俯视图中也与图4A同样地省略构成要素的一部分。
晶体管500包括衬底502、导电膜504、绝缘膜506、绝缘膜507、氧化物半导体膜508、导电膜512a、导电膜512b、绝缘膜514、绝缘膜516、绝缘膜518、导电膜520a及导电膜520b。此外,氧化物半导体膜508包括导电膜504一侧的氧化物半导体膜508a以及氧化物半导体膜508a上的氧化物半导体膜508b。
导电膜504配置在衬底502上,绝缘膜506配置在衬底502及导电膜504上,绝缘膜507配置在绝缘膜506上,氧化物半导体膜508配置在绝缘膜507上,导电膜512a配置在绝缘膜507及氧化物半导体膜508上,导电膜512b配置在绝缘膜507及氧化物半导体膜508上,绝缘膜514配置在氧化物半导体膜508、导电膜512a及导电膜512b上,绝缘膜516配置在绝缘膜514上,绝缘膜518配置在绝缘膜516上,导电膜520b配置在绝缘膜518上。此外,通过设置在绝缘膜514、绝缘膜516及绝缘膜518中并到达导电膜512b的接触孔542c,导电膜520a配置在导电膜512b及绝缘膜518上。
氧化物半导体膜508与导电膜512a及导电膜512b电连接。另外,导电膜520a与导电膜512b电连接。
导电膜504具有第一栅电极的功能,导电膜520b具有第二栅电极(也称为背栅电极)的功能。另外,导电膜512a具有源电极和漏电极中的一个的功能,导电膜512b具有源电极和漏电极中的另一个的功能。另外,导电膜520a例如具有用于显示装置的像素电极的功能。
此外,如实施方式1所示,导电膜504是图1至图3所示的扫描线717的一部分,导电膜520b是图1至图3所示的布线718的一部分。
在此,作为比较例子,图5示出对各像素进行接触孔的开口以电连接第一栅电极与第二栅电极的晶体管570。
在晶体管500中,通过在像素部之外的区域中电连接导电膜504与导电膜520b,使导电膜504与导电膜520b的电位相等。另一方面,在晶体管570中,由接触孔542a及接触孔542b电连接导电膜504与导电膜520b,因此使导电膜504与导电膜520b的电位相等。由于只有晶体管500不包括接触孔542a及接触孔542b,所以晶体管500的开口率高于晶体管570的开口率。
另外,晶体管500及晶体管570所包括的氧化物半导体膜508位于与导电膜504及导电膜520b相对的位置,夹在两个用作栅电极的导电膜之间。导电膜520b的沟道长度方向的长度及沟道宽度方向的长度都大于氧化物半导体膜508的沟道长度方向的长度及沟道宽度方向的长度,导电膜520b隔着绝缘膜514、绝缘膜516及绝缘膜518覆盖整个氧化物半导体膜508。
通过采用上述结构,利用导电膜504及导电膜520b的电场电围绕晶体管500及晶体管570所包括的氧化物半导体膜508。如晶体管500及晶体管570所示,可以将利用第一栅电极及第二栅电极的电场电围绕形成有沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(s-channel:围绕沟道)结构。
因为晶体管500及晶体管570具有s-channel结构,所以可以使用导电膜504对氧化物半导体膜508有效地施加用来引起沟道的电场,由此,如实施方式1所示,与不包括导电膜520b的情况相比晶体管500及晶体管570的电流驱动能力得到提高,从而可以得到高的通态电流特性。此外,由于可以增加通态电流,所以可以使晶体管500及晶体管570微型化。
图6示出作为本实施方式的变形例子的晶体管600。晶体管600包括衬底602、导电膜604、绝缘膜606、氧化物半导体膜608、导电膜612a、导电膜612b、绝缘膜614、导电膜616及绝缘膜618。此外,氧化物半导体膜608包括导电膜604一侧的氧化物半导体膜608a以及氧化物半导体膜608a上的氧化物半导体膜608b。
导电膜604配置在衬底602上,绝缘膜606配置在衬底602及导电膜604上,氧化物半导体膜608配置在绝缘膜606上,导电膜612a配置在绝缘膜606及氧化物半导体膜608上,导电膜612b配置在绝缘膜606及氧化物半导体膜608上,绝缘膜614配置在氧化物半导体膜608、导电膜612a及导电膜612b上,导电膜616配置在绝缘膜614上,绝缘膜618配置在绝缘膜606、导电膜612a及导电膜612b上。此外,氧化物半导体膜608与导电膜612a及导电膜612b电连接,导电膜612a具有源电极和漏电极中的一个的功能,导电膜612b具有源电极和漏电极中的另一个的功能。
晶体管600具有在用作第一栅电极的导电膜616的下方形成有用作第二栅电极(也称为背栅电极)的导电膜604的顶栅结构。
氧化物半导体膜608位于与导电膜616及导电膜604相对的位置,夹在导电膜616与导电膜604之间。也就是说,晶体管600具有上述s-channel结构。因此,可以得到高的通态电流特性。
此外,导电膜616是图1至图3所示的扫描线717的一部分,导电膜604是图1至图3所示的布线718的一部分。也就是说,在扫描线717的下方形成有布线718。
晶体管600也可以具有图7所示的结构。该结构是不具有导电膜616与导电膜612a及导电膜612b重叠的区域的自对准结构。自对准结构的晶体管由于用作源电极或漏电极的导电膜与用作第一栅电极的导电膜之间的寄生电容极小,所以适合于高速工作。
另外,晶体管600也可以具有图8所示的结构。在该结构中,绝缘膜614及导电膜616设置在接触孔中,该接触孔设置在绝缘膜618中并到达氧化物半导体膜608b及绝缘膜606。
与上述晶体管的结构相比,在图8所示的晶体管600的结构中,用作源电极或漏电极的导电膜与用作第一栅电极的导电膜重叠的区域少,由此可以使寄生电容小。由此,该晶体管适合于需要高速工作的电路的构成要素。另外,虽然优选该晶体管的顶面如图8B和图8C所示地利用CMP(Chemical Mechanical Polishing:化学机械抛光)法等进行平坦化,但是也可以采用不进行平坦化的结构。
下面,对晶体管500所包括的构成要素进行详细的说明。注意,作为导电膜504及导电膜520b,分别可以使用与实施方式1所示的扫描线717及布线718同样的材料。
<衬底〉
作为衬底502,例如可以使用至少具有能够承受后续的加热处理的耐热性的衬底诸如玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外,还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon OnInsulator:绝缘体上硅)衬底等,并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底502。当作为衬底502使用玻璃衬底时,通过使用第6代、第7代、第8代、第9代、第10代等的大面积衬底,可以制造大型显示装置。通过使用这样的大面积衬底可以降低制造成本,所以是优选的。作为衬底502,也可以使用柔性衬底。
〈用作第一栅极绝缘膜的绝缘膜〉
作为用作晶体管500的第一栅极绝缘膜的绝缘膜506及绝缘膜507,可以分别使用通过等离子体增强化学气相沉积(PECVD:Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成的包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘膜。注意,也可以使用选自上述材料中的单层或三层以上的绝缘膜,而不采用绝缘膜506和绝缘膜507的叠层结构。
绝缘膜506具有抑制氧透过的阻挡膜的功能。例如,当对绝缘膜507、绝缘膜514、绝缘膜516和/或氧化物半导体膜508供应过剩氧时,绝缘膜506能够抑制氧透过。
接触于用作晶体管500的沟道区域的氧化物半导体膜508的绝缘膜507优选为氧化物绝缘膜,更优选包括包含超过化学计量组成的氧的区域(氧过剩区域)。换言之,绝缘膜507是能够释放氧的绝缘膜。
此外,当作为绝缘膜507使用氧化铪时发挥如下效果。氧化铪的相对介电常数比氧化硅或氧氮化硅高。因此,可以使绝缘膜507的厚度比使用氧化硅的情况大,由此,可以减少隧道电流引起的泄漏电流。也就是说,可以实现关态电流(off-state current)小的晶体管。再者,与具有非晶结构的氧化铪相比,具有结晶结构的氧化铪的相对介电常数较高。因此,为了形成关态电流小的晶体管,优选使用包括结晶结构的氧化铪。作为结晶结构的例子,可以举出单斜晶系或立方晶系等。注意,本发明的一个方式不局限于此。
注意,在本实施方式中,作为绝缘膜506形成氮化硅膜,作为绝缘膜507形成氧化硅膜。与氧化硅膜相比,氮化硅膜的相对介电常数较高且为了得到与氧化硅膜相等的静电容量需要的厚度较大,因此,通过使晶体管500的栅极绝缘膜包括氮化硅膜,可以增加绝缘膜的物理厚度。因此,可以通过抑制晶体管500的绝缘耐压的下降并提高绝缘耐压来抑制晶体管500的静电破坏。
〈氧化物半导体膜〉
作为氧化物半导体膜508可以使用上述材料。当氧化物半导体膜508为In-M-Zn氧化物时,用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≥M(In的原子个数为M的原子个数以上)及Zn≥M(Zn的原子个数为M的原子个数以上)。这种溅射靶材的金属元素的原子个数比优选为In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1。另外,当氧化物半导体膜508为In-M-Zn氧化物时,作为溅射靶材优选使用包含多晶的In-M-Zn氧化物的靶材。通过使用包含多晶的In-M-Zn氧化物的靶材,容易形成具有结晶性的氧化物半导体膜508。注意,所形成的氧化物半导体膜508的原子个数比分别包含上述溅射靶材中的金属元素的原子个数比的±40%的范围内的误差。例如,在作为溅射靶材使用原子个数比为In:Ga:Zn=4:2:4.1时,有时所形成的氧化物半导体膜508的原子个数比为In:Ga:Zn=4:2:3附近。
例如,氧化物半导体膜508a可以使用上述In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等溅射靶材形成。氧化物半导体膜508a的原子个数比优选为In:M:Zn=4:α1(1.5≤α1≤2.5)(α1为1.5以上且2.5以下):α2(2.5≤α2≤3.5)(α2为2.5以上且3.5以下)。
此外,氧化物半导体膜508b可以使用上述In:M:Zn=1:1:1、In:M:Zn=1:1:1.2等溅射靶材形成。氧化物半导体膜508b的原子个数比优选为In:M:Zn=1:β1(0.8≤β1≤1.2)(β1为0.8以上且1.2以下):β2(0.8≤β2≤1.2)(β2为0.8以上且1.2以下)。另外,作为用于氧化物半导体膜508b的溅射靶材的金属元素的原子个数比,不一定必须同时满足In≥M(In的原子个数为M的原子个数以上)及Zn≥M(Zn的原子个数为M的原子个数以上),也可以满足In<M和/或Zn<M。具体而言,可以举出In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6等。
氧化物半导体膜508的能隙为2eV以上,优选为2.5eV以上,更优选为3eV以上。如此,通过使用能隙较宽的氧化物半导体,可以降低晶体管500的关态电流。特别是,作为氧化物半导体膜508a使用能隙为2.0eV以上,优选为2.0eV以上且3.0eV以下的氧化物半导体膜,作为氧化物半导体膜508b使用能隙为2.5eV以上且3.5eV以下的氧化物半导体膜。此外,优选氧化物半导体膜508b的能隙大于氧化物半导体膜508a的能隙。
此外,氧化物半导体膜508a及氧化物半导体膜508b的厚度分别为3nm以上且200nm以下,优选分别为3nm以上且100nm以下,更优选分别为3nm以上且50nm以下。
另外,作为氧化物半导体膜508a使用载流子密度低的氧化物半导体膜。例如,氧化物半导体膜508a的载流子密度可以低于8×1011/cm3,优选低于1×1011/cm3,更优选低于1×1010/cm3,且为1×10-9/cm3以上。此外,作为氧化物半导体膜508b使用载流子密度较低的氧化物半导体膜。例如,氧化物半导体膜508b的载流子密度可以为1×1017/cm3以下,优选为1×1015/cm3以下,更优选为1×1013/cm3以下,进一步优选为1×1011/cm3以下。
本发明不局限于上述记载,可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外,优选适当地设定氧化物半导体膜508a及氧化物半导体膜508b的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子个数比、原子间距离、密度等,以得到所需的晶体管的半导体特性。
通过作为氧化物半导体膜508a及氧化物半导体膜508b使用杂质浓度低且缺陷态密度低的氧化物半导体膜,可以制造具有更优良的电特性的晶体管,所以是优选的。这里,将杂质浓度低且缺陷态密度低(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源较少,所以可以降低载流子密度。因此,在该氧化物半导体膜中形成有沟道区域的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低,即便是沟道宽度为1×106μm、沟道长度L为10μm的元件,当源电极与漏电极间的电压(漏电压)在1V至10V的范围时,关态电流也可以为半导体参数分析仪的测定极限以下,即1×10-13A以下。
因此,在上述高纯度本征或实质上高纯度本征的氧化物半导体膜中形成有沟道区域的晶体管可以是电特性变动小且可靠性高的晶体管。此外,被氧化物半导体膜的陷阱能级俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体膜中形成有沟道区域的晶体管的电特性不稳定。作为杂质有氢、氮、碱金属或碱土金属等。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水,与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。当氢进入该氧缺陷时,有时生成作为载流子的电子。另外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含氢的氧化物半导体膜的晶体管容易具有常开启特性。由此,优选尽可能减少氧化物半导体膜508中的氢。具体而言,在氧化物半导体膜508中,利用SIMS(二次离子质谱分析法:Secondary Ion Mass Spectrometry)测得的氢浓度为2×1020atoms/cm3以下,优选为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,更优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,更优选为5×1017atoms/cm3以下,更优选为1×1016atoms/cm3以下。
此外,氧化物半导体膜508a优选包括其氢浓度低于氧化物半导体膜508b的部分。通过使氧化物半导体膜508a包括其氢浓度低于氧化物半导体膜508b的部分,可以提供可靠性高的半导体装置。
此外,当氧化物半导体膜508a包含第14族元素之一的硅或碳时,在氧化物半导体膜508a中氧缺陷增加而导致氧化物半导体膜508a的n型化。因此,氧化物半导体膜508a中的硅或碳的浓度以及与氧化物半导体膜508a之间的界面附近的硅或碳的浓度(利用SIMS分析测得的浓度)为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
另外,在氧化物半导体膜508a中,利用SIMS分析测得的碱金属或碱土金属的浓度为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。当碱金属及碱土金属与氧化物半导体键合时有时生成载流子而使晶体管的关态电流增大。由此,优选降低氧化物半导体膜508a的碱金属或碱土金属的浓度。
当在氧化物半导体膜508a中含有氮时,生成作为载流子的电子,载流子密度增加而导致氧化物半导体膜508a的n型化。其结果是,使用含有氮的氧化物半导体膜的晶体管容易具有常开启特性。因此,优选尽可能地减少氧化物半导体膜中的氮。例如,利用SIMS分析测得的氮浓度优选为5×1018atoms/cm3以下。
氧化物半导体膜508a及氧化物半导体膜508b可以分别具有非单晶结构。非单晶结构例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)、多晶结构、微晶结构或非晶结构。在非单晶结构中,非晶结构的缺陷态密度最高,而CAAC-OS的缺陷态密度最低。
在此,参照图9说明氧化物半导体膜508以及接触于氧化物半导体膜508的绝缘膜的能带结构。
图9是叠层结构的膜厚度方向上的能带结构的一个例子,该叠层结构具有绝缘膜507、氧化物半导体膜508a、氧化物半导体膜508b以及绝缘膜514。在能带结构中,为了容易理解,示出绝缘膜507、氧化物半导体膜508a、氧化物半导体膜508b以及绝缘膜514的导带底能级(Ec)。
在图9所示的能带图中,作为绝缘膜507及绝缘膜514使用氧化硅膜,作为氧化物半导体膜508a使用利用金属元素的原子个数比为In:Ga:Zn=4:2:4.1的金属氧化物靶材形成的氧化物半导体膜,作为氧化物半导体膜508b使用利用金属元素的原子个数比为In:Ga:Zn=1:1:1.2的金属氧化物靶材形成的金属氧化膜。
如图9所示,在氧化物半导体膜508a及氧化物半导体膜508b中,导带底能级平缓地变化。换言之,导带底能级连续地变化或连续接合。为了实现这样的能带结构,使氧化物半导体膜508a与氧化物半导体膜508b的界面处不存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜508a与氧化物半导体膜508b之间形成连续接合,使用具备装载闭锁室的多室成膜装置(溅射装置)以使各膜不暴露于大气中的方式连续地层叠即可。
可知:通过采用图9所示的结构,氧化物半导体膜508a用作阱(well),在使用上述叠层结构的晶体管中,沟道区域形成在氧化物半导体膜508a中。
另外,当不形成氧化物半导体膜508b时,在氧化物半导体膜508a中有可能形成陷阱能级。另一方面,通过采用上述叠层结构,该陷阱能级有可能形成在氧化物半导体膜508b中。因此,可以使陷阱能级远离氧化物半导体膜508a。
另外,有时陷阱能级与用作沟道区域的氧化物半导体膜508a的导带底能级(Ec)相比离真空能级更远,而电子容易积累在陷阱能级中。当电子积累在陷阱能级中时,成为负固定电荷,导致晶体管的阈值电压漂移到正方向。因此,优选采用陷阱能级与氧化物半导体膜508a的导带底能级(Ec)相比更接近于真空能级的结构。通过采用上述结构,电子不容易积累在陷阱能级,所以能够增大晶体管的通态电流,并且还能够提高场效应迁移率。
在图9中,氧化物半导体膜508b的导带底能级与氧化物半导体膜508a相比更接近于真空能级,典型的是,氧化物半导体膜508a的导带底能级与氧化物半导体膜508b的导带底能级之差为0.15eV以上或0.5eV以上,且为2eV以下或1eV以下。换言之,氧化物半导体膜508b的电子亲和势与氧化物半导体膜508a的电子亲和势之差为0.15eV以上或0.5eV以上,且为2eV以下或1eV以下。
通过采用上述结构,氧化物半导体膜508a成为电流的主要路径并被用作沟道区域。由于氧化物半导体膜508b包括形成有沟道区域的氧化物半导体膜508a所包含的金属元素中的一种以上,所以在氧化物半导体膜508a与氧化物半导体膜508b的界面处不容易产生界面散射。由此,由于在该界面中载流子的移动不受到阻碍,因此晶体管的场效应迁移率得到提高。
为了防止氧化物半导体膜508b被用作沟道区域的一部分,氧化物半导体膜508b使用导电率充分低的材料。或者,氧化物半导体膜508b使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜508a且其导带底能级与氧化物半导体膜508a的导带底能级有差异(能带偏移)的材料。此外,为了抑制起因于漏极电压值的阈值电压之间的差异产生,优选使用氧化物半导体膜508b的导带底能级与氧化物半导体膜508a的导带底能级相比更接近于真空能级0.2eV以上,优选为0.5eV以上的材料。
在氧化物半导体膜508b中优选不包含尖晶石型结晶结构。在氧化物半导体膜508b中包含尖晶石型结晶结构时,导电膜512a及导电膜512b的构成元素有时会在该尖晶石型结晶结构与其他区域的界面处扩散到氧化物半导体膜508a中。注意,在氧化物半导体膜508b为后述的CAAC-OS的情况下,阻挡导电膜512a及导电膜512b的构成元素如铜的性质得到提高,所以是优选的。
氧化物半导体膜508b的厚度大于或等于能够抑制导电膜512a及导电膜512b的构成元素扩散到氧化物半导体膜508b的厚度且小于从绝缘膜514向氧化物半导体膜508b的氧的供应被抑制的厚度。例如,当氧化物半导体膜508b的厚度为10nm以上时,能够抑制导电膜512a及导电膜512b的构成元素扩散到氧化物半导体膜508a。另外,当氧化物半导体膜508b的厚度为100nm以下时,能够有效地从绝缘膜514及绝缘膜516向氧化物半导体膜508a供应氧。
〈氧化物半导体的结构〉
下面对氧化物半导体的结构进行说明。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此也包括该角度为-5°以上且5°以下的状态。另外,“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
另外,在本说明书中,六方晶系包括三方晶系和菱方晶系。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-likeoxide semiconductor)及非晶氧化物半导体等。
从其他观点看来,氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体,有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
一般而言,非晶结构具有如下特征:具有各向同性而不具有不均匀结构;处于亚稳态且原子的配置没有被固定化;键角不固定;具有短程有序而不具有长程有序;等。
也就是说,不能将稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外,不能将不具有各向同性(例如,在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面,a-like OS不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上,a-like OS在物性上接近于非晶氧化物半导体。
〈CAAC-OS〉
首先,说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
说明使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS进行分析时的情况。例如,当利用out-of-plane法分析包含分类为空间群R-3m的InGaZnO4结晶的CAAC-OS的结构时,如图10A所示,在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面,由此可确认到在CAAC-OS中结晶具有c轴取向性,并且c轴朝向大致垂直于形成CAAC-OS的膜的面(也称为被形成面)或顶面的方向。注意,除了2θ为31°附近的峰值以外,有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值起因于分类为空间群Fd-3m的结晶结构。因此,优选的是,在CAAC-OS中不出现该峰值。
另一方面,当利用从平行于被形成面的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时,在2θ为56°附近出现峰值。该峰值来源于InGaZnO4结晶的(110)面。并且,即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描),也如图10B所示的那样观察不到明确的峰值。另一方面,当对单晶InGaZnO4将2θ固定为56°附近来进行φ扫描时,如图10C所示,观察到来源于相等于(110)面的结晶面的六个峰值。因此,由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着,说明利用电子衍射分析的CAAC-OS。例如,当对包含InGaZnO4结晶的CAAC-OS在平行于CAAC-OS的被形成面的方向上入射束径为300nm的电子束时,有可能出现图10D所示的衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此,电子衍射也示出CAAC-OS所包含的颗粒具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面,图10E示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。从图10E观察到环状的衍射图案。因此,使用束径为300nm的电子束的电子衍射也示出CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图10E中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外,可以认为图10E中的第二环起因于(110)面等。
另外,在利用透射电子显微镜(TEM:Transmission Electron Microscope)观察所获取的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中,可以观察到多个颗粒。然而,即使在高分辨率TEM图像中,有时也观察不到颗粒与颗粒之间的明确的边界,即晶界(grain boundary)。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。
图11A示出从大致平行于样品面的方向观察所获取的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(Spherical Aberration Corrector)功能得到高分辨率TEM图像。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等观察Cs校正高分辨率TEM图像。
从图11A可确认到其中金属原子排列为层状的颗粒。并且可知一个颗粒的尺寸为1nm以上或者3nm以上。因此,也可以将颗粒称为纳米晶(nc:nanocrystal)。另外,也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals:c轴取向纳米晶)的氧化物半导体。颗粒反映CAAC-OS的被形成面或顶面的凸凹并平行于CAAC-OS的被形成面或顶面。
另外,图11B及图11C示出从大致垂直于样品面的方向观察所获取的CAAC-OS的平面的Cs校正高分辨率TEM图像。图11D及图11E是通过对图11B及图11C进行图像处理得到的图像。下面说明图像处理的方法。首先,通过对图11B进行快速傅里叶变换(FFT:FastFourier Transform)处理,获取FFT图像。接着,以保留所获取的FFT图像中的离原点2.8nm-1至5.0nm-1的范围的方式进行掩模处理。接着,对经过掩模处理的FFT图像进行快速傅立叶逆变换(IFFT:Inverse Fast Fourier Transform)处理而获取经过处理的图像。将所获取的图像称为FFT滤波图像。FFT滤波图像是从Cs校正高分辨率TEM图像中提取出周期分量的图像,其示出晶格排列。
在图11D中,以虚线示出晶格排列被打乱的部分。由虚线围绕的区域是一个颗粒。并且,以虚线示出的部分是颗粒与颗粒的联结部。虚线呈现六角形,由此可知颗粒为六角形。注意,颗粒的形状并不局限于正六角形,不是正六角形的情况较多。
在图11E中,以点线示出晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分,以虚线示出晶格排列的方向变化。在点线附近也无法确认到明确的晶界。当以点线附近的晶格点为中心周围的晶格点相接时,可以形成畸变的六角形、五角形及/或七角形等。即,可知通过使晶格排列畸变,可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变:在a-b面方向上的原子排列的密度低、因金属元素被取代而使原子间的键合距离产生变化等。
如上所示,CAAC-OS具有c轴取向性,其多个颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此,也可以将CAAC-OS称为CAA crystal(c-axis-aligned a-b-plane-anchored crystal)。
CAAC-OS是结晶性高的氧化物半导体。因为氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低,这意味着CAAC-OS是杂质或缺陷(氧缺陷等)少的氧化物半导体。
此外,杂质是指氧化物半导体的主要成分以外的元素,诸如氢、碳、硅和过渡金属元素等。例如,与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧,由此打乱氧化物半导体的原子排列,导致结晶性下降。另外,由于铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大,所以会打乱氧化物半导体的原子排列,导致结晶性下降。
<nc-OS>
接着,对nc-OS进行说明。
说明使用XRD装置对nc-OS进行分析的情况。例如,当利用out-of-plane法分析nc-OS的结构时,不出现表示取向性的峰值。换言之,nc-OS的结晶不具有取向性。
另外,例如,当使包含InGaZnO4结晶的nc-OS薄片化,并在平行于被形成面的方向上使束径为50nm的电子束入射到厚度为34nm的区域时,观察到如图12A所示的环状衍射图案(纳米束电子衍射图案)。另外,图12B示出将束径为1nm的电子束入射到相同的样品时的衍射图案(纳米束电子衍射图案)。从图12B观察到环状区域内的多个斑点。因此,nc-OS在入射束径为50nm的电子束时观察不到秩序性,但是在入射束径为1nm的电子束时确认到秩序性。
另外,当使束径为1nm的电子束入射到厚度小于10nm的区域时,如图12C所示,有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知,nc-OS在厚度小于10nm的范围内包含秩序性高的区域,即结晶。注意,因为结晶朝向各种各样的方向,所以也有观察不到有规律性的电子衍射图案的区域。
图12D示出从大致平行于被形成面的方向观察到的nc-OS的截面的Cs校正高分辨率TEM图像。在nc-OS的高分辨率TEM图像中有如由辅助线所示的部分那样能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸为1nm以上且10nm以下,尤其大多为1nm以上且3nm以下。注意,有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(micro crystalline oxide semiconductor)。例如,在nc-OS的高分辨率TEM图像中,有时无法明确地观察到晶界。注意,纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此,下面有时将nc-OS的结晶部称为颗粒。
如此,在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外,nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。
另外,由于在颗粒(纳米晶)之间结晶取向没有规律性,所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals:无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals:无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此,nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是,在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以,nc-OS的缺陷态密度比CAAC-OS高。
<a-like OS>
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
图13示出a-like OS的高分辨率截面TEM图像。图13A示出电子照射开始时的a-like OS的高分辨率截面TEM图像。图13B示出照射4.3×108e-/nm2的电子(e-)之后的a-likeOS的高分辨率截面TEM图像。由图13A和图13B可知,a-like OS从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。另外,可知明亮区域的形状在照射电子之后变化。明亮区域被估计为空洞或低密度区域。
由于a-like OS包含空洞,所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构,下面示出电子照射所导致的结构变化。
作为样品,准备a-like OS、nc-OS和CAAC-OS。每个样品都是In-Ga-Zn氧化物。
首先,取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知,每个样品都具有结晶部。
已知InGaZnO4结晶的单位晶格具有所包括的三个In-O层和六个Ga-Zn-O层共计九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)几乎相等,由结晶结构分析求出其值为0.29nm。由此,以下可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作InGaZnO4结晶部。晶格条纹对应于InGaZnO4结晶的a-b面。
图14示出调查了各样品的结晶部(22至30处)的平均尺寸的例子。注意,结晶部尺寸对应于上述晶格条纹的长度。由图14可知,在a-like OS中,结晶部根据有关取得TEM图像等的电子的累积照射量逐渐变大。由图14可知,在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e-)的累积照射量为4.2×108e-/nm2时生长到1.9nm左右。另一方面,可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内,结晶部的尺寸都没有变化。由图14可知,无论电子的累积照射量如何,nc-OS及CAAC-OS的结晶部尺寸分别为1.3nm左右及1.8nm左右。此外,使用日立透射电子显微镜H-9000NAR进行电子束照射及TEM的观察。作为电子束照射条件,加速电压为300kV;电流密度为6.7×105e-/(nm2·s),照射区域的直径为230nm。
如此,有时电子照射引起a-like OS中的结晶部的生长。另一方面,在nc-OS和CAAC-OS中,几乎没有电子照射所引起的结晶部的生长。也就是说,a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
此外,由于a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具体地,a-likeOS的密度为具有相同组成的单晶氧化物半导体的78.6%以上且小于92.3%。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3%以上且小于100%。注意,难以形成其密度小于单晶氧化物半导体的密度的78%的氧化物半导体。
例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此,例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。另外,例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3
注意,当不存在相同组成的单晶氧化物半导体时,通过以任意比例组合组成不同的单晶氧化物半导体,可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出相当于所希望的组成的单晶氧化物半导体的密度即可。注意,优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
如上所述,氧化物半导体具有各种结构及各种特性。注意,氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。
<氧化物半导体的载流子密度>
接着,对氧化物半导体的载流子密度进行说明。
作为影响氧化物半导体的载流子密度的因素,可以举出氧化物半导体中的氧缺陷(Vo)或氧化物半导体中的杂质等。
当氧化物半导体中的氧缺陷增多时,氢与该氧缺陷键合(也可以将该状态称为VoH)而使缺陷态密度增高。另外,当氧化物半导体中的杂质增多时,缺陷态密度也增高。由此,可以通过控制氧化物半导体中的缺陷态密度来控制氧化物半导体的载流子密度。
下面,对将氧化物半导体用于沟道区域的晶体管进行说明。
在以抑制晶体管的阈值电压的负向漂移或降低晶体管的关态电流为目的的情况下,优选减少氧化物半导体的载流子密度。在以降低氧化物半导体的载流子密度为目的的情况下,可以降低氧化物半导体中的杂质浓度以降低缺陷态密度。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征的氧化物半导体的载流子密度小于8×1015cm-3,优选小于1×1011cm-3,更优选小于1×1010cm-3,且为1×10-9cm-3以上,即可。
另一方面,在以增加晶体管的通态电流或提高晶体管的场效应迁移率为目的的情况下,优选提高氧化物半导体的载流子密度。在以增加氧化物半导体的载流子密度为目的的情况下,稍微提高氧化物半导体的杂质浓度,或者稍微提高氧化物半导体的缺陷态密度即可。或者,优选缩小氧化物半导体的带隙。例如,在得到晶体管的Id-Vg特性的导通/截止比的范围中,杂质浓度稍高或缺陷态密度稍高的氧化物半导体可以被看作实质上本征。此外,因电子亲和力大而带隙小的热激发电子(载流子)密度增加的氧化物半导体可以被看作实质上本征。另外,在使用电子亲和力更大的氧化物半导体的情况下,晶体管的阈值电压更低。
上述载流子密度得到提高的氧化物半导体稍微被n型化。因此,也可以将载流子密度得到提高的氧化物半导体称为“Slightly-n”。
实质上本征的氧化物半导体的载流子密度优选为1×105cm-3以上且小于1×1018cm-3,进一步优选为1×107cm-3以上且1×1017cm-3以下,进一步优选为1×109cm-3以上且5×1016cm-3以下,进一步优选为1×1010cm-3以上且1×1016cm-3以下,进一步优选为1×1011cm-3以上且1×1015cm-3以下。
<用作晶体管的保护绝缘膜及第二栅极绝缘膜的绝缘膜>
绝缘膜514及绝缘膜516具有对氧化物半导体膜508供应氧的功能。绝缘膜518具有晶体管500的保护绝缘膜及第二栅极绝缘膜的功能。绝缘膜514及绝缘膜516包含氧。绝缘膜514是能够使氧透过的绝缘膜。注意,绝缘膜514还用作在后面形成绝缘膜516时缓和对氧化物半导体膜508造成的损伤的膜。
作为绝缘膜514,可以使用厚度为5nm以上且150nm以下,优选为5nm以上且50nm以下的氧化硅、氧氮化硅等。
此外,优选使绝缘膜514中的缺陷量较少,典型的是,通过ESR(Electron SpinResonance:电子自旋共振)测量的起因于硅的悬空键的g=2.001处呈现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为若绝缘膜514的缺陷密度高,氧则与该缺陷键合,而使绝缘膜514中的氧透过率减少的缘故。
在绝缘膜514中,有时从外部进入绝缘膜514的氧不是全部移动到绝缘膜514的外部,而是其一部分残留在绝缘膜514的内部。另外,有时在氧进入绝缘膜514的同时,绝缘膜514中含有的氧移动到绝缘膜514的外部,而在绝缘膜514中发生氧的移动。在形成能够使氧透过的氧化物绝缘膜作为绝缘膜514时,可以使从设置在绝缘膜514上的绝缘膜516脱离的氧经由绝缘膜514移动到氧化物半导体膜508中。
此外,绝缘膜514可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意,起因于该氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(EV_OS)与氧化物半导体膜的导带底的能量(EC_OS)之间。作为上述氧化物绝缘膜,可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的释放量少的氧氮化铝膜等。
此外,在热脱附谱分析中,氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜,典型的是氨分子释放量为1×1018分子/cm3以上且5×1019分子/cm3以下。注意,该氨释放量为在进行膜表面温度为50℃以上且650℃以下,优选为50℃以上且550℃以下的加热处理时的释放量。
氮氧化物(NOx,x为0以上且2以下,优选为1以上且2以下),典型的是NO2或NO在绝缘膜514等中形成能级。该能级位于氧化物半导体膜508的能隙中。由此,当氮氧化物扩散到绝缘膜514与氧化物半导体膜508的界面时,有时该能级在绝缘膜514一侧俘获电子。其结果是,被俘获的电子留在绝缘膜514与氧化物半导体膜508的界面附近,由此使晶体管的阈值电压向正方向漂移。
另外,当进行加热处理时,氮氧化物与氨及氧起反应。当进行加热处理时,绝缘膜514所包含的氮氧化物与绝缘膜516所包含的氨起反应,由此绝缘膜514所包含的氮氧化物减少。因此,在绝缘膜514与氧化物半导体膜508的界面中不容易俘获电子。
通过作为绝缘膜514使用上述氧化物绝缘膜,可以降低晶体管的阈值电压的漂移,从而可以降低晶体管的电特性的变动。
通过进行晶体管的制造工序的加热处理,典型的是低于400℃或低于375℃(优选为340℃以上且360℃以下)的加热处理,在利用100K以下的ESR测得的绝缘膜514的光谱中,观察到g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号。在X带的ESR测定中,第一信号与第二信号之间的分割宽度(split width)及第二信号与第三信号之间的分割宽度大约为5mT。另外,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和低于1×1018spins/cm3,典型为1×1017spins/cm3以上且低于1×1018spins/cm3
在100K以下的ESR谱中,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号相当于起因于氮氧化物(NOx,x为0以上且2以下,优选为1以上且2以下)的信号。作为氮氧化物的典型例子,有一氧化氮、二氧化氮等。就是说,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总数越少,氧化物绝缘膜中的氮氧化物的含量越少。
另外,对上述氧化物绝缘膜利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜,可以形成致密且硬度高的膜。
绝缘膜516使用其氧含量超过化学计量组成的氧化物绝缘膜形成。其氧含量超过化学计量组成的氧化物绝缘膜由于被加热而其一部分的氧脱离。通过TDS分析,其氧含量超过化学计量组成的氧化物绝缘膜换算为氧原子的氧的释放量为1.0×1019atoms/cm3以上,优选为3.0×1020atoms/cm3以上。注意,上述TDS分析时的膜的表面温度优选为100℃以上且700℃以下或100℃以上且500℃以下。
作为绝缘膜516可以使用厚度为30nm以上且500nm以下,优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外,优选使绝缘膜516中的缺陷量较少,典型的是,通过ESR测量的起因于硅的悬空键的g=2.001处呈现的信号的自旋密度低于1.5×1018spins/cm3,更优选为1×1018spins/cm3以下。由于绝缘膜516与绝缘膜514相比离氧化物半导体膜508更远,所以绝缘膜516的缺陷密度也可以高于绝缘膜514。
另外,因为绝缘膜514及绝缘膜516可以使用相同种类的材料形成,所以有时无法明确地确认到绝缘膜514与绝缘膜516的界面。因此,在本实施方式中,以虚线图示出绝缘膜514与绝缘膜516的界面。注意,在本实施方式中,虽然说明绝缘膜514与绝缘膜516的两层结构,但是不局限于此,例如,也可以采用绝缘膜514或绝缘膜516的单层结构。
绝缘膜518具有能够阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜518,能够防止氧从氧化物半导体膜508扩散到外部,并且能够防止绝缘膜514及绝缘膜516所包含的氧扩散到外部,还能够防止氢、水等从外部侵入氧化物半导体膜508中。作为绝缘膜518,例如可以使用氮化物绝缘膜。作为该氮化物绝缘膜,有氮化硅、氮氧化硅、氮化铝、氮氧化铝等。尤其是,当作为绝缘膜518使用氮氧化硅或氮化硅膜时,可以抑制氧向外部扩散,所以是优选的。
另外,作为绝缘膜518也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜,有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。另外,作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜,尤其优选使用氧化铝、氧化铪或氧化钇。
〈半导体装置的制造方法1>
接着,下面参照图15至图30详细地说明本发明的一个方式的半导体装置的晶体管500的制造方法。
首先,在衬底502上形成导电膜,通过光刻工序及蚀刻工序对该导电膜进行加工,来形成用作栅电极的导电膜504。接着,在导电膜504上形成用作栅极绝缘膜的绝缘膜506及绝缘膜507(参照图15)。
接着,例如在绝缘膜507上利用溅射法等以第一温度形成氧化物半导体膜509。另外,作为氧化物半导体膜509,形成绝缘膜509a,然后形成氧化物半导体膜509b(参照图16)。
形成氧化物半导体膜509的第一温度为室温以上且低于340℃,优选为室温以上且300℃以下,更优选为100℃以上且250℃以下,进一步优选为100℃以上且200℃以下。通过进行加热来形成氧化物半导体膜509,可以提高氧化物半导体膜509的结晶性。另一方面,当作为衬底502使用大型玻璃衬底(例如,第6代至第10代)时,在第一温度为150℃以上且低于340℃的情况下,衬底502有时会变形。因此,在使用大型玻璃衬底时,通过将第一温度设定为100℃以上且低于150℃,可以抑制玻璃衬底的变形。
绝缘膜509a和氧化物半导体膜509b的成膜时的衬底温度既可以相同又可以不同。但是,通过使绝缘膜509a和氧化物半导体膜509b的衬底温度相同,可以降低制造成本,所以是优选的。
在通过溅射法形成氧化物半导体膜509的情况下,作为溅射气体,适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体。此外,当采用混合气体时,优选增高相对于稀有气体的氧气体比例。另外,需要进行溅射气体的高纯度化。例如,作为溅射气体的氧气体或氩气体,使用露点为-40℃以下,优选为-80℃以下,更优选为-100℃以下,进一步优选为-120℃以下的高纯度气体,由此能够尽可能地防止水分等混入氧化物半导体膜509。
另外,在溅射装置的处理室中,优选使用低温泵等吸附式真空抽气泵进行高真空抽气(抽空到5×10-7Pa以上且1×10-4Pa以下)以尽可能地去除对氧化物半导体膜509来说是杂质的水等。或者,优选组合涡轮分子泵和冷阱来防止气体,尤其是包含碳或氢的气体从抽气系统倒流到处理室内。
接着,对氧化物半导体膜509进行加工来形成岛状的氧化物半导体膜508。注意,绝缘膜509a成为岛状的氧化物半导体膜508a,氧化物半导体膜509b成为岛状的氧化物半导体膜508b(参照图17)。
接着,以不进行比上述第一温度高的温度的工序的方式,在绝缘膜507及氧化物半导体膜508上形成将成为源电极及漏电极的导电膜512(参照图18)。
接着,在导电膜512上的所希望的区域形成掩模536a及掩模536b(参照图19)。
在本实施方式中,通过在导电膜512上涂敷感光性树脂膜并以光刻工序对该感光性树脂膜进行图案化来形成掩模536a及掩模536b。
接着,使用蚀刻剂538从导电膜512、掩模536a及掩模536b上对导电膜512进行加工,由此形成彼此分开的导电膜512a及导电膜512b(参照图20)。
在本实施方式中,使用干蚀刻装置对导电膜512进行加工。但是,导电膜512的加工方法并不局限于此,例如,可以将化学溶液用于蚀刻剂538并使用湿蚀刻装置,对导电膜512及氧化物半导体膜508b进行加工。注意,与使用湿蚀刻装置对导电膜512进行加工的情况相比,使用干蚀刻装置对导电膜512进行加工可以形成更微细的图案。但另一方面,与使用干蚀刻装置对导电膜512进行加工的情况相比,使用湿蚀刻装置对导电膜512进行加工可以降低制造成本。
接着,使用蚀刻剂539从氧化物半导体膜508b、导电膜512a、导电膜512b、掩模536a及掩模536b上对氧化物半导体膜508b的表面进行洗涤(参照图21)。
作为上述洗涤方法,例如,可以举出使用磷酸等化学溶液的洗涤。通过使用磷酸等化学溶液进行洗涤,可以去除附着于氧化物半导体膜508b表面的杂质(例如,包含在导电膜512a及导电膜512b中的元素等)。注意,不一定必须进行该洗涤。根据情况可以不进行该洗涤。
另外,在形成导电膜512a及导电膜512b时和/或在上述洗涤工序中,氧化物半导体膜508b的从导电膜512a及导电膜512b露出的区域有时会变得比氧化物半导体膜508a薄。
此外,在形成导电膜512a及导电膜512b时和/或在上述洗涤工序中,氧化物半导体膜508b的从导电膜512a及导电膜512b露出的区域也有时不会变薄。图22示出此时的一个例子。图22是示出半导体装置的一个例子的截面图。图22A和图22B是图4所示的晶体管500的氧化物半导体膜508b不会变薄的情况的一个例子。另外,如图22C和图22D所示,也可以预先将氧化物半导体膜508b形成得比氧化物半导体膜508a薄,并使从导电膜512a及导电膜512b露出的区域的厚度与图4所示的晶体管500相等。另外,如图22E和图22F所示,也可以预先将氧化物半导体膜508b形成得比氧化物半导体膜508a薄,并且在氧化物半导体膜508b及绝缘膜507上形成绝缘膜519。此时,在绝缘膜519中形成使氧化物半导体膜508b与导电膜512a及导电膜512b电连接的接触孔。绝缘膜519可以利用与绝缘膜514相同的材料及相同的形成方法形成。
接着,通过去除掩模536a及掩模536b,形成氧化物半导体膜508b上的用作源电极的导电膜512a以及用作漏电极的导电膜512b。另外,氧化物半导体膜508具有氧化物半导体膜508a与氧化物半导体膜508b的叠层结构(参照图23)。
接着,在氧化物半导体膜508、导电膜512a及导电膜512b上形成绝缘膜514及绝缘膜516,然后形成阻挡膜531(参照图24)。
另外,优选的是,在形成绝缘膜514之后,在不暴露于大气的状态下连续地形成绝缘膜516。在形成绝缘膜514之后,在不暴露于大气的状态下,调节源气体的流量、压力、高频功率和衬底温度中的一个以上连续地形成绝缘膜516,由此可以在减少绝缘膜514与绝缘膜516之间的界面的来源于大气成分的杂质浓度的同时使包含于绝缘膜514及绝缘膜516中的氧移动到氧化物半导体膜508中,而可以减少氧化物半导体膜508的氧缺陷量。
例如,作为绝缘膜514,通过PECVD法可以形成氧氮化硅膜。此时,作为源气体,优选使用含有硅的沉积气体及氧化性气体。包含硅的沉积气体的典型例子为硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体,有一氧化二氮、二氧化氮等。另外,可以在如下条件下利用PECVD法形成包含氮且缺陷量少的绝缘膜514:氧化性气体的流量为上述沉积气体的流量的大于20倍且小于100倍,优选为40倍以上且80倍以下;并且处理室内的压力为低于100Pa,优选为50Pa以下。
作为绝缘膜516,例如在如下条件下形成氧化硅膜或氧氮化硅膜:将安装在PECVD装置中的进行了真空抽气的处理室内的衬底的温度保持为180℃以上且350℃以下,将源气体导入处理室中并将处理室内的压力设定为100Pa以上且250Pa以下,优选设定为100Pa以上且200Pa以下,并对设置在处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下,更优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
在绝缘膜516的成膜条件中,在具有上述压力的反应室中供应具有上述功率密度的高频功率,由此在等离子体中源气体的分解效率得到提高,氧自由基增加,且促进源气体的氧化,使得绝缘膜516中的含氧量超过化学计量组成。另一方面,在上述衬底温度下形成的膜中,由于硅与氧的键合力较弱,因此,因后面工序的加热处理而使膜中的氧的一部分脱离。其结果是,可以形成其氧含量超过化学计量组成且因加热而氧的一部分脱离的氧化物绝缘膜。
在绝缘膜516的形成工序中,绝缘膜514被用作氧化物半导体膜508的保护膜。因此,可以在减少对氧化物半导体膜508造成的损伤的同时使用功率密度高的高频功率形成绝缘膜516。
另外,在绝缘膜516的成膜条件中,通过增加相对于氧化性气体的包含硅的沉积气体的流量,可以减少绝缘膜516中的缺陷量。典型的是,能够形成缺陷量较少的氧化物绝缘膜,其中通过ESR测量的起因于硅的悬空键的g=2.001处呈现的信号的自旋密度低于6×1017spins/cm3,优选为3×1017spins/cm3以下,更优选为1.5×1017spins/cm3以下。由此能够提高晶体管的可靠性。
另外,也可以在形成绝缘膜514及绝缘膜516之后(换言之,在形成绝缘膜516后且形成阻挡膜531前)进行加热处理。通过该加热处理,可以减少包含在绝缘膜514及绝缘膜516中的氮氧化物。另外,通过该加热处理,可以将包含在绝缘膜514及绝缘膜516中的氧的一部分移动到氧化物半导体膜508中以减少氧化物半导体膜508中的氧缺陷量。
将对绝缘膜514及绝缘膜516进行的加热处理的温度典型地设定为低于400℃,优选为低于375℃,更优选为150℃以上且低于360℃,进一步优选为350℃以上且360℃以下。加热处理在氮、氧、超干燥空气(含水量为20ppm以下,优选为1ppm以下,更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行即可。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。该加热处理可以使用电炉、RTA装置等来进行。
阻挡膜531包含氧及金属(选自铟、锌、钛、铝、钨、钽、钼、铪及钇中的至少一个)。当作为阻挡膜531使用铟锡氧化物(也称为ITO(Indium Tin Oxide))、铟锡硅氧化物(也称为ITSO)或氧化铟时,对于凹凸的覆盖性良好,所以是优选的。
另外,例如可以通过溅射法形成阻挡膜531。当阻挡膜531很薄时,有时难以抑制有可能从绝缘膜516释放到外部的氧。另一方面,当阻挡膜531很厚时,有时不能适当地对绝缘膜516中添加氧。因此,阻挡膜531的厚度优选为1nm以上且20nm以下,更优选为2nm以上且10nm以下。在本实施方式中,作为阻挡膜531形成厚度为5nm的ITSO。
接着,隔着阻挡膜531对绝缘膜516添加氧540。注意,在附图中,将被添加到绝缘膜516中的氧示意性地表示为氧540a(参照图25)。另外,氧540有时被添加到绝缘膜514。
作为隔着阻挡膜531对绝缘膜516添加氧540的方法,有离子掺杂法、离子注入法、等离子体处理法等。另外,作为氧540,可以举出过剩氧或氧自由基等。另外,在添加氧540时,通过对衬底一侧施加偏压可以有效地将氧540添加到绝缘膜516。作为上述偏压,例如,将电力密度设定为1W/cm2以上且5W/cm2以下即可。通过在绝缘膜516上设置阻挡膜531而添加氧,阻挡膜531可以被用作抑制氧从绝缘膜516脱离的保护膜。因此,可以对绝缘膜516添加更多的氧。
接着,利用蚀刻剂542去除阻挡膜531或阻挡膜531的一部分以及绝缘膜516的一部分(参照图26)。
作为去除阻挡膜531及绝缘膜516的一部分的方法,可以举出干蚀刻法、湿蚀刻法或组合干蚀刻法及湿蚀刻法的方法等。注意,当采用干蚀刻法时,蚀刻剂542为蚀刻气体,当采用湿蚀刻法时,蚀刻剂542为化学溶液。在本实施方式中,通过湿蚀刻法去除阻挡膜531。作为阻挡膜531的去除方法,采用湿蚀刻法可以抑制制造成本,所以是优选的。
接着,在绝缘膜516上形成绝缘膜518(参照图27)。
当通过PECVD法形成绝缘膜518时,衬底温度低于400℃,优选低于375℃,更优选为340℃以上且360℃以下。通过将形成绝缘膜518时的衬底温度设定为上述范围,可以将上述过剩氧或上述氧自由基扩散到氧化物半导体膜508。通过将形成绝缘膜518时的衬底温度设定为上述范围,可以形成致密的膜,所以是优选的。
例如,当作为绝缘膜518利用PECVD法形成氮化硅膜时,作为源气体优选使用包含硅的沉积气体、氮及氨。通过使用与氮相比少量的氨,在等离子体中氨离解而产生活性种。该活性种切断包含在包含硅的沉积气体中的硅与氢的键合及氮的三键。其结果是,可以促进硅与氮的键合,而可以形成硅与氢的键合较少、缺陷较少且致密的氮化硅膜。另一方面,在相对于氮的氨量多时,包含硅的沉积气体及氮的分解不进展,硅与氢的键合残留,导致形成缺陷较多且不致密的氮化硅膜。由此,在源气体中,将相对于氨的氮的流量比设定为5倍以上且50倍以下,优选设定为10倍以上且50倍以下。
另外,也可以在形成绝缘膜518后进行加热处理。此外,通过进行形成绝缘膜518后的加热处理,可以使绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中,由此填补氧化物半导体膜508中的氧缺陷。或者,通过加热而形成绝缘膜518,可以使绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中,由此填补氧化物半导体膜508中的氧缺陷。
接着,通过光刻工序在绝缘膜518上形成掩模,在绝缘膜514、绝缘膜516及绝缘膜518的所希望的区域中形成到达导电膜512b的接触孔542c(参照图28)。
接着,以覆盖接触孔542c的方式在绝缘膜518上形成导电膜520(参照图29)。
接着,通过光刻工序在导电膜520上形成掩模,将导电膜520加工为所希望的形状,来形成导电膜520a及导电膜520b(参照图30)。作为导电膜520a及导电膜520b的形成方法,可以举出干蚀刻法、湿蚀刻法或组合干蚀刻法和湿蚀刻法的方法等。
虽然上述所记载的导电膜、绝缘膜及氧化物半导体膜等各种膜除了上述记载的方法之外还可以利用例如热CVD(Chemical Vapor Deposition:有机金属化学气相沉积)法或原子层沉积(ALD:Atomic Layer Deposition)法形成。作为热CVD法的例子,可以举出MOCVD(Metal Organic Chemical Vapor Deposition:有机金属化学气相沉积)法。
由于热CVD法是不使用等离子体的成膜方法,因此具有不产生因等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜:将源气体及氧化剂同时供应到腔室内,将腔室内的压力设定为大气压或减压,使其在衬底附近或在衬底上发生反应而沉积在衬底上。
另外,也可以以如下方法进行利用ALD法的成膜:将腔室内的压力设定为大气压或减压,将用于反应的源气体依次引入腔室,并且按该顺序反复地引入气体。例如,通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到腔室内,为了防止多种源气体混合,在引入第一源气体的同时或之后引入惰性气体(氩或氮等)等,然后引入第二源气体。注意,当同时引入第一源气体及惰性气体时,惰性气体被用作载流子气体,另外,可以在引入第二源气体的同时引入惰性气体。另外,也可以不引入惰性气体而通过真空抽气将第一源气体排出,然后引入第二源气体。第一源气体附着到衬底表面形成第一层,之后引入的第二源气体与该第一层起反应,由此第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止,可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节,因此,ALD法可以准确地调节厚度而适用于制造微型FET。
通过MOCVD法等热CVD法可以形成上述实施方式所述的导电膜、绝缘膜、氧化物半导体膜及金属氧化膜等各种膜,例如,当形成In-Ga-ZnO膜时,使用三甲基铟、三甲基镓及二甲基锌。三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。另外,二甲基锌的化学式为Zn(CH3)2。另外,不局限于上述组合,也可以使用三乙基镓(化学式为Ga(C2H5)3)代替三甲基镓,并使用二乙基锌(化学式为Zn(C2H5)2)代替二甲基锌。
例如,在使用利用ALD法的成膜装置形成氧化铪膜时,使用如下两种气体:通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体;以及用作氧化剂的臭氧(O3)。此外,四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。另外,作为其他材料液有四(乙基甲基酰胺)铪等。
例如,在使用利用ALD法的成膜装置形成氧化铝膜时,使用如下两种气体:通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA)等)气化而得到的源气体;以及用作氧化剂的H2O。此外,三甲基铝的化学式为Al(CH3)3。另外,作为其他材料液有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如,在使用利用ALD法的成膜装置形成氧化硅膜时,使六氯乙硅烷附着在被成膜面上,去除附着物所包含的氯,供应氧化性气体(O2、一氧化二氮)的自由基使其与附着物起反应。
例如,在使用利用ALD法的成膜装置形成钨膜时,依次反复引入WF6气体和B2H6气体形成初始钨膜,然后使用WF6气体和H2气体形成钨膜。注意,也可以使用SiH4气体代替B2H6气体。
例如,在使用利用ALD法的成膜装置形成氧化物半导体膜如In-Ga-ZnO膜时,依次反复引入In(CH3)3气体和O3气体形成In-O层,然后使用Ga(CH3)3气体和O3气体形成GaO层,之后使用Zn(CH3)2气体和O3气体形成ZnO层。注意,这些层的顺序不局限于上述例子。此外,也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意,虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体,但是优选使用不包含H的O3气体。另外,也可以使用In(C2H5)3气体代替In(CH3)3气体。另外,也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。另外,也可以使用Zn(CH3)2气体。
通过上述工序可以制造图4所示的晶体管500。
<半导体装置的制造方法2>
下面,对与图15至图30所示的晶体管500的制造方法不同的制造方法进行说明。
首先,与<半导体装置的制造方法1>同样地,进行图15至图24所示的工序。然后,不进行图25至图27所示的工序,而进行图28至图30所示的工序。
此时,作为阻挡膜531使用金属氧化膜,作为该金属氧化膜,优选形成氧化铝、氧化铪或氧化钇。
另外,当作为阻挡膜531通过溅射法形成氧化铝、氧化铪或氧化钇时,溅射气体优选至少包含氧。在形成阻挡膜531时,通过作为溅射气体使用氧,该氧在等离子体中成为氧自由基,并且有时该氧和该氧自由基中的任一个或两个会被添加到绝缘膜516中。因此,也可以不进行图25所示的添加氧540的工序。换言之,在形成阻挡膜531时,能够同时进行氧添加处理及阻挡膜531的形成。另外,在形成第一阻挡膜时(尤其是形成初期),阻挡膜531具有添加氧的功能,而在形成阻挡膜531后,阻挡膜531具有阻挡氧的功能。
另外,作为阻挡膜531,例如在通过溅射法形成氧化铝时,有时在绝缘膜516与阻挡膜531的界面附近形成混合层。当绝缘膜516为氧氮化硅膜时,作为该混合层有可能形成AlxSiyOz
另外,当作为阻挡膜531使用氧化铝、氧化铪或氧化钇时,氧化铝、氧化铪及氧化钇具有高绝缘性及高氧阻挡性。因此,无须进行图26所示的去除阻挡膜531的工序以及图27所示的形成绝缘膜518的工序。因此,阻挡膜531具有与绝缘膜518同样的功能。
另外,通过以成膜时的衬底温度低于400℃,优选低于375℃,进一步优选为340℃以上且360℃以下进行加热来形成阻挡膜531,可以使添加在绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中。或者,当在形成阻挡膜531后进行低于400℃,优选低于375℃,进一步优选为340℃以上且360℃以下的加热处理时,可以使添加在绝缘膜516中的过剩氧或氧自由基扩散到氧化物半导体膜508中。
如此,通过作为阻挡膜531使用氧化铝、氧化铪或氧化钇,能够缩短半导体装置的制造工序,从而可以抑制制造成本。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式3
在本实施方式中,说明作为显示元件使用液晶元件的显示装置的结构。
图31是图1A所示的点划线Q-R之间的截面图。图31所示的半导体装置700包括:引绕布线部711;区域722;像素部702;源极驱动器704;以及FPC端子部708。另外,引绕布线部711包括布线710。另外,像素部702包括晶体管750及电容元件790。另外,源极驱动器704包括晶体管752。FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。
晶体管750及晶体管752可以使用实施方式2中说明的晶体管。
晶体管750设置在图1至图3所示的扫描线717上。扫描线717的一部分具有晶体管750的第一栅电极的功能。另外,以与扫描线717重叠的方式设置的布线718的一部分具有晶体管750的第二栅电极的功能。
扫描线717与布线718通过形成在区域722中的接触孔719电连接。
在本实施方式中使用的晶体管包括高度纯化且氧缺陷的形成被抑制的氧化物半导体膜。该晶体管可以降低关闭状态下的电流值(关态电流值)。因此,可以延长图像信号等电信号的保持时间,在开启电源的状态下也可以延长写入间隔。因此,可以降低刷新工作的频度,由此可以发挥抑制功耗的效果。
另外,在本实施方式中使用的晶体管能够得到较高的场效应迁移率,因此能够进行高速驱动。例如,通过将这种能够进行高速驱动的晶体管用于液晶显示装置,可以在同一衬底上形成像素部的晶体管及驱动电路部的晶体管。也就是说,因为作为驱动电路不需要另行使用由硅片等形成的半导体装置,所以可以缩减半导体装置的构件数。另外,在像素部中也可以通过使用能够进行高速驱动的晶体管提供高品质的图像。
电容元件790采用在一对电极间具有电介质的结构。更详细地说,电容元件790的一个电极使用经与扫描线717相同的工序而形成的导电膜,而电容元件790的另一个电极使用被用作晶体管750的源电极及漏电极的导电膜。另外,被夹在一对电极之间的电介质使用被用作晶体管750的栅极绝缘膜的绝缘膜。
另外,在图31中,在晶体管750、晶体管752以及电容元件790上设置有绝缘膜764、绝缘膜766、绝缘膜768、以及平坦化绝缘膜770。
绝缘膜764、绝缘膜766及绝缘膜768可以使用与实施方式2中说明的绝缘膜514、绝缘膜516及绝缘膜518相同的材料及制造方法而形成。作为平坦化绝缘膜770,可以使用具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等。此外,也可以通过层叠多个由这些材料形成的绝缘膜,形成平坦化绝缘膜770。另外,也可以采用不设置平坦化绝缘膜770的结构。
布线710与用作晶体管750、晶体管752的源电极及漏电极的导电膜在同一工序中形成。作为布线710,例如,当使用包含铜的材料时,可以减小布线电阻。
连接电极760与用作晶体管750、晶体管752的源电极及漏电极的导电膜在同一工序中形成。另外,连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
在第一衬底701与第二衬底705之间设置有结构体778。结构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状间隔物,用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cell gap))。另外,作为结构体778,也可以使用球状间隔物。
在本实施方式中示出结构体778设置在第一衬底701一侧的结构,但是不局限于此。例如,也可以采用在第二衬底705一侧设置结构体778的结构或者在第一衬底701和第二衬底705的双方上设置结构体778的结构。
在第二衬底705一侧,设置有用作黑矩阵的遮光膜738、用作滤色片的着色层736、与遮光膜738及着色层736接触的绝缘膜734。
半导体装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705一侧并被用作对置电极。半导体装置700可以通过由施加到导电膜772及导电膜774的电压改变液晶层776的取向状态,由此控制光的透过及非透过而显示图像。在导电膜774上设置有突起744。
导电膜772连接到晶体管750所具有的被用作源电极及漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极,即显示元件的一个电极。另外,导电膜772具有反射电极的功能。半导体装置700是由导电膜772反射外光并经过着色层736进行显示的所谓反射型彩色液晶显示装置。
另外,作为导电膜772,可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜,例如,优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。作为对可见光具有反射性的导电膜,例如,优选使用包含铝或银的材料。在本实施方式中,作为导电膜772使用对可见光具有反射性的导电膜。
另外,当使用对可见光具有反射性的导电膜时,导电膜772也可以采用叠层结构。例如,作为下层形成厚度为100nm的铝膜,作为上层形成厚度为30nm的银合金膜(例如为包含银、钯及铜的合金膜)。通过采用上述结构,发挥下述优异效果。
上述优异效果为如下:(1)可以提高基底膜与导电膜772的密接性;(2)可以使用化学溶液对铝膜及银合金膜一起进行蚀刻;(3)可以使导电膜772的截面形状成为良好的形状(例如为锥形形状)。(3)的原因可认为如下缘故:当使用化学溶液进行蚀刻时,铝膜的蚀刻速度比银合金膜慢,或者当在进行上层的银合金膜的蚀刻之后使下层的铝膜露出时,从比银合金膜贱的金属,换句话说,离子化倾向高的铝抽出电子,由此银合金膜的蚀刻被抑制,而下层的铝膜的蚀刻的进行速度快。
另外,作为图31所示的半导体装置700例示出反射型彩色液晶显示装置,但是显示装置700的方式不局限于此。例如,也可以采用作为导电膜772利用对可见光具有透光性的导电膜的透射型彩色液晶显示装置。在半导体装置700为透射型液晶显示装置的情况下,将电容元件790所包括的一对电极设置在不与导电膜772重叠的位置。另外,设置在从衬底701入射经由液晶元件775及着色层736射出的光的路径的各层优选为对可见光具有透光性的层。
此外,虽然在图31中未图示,但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如,也可以使用利用偏振衬底及相位差衬底的圆偏振。此外,作为光源,也可以使用背光、侧光等。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式4
在本实施方式中,参照图32至图36说明包括本发明的一个方式的半导体装置的存储装置。
图32A示出本实施方式中的存储装置所包括的单元1000的电路图。包括晶体管1200、晶体管600以及电容元件1400。
如实施方式2所示,由于晶体管600使用氧化物半导体,所以晶体管600的关态电流小。因此,可以在长期间使半导体装置的特定的节点保持存储内容。即,因为不需要刷新工作或可以使刷新工作的频率极低,所以能够实现低功耗的半导体装置。
在单元1000中,第一布线1001与晶体管1200的源电极和漏电极中的一个电连接,第二布线1002与晶体管1200的源电极和漏电极中的另一个电连接。另外,第三布线1003与晶体管600的源电极和漏电极中的一个电连接,第四布线1004与晶体管600的第一栅电极电连接。并且,晶体管1200的栅电极及晶体管600的源电极和漏电极中的另一个与电容元件1400的一个电极电连接,第五布线1005与电容元件1400的另一个电极电连接。另外,第六布线1006与晶体管600的第二栅电极(也称为背栅电极)电连接。
包括单元1000的存储装置具有能够保持晶体管1200的栅极的电位的特征,由此可以如下所示进行信息的写入、保持以及读出。
对信息的写入及保持进行说明。首先,将第四布线1004的电位设定为使晶体管600成为导通状态的电位,而使晶体管600处于导通状态。由此,第三布线1003的电位施加到与晶体管1200的栅极及电容元件1400的一个电极电连接的节点FG。换言之,对晶体管1200的栅极施加规定的电荷(写入)。这里,施加赋予两种不同电平的电荷(以下,称为低电平电荷、高电平电荷)中的任一个。然后,通过将第四布线1004的电位设定为使晶体管600成为非导通状态的电位而使晶体管600处于非导通状态,使节点FG保持电荷(保持)。
因为晶体管600的关态电流较小,所以节点FG的电荷被长时间保持。
接着,对信息的读出进行说明。当在对第一布线1001施加规定的电位(恒电位)的状态下对第五布线1005施加适当的电位(读出电位)时,第二布线1002具有对应于保持在节点FG中的电荷量的电位。这是因为:在晶体管1200为n沟道晶体管的情况下,对晶体管1200的栅极施加高电平电荷时的外观上的阈值电压Vth_H低于对晶体管1200的栅极施加低电平电荷时的外观上的阈值电压Vth_L。在此,外观上的阈值电压是指为了使晶体管1200成为“导通状态”所需要的第五布线1005的电位。由此,通过将第五布线1005的电位设定为Vth_H与Vth_L之间的电位V0,可以辨别施加到节点FG的电荷。例如,在写入时节点FG被供应高电平电荷的情况下,若第五布线1005的电位为V0(>Vth_H),晶体管1200则成为“导通状态”。另一方面,当节点FG被供应低电平电荷时,即便第五布线1005的电位为V0(<Vth_L),晶体管1200还保持“非导通状态”。因此,通过辨别第二布线1002的电位,可以读出节点FG所保持的信息。
注意,在读出时必须读出所希望的单元的信息。在不读出信息的存储单元中,对第五布线1005施加不管施加到节点FG的电荷如何都使晶体管1200成为“非导通状态”的电位,即低于Vth_H的电位,即可。或者,对第五布线1005施加不管施加到节点FG的电荷如何都使晶体管1200成为“导通状态”的电位,即高于Vth_L的电位,即可。
图32B所示的单元1100在不包括晶体管1200之处与单元1000不同。在此情况下也可以通过与单元1000同样的工作进行数据的写入及保持工作。
说明单元1100中的数据读出。在晶体管600成为导通状态时,处于浮动状态的第三布线1003和电容元件1400导通,且在第三布线1003和电容元件1400之间再次分配电荷。其结果是,第三布线1003的电位变化。第三布线1003的电位的变化量根据电容元件1400的一个电极的电位(或积累于电容元件1400中的电荷)而具有不同的值。
例如,在电容元件1400的一个电极的电位为V,电容元件1400的电容为C,第三布线1003所具有的电容成分为CB,再次分配电荷之前的第三布线1003的电位为VB0时,再次分配电荷之后的第三布线1003的电位为(CB×VB0+CV)/(CB+C)。因此,在假定单元处于其电容元件1400的一个电极的电位为两种的状态,即V1和V0(V1>V0)时,可以得知保持电位V1时的第三布线1003的电位(=(CB×VB0+CV1)/(CB+C))高于保持电位V0时的第三布线1003的电位(=(CB×VB0+CV0)/(CB+C))。
并且,通过对第三布线1003的电位和规定的电位进行比较,可以读出数据。
此外,因为包括单元1000或单元1100的存储装置在写入数据时不需要高电压,所以其中不容易产生元件的劣化。例如,不同于现有的非易失性存储器,不需要对浮动栅极注入电子或从浮动栅极抽出电子,因此不会发生绝缘膜劣化等问题。换言之,在本发明的一个方式的存储装置中,在现有非易失性存储器中成为问题的重写次数不受到限制,并且其可靠性得到极大的提高。再者,根据晶体管的导通状态/关闭状态进行数据的写入,所以能够进行高速工作。
图33示出将图32A所示的单元1000排列为矩阵状的单元阵列1010。布线1001及布线1003与布线1011连接,布线1002与布线1012连接,布线1004与布线1014连接,布线1005与布线1015连接,布线1006与布线1016连接。也就是说,布线1014电连接于晶体管600的第一栅电极,布线1016电连接于晶体管600的第二栅电极。
如图33所示,当在单元阵列1010的外侧的区域中通过布线1017电连接布线1014与布线1015时,不需要设置用来将布线1014及布线1015电连接于单元1000的接触孔,由此可以提高单元1000的密度。
此外,也可以在一部分的单元1000中设置接触孔而电连接布线1014与布线1015。例如,也可以在每一个芯片中的单元1000中设置接触孔。通过在单元阵列1010的外侧的区域和单元1000中设置接触孔,可以减少接触孔间的距离。因此,可以减小布线1014与布线1015间的信号延迟。注意,虽然各接触孔间的距离优选尽可能相等,但是也可以不同。
即使当在一部分的单元1000中设置用来电连接布线1014与布线1015的接触孔时,也可以与在所有单元1000中设置接触孔的情况相比提高单元1000的密度。
图34是对应于图32A的单元1000的截面图。注意,图34A、图34B及图34C是不同部分的截面图。
图34所示的半导体装置包括晶体管1200、晶体管600以及电容元件1400。晶体管600及电容元件1400配置于晶体管1200的上方。
晶体管1200是使用半导体衬底450的晶体管。晶体管1200包括半导体衬底450中的区域472a、半导体衬底450中的区域472b、绝缘膜462以及导电膜454。
在晶体管1200中,区域472a及区域472b具有源区域及漏区域的功能。另外,绝缘膜462具有栅极绝缘膜的功能。另外,导电膜454具有栅电极的功能。因此,能够由施加到导电膜454的电位控制沟道形成区域的电阻。也就是说,能够由施加到导电膜454的电位控制区域472a与区域472b之间的导通/非导通。
作为半导体衬底450,例如可以使用由硅或锗等构成的单一材料半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。优选的是,作为半导体衬底450使用单晶硅衬底。
作为半导体衬底450使用包含赋予n型导电性的杂质的半导体衬底。注意,作为半导体衬底450,也可以使用包含赋予p型导电性的杂质的半导体衬底。此时,在形成晶体管1200的区域中可以配置包含赋予n型导电性的杂质的阱。或者,半导体衬底450也可以为i型。
半导体衬底450的顶面优选具有(110)面。由此,能够提高晶体管1200的导通特性。
区域472a及区域472b是包含赋予p型导电性的杂质的区域。由此,晶体管1200具有p沟道型的结构。
注意,晶体管1200与邻接的晶体管被区域460等隔开。区域460具有绝缘性。
图34所示的单元1000包括绝缘膜464、绝缘膜466、绝缘膜468、绝缘膜422、导电膜480a、导电膜480b、导电膜480c、导电膜478a、导电膜478b、导电膜478c、导电膜476a、导电膜476b、导电膜474a、导电膜474b、导电膜474c、导电膜496a、导电膜496b、导电膜496c、导电膜496d、导电膜498a、导电膜498b、导电膜498c、导电膜498d、绝缘膜490、绝缘膜492、绝缘膜428、绝缘膜409以及绝缘膜494。
这里,绝缘膜422、绝缘膜428及绝缘膜409是具有阻挡性的绝缘膜。即,图34所示的半导体装置具有晶体管600被具有阻挡性的绝缘膜围绕的结构。注意,也可以不包括绝缘膜422、绝缘膜428和绝缘膜409中的任一个以上。
绝缘膜464配置于晶体管1200上。绝缘膜466配置于绝缘膜464上。绝缘膜468配置于绝缘膜466上。绝缘膜490配置于绝缘膜468上。晶体管600配置于绝缘膜490上。绝缘膜492配置于晶体管600上。绝缘膜494配置于绝缘膜492上。
绝缘膜464包括到达区域472a的接触孔、到达区域472b的接触孔以及到达导电膜454的接触孔。导电膜480a、导电膜480b或导电膜480c分别填充于各接触孔中。
绝缘膜466包括到达导电膜480a的接触孔、到达导电膜480b的接触孔以及到达导电膜480c的接触孔。导电膜478a、导电膜478b或导电膜478c分别填充于各接触孔中。
绝缘膜468及绝缘膜422包括到达导电膜478b的接触孔以及到达导电膜478c的接触孔。导电膜476a或导电膜476b分别填充于各接触孔中。
绝缘膜490包括与晶体管600的沟道形成区域重叠的接触孔、到达导电膜476a的接触孔以及到达导电膜476b的接触孔。导电膜474a、导电膜474b或导电膜474c分别填充于各接触孔中。
导电膜474a也可以具有晶体管600的第二栅电极(也称为背栅电极)的功能。也就是说,晶体管600具有实施方式2所示的s-channel结构。由此,可以增加晶体管600的通态电流。另外,由于可以抑制穿通现象,因此可以使晶体管600的饱和区域中的电特性稳定。
绝缘膜409及绝缘膜492包括到达隔着绝缘膜615与用作晶体管600的源电极和漏电极中的一个的导电膜612a重叠的导电膜617的接触孔、到达用作晶体管600的栅电极的导电膜616的接触孔、穿过用作晶体管600的源电极和漏电极中的另一个的导电膜612b到达导电膜474b的接触孔以及穿过用作晶体管600的源电极和漏电极中的一个的导电膜612a到达导电膜474c的接触孔。导电膜496a、导电膜496b、导电膜496c或导电膜496d分别填充于各接触孔中。注意,各接触孔有时夹住晶体管600等的任一构成要素所包括的接触孔。
绝缘膜494包括到达导电膜496a的接触孔、到达导电膜496b的接触孔、到达导电膜496c的接触孔以及到达导电膜496d的接触孔。导电膜498a、导电膜498b、导电膜498c或导电膜498d分别填充于各接触孔中。
作为绝缘膜464、绝缘膜466、绝缘膜468、绝缘膜490、绝缘膜492及绝缘膜494,例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘膜的单层或叠层。例如,作为绝缘膜401,使用氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽即可。
绝缘膜464、绝缘膜466、绝缘膜468、绝缘膜490、绝缘膜492和绝缘膜494中的一个以上优选包括具有阻挡性的绝缘膜。
作为具有阻挡氢等杂质及氧的功能的绝缘膜,例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘膜的单层或叠层。
作为导电膜480a、导电膜480b、导电膜480c、导电膜478a、导电膜478b、导电膜478c、导电膜476a、导电膜476b、导电膜474a、导电膜474b、导电膜474c、导电膜496a、导电膜496b、导电膜496c、导电膜496d、导电膜498a、导电膜498b、导电膜498c及导电膜498d,例如可以使用包含硼、氮、氧、氟、硅、磷、铝、钛、铬、锰、钴、镍、铜、锌、镓、钇、锆、钼、钌、银、铟、锡、钽和钨中的一种以上的导电膜的单层或叠层。例如,也可以使用合金或化合物,还可以使用包含铝的导电膜、包含铜及钛的导电膜、包含铜及锰的导电膜、包含铟、锡及氧的导电膜、包含钛及氮的导电膜等。导电膜480a、导电膜480b、导电膜480c、导电膜478a、导电膜478b、导电膜478c、导电膜476a、导电膜476b、导电膜474a、导电膜474b、导电膜474c、导电膜496a、导电膜496b、导电膜496c、导电膜496d、导电膜498a、导电膜498b、导电膜498c和导电膜498d中的一个以上优选包括具有阻挡性的导电膜。
晶体管1200的源电极或漏电极通过导电膜480b、导电膜478b、导电膜476a、导电膜474b以及导电膜496c电连接到用作晶体管600的源电极和漏电极中的另一个的导电膜612b。此外,用作晶体管1200的栅电极的导电膜454通过导电膜480c、导电膜478c、导电膜476b、导电膜474c以及导电膜496d电连接到用作晶体管600的源电极和漏电极中的一个的导电膜612a。
电容元件1400包括绝缘膜615及导电膜617。注意,绝缘膜615可以经过与用作晶体管600的栅极绝缘膜的绝缘膜614同一工序形成,从而可以提高生产率,所以有时是优选的。另外,当作为导电膜617使用经过与用作晶体管600的栅电极的导电膜616同一工序形成的层时,可以提高生产率,所以有时是优选的。但是,这些膜也可以经过不同的工序形成。
注意,图35所示的单元1000与图34所示的单元1000不同之处只在于晶体管1200的结构。因此,关于图35所示的单元1000,参照图34所示的单元1000的记载。具体而言,在图35所示的单元1000中,晶体管1200为Fin型。通过使晶体管1200成为Fin型,实效上的沟道宽度得到增大,从而能够提高晶体管1200的导通特性。另外,由于可以增大栅电极的电场的影响,所以能够提高晶体管1200的关闭特性。注意,图35A、图35B及图35C是不同部分的截面图。
另外,图36所示的单元1000与图34所示的单元1000不同之处只在于晶体管1200的结构。因此,关于图36所示的单元1000,参照图34所示的单元1000的记载。具体而言,在图36所示的单元1000中,晶体管1200设置在SOI衬底上。图36示出区域456与半导体衬底450被绝缘膜452隔开的结构。通过使用SOI衬底,可以抑制穿通现象等,所以能够提高晶体管1200的关闭特性。注意,绝缘膜452可以通过使半导体衬底450的一部分绝缘体化形成。例如,作为绝缘膜452可以使用氧化硅。注意,图36A、图36B及图36C是不同部分的截面图。
在图34至图36所示的单元1000中,由于使用半导体衬底形成p沟道晶体管,并在其上方形成n沟道晶体管,因此能够减少元件所占的面积。也就是说,可以提高半导体装置的集成度。另外,与使用同一半导体衬底形成n沟道晶体管及p沟道晶体管的情况相比,可以简化制造工序,所以能够提高半导体装置的生产率。另外,能够提高半导体装置的成品率。另外,p沟道晶体管有时可以省略LDD(Lightly Doped Drain)区域的形成、浅沟槽(ShallowTrench)结构的形成或弯曲设计等复杂的工序。因此,与使用半导体衬底形成n沟道晶体管的单元1000相比,图34至图36所示的单元1000有时能够提高生产率和成品率。
在本实施方式中,对晶体管1200为p沟道晶体管的情况进行说明,但是晶体管1200也可以为n沟道晶体管。
注意,在本实施方式中,晶体管600也可以为晶体管500。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式5
在本实施方式中,参照图37和图38说明具有本发明的一个方式的半导体装置的显示模块及电子设备。
图37所示的显示模块8000在上盖8001与下盖8002之间包括连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、背光8007、框架8009、印刷电路板8010、电池8011。
可以将本发明的一个方式的半导体装置例如用于显示面板8006。
上盖8001及下盖8002可以根据触摸面板8004及显示面板8006的尺寸适当地改变其形状或尺寸。
触摸面板8004可以是电阻膜式触摸面板或静电容量式触摸面板,并且能够以与显示面板8006重叠的方式被形成。此外,也可以使显示面板8006的对置衬底(密封衬底)具有触摸面板的功能。另外,也可以在显示面板8006的各像素内设置光传感器,以制成光学触摸面板。
背光8007包括光源8008。注意,虽然在图37中例示出在背光8007上配置光源8008的结构,但是不局限于此。例如,可以在背光8007的端部设置光源8008,并使用光扩散板。当使用有机EL元件等自发光型发光元件时,或者当使用反射型面板时,可以采用不设置背光8007的结构。
框架8009除了具有保护显示面板8006的功能以外还具有用来遮断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽的功能。此外,框架8009也可以具有散热板的功能。
印刷电路板8010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源,既可以使用外部的商业电源,又可以使用另行设置的电池8011的电源。当使用商业电源时,可以省略电池8011。
此外,在显示模块8000中还可以设置偏振片、相位差板、棱镜片等构件。
图38A至图38G是示出电子设备的图。这些电子设备可以包括外壳5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关或操作开关)、连接端子5006、传感器5007(具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。
图38A示出移动计算机,该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。图38B示出具备记录介质的便携式图像再现装置(例如DVD再现装置),该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。图38C示出护目镜型显示器,该护目镜型显示器除了上述以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图38D示出便携式游戏机,该便携式游戏机除了上述以外还可以包括记录介质读取部5011等。图38E示出具有电视接收功能的数码相机,该数码相机除了上述以外还可以包括天线5014、快门按钮5015、图像接收部5016等。图38F示出便携式游戏机,该便携式游戏机除了上述以外还可以包括第二显示部5002、记录介质读取部5011等。图38G示出便携式电视接收机,该便携式电视接收机除了上述以外还可以包括能够收发信号的充电器5017等。
图38A至图38G所示的电子设备可以具有各种功能。例如,可以具有如下功能:将各种数据(静态图像、动态图像、文字图像等)显示在显示部上;触控面板;显示日历、日期或时刻等;通过利用各种软件(程序)控制处理;进行无线通信;通过利用无线通信功能来连接到各种计算机网络;通过利用无线通信功能,进行各种数据的发送或接收;读出储存在记录介质中的程序或数据来将其显示在显示部上等。再者,在具有多个显示部的电子设备中,可以具有如下功能:一个显示部主要显示图像数据,而另一个显示部主要显示文字数据;或者,在多个显示部上显示考虑到视差的图像来显示立体图像等。再者,在具有图像接收部的电子设备中,可以具有如下功能:拍摄静态图像;拍摄动态图像;对所拍摄的图像进行自动或手动校正;将所拍摄的图像储存在记录介质(外部或内置于相机)中;将所拍摄的图像显示在显示部等。注意,图38A至图38G所示的电子设备可具有的功能不局限于上述功能,而可以具有各种功能。
可以将实施方式1至实施方式4所示的半导体装置适用于本实施方式所述的电子设备。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
符号说明
401 绝缘膜
409 绝缘膜
422 绝缘膜
428 绝缘膜
450 半导体衬底
452 绝缘膜
454 导电膜
456 区域
460 区域
462 绝缘膜
464 绝缘膜
466 绝缘膜
468 绝缘膜
472a 区域
472b 区域
474a 导电膜
474b 导电膜
474c 导电膜
476a 导电膜
476b 导电膜
478a 导电膜
478b 导电膜
478c 导电膜
480a 导电膜
480b 导电膜
480c 导电膜
490 绝缘膜
492 绝缘膜
494 绝缘膜
496a 导电膜
496b 导电膜
496c 导电膜
496d 导电膜
498a 导电膜
498b 导电膜
498c 导电膜
498d 导电膜
500 晶体管
502 衬底
504 导电膜
506 绝缘膜
507 绝缘膜
508 氧化物半导体膜
508a 氧化物半导体膜
508b 氧化物半导体膜
509 氧化物半导体膜
509a 绝缘膜
509b 氧化物半导体膜
512 导电膜
512a 导电膜
512b 导电膜
514 绝缘膜
516 绝缘膜
518 绝缘膜
519 绝缘膜
520 导电膜
520a 导电膜
520b 导电膜
531 阻挡膜
536a 掩模
536b 掩模
538 蚀刻剂
539 蚀刻剂
540 氧
540a 氧
542 蚀刻剂
542a 接触孔
542b 接触孔
542c 接触孔
570 晶体管
600 晶体管
602 衬底
604 导电膜
606 绝缘膜
608 氧化物半导体膜
608a 氧化物半导体膜
608b 氧化物半导体膜
612a 导电膜
612b 导电膜
614 绝缘膜
615 绝缘膜
616 导电膜
617 导电膜
618 绝缘膜
700 半导体装置
701 衬底
702 像素部
703 像素部
704 源极驱动器
705 衬底
706 栅极驱动器
706a 栅极驱动器
706b 栅极驱动器
708 FPC端子部
710 布线
711 布线部
712 密封剂
716 FPC
717 扫描线
717a 扫描线
717b 扫描线
718 布线
719 接触孔
719a 接触孔
719b 接触孔
719c 接触孔
720 信号线
721 区域
722 区域
730 区域
734 绝缘膜
736 着色层
738 遮光膜
744 突起
750 晶体管
752 晶体管
760 连接电极
764 绝缘膜
766 绝缘膜
768 绝缘膜
770 平坦化绝缘膜
772 导电膜
774 导电膜
775 液晶元件
776 液晶层
778 结构体
780 各向异性导电膜
790 电容元件
1000 单元
1001 布线
1002 布线
1003 布线
1004 布线
1005 布线
1006 布线
1010 单元阵列
1011 布线
1012 布线
1014 布线
1015 布线
1016 布线
1017 布线
1100 单元
1200 晶体管
1400 电容元件
5000 外壳
5001 显示部
5002 显示部
5003 扬声器
5004 LED灯
5005 操作键
5006 连接端子
5007 传感器
5008 麦克风
5009 开关
5010 红外端口
5011 记录介质读取部
5012 支撑部
5013 耳机
5014 天线
5015 快门按钮
5016 图像接收部
5017 充电器
8000 显示模块
8001 上盖
8002 下盖
8003 FPC
8004 触摸面板
8005 FPC
8006 显示面板
8007 背光
8008 光源
8009 框架
8010 印刷电路板
8011 电池

Claims (9)

1.一种半导体装置,包括:
第一布线;
第二布线;
第三布线;
第一驱动电路;
第二驱动电路;以及
单元阵列,
其中,所述单元阵列包括包含晶体管和存储电容器的多个单元,
所述晶体管包括第一绝缘膜、氧化物半导体膜及第二绝缘膜,
所述氧化物半导体膜包括隔着所述第一绝缘膜重叠于所述第二布线的区域和隔着所述第二绝缘膜重叠于所述第三布线的区域,
所述第一布线电连接于所述第一驱动电路,
所述第二布线电连接于所述第二驱动电路,
所述晶体管配置在所述第二布线的上方,
所述第二布线在与所述晶体管重叠的区域中包括用作所述晶体管的第一栅电极的区域,
所述第三布线配置在所述晶体管的上方,
所述第三布线在与所述晶体管重叠的区域中包括用作所述晶体管的第二栅电极的区域,
所述第三布线包括与所述第二布线重叠的区域,
并且,所述第二布线在所述单元阵列的外侧的区域中与所述第三布线电连接。
2.根据权利要求1所述的半导体装置,
其中所述第二布线与所述第三布线在至少一个所述单元中电连接。
3.一种半导体装置,包括:
第一布线;
第二布线;
第三布线;
第一驱动电路;
第二驱动电路;
第三驱动电路;以及
单元阵列,
其中,在所述第二驱动电路与所述第三驱动电路之间配置所述单元阵列,
所述单元阵列包括包含晶体管和存储电容器的多个单元,
所述晶体管包括第一绝缘膜、氧化物半导体膜及第二绝缘膜,
所述氧化物半导体膜包括隔着所述第一绝缘膜重叠于所述第二布线的区域和隔着所述第二绝缘膜重叠于所述第三布线的区域,
所述第一布线电连接于所述第一驱动电路,
所述第二布线电连接于所述第二驱动电路或所述第三驱动电路,
所述晶体管配置在所述第二布线的上方,
所述第二布线在与所述晶体管重叠的区域中包括用作所述晶体管的第一栅电极的区域,
所述第三布线配置在所述晶体管的上方,
所述第三布线在与所述晶体管重叠的区域中包括用作所述晶体管的第二栅电极的区域,
所述第三布线包括与所述第二布线重叠的区域,
并且,所述第二布线在所述单元阵列的外侧的区域中与所述第三布线电连接。
4.根据权利要求1或3所述的半导体装置,
其中所述第二布线与所述第三布线在所述单元阵列与所述第二驱动电路之间的区域中电连接。
5.根据权利要求1或3所述的半导体装置,
其中所述第二布线与所述第三布线之间的连接部中的所述第二布线的宽度比与所述单元重叠的区域中的所述第二布线的宽度大。
6.根据权利要求1或3所述的半导体装置,
其中所述第三布线的电阻为所述第二布线的电阻以下。
7.根据权利要求1或3所述的半导体装置,
其中所述第三布线包含铜。
8.根据权利要求1或3所述的半导体装置,
其中所述单元为像素,
并且所述单元阵列为像素部。
9.一种包括权利要求1或3所述的半导体装置的电子设备。
CN201680023158.8A 2015-04-20 2016-04-11 半导体装置及电子设备 Expired - Fee Related CN107534057B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110383436.3A CN113314545A (zh) 2015-04-20 2016-04-11 半导体装置及电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015085794 2015-04-20
JP2015-085794 2015-04-20
PCT/IB2016/052033 WO2016170443A1 (ja) 2015-04-20 2016-04-11 半導体装置および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110383436.3A Division CN113314545A (zh) 2015-04-20 2016-04-11 半导体装置及电子设备

Publications (2)

Publication Number Publication Date
CN107534057A true CN107534057A (zh) 2018-01-02
CN107534057B CN107534057B (zh) 2021-04-30

Family

ID=57143183

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680023158.8A Expired - Fee Related CN107534057B (zh) 2015-04-20 2016-04-11 半导体装置及电子设备
CN202110383436.3A Pending CN113314545A (zh) 2015-04-20 2016-04-11 半导体装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110383436.3A Pending CN113314545A (zh) 2015-04-20 2016-04-11 半导体装置及电子设备

Country Status (5)

Country Link
US (1) US10591791B2 (zh)
JP (1) JP6723225B2 (zh)
KR (2) KR102462475B1 (zh)
CN (2) CN107534057B (zh)
WO (1) WO2016170443A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788697A (zh) * 2018-03-06 2020-10-16 株式会社半导体能源研究所 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
TWI740516B (zh) 2020-05-28 2021-09-21 元太科技工業股份有限公司 顯示面板
CN112925142A (zh) * 2021-03-16 2021-06-08 京东方科技集团股份有限公司 一种基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012812A1 (en) * 2006-07-11 2008-01-17 Seiko Epson Corporation Electro-optical device and electronic apparatus including same
CN101997003A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置
US20140043094A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US20150097181A1 (en) * 2013-10-04 2015-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
CN103400857B (zh) * 2009-11-27 2016-12-28 株式会社半导体能源研究所 半导体装置和及其制造方法
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP5878978B2 (ja) * 2012-05-23 2016-03-08 シャープ株式会社 液晶駆動方法及び液晶表示装置
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
KR101978789B1 (ko) * 2012-12-24 2019-05-15 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조 방법
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6570817B2 (ja) * 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012812A1 (en) * 2006-07-11 2008-01-17 Seiko Epson Corporation Electro-optical device and electronic apparatus including same
CN101997003A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置
US20140043094A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US20150097181A1 (en) * 2013-10-04 2015-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788697A (zh) * 2018-03-06 2020-10-16 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
KR102462475B1 (ko) 2022-11-01
CN107534057B (zh) 2021-04-30
US20180095336A1 (en) 2018-04-05
KR20170137822A (ko) 2017-12-13
KR20220151034A (ko) 2022-11-11
JPWO2016170443A1 (ja) 2018-03-29
US10591791B2 (en) 2020-03-17
JP6723225B2 (ja) 2020-07-15
CN113314545A (zh) 2021-08-27
WO2016170443A1 (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP7265658B2 (ja) 表示装置
JP7038777B2 (ja) 半導体装置
JP6130563B2 (ja) 半導体装置
JP7108060B2 (ja) 表示装置
CN106663391B (zh) 显示装置及其制造方法
CN106057907B (zh) 半导体装置的制造方法
CN108292683A (zh) 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
JP7455242B2 (ja) 表示装置
CN107683531A (zh) 半导体装置以及包括该半导体装置的显示装置
CN108292684A (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN108475700A (zh) 半导体装置以及包括该半导体装置的显示装置
CN108473334A (zh) 金属氧化物膜以及半导体装置
CN107210226A (zh) 半导体装置的制造方法
CN106471610A (zh) 半导体装置以及包括该半导体装置的显示装置
CN107534057A (zh) 半导体装置及电子设备
CN110024135A (zh) 半导体装置
WO2016181261A1 (ja) 表示装置、表示モジュール、電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210430

CF01 Termination of patent right due to non-payment of annual fee