JP4789369B2 - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP4789369B2 JP4789369B2 JP2001241463A JP2001241463A JP4789369B2 JP 4789369 B2 JP4789369 B2 JP 4789369B2 JP 2001241463 A JP2001241463 A JP 2001241463A JP 2001241463 A JP2001241463 A JP 2001241463A JP 4789369 B2 JP4789369 B2 JP 4789369B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- gate signal
- pixel
- gate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁表面上に複数の画素を設け、各画素の輝度を変化させ表示を行う表示装置に関する。特に、各画素の輝度を制御する駆動回路を、画素が形成された絶縁表面上と同一表面上に、設けた構成の表示装置に関する。また、前記表示装置を用いた電子機器に関する。
【0002】
【従来の技術】
表示装置は、様々な電子機器に組み込まれ用いられている。特に、携帯型情報機器に用いられる表示装置では、携帯情報機器を小型化、低消費電力化するために、表示装置の小型化、低消費電力化が求められている。
【0003】
小型・低消費電力の表示装置として、液晶表示装置や、OLED(Organic Light Emitting Diode)素子を用いたOLED表示装置などのフラットパネルディスプレイが注目されている。
【0004】
なお本明細書において、OLED素子とは、一重項励起子からの発光(蛍光)と、三重項励起子からの発光(燐光)の両方を含むものとする。
【0005】
これらのフラットパネルディスプレイは、絶縁表面を有する基板上に形成された複数のマトリクス状の画素を有する。駆動回路によって、1画素に選択的に映像信号を入力して、画素の輝度を変化させることによって、画像を表現する。
【0006】
駆動回路と画素の接続の取り方としては、様々な手法がある。
【0007】
画素の輝度を制御する駆動回路を、単結晶IC基板等の別基板上に形成し、画素が形成された絶縁表面を有する基板上に貼り付けて画素との接続を取る手法がある。この場合、単結晶IC基板と、画素が形成された絶縁表面を有する基板の張り合わせの際に必要となる面積が大きい。また、駆動回路と画素との間の配線抵抗が大きい。そのため、小型・低消費電力の表示装置を提供するのが困難である。
【0008】
一方、画素が形成された絶縁表面上と同一の表面上に駆動回路を一体形成し、画素と駆動回路の接続を取る手法がある。画素が形成された絶縁表面と同一の表面上に、薄膜トランジスタ(TFT:Thin Film Transister)によって、駆動回路を形成する。これによって、小型化・低消費電力化可能な表示装置が提供される。
【0009】
図9に、複数の画素がマトリクス状に形成された画素領域と、画素領域の周りに形成された駆動回路とを有する表示装置の上面図を示す。
【0010】
絶縁表面を有する基板上900に、ソース信号線駆動回路902と、ゲート信号線駆動回路901(901A及び901B)と、画素領域903が配置されている。各駆動回路(ソース信号線駆動回路902及びゲート信号線駆動回路901)に入力される信号は、FPC基板904より入力される。
【0011】
表示装置を上面から見た場合に、画素領域903以外の領域を額縁と呼ぶことにする。つまり、表示装置において額縁とは、画像の表示を行わない部分に相当する。
【0012】
液晶表示装置では、各画素の輝度は、液晶素子の配向を制御することによって透過率を制御し、表現される。液晶素子は、2つの電極間に液晶材料が配置された構造を有する。駆動回路等が形成された基板(以下、画素基板と表記する)上に液晶素子の一方の電極(以下、画素電極と表記する)を形成し、別基板(以下、対向基板と表記する)上に、液晶素子のもう一方の電極(対向電極)を形成する。画素基板及び対向基板を、画素電極と対向電極が向かい合うように貼り付ける。
【0013】
画素基板上において、画素領域及び各駆動回路を囲むようにシール材を配置し、対向基版を貼り付ける。画素基板、対向基板及びシール材によって囲まれた領域に液晶材料が封入される。図9に示す表示装置が液晶表示装置であるとすると、画素基板900と対向基板を貼り付ける際に用いるシール材がを、906である。なお、図9において対向基板、液晶材料は、図示していない。
【0014】
OLED表示装置では、各画素の輝度は、OLED素子の発光を制御することによって表現される。OLED素子は、駆動回路等を構成するTFTが形成された後、画素基板上に形成される。ここで、OLED素子は、外気に触れると酸素や水分等によって著しく劣化する性質がある。そのため、OLED表示装置は、OLED素子を形成した後、カバー材を設けてOLED素子を外気から遮断する構造が用いられる。カバー材は、画素基板上にシール材を用いて貼り付けられる。
【0015】
画素基板上において、画素領域及び各駆動回路を囲むようにシール材を配置し、カバー材を貼り付ける。画素基板、カバー材及びシール材によって囲まれた領域にOLED素子が密閉される。図9に示す表示装置がOLED表示装置であるとすると、シール材は、906である。なお、図9においてカバー材は、図示していない。
【0016】
液晶表示装置やOLED表示装置などの表示装置に共通して、画素領域903には、並列に配置されたx本(xは、自然数)のソース信号線S1〜Sxと、ソース信号線S1〜Sxに垂直な方向に、並列に配置されたy(yは、自然数)のゲート信号線G1〜Gyが形成される。これらのソース信号線S1〜Sxと、ゲート信号線G1〜Gyに入力された信号によって、画素が選択され、選択された画素の輝度が制御される。
【0017】
複数のソース信号線S1〜Sxに信号を入力するソース信号線駆動回路902と、複数のゲート信号線G1〜Gyに信号を入力するゲート信号線駆動回路901(901A及び901B)が、画素領域903の周りに形成されている。
【0018】
シフトレジスタ等を用いたソース信号線駆動回路902では、図中矢印で示した走査方向に従って、順に信号を出力し、出力された信号は、複数のソース信号線S1〜Sxに入力される。通常、複数の平行に配置されたソース信号線S1〜Sxに対して、走査方向が垂直になるようにソース信号線駆動回路902が配置されている。同様に、シフトレジスタ等を用いたゲート信号線駆動回路901では、図中矢印で示した走査方向に従って、順に信号を出力し、出力された信号は、複数のゲート信号線G1〜Gyに入力される。通常、複数の平行に配置されたゲート信号線G1〜Gyに対して、走査方向が垂直になるようにゲート信号線駆動回路901が配置されている。
【0019】
図9では、ゲート信号線駆動回路901(901A及び901B)は、画素領域の両側に形成されているが、片側配置でもかまわない。
【0020】
上記のように配置したゲート信号線駆動回路901の走査方向を、行方向と呼び、ソース信号線駆動回路902の走査方向を、列方向と呼ぶことにする。
【0021】
図9では、四角形で示した画素領域903の1辺に平行にソース信号線駆動回路902が形成される。そして、ソース信号線駆動回路902が平行に形成された辺とは異なり、また対向しない2辺に、それぞれ平行にゲート信号線駆動回路901A及び901Bが形成されている。
【0022】
本明細書中において、画素基板900上の画素領域903の4辺の周辺で、FPC基板904が接続された辺の側を上部、その向かい合う辺の側を下部と言うことにする。
【0023】
一方、画素基板900上の画素領域903の4辺の周辺で、FPC基板904が接続された辺と隣り合う辺の側と、その対向する辺の側とを、それぞれ画素領域の左部、右部と呼ぶ事にする。
【0024】
通常、ソース信号線駆動回路は、FPC基板が貼り付けられた部分から一番近い距離に配置される。そのため一般に、画素領域903の上部にはソース信号線駆動回路902が配置されている。一方、画素基板900上の画素領域903の左右には、ゲート信号線駆動回路901が配置されている。
【0025】
なお、ソース信号線駆動回路は、画素基板900上の画素領域903の4辺の周辺で、FPC基板904が接続された側と対向する側に配置されていても良い。このとき画素領域の下部にソース信号線駆動回路が配置される構成となる。
【0026】
なお、画素領域903の上下左右は、表示装置の上下左右にそれぞれ対応するものと考える。
【0027】
【発明が解決しようとする課題】
携帯電話等の携帯情報機器の場合、画像表示を行う画面をできるだけ大きくすること、及び、本体の幅を小さくして持ちやすくすることが、ユーザーから求められている。
【0028】
表示画面をできるだけ大きくし、且つ、本体の幅をできるだけ小さくするために、本体に組み込まれる表示装置の額縁の面積を小さくすることが要求される。
【0029】
ここで、図9に示した構造の表示装置では、ゲート信号線駆動回路901A及び901Bが、画素領域903の左右に配置されている。
【0030】
また、画素基板900上の、ゲート信号線駆動回路901A及び901Bの外側には、更にシール材906が形成される。そのため、表示装置の左右の額縁の面積を小さくすることができない問題がある。
【0031】
なお、画素領域の上下方向は、FPC基板が接続されているため、額縁の面積を小さくするには限界がある。
【0032】
そこで、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路が形成された表示装置において、表示装置の横の額縁の面積を小さくすることを課題とする。
【0033】
【課題を解決するための手段】
複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)が形成された表示装置において、ゲート信号線駆動回路を、ソース信号線駆動回路と平行に設ける。つまり、ゲート信号線駆動回路を、画素領域の上や下に配置する。
【0034】
こうして、画素領域の四方のうち、少なくとも対向する2方は、駆動回路が配置されない構成とする。
【0035】
ここで、ゲート信号線駆動回路とソース信号線駆動回路を平行にするとは、ゲート信号線駆動回路の走査方向が、ソース信号線駆動回路の走査方向と平行になることを示す。
【0036】
なお本明細書中では、駆動回路の走査方向とは、駆動回路において、駆動回路からの信号を入力する複数の信号線のそれぞれに対応する回路が、並んだ方向を示すものとする。
【0037】
一般に、ソース信号線駆動回路から出力される信号は、短い距離で、画素領域に入力されるのが望ましい。そのため、ソース信号線駆動回路とゲート信号線駆動回路を画素領域の同じ側に形成した場合、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置される。
【0038】
なお、ゲート信号線駆動回路を、ソース信号線駆動回路より画素領域に近い側に配置する構成とすることも可能である。
【0039】
また、ソース信号線駆動回路を画素領域の上部または下部にのみ配置し、ゲート信号線駆動回路を、画素領域のソース信号線駆動回路が形成された側の辺と対向する辺の側にのみ配置する構成でもよい。
【0040】
前述のように、ソース信号線駆動回路及びゲート信号線駆動回路を配置した場合、画素領域のゲート信号線を順に走査するために以下の構成を用いる。
【0041】
第1の構成としては、ゲート信号線駆動回路は、画素領域のゲート信号線に対して垂直な、引き回し用ゲート信号線に信号を出力する。
【0042】
ここで、ゲート信号線駆動回路とソース信号線駆動回路を画素領域の同じ側で、且つ、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置する構成の場合は、引き回し用ゲート信号線は、ゲート信号線駆動回路と画素領域の間に設けられたソース信号線駆動回路を貫通して、画素領域を引き回される。
【0043】
引き回し用ゲート信号線は、画素領域において対応するゲート信号線に接続される。こうしてゲート信号線駆動回路は、画素領域のゲート信号線に信号を順次入力する。
【0044】
画素領域において、ゲート信号線と接続される引き回し用ゲート信号線は、ゲート信号線と同じ層に形成されていても良いし、異なる層に形成されていてもよい。
【0045】
また、引き回し用ゲート信号線は、画素領域において、ソース信号線等と平行に形成される。引き回し用ゲート信号線を、これらの平行な配線と重ねて形成することによって、開口率を大きくすることが可能である。
【0046】
第2の構成としては、ゲート信号線駆動回路の出力を引き回して、画素領域の横方向から入力する。
【0047】
このとき、ゲート信号線の上部にシール材を配置することができる。これによって、配線が占める面積による表示装置の横方向の額縁の面積も抑制することができる。
【0048】
上記構成により、ゲート信号線駆動回路の分、従来ゲート信号線駆動回路が形成されていた表示装置の横方向の幅を小さくすることができ、横方向の額縁の面積が小さな表示装置を提供することができる。
【0049】
【発明の実施の形態】
(実施の形態1)
複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)が形成された表示装置において、ゲート信号線駆動回路を、画素領域の4辺の周辺のソース信号線駆動回路と同じ辺の側に配置する。このとき、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置し、ゲート信号線駆動回路からの信号を、ソース信号線駆動回路を介して画素領域に入力する。
【0050】
画素領域の左右には、各駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)を配置しない。
【0051】
図1に、本発明の表示装置の実施の形態1の構成を示す。
【0052】
図1(A)は、表示装置の構成を示す上面図である。表示装置は、画素基板100上に、画素領域103と、ソース信号線駆動回路102と、ゲート信号線駆動回路101と、FPC基板104と、シール材106とが配置されている。
【0053】
ソース信号線駆動回路102は、画素領域103の上部に形成され、ゲート信号線駆動回路101は、ソース信号線駆動回路102と平行に、画素領域103の上部に形成されている。
【0054】
図1(A)中、領域110で示した部分の詳細な構成を図1(B)に、領域111で示した部分の詳細な構成を図1(C)に示す。
【0055】
図1(B)に示す、101aはゲート信号線駆動回路101の一部である。また、102aはソース信号線駆動回路102の一部である。ここで、画素領域には、x(xは自然数)本のソース信号線と、y(yは自然数)本のゲート信号線が配置されているとする。
【0056】
領域110において、ゲート信号線駆動回路101aから出力された信号は、引き回し用ゲート信号線GDi−2〜GDi+2(iは、3以上の自然数)に出力される。引き回し用ゲート信号線GDi−2〜GDi+2は、ソース信号線駆動回路102aを貫通して、画素領域103へ引き回される。また、ソース信号線駆動回路102aは、ソース信号線Sj−2〜Sj+2(jは、3以上の自然数)に信号を出力する。引き回し用ゲート信号線GDi−2〜GDi+2とソース信号線Sj−2〜Sj+2は、平行である。
【0057】
なお本明細書において、ソース信号線の、ソース信号線駆動回路から画素領域に引き回される部分を、引き回し用のソース信号線とし、画素領域内のソース信号線と区別して呼ぶこともできるが、説明のため、画素領域のソース信号線と画素領域のソース信号線のどちらも、ソース信号線と呼ぶことにする。
【0058】
図1(C)示す領域111において、画素領域103に引き回された、引き回し用ゲート信号線GDi−2〜GDi+2は、ゲート信号線Gi−2〜Gi+2とそれぞれ接続される。
【0059】
なお、図1(C)において、ソース信号線等は図示していない。
【0060】
領域110と同様に、ゲート信号線駆動回路101全体から、全ての引き回し用ゲート信号線GD1〜GDz(zは、自然数)に信号が入力され、画素領域に信号を入力する。また、ソース信号線駆動回路102全体から、ソース信号線S1〜Sxに信号が入力され、画素領域103に信号を入力する。画素領域103において、領域111と同様に、全てのゲート信号線G1〜Gyそれぞれは、対応する引き回し用ゲート信号線GD1〜GDzそれぞれと接続される。
【0061】
ここでは、引き回し用ゲート信号線の本数zを、ゲート信号線の本数yと同じに設定する場合を想定する。
【0062】
このとき、一般にソース信号線の数xは、ゲート信号線の数yと異なる。仮に、ソース信号線の数xが、ゲート信号線の数yより大きな場合、ソース信号線と引き回し用ゲート信号線が交互に画素領域へ引き回されている部分と、ソース信号線のみが画素領域へ引き回されている部分が生じる状態となる。または、引き回し用ゲート信号線の配線間隔が、ソース信号線の配線間隔より広くなる状態となる。
【0063】
上記状態は、透過型の表示装置で画素の開口率が問題となる場合等に、画素の輝度のばらつきの原因となる可能性がある。そこで、引き回し用ゲート信号線の数zを、ソース信号線の数xと同じに設定し、引き回し用ゲート信号線のx−y本分を、実際にはゲート信号線に信号を入力しない、ダミー配線として扱う構成としてもよい。
【0064】
実施の形態1の第1の構成として、引き出し用ゲート信号線を、ゲート信号線と同じ層に形成する場合を例に説明する。
【0065】
図2に、画素領域の一部の構成を示す上面図を示す。
【0066】
図2(A)において、引き回し用ゲート信号線GDi−1〜GDi+1と、ゲート信号線Gi−1〜Gi+1は、同じ層に形成されている。ゲート信号線Giと、引き回し用ゲート信号線GDiの接続されるとする。一方、接続されないゲート信号線Giと、引き回し用ゲート信号線GDj(jは、iとは異なるy以下の自然数)とは、ゲート信号線Giとは別の層に形成された配線を介して交わる。
【0067】
こうして画素領域全体において、引き回し用ゲート信号線GD1〜GDyは、ゲート信号線G1〜Gyとそれぞれ接続される。
【0068】
図2(B)に、図2(A)中領域200で示した部分の拡大図を示す。
【0069】
引き回し用ゲート信号線GDiは、ゲート信号線Gi、Gi−1等とは異なる層に形成された配線201を介して、ゲート信号線Gi−1と交わる。つまり、ゲート信号線Gi−1と交わる前に、ゲート信号線Gi−1と同じ層に形成された引き回し用ゲート信号線GDiはコンタクトホール202aによって、配線201と接続される。また、ゲート信号線Gi−1と交わった後、配線201は、コンタクトホール202bによって、再びゲート信号線Gi−1と同じ層に形成された引き回し用ゲート信号線GDiに接続される。こうして、引き回し用ゲート信号線GDiとゲート信号線Giは接続される。
【0070】
図2に示した構成は、反射型液晶表示装置や上方放射のOLED表示装置等、画素基板を介さずに放出された光を視認するタイプの表示装置に有効である。
【0071】
次に、実施の形態1の第2の構成として、引き出し用ゲート信号線を、ゲート信号線と異なる層に形成する場合を例を図5を用いて説明する。
【0072】
図5(A)〜図5(C)に、画素領域の一部の構成を示す上面図を示す。
【0073】
図5(A)に示す様に、引き出し用ゲート信号線GDi、GDi+1をゲート信号線Gi、Gi+1と異なる層に形成する。なお、図5(A)において、ゲート信号線及び引き回し用ゲート信号線以外の配線は図示していない。
【0074】
引き回し用ゲート信号線GDiとゲート信号線Giは、コンタクトホール501iによって接続される。同様に、引き回し用ゲート信号線GDi+1とゲート信号線Gi+1は、コンタクトホール501i+1によって接続される。
【0075】
図5(B)では、ソース信号線Sj、Sj+1が、引き回し用ゲート信号線GDi、GDi+1と重ねて配置した例を示す。このとき、ソース信号線Sj及びSj+1と、ゲート信号線Gi及びGi+1と、引き回し用ゲート信号線GDi及びGDi+1とをそれぞれ異なる層に形成される。1画素を、500で示す。
【0076】
引き回し用ゲート信号線GDiとゲート信号線Giは、コンタクトホール502iによって接続される。同様に、引き回し用ゲート信号線GDi+1とゲート信号線Gi+1は、コンタクトホール502i+1によって接続される。
【0077】
図5(B)のような、ソース信号線と引き回し用ゲート信号線を重ねて配置する構成では、画素の開口率を上げることができる。図5(B)に示した構成は、透過型液晶表示装置や下方放射のOLED表示装置等、画素基板を介して放出された光を視認するタイプの表示装置に有効である。
【0078】
図5(C)では、電源線Vi、Vi+1が、引き回し用ゲート信号線GDi、GDi+1と重ねて配置した例を示す。このとき、電源線Vi及びVi+1と、ゲート信号線Gi及びGi+1と、引き回し用ゲート信号線GDi及びGDi+1とをそれぞれ異なる層に形成される。なお、電源線Vi、Vi+1と、ソース信号線Sj、Sj+1は同じ層に形成されていても良いし、異なる層に形成されていてもよい。1画素を、500で示す。
【0079】
引き回し用ゲート信号線GDiとゲート信号線Giは、コンタクトホール503iによって接続される。同様に、引き回し用ゲート信号線GDi+1とゲート信号線Gi+1は、コンタクトホール503i+1によって接続される。
【0080】
図5(C)のような、電源線と引き回し用ゲート信号線を重ねて配置する構成では、画素の開口率を上げることができる。図5(C)に示した構成は、透過型液晶表示装置や下方放射のOLED表示装置等、画素基板を介して放出された光を視認するタイプの表示装置に有効である。
【0081】
実施の形態1では、ゲート信号線駆動回路を、ソース信号線駆動回路の上方に配置した。つまり、ソース信号線駆動回路を、ゲート信号線駆動回路より画素領域に近い側に配置する構成としたが、ゲート信号線駆動回路を、ソース信号線駆動回路より画素領域に近い側に配置する構成とすることも可能である。
【0082】
実施の形態1で示した表示装置では、引き回し用ゲート信号線の引き回しの距離を短くすることができる。よって、実施の形態1は、画素領域の面積が比較的大きい表示装置に対して、有効である。
【0083】
本実施の形態は、液晶表示装置、OLED表示装置等、画素列を選択する駆動回路(ソース信号線駆動回路)及び画素行を選択する駆動回路(ゲート信号線駆動回路)によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【0084】
また、本実施の形態の表示装置の画素には、画素列を選択する信号線(ソース信号線)及び画素行を選択する信号線(ゲート信号線)が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)は、公知の構成の駆動回路を自由に用いることができる。
【0085】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【0086】
(実施の形態2)
実施の形態2は、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)が形成された表示装置において、ゲート信号線駆動回路を、ソース信号線駆動回路と平行に配置し、ゲート信号線駆動回路からの信号出力を、ソース信号線駆動回路の周辺及び画素領域の周辺を引き回して、横方向より画素領域のゲート信号線に入力する構成である。上記構成の表示装置の模式図を図4に示す。
【0087】
図4において、表示装置は、画素基板300上にゲート信号線駆動回路301(301A及び301B)、ソース信号線駆動回路302、画素領域303、FPC基板304、シール材306が配置されている。
【0088】
ゲート信号線駆動回路301(301A及び301B)は、ソース信号線駆動回路302と平行になるように、画素領域303の上下に配置されている。各ゲート信号線駆動回路からの出力信号は、図中333で示した領域を引き回される配線によって、画素領域303の左右から、画素領域303のゲート信号線に入力される。
【0089】
なお、ゲート信号線駆動回路301は、画素領域303の上部または下部の片側だけに配置してもよい。
【0090】
ここで、画素領域の左右を引き回されるゲート信号線と重ねてシール材を形成することによって、表示装置の横の額縁の面積を更に小さくすることができる。
【0091】
なお実施の形態2において、ゲート信号線の、ゲート信号線駆動回路から画素領域に引き回される部分を、引き回し用のゲート信号線とし、画素領域内のゲート信号線と区別して呼ぶこともできるが、説明のため、画素領域のゲート信号線と画素領域のゲート信号線のどちらも、ゲート信号線と呼ぶことにする。
【0092】
引き回されたゲート信号線とシール材とを重ねて配置した構造の例を示す模式図を、図15に示す。
【0093】
図15(A)は、画素領域の左を引き回されるゲート信号線の上面図である。ゲート信号線G1〜Gy‘が並列に配置され、画素領域1510の左側の各場所で画素領域1510に引き回されている。ゲート信号線G1〜Gy‘の上部には、シール材1511が形成されている。図15(A)中、A〜A‘で示す部分の断面図を、図15(B)に示す。図15(B)において、ゲート信号線G1〜Gy‘は、画素基板1500上の絶縁表面1501上に形成され、ゲート信号線G1〜Gy‘の上には、シール材1511が形成されている。
【0094】
また、図15(A)や図15(B)に示したように、画素領域1510の横の並列に配置されたゲート信号線G1〜Gy‘の全てが、シール材1511と重なった構成であってもよいし、画素領域1510の横に並列に配置されたゲート信号線G1〜Gy‘の一部が、シール材1511と重なって配置された構成であってもよい。図15(C)に、画素領域1510の横側を引き回される、並列に配置されたゲート信号線G1〜Gy‘の一部のみがシール材1511と重ねて配置された構造の上面図を示す。また、図15(C)中、B〜B‘の断面図が、図15(D)である。なお、図15(C)及び図15(D)中、図15(A)及び図15(B)と同じ部分は同じ符号を用いて示し、説明は省略する。
【0095】
図15では、シール材とゲート信号線が、接して形成される構成を示したが、シール材とゲート信号線は、その間に層間膜等を介して、重なっていてもかまわない。
【0096】
なお、図15に示した表示装置が、液晶表示装置の場合、対向基板や配向膜、液晶材料等は図示していない。また、図15に示した表示装置がOLED表示装置の場合、カバー材等は、図示していない。
【0097】
上述の引き回し部分のゲート信号線をシール材と重ねて配置する構造によって、ゲート信号線の数が多い場合にも、額縁の面積を小さく抑えることが可能である。
【0098】
図3に、実施の形態2の表示装置の具体的な構成の一例を示す。
【0099】
図3(A)において、図4と同じ部分は同じ符号を用いて示し、説明は省略する。
【0100】
ゲート信号線駆動回路301Aは、画素領域303の上部のソース信号線駆動回路302の更に上方に配置される。また、ゲート信号線駆動回路301Bが、画素領域303の下部にも配置される。
【0101】
ゲート信号線駆動回路301A及び301Bの出力信号は、ソース信号線駆動回路302の周辺及び画素領域303の周辺を引き回され、画素領域303に入力される。
【0102】
各ゲート信号線駆動回路301A及び301Bの出力信号を、画素領域に入力するまでのゲート信号線の引き回しの具体例の1つを、図3(B)〜図3(J)を用いて詳細に説明する。
【0103】
なお、画素領域に配置されるゲート信号線の本数をy(yは、自然数)とする。ここでは説明の関係上、yは4の倍数とするが、本発明はこれに限定されない。
【0104】
まず、ゲート信号線駆動回路301Aは、2つのブロック301A_1及び301A_2に分けられるものとする。また、ゲート信号線駆動回路301Bは、2つのブロック301B_1及び301B_2に分けられるものとする。ゲート信号線駆動回路301A_1は、画素領域303に配置された1本目から(y/4)本までのゲート信号線G1〜G(y/4)に信号を入力する回路であるとする。ゲート信号線G1〜G(y/4)が配置される画素領域を303_1で示す。ゲート信号線駆動回路301A_2は、画素領域303に配置された(y/4)+1本目から(y/2)本までのゲート信号線G(y/4)+1〜G(y/2)に信号を入力する回路であるとする。ゲート信号線G(y/4)+1〜G(y/2)が配置される画素領域を303_2で示す。ゲート信号線駆動回路301B_1は、画素領域303に配置された(y/2)+1本目から(3y/4)本までのゲート信号線G(y/2)+1〜G(3y/4)に信号を入力する回路であるとする。ゲート信号線G(y/2)+1〜G(3y/4)が配置される画素領域を303_3で示す。ゲート信号線駆動回路301B_2は、画素領域303に配置された(3y/4)+1本目からy本までのゲート信号線G(3y/4)+1〜Gyに信号を入力する回路であるとする。ゲート信号線G(3y/4)+1〜Gyが配置される画素領域を303_4で示す。
【0105】
始めに、ゲート信号線駆動回路301A_1からの出力信号を、領域303_1に入力するための配線について詳細に説明する。図3(B)〜図3(D)はそれぞれ、図3(A)中、311a、312a、及び313aで示した領域の詳細な構造である。
【0106】
図3(B)に示すように、ゲート信号線駆動回路301A_1の一部301Aaより出力された信号は、ゲート信号線Gi−2〜Gi+2に入力される。ゲート信号線Gi−2〜Gi+2は、ゲート信号線駆動回路301Aaとソース信号線駆動回路302の一部302aの間で向きを変えられる。こうして、ゲート信号線駆動回路301A_1から出力された信号は、ソース信号線駆動回路302と、ゲート信号線駆動回路301A_1の間に平行に形成されたゲート信号線G1〜G(y/4)を介して、ソース信号線駆動回路302の左端まで引き回される。ゲート信号線G1〜G(y/4)は、ソース信号線駆動回路302の左端まで引き回されたら方向を変え、シール材306と重なった画素領域303の左側の領域を、領域303_1の左側まで引き回され、領域303_1に入力される。図3(C)において、シール材306の一部306aと領域303_1の一部303aを示す。こうして、図3(D)に示すように、画素領域303_1においてソース信号線(図中Sと表記)と垂直に形成されたゲート信号線Gi−2〜Gi+2に、信号が入力される。
【0107】
次に、ゲート信号線駆動回路301A_2からの出力信号を、領域303_2に入力するための配線について詳細に説明する。図3(E)〜図3(G)はそれぞれ、図3(A)中、311b、312b、及び313bで示した領域の詳細な構造である。
【0108】
図3(E)に示すように、ゲート信号線駆動回路301A_2の一部301Abより出力された信号は、ゲート信号線Gj−2〜Gj+2に入力される。ゲート信号線Gj−2〜Gj+2は、ゲート信号線駆動回路301Abとソース信号線駆動回路302の一部302bの間で向きを変えられる。こうして、ゲート信号線駆動回路301A_2から出力された信号は、ソース信号線駆動回路302と、ゲート信号線駆動回路301A_2の間に平行に形成されたゲート信号線G(y/4)+1〜G(y/2)を介して、ソース信号線駆動回路302の右端まで引き回される。ゲート信号線G1〜G(y/4)は、ソース信号線駆動回路302の右端まで引き回されたら方向を変え、シール材306と重なった画素領域303の右側の領域を、領域303_2の右側まで引き回され、領域303_2に入力される。図3(F)において、シール材306の一部306bと領域303_2の一部303bを示す。こうして、図3(G)に示すように、画素領域303_2においてソース信号線(図中Sと表記)と垂直に形成されたゲート信号線Gj−2〜Gj+2に、信号が入力される。
【0109】
ゲート信号線駆動回路301B_1からの出力信号を、領域303_3に入力するための配線について詳細に説明する。図3(H)〜図3(J)はそれぞれ、図3(A)中、311c、312c、及び313cで示した領域の詳細な構造である。
【0110】
図3(H)に示すように、ゲート信号線駆動回路301B_1の一部301Baより出力された信号は、ゲート信号線Gk−2〜Gk+2に入力される。ゲート信号線Gk−2〜Gk+2は、ゲート信号線駆動回路301Baと画素領域303_4の一部303cの間で向きを変えられる。こうして、ゲート信号線駆動回路301B_1から出力された信号は、画素領域303と、ゲート信号線駆動回路301B_1の間に平行に形成されたゲート信号線G(y/2)+1〜G(3y/4)を介して、画素領域303の左端まで引き回される。ゲート信号線G(y/2)+1〜G(3y/4)は、画素領域303の左端まで引き回されたら方向を変え、シール材306と重なった画素領域303の左側の領域を、領域303_3の左側まで引き回され、領域303_3に入力される。図3(I)において、シール材306の一部306cと領域303_1の一部303cを示す。こうして、図3(J)に示すように、画素領域303_3においてソース信号線(図中Sと表記)と垂直に形成されたゲート信号線Gi−2〜Gi+2に、信号が入力される。
【0111】
同様に、図示しないが、ゲート信号線駆動回路301B_2から出力される信号は、ゲート信号線駆動回路301B_2と画素領域303_4の間を、画素領域303の右端まで引き回され、方向を変えられ、シール材306と重なった画素領域303の右側の領域を、領域303_4の右端まで引き回されて、領域303_4に入力される。
【0112】
ここで、各ゲート信号線駆動回路301A_1、301A_2、301B_1、301B_2をそれぞれ走査し、ゲート信号線G1〜Gyに順に信号を出力することによって、画素領域303のゲート信号線G1〜Gyに順に信号を入力することができる。
【0113】
上記構成によって、画素領域の横側に、ゲート信号線駆動回路が無い分、画素領域の横方向の額縁の面積を更に減らすことができる。また、シール材をこれら画素領域の左右を引き回されるゲート信号線の上部に形成することによって、表示装置の左右の額縁の幅を更に小さくすることができる。
【0114】
また、上記構成の様に、画素領域の上部左、上部右、下部左、下部右の4方向からゲート信号線を引き回す場合は、画素領域の左右にはそれぞれに最多でy/4本のゲート信号線が並列に配置されている。仮に、ゲート信号線駆動回路を画素領域の上方のみに配置し、画素領域の上部左の1方向からゲート信号線を引き回す場合、画素領域の左には、最多でy本のゲート信号線が並列に配置されることになる。
【0115】
本実施の形態のように、画素領域の複数の方向がらゲート信号線を引き回すことで、画素領域の横側に並列に設けられる配線の数を減らすことができる。こうして、画素領域の横方向の額縁の面積を、更に減らすことが可能となる。
【0116】
また、FPC基板から、各駆動回路(ソース信号線駆動回路302及びゲート信号線駆動回路301)に信号を入力する信号線や電源線は、画素領域303周りを引き回されるゲート信号線とは異なる層に形成する。
【0117】
実施の形態1と比較して実施の形態2では、ゲート信号線駆動回路から出力された信号を、画素領域303の左右まで引き回す必要がある。そのため、特に画素領域が大きな表示装置の場合、ゲート信号線G1〜Gyの引き回し距離が長くなる。しかし、画素領域内に、ゲート信号線と垂直な引き回し用ゲート信号線を配置する必要がないので、透過型の表示装置において、開口率を大きくすることができる。また、引き回し用ゲート信号線が、ソース信号線駆動回路内を貫通する必要がないので、ソース信号線駆動回路のレイアウト上の制約が少ない。
【0118】
よって、実施の形態2は、比較的画素領域の小さな表示装置に対して有効である。
【0119】
本実施の形態は、液晶表示装置、OLED表示装置等、画素列を選択する駆動回路(ソース信号線駆動回路)及び画素行を選択する駆動回路(ゲート信号線駆動回路)によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【0120】
また、本実施の形態の表示装置の画素には、画素列を選択する信号線(ソース信号線)及び画素行を選択する信号線(ゲート信号線)が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)は、公知の構成の駆動回路を自由に用いることができる。
【0121】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【0122】
【実施例】
(実施例1)
本実施例では、実施の形態1の第2の構成として、図5(B)に示した構成の液晶表示装置の一例を示す。
【0123】
図10は、本実施例の画素の構成を示す回路図である。
【0124】
図10において、1画素600には、ソース信号線602_1と、ゲート信号線603_1と、スイッチング用TFT607と、容量素子(保持容量)608が配置されてる。
【0125】
603_1〜603_3は、ゲート信号線である。601_1〜601_3は、引き回し用ゲート信号線である。606_1〜606_3は、コモン線である。
【0126】
なお、本実施例において、スイッチング用TFT607は、第1のゲート電極と、第2のゲート電極とを有するデュアルゲート型TFTであるとする。スイッチング用TFT607の第1のゲート電極と第2のゲート電極のうちの一方は、電位Vcomが与えられており、もう一方は、ゲート信号線603_1に接続されている。
【0127】
スイッチング用TFT607のソース領域またはドレイン領域は、一方はソース信号線602_1と接続され、もう一方は、保持容量608の一方の電極及び液晶素子609に接続されている。保持容量608のもう一方の電極は、コモン線606_1に接続されている。
【0128】
ゲート信号線603_1は、引き回し用ゲート信号線601_1と、コンタクトホール605_1を介して接続されている。同様に、ゲート信号線603_2は、引き回し用ゲート信号線601_2と、コンタクトホール605_2を介して接続されている。ゲート信号線603_3は、引き回し用ゲート信号線601_3と、コンタクトホール605_3を介して接続されている。
【0129】
図6に、図10に示した構成の液晶表示装置の画素の上面図及び断面図を示す。
【0130】
図6において、図10と同じ部分は同じ符号を用いて示し、説明は省略する。
なお図6中において、液晶素子として画素電極のみを609で示し、対向基板、液晶層、配向膜等は図示しない。
【0131】
図6(A)は、液晶表示装置の上面図である。また図6(A)中、A〜A‘の断面図が図6(B)、B〜B’の断面図が図6(C)、C〜C‘の断面図が図6(D)である。
【0132】
図6(B)に示すように、画素基板666上に形成されたスイッチング用TFT607のソース領域とドレイン領域の一方668aは、ソース信号線602_1に接続され、もう一方668cは、配線612を介して保持容量608の一方の電極613及び画素電極609に接続されている。ここで、保持容量608は、半導体層によって形成された電極613と、コモン線606_1の間に絶縁膜669を挟んだ構成である。ここで、670は層間膜である。
【0133】
スイッチング用TFT607は、チャネル部分668bに絶縁膜669を介して接する第1のゲート電極603_1aと、チャネル部分668bに絶縁膜667を介して接する第2のゲート電極610aとを有する、デュアルゲート型のTFTである。ここで、第1のゲート電極603_1aは、ゲート信号線603_1の一部に相当する。また第2のゲート電極610aは、電位Vcomが与えられる配線610の一部に相当する。
【0134】
引き回し用ゲート信号線601_1は、ソース信号線602_1と重ねて形成されている。
【0135】
図6(C)に示すように、スイッチング用TFT607の第2のゲート電極610aに電位Vcomを与える配線610は、コンタクトホール611によって配線614に接続され、引き回し用ゲート信号線601_2上を引き回される。
【0136】
図6(D)に示すように、引き回し用ゲート信号線601_2は、ゲート信号線603_2とコンタクトホール605_2を介して接続される。
【0137】
上記構成の様に、各画素に配置されたTFTがデュアルゲート型TFTの場合、TFTの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線を形成することができる。
【0138】
(実施例2)
本実施例では、実施の形態1の第2の構成として、図5(C)に示した構成のOLED表示装置の一例を示す。
【0139】
図11は、本実施例の画素の構成を示す回路図である。
【0140】
図11において、1画素700には、ソース信号線704_1と、ゲート信号線703_1と、電源線702_2と、スイッチング用TFT706と、駆動用TFT707と、容量素子(保持容量)708が配置されてる。
【0141】
703_1〜703_3は、ゲート信号線である。701_1〜701_3は、引き回し用ゲート信号線である。704_1〜704_3は、ソース信号線である。702_1〜702_3は、電源線である。
【0142】
なお、本実施例において、スイッチング用TFT706は、第1のゲート電極と、第2のゲート電極とを有するデュアルゲート型TFTであるとする。スイッチング用TFT706の第1のゲート電極と第2のゲート電極のうちの一方は、電位Vcomが与えられており、もう一方は、ゲート信号線703_1に接続されている。
【0143】
また、駆動用TFT707も、第1のゲート電極と、第2のゲート電極とを有するデュアルゲート型TFTであるとする。駆動用TFT707の第1のゲート電極と第2のゲート電極は接続されている。
【0144】
TFTをデュアルゲート型とすることで、TFTの特性バラツキを低減することが可能である。駆動用TFT707は、特に特性バラツキを低減する必要がある。そのため、駆動用TFT707をデュアルゲート型とすることは有効な手段である。
【0145】
スイッチング用TFT706のソース領域またはドレイン領域は、一方はソース信号線704_1と接続され、もう一方は、保持容量708の一方の電極及び駆動用TFT707のゲート電極(第1のゲート電極及び第2のゲート電極)に接続されている。保持容量708のもう一方の電極は、電源線702_2に接続されている。駆動用TFT707のソース領域とドレイン領域は一方は、電源線702_2に接続され、もう一方は、OLED素子709の一方の電極(画素電極)に接続されている。
【0146】
ゲート信号線703_1は、引き回し用ゲート信号線701_1と、コンタクトホール705_1を介して接続されている。同様に、ゲート信号線703_2は、引き回し用ゲート信号線701_2と、コンタクトホール705_2を介して接続されている。ゲート信号線703_3は、引き回し用ゲート信号線701_3と、コンタクトホール705_3を介して接続されている。
【0147】
図7に、図11に示した構成のOLED表示装置の画素の上面図及び断面図を示す。
【0148】
図7において、図11と同じ部分は同じ符号を用いて示し、説明は省略する。なお図6中において、OLED素子として画素電極のみを709で示し、OLED層、カバー材等は図示しない。
【0149】
図7(A)は、OLED表示装置の上面図である。また図7(A)中、A〜A‘の断面図が図7(B)、B〜B’の断面図が図7(C)、C〜C‘の断面図が図7(D)、D〜D‘の断面図が図7(E)である。
【0150】
図7(B)に示すように、画素基板777上に形成されたスイッチング用TFT706のソース領域とドレイン領域の一方779aは、ソース信号線704_1に接続され、もう一方779cは、配線712を介して配線715及び配線716と接続されている。781は層間膜である。
【0151】
スイッチング用TFT706は、チャネル部分779bに絶縁膜780を介して接する第1のゲート電極703_1aと、チャネル部分779bに絶縁膜778を介して接する第2のゲート電極710aとを有する、デュアルゲート型のTFTである。ここで、第1のゲート電極703_1aは、ゲート信号線703_1の一部に相当する。また第2のゲート電極710aは、電位Vcomが与えられる配線710の一部に相当する。
【0152】
引き回し用ゲート信号線701_1は、電源線702_1と重ねて形成されている。
【0153】
図7(C)に示すように、駆動用TFT707のソース領域とドレイン領域の一方782aは、配線717を介して画素電極709と接続され、もう一方782cは、電源線702_2と接続されている。また、引き回し用ゲート信号線701_2と電源線702_2は重ねて形成されている。
【0154】
駆動用TFT707は、チャネル部分782bに絶縁膜780を介して接する第1のゲート電極715aと、チャネル部分782bに絶縁膜778を介して接する第2のゲート電極716aとを有する、デュアルゲート型のTFTである。ここで、第1のゲート電極715aは、配線715の一部に相当する。また第2のゲート電極716aは、配線716の一部に相当する。なお、配線715と配線716は接続されている(図7D)参照)。
【0155】
図7(D)に示すように、配線715及び配線716は接続される。配線715が、保持容量708の一方の電極に相当する。保持容量のもう一方の電極は、半導体層によって形成される783であり、783はコンタクトホール784によって電源線702_2に接続されている。
【0156】
また、引き回し用ゲート信号線701_2は、ゲート信号線703_2とコンタクトホール705_2を介して接続される。
【0157】
図7(E)に示すように、スイッチング用TFT706の第2のゲート電極710aに電位Vcomを与える配線710は、コンタクトホール711によって配線714に接続され、引き回し用ゲート信号線701_2上を引き回される。
【0158】
上記構成の様に、各画素に配置されたTFTがデュアルゲート型TFTの場合、TFTの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線を形成することができる。
【0159】
(実施例3)
本実施例では、実施の形態1の第2の構成として、図5(C)に示した構成のOLED表示装置の、実施例2とは異なる例を示す。
【0160】
図12は、本実施例の画素の構成を示す回路図である。なお、図12において、図11と同じ部分は同じ符号を用いて示す。
【0161】
図12において、1画素724には、ソース信号線704_1と、ゲート信号線703_1と、電源線702_2と、スイッチング用TFT706と、駆動用TFT707と、消去用TFT722と、容量素子(保持容量)708が配置されてる。
【0162】
703_1〜703_3は、ゲート信号線である。701_1〜701_3は、引き回し用ゲート信号線である。721_1〜721_3は、消去用ゲート信号線である。720_1〜720_3は、引き回し用消去用ゲート信号線である。704_1〜704_3は、ソース信号線である。702_1〜702_3は、電源線である。
【0163】
なお、本実施例において、スイッチング用TFT706は、第1のゲート電極と、第2のゲート電極とを有するデュアルゲート型TFTであるとする。スイッチング用TFT706の第1のゲート電極と第2のゲート電極のうちの一方は、電位Vcomが与えられており、もう一方は、ゲート信号線703_1に接続されている。
【0164】
また、駆動用TFT707も、第1のゲート電極と、第2のゲート電極とを有するデュアルゲート型TFTであるとする。駆動用TFT707の第1のゲート電極と第2のゲート電極は接続されている。
【0165】
更に、消去用TFT722も、第1のゲート電極と、第2のゲート電極とを有するデュアルゲート型TFTであるとする。消去用TFT722の第1のゲート電極と第2のゲート電極のうちの一方は、電位Vcomが与えられており、もう一方は、消去用ゲート信号線721_1に接続されている。
【0166】
スイッチング用TFT706のソース領域またはドレイン領域は、一方はソース信号線704_1と接続され、もう一方は、保持容量708の一方の電極及び駆動用TFT707のゲート電極(第1のゲート電極及び第2のゲート電極)に接続されている。保持容量708のもう一方の電極は、電源線702_2に接続されている。駆動用TFT707のソース領域とドレイン領域は一方は、電源線702_2に接続され、もう一方は、OLED素子709の一方の電極(画素電極)に接続されている。
【0167】
消去用TFT722のソース領域とドレイン領域の一方は、電源線702_2に接続され、もう一方は、駆動用TFT707のゲート電極(第1のゲート電極及び第2のゲート電極)に接続されている。
【0168】
ゲート信号線703_1は、引き回し用ゲート信号線701_1と、コンタクトホール705_1を介して接続されている。同様に、ゲート信号線703_2は、引き回し用ゲート信号線701_2と、コンタクトホール705_2を介して接続されている。ゲート信号線703_3は、引き回し用ゲート信号線701_3と、コンタクトホール705_3を介して接続されている。
【0169】
消去用ゲート信号線721_1は、引き回し用消去用ゲート信号線720_1と、コンタクトホール723_1を介して接続されている。同様に、消去用ゲート信号線721_2は、引き回し用消去用ゲート信号線720_2と、コンタクトホール723_2を介して接続されている。消去用ゲート信号線721_3は、引き回し用消去用ゲート信号線720_3と、コンタクトホール723_3を介して接続されている。
【0170】
図8に、図12に示した構成のOLED表示装置の画素の上面図及び断面図を示す。
【0171】
図8において、図12と同じ部分は同じ符号を用いて示し、説明は省略する。なお図8中において、OLED素子として画素電極のみを709で示し、OLED層、カバー材等は図示しない。
【0172】
図8(A)は、OLED表示装置の上面図である。また図8(A)中、A〜A‘の断面図が図8(B)、C〜C‘の断面図が図8(C)、E〜E‘の断面図が図8(D)、D〜D‘の断面図が図8(E)である。なお、図8(A)中、B〜B’の断面図は、図7(C)と同様である。
【0173】
図8(B)に示すように、画素基板777上に形成されたスイッチング用TFT706のソース領域とドレイン領域の一方779aは、ソース信号線704_1に接続され、もう一方779cは、配線712を介して配線715及び配線716と接続されている。781は層間膜である。
【0174】
スイッチング用TFT706は、チャネル部分779bに絶縁膜780を介して接する第1のゲート電極703_1aと、チャネル部分779bに絶縁膜778を介して接する第2のゲート電極710aとを有する、デュアルゲート型のTFTである。ここで、第1のゲート電極703_1aは、ゲート信号線703_1の一部に相当する。また第2のゲート電極710aは、電位Vcomが与えられる配線710の一部に相当する。
【0175】
引き回し用ゲート信号線701_1は、電源線702_1と重ねて形成されている。また、引き回し用消去用ゲート信号線720_1は、ソース信号線704_1と重ねて形成されている。
【0176】
図7(C)に示すように、配線715及び配線716は接続される。配線715が、保持容量708の一方の電極に相当する。保持容量のもう一方の電極は、半導体層によって形成される783であり、783はコンタクトホール784によって電源線702_2に接続されている。
【0177】
また、引き回し用ゲート信号線701_2は、ゲート信号線703_2とコンタクトホール705_2を介して接続される。
【0178】
図8(D)に示すように、消去用TFT722のソース領域とドレイン領域の一方799aは、配線715に接続され、もう一方799cは、電源線702_2と接続されている。
【0179】
消去用TFT722は、チャネル部分799bに絶縁膜780を介して接する第1のゲート電極721_1aと、チャネル部分799bに絶縁膜778を介して接する第2のゲート電極710aとを有する、デュアルゲート型のTFTである。ここで、第1のゲート電極721_1aは、消去用ゲート信号線721_1の一部に相当する。また第2のゲート電極710aは、電位Vcomが与えられる配線710の一部に相当する。
【0180】
引き回し用消去用ゲート信号線720_1は、ソース信号線704_1と重ねて形成されている。引き回し用消去用ゲート信号線720_1は、コンタクトホール723_1によって、消去用ゲート信号線721_1と接続されている。
【0181】
図7(E)に示すように、スイッチング用TFT706Tの第2のゲート電極及び消去用TFT722の第2のゲート電極710aに電位Vcomを与える配線710は、コンタクトホール711によって配線714に接続され、引き回し用ゲート信号線701_2及び引き回し用消去用ゲート信号線720_1上を引き回される。
【0182】
上記構成の様に、各画素に配置されたTFTがデュアルゲート型TFTの場合、TFTの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線及び消去用ゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線及び引き回し用消去用ゲート信号線を形成することができる。
【0183】
(実施例4)
本実施例では、実施の形態2において図4で示した構成の表示装置の具体例として、図3で示した例とは異なる例を示す。
【0184】
図13に本実施例の表示装置の構成を示す。なお、実施の形態2において示した、図3と同じ部分は同じ符号を用いて示す。
【0185】
図13(A)は、表示装置の上面図である。画素基板300上に、ゲート信号線駆動回路1301(1301A及び1301B)、ソース信号線駆動回路302、画素領域303、FPC基板304、シール材306が配置されている。
【0186】
ゲート信号線駆動回路1301A及び1301Bの出力信号は、ソース信号線駆動回路302の周辺及び画素領域303の周辺を引き回され、画素領域303に入力される。
【0187】
各ゲート信号線駆動回路1301A及び1301Bの出力信号を、画素領域303に入力するまでのゲート信号線の引き回しの具体例の1つを、図13(B)〜図13(F)を用いて詳細に説明する。
【0188】
なお、画素領域に配置されるゲート信号線の本数をy(yは、自然数)とする。ここでは説明の関係上、yは4の倍数とするが、本発明はこれに限定されない。
【0189】
まず、ゲート信号線駆動回路1301Aは、2つのブロック1301A_1及び1301A_2に分けられるものとする。また、ゲート信号線駆動回路1301Bは、2つのブロック1301B_1及び1301B_2に分けられるものとする。
【0190】
ゲート信号線駆動回路1301A_1は、画素領域303に配置された1本目から(y/2)本までのゲート信号線G1〜G(y/2)のうち偶数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路1301A_2は、画素領域303に配置された1本目から(y/2)本までのゲート信号線G1〜G(y/2)のうち奇数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路1301A_1及び1301A_2によって出力される信号が入力されるゲート信号線G1〜G(y/2)が配置される画素領域303を、303_Aで示す。
【0191】
同様に、ゲート信号線駆動回路1301B_1は、画素領域303に配置された(y/2)+1本目からy本までのゲート信号線G(y/2)+1〜Gyのうち偶数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路1301B_2は、画素領域303に配置された(y/2)+1本目からy本までのゲート信号線G(y/2)+1〜Gyのうち奇数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路1301B_1及び1301B_2によって出力される信号が入力されるゲート信号線G(y/2)+1〜Gyが配置される画素領域303を、303_Bで示す。
【0192】
始めに、ゲート信号線駆動回路1301A_1からの出力信号を、領域303_Aに入力するための配線について詳細に説明する。図13(B)、図13(C)はそれぞれ、図13(A)中、1311a、1312aで示した領域の詳細な構造である。
【0193】
図13(B)に示すように、ゲート信号線駆動回路1301A_1の一部1301Aaより出力された信号は、ゲート信号線Gi−4、Gi−2、Gi、Gi+2、Gi+4に入力される。ゲート信号線Gi−4、Gi−2、Gi、Gi+2、Gi+4は、ゲート信号線駆動回路1301Aaとソース信号線駆動回路302の一部302aの間で向きを変えられる。こうして、ゲート信号線駆動回路1301A_1から出力された信号は、ソース信号線駆動回路302と、ゲート信号線駆動回路1301A_1の間に平行に形成されたゲート信号線G1〜G(y/2)のうちの偶数番目のゲート信号線を介して、ソース信号線駆動回路302の左端まで引き回される。ゲート信号線は、ソース信号線駆動回路302の左端まで引き回されたら方向を変え、シール材306と重なった画素領域303の左側の領域を、領域303_Aの左側まで引き回され、領域303_Aに入力される。図13(C)において、シール材306の一部306aと領域303_Aの一部303aを示す。
【0194】
次に、ゲート信号線駆動回路1301A_2からの出力信号を、領域303_Aに入力するための配線について詳細に説明する。図13(D)、図13(E)はそれぞれ、図13(A)中、1311b、1312bで示した領域の詳細な構造である。
【0195】
図13(D)に示すように、ゲート信号線駆動回路1301A_2の一部1301Abより出力された信号は、ゲート信号線Gi−5、Gi−3、Gi−1、Gi+1、Gi+3に入力される。ゲート信号線Gi−5、Gi−3、Gi−1、Gi+1、Gi+3は、ゲート信号線駆動回路1301Abとソース信号線駆動回路302の一部302bの間で向きを変えられる。こうして、ゲート信号線駆動回路1301A_2から出力された信号は、ソース信号線駆動回路302と、ゲート信号線駆動回路1301A_2の間に平行に形成されたゲート信号線G1〜G(y/2)のうちの奇数番目のゲート信号線を介して、ソース信号線駆動回路302の右端まで引き回される。ゲート信号線は、ソース信号線駆動回路302の右端まで引き回されたら方向を変え、シール材306と重なった画素領域303の右側の領域を、領域303_Aの右側まで引き回され、領域303_Aに入力される。図13(E)において、シール材306の一部306bと領域303_Aの一部303bを示す。
【0196】
図13(F)に示す用に、上記構成によって、画素領域303_Aの一部1313abにおいてソース信号線(図中Sと表記)と垂直に形成されたゲート信号線Gi−5〜Gi+4に、信号が入力される。
【0197】
同様にゲート信号線駆動回路1301B_1及び1301B_2からもゲート信号線が引き回され、画素領域303_Bのゲート信号線と接続される。
【0198】
こうして、画素領域303のゲート信号線G1〜Gyに、ゲート信号線駆動回路1301A及び1301Bの信号が入力される。
【0199】
また、FPC基板から、各駆動回路(ソース信号線駆動回路302及びゲート信号線駆動回路1301)に信号を入力する信号線や電源線は、画素領域303周りを引き回されるゲート信号線とは異なる層に形成する。
【0200】
本実施例は、液晶表示装置、OLED表示装置等、画素列を選択する駆動回路(ソース信号線駆動回路)及び画素行を選択する駆動回路(ゲート信号線駆動回路)によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【0201】
また、本実施例の表示装置の画素には、画素列を選択する信号線(ソース信号線)及び画素行を選択する信号線(ゲート信号線)が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)は、公知の構成の駆動回路を自由に用いることができる。
【0202】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【0203】
(実施例5)
本実施例では、本発明の表示装置をOLED表示装置に応用した例を示す。
【0204】
図16に本発明のOLED表示装置の画素の構成を示す断面図を示す。なお、本実施例では、OLED表示装置の画素を構成する素子として、OLED素子及びOLED素子にドレイン電流を流す駆動用TFTのみを示す。
【0205】
ここで本明細書中では、OLED素子は、電界が生じるとエレクトロルミネッセンス効果によって発光するOLED層を、陽極及び陰極で挟んだ構造を有する素子を示すものとする。
【0206】
なお、本明細書中において、OLED素子とは、一重項励起子から基底状態に遷移する際の発光(蛍光)を利用するものと、三重項励起子から基底状態に遷移する際の発光(燐光)を利用するものの両方を示すものとする。
【0207】
OLED層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。OLED素子は、基本的に、陽極/発光層/陰極の順に積み重ねた構造で示されるが、この他に、陽極/正孔注入層/発光層/電子注入層/陰極のの順に積み重ねた構造や、陽極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/陰極の順に積み重ねた構造などがある。
【0208】
図16(A)において、画素基板1600上に、駆動用TFT1601が形成されている。駆動用TFT1601は、第1のゲート電極1603aと、第2のゲート電極1603bと、第1電極と第2のゲート電極に間に、絶縁膜1602及び絶縁膜1605を介して挟まれた、チャネル形成領域1604とを有する、デュアルゲート型TFTである。駆動用TFT1601のソース領域とドレイン領域は、一方は1604a、もう一方は1604cである。駆動用TFT1601が形成された後、層間膜1606が形成される。
【0209】
なお、駆動用TFT1601としては、図に示した構成に限定されず、公知の構成のTFTを自由に用いることができる。
【0210】
次に、ITO等を代表とする透明導電膜を成膜し、所望の形状にパターニングして、画素電極1608を形成する。ここで、画素電極1608は、陽極である。層間膜1606に、駆動用TFTのソース領域及びドレイン領域、1604a、1604cに達するコンタクトホールを形成し、Ti、Tiを含むAlおよびTiでなる積層膜を成膜し、所望の形状にパターニングして、配線1607及び配線1609を形成する。配線1609を、画素電極1608と接触させることによって、導通をとっている。
【0211】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、OLED素子1614の画素電極1608に対応する位置に開口部を形成して絶縁膜1610を形成する。ここで、開口部の側壁の段差に起因するOLED層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【0212】
次に、OLED層1611を形成した後、OLED素子1614の対向電極(陰極)1612を、2[nm]以下の厚さのセシウム(Cs)膜及び10[nm]以下の厚さの銀(Ag)膜を順に成膜した積層膜によって形成する。OLED素子1614の対向電極1612の膜厚を極めて薄くすることにより、OLED層1611で発生した光は対向電極1612を透過して、画素基板1600とは逆の方向に出射される。次いで、OLED素子1614の保護を目的として、保護膜1613を成膜する。
【0213】
このように、画素基板1600とは逆の方向に光を放射する表示装置の場合、OLED素子1614に対して、画素基板1600側に形成された、駆動用TFT1601をはじめとする素子を介して、OLED素子1614の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【0214】
なお、画素電極1608の材料として、TiN等を用い、画素電極を陰極とし、対向電極1612をITO等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から画素基板1600とは逆の方向に、OLED層1611が発光した光を放射する構成としてもよい。
【0215】
図16(B)は、図16(A)と異なる構成のOLED素子を有する画素の構成を示す断面図である。
【0216】
図16(B)において、図16(A)と同じ部分は同じ符号を用いて説明する。
【0217】
図16(B)において、駆動用TFT1601を形成し、層間膜1606を形成するまでは、図16(A)で示した構成と同様に作成することができる。
【0218】
次に、層間膜1606に、駆動用TFTのソース領域及びドレイン領域、1604a、1604cに達するコンタクトホールを形成する。その後、Ti、Tiを含むAlおよびTiでなる積層膜を成膜し、続いて、ITO等を代表とする透明導電膜を成膜する。Ti、Tiを含むAlおよびTiでなる積層膜と、TO等を代表とする透明導電膜とを、所望の形状にパターニングして、1617及び1618bによって構成される配線1621と、配線1619と、画素電極1620を形成する。画素電極1620がOLED素子1624の陽極に相当する。
【0219】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、OLED素子1624の画素電極1620に対応する位置に開口部を形成して絶縁膜1610を形成する。ここで、開口部の側壁の段差に起因するOLED層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【0220】
次に、OLED層1611を形成した後、OLED素子1624の対向電極(陰極)1612を、2[nm]以下の厚さのセシウム(Cs)膜及び10[nm]以下の厚さの銀(Ag)膜を順に成膜した積層膜によって形成する。OLED素子1624の対向電極1612の膜厚を極めて薄くすることにより、OLED層1611で発生した光は対向電極1612を透過して、画素基板1600とは逆の方向に出射される。次いで、OLED素子1624の保護を目的として、保護膜1613を成膜する。
【0221】
このように、画素基板1600とは逆の方向に光を放射する表示装置の場合、OLED素子1624に対して、画素基板1600側に形成された、駆動用TFT1601をはじめとする素子を介して、OLED素子1624の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【0222】
なお、画素電極1620及び配線1621の材料として、TiN等を用い、画素電極を陰極とし、対向電極1612をITO等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から、画素基板1600とは逆の方向に、OLED層1611が発光した光を放射する構成としてもよい。
【0223】
図16(B)で示した構成の画素は、図16(A)で示した構成の画素と比較して、駆動用TFTのソース領域またはドレイン領域と接続される配線1619と、画素電極1620を、共通のフォトマスクを用いてパターニン形成することができるため、作成工程において必要となるフォトマスクの削減及び工程の簡略化が可能となる。
【0224】
本実施例は、実施例1〜実施例4と自由に組み合わせて実施することが可能である。
【0225】
(実施例6)
本実施例では、本発明の表示装置は、電子機器に用いることができる。
【0226】
本発明の表示装置を用いた電子機器の一例を図14に示す。
【0227】
図14(A)は、携帯情報端末である。携帯情報端末は、本体1400、表示部1401、電源スイッチ1402、操作キー1403、外部接続ポート1404、音声出力部1405、音声入力部1406、カメラ部1407等によって構成される。本発明の表示装置は、表示部1401に用いることができる。これによって、図中14(A)で示す、表示部1401の有する表示画面周りの額縁の幅W1を小さくすることができるので、携帯情報装置の本体の幅W2を小さくすることができる。
【0228】
こうして、持ち運びに便利な携帯情報装置が提供される。
【0229】
図14(B)は、携帯電話である。携帯電話は、本体1410、表示部1411、電源スイッチ1412、操作キー1413、外部入力ポート1414、音声出力部1415、音声入力部1416、アンテナ1417等によって構成される。本発明の表示装置は、表示部1411に用いることができる。これによって、図中14(B)で示す、表示部の有する表示画面の額縁の幅W3を小さくすることができるので、携帯電話の本体の幅W4を小さくすることができる。
【0230】
こうして、持ち運びに便利な携帯電話が提供される。
【0231】
本発明の表示装置は、上記に限定されず、様々な電子機器に用いることができる。
【0232】
本実施例は、実施例1〜実施例4と自由に組み合わせて実施することが可能である。
【0233】
【発明の効果】
本発明は上記構成のように、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路(ソース信号線駆動回路及びゲート信号線駆動回路)が形成された表示装置において、ゲート信号線駆動回路をソース信号線駆動回路と平行に配置する。こうして、表示装置の横方向の額縁の面積を小さくすることができる。
【図面の簡単な説明】
【図1】 本発明の表示装置の構成を示す図。
【図2】 本発明の表示装置の画素の配線構造を示す図。
【図3】 本発明の表示装置の構成を示す図。
【図4】 本発明の表示装置の構成を示す模式図。
【図5】 本発明の表示装置の画素の配線構造を示す図。
【図6】 本発明の液晶表示装置の画素の構成を示す図。
【図7】 本発明のOLED表示装置の画素の構成を示す図。
【図8】 本発明のOLED表示装置の画素の構成を示す図。
【図9】 従来の表示装置の構成を示す図。
【図10】 本発明の液晶表示装置の画素の構成を示す回路図。
【図11】 本発明のOLED表示装置の画素の構成を示す回路図。
【図12】 本発明のOLED表示装置の画素の構成を示す回路図。
【図13】 本発明の表示装置の構成を示す図。
【図14】 本発明の表示装置を用いた電子機器を示す図。
【図15】 本発明の表示装置のシール材とゲート信号線の引き回し部分の構成を示す図。
【図16】 本発明のOLED表示装置の画素の構成を示す断面図。
Claims (5)
- マトリクス状に配置された複数の画素と、前記複数の画素に電気的に接続された複数の第1の配線及び複数の第2の配線と、複数の引き回し配線と、を有する画素領域と、
前記複数の第1の配線のそれぞれに前記引き回し配線を介して信号を入力する第1の駆動回路と、
前記複数の第2の配線に信号を入力する第2の駆動回路とを有し、
前記画素領域と、前記第1の駆動回路と、前記第2の駆動回路とは、同一基板上に形成され、
前記第1の駆動回路と前記第2の駆動回路とは、前記画素領域の上下左右の4方のうち、同じ方に配置され、
前記第2の配線の数は前記第1の配線の数よりも多く、
前記引き回し配線の数は前記第2の配線の数と同じであることを特徴とする表示装置。 - 請求項1において、
前記複数の第2の配線は前記引き回し配線と平行であることを特徴とする表示装置。 - 請求項1または請求項2において、
前記第1の駆動回路はゲート信号線駆動回路であり、前記第2の駆動回路はソース信号線駆動回路であり、
前記第2の駆動回路は前記第1の駆動回路よりも前記画素領域に近い位置に配置されていることを特徴とする表示装置。 - 請求項1乃至請求項3のいずれか一において、
前記表示装置は透過型であることを特徴とする表示装置。 - 請求項1乃至請求項4のいずれか一において、
前記表示装置を用いることを特徴とする電子機器。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241463A JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
TW091116752A TW546597B (en) | 2001-08-08 | 2002-07-26 | Display device |
US10/211,294 US6862008B2 (en) | 2001-08-08 | 2002-08-05 | Display device |
KR1020020046259A KR100935415B1 (ko) | 2001-08-08 | 2002-08-06 | 표시장치 |
CN2009101795791A CN101666951B (zh) | 2001-08-08 | 2002-08-08 | 显示装置 |
CNB021437408A CN100565311C (zh) | 2001-08-08 | 2002-08-08 | 显示装置 |
US11/041,454 US7573469B2 (en) | 2001-08-08 | 2005-01-25 | Display device |
US12/535,734 US9972670B2 (en) | 2001-08-08 | 2009-08-05 | Display device |
US13/594,944 US9105594B2 (en) | 2001-08-08 | 2012-08-27 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241463A JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003058075A JP2003058075A (ja) | 2003-02-28 |
JP2003058075A5 JP2003058075A5 (ja) | 2007-12-06 |
JP4789369B2 true JP4789369B2 (ja) | 2011-10-12 |
Family
ID=19071901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001241463A Expired - Lifetime JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (4) | US6862008B2 (ja) |
JP (1) | JP4789369B2 (ja) |
KR (1) | KR100935415B1 (ja) |
CN (2) | CN101666951B (ja) |
TW (1) | TW546597B (ja) |
Families Citing this family (103)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
US7078322B2 (en) | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6933527B2 (en) | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
US6847050B2 (en) | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
DE10308515B4 (de) | 2003-02-26 | 2007-01-25 | Schott Ag | Verfahren zur Herstellung organischer lichtemittierender Dioden und organische lichtemittierende Diode |
JP4689188B2 (ja) * | 2003-04-25 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP3947848B2 (ja) * | 2003-06-12 | 2007-07-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2005005227A (ja) * | 2003-06-16 | 2005-01-06 | Hitachi Displays Ltd | 有機el発光表示装置 |
KR100551046B1 (ko) * | 2003-08-28 | 2006-02-09 | 삼성에스디아이 주식회사 | 유기 이엘 소자 |
US7532187B2 (en) * | 2004-09-28 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Dual-gate transistor display |
US8012201B2 (en) * | 2004-05-05 | 2011-09-06 | Direct Flow Medical, Inc. | Translumenally implantable heart valve with multiple chamber formed in place support |
KR100601324B1 (ko) * | 2004-07-27 | 2006-07-14 | 엘지전자 주식회사 | 유기 전계 발광 소자 |
US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
DE102006014873B4 (de) * | 2005-03-31 | 2019-01-03 | Lg Display Co., Ltd. | Ansteuerungsverfahren für eine Elektrolumineszenz-Anzeigevorrichtung |
US8619007B2 (en) | 2005-03-31 | 2013-12-31 | Lg Display Co., Ltd. | Electro-luminescence display device for implementing compact panel and driving method thereof |
KR101149936B1 (ko) * | 2005-04-26 | 2012-05-30 | 엘지디스플레이 주식회사 | 유기전계발광패널 |
KR101227134B1 (ko) * | 2005-07-05 | 2013-01-28 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
EP1717789B1 (en) * | 2005-04-26 | 2016-04-13 | LG Display Co., Ltd. | Electro luminescence display device |
KR100624314B1 (ko) * | 2005-06-22 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 박막트랜지스터 |
TWI330726B (en) * | 2005-09-05 | 2010-09-21 | Au Optronics Corp | Display apparatus, thin-film-transistor discharge method and electrical driving method therefor |
KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
JP4911983B2 (ja) * | 2006-02-08 | 2012-04-04 | 株式会社 日立ディスプレイズ | 表示装置 |
TWI336945B (en) * | 2006-06-15 | 2011-02-01 | Au Optronics Corp | Dual-gate transistor and pixel structure using the same |
KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
KR101274037B1 (ko) * | 2006-09-25 | 2013-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
JP5282372B2 (ja) * | 2007-05-11 | 2013-09-04 | ソニー株式会社 | 表示装置及び電子機器 |
JP2008292654A (ja) * | 2007-05-23 | 2008-12-04 | Funai Electric Co Ltd | 液晶モジュール |
KR20100105673A (ko) * | 2007-12-14 | 2010-09-29 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 전자 소자용 백플레인 구조물 |
JP5207885B2 (ja) * | 2008-09-03 | 2013-06-12 | キヤノン株式会社 | 画素回路、発光表示装置及びそれらの駆動方法 |
JP5298862B2 (ja) * | 2009-01-07 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
KR101259727B1 (ko) * | 2008-10-24 | 2013-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8610155B2 (en) | 2008-11-18 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for manufacturing the same, and cellular phone |
JP2010157493A (ja) * | 2008-12-02 | 2010-07-15 | Sony Corp | 表示装置およびその製造方法 |
TWI393947B (zh) * | 2009-06-12 | 2013-04-21 | Au Optronics Corp | 顯示裝置 |
US20110058770A1 (en) * | 2009-09-10 | 2011-03-10 | E. I. Du Pont De Nemours And Company | Sub-surface engraving of oled substrates for improved optical outcoupling |
JP5532797B2 (ja) * | 2009-09-29 | 2014-06-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2011112723A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2011112724A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP5562251B2 (ja) * | 2010-04-05 | 2014-07-30 | パナソニック株式会社 | 有機el表示装置及びその制御方法 |
TWI408472B (zh) * | 2010-04-12 | 2013-09-11 | Wintek Corp | 主動元件陣列基板 |
KR101142752B1 (ko) * | 2010-04-13 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 평판표시장치 |
CN102403320B (zh) * | 2010-09-16 | 2015-05-20 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
CN102466931B (zh) * | 2010-11-03 | 2015-01-21 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
TWI407406B (zh) * | 2010-12-30 | 2013-09-01 | Au Optronics Corp | 有機發光二極體之像素驅動電路 |
KR20120089123A (ko) * | 2011-02-01 | 2012-08-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN102891163B (zh) * | 2011-07-19 | 2016-09-07 | 群创光电股份有限公司 | 有机电激发光显示装置 |
TWI467756B (zh) * | 2011-07-19 | 2015-01-01 | Chimei Innolux Corp | 有機電激發光顯示裝置 |
JP5832399B2 (ja) | 2011-09-16 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
US20130083080A1 (en) * | 2011-09-30 | 2013-04-04 | Apple Inc. | Optical system and method to mimic zero-border display |
KR101910340B1 (ko) | 2011-10-12 | 2018-10-23 | 삼성디스플레이 주식회사 | 내로우 베젤을 갖는 액정표시장치 |
KR102004710B1 (ko) * | 2011-11-04 | 2019-07-30 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR101873723B1 (ko) | 2012-02-02 | 2018-07-04 | 삼성디스플레이 주식회사 | 유기전계발광표시장치 |
JP5940679B2 (ja) * | 2012-11-16 | 2016-06-29 | シャープ株式会社 | 駆動モジュール、表示装置、およびマルチディスプレイ装置 |
KR101906248B1 (ko) | 2012-12-13 | 2018-10-11 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치 |
WO2014117144A1 (en) * | 2013-01-28 | 2014-07-31 | Motorola Mobility Llc | A symmetrical flat panel display |
JP5526265B2 (ja) * | 2013-05-31 | 2014-06-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
TWI653755B (zh) | 2013-09-12 | 2019-03-11 | 日商新力股份有限公司 | 顯示裝置、其製造方法及電子機器 |
GB2519085B (en) * | 2013-10-08 | 2018-09-26 | Flexenable Ltd | Transistor array routing |
CN103941500B (zh) * | 2013-12-11 | 2017-10-24 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
KR102180088B1 (ko) * | 2013-12-31 | 2020-11-18 | 삼성디스플레이 주식회사 | 표시 패널 및 그것을 포함하는 표시 장치 |
US9336709B2 (en) * | 2014-04-25 | 2016-05-10 | Apple Inc. | Displays with overlapping light-emitting diodes and gate drivers |
CN103985371B (zh) * | 2014-05-31 | 2017-03-15 | 深圳市华星光电技术有限公司 | 柔性拼接显示装置 |
CN104253147B (zh) * | 2014-09-18 | 2017-03-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示设备 |
JP2016071083A (ja) | 2014-09-29 | 2016-05-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置及び駆動回路 |
JP2016071082A (ja) | 2014-09-29 | 2016-05-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
US9293102B1 (en) * | 2014-10-01 | 2016-03-22 | Apple, Inc. | Display having vertical gate line extensions and minimized borders |
CN104360558A (zh) * | 2014-12-08 | 2015-02-18 | 重庆京东方光电科技有限公司 | 一种阵列基板、显示面板及显示装置 |
CN104503177A (zh) * | 2014-12-23 | 2015-04-08 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示面板 |
CN104536176B (zh) | 2014-12-25 | 2017-07-14 | 上海天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
CN104485349B (zh) * | 2014-12-26 | 2017-08-25 | 昆山工研院新型平板显示技术中心有限公司 | 无边框显示屏器件 |
WO2016151429A1 (en) * | 2015-03-23 | 2016-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Display panel and information processing device |
KR102462475B1 (ko) * | 2015-04-20 | 2022-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
CN104865737B (zh) | 2015-06-15 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种显示面板、其驱动方法及显示装置 |
CN104934458A (zh) * | 2015-06-29 | 2015-09-23 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法和显示装置 |
KR20170010141A (ko) * | 2015-07-15 | 2017-01-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102349494B1 (ko) * | 2015-08-13 | 2022-01-12 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
KR102439308B1 (ko) * | 2015-10-06 | 2022-09-02 | 삼성디스플레이 주식회사 | 표시장치 |
KR102514719B1 (ko) * | 2015-12-30 | 2023-03-28 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조방법 |
WO2017119338A1 (ja) * | 2016-01-04 | 2017-07-13 | シャープ株式会社 | 表示装置 |
JP6634302B2 (ja) | 2016-02-02 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
CN106024838B (zh) * | 2016-06-21 | 2019-04-30 | 武汉华星光电技术有限公司 | 基于混合tft结构的显示元件 |
KR102612734B1 (ko) | 2016-07-29 | 2023-12-13 | 엘지디스플레이 주식회사 | 표시장치 |
JP6747156B2 (ja) * | 2016-08-05 | 2020-08-26 | 天馬微電子有限公司 | 表示装置 |
CN106504689B (zh) * | 2016-11-08 | 2020-02-11 | 深圳市华星光电技术有限公司 | 显示驱动电路及显示面板 |
CN108172174B (zh) * | 2016-12-07 | 2020-04-07 | 元太科技工业股份有限公司 | 像素阵列基板 |
CN109307963B (zh) * | 2017-07-28 | 2022-04-29 | 群创光电股份有限公司 | 显示面板以及其驱动方法 |
US10720109B2 (en) | 2017-08-16 | 2020-07-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode display device |
CN107481666A (zh) * | 2017-08-16 | 2017-12-15 | 深圳市华星光电半导体显示技术有限公司 | 一种有机发光二极管显示器 |
JP2019219629A (ja) * | 2018-06-22 | 2019-12-26 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
KR102616771B1 (ko) * | 2019-01-17 | 2023-12-22 | 삼성디스플레이 주식회사 | 화소 회로 |
CN112420735A (zh) * | 2019-08-20 | 2021-02-26 | 友达光电股份有限公司 | 像素阵列基板 |
CN110488546A (zh) | 2019-08-21 | 2019-11-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
CN111341209A (zh) * | 2020-04-08 | 2020-06-26 | Tcl华星光电技术有限公司 | 显示面板 |
US11404449B2 (en) | 2020-04-08 | 2022-08-02 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display panel |
KR20210153804A (ko) * | 2020-06-10 | 2021-12-20 | 삼성디스플레이 주식회사 | 개구율 계측 장치 및 이를 포함하는 표시 장치의 열화 보상 시스템 |
KR20220030467A (ko) | 2020-09-01 | 2022-03-11 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 디스플레이 장치 |
CN112147824B (zh) * | 2020-09-27 | 2023-01-17 | 合肥京东方显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
CN112255852A (zh) * | 2020-10-23 | 2021-01-22 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及发光面板 |
CN114203043B (zh) * | 2021-12-10 | 2022-11-01 | Tcl华星光电技术有限公司 | 阵列基板与显示装置 |
Family Cites Families (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148301A (en) | 1990-02-27 | 1992-09-15 | Casio Computer Co., Ltd. | Liquid crystal display device having a driving circuit inside the seal boundary |
US5504601A (en) * | 1992-07-15 | 1996-04-02 | Kabushiki Kaisha Toshiba | Liquid crystal dispaly apparatus with gap adjusting layers located between the display region and driver circuits |
JPH06202124A (ja) * | 1992-12-26 | 1994-07-22 | Nippondenso Co Ltd | 液晶表示装置 |
US5694061A (en) | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
JP2939865B2 (ja) * | 1995-07-03 | 1999-08-25 | カシオ計算機株式会社 | 薄膜半導体装置およびそれを用いた表示装置 |
JPH0982978A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体装置及びこれを用いた液晶表示装置 |
US5739880A (en) * | 1995-12-01 | 1998-04-14 | Hitachi, Ltd. | Liquid crystal display device having a shielding film for shielding light from a light source |
JP3737176B2 (ja) | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP3511861B2 (ja) * | 1996-10-04 | 2004-03-29 | セイコーエプソン株式会社 | 液晶表示パネル及びその検査方法、並びに液晶表示パネルの製造方法 |
KR100235590B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
KR100235589B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
KR100204909B1 (ko) * | 1997-02-28 | 1999-06-15 | 구본준 | 엘씨디 소스 드라이버 |
US6465268B2 (en) | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
JP3998755B2 (ja) * | 1997-05-22 | 2007-10-31 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
TWI224221B (en) * | 1998-01-30 | 2004-11-21 | Seiko Epson Corp | Electro-optic apparatus, electronic apparatus using the same, and its manufacturing method |
GB9803764D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
GB9803763D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
TW561292B (en) * | 1998-04-01 | 2003-11-11 | Seiko Epson Corp | Liquid crystal device, method for manufacturing the liquid crystal device, and electronic apparatus |
JPH11288001A (ja) | 1998-04-01 | 1999-10-19 | Citizen Watch Co Ltd | 液晶表示装置 |
JPH11305681A (ja) * | 1998-04-17 | 1999-11-05 | Casio Comput Co Ltd | 表示装置 |
JPH11305743A (ja) * | 1998-04-23 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP3640527B2 (ja) * | 1998-05-19 | 2005-04-20 | 富士通株式会社 | プラズマディスプレイ装置 |
KR100292048B1 (ko) * | 1998-06-09 | 2001-07-12 | 구본준, 론 위라하디락사 | 박막트랜지스터액정표시장치의제조방법 |
EP1026652B1 (en) * | 1998-07-27 | 2005-01-26 | Seiko Epson Corporation | Arrangement of spacer beads in the seal of an electro-optic display to prevent damage to underlying conductors |
JP4069991B2 (ja) * | 1998-08-10 | 2008-04-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2000148096A (ja) * | 1998-11-10 | 2000-05-26 | Hitachi Ltd | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 |
US7697052B1 (en) * | 1999-02-17 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic view finder utilizing an organic electroluminescence display |
EP1077389A4 (en) | 1999-03-08 | 2004-11-10 | Seiko Epson Corp | LIQUID CRYSTAL DEVICE AND ITS PRODUCTION METHOD |
US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP3312691B2 (ja) * | 1999-04-19 | 2002-08-12 | セイコーインスツルメンツ株式会社 | 半導体装置 |
JP2001222017A (ja) * | 1999-05-24 | 2001-08-17 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
KR100441484B1 (ko) * | 1999-06-11 | 2004-07-23 | 세이코 엡슨 가부시키가이샤 | 액정장치 및 그 제조방법 |
JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
KR100319098B1 (ko) * | 1999-06-28 | 2001-12-29 | 김순택 | 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치 |
JP2001075075A (ja) | 1999-06-29 | 2001-03-23 | Seiko Epson Corp | 液晶装置、および電子機器 |
KR100347558B1 (ko) * | 1999-07-23 | 2002-08-07 | 닛본 덴기 가부시끼가이샤 | 액정표시장치 및 그 구동방법 |
JP3746925B2 (ja) * | 1999-08-27 | 2006-02-22 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
JP4718670B2 (ja) * | 1999-09-24 | 2011-07-06 | 株式会社半導体エネルギー研究所 | El表示装置 |
US6641933B1 (en) | 1999-09-24 | 2003-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting EL display device |
TW540251B (en) | 1999-09-24 | 2003-07-01 | Semiconductor Energy Lab | EL display device and method for driving the same |
JP4906017B2 (ja) * | 1999-09-24 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
TW525122B (en) * | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
TW465122B (en) | 1999-12-15 | 2001-11-21 | Semiconductor Energy Lab | Light-emitting device |
US6922226B2 (en) * | 1999-12-31 | 2005-07-26 | Lg. Philips Lcd Co. Ltd. | Liquid crystal display device implementing improved electrical lines and the fabricating method |
JP2001194461A (ja) * | 2000-01-07 | 2001-07-19 | Shimadzu Corp | 2次元アレイ型放射線検出器 |
TW480727B (en) | 2000-01-11 | 2002-03-21 | Semiconductor Energy Laboratro | Semiconductor display device |
US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
US6326913B1 (en) * | 2000-04-27 | 2001-12-04 | Century Semiconductor, Inc. | Interpolating digital to analog converter and TFT-LCD source driver using the same |
US6989805B2 (en) * | 2000-05-08 | 2006-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
TW502236B (en) | 2000-06-06 | 2002-09-11 | Semiconductor Energy Lab | Display device |
JP3578110B2 (ja) * | 2000-06-15 | 2004-10-20 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
US7019718B2 (en) * | 2000-07-25 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US6825820B2 (en) * | 2000-08-10 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
TW514854B (en) | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
JP2002123228A (ja) * | 2000-10-17 | 2002-04-26 | Seiko Epson Corp | 電気光学パネル、その駆動方法および電子機器 |
US6693385B2 (en) | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
JP4731718B2 (ja) * | 2001-04-27 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
KR100480332B1 (ko) * | 2002-04-08 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 |
JP4001066B2 (ja) * | 2002-07-18 | 2007-10-31 | セイコーエプソン株式会社 | 電気光学装置、配線基板及び電子機器 |
KR20040062065A (ko) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
KR100769190B1 (ko) * | 2003-06-30 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시장치 및 이의 제조방법 |
KR101010162B1 (ko) * | 2004-12-28 | 2011-01-20 | 주식회사 탑 엔지니어링 | 액정표시소자의 실런트 적하장치 |
KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
US7623097B2 (en) * | 2005-08-17 | 2009-11-24 | Samsung Mobile Display Co., Ltd. | Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal |
WO2007026368A2 (en) * | 2005-09-02 | 2007-03-08 | El-Vision Ltd. | Multi-functional optometric - ophthalmic system for testing, diagnosing, or treating, vision or eyes of a subject, and methodologies thereof |
KR20080023466A (ko) * | 2006-09-11 | 2008-03-14 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
US7796224B2 (en) * | 2006-12-26 | 2010-09-14 | Sony Corporation | Liquid crystal display device |
JP2008164787A (ja) * | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
-
2001
- 2001-08-08 JP JP2001241463A patent/JP4789369B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-26 TW TW091116752A patent/TW546597B/zh not_active IP Right Cessation
- 2002-08-05 US US10/211,294 patent/US6862008B2/en not_active Expired - Lifetime
- 2002-08-06 KR KR1020020046259A patent/KR100935415B1/ko active IP Right Grant
- 2002-08-08 CN CN2009101795791A patent/CN101666951B/zh not_active Expired - Lifetime
- 2002-08-08 CN CNB021437408A patent/CN100565311C/zh not_active Expired - Fee Related
-
2005
- 2005-01-25 US US11/041,454 patent/US7573469B2/en not_active Expired - Fee Related
-
2009
- 2009-08-05 US US12/535,734 patent/US9972670B2/en active Active
-
2012
- 2012-08-27 US US13/594,944 patent/US9105594B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100565311C (zh) | 2009-12-02 |
US9972670B2 (en) | 2018-05-15 |
KR100935415B1 (ko) | 2010-01-06 |
TW546597B (en) | 2003-08-11 |
US20120313907A1 (en) | 2012-12-13 |
US9105594B2 (en) | 2015-08-11 |
US20050140578A1 (en) | 2005-06-30 |
CN1407373A (zh) | 2003-04-02 |
CN101666951B (zh) | 2012-03-21 |
JP2003058075A (ja) | 2003-02-28 |
US20100073272A1 (en) | 2010-03-25 |
CN101666951A (zh) | 2010-03-10 |
US6862008B2 (en) | 2005-03-01 |
US7573469B2 (en) | 2009-08-11 |
KR20030014598A (ko) | 2003-02-19 |
US20030030381A1 (en) | 2003-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789369B2 (ja) | 表示装置及び電子機器 | |
CN106935619B (zh) | 显示设备 | |
JP4506810B2 (ja) | 表示装置 | |
CN111326560A (zh) | 显示基板和显示装置 | |
KR20190045964A (ko) | 표시 장치 | |
KR102652572B1 (ko) | 플렉서블 전계 발광 표시장치 | |
KR102649145B1 (ko) | 디스플레이 장치 | |
JP2015194577A (ja) | 表示装置および電子機器 | |
KR20160149385A (ko) | 플렉서블 디스플레이 장치와, 이의 제조 방법 | |
US11417713B2 (en) | Substrate and manufacturing method therefor, and electronic apparatus | |
WO2021051729A1 (zh) | 有机发光二极管显示面板及有机发光二极管显示装置 | |
JP5422991B2 (ja) | 表示装置および表示装置の製造方法 | |
US7166923B2 (en) | Semiconductor device, electro-optical unit, and electronic apparatus | |
JP4572510B2 (ja) | エレクトロルミネッセンス表示装置及び電子機器 | |
JP2004184530A (ja) | 電気光学装置、アクティブマトリクス基板及び電子機器 | |
WO2023142044A1 (zh) | 显示基板 | |
WO2023137663A1 (zh) | 显示基板和显示装置 | |
WO2023159511A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN116417463A (zh) | 发光显示设备 | |
CN117098419A (zh) | 一种显示面板及显示装置 | |
KR20240120453A (ko) | 표시장치 및 이의 구동방법 | |
JP2024517206A (ja) | 表示パネル及び表示装置 | |
JP2002099227A (ja) | 表示体及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4789369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |