WO2017119338A1

WO2017119338A1 - 表示装置

Info

Publication number: WO2017119338A1
Application number: PCT/JP2016/088696
Authority: WO
Inventors: 下敷領　文一; 壮寿吉田
Original assignee: シャープ株式会社
Priority date: 2016-01-04
Filing date: 2016-12-26
Publication date: 2017-07-13
Also published as: US20210232009A1; US20190025660A1; US20200292901A1; US11003037B2; US11460742B2; US10705395B2

Abstract

表示領域（ＲＤ）の形状が矩形ではない表示装置（１００）は、表示領域（ＲＤ）内に配置され、第１の方向に沿って延びる複数のゲート線（２２）と、第２の方向に沿って延びる複数のソース線（２４）と、額縁領域（ＲＦ）に配置された複数のゲートドライバ（２０Ｇ）と複数のソースドライバ（２０Ｓ）と、表示領域（ＲＤ）内において第１の方向と交差する方向に沿って延びるように設けられ、ゲートドライバ（２０Ｇ）のうちの１つと、複数のゲート線（２２）のうちの１つとに接続されたゲート接続配線（２６）とを備える。複数のゲートドライバ（２０Ｇ）が設けられた領域と、複数のソースドライバ（２０Ｓ）が設けられた領域とが、表示領域（ＲＤ）を挟んで対向している。

Description

表示装置

　本発明は表示装置に関する。

　液晶表示装置が広く一般に使用されている。液晶表示装置に用いられる液晶パネルには、複数の画素が配列された表示領域（アクティブエリア）と、その外側の額縁領域（非アクティブエリア）とが含まれている。表示領域には、画素ごとに画素電極やＴＦＴ（ｔｈｉｎ　ｆｉｌｍ　ｔｒａｎｓｉｓｔｏｒ）などが設けられており、画像や映像が表示される。また、額縁領域には、液晶材料を基板間に封止するためのシール部材、ゲート線／ソース線の端子部、駆動回路などが設けられており、画像や映像は表示されない。

　液晶パネルの額縁領域は表示に寄与しない領域であるので、その狭小化が望まれている。しかし、液晶パネルの狭額縁化は年々進んではいるものの、額縁領域を完全に無くすことは原理的に困難である。

　ところで、液晶パネルは矩形の表示領域を有していることが多い。このような液晶パネルでは、矩形の表示領域の４辺に沿って、その外側に額縁領域が設けられる。近年では、本願出願人によって、３辺の額縁領域を狭くした３辺狭額縁のスマートフォンも販売されている。

　一方で、矩形以外の平面形状を有する異形の表示パネルが知られている。特許文献１は、円形の表示領域を有する表示装置を開示している。円形の表示領域を有する表示装置は、例えば、スマートウォッチなどのウェアラブルデバイス、その他種々の携帯端末に今後搭載されていくものと予想される。

　円形だけでなく、楕円形や多角形、あるいは切り欠きが設けられた形状など、種々の異形の表示装置についても需要が見込まれている。異形の表示装置は、フリーフォームディスプレイと称され、本願出願人によって積極的に開発が進められている。このような異形の表示装置は、上記のような携帯用の小型の表示装置だけでなく、例えば、車載用のインストルメントパネルまたはデジタルサイネージなどとして好適に利用される。

特許第５１９１２８６号公報

　液晶パネルの額縁領域には、ゲート駆動回路（ゲートドライバ）およびソース駆動回路（ソースドライバ）が設けられている。ゲートドライバおよびソースドライバは、例えば、基板上にモノリシックに形成されたドライバであってもよいし、基板上にＩＣチップとしてＣＯＧ（Ｃｈｉｐ　ｏｎ　Ｇｌａｓｓ）実装されたドライバであってもよい。あるいは、基板上に直接設けず、ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）実装、ＣＯＦ（Ｃｈｉｐ　ｏｎ　Ｆｉｌｍ）実装されたドライバであってもよい。

　液晶表示装置では、表示領域内において、水平方向に沿って延びる複数のゲート線と、垂直方向に沿って延びる複数のソース線とが格子状に配置される。表示領域が矩形である一般的な液晶表示装置において、ゲート線に接続されるゲートドライバは、パネル右辺または左辺の額縁領域において設けられる。また、ソース線に接続されるソースドライバは、パネル上辺または下辺の額縁領域において設けられる。ゲートドライバはパネル右辺と左辺の両方に設けられていてもよく、ソースドライバはパネル上辺と下辺の両方に設けられていてもよい。これらの構成では、額縁領域における配線の引き回しが容易であるので、額縁領域を狭小化しやすい。

　これに対して、矩形以外の表示領域を有する表示装置では、額縁領域におけるドライバ（またはドライバの実装領域）の配置を工夫することが必要な場合がある。特に、額縁領域の狭小化を図るときには、表示領域の外側の狭い領域にドライバを配置するために、配線等の引き回しなどを複雑にせざるを得ない場合もある。

　特許文献１に記載の表示装置では、円形の表示領域に適合するように、ソースドライバが表示領域の下側の辺に配置され、ゲートドライバが表示領域の左右の辺のそれぞれに配置されている。この構成において、左右の端に位置する画素のためのソース線が、額縁領域で引き回されてソースドライバに接続されている。このような構成を有する特許文献１に記載の表示装置では、額縁領域の狭小化をある程度犠牲にせざるを得ない。

　以上に説明したように、矩形以外の表示領域を有する表示装置では、額縁領域に設けるドライバの配置や引き回しの配線等が、矩形の表示装置に比べて複雑になり得るという問題があった。

　本発明は上記の課題を鑑みてなされたものであり、矩形でない表示領域を有する表示装置において、狭額縁化を図ることを目的とする。

　本発明の実施形態による表示装置は、複数の画素を含む表示領域と、前記表示領域の外側に設けられた額縁領域とを含み、前記表示領域の形状が矩形ではない表示装置であって、前記表示領域内に配置され、第１の方向に沿って延びる複数のゲート線と、前記表示領域内に配置され、前記第１の方向と交差する第２の方向に沿って延びる複数のソース線と、前記額縁領域に配置された複数のゲートドライバであって、前記複数のゲート線が前記複数のゲートドライバのいずれかに接続されている、複数のゲートドライバと、前記額縁領域に配置された複数のソースドライバであって、前記複数のソース線が前記複数のソースドライバのいずれかに接続されている、複数のソースドライバと、前記表示領域内において前記第１の方向と交差する方向に沿って延びるように設けられ、前記複数のゲートドライバのうちの１つと、前記複数のゲート線のうちの１つとに接続されたゲート接続配線とを備え、前記複数のゲートドライバが設けられた領域と、前記複数のソースドライバが設けられた領域とが、前記表示領域を挟んで対向している。

　ある実施形態において、複数のゲート線のそれぞれに対して少なくとも１本のゲート接続配線が対応付けられる。複数のゲート線の一部または全部に対して、２以上のゲート接続配線を対応付けてもよい（冗長構造）。また、ある実施形態においては、複数のゲート線の内、ゲートドライバに近い位置にある１または２以上のゲート線を、ゲート接続配線を介さずに、直接または接続配線を介して間接的にゲートドライバに接続してもよい。このとき、接続配線は表示領域外に配置されていてもよい。

　ある実施形態において、前記ゲート接続配線は、前記第２の方向に沿って延びる部分を含む。

　ある実施形態において、前記ゲート接続配線は、隣接する２本のソース線の間を延びる部分を含む。

　ある実施形態において、前記ゲート接続配線は、前記複数のソース線と同層に設けられている。

　ある実施形態において、前記複数のゲート線を覆うゲート絶縁層をさらに有し、前記ゲート接続配線と、前記複数のゲート線のうちの１つとは、前記ゲート絶縁層に形成された開口部において接続されている。

　ある実施形態において、前記ゲート接続配線と、前記複数のゲート線のうちの１つとは、前記開口部に配置された導電層を介して接続されている。

　ある実施形態において、前記ゲート接続配線は、前記複数のゲート線と同層に設けられた直線部分を含む。

　ある実施形態において、前記表示領域は、円形または楕円形の平面形状を有する。

　本発明の実施形態によると、矩形以外の表示領域を有する表示装置において、額縁領域の狭小化を図ることができる。

本発明の実施形態１による表示パネルの回路構成を示す模式図であり、（ａ）は正面図、（ｂ）および（ｃ）は側面図である。実施形態１の表示パネルの、表示領域内の具体的な回路構成例を示す平面図である。図２のＡ－Ａ’線に沿った断面を示す図であり、（ａ）および（ｂ）はそれぞれ別の形態を示す。実施形態２の表示パネルの回路構成例を示す平面図である。実施形態２の表示パネルの別の回路構成例を示す平面図である。実施形態２の表示パネルのさらに別の回路構成例を示す平面図である図６のＡ－Ａ’線に沿った断面を示す図である。（ａ）および（ｂ）は、本発明の別の実施形態による表示パネルの回路構成を示す平面図である。（ａ）および（ｂ）は、本発明の別の実施形態による表示パネルの回路構成を示す平面図である。比較例の表示パネルの回路構成を示す模式的な平面図である。

　以下、図面を参照しながら、本発明の実施形態を説明するが、本発明は以下の実施形態に限定されるものではない。

　（実施形態１）
　図１（ａ）～（ｃ）は、実施形態１の表示装置１００を示す。表示装置１００は、液晶表示装置であり、表示媒体層としての液晶層を含む表示パネル（液晶パネル）１０を備えている。図１（ａ）に示すように、本実施形態の表示パネル１０は、矩形以外の形状、より具体的には、楕円形の表示領域ＲＤを有している。また、表示領域ＲＤの外側には、楕円形の外周に沿って額縁領域ＲＦが設けられている。

　表示領域ＲＤには、複数の画素がマトリクス状に設けられている。表示領域ＲＤにおいて、複数の画素は、楕円形の長軸方向および短軸方向に沿って行および列を形成している。表示領域ＲＤが楕円形であるので、中央の画素行（長軸に配置される画素の行）は最大の画素数を有し、端部の画素行は最小の画素数を有する。同様に、中央の画素列（短軸に配置される画素の列）は最大の画素数を有し、端部の画素列は最小の画素数を有する。

　このように、異形の表示領域を有する表示装置の場合は、矩形の表示領域を有する表示装置とは異なり、各画素行に含まれる画素の数および各画素列に含まれる画素の数が一定ではない。本実施形態のように楕円形の表示領域の場合、画素行における最大画素数に対する最小画素数の割合が例えば３０～８０％程度であってよい。

　額縁領域ＲＦには、シール部材１８や、画素を駆動するためのゲートドライバ２０Ｇ、ソースドライバ２０Ｓが設けられている。

　ゲートドライバ２０Ｇおよびソースドライバ２０Ｓは、例えば、基板上にモノリシックに形成されたドライバであってもよいし、基板上にＩＣチップとしてＣＯＧ実装されたドライバであってもよいし、ＴＡＢ実装、ＣＯＦ実装されたドライバであってもよい。額縁領域ＲＦには、ＦＰＣ（フレキシブルプリント基板）などに接続される配線・端子などが設けられていてもよい。

　以下の説明では、楕円形を有する表示領域ＲＤの長軸方向をＸ方向または水平方向、短軸方向をＹ方向または垂直方向と呼ぶことがある。また、便宜のため、図面に準拠して、楕円形の長軸方向を左右方向として説明し、短軸方向を上下方向として説明することがあるが、実際の使用形態における上下左右に対応していなくてもよい。

　図１（ｂ）および（ｃ）に示すように、表示パネル１０は、ＴＦＴ基板１２と対向基板１４との間に液晶層１６が設けられた構成を有する。ＴＦＴ基板１２と対向基板１４とは、ＴＦＴ基板１２（または対向基板１４）の外周に沿って設けられた楕円環状のシール部材１８によって互いに貼り合わせられている。液晶層１６は、シール部材１８によって囲まれた状態で、ＴＦＴ基板１２と対向基板１４との間に保持されている。

　表示装置１００の表示モードは、種々のものであってよい。例えば、フルカラー表示を行う垂直配向（ＶＡ）モードの場合、ＴＦＴ基板１２において、各画素ごとに、ＴＦＴおよびこれに接続される画素電極が設けられる。対向基板１４には、共通電極や、カラーフィルタ層、ブラックマトリクスなどが設けられる。また、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界モードの場合、ＴＦＴ基板１２には、複数のスリットや細長電極部分を有する画素電極、画素電極との間に横電界を生じさせるための共通電極などが設けられる。

　表示装置１００の額縁領域ＲＦは、表示領域ＲＤの外側の領域として規定される。額縁領域ＲＦには、シール部材１８や、その外側のＴＦＴ基板１２の突出領域などが含まれる。また、表示装置１００の額縁領域ＲＦには、ＴＦＴ基板１２の外側に配置された横筐体部（図示せず）が含まれてもよい。額縁領域ＲＦは、表示領域ＲＤの外側周辺の領域であればよく、ＴＦＴ基板１２上の領域に限られない。

　上記のＴＦＴ基板１２の突出領域とは、ＴＦＴ基板１２の外周部分であって、ＴＦＴ基板１２と対向基板１４との重なり部分の外側に突出した部分を意味している。ＴＦＴ基板１２の突出領域は、ＴＦＴ基板１２が対向基板１４よりも一回り大きいサイズを有していることによって形成された領域である。ＴＦＴ基板１２上の突出領域には、ゲート線の接続端子、ソース線の接続端子、引き回しの配線、ゲートドライバおよびソースドライバなどが設けられることがある。ＴＦＴ基板１２の突出幅Ｗ２は、例えば１０ｍｍ以下であってよい。また、楕円形長軸方向におけるＴＦＴ基板１２の最大幅（長径）は、例えば約４０ｃｍ程度であってよい。

　ゲートドライバおよびソースドライバが、ドライバＩＣとして例えばＣＯＧ実装される場合、図１（ａ）に示すように、ゲートドライバ２０Ｇおよびソースドライバ２０Ｓは、額縁領域ＲＦの内の突出領域（幅Ｗ２）上またはその外側に配置される。ゲートドライバおよびソースドライバがモノリシックドライバとしてＴＦＴ基板１２上に形成される場合、モノリシックドライバは、額縁領域ＲＦの内のシール部材１８で包囲される領域（幅Ｗ３）に配置される。すなわち、モノリシックドライバは、表示領域ＲＤとシール部材１８との間に配置され、液晶層１６とともに、ＴＦＴ基板１２と対向基板１４とこれらを貼り合せるシール部材１８とによって大気から保護される。モノリシックドライバにシール部材１８が重なってもよい。もちろん、ゲートドライバおよびソースドライバのいずれか一方のみをモノリシックドライバとしてもよい。

　また、ＣＯＦ実装またはＴＡＢ実装されたドライバを用いる場合、接続端子（ドライバ実装領域）がＴＦＴ基板１２の突出領域に設けられていればよく、ＩＣチップ自体は必ずしもＴＦＴ基板１２上に存在していなくてよい。本実施形態では、ドライバの形態によらず、表示領域ＲＤの外側の額縁領域ＲＦ（ＴＦＴ基板１２の突出領域に限られない）においてドライバが種々の態様で設けられていてよく、ＴＦＴ基板１２の突出領域には、ドライバ自体またはドライバの実装領域が形成されていればよい。また、本明細書において、ゲートドライバが設けられた領域またはソースドライバが設けられた領域とは、ＴＦＴ基板１２上のモノリシックドライバ（またはＩＣチップ）が配置された領域に限らず、ＴＡＢまたはＣＯＦによるドライバ実装領域であってもよい。

　上記のように、ゲートドライバ２０Ｇは、例えば、ＴＦＴ基板１２上にモノリシックに形成されたドライバであってよい。モノリシックゲートドライバは、画素を構成する回路（ＴＦＴや画素電極など）を作製するプロセスを利用して作製することができる。また、ソースドライバ２０Ｓもモノリシックに形成されていてもよいが、ゲートドライバに比べて複雑な構成を有することが多いので、ＣＯＧ実装など、他の態様で設けられていてもよい。

　図１（ａ）に示すように、本実施形態では、ゲートドライバ２０Ｇが設けられた領域と、ソースドライバ２０Ｓが設けられた領域とが、表示領域ＲＤを挟んで対向するように配置されている。より具体的には、複数のソースドライバ２０Ｓ（またはソースドライバ実装領域）が表示領域ＲＤの上側周辺部に配置されており、複数のゲートドライバ２０Ｇ（またはゲートドライバ実装領域）がソースドライバ２０Ｓと対向するように表示領域ＲＤの下側周辺部に配置されている。ゲートドライバ２０Ｇとゲート線２２との接続形態およびソースドライバ２０Ｓとソース線２４との接続形態については後述する。

　ここで、図１０を参照しながら、比較例の表示装置９０を説明する。比較例の表示装置９０では、楕円形状の表示領域ＲＤにおいて、複数のゲート線２２が水平方向に沿って設けられ、複数のソース線２４が垂直方向に沿って設けられている。

　また、表示領域ＲＤの外側の額縁領域ＲＦには、ゲートドライバ９０Ｇおよびソースドライバ９０Ｓが配置されている。ゲートドライバ９０Ｇおよびソースドライバ９０Ｓには、ゲート線２２およびソース線２４がそれぞれ接続されている。この構成において、額縁領域ＲＦにおける、ゲート線２２の延長線上にゲートドライバ９０Ｇが配置され、ソース線２４の延長線上にソースドライバ９０Ｓが配置されている。このようにゲート線２２およびソース線２４の延長線上にそれぞれのドライバを配置する形態は、矩形の表示領域を有する表示パネルにおいて一般的に採用されていた形態である。

　しかし、表示領域ＲＤの形状が楕円形である場合、斜め方向の額縁領域ＲＦ’において、ゲートドライバとソースドライバとの配置領域が重なるおそれがある。例えば、右端のソース線２４に接続されたソースドライバ９０Ｓが右斜め上の額縁領域ＲＦ’に配置され、また、上端のゲート線２２に接続されたゲートドライバ９０Ｇも右斜め上の額縁領域ＲＦ’に配置される。このため、上記の右斜め上の額縁領域ＲＦ’として、ドライバ９０Ｇ、９０Ｓの配置のために広い領域が必要となり、狭額縁化を阻害する要因となる。

　再び図１を参照する。上述した比較例の表示装置９０に対して、本実施形態の表示装置１００では、ゲートドライバ２０Ｇが楕円形の表示領域ＲＤの下側に配置され、ソースドライバ２０Ｓが表示領域ＲＤの上側に配置されている。この構成において、ソースドライバ２０Ｓが設けられた領域とゲートドライバ２０Ｇが設けられた領域とは表示領域ＲＤを挟んで対向している。

　表示パネル１０の表示領域ＲＤ内において、水平方向に沿って延びる複数のゲート線２２と、垂直方向に沿って延びる複数のソース線２４とが格子状に配置されている。

　複数のソース線２４のそれぞれは、表示領域ＲＤの上側（すなわち、ソース線２４の延長線上）に配置されたソースドライバ２０Ｓのいずれか１本に接続配線２４ｃを介して接続されている。なお、１つのソースドライバ２０Ｓに対して例えば１００本～１０００本のソース線２４が接続されていてよい。ソース線２４とソースドライバ２０Ｓとは、比較例の表示装置９０と同様の態様で接続されていてよい。

　一方、ゲート線２２のそれぞれは、垂直方向の沿って延びるゲート接続配線２６と、接続配線２６ｃを介して、ゲートドライバ２０Ｇに接続されている。なお、１つのゲートドライバ２０Ｇに対して例えば１００～１０００本のゲート線２２が、典型的にはゲート線２２と同数のゲート接続配線２６によって接続されていてよい。

　ゲート接続配線２６は、表示領域ＲＤ内に設けられた配線であり、ソース線２４と絶縁された状態でソース線２４と平行に（すなわち、ゲート線２２と直交する方向に）延びている。本構成において、ゲートドライバ２０Ｇは、ゲート線２２の延長線上には位置していない。

　ゲート接続配線２６は、額縁領域ＲＦにおいて、接続配線２６ｃを介してゲートドライバ２０Ｇと接続され、表示領域ＲＤにおいてゲート線２２と接続されている。このように、表示領域ＲＤ内に配置されたゲート接続配線２６を介して、ゲート線２２とゲートドライバ２０Ｇとを接続することによって、額縁領域ＲＦでの配線の引き回しを複雑にすることなく、ゲートドライバ２０Ｇおよびソースドライバ２０Ｓを比較的狭い額縁領域内に配置させることが可能になる。

　ゲート線２２とゲート接続配線２６との接続部２８は、例えば、図示するように、表示領域ＲＤ内において適宜設けられていてよい。図示する例では、表示領域ＲＤの上端および下端のゲート線２２は、パネル左右方向の中央に最も近くに配置された２本のゲート接続配線２６に接続されている。楕円形の上端および下端の近くに配置されたゲート線２２は、表示領域ＲＤの垂直方向の中央付近に配置されたゲート線２２よりも短いので、水平方向における一定の領域内（表示領域ＲＤの中央付近の領域内）でしか、ゲート接続配線２６とは接続できないからである。一方、Ｙ方向中央部のゲート線２２（図１（ａ）中の上から４本目）は、最も右端のゲートドライバ２０Ｇに接続されたゲート接続配線２６に接続され、その直ぐ下のゲート線２２は、最も左側のゲートドライバ２０Ｇに接続されたゲート接続配線２６に接続されている。このように垂直方向の上端または下端に近いゲート線ほど、水平方向の中央に近いゲート接続配線２６に接続する形態を採用すると、表示領域ＲＤが小さい（画素数が小さい）液晶表示パネルにも適用できる。

　ゲート線２２およびゲート接続配線２６の接続形態は上記の例に限れられない。例えば、Ｙ方向中央部のゲート線２２（図１（ａ）中の上から４本目）を最も右端のゲートドライバ２０Ｇに接続されたゲート接続配線２６に接続し、その直ぐ下のゲート線２２を水平方向中央部のゲートドライバ２０Ｇに接続されたゲート接続配線２６に接続してもよい。また、下端近くのゲート線２２を、そのまま額縁領域ＲＦを引き回してゲートドライバに直接（すなわち、ゲート接続配線２６を介さず、接続配線２２ｃのみを介して）接続してもよい。

　ゲート線２２とゲート接続配線２６との接続は任意の態様で行われてよい。図１には、表示領域ＲＤ内において、１本のゲート接続配線２６が１本のゲート線２２に接続された形態を示しているが、これに限られない。ゲートドライバ２０Ｇの出力から延びる互いに接続された２本のゲート接続配線２６が、１本のゲート線２２に接続されていてもよい。これにより、ゲート接続配線２６とゲート線２２との接続に冗長性を持たせることができ、例えば、片方のゲート接続配線２６が断線した時にも、残った他方のゲート接続配線２６を利用して、ゲートドライバ２０Ｇとゲート線２２との接続を確保することができる。

　また、上記の同じゲート線２２に接続される２本のゲート接続配線２６は、水平方向において離れた位置に設けられていてもよい。別の態様として、上記の２本のゲート接続配線２６が別個のゲートドライバ２０Ｇに接続され、それぞれのゲートドライバ２０Ｇが同期して同様のゲート信号を出力するように構成されていてもよい。

　図１に示す表示装置１００では、ゲートドライバ２０Ｇのスキャン方向を、図に示す矢印の方向、すなわち、左から右に向かう方向に設定している。この構成において、ゲート線２２ごとに複数の画素を上から下に順次走査することができる。ゲート線２２にオン電圧が印加されたとき、そのゲート線２２に接続された複数の画素（画素行）のＴＦＴがオン状態となり、上記の画素行に含まれる画素のそれぞれにソース線２４を介してソース信号が供給される。ソースドライバ２０Ｓからソース線２４へのソース信号の出力は、一斉に行われる。

　以下、表示領域ＲＤにおける液晶パネル１０のより具体的な回路構成例を説明する。

　図２は、表示領域ＲＤ内におけるＴＦＴ基板１２の具体的な構成を示す平面図であり、図３（ａ）および（ｂ）は、図２に示すＡ－Ａ’線に沿った断面図である。図３（ａ）および（ｂ）は、ゲート線２２とゲート接続配線２６との接続部２８の具体的な接続形態（図３（ａ）と（ｂ）とでそれぞれ別の形態）を示している。

　図２に示すように、ゲート線２２（Ｇ１～Ｇ３）とソース線２４（Ｓ１～Ｓ４）との交差部近傍に、ＴＦＴ５が設けられている。また、図２に示す構成では、ＴＦＴ５を挟んで垂直方向（Ｙ方向）に並ぶサブピクセルとしての２つの副画素領域ＳＰ１、ＳＰ２が設けられている。副画素領域ＳＰ１、ＳＰ２に設けられた副画素電極は、共通のＴＦＴ５に接続されている。より具体的には、共通のＴＦＴ５から別のドレイン電極４０がそれぞれ副画素領域ＳＰ１、ＳＰ２の中央部まで延びており、その先に設けられたドレイン拡幅部４２において各副画素領域ＳＰ１、ＳＰ２の副画素電極と接続されている。このように、本実施形態では、ＴＦＴ５を共通とし、同じソース信号が付与される２つの副画素領域ＳＰ１、ＳＰ２によって１つの画素Ｐｘが構成されている。このように１つの画素を２以上の副画素領域で構成した構造は、マルチ画素構造と呼ばれることがある。

　なお、２つの副画素領域ＳＰ１、ＳＰ２のそれぞれは、例えばＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）方式で駆動されるように構成されていてよい。このために、各副画素領域ＳＰ１、ＳＰ２では、例えば、ドレイン拡幅部４２を中心として４つの液晶ドメインが形成されるように、スリット等を有する副画素電極や配向を規制する突起物などが設けられていてよい。４つの液晶ドメインを形成する方法はこれに限らず、光配向技術を用いる方法、例えばＵＶ２Ａ（ＵｌｔｒａＶｉｏｌｅｔ　ｉｎｄｕｃｅｄ　ｍｕｌｔｉ－ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）であっても良く、あるいは、液晶材料に光重合性モノマーを微量添加し、光重合性モノマーを重合させることによって液晶分子の配向方向を規制するＰＳＡ（Ｐｏｌｙｍｅｒ－Ｓｕｓｔａｉｎｅｄ　Ａｌｉｇｎｍｅｎｔ）であってもよい。

　また、図２に示す形態では、ゲート線２２の延びる方向（Ｘ方向）と平行に、補助容量線ＣＳ１、ＣＳ２が延びている。補助容量線ＣＳ１は、ゲート線２２と同層に設けられており、基板法線方向から見たときに、ゲート絶縁層３２（図３（ａ）参照）を介して、その一部がドレイン拡幅部４２に重なっている。ゲート絶縁層３２を介して互いに重なるドレイン拡幅部４２と補助容量線ＣＳ１の一部とが補助容量を形成する。なお、本実施形態では、隣接するゲート線Ｇ１、Ｇ２間に、水平方向に延びる３本の補助容量線ＣＳ１が設けられており、これらの補助容量線ＣＳ１は互いに接続されている。また、別の隣接するゲート線Ｇ２、Ｇ３間において、水平方向に延びる３本の補助容量線ＣＳ２が設けられており、これらの補助容量線ＣＳ２は互いに接続されている。

　このように、ＴＦＴ５を挟む２副画素領域ＳＰ１、ＳＰ２に、互いに分離された補助容量線ＣＳ１、ＣＳ２を設け、各補助容量線ＣＳ１、ＣＳ２に対して印加する電圧を異なるものとする。これにより、２副画素領域ＳＰ１、ＳＰ２に同じソース信号が付与されたときにも、それぞれの副画素領域で液晶の配向状態（輝度）を異ならせることができ、視野角特性を向上させることができる。特に、マルチ画素構造は、垂直配向モードの液晶表示装置のγ特性の視角依存性を改善することができる。

　ただし、上記の画素構成はあくまでも例示的なものであり、本発明の実施形態による表示装置は、他の種々の態様を有し得る。表示装置は、動作モード等に応じて任意の回路構成を有していてよい。例えば、横電界モードの液晶表示装置においては、マルチ画素構造を採用する必要はなく、上述のように電気的に独立な補助容量線を設ける必要はない。

　本実施形態において、ゲート接続配線２６は、ソース線２４と平行に延びるように設けられている。また、図において水平方向に隣り合う３つの画素Ｐｘは、それぞれ、Ｒ画素、Ｇ画素、およびＢ画素に対応している。ゲート接続配線２６は、Ｒ、Ｇ、Ｂの３つの画素のうちのいずれか１つの画素に対応する画素列内に配置されている。

　以下、図３（ａ）および（ｂ）を参照しながら、ゲート線２２とゲート接続配線２６との接続部２８の形態について説明する。ただし、接続部２８を詳細に説明する前に、まず、アクティブマトリクス基板としてのＴＦＴ基板１２の基本的な構成を説明する。

　本実施形態におけるＴＦＴ基板１２は、ガラス基板３０上にゲート線２２を含むゲート層が設けられた構成を有する。ゲート層には、ＴＦＴ５のゲート電極や、図２に示した補助容量線ＣＳ１、ＣＳ２などが含まれていてよい。ゲート層は、例えば、Ｔｉ、Ｍｏ、Ａｌ、Ｔａ、Ｃｒ、Ａｕ、Ｃｕなどの単層膜または積層膜を用いて、パターニングによって形成される。

　また、ゲート線２２は、ゲート絶縁層３２によって覆われている。ゲート絶縁層３２は、例えば、ＳｉＮ_x膜およびＳｉＯ₂膜の単層膜または積層膜として形成される。

　ここで、図には示していないが、ゲート絶縁層３２の上には、ＴＦＴ５の活性層として用いられる半導体層が設けられている。半導体層は、ゲート絶縁層３２を介してゲート電極（図２に示すゲート線２２の拡幅部）と重なるように、例えば、島状に設けられる。半導体層は、アモルファスシリコン、ポリシリコン、または、酸化物半導体（例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体またはＩｎ－Ｓｎ－Ｚｎ－Ｏ系の酸化物半導体）などから形成されていてよい。

　半導体層上には、ソース線２４やドレイン電極４０を含むＳＤ層（ソース・ドレイン層）が設けられている。ＳＤ層は、例えば、Ｔｉ、Ｍｏ、Ａｌ、Ｔａ、Ｃｒ、Ａｕ、Ｃｕなどの単層膜または積層膜を用いて、パターニングによって形成される。ＳＤ層には、ソース線２４に接続され、ＴＦＴ５に向かって突出するドレイン電極４０に間隙を空けて対向するように設けられたソース電極が含まれる。図２に示す形態では、ソース電極は、２つのドレイン電極４０の突出部を受け入れるようにＨ字型の形状を有している。ソース電極およびドレイン電極４０は、いずれも、ゲート電極と重なるように配置された半導体層（図示せず）に接続されている。

　また、ＳＤ層には、ゲート接続配線２６が含まれている。ゲート接続配線２６は、上記の金属膜をパターニングするＳＤ層形成工程において、公知のフォトリソグラフィ法などを用いて容易に形成することができる。ゲート接続配線２６は、ソース線２４と平行に、かつ、ソース線２４とは絶縁されるように形成される。

　また、図３（ａ）および（ｂ）に示すように、ＳＤ層（ソース線２４、ゲート接続配線２６など）は、層間絶縁層３４によって覆われている。層間絶縁層３４は、ＴＦＴ５を覆うＳｉＯ₂やＳｉＮ_xなどから形成された無機絶縁層（パッシベーション層）と、感光性樹脂材料などから形成された有機絶縁層（平坦化層）とを含んでいてよい。

　さらに、層間絶縁層３４の上には、ＩＴＯ（インジウム錫酸化物）やＩＺＯ（インジウム亜鉛酸化物）などから形成された透明導電層が設けられていてよい。透明導電層には、典型的には、副画素電極が含まれる。ただし、上記の透明導電層は、他の実施形態の表示装置においては、副画素電極の下方で補助容量を形成するために設けられたＣＳ透明電極を含む層であってもよい。また、横電界モードの液晶表示装置の場合、上記の透明導電層は、副画素電極に対向するように設けられた透明共通電極を含む層であってもよい。また、反射型の液晶表示装置においては、上記の透明導電層に代えて、Ａｌなどからなる反射電極を含む不透明な導電層（反射電極層）が設けられていてよい。

　層間絶縁層３４の上に設けられる透明導電層（または反射電極層）には、図３（ａ）に示す接続電極２３が含まれている。図３（ａ）に示す接続部２８の形態では、この透明導電層に含まれる接続電極２３によって、ゲート線２２とゲート接続配線２６とが接続されている。

　ここで、図３（ａ）に示す接続部２８の形成工程について説明する。まず、ＴＦＴ５を作製する工程において、接続部２８ではガラス基板３０上にゲート線２２、ゲート絶縁層３２、ソース線２４およびゲート接続配線２６が形成される。また、ＴＦＴ５を覆うように、層間絶縁層３４が設けられる。

　その後、副画素領域では、ＴＦＴ５を覆う層間絶縁層３４に、ドレイン拡幅部４２（図２参照）に達するコンタクトホールが設けられる。このコンタクトホールは、例えば、層間絶縁層３４に含まれる有機絶縁層をフォトリソグラフィ法によってパターニングした後、この有機絶縁層をマスクとして用いて、下層の無機絶縁層をエッチングすることによってドレイン拡幅部４２（ＳＤ層）に達するように形成される。

　この工程において、図３（ａ）に示すように、接続部２８では、ゲート接続配線２６（ＳＤ層）の少なくとも一部を露出するように開口部が形成される。さらに、接続部２８では、エッチングを進めることによってゲート絶縁層３２をもエッチングし、これによって、ゲート線２２を開口部内に露出させることができる。

　その後、副画素電極などを設けるための透明導電層を形成する工程において、上記の開口部内においてゲート接続配線２６とゲート線２２との双方に接するように透明接続電極２３を設ける。これによって、透明接続電極２３を介してゲート接続配線２６とゲート線２２とを電気的に接続することができる。透明接続電極２３は、開口部内でゲート線２２の少なくとも一部とゲート接続配線２６の少なくとも一部とを覆うように設けられていればよい。

　なお、額縁領域ＲＦにおいては、上記と同様に、ＴＦＴ５を形成するプロセスやコンタクトホールを層間絶縁膜に設けるプロセス、透明導電層を設けるプロセスを利用して、モノリシックゲートドライバを作製することが可能である。

　以上に説明したように、上記の図３（ａ）に示す接続部２８は、画素を形成する従来のプロセスを利用して、マスクの枚数を増やしたり、別途のプロセスを追加することなく形成することが可能である。

　図３（ｂ）は、別の形態の接続部２８を示す。図３（ｂ）に示す形態では、接続部２８において、ゲート線２２に達する開口部をゲート絶縁層３２に設け、その後、ＳＤ層を設ける工程で、ソース線２４などと同時に、上記の開口部を介してゲート線２２に接するようにゲート接続配線２６を設ける。このようにすれば、より小さい領域でゲート線２２とゲート接続配線２６とのコンタクトを得ることができる。

　以上に説明したように、本実施形態の表示装置によれば、表示領域ＲＤ内に配置されたゲート接続配線２６を用いてゲートドライバ２０Ｇとゲート線２２とを接続するので、ゲートドライバ２０Ｇとソースドライバ２０Ｓとを額縁領域ＲＦにおいて異なる場所に離して配置することが容易である。したがって、矩形以外の表示領域ＲＤを有する表示パネルにおいても、額縁領域の狭小化を図ることができる。

　なお、図２に示したように、ゲート線２２の接続部２８を形成する部分の幅を広くしている。また、接続部２８を形成しないゲート線２２がゲート接続配線２６と交差する部分の幅も同様に広くしている。このような構成を採用すると、繰り返しパターンの周期が短くなり、パターン検査の効率が上がり、生産性を向上させることができる。

　（実施形態２）
　実施形態２の各々の液晶表示装置においても、実施形態１と同様に、表示領域ＲＤ内に配置されたゲート接続配線２６を用いて、ゲート線２２とゲートドライバ２０Ｇとの接続が行われている。なお、実施形態１と同様の部材には同じ参照符号を付し、詳細な説明を省略することがある。

　図４は、実施形態２の表示装置の表示領域内の回路構成を示す平面図である。図４に示す形態では、垂直方向に延びる各画素列を挟むように配置された一対のソース線２４（Ｓ１ａ、Ｓ１ｂ）、（Ｓ２ａ、Ｓ２ｂ）、（Ｓ３ａ、Ｓ３ｂ）が設けられている。

　各画素列において、垂直方向に隣接する２画素のうちの一方の画素は左側のソース線に接続されたＴＦＴ５ａが設けられ、他方の画素では右側のソース線に接続されたＴＦＴ５ｂが設けられている。言い換えると、垂直方向に延びる画素列において、左側のソース線に接続された画素と右側のソース線に接続された画素とが交互に設けられており、ＴＦＴ５ａ、５ｂがジグザグに配置されている。このような構造を「ダブルソース、ＴＦＴジグザグ配置構造（またはＴＦＴ千鳥配置構造）」ということがある。また、隣接する画素列では、左側のソース線に接続された画素と右側のソース線に接続された画素とが逆に配置されている。例えば、ソース線Ｓ１ａおよびＳ１ｂに接続された画素列（「Ｓ１画素列」と呼ぶ）と、ソース線Ｓ２ａおよびＳ２ｂに接続された画素列（「Ｓ２画素列」）に着目する。ゲート線Ｇ１には、Ｓ１画素列のＴＦＴ５ｂが接続されており、Ｓ２画素列のＴＦＴ５ａが接続されており、ゲート線Ｇ２には、Ｓ１画素列のＴＦＴ５ａが接続されており、Ｓ２画素列のＴＦＴ５ｂが接続されている。このように、Ｓ１画素列は、ゲート線Ｇ１から順に、ＴＦＴ５ｂ、ＴＦＴ５ａ、ＴＦＴ５ｂ・・・と交互に接続されており、Ｓ２画素列は、ゲート線Ｇ１から順に、ＴＦＴ５ａ、ＴＦＴ５ｂ、ＴＦＴ５ａ・・・と交互に接続されている。各画素列に設けられている２本のソース線、例えばソース線Ｓ１ａ、Ｓ１ｂおよびソース線Ｓ２ａ、Ｓ２ｂには、例えば、Ｓ１ａ、Ｓ２ａには正極性の信号が、Ｓ１ｂ、Ｓ２ｂには負極性の信号が供給される。

　このように１つの画素列に対してソース線を２本設け、ＴＦＴ５ａ、５ｂをジグザグに配置するとともに、これらの２本のソース線に付与される信号の極性を互いに反対にする。これによって、各ソース線に付与する信号の極性を１垂直走査期間内では同じにしたまま、ドット反転駆動（上下方向および左右方向に隣接する画素に印加される電圧の極性は互いに逆で、斜め方向における画素の画素電圧の極性が同じになる駆動）などの駆動方式を実現することができる。

　ゲート接続配線２６は、異なる画素列に接続された２本のソース線２４の間にソース線２４と平行に配置されている。ゲート接続配線２６とゲート線２２とは、接続部２８において、図３（ａ）または図３（ｂ）に示した形態で接続されていてよい。

　図５は、実施形態２における別態様の表示装置の表示領域内の回路構成を示す平面図である。図５に示す形態も、図４に示した形態と同様に、「ダブルソース、ＴＦＴジグザグ配置構造（ＴＦＴ千鳥配置構造）」を有しており、ドット反転駆動を行うことができる。

　図５の形態においては、ゲート接続配線２６は、各画素列内において、ＴＦＴ５ａまたはＴＦＴ５ｂが接続されているソース線とは逆のソース線の近傍にソース線と平行な直線部分を含むようにクランク状に延びている。例えば、ゲート接続配線２６は、ソース線Ｓ３ａに接続されたＴＦＴ５ａを有する画素内では、ソース線Ｓ３ｂの近傍にソース線Ｓ３ｂと平行な直線部分を有し、ソース線Ｓ３ｂに接続されたＴＦＴ５ｂを有する画素内では、ソース線Ｓ３ａの近傍にソース線Ｓ３ａと平行な直線部分を有するクランク状に延びている。このようにクランク状であったとしても、ゲート接続配線２６は全体としてソース線と同じ方向に延びているので、本明細書ではこのような場合もゲート接続配線２６がソース線と同じ方向（Ｙ方向）に沿って延びているという。

　図５の形態においても、ゲート接続配線２６はソース層に設けられている。ゲート接続配線２６とゲート線２２とは、接続部２８において、図３（ａ）または図３（ｂ）に示した形態で接続されていてよい。

　図４の形態と図５の形態とを比較すると以下のような長短がある。

　図４の形態では、図５の形態とは異なり、ゲート接続配線２６が画素電極（副画素電極）と重ならないので、これらの間に形成される寄生容量が小さい。したがって、ゲート信号による画素電圧（副画素電圧）の変動が小さいので、ゲート信号による表示むら等の不具合に対する設計マージンが広いという利点がある。

　一方、図４の形態では、ゲート接続配線２６と隣接する２本のソース線２４との間に間隙を設ける必要があるので、画素開口率（パネル透過率）が低下する。図５の形態では、ゲート接続配線２６は、画素電極（副画素電極）と重なるように配置されているので、ゲート接続配線２６を設けたことによる画素開口率の低下はあるものの、ゲート接続配線２６の両側に間隙を設ける必要はないので、その分だけ、画素開口率の低下は図４の形態よりも小さい。

　図６は、実施形態２におけるさらに別態様の表示装置の表示領域内の回路構成を示す平面図である。図６に示す形態では、図２に示した実施形態１と異なり、ゲート接続配線２６の一部が、ゲート層を用いて構成されている。ゲート接続配線２６は、ゲート線２２と同層において設けられ、ソース線２４と平行（ゲート線２２と直交する方向：Ｙ方向）に延びる直線部分を複数含んでいる。

　ただし、ゲート接続配線２６は、接続すべきゲート線以外の他のゲート線や、補助容量線ＣＳ１、ＣＳ２とは絶縁されている必要がある。このため、他のゲート線や補助容量線ＣＳ１、ＣＳ２と交差する領域では、ＳＤ層に設けられたブリッジ部を介して、ゲート層に設けられた複数の直線部分が接続されている。ブリッジ部を形成するために、ゲート層に含まれる直線部分の上においてゲート絶縁層に開口部が設けられる。ブリッジ部は、開口部において露出した直線部分と接するように形成される（図３（ｂ）参照）。この構成において、ＳＤ層のブリッジ部を介して接続され、ゲート層に設けられた直線部分の集合によって、ゲート接続配線２６が形成される。

　図７は、図６に示すＡ－Ａ’線に沿った断面図である。図７に示すように、本実施形態では、接続部２８において、ゲート層に設けられたゲート線２２と、これと直交する方向（紙面垂直方向）に延びる直線部分とが接続されている。この構成は、ガラス基板３０上にゲート層を形成する工程において、上記の直線部分がゲート線から延びるように金属膜をパターニングすることによって得られる。

　（実施形態３）
　実施形態３では、図１に示した楕円形以外の異形の表示領域を有する表示装置を説明する。

　図８（ａ）は、楕円形以外の表示領域として円形の表示領域ＲＤを有する表示装置を示す。また、図８（ｂ）は、陸上トラック形状（矩形の両側に半円が突出するように組み合わされた形状）の表示領域ＲＤを有する表示装置を示す。

　図８（ａ）および（ｂ）に示す表示装置においても、額縁領域ＲＦにおいて、ソースドライバ２０Ｓが設けられた領域と、ゲートドライバ２０Ｇが設けられた領域とが、表示領域ＲＤを挟んで対向するように設けられている。また、ゲートドライバ２０Ｇと、ゲート線２２とは、表示領域ＲＤ内をソース線２４と平行な方向に沿って延びるゲート接続配線２６を介して接続されている。接続部２８の構成などは、図２～図７に示した実施形態１または２と同様の態様であってよい。

　このように、楕円形だけでなく、円形やトラック形状の表示領域の場合にも、ゲート線とソース線との延長上にそれぞれゲートドライバおよびソースドライバを設けると、ドライバの配置領域に重複箇所が発生するので、ゲート接続配線２６を用いてゲートドライバ２０Ｇをソースドライバ２０Ｓの反対側に配置する構成が有利である。

　図９（ａ）および（ｂ）は、三角形の表示領域を有する表示装置、および、矩形の四隅に扇形の切り欠き部が設けられた概ね十字型の表示領域を有する表示装置をそれぞれ示す。これらの表示領域においても、ゲート線２２を、表示領域内を延びるゲート接続配線２６を介してゲートドライバ２０Ｇと接続している。これによって、ソースドライバ２０Ｓとゲートドライバ２０Ｇの配置に自由度を持たせることができ、これらを表示領域ＲＤを挟んで対向するように配置させることで重複を避けて狭額縁化を図ることができる。

　なお、ゲート線２２とゲート接続配線２６とゲートドライバ２０Ｇとの接続形態は、図１（ａ）、図８（ａ）および（ｂ）、図９（ａ）および（ｂ）に例示したように、種々の形態であり得る。また、図１（ａ）に示したように、必要に応じて、接続配線２６ｃを設けてもよい。また、ゲートドライバ２０Ｇのスキャン方向は、図１（ａ）または図８（ａ）に示したように一方向（左から右）であってもよいし、図８（ｂ）に示したように、複数のゲートドライバ２０Ｇのスキャン方向が異なってもよい。ゲートドライバ２０Ｇおよびソースドライバ２０Ｓの駆動は、不図示の制御回路によって制御され得る。制御回路としては、公知の制御回路を用い、例えば、複数のゲートドライバ２０Ｇのスキャン方向やタイミングを調整すればよい。各表示装置に用いられる制御回路および駆動方法は当業者には明らかなので、ここでは説明を省略する。

　なお、上述したように、異形の表示領域を有する表示装置では、矩形の表示領域と異なり、水平方向に延びる画素行（または垂直方向に延びる画素列）における画素数が全ての画素行（または画素列）で同じにはならない。円形または楕円形の表示領域の場合、上端近傍または下端近傍の画素行では、最大画素行の画素数の５０％以下の場合もある。表示領域に含まれる画素行の長さが比較的大きく異なる場合、表示領域において斜めにエッジが形成される。このとき、ゲート線およびソース線の延長線上に各ドライバを設けると重複箇所が出現することになる。したがって、上記の本発明の実施形態は、特に最大画素行の画素数の８０％以下（より好適には６０％以下）の画素数を有する画素行が含まれている場合に、ドライバの配置領域が重なることを避けて狭額縁化を実現するために好適な構成である。なお、画素列についても同様である。

　以上、本発明の実施形態による表示装置を説明したが、本発明の実施形態による表示装置は、例示したものに限られず、種々の態様を取り得る。例えば、表示パネルには、タッチパネル（タッチセンサ）が設けられていても良い。タッチパネルは、アウトセル式、インセル式のいずれであってもよい。また、異形の表示領域に対応する透光性カバーを装着し、この透光性カバーにおいて、表示パネルの額縁領域を覆う外周部分にレンズ部（エッジカット部またはエッジラウンド部）を設けても良い。このように額縁領域に対応する領域にレンズ部を設けることによって、狭小化された額縁領域をさらに目立ちにくくすることができる。また、上記の実施形態の構成は、液晶表示装置以外の種々の表示装置において額縁領域の狭小化のために適用され得る。

　本発明の実施形態による液晶表示パネルのＴＦＴは、アモルファスシリコンＴＦＴ（ａ－Ｓｉ　ＴＦＴ）、ポリシリコンＴＦＴ（ｐ－Ｓｉ　ＴＦＴ）、マイクロクリスタリンシリコンＴＦＴ（μＣ－Ｓｉ　ＴＦＴ）などの公知のＴＦＴであってよいが、酸化物半導体層を有するＴＦＴ（酸化物ＴＦＴ）を用いることが好ましい。

　酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。

　酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。

　非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４－００７３９９号公報に記載されている。参考のために、特開２０１４－００７３９９号公報の開示内容の全てを本明細書に援用する。

　酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。酸化物半導体層は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む酸化物半導体膜から形成され得る。なお、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体等、酸化物半導体を含む活性層を有するチャネルエッチ型のＴＦＴを、「ＣＥ－ＯＳ－ＴＦＴ」と呼ぶことがある。

　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。

　なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の結晶構造は、例えば、特開２０１４－００７３９９号公報、特開２０１２－１３４４７５号公報、特開２０１４－２０９７２７号公報などに開示されている。参考のために、特開２０１２－１３４４７５号公報および特開２０１４－２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ－ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。

　酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ₂Ｏ₃－ＳｎＯ₂－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体などを含んでいてもよい。

　本発明の実施形態は、種々の表示装置に広く適用できる。

　５　ＴＦＴ
　１０　表示パネル
　１２　ＴＦＴ基板
　１４　対向基板
　１６　液晶層
　１８　シール部材
　２０Ｓ　ソースドライバ
　２０Ｇ　ゲートドライバ
　２２　ゲート線
　２３　透明接続部分
　２４　ソース線
　２６　ゲート接続配線
　２８　接続部
　３０　ガラス基板
　３２　ゲート絶縁層
　３４　層間絶縁層
　１００　表示装置

Claims

　複数の画素を含む表示領域と、前記表示領域の外側に設けられた額縁領域とを含み、前記表示領域の形状が矩形ではない表示装置であって、
　前記表示領域内に配置され、第１の方向に沿って延びる複数のゲート線と、
　前記表示領域内に配置され、前記第１の方向と交差する第２の方向に沿って延びる複数のソース線と、
　前記額縁領域に配置された複数のゲートドライバであって、前記複数のゲート線が前記複数のゲートドライバのいずれかに接続されている、複数のゲートドライバと、
　前記額縁領域に配置された複数のソースドライバであって、前記複数のソース線が前記複数のソースドライバのいずれかに接続されている、複数のソースドライバと、
　前記表示領域内において前記第１の方向と交差する方向に沿って延びるように設けられ、前記複数のゲートドライバのうちの１つと、前記複数のゲート線のうちの１つとに接続されたゲート接続配線と
　を備え、
　前記複数のゲートドライバが設けられた領域と、前記複数のソースドライバが設けられた領域とが、前記表示領域を挟んで対向している、表示装置。
　前記ゲート接続配線は、前記第２の方向に沿って延びる部分を含む、請求項１に記載の表示装置。
　前記ゲート接続配線は、隣接する２本のソース線の間を延びる部分を含む、請求項１または２に記載の表示装置。
　前記ゲート接続配線は、前記複数のソース線と同層に設けられている、請求項１から３のいずれかに記載の表示装置。
　前記複数のゲート線を覆うゲート絶縁層をさらに有し、
　前記ゲート接続配線と、前記複数のゲート線のうちの１つとは、前記ゲート絶縁層に形成された開口部において接続されている、請求項４に記載の表示装置。
　前記ゲート接続配線と、前記複数のゲート線のうちの１つとは、前記開口部に配置された導電層を介して接続されている、請求項５に記載の表示装置。
　前記ゲート接続配線は、前記複数のゲート線と同層に設けられた直線部分を含む、請求項１から３のいずれかに記載の表示装置。
　前記表示領域は、円形または楕円形の平面形状を有する、請求項１から７のいずれかに記載の表示装置。