JP4506810B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4506810B2
JP4506810B2 JP2007271891A JP2007271891A JP4506810B2 JP 4506810 B2 JP4506810 B2 JP 4506810B2 JP 2007271891 A JP2007271891 A JP 2007271891A JP 2007271891 A JP2007271891 A JP 2007271891A JP 4506810 B2 JP4506810 B2 JP 4506810B2
Authority
JP
Japan
Prior art keywords
insulating film
organic
wiring
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007271891A
Other languages
English (en)
Other versions
JP2009098533A (ja
Inventor
哲郎 山本
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007271891A priority Critical patent/JP4506810B2/ja
Priority to KR1020080098651A priority patent/KR101622931B1/ko
Priority to US12/253,447 priority patent/US7985968B2/en
Publication of JP2009098533A publication Critical patent/JP2009098533A/ja
Application granted granted Critical
Publication of JP4506810B2 publication Critical patent/JP4506810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は表示装置に関し、特には有機電界発光素子を備えた表示装置への適用に適する表示装置に関する。
有機材料のエレクトロルミネッセンス(electroluminescence:以下ELと記す)を利用した有機電界発光素子は、陽極と陰極との間に有機正孔輸送層や有機発光層を積層させた有機層を設けてなり、低電圧直流駆動による高輝度発光が可能な発光素子として注目されている。ところが、有機電界発光素子を配列形成してなる表示装置は、吸湿によって有機電界発光素子における有機層の劣化が生じ、各素子における発光輝度が低下したり、発光が不安定になる等、経時的な安定性が低くかつ寿命が短いと言った課題がある。
特に、アクティブマトリックス型の表示装置においては、薄膜トランジスタを用いて構成された駆動回路を覆う状態で層間絶縁膜が設けられており、この層間絶縁膜上に有機電界発光素子が配列形成された構成となっている。この場合、駆動回路の形成によって生じる段差を軽減して平坦化された面上に有機電界発光素子を形成するために、例えば有機感光性絶縁膜などを用いた平坦化膜として層間絶縁膜(有機絶縁膜)を形成する。ところが、有機絶縁膜は水を通し易いため、上述したような吸湿による有機電界発光素子の劣化が発生しやすかった。
このため、有機電界発光素子の下地となる有機絶縁膜に、表示領域を囲む位置において当該有機絶縁膜部分を除去した分離溝を設けることにより、有機電界発光素子が形成された表示領域に、有機絶縁膜を介して水分が浸入することを防止した構成が提案されている(下記特許文献1参照)。
特開2006−054111号公報
しかしながらアクティブマトリックス型の表示装置では、有機絶縁膜の上層において表示領域から周辺領域に有機電界発光素子から引出配線が延設される。このため、この引出配線は、有機絶縁膜に設けた分離溝を横断する状態で配線されることになり、この分離溝の底部および側壁において引出配線と有機絶縁膜の下層の駆動回路とのショートが発生し易かった。
そこで本発明は、有機絶縁膜を介しての水分拡散による有機電界発光素子の劣化を防止しつつ、有機電界発光素子から延設された引出配線と駆動回路とのショートを確実に防止することが可能な表示装置を提供することを目的とする。
このような目的を達成するための本発明の表示装置は、支持基板と、当該支持基板上に設けられた画素回路および周辺回路およびこれらの回路を接続する接続配線と、当該画素回路および周辺回路および接続配線を覆う層間絶縁膜と、当該層間絶縁膜上の表示領域に配列された有機電界発光素子と、当該層間絶縁膜上において当該有機電界発光素子から当該表示領域の周囲の周辺領域に延設された引出配線とを備え、画素回路は表示領域に設けられると共にボトムゲート型の薄膜トランジスタおよび当該薄膜トランジスタを構成する半導体層の上部に設けられたソース・ドレイン用の電極を有している。このような構成において、周辺回路は周辺領域に設けられ、接続配線は薄膜トランジスタのゲート電極と同一層で構成され、層間絶縁膜は、無機絶縁膜と有機絶縁膜とをこの順に積層した積層膜からなる。そして特に、有機絶縁膜には表示領域を囲む状態で当該有機絶縁膜を除去してなる分離溝が無機絶縁膜を底部として設けられ、接続配線と引出配線とは、当該引出配線が分離溝を横切る部分において無機絶縁膜によって絶縁されると共に、接続配線と引出配線との間における無機絶縁膜の下層には、画素回路を構成する絶縁膜と同一層で構成された絶縁膜が設けられている
このような構成の表示装置では、有機絶縁膜の下層に設けられた無機絶縁膜が、駆動回路を確実に覆う状態となる。このため、有機絶縁膜に設けた分離溝の側壁や底部に駆動回路が露出することはなく、有機絶縁膜上において分離溝を横切る引出配線と、無機絶縁膜の下層に配置される駆動回路とのショートが確実に防止される。
以上説明したように本発明の表示装置によれば、有機絶縁膜に分離溝を設けて水分拡散による有機電界発光素子の劣化を防止しつつ、有機電界発光素子から延設された引出配線と駆動回路とのショートを確実に防止することが可能になる。
以下、本発明の表示装置の各実施形態を図面に基づいて詳細に説明する。
図1(1)は実施形態の表示装置の構成を示す平面図であり、図1(2)は図1(1)におけるA−A’部の概略断面図である。尚、図1(1)においては、説明のために構成要素の一部を切り欠いた図面となっている。
先ず、図1(1)の平面図に示すように、表示装置1は、有機電界発光素子ELを発光素子として用いたいわゆる有機EL表示装置であり、ガラス基板や他の透明材料等を用いて構成された基板(ここでは素子基板とする)2の上方に、有機電界発光素子ELが配列形成された表示領域2aと、その周辺に設けられた周辺領域2bと、後にICチップや回路基板などの外部回路が実装される実装領域2cを備えている。
このうち、表示領域2aは、支持基板2の上方に配列された各画素に、有機電界発光素子ELと共に、この有機電界発光素子ELを駆動するための画素回路が設けられる。各画素回路には、薄膜トランジスタがスイッチング素子として設けられている。
そして、この表示領域2aを囲む周辺領域2bには、有機電界発光素子ELに走査信号やデータ信号を送る周辺回路(図示省略)が配置されている。これらの周辺回路も、薄膜トランジスタを用いて構成されている。
図2には、以上の画素回路および周辺回路で構成される駆動回路の一例を示す概略の回路構成図を示す。この図に示すように、表示装置1の支持基板2上には、表示領域2aとその周辺領域2bとが設定されている。表示領域2aには、複数の走査線3と複数の信号線4とが縦横に配線されており、それぞれの交差部に対応して1つの画素が設けられた画素アレイ部として構成されている。そして周辺領域2bには、走査線3を走査駆動する走査線駆動回路5と、輝度情報に応じた映像信号(すなわち入力信号)を信号線4に供給する信号線駆動回路6とが配置されているのである。
走査線3と信号線4との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタTr1、駆動用の薄膜トランジスタTr2、保持容量Cs、および有機電界発光素子ELで構成されている。そして、走査線駆動回路5による駆動により、スイッチング用の薄膜トランジスタTr1を介して信号線4から書き込まれた映像信号が保持容量Csに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタTr2から有機電界発光素子ELに供給され、この電流値に応じた輝度で有機電界発光素子ELが発光する。尚、駆動用の薄膜トランジスタTr2と保持容量Csとは、共通の電源供給線(Vcc)7に接続されている。
尚、以上のような駆動回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域2bには、画素回路の変更に応じて必要な周辺回路が追加される。
再び図1(1)にもどり、実装領域2cには、例えば上記周辺領域2bに配置された駆動回路(周辺回路)5,6に外部信号を入力するための端子8が配列形成されている。なお、この端子8には、例えば外部から表示領域2a(画素アレイ部)への信号等を入出力するためのフレキシブルプリント基板9が接続され、これを介して外部回路が実装される。
以上のような表示領域2a、周辺領域2b、および実装領域2cが設けられた表示装置1の層構成は、図1(1)および図1(2)に示すようである。すなわち、支持基板2上には、表示領域2aの画素回路、周辺領域2bの周辺回路、さらにはこれらの回路を接続する接続配線等が形成された駆動回路層10(断面図のみに図示)が設けられている。そして、この駆動回路層10を覆う状態で、支持基板2の表示領域2a上および周辺領域上に、無機絶縁膜11がパッシベーション膜として設けられ、さらに表面平坦化された有機絶縁膜12が設けられている。
このような無機絶縁膜11および有機絶縁膜12からなる層間絶縁膜上の表示領域2aには、有機電界発光素子ELが配列形成されたEL層13(断面図のみに図示)が設けられている。また、この層間絶縁膜上(有機絶縁膜12上)には、有機電界発光素子ELから周辺領域2bに引き出された引出配線14が設けられている。
これらの有機電界発光素子EL(EL層13)および引出配線14が設けられた有機絶縁膜12上は、封止用の無機絶縁膜15(断面図のみに図示)で覆われている。尚、実装領域2c上には、端子8が露出された状態で配置されている。
そして、無機絶縁膜15で覆われた表示領域2aおよび周辺領域2bにおける支持基板2上には、接着剤層16(断面図のみに図示)を介して対向基板17が貼り合わせられており、これらの支持基板2と対向基板17とで挟まれた部分に、有機電界発光素子ELが封止された状態となっている。尚、この接着材層16は、透水性が極めて低い材料が用いられ封止樹脂として機能する。
尚、図1(1)の平面図においては、層構造の説明のため、層間絶縁膜としての無機絶縁膜11および有機絶縁膜12、さらには対向基板17の一部を切り欠いた図を示している。
以上のような層構造を有する本実施形態の表示装置1は、有機電界発光素子ELの下層において、駆動回路層10を覆う有機絶縁膜12に無機絶縁膜11を底部とした分離溝aが設けられており、この分離溝aによって有機絶縁膜12が内周部12aと外周部12bとに分離されているところが第1の特徴部分である。
この分離溝aは、有機絶縁膜12を完全に除去した溝形状の部分であり、表示領域2aと周辺領域2bとの間に、好ましくは表示領域2aの全周を囲む状態で設けられていることとする。
これにより、有機絶縁膜12の上層においては、表示領域2aに設けられた有機電界発光素子EL(EL層13)から周辺領域2に引き出された引出配線14が、分離溝aを横切る状態で配線されることになる。そして本実施形成の表示装置1は、次に詳細に説明するように、この引出配線14が、分離溝aの部分において無機絶縁膜11によって駆動回路層10と絶縁されているところが第2の特徴部分である。
図3には、図1(2)の概略断面図におけるB部の拡大断面図を示す。以下に、先の図1を参照しつつ、図3の拡大断面図に基づいて、分離溝aおよびその周辺の詳細な層構造を説明する。尚、表示領域2aは、1画素分の断面を示している。
図3に示すように、支持基板2上の表示領域2aには画素回路を構成する薄膜トランジスタTrが設けられている。この薄膜トランジスタTrは、例えば非晶質シリコンからなる半導体層を用いてボトムゲート型に構成されており、ゲート電極21、ゲート絶縁膜22、および半導体層23が積層されている。ゲート電極21は、例えばモリブデン(Mo)からなる。そして、半導体層23上には、窒化シリコンからなる保護用のストッパ絶縁膜24がパターン形成され、このストッパ絶縁膜24上で導電膜を分離してなるソース/ドレイン用の電極25が、半導体層23に接してパターン形成されている。
また支持基板2上の周辺領域2bには、周辺回路を構成する薄膜トランジスタ(図示省略)や電極25が設けられている。周辺領域2bの薄膜トランジスタは、処理速度が求められるため、多結晶シリコンからなる半導体層を用いたものであることが好ましい。また電極25は、表示領域2aの電極25と同一層で構成されていて良い。尚、これらの電極25は、例えばチタン(Ti)/アルミニウム(Al)/チタン(Ti)の積層構造で構成される。
そして、支持基板2上における表示領域2a−周辺領域2b間には、ゲート電極21と同一層からなる接続配線(配線)21aが設けられている。この接続配線21aによって、表示領域2a内の画素回路を構成する電極25と、周辺領域2b内の周辺回路を構成する電極25とが接続されている。
このような接続配線21a上には、以上のような駆動回路層10内に設けられた絶縁膜や半導体層が積層されていることとする。このため、図示した例では、接続配線21a上に、画素回路および周辺回路を構成するゲート絶縁膜22、半導体層23、および薄膜トランジスタTrの半導体層23と電極25との間に配置されたストッパ絶縁膜24が設けられていることとする。
支持基板2上における以上までの層が、図1(2)を用いて説明した駆動回路層10となる。
そして、以上の駆動回路層10を覆う状態で、無機絶縁膜11と有機絶縁膜12との積層構造からなる層間絶縁膜が設けられている。
ここで、無機絶縁膜11は、例えば窒化シリコン膜からなり、非晶質シリコンからなる半導体層23の経時的な劣化を防止するために設けられている。また有機絶縁膜12は、感光性組成物からなり塗布形成されている。そして、有機絶縁膜12には、リソグラフィー処理によって、表示領域2aと周辺領域2bとの間に表示領域2aを囲む分離溝aが設けられている。この分離溝aの底部は無機絶縁膜11で構成されている。
このような有機絶縁膜12上の表示領域2aには、有機電界発光素子ELが配列形成されている。この有機電界発光素子ELは、有機絶縁膜12側から順に、下部電極31、有機層33、上部電極35をこの順に積層してなる。
このち下部電極31は、陽極(または陰極)として用いられるもので、画素電極としてパターニングされている。また下部電極31は、有機絶縁膜12に設けた接続孔12hとその底部の電極25を介して薄膜トランジスタTrに接続されている。そして、有機電界発光素子ELでの発光光が上部電極35側からのみ取り出される構成であれば、これらの下部電極31は、光反射性の金属材料で構成される。また、各下部電極31の周囲はウインドウ絶縁膜37で覆われて中央部のみが広く露出した状態となっている。このウインドウ絶縁膜37は、例えば感光性組成物からなる。そして、リソグラフィー処理により、下部電極31上を広く開口する開口分部が形成されていることとする。
また有機33は、少なくとも有機EL発光層を備えたものであって、ウインドウ絶縁膜37から露出している下部電極31を完全に覆う状態でパターニングされている。
そして、上部電極35は、陰極(または陽極)として用いられるもので、各有機電界発光素子ELに共通の電極として形成されており、表示領域2a全体を覆っている。そして、有機電界発光素子ELでの発光光が上部電極35側から取り出される構成であれば、この上部電極35は、光透過性を備えている。また、この上部電極35は、有機層33とウインドウ絶縁膜37とによって、下部電極31との間に絶縁性が保たれていることとする。
ここでは、以上のような構成の有機電界発光素子ELが配列形成されている層が、図1(2)を用いて説明したEL層13となっている。このEL層13は、表示領域2aに設けられている。
そしてこの様な表示領域2aのEL層13から周辺領域2bには、有機電界発光素子ELの上部電極35から延設された引出配線14が引き出されている。この引出配線14は、上部電極35から延設させた引出配線部35aと、下部電極31と同一層をパターニングしてなる引出配線部31aとの積層構造からなることとし、これによって導電性を確保している。
このような引出配線14は、表示領域2aから周辺領域2bにわたって分離溝aを横切るように、分離溝aの内壁に沿って配線される。そして分離溝aの底部においては、引出配線14と、駆動回路層10の接続配線21aとが、これらの間に配置された無機絶縁膜11、ストッパ絶縁膜24、半導体層23、およびゲート絶縁膜22によって絶縁されている。また、分離溝aの側壁においても、引出配線14と、駆動回路層10の主には電極25とが、駆動回路層10を覆う無機絶縁膜11によって絶縁されている。
以上のようなEL層13および引出配線14が設けられた支持基板2上は、先に説明したように無機絶縁膜15で覆われ、接着剤層16を介して封止基板17が貼り合わせられて表示装置1が構成されている。
以上のような構成の表示装置1によれば、図1および図3を用いて説明したように、有機絶縁膜12の下層に設けられた無機絶縁膜11が、駆動回路層10を確実に覆う状態となる。このため、有機絶縁膜12に設けた分離溝aの側壁や底部に駆動回路層10が露出することはなく、有機絶縁膜12上において分離溝aを横切る引出配線14と、無機絶縁膜11の下層に配置される駆動回路層10とのショートが確実に防止される。
この結果、有機絶縁膜12に分離溝aを設けて水分拡散による有機電界発光素子ELの劣化を防止しつつ、有機電界発光素子ELから延設された引出配線14と駆動回路層10とのショートを確実に防止することが可能になる。
また特に、接続配線21aと引出配線14との間における無機絶縁膜11の下層に、駆動回路層10を構成するゲート絶縁膜22、半導体層23、およびストッパ絶縁膜24が配置されている。これにより、接続配線21aと引出配線14との間の絶縁性がさらに確実になると共に、分離溝aのアスペクト比を小さくして引出配線14の段切れを防止する効果もある。
尚、上述した実施形態においては、無機絶縁膜11によって、引出電極14と駆動回路層10とが確実に絶縁される。このため、分離溝aのアスペクト比を小さくして引出配線14の段切れを防止することを目的として、無機絶縁膜11の下に電極25と同一層で形成された導電性パターンを分離溝aにそってリング状に配置しても良い。この様な構成は、電極25までを含む駆動回路層10を覆う無機絶縁膜11が設けられている本構成において特に有効である。
つまり、本実施形態で示す位置に無機絶縁膜11が設けられていない構成であれば、上記リング状の導電性パターンと引出配線14とが直接接続されるため、導電性パターンが引出電極14の補助配線的な役割を果たす。しかしながら、導電性パターンと接続配線21aを含む駆動回路層10との間で、クロスショートが発生し易くなるため歩留まり低下の要因となる。
また、上述した実施形態においては、半導体層23上にストッパ絶縁膜24を設けてこの上部でソース/ドレインとなる電極25を分離したボトムゲート型の薄膜トランジスタTrが画素回路に設けられた構成を説明した。しかしながら、画素回路を含む駆動回路を構成する薄膜トランジスタTrの構成が限定されることはなく、ストッパ絶縁膜24を設けない構成や、トップゲート型の薄膜トランジスタであっても同様の効果を得ることが可能である。
さらに、上述した実施形態においては、引出配線14が、上部電極35から延設させた引出配線部35aと、下部電極31と同一層をパターニングしてなる引出配線部31aとの積層構造からなる構成を説明した。しかしながら、上部電極35の導電性が十分である場合には、引出電極14は上部電極35から延設させた引出配線部35aのみの単層構造であっても良い。この場合、ウインドウ絶縁膜37を無機絶縁膜からなるものとし、分離溝aの内壁も覆う状態でウインドウ絶縁膜37を設けることにより、上部電極35から延設させた引出配線部35aのみからなる引出電極14と駆動回路層10との絶縁性をさらに確実にすることができる。
<適用例>
以上説明した本発明に係る表示装置は、図4〜図8に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
図4は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
図5は、本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
図6は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
図7は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
図8は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
実施形態の表示装置の全体構成を示す概略構成図である。 実施形態の表示装置の回路構成の一例を示す図である。 実施形態の表示装置における特徴部を示す断面図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
符号の説明
1…表示装置、2…支持基板、2a…表示領域、2b…周辺領域、10…駆動回路層、11…無機絶縁膜、12…有機絶縁膜、14…引出配線、21…ゲート電極、21a…接続配線(配線)、22…ゲート絶縁膜、23…半導体層、24…ストッパ絶縁膜、25…電極、a…分離溝、EL…有機電界発光素子、Tr…薄膜トランジスタ

Claims (4)

  1. 支持基板と、当該支持基板上に設けられた画素回路および周辺回路およびこれらの回路を接続する接続配線と、当該画素回路および周辺回路および接続配線を覆う層間絶縁膜と、当該層間絶縁膜上の表示領域に配列された有機電界発光素子と、当該層間絶縁膜上において当該有機電界発光素子から当該表示領域の周囲の周辺領域に延設された引出配線とを備え、
    前記画素回路は前記表示領域に設けられると共にボトムゲート型の薄膜トランジスタおよび当該薄膜トランジスタを構成する半導体層の上部に設けられたソース・ドレイン用の電極を有し、
    前記周辺回路は前記周辺領域に設けられ、
    前記接続配線は前記薄膜トランジスタのゲート電極と同一層で構成され、
    前記層間絶縁膜は、無機絶縁膜と有機絶縁膜とをこの順に積層した積層膜からなり、
    前記有機絶縁膜には、前記表示領域を囲む状態で当該有機絶縁膜を除去してなる分離溝が前記無機絶縁膜を底部として設けられ、
    前記接続配線と前記引出配線とは、当該引出配線が前記分離溝を横切る部分において前記無機絶縁膜によって絶縁されると共に、
    前記接続配線と前記引出配線との間における前記無機絶縁膜の下層には、前記画素回路を構成する絶縁膜と同一層で構成された絶縁膜が設けられている
    表示装置。
  2. 前記接続配線と前記引出配線との間における前記無機絶縁膜の下層には、前記画素回路を構成する薄膜トランジスタの半導体層と同一層で構成された半導体層が設けられている
    請求項1に記載の表示装置。
  3. 前記層間絶縁膜と前記引出配線との間には、前記有機電界発光素子の下部電極の周縁を覆うウインドウ絶縁膜が設けられた
    請求項1または2に記載の表示装置。
  4. 前記画素回路は、非晶質シリコンからなる半導体層を備えた薄膜トランジスタを用いて構成されている
    請求項1〜の何れか1項に記載の表示装置。
JP2007271891A 2007-10-19 2007-10-19 表示装置 Expired - Fee Related JP4506810B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007271891A JP4506810B2 (ja) 2007-10-19 2007-10-19 表示装置
KR1020080098651A KR101622931B1 (ko) 2007-10-19 2008-10-08 표시 장치
US12/253,447 US7985968B2 (en) 2007-10-19 2008-10-17 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007271891A JP4506810B2 (ja) 2007-10-19 2007-10-19 表示装置

Publications (2)

Publication Number Publication Date
JP2009098533A JP2009098533A (ja) 2009-05-07
JP4506810B2 true JP4506810B2 (ja) 2010-07-21

Family

ID=40562559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271891A Expired - Fee Related JP4506810B2 (ja) 2007-10-19 2007-10-19 表示装置

Country Status (3)

Country Link
US (1) US7985968B2 (ja)
JP (1) JP4506810B2 (ja)
KR (1) KR101622931B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4991634B2 (ja) * 2008-06-09 2012-08-01 キヤノン株式会社 有機el発光装置
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5593676B2 (ja) * 2009-10-22 2014-09-24 ソニー株式会社 表示装置および表示装置の製造方法
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013122903A (ja) * 2011-11-10 2013-06-20 Nitto Denko Corp 有機elデバイス、および、有機elデバイスの製造方法
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
US20150034929A1 (en) * 2012-03-12 2015-02-05 Panasonic Corporation Organic electroluminescence element
KR101980768B1 (ko) * 2012-12-28 2019-05-21 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
JP6074597B2 (ja) * 2013-03-29 2017-02-08 株式会社Joled 有機el表示装置および電子機器
WO2014171336A1 (en) 2013-04-15 2014-10-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102139577B1 (ko) 2013-10-24 2020-07-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102240894B1 (ko) * 2014-02-26 2021-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2015187928A (ja) * 2014-03-26 2015-10-29 株式会社Joled 有機el表示装置および電子機器
JP6175644B2 (ja) * 2014-08-19 2017-08-09 株式会社Joled 表示装置および電子機器
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
JP6715105B2 (ja) * 2016-06-29 2020-07-01 株式会社ジャパンディスプレイ 表示装置
KR102457251B1 (ko) * 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6912080B2 (ja) * 2017-06-09 2021-07-28 株式会社Joled 有機el表示パネル
KR102638296B1 (ko) * 2018-03-19 2024-02-20 삼성디스플레이 주식회사 유기발광표시장치
KR20200057142A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
US11239305B2 (en) * 2019-07-24 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Display device and manufacturing method thereof
KR20230103694A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164818A (ja) * 2003-12-01 2005-06-23 Mitsubishi Electric Corp 表示装置
JP2006054111A (ja) * 2004-08-12 2006-02-23 Sony Corp 表示装置
JP2006066206A (ja) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp 表示装置
JP2006080505A (ja) * 2004-09-08 2006-03-23 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2006156403A (ja) * 2004-11-30 2006-06-15 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259300B1 (en) * 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
JP5007598B2 (ja) * 2007-04-12 2012-08-22 ソニー株式会社 表示装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164818A (ja) * 2003-12-01 2005-06-23 Mitsubishi Electric Corp 表示装置
JP2006054111A (ja) * 2004-08-12 2006-02-23 Sony Corp 表示装置
JP2006066206A (ja) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp 表示装置
JP2006080505A (ja) * 2004-09-08 2006-03-23 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2006156403A (ja) * 2004-11-30 2006-06-15 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその製造方法

Also Published As

Publication number Publication date
JP2009098533A (ja) 2009-05-07
KR101622931B1 (ko) 2016-05-20
US7985968B2 (en) 2011-07-26
US20090101904A1 (en) 2009-04-23
KR20090040217A (ko) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4506810B2 (ja) 表示装置
US11895886B2 (en) Display device with insulating layer in through hole or notch
US11631728B2 (en) Array substrate structure and display device
JP4893392B2 (ja) 表示装置および電子機器
JP2018063388A (ja) 表示装置
US20070146245A1 (en) Display apparatus
JP5392526B2 (ja) 表示装置および表示装置の製造方法
JP2008226746A (ja) 表示装置および電子機器
KR20050020936A (ko) 화소 소자 기판, 표시 장치, 전자 기기, 및 화소 소자기판의 제조 방법
KR20160098650A (ko) 유기 발광 표시 장치
JP4403430B2 (ja) 表示パネル及び電子機器
JP2014032817A (ja) 表示装置およびその製造方法、並びに電子機器の製造方法
US11955492B2 (en) Display device
JP2023529243A (ja) 表示パネル及び表示装置
JP2007147814A (ja) 発光装置およびその製造方法並びに電子機器
US20220293640A1 (en) Display device
JP6175644B2 (ja) 表示装置および電子機器
JP2005158493A (ja) 有機エレクトロルミネッセンス装置および電子機器
JPWO2018216432A1 (ja) 表示装置及び電子機器
JP2018180254A (ja) 表示装置
TW201044569A (en) Display unit
CN117915695A (zh) 发光显示装置及其制造方法
KR20220161618A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20190070036A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4506810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees