TWI408472B - 主動元件陣列基板 - Google Patents

Description

主動元件陣列基板

本發明是有關於一種主動元件陣列基板，且特別是關於一種具有良好的顯示均勻性以及窄額緣(slim border)的主動元件陣列基板。

目前的液晶顯示器是透過主動元件陣列基板來控制液晶的排列，從而形成顯示畫面。一般而言，主動元件陣列基板是透過在顯示區外的額緣配置導線來進行訊號的傳遞。因此，主動元件陣列基板的額緣必須具有足夠的空間以進行導線佈局。但是，隨著解析度的需求提高，導線數量隨之增加，而主動元件陣列基板需要更多空間的空間以配置導線。如此一來，與顯示產品朝向輕、薄、短、小的趨勢相違背。

對此，習知技術提出將導線設置在主動元件陣列基板上的顯示區內，從而減少主動元件陣列基板所需要的額緣寬度。然而，設置在顯示區中的信號線容易與畫素電極發生電容耦合，使得各個畫素的顯示效果受到影響。

由此可知，如何使顯示器同時具有窄額緣以及均勻的顯示效果，實為當前亟待解決的一項課題。

本發明提出一種主動元件陣列基板，其使用遮蔽圖案作為畫素電極與訊號線之間的屏蔽，可具有良好的顯示均勻性以及窄額緣。

本發明提供一種主動元件陣列基板，包括基板、多條掃描線、多條資料線、多個畫素結構、多條訊號線以及多個遮蔽圖案。多條掃描線以及多條資料線配置於基板上，且多條掃描線與多條資料線交錯而定義出多個畫素區域。多個畫素結構配置於基板上且分別位於多個畫素區域中。各畫素結構包括主動元件、畫素電極以及共用電極。主動元件電性連接其中一條掃描線以及其中一條資料線。畫素電極電性連接主動元件且位於其中一個畫素區域中。共用電極與畫素電極重疊。多條訊號線平行多條資料線配置，各訊號線電性連接其中一條掃描線，且各訊號線包括交替連接的一第一走線以及一第二走線。第一走線配置於其中一畫素區域中並位於其中一畫素電極與基板之間，而第二走線橫跨其中一條掃描線。多個遮蔽圖案配置於多條訊號線的多條第一走線以及多個畫素電極之間，並電性連接多個畫素結構的多個共用電極。

基於上述，本發明的主動元件陣列基板在各畫素結構中設置有訊號線以傳遞掃描訊號，並且，各畫素結構更設置有遮蔽圖案作為畫素電極與訊號線之間的屏蔽，畫素電極與訊號線之間的交互作用可以有效地避免。因此，本發明的主動元件陣列基板可具有窄額緣以及良好的顯示均勻性。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明一實施例之主動元件陣列基板的上視示意圖。圖2為圖1之主動元件陣列基板的局部放大示意圖。圖3為沿圖2中A-A’、B-B’線的剖面示意圖。

請參照圖1、圖2與圖3，主動元件陣列基板200包括基板202、多條掃描線210、多條資料線220、多個畫素結構230、多條訊號線240以及多個遮蔽圖案250。在本實施例中，基板202例如可使用玻璃基板或其他的透明基板。

多條掃描線210以及多條資料線220配置於基板202上，且多條掃描線210與多條資料線220交錯而定義出多個畫素區域200a。多個畫素結構230配置於基板202上且分別位於多個畫素區域200a中。各畫素結構230包括主動元件232、畫素電極234以及共用電極236。

畫素電極234電性連接主動元件232且位於其中一個畫素區域200a中。在本實施例中，畫素電極234的材質例如可使用銦錫氧化物(indium tin oxide,ITO)、銦鋅氧化物(indium zinc oxide,IZO)或其他的透明導電材料。詳細而言，主動元件232包括閘極232a、源極232b與汲極232c。閘極232a配置於基板202上且電性連接於其中一條掃描線210，源極232b與汲極232c位於半導體層S的兩側，而源極232b電性連接於其中一條資料線220。共用電極236與汲極232c重疊及與畫素電極234至少部份重疊以提供各畫素結構230受到驅動時所具有的儲存電容。

多條訊號線240平行多條資料線220配置，各訊號線240電性連接其中一條掃描線210，各訊號線240包括交替連接的第一走線242以及第二走線244。第一走線242配置於其中一畫素區域200a中並位於其中一畫素電極234與基板202之間，而第二走線244橫跨其中一條掃描線210。換言之，本實施例的訊號線240例如是使用不同的膜層進行導線佈局，使得第二走線244能夠橫跨掃描線210，而掃描訊號便可透過訊號線240在顯示區AA中傳遞。

圖4與圖5分別為圖2的主動元件陣列基板中一膜層的局部上視示意圖。請參照圖3、圖4與圖5，在本實施例中，各掃描線210、共用電極236以及第一走線242例如為相同的膜層。另一方面，各資料線220、遮蔽圖案250以及第二走線244例如為相同的膜層。也就是說，各掃描線210、共用電極236以及第一走線242例如可以在相同的製造程序中形成，而資料線220、遮蔽圖案250以及第二走線244例如可以在另外一個相同的製造程序中形成。

另外，各畫素結構230例如具有閘絕緣層204以及半導體層S。閘絕緣層204配置於基板202上，且半導體層S配置於閘絕緣層204上。閘絕緣層204覆蓋多條掃描線210、多個畫素結構230的多個共用電極236以及多條訊號線240的多條第一走線242。閘絕緣層204具有多個第一開口H1以及多個第二開口H2。多個第一開口H1分別暴露出多個共用電極236，而多個第二開口H2分別暴露出多條第一走線242的兩端。簡言之，本實施例中的第一走線242以及第二走線244為不同的膜層，而每條訊號線240例如是透過第一走線242與第二走線244的串接以通過對應的多個畫素區域200a。

此外，閘絕緣層204更具有多個第三開口H3。各第三開口H3暴露其中一條掃描線210，且各第二走線244更透過其中一個第三開口H3電性連接至其中一條掃描線210。如此一來，信號線240可藉由第三開口H3而電性連接至對應的掃描線210。然而，本實施例的每一條信號線240都僅電性連接一條掃描線210，因此每一條信號線240的佈局面積中僅有一個第三開口H3。亦即，圖2所繪示的實施例中第三開口H3的位置僅為舉例說明，本發明非限於此。

遮蔽圖案250配置於訊號線240的第一走線242以及畫素電極234之間。遮蔽圖案250例如是設置於第一走線242上方的閘絕緣層204上，藉以避免畫素結構230的開口率受到影響。詳言之，本實施例的遮蔽圖案250是透過第一開口H1電性連接至共用電極236，而第二走線244是透過第二開口H2電性連接至第一走線242。

由於遮蔽圖案250電性連接於共用電極236，第一走線242與畫素電極234會受到遮蔽圖案250的屏蔽而不會產生訊號干擾的問題。因此，主動元件陣列基板200中的各個畫素結構230比較不會有顯示不均或是閃爍的問題，亦即主動元件陣列基板200可具有良好的顯示均勻性。

此外，本實施例的主動元件陣列基板200更包括保護層260，覆蓋於畫素結構230的主動元件232、遮蔽圖案250以及訊號線240的第二走線244。保護層260具有多個接觸窗開口CH，使得各畫素結構230中，畫素電極234透過其中一個接觸窗開口CH電性連接主動元件232。更確切而言，畫素電極234例如是透過接觸窗開口CH而電性連接於主動元件232的汲極232c。

主動元件陣列基板200中的各畫素結構230更包括墊高層270，配置於保護層260與畫素電極234之間。墊高層270的設置例如是為了避免畫素電極234與導線(掃描線210、資料線220或信號線240)彼此的訊號相互干擾或基於其他的考量。墊高層270的材質例如可使用有機材料或其他的介電材料。此處要注意的是，墊高層270的設置並非必須，這是因為主動元件陣列基板200中已設置有遮蔽圖案250作為訊號線240與畫素電極234之間的遮蔽。在部分實施例中，墊高層270的厚度可視情況適當地減薄，或者是，墊高層270可以直接被省略。

由上述的實施例可知，在主動元件陣列基板200中，掃描訊號可藉由訊號線240傳遞給掃描線210，從而驅動對應的畫素結構230。由於訊號線240是設置在主動元件陣列基板200的顯示區AA中，非顯示區NA所需要的空間可以大幅減少，因此主動元件陣列基板200可具有窄額緣。特別是，主動元件陣列基板200上更設置有遮蔽圖案250，訊號線240與畫素電極234可受到遮蔽圖案250的屏蔽而不會發生訊號干擾的問題。如此一來，主動元件陣列基板200可同時具有窄額緣以及良好的顯示均勻性。

圖6為本發明另一實施例之主動元件陣列基板的局部剖面示意圖。請參照圖6，主動元件陣列基板200a具有主動元件陣列基板200的大部分構件，其中相同的構件以相同標號標示且不再重述。

主動元件陣列基板200a與主動元件陣列基板200的主要不同之處在於，主動元件陣列基板200a的墊高層270具有多個凹凸結構270a，且各畫素結構230更包括反射層280，配置於畫素電極234上。並且，在圖6所繪示的實施例中，反射層280以及畫素電極234例如是共形地設置於墊高層270上。

簡言之，主動元件陣列基板200a例如是一種半穿透反射式畫素設計的主動元件陣列基板。由於主動元件陣列基板200a具有主動元件陣列基板200的所有構件，因此主動元件陣列基板200a可同時具有窄額緣以及良好的顯示均勻性。不過，所屬技術領域中具有通常知識者應可理解凹凸結構270a及反射層280的配置方式及位置並不限於此。

圖7為本發明又一實施例之主動元件陣列基板的局部放大示意圖。圖8與圖9分別為圖7的主動元件陣列基板的其中一膜層示意圖。請參照圖7、圖8與圖9，主動元件陣列基板300具有主動元件陣列基板200的大部分構件，其中相同的構件以相同標號標示且不再重述。

主動元件陣列基板300與主動元件陣列基板200的主要不同之處在於，在主動元件陣列基板300中，各第一走線242的一部份242a例如是沿著各畫素區域200a的中間延伸、且平行於多條資料線220。具體而言，各第一走線242的一部份242a例如是位於相鄰的兩條資料線200中間，且此一部份242a的延長線會將畫素區域200a劃分為對稱的兩個區域R1、R2。主動元件陣列基板300應用於垂直配向式液晶顯示器時區域R1、R2可定義為不同配向領域而達到廣視角的顯示效果。

圖10為圖7之主動元件陣列基板的一種畫素電極上視示意圖。請參照圖10，主動元件陣列基板300的設計例如是應用在操作模式為垂直配向(Vertical Alignment,VA)模式的液晶顯示器(未繪示)中。在主動元件陣列基板300中，各畫素電極234例如具有多個狹縫234s。畫素電極234的圖案以及狹縫234s的配置可以用來影響液晶(未繪示)的排列方向以達到廣視角的顯示效果。當然，本發明並不限制畫素電極234的圖案或狹縫234s的數量，此部分可視實際需要而加以改變，例如在部分高解析度的畫素設計時，彩色濾光基板含有配向凸起時，則可利用配向凸起之結構引導液晶朝向配向凸起傾倒之作用，則可取消狹縫234s的配置，以避免狹縫234s所造成的暗紋導致開口率降低。

圖11為本發明再一實施例之主動元件陣列基板的局部放大示意圖。圖12與圖13分別為圖11的主動元件陣列基板的其中一膜層示意圖。請參照圖11，主動元件陣列基板400具有主動元件陣列基板200的大部分構件，其中相同的構件以相同標號標示且不再重述。

主動元件陣列基板400與主動元件陣列基板200的主要不同之處在於，主動元件陣列基板400例如是一種採用邊緣電場轉換模式(Fringe Field Switching，FFS)設計的主動元件陣列基板。在主動元件陣列基板400中，畫素電極334例如具有多個狹縫334s，而這些狹縫334s的設置用以形成邊緣電場而造成液晶的傾倒角度不同。

值得一提的是，主動元件陣列基板400中的共用電極336與畫素電極334例如是使用相同的透明導電材質。然而，本發明並不限制共用電極336的材質。在部分實施例中，共用電極336的材質也可以與掃描線210相同，使得主動元件陣列基板400成為一種反射式畫素設計的主動元件陣列基板。

由於主動元件陣列基板200、200a、300、400可利用遮蔽圖案250作為訊號線240與畫素電極234之間的屏蔽，因此主動元件陣列基板300、400亦可同時具有窄額緣以及良好的顯示均勻性。然而，上述實施例僅為舉例說明，本發明除了可應用於上述主動元件陣列基板200、200a、300、400等液晶操作模式之外，也可以應用於其他的液晶操作模式。

綜上所述，本發明的主動元件陣列基板藉由設置於顯示區中的訊號線來傳遞掃描訊號，並且各畫素結構中設置有遮蔽圖案來防止畫素電極與訊號線之間發生交互作用。如此一來，本發明的主動元件陣列基板可同時具有良好的顯示均勻性以及窄額緣。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200、300．．．主動元件陣列基板

200a．．．畫素區域

202．．．基板

204．．．閘絕緣層

210．．．掃描線

220．．．資料線

230．．．畫素結構

232．．．主動元件

232a．．．閘極

232b．．．源極

232c．．．汲極

234、334．．．畫素電極

234s、334s．．．狹縫

236、336．．．共用電極

240．．．訊號線

242．．．第一走線

242a．．．第一走線的一部份

244．．．第二走線

250．．．遮蔽圖案

260．．．保護層

270．．．墊高層

270a．．．凹凸結構

280．．．反射層

AA．．．顯示區

NA．．．非顯示區

A-A’、B-B’．．．線

CH．．．接觸窗開口

H1．．．第一開口

H2．．．第二開口

H3．．．第三開口

R1、R2．．．區域

S．．．半導體層

圖1為本發明一實施例之主動元件陣列基板的上視示意圖。

圖2為圖1之主動元件陣列基板的局部放大示意圖。

圖3為沿圖2中A-A’、B-B’線的剖面示意圖。

圖4與圖5分別為圖2的主動元件陣列基板中一膜層的局部上視示意圖。

圖6為本發明另一實施例之主動元件陣列基板的局部剖面示意圖。

圖7為本發明又一實施例之主動元件陣列基板的局部放大示意圖。

圖8與圖9分別為圖7的主動元件陣列基板的其中一膜層示意圖。

圖10為圖7之主動元件陣列基板的一種畫素電極上視示意圖。

圖11為本發明再一實施例之主動元件陣列基板的局部放大示意圖。

圖12與圖13分別為圖11的主動元件陣列基板的其中一膜層示意圖。

200．．．主動元件陣列基板

200a．．．畫素區域

202．．．基板

210．．．掃描線

220．．．資料線

232．．．主動元件

232a．．．閘極

232b．．．源極

232c．．．汲極

234．．．畫素電極

236．．．共用電極

242．．．第一走線

244．．．第二走線

250．．．遮蔽圖案

A-A’、B-B’．．．線

CH．．．接觸窗開口

H1．．．第一開口

H2．．．第二開口

H3．．．第三開口

S．．．半導體層

Claims (11)

1. 一種主動元件陣列基板，包括：一基板；多條掃描線以及多條資料線，配置於該基板上，該些掃描線與該些資料線交錯而定義出多個畫素區域；多個畫素結構，配置於該基板上且分別位於該些畫素區域中，其中各該畫素結構包括：一主動元件，電性連接其中一條掃描線以及其中一條資料線；一畫素電極，電性連接該主動元件，且位於其中一個畫素區域中；一共用電極，與該畫素電極重疊；多條訊號線，平行該些資料線配置，各該訊號線電性連接其中一條掃描線，且各該訊號線包括交替連接的一第一走線以及一第二走線，該第一走線配置於其中一該畫素區域中並位於其中一該畫素電極與該基板之間，而該第二走線橫跨其中一條掃描線；以及多個遮蔽圖案，在垂直於該基板的方向上配置於該些訊號線的該些第一走線以及該些畫素電極之間，並電性連接該些畫素結構的該些共用電極。
2. 如申請專利範圍第1項所述之主動元件陣列基板，更包括一閘絕緣層，該閘絕緣層覆蓋該些掃描線、該些畫素結構的該些共用電極以及該些訊號線的該些第一走線，其中該閘絕緣層具有多個第一開口以及多個第二開口，該些第一開口分別暴露出該些共用電極，而該些第二開口分別暴露出該些第一走線的兩端。
3. 如申請專利範圍第2項所述之主動元件陣列基板，其中該 些遮蔽圖案透過該些第一開口電性連接至該些共用電極；該些第二走線透過該些第二開口電性連接至該些第一走線。
4. 如申請專利範圍第2項所述之主動元件陣列基板，其中該閘絕緣層更具有多個第三開口，各該第三開口暴露其中一條掃描線，且各該第二走線更透過其中一個第三開口電性連接至其中一條掃描線。
5. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該掃描線、該共用電極以及該第一走線為相同的膜層。
6. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該資料線、該些遮蔽圖案以及該些第二走線為相同的膜層。
7. 如申請專利範圍第1項所述之主動元件陣列基板，更包括一保護層，覆蓋於該些畫素結構的該些主動元件、該些遮蔽圖案以及該些訊號線的該些第二走線，該保護層具有多個接觸窗開口，使得各該畫素結構中，該畫素電極透過其中一個接觸窗開口電性連接該主動元件。
8. 如申請專利範圍第7項所述之主動元件陣列基板，其中，各該畫素結構更包括：一墊高層，配置於該保護層與該畫素電極之間。
9. 如申請專利範圍第8項所述之主動元件陣列基板，其中，該墊高層具有多個凹凸結構，且各該畫素結構更包括：一反射層，配置於該畫素電極上。
10. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該第一走線的一部份沿著各該畫素區域的中間延伸、且平行於該些資料線。
11. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該畫素電極具有多個狹縫。