JP5936839B2 - アレイ基板およびその製造方法、並びに液晶ディスプレー - Google Patents
アレイ基板およびその製造方法、並びに液晶ディスプレー Download PDFInfo
- Publication number
- JP5936839B2 JP5936839B2 JP2011216831A JP2011216831A JP5936839B2 JP 5936839 B2 JP5936839 B2 JP 5936839B2 JP 2011216831 A JP2011216831 A JP 2011216831A JP 2011216831 A JP2011216831 A JP 2011216831A JP 5936839 B2 JP5936839 B2 JP 5936839B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- array substrate
- conductive portion
- drain electrode
- extended conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 description 16
- 238000002161 passivation Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
(第1実施例)
(第2実施例)
ステップ410、図4Aと5Bに示すように、ベース基板1にゲート金属薄膜を形成し、該ゲート金属薄膜を、ゲートライン2とゲート電極3とを有するパターンに形成する。
ステップ420、上記パターンを形成したベース基板1に、ゲートライン2とゲート電極3を覆うためのゲート絶縁層4を形成する。
ステップ430、図5Aと6Bに示すように、ゲート絶縁層4に活性層薄膜を形成し、該活性層薄膜を、パターニングにより活性層6を有するパターンに形成する。
ステップ440、図6Aと7Bに示すように、上記パターンを形成したベース基板1に、第1透明導電薄膜を形成し、画素電極11と拡張導電部12とを有するパターンを形成し、該拡張導電部12の端部は活性層6上に覆われる。
ステップ450、図7Aと8Bに示すように、上記パターンを形成したベース基板1に、データ金属薄膜を形成し、該データ金属薄膜を、パターニングによりデータライン5、ソース電極7及びドレイン電極8を備えるパターンに形成する。ドレイン電極8は、拡張導電部12の上に形成され、拡張導電部12に接続されており、拡張導電部12の端部はチャネル領域内にドレイン電極8の端部を超えるように形成する。
ステップ460、上記パターンを形成したベース基板1に、パッシベーション層9を形成する。
ステップ470、図3Aと3Bに示すように、パッシベーション層9に第2透明導電薄膜を形成し、該第2透明導電薄膜を、パターニングにより共通電極10を有するパターンに形成する。
2 ゲートライン
3 ゲート電極
4 ゲート絶縁層
5 データライン
6 活性層
7 ソース電極
8 ドレイン電極
9 パッシベーション層
10 共通電極
11 画素電極
12 拡張導電部
Claims (16)
- ベース基板を有し、ベース基板に縦横に交差するデータラインとゲートラインが形成されることにより、マトリックス状に配列する複数の画素ユニットが画成され、各画素ユニットにスイッチング素子が設置されるアレイ基板において、
各前記スイッチング素子は、
ゲート電極、活性層、ソース電極およびドレイン電極と、拡張導電部とを有し、
前記ソース電極と前記ドレイン電極の前記活性層に接触する端部は対向してチャネル領域を定義し、
前記拡張導電部は、前記ソース電極または前記ドレイン電極に隣接して電気的に接触し、前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触し、前記拡張導電部は、それに電気的に接触する前記ソース電極又は前記ドレイン電極と活性層の間に設置されることを特徴とするアレイ基板。 - 前記拡張導電部は、透明導電材料又は金属材料に形成されることを特徴とする請求項1に記載のアレイ基板。
- 前記拡張導電部の材料は、前記ソース電極と前記ドレイン電極の材料と異なることを特徴とする請求項2に記載のアレイ基板。
- 前記ソース電極と前記ドレイン電極に定義されたチャネル領域の長さは、4.0μmであることを特徴とする請求項1〜3のいずれか1項に記載のアレイ基板。
- 前記拡張導電部と、前記ソース電極または前記ドレイン電極とに定義された有効チャネル領域の長さは、2.0〜3.5μmであることを特徴とする請求項4に記載のアレイ基板。
- 前記ソース電極、前記ドレイン電極、前記活性層及び前記データラインはゲート絶縁層に形成され、前記ゲート絶縁層に、各画素ユニット用の画素電極又は共通電極がさらに形成され、前記拡張導電部は、前記画素電極又は前記共通電極と同じ材料を有し、且つ同じ層にあることを特徴とする請求項1〜3のいずれか1項に記載のアレイ基板。
- 前記拡張導電部は、前記画素電極又は前記共通電極と一体構造であることを特徴とする請求項6に記載のアレイ基板。
- 前記ソース電極、前記ドレイン電極、前記活性層及び前記データラインはゲート絶縁層に形成され、前記ゲート絶縁層に、各画素ユニット用の画素電極又は共通電極がさらに形成され、前記拡張導電部は、前記画素電極又は前記共通電極と同じ材料を有し、且つ同じ層にあることを特徴とする請求項5に記載のアレイ基板。
- ベース基板にスイッチング素子を形成する工程を少なくとも含み、各前記スイッチング素子はゲート電極、活性層、ソース電極およびドレイン電極を備え、前記ソース電極と前記ドレイン電極の前記活性層に接触する端部は対向してチャネル領域を定義するアレイ基板の製造方法において、スイッチング素子におけるソース電極とドレイン電極のパターンを形成する前または後に、
導電薄膜を形成し、該導電薄膜を拡張導電部を有するパターンに形成する工程を更に含み、前記拡張導電部は前記ソース電極または前記ドレイン電極に隣接して電気的に接触し、前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触し、前記拡張導電部は、それに電気的に接触する前記ソース電極又は前記ドレイン電極と活性層の間に設置されることを特徴とするアレイ基板の製造方法。 - 前記拡張導電部は、前記ソース電極と前記ドレイン電極とは異なる露光マスクによって形成されることを特徴とする請求項9に記載のアレイ基板の製造方法。
- 前記拡張導電部は透明導電材料又は金属材料で形成されることを特徴とする請求項9または請求項10に記載のアレイ基板の製造方法。
- 前記拡張導電部の材料は、前記ソース電極と前記ドレイン電極の材料と異なることを特徴とする請求項11に記載のアレイ基板の製造方法。
- 各画素ユニット用の画素電極又は共通電極を形成する工程を更に備え、前記拡張導電部は前記画素電極又は前記共通電極と同時に形成されることを特徴とする請求項9または請求項10に記載のアレイ基板の製造方法。
- 前記拡張導電部は、前記画素電極又は前記共通電極と別体又は一体に形成されることを特徴とする請求項13に記載のアレイ基板の製造方法。
- 各画素ユニット用の画素電極又は共通電極を形成する工程を更に備え、前記拡張導電部は前記画素電極又は前記共通電極と同時に形成されることを特徴とする請求項11に記載のアレイ基板の製造方法。
- 液晶パネルを備える液晶ディスプレーにおいて、前記液晶パネルは、セル化されたカラー基板と請求項1に記載のアレイ基板を備えることを特徴とする液晶ディスプレー。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010502098 | 2010-09-30 | ||
CN201010502098.2 | 2010-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012080102A JP2012080102A (ja) | 2012-04-19 |
JP5936839B2 true JP5936839B2 (ja) | 2016-06-22 |
Family
ID=45889530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011216831A Active JP5936839B2 (ja) | 2010-09-30 | 2011-09-30 | アレイ基板およびその製造方法、並びに液晶ディスプレー |
Country Status (4)
Country | Link |
---|---|
US (1) | US9876085B2 (ja) |
JP (1) | JP5936839B2 (ja) |
KR (2) | KR20120034009A (ja) |
CN (1) | CN102446913A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629059B (zh) | 2012-01-31 | 2015-05-27 | 京东方科技集团股份有限公司 | 阵列基板及制造方法、液晶面板和液晶显示器 |
CN102723365B (zh) * | 2012-06-08 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、阵列基板和显示装置 |
CN102881688B (zh) * | 2012-09-19 | 2015-04-15 | 北京京东方光电科技有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
KR101980765B1 (ko) * | 2012-12-26 | 2019-08-28 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
TW201608616A (zh) * | 2014-08-19 | 2016-03-01 | 中華映管股份有限公司 | 薄膜電晶體及其製造方法 |
CN205942207U (zh) * | 2016-05-17 | 2017-02-08 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN109870860B (zh) * | 2017-12-05 | 2021-10-26 | 瀚宇彩晶股份有限公司 | 像素结构 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950012702A (ko) * | 1993-10-21 | 1995-05-16 | 이헌조 | 박막트랜지스터 제조방법 |
US5796116A (en) * | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
US5834344A (en) * | 1996-07-17 | 1998-11-10 | Industrial Technology Research Institute | Method for forming high performance thin film transistor structure |
JP4397491B2 (ja) * | 1999-11-30 | 2010-01-13 | 財団法人国際科学振興財団 | 111面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 |
US8514340B2 (en) * | 2002-11-08 | 2013-08-20 | Lg Display Co., Ltd. | Method of fabricating array substrate having double-layered patterns |
JP2005084416A (ja) * | 2003-09-09 | 2005-03-31 | Sharp Corp | アクティブマトリクス基板およびそれを用いた表示装置 |
KR100654569B1 (ko) * | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR101165849B1 (ko) * | 2005-06-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
JP5023465B2 (ja) | 2005-10-20 | 2012-09-12 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
KR101244898B1 (ko) * | 2006-06-28 | 2013-03-19 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
KR20080049208A (ko) * | 2006-11-30 | 2008-06-04 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
TWI330406B (en) | 2006-12-29 | 2010-09-11 | Au Optronics Corp | A method for manufacturing a thin film transistor |
KR101330399B1 (ko) * | 2007-02-02 | 2013-11-15 | 엘지디스플레이 주식회사 | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 |
KR100822216B1 (ko) | 2007-04-09 | 2008-04-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법 |
KR100858822B1 (ko) * | 2007-05-11 | 2008-09-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법 |
KR100958006B1 (ko) * | 2008-06-18 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
US8441007B2 (en) * | 2008-12-25 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
US20100224878A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN101840118A (zh) * | 2009-03-20 | 2010-09-22 | 北京京东方光电科技有限公司 | 液晶显示面板及其制造方法 |
CN101957529B (zh) * | 2009-07-16 | 2013-02-13 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
KR101322981B1 (ko) * | 2009-12-01 | 2013-10-29 | 엘지디스플레이 주식회사 | 터치 소자를 구비한 표시장치 |
-
2011
- 2011-04-22 CN CN2011101030693A patent/CN102446913A/zh active Pending
- 2011-09-23 US US13/241,962 patent/US9876085B2/en active Active
- 2011-09-28 KR KR1020110098554A patent/KR20120034009A/ko active Application Filing
- 2011-09-30 JP JP2011216831A patent/JP5936839B2/ja active Active
-
2014
- 2014-01-02 KR KR1020140000055A patent/KR101424771B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN102446913A (zh) | 2012-05-09 |
US20120081642A1 (en) | 2012-04-05 |
JP2012080102A (ja) | 2012-04-19 |
KR20120034009A (ko) | 2012-04-09 |
US9876085B2 (en) | 2018-01-23 |
KR20140004267A (ko) | 2014-01-10 |
KR101424771B1 (ko) | 2014-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5936839B2 (ja) | アレイ基板およびその製造方法、並びに液晶ディスプレー | |
US8350792B2 (en) | Display device | |
JP6510779B2 (ja) | 薄膜トランジスタ表示板 | |
JP2009223245A (ja) | 液晶表示装置 | |
JP5302122B2 (ja) | 液晶表示パネル | |
US20100245735A1 (en) | Array substrate and manufacturing method thereof | |
KR20110064248A (ko) | 액정표시장치 제조방법 | |
JP2010134294A5 (ja) | ||
TWI474092B (zh) | 畫素結構及其製造方法 | |
JP2010134294A (ja) | 液晶表示素子 | |
JP6827929B2 (ja) | アレイ基板及び表示装置 | |
CN111736393A (zh) | 一种显示基板及其制备方法和液晶显示组件 | |
JP6045224B2 (ja) | 液晶表示装置 | |
CN108490705B (zh) | 阵列基板、液晶显示面板与显示装置 | |
JP2011017821A (ja) | 液晶表示パネル及びその製造方法 | |
JP4194362B2 (ja) | 液晶表示セルおよび液晶ディスプレイ | |
KR101875937B1 (ko) | 액정표시장치 | |
TWI460515B (zh) | 一種邊緣電場型液晶顯示器陣列基板及其製造方法 | |
JP2009271105A (ja) | 液晶表示装置の製造方法 | |
JP2010217635A (ja) | 液晶表示パネル | |
JP4441507B2 (ja) | 液晶表示装置 | |
KR100687350B1 (ko) | 울트라 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
KR101852632B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조방법 | |
KR20120061507A (ko) | 프린지 수평 전계형 액정 표시장치 및 그 제조 방법 | |
KR101687718B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5936839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |