JP4194362B2 - 液晶表示セルおよび液晶ディスプレイ - Google Patents
液晶表示セルおよび液晶ディスプレイ Download PDFInfo
- Publication number
- JP4194362B2 JP4194362B2 JP2002368854A JP2002368854A JP4194362B2 JP 4194362 B2 JP4194362 B2 JP 4194362B2 JP 2002368854 A JP2002368854 A JP 2002368854A JP 2002368854 A JP2002368854 A JP 2002368854A JP 4194362 B2 JP4194362 B2 JP 4194362B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display cell
- signal line
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
この発明は、信号線に対する画素電極または共通電極の位置関係および形状に特徴を有する液晶表示セルおよび液晶ディスプレイに関し、特に、面内応答型の液晶表示セルおよび液晶ディスプレイに関するものである。
【0002】
【従来の技術】
画素電極と共通電極とが液晶層を挟んで対向した位置に配置される、いわゆるTN(Twisted Nematic)型の液晶表示セルに対し、面内応答(In-Plane-Switching: 以下「IPS」と称する)型の液晶表示セルが提案され、実用化が進められている。IPS型液晶表示セルは、液晶分子に対して基板に平行な方向の電界を印加することによって液晶分子の配向を制御することを特徴としている。かかるメカニズムに基づき、IPS型液晶表示セルは、基板に対して垂直方向に電界を印加するTN型の液晶表示セルと比較して、優れた電圧保持特性や、広い視野角を有する。
【0003】
図12は、従来のIPS型液晶表示セルの一部構造について示す模式図である。特に、図12(a)は、IPS型液晶表示セルの平面図を表わし、図12(b)は、同図(a)のA−A線断面図を表わす。従来のIPS型液晶表示セルは、図12(a)に示すように、画素電極104と共通電極103とが平行に延伸されており、画素電極104は、平坦化層113に形成されたスルーホール122を介して下層のソース電極121に接続され、共通電極103は、図示しない電源ラインに接続されている。平坦化層113は、ゲート絶縁層112上と、そのゲート絶縁層112上に形成された信号線102と、ゲート絶縁層112上に形成されたTFT110のチャネル構造(図示せず)とを覆うように形成される。
【0004】
ゲート絶縁層112は、アレイ基板111上と、アレイ基板111上に形成された走査線105とを覆うように形成され、走査線105は、TFT110のゲート電極としても機能する。また、信号線102は、図示するように、その長手方向が共通電極103の直下に位置するように配置され、その突出した一部分がTFT110のドレイン電極としても機能する。よって、TFT110は、走査線105の電圧、すなわち走査信号に基づいてオン/オフ動作を行うスイッチング素子として機能し、オン時には、信号線102の電圧、すなわち画素信号を、ソース電極121とスルーホール122を介して画素電極104に供給する。
【0005】
また、図12(a)において、補助配線106は、走査線(ゲート電極)105と同層に位置しており、上層の画素電極104との間において、TFT110のオン状態を保持するためのキャパシタを構成する。以上の構成により、共通電極103と画素電極104との間に位置する液晶に一方向の電圧を印加することができ、面内方向における液晶の配向制御が実現される。なお、図12においては、図面を簡略化するため、TFT110部の断面図、共通電極103と画素電極104の上部に位置する液晶層、液晶層の上部に位置するカラーフィルタ、カラーフィルタを固定する対向基板等の液晶表示セルを構成する上で必須の部材については、図示を省略している。
【0006】
ここで、図12(b)に示すように、共通電極103と画素電極104は所定の距離をおいて平坦化された平坦化層113上に形成される。ところが、この構造では、共通電極103および画素電極104と、それら電極の下層に位置する信号線102との間で電界が生じ、特に、画素信号に応じて電位変動の生じる画素電極付近では電界の乱れが顕著となる。この乱れは、液晶の配向に影響を及ぼすため、結果的に画質の品質低下をもたらすという問題となる。そこで、図12(b)に示すように、共通電極103を、信号線102の直上にその信号線102の幅以上の広がりを有するように形成することで、画素電極104と信号線102との間に生じる電界を遮蔽した構造が提案されている(特許文献1参照)。
【0007】
また、上記電界遮蔽の作用をさらに進めた構造も提案されている(特願2002−328816参照)。図13は、その構造を示す模式図である。なお、図13において、図12と共通する部分には同一の符号を付してその説明を省略する。図13に示す液晶表示セルにおいて、図12と異なる点は、信号線102の近傍であって、かつ走査線(ゲート電極)105と同層に、共通電極103と同一の電位を有する電界遮蔽電極107を形成したことである。この電界遮蔽電極107の存在によって、信号線102から画素電極104に向かう電界が電界遮蔽電極107に吸収されて遮られ、画素電極104近傍の電界の乱れが低減される。
【0008】
以上において例示した図12および図13は、いずれも液晶表示セルの構造に関するものであるが、ここで、本発明に関連する技術として、上記した平坦化層の公知の形成方法(特許文献2参照)について言及する。図14は、その従来の平坦化膜の形成方法を説明するための説明図である。なお、図14において、201はガラス基板、202はゲート電極、203はゲート絶縁層、204は半導体層、205はオーミックコンタクト層、206はソース電極、207はドレイン電極、208はパッシベーション膜、209は平坦化膜、209bおよび210aは凹部、210は画素電極、220はフォトマスク、220aは開口部、220bはスリット、220cはスリット部、220dは遮蔽部、230および231は光をそれぞれ示す。また、図14(a)は、平坦化膜209の露光時の状態を示す図であり、同図(b)は、平坦化膜209のエッチング処理後に画素電極210を形成した状態を示す図である。
【0009】
この平坦化膜209の形成方法は、反射型液晶表示装置において有効な画素電極210による光の乱反射を増やすために、その画素電極210の表面に簡単な方法で凹凸を形成することを主目的としている。そのために、画素電極210の下層に位置する平坦化膜209の表面に凹凸を形成する必要があり、その形成方法に特徴を有している。具体的には、平坦化膜209の露光工程で使用するフォトマスク220に、露光解像度よりも小さい幅を有する複数のスリット220bを設け、そのスリット220bによる光の回折現象(干渉縞)を利用して、平坦化膜209の表面に、縞間で異なる大きさの光エネルギーを照射する。
【0010】
【特許文献1】
特開平11−119237号公報
【特許文献2】
特開2002−107744号公報
【0011】
【発明が解決しようとする課題】
しかしながら、図12に示した従来のIPS型液晶表示セル(以下、従来例1と称する)において、信号線102と画素電極104との間に生じる電界を十分に遮蔽するためには、信号線102から共通電極に向かう電界量をより大きくすること、すなわち信号線102の幅に対して共通電極103の幅をより大きくする必要がある。しかしながら、この共通電極103の拡大は、液晶表示セルの開口率を低下させるという問題を生じさせる。
【0012】
一方、図13に示した従来のIPS型液晶表示セル(以下、従来例2と称する)においては、従来例1よりも電界遮蔽の効果が大きいものの、走査線105(ゲート電極)と同層に電界遮蔽電極107を形成する必要があるため、それら金属パターンが複雑となり、液晶表示セルの不良率の増加をもたらすという問題を生じさせる。
【0013】
この発明は、上記従来技術の問題点に鑑みてなされたものであって、開口率を犠牲にすることなくかつ簡単な構造で、高品位な画像表示が可能な液晶表示セルおよび液晶ディスプレイを提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するため、請求項1にかかる液晶表示セルは、第1の基板と、第2の基板と、前記第1および第2の基板の間に封入された液晶層と、前記第1および第2の基板の間に位置する画素電極および共通電極と、前記第1の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに、画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、前記信号線上および前記絶縁層上を覆いかつ前記信号線の直上に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴としている。
【0015】
この請求項1の発明によれば、信号線の直上に位置する平坦化層部分に凹部を形成し、その凹部内に共通電極または画素電極が形成されているので、信号線とその電極との間の距離が小さくなり、信号線に起因して生じる電界のほとんどをその電極によって吸収することができる。
【0016】
また、請求項2にかかる液晶表示セルは、上記の発明において、前記凹部の幅が、前記信号線の幅以上であることを特徴としている。
【0017】
また、請求項3にかかる液晶表示セルは、第1の基板と、第2の基板と、前記第1および第2の基板の間に封入された液晶層と、前記第1および第2の基板の間に位置する画素電極および共通電極と、前記第1の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに、画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、前記信号線上および前記絶縁層上を覆いかつ前記信号線の両脇に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴としている。
【0018】
また、請求項4にかかる液晶表示セルは、上記の発明において、前記凹部の幅が、前記信号線の幅未満であることを特徴としている。
【0019】
また、請求項5にかかる液晶表示セルは、上記の発明において、前記共通電極の一部が前記凹部の内壁上に形成され、前記共通電極の他部と前記画素電極がともに、前記肩部の表面に形成されたことを特徴としている。
【0020】
また、請求項6にかかる液晶表示セルは、上記の発明において、前記共通電極の一部が、前記凹部の内壁上に該内側面と該底面の全面に亘って形成されたことを特徴としている。
【0021】
また、請求項7にかかる液晶表示セルは、上記の発明において、前記画素電極の一部が前記凹部の内壁上に形成されるとともに該他部が前記肩部の表面に形成され、前記共通電極が、前記液晶層を挟んだ前記第2の基板上に形成されたことを特徴としている。
【0022】
また、請求項8にかかる液晶表示セルは、上記の発明において、前記凹部の深さが、前記平坦化層の該凹部以外の厚さの半分以内であることを特徴としている。
【0023】
また、請求項9にかかる液晶表示セルは、上記の発明において、前記平坦化層が、前記スイッチング素子と前記画素電極とを電気的に接続するためのスルーホールを有することを特徴としている。
【0024】
また、請求項10にかかる液晶表示セルは、上記の発明において、前記平坦化層と、前記信号線および前記絶縁層との間に保護膜が介在することを特徴としている。
【0025】
また、請求項11にかかる液晶ディスプレイは、請求項1〜10のいずれか一つに記載の液晶表示セルをマトリクス状に配置した液晶表示パネルと、前記信号線と電気的に接続され、該信号線に画像信号を供給する信号線駆動回路と、前記走査線と電気的に接続され、該走査線に走査信号を供給する走査線駆動回路と、を備えたことを特徴としている。
【0026】
【発明の実施の形態】
以下に、本発明にかかる液晶表示セルおよび液晶表示ディスプレイの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【0027】
(実施の形態1)
まず、実施の形態1にかかる液晶表示セルについて説明する。実施の形態1は、IPS型の液晶表示セルにおいて、信号線の直上に位置する平坦下層部分に凹部を形成し、その凹部内に共通電極が形成されていることを特徴としている。
【0028】
図1は、実施の形態1にかかる液晶表示セルの模式図であり、特に、図12(a)に示したA−A線に相当する部分の断面図である。なお、図1において、図12(b)と共通する部分には同一の符号を付してその説明を省略する。図1に示すように、平坦化層113は、信号線102の直上に凹部5が形成されており、その凹部5の内壁(内側面と底面)上と、その凹部5の肩部に相当する平坦化層113の平坦表面上とに共通電極3が形成されている。ここで、凹部5の深さh1は、凹部5以外の平坦化層113の厚さh2の半分程度であることが望ましい。例えば、平坦化層113の厚さh2が4μmであるとすると、凹部5の深さh1は2μm程度であることが好ましい。平坦化層113の厚さh2を、それ以上大きくすると、信号線102と共通電極3と間の寄生容量が大きくなり、信号線102に伝送される画素信号の応答性に悪影響を及ぼすからである。また、凹部5の幅は、信号線102の幅と同等以上であることが望ましい。
【0029】
つぎに、この凹部5の形成方法について説明する。図2は、実施の形態1にかかる液晶表示セルにおいて、平坦化層113に凹部5を形成する方法を説明するための模式図である。ここで説明する方法は、凹部5が形成される位置、すなわち信号線102の直上の位置が100%未満の光透過率を有するグレイトーンであるフォトマスクを使用することを特徴としている。図2(a)は、図1と同様な断面図であり、同図(b)は、A−A線断面が図2(a)に相当する液晶表示セルの平面図である。なお、図中、図12と共通する部分には同一の符号を付してその説明を省略する。
【0030】
平坦化層113は、例えばポジ型の低誘電率感光性ポリマーで形成され、そのポリマーを図示しないTFTのチャネル部と信号線102上を覆うように塗布し、硬化・平坦化処理が施されることで得られる。このようにして得られた平坦化層113に対して、上記した凹部5を形成するわけであるが、本来、この平坦化層113には、画素電極104とソース電極121とを電気的に接続するためのスルーホール122を形成する必要がある。よって、上記凹部5を形成するために使用するフォトマスク20は、そのスルーホールのパターン22をも含んでいる。但し、スルーホールのパターン22が光(紫外線)を完全に透過させる開口部であるのに対し、凹部5に相当する位置は、図2(a)に示すように、照射された光の一部のみを透過させるグレイトーン21である。
【0031】
よって、平坦化層113上に配置されたフォトマスク20に対して、同量かつ同時間で光を照射した場合、上記スルーホールのパターン22では、十分に大きな量の光が透過して、平坦表面からTFTのソース電極121に至る部分が感光し変性するが、グレイトーン21では、透過する光量が少ないため、平坦表面から一定の深さまでしか変性しない。すなわち、この露光後の現像処理において、図1に示した深さh1の凹部5を得ることができる。
【0032】
平坦化層113の現像処理後、すなわちスルーホール122と凹部5の形成後は、画素電極104と共通電極3の形成処理に移行する。画素電極104と共通電極3は、ともに同一のマスクを使用した蒸着処理によって形成され、用いられる材料は導電性を有し、かつ優れた光透過特性を有するITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)等である。なお、画素電極104の蒸着工程においては、図1に示したような平坦化層113上のみならず、スルーホール122を介して下層のソース電極との電気的接触を果たすための導電路の形成も行われる。
【0033】
図3は、共通電極近傍の電界分布を説明するための説明図である。図3(a)は図1に示した本実施の形態にかかる構造で凹部5の深さh1が2μmである場合、図3(b)は図1に示した本実施の形態にかかる構造で凹部5の深さh1が1μmである場合、図3(c)は上述した従来例1の構造、図3(d)は上述した従来例2の構造について、それぞれ共通電極近傍の電界分布を示している。図3(c)に示されるように、従来例1では共通電極103のエッジ部に大きな電界の乱れが観察される。それに対して、従来例2においてはその乱れの発生が低減されていることがわかる。これら従来例に対し、本実施の形態にかかる液晶表示セルでは、共通電極3が、2μmの深さを有する凹部5内に形成されることにより、電界の乱れがほとんど観察されない。また、凹部5が1μmの深さを有する場合でも、従来例1に該当する図3(c)と比較すれば、電界の乱れの低減が可能であることがわかる。
【0034】
以上に説明したように、実施の形態1にかかる液晶表示セルによれば、IPS型の液晶表示セルにおいて、信号線の直上に位置する平坦化層部分に凹部を形成し、その凹部内に共通電極が形成されているので、信号線102と共通電極3との間の距離が小さくなり、信号線102に起因して生じる電界のほとんどを共通電極3によって吸収することができ、結果的に信号線102が画素電極104に及ぼす影響を小さくすることかできる。
【0035】
(実施の形態2)
つぎに、実施の形態2にかかる液晶表示セルについて説明する。実施の形態2は、IPS型の液晶表示セルにおいて、信号線の両脇に位置する平坦下層部分に二つの凹部を形成し、その凹部内に共通電極が形成されていることを特徴としている。
【0036】
図4は、実施の形態2にかかる液晶表示セルの模式図であり、特に、図12(a)に示したA−A線に相当する部分の断面図である。なお、図4において、図1と共通する部分には同一の符号を付してその説明を省略する。図4に示すように、平坦化層113は、信号線102の両脇にそれぞれ凹部7a,7bが形成されており、それら凹部7a,7bの内壁(内側面と底面)上と、それら凹部7a,7bの肩部に相当する平坦化層113の平坦表面上とに共通電極3が形成されている。ここで、凹部7a,7bの深さh1についても、実施の形態1で説明した凹部5と同様に、凹部7a,7b以外の平坦化層113の厚さh2の半分程度であることが望ましい。また、凹部7a,7bの幅は、信号線102の幅より小さいことが望ましい。
【0037】
つぎに、これら凹部7a,7bの形成方法について説明する。図5は、実施の形態2にかかる液晶表示セルにおいて、平坦化層113に凹部7a,7bを形成する方法を説明するための模式図である。ここで説明する方法は、凹部7a,7bが形成される位置、すなわち信号線102の両脇の位置がグレイトーンであるフォトマスク30を使用することを特徴としている。図5(a)は、図4と同様な断面図であり、同図(b)は、A−A線断面が図5(a)に相当する液晶表示セルの平面図である。なお、図中、図2と共通する部分には同一の符号を付してその説明を省略する。また、フォトマスク30は、実施の形態1で説明したフォトマスク20と同様に、グレイトーン31a,31b以外のパターン、すなわちスルーホールパターン22も有する。
【0038】
よって、平坦化層113上に配置されたフォトマスク30に対して、同量かつ同時間で光を照射した場合、上記スルーホールのパターン22では、十分に大きな量の光が透過して、平坦表面からTFTのソース電極121に至る部分が変性するが、グレイトーン31a,31bでは、透過する光量が少ないため、平坦表面から一定の深さまでしか変性しない。すなわち、この露光後の現像処理において、図4に示した深さh1の2つの凹部7a,7bを得ることができる。
【0039】
平坦化層113の現像処理後、すなわちスルーホール122と凹部7a,7bの形成後は、実施の形態1で説明したとおり、画素電極104と共通電極3の形成処理に移行する。
【0040】
以上に説明したように、実施の形態2にかかる液晶表示セルによれば、IPS型の液晶表示セルにおいて、信号線の両脇に位置する平坦化層部分にそれぞれ凹部を形成し、それら凹部内に共通電極が形成されているので、実施の形態1と同様な効果を享受することができる。さらに、実施の形態2にかかる液晶表示セルでは、信号線102の直上に位置する共通電極103が、平坦化層113の平坦表面上に位置し、十分な距離を有しているので、信号線102と共通電極3との間で生じる寄生容量を小さくすることができ、より安定した液晶表示を実現することができる。
【0041】
(実施の形態3)
つぎに、実施の形態3にかかる液晶表示セルについて説明する。実施の形態3では、実施の形態1および2で示した平坦化層113の凹部の形成方法についての他の例を説明するものであり、得られる構造は図1または図4と同様である。実施の形態1および2は、平坦化層113の凹部を形成するのに、凹部に相当する位置がグレイトーンであるフォトマスクを使用したが、実施の形態3では、それら位置に露光解像度よりも小さい幅(または回折限界よりも小さい幅)のスリットを有するフォトマスクを使用する。
【0042】
図6は、実施の形態3において、信号線の直上に凹部を形成する方法を説明するための模式図である。特に、図6(a)は、図1と同様な断面図であり、同図(b)は、A−A線断面が図6(a)に相当する液晶表示セルの平面図である。なお、図中、図2と共通する部分には同一の符号を付してその説明を省略する。図6において、フォトマスク40は、凹部5が形成される位置、すなわち信号線102の直上の位置にスリット部41を有する。特に、このスリット部41は、露光解像度よりも小さい幅でかつ長手方向に延伸したスリットを複数本有することを特徴としている。なお、フォトマスク40は、実施の形態1で説明したフォトマスク20と同様に、スリット部41以外のパターン、すなわちスルーホールパターン22も有する。
【0043】
よって、平坦化層113上に配置されたフォトマスク40に対して、同量かつ同時間で光を照射した場合、上記スルーホールのパターン22では、十分に大きな量の光が透過して、平坦表面からTFTのソース電極121に至る部分が変性する。ところが、スリット部41では、回折によって入射光が広がることで光密度が小さくなり、このことから、平坦化層113は、平坦表面から一定の深さまでしか変性されない。すなわち、この露光後の現像処理において、図1に示した深さh1の凹部5を得ることができる。
【0044】
平坦化層113の現像処理後、すなわちスルーホール122と凹部5の形成後は、実施の形態1で説明したとおり、画素電極104と共通電極3の形成処理に移行する。
【0045】
図7は、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。特に、図7(a)は、図4と同様な断面図であり、同図(b)は、A−A線断面が図7(a)に相当する液晶表示セルの平面図である。なお、図中、図2と共通する部分には同一の符号を付してその説明を省略する。図7において、フォトマスク50は、凹部7a,7bが形成される位置、すなわち信号線102の両脇の位置にスリット部51a,51bを有する。特に、これらスリット部51a,51bは、それぞれ、露光解像度よりも小さい幅でかつ長手方向に延伸したスリットを少なくとも1本有することを特徴としている。なお、フォトマスク50は、実施の形態1で説明したフォトマスク20と同様に、スリット部51a,51b以外のパターン、すなわちスルーホールパターン22も有する。
【0046】
よって、平坦化層113上に配置されたフォトマスク50に対して、同量かつ同時間で光を照射した場合、図6に示したフォトマスク40と同様に、上記スルーホールのパターン22では、平坦表面からTFTのソース電極121に至る部分が変性するが、スリット部51a,51bでは、平坦表面から一定の深さまでしか変性されない。すなわち、この露光後の現像処理において、図4に示した深さh1の2つの凹部7a,7bを得ることができる。
【0047】
なお、上記したスリット部を構成する各スリットは、図6および7に示したように信号線102の長手方向に延伸していなくてもよく、その長手方向に並べることもできる。図8は、その例を説明するための模式図であり、図8(a)は、図4と同様な断面図であり、同図(b)は、A−A線断面が図8(a)に相当する液晶表示セルの平面図である。特に図8では、フォトマスク60のスリット部61が、露光解像度よりも小さい幅を有しかつ信号線102の長手方向に垂直な向きに所定間隔で形成された複数のスリットによって構成されている。なお、図8において、図2と共通する部分には同一の符号を付してその説明を省略する。この図8は、信号線102の直上に凹部5を形成する場合を示すものであるが、図7のように、信号線102の両脇に凹部7a,7bを形成する場合についても、スリット部61と同様なスリットを有するフォトマスクを用いることができる。
【0048】
以上に説明したように、実施の形態3にかかる液晶表示セルによれば、IPS型の液晶表示セルにおいて、露光解像度より小さい幅のスリットを有するフォトマスクを使用することによっても、平坦化層部分に、実施の形態1および2で説明したような凹部を形成することができる。
【0049】
(実施の形態4)
つぎに、実施の形態4にかかる液晶表示セルについて説明する。実施の形態4では、実施の形態3と同様に、実施の形態1および2で示した平坦化層113の凹部の形成方法についての他の例を説明するものであり、得られる構造は図1または図4と同様である。実施の形態1および2は、平坦化層113の凹部を形成するのに、凹部に相当する位置がグレイトーンであるフォトマスクを使用したが、実施の形態4では、それらグレイトーンの部分が完全に光を透過する開口部であり、かつその開口部を有するフォトマスクを、露光途中において別の凹部形成位置上に移動させることを特徴としている。
【0050】
図9は、実施の形態4において、信号線の直上に凹部を形成する方法を説明するための模式図である。特に、図9(a)は、図1と同様な断面図であり、同図(b)は、A−A線断面が図9(a)に相当する液晶表示セルの平面図である。なお、図中、図2と共通する部分には同一の符号を付してその説明を省略する。図9において、フォトマスク70は、凹部5が形成される位置、すなわち信号線102の直上の位置に、開口部71を有する。この開口部71の幅は、露光解像度よりも小さい必要はない。なお、フォトマスク70は、実施の形態1で説明したフォトマスク20と同様に、開口部71以外のパターン、すなわちスルーホールパターン22も有する。
【0051】
但し、このフォトマスク70は、複数の液晶表示セルをマトリクス状に一度に形成する際に使用されるものとする。ここで、実施の形態1〜3で説明したフォトマスクならば、すべての液晶表示セルに対して個々に、上記したスルーホールのパターンと凹部を形成するパターンとが形成される。ところが、本実施の形態で使用するフォトマスク70では、スルーホールはすべての液晶表示セルに対応して形成されている一方、凹部形成パターンは、走査線105の一つおき、または信号線102の一つおきに形成されている。換言すれば、露光工程でフォトマスクが最初に固定された状態では、マトリクスを構成する奇数列に配置される液晶表示セル、または奇数行に配置される液晶表示セルに対してのみ、凹部形成パターンが位置している。
【0052】
また、従前の露光工程においては露光中にフォトマスクを移動させる必要はなかったが、本実施の形態では、上記フォトマスク70を、露光中に以下に説明するタイミングと距離で移動させる。まず、スルーホールが形成されるのに必要な時間をtとすると、露光を開始して時間t/2が経過した際に、このフォトマスク70を一つの液晶表示セル分だけ瞬時に移動させる。そしてその移動後、時間t/2を待って、露光処理を終了する。図9で説明すれば、最初に液晶表示セル10a上にスルーホールと凹部形成パターンが配置された状態で露光を開始し、時間t/2に達した際に、フォトマスク70の開口部71を、矢印で示すように、隣の液晶表示セル10bへと移動させる。その後、時間t/2の露光を行う。
【0053】
これにより、各液晶表示セルのスルーホールを形成する位置には、時間t分の露光が行われる一方、凹部5を形成する位置にはそれぞれ時間t/2だけしか露光されない。これは、凹部5を形成する位置においては、平坦化層113の表面からTFTのチャネル部(図示せず)にまで至る変性を、その平坦化層113に与えることができないことを意味し、露光後の現像処理において、図1に示した深さh1の凹部5を得ることができる。
【0054】
なお、凹部形成パターンは、液晶表示セルを1つおきにする位置に形成せずに、2つおき以上でもよく、それは凹部5の深さh1に応じて適宜設計可能である。なお、その場合、フォトマスク70を移動させる時間間隔も調整する必要がある。
【0055】
図10は、実施の形態4において、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。特に、図10(a)は、図4と同様な断面図であり、同図(b)は、A−A線断面が図10(a)に相当する液晶表示セルの平面図である。なお、図中、図2と共通する部分には同一の符号を付してその説明を省略する。上記した図9の説明では、フォトマスク70を移動させる距離と凹部形成パターンの形成位置が液晶表示セルの大きさを単位にして変化するものであったが、この図10においては、その単位が、同じ信号線102を挟んだ凹部形成位置間隔となる。
【0056】
よって、図10に示すように、開口部81が露光中に移動することによって、スルーホール122が形成される領域では、その移動前後において領域22aと22bが一部重複して露光される。そして、その重複した部分のみに、平坦化層113の表面からTFTのチャネル部(図示せず)にまで至るスルーホールが形成される。
【0057】
以上に説明したように、実施の形態4にかかる液晶表示セルによれば、IPS型の液晶表示セルにおいて、複数ある凹部形成位置の一部に対してのみ凹部形成パターンを有するフォトマスクを使用し、露光中に、所定のタイミングと距離でそのフォトマスクを移動させることによっても、平坦化層部分に、実施の形態1および2で説明したような凹部を形成することができる。
【0058】
(実施の形態5)
つぎに、実施の形態5にかかる液晶表示セルについて説明する。実施の形態5では、実施の形態1に説明した凹部の形成を、TN型の液晶表示セルに適用させる例を説明するものである。
【0059】
図11は、本発明を適用した場合のTN型液晶表示セルの一部断面図(a)と、従来のTN型液晶表示セルと同位置断面図(b)を示す模式図である。図11(b)に示すように、従来のTN型液晶表示セルでは、アレイ基板11上に形成されたゲート絶縁層12上に、信号線13が形成され、その信号線13とゲート絶縁層12とを覆うように平坦化層17が形成されている。そして、その平坦化層17の表面に、信号線13を中心として隣接した液晶表示セルのそれぞれの画素電極14a,14bが形成されている。
【0060】
この従来構造に対し、実施の形態1、3または4に説明した方法によって、平坦化層17に凹部16を形成し、その凹部16の内壁上と平坦化層17の表面にそれぞれ、画素電極15a、15bを形成する。但し、両画素電極が接触しないように、例えば、画素電極15aの先端部を凹部16内の左側面に形成し、画素電極15bの先端部を凹部16内の右側面に形成する必要がある。
【0061】
以上に説明したように、実施の形態5にかかる液晶表示セルによれば、TN型の液晶表示セルに対しても、実施の形態1で説明した構造を採用することができ、その効果についても同様に享受することができる。
【0062】
なお、以上に説明した実施の形態1〜5において、信号線と平坦化層との間に保護膜が介在してもよい。
【0063】
また、上記実施の形態1〜5において説明した液晶表示セルをマトリクス状に配置することで得られる液晶標示パネルと、走査線駆動回路と、信号線駆動回路と、その他液晶標示を行う上で必須の構成を組み合わせることにより、本発明による効果を享受する液晶表示ディスプレイを提供することもできるのはいうまでもない。
【0064】
【発明の効果】
以上に説明したように、本発明にかかる液晶表示セルおよび液晶表示ディスプレイによれば、液晶表示セルを構成する信号線の直上または両脇であってかつ平坦化層の凹部内に、画素電極または共通電極が形成されているので、その凹部内に形成された電極が信号線に対する効果的な電界遮蔽を実現し、開口率を提言させることなく、高品位な画像表示が可能となるという効果を奏する。
【図面の簡単な説明】
【図1】実施の形態1にかかる液晶表示セルの模式図である。
【図2】実施の形態1にかかる液晶表示セルにおいて、平坦化層に凹部を形成する方法を説明するための模式図である。
【図3】共通電極近傍の電界分布を説明するための説明図である。
【図4】実施の形態2にかかる液晶表示セルの模式図である。
【図5】実施の形態2にかかる液晶表示セルにおいて、平坦化層に2つの凹部を形成する方法を説明するための模式図である。
【図6】実施の形態3において、信号線の直上に凹部を形成する方法を説明するための模式図である。
【図7】実施の形態3において、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。
【図8】実施の形態3において、信号線の直上に凹部を形成する他の方法を説明するための模式図である。
【図9】実施の形態4において、信号線の直上に凹部を形成する方法を説明するための模式図である。
【図10】実施の形態4において、信号線の両脇にそれぞれ凹部を形成する方法を説明するための模式図である。
【図11】本発明を適用した場合のTN型液晶表示セルの一部断面図(a)と、従来のTN型液晶表示セルと同位置断面図(b)を示す模式図である。
【図12】従来のIPS型液晶表示セルの一部構造について示す模式図である。
【図13】従来の他のIPS型液晶表示セルの一部構造について示す模式図である。
【図14】従来の平坦化膜の形成方法を説明するための説明図である。
【符号の説明】
3,103 共通電極
5,7a,7b,16 凹部
10a,10b 液晶表示セル
11 アレイ基板
12 ゲート絶縁層
13,102 信号線
14a,14b,15a,15b,104 画素電極
17,113 平坦化層
20,30,40,50,60,70 フォトマスク
21,31a,31b グレイトーン
22 スルーホールパターン
41,51a,51b,61 スリット部
71,81 開口部
105 走査線
106 補助配線
107 電界遮蔽電極
111 アレイ基板
112 ゲート絶縁層
121 ソース電極
122 スルーホール
Claims (11)
- 第1の基板と、第2の基板と、前記第1および第2の基板の間に封入された液晶層と、前記第1および第2の基板の間に位置する画素電極および共通電極と、前記第1の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、
前記信号線上および前記絶縁層上を覆いかつ前記信号線の直上に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、
前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴とする液晶表示セル。 - 前記凹部の幅は、前記信号線の幅以上であることを特徴とする請求項1に記載の液晶表示セル。
- 第1の基板と、第2の基板と、前記第1および第2の基板の間に封入された液晶層と、前記第1および第2の基板の間に位置する画素電極および共通電極と、前記第1の基板上に積層された絶縁層と、走査信号を伝送する走査線と、前記絶縁層上に一方向に延伸して積層されるとともに、画素信号を伝送する信号線と、前記走査信号と前記画素信号に基づいて前記画素電極の電圧を制御するスイッチング素子とを具備して画素を構成する液晶表示セルであって、前記信号線上および前記絶縁層上を覆いかつ前記信号線の両脇に凹部を有するとともに、該凹部の肩部の表面が平坦化された平坦化層を備え、
前記画素電極および共通電極のいずれか一方の一部は、前記凹部の内壁上に形成され、該他部は、前記肩部の表面に形成されたことを特徴とする液晶表示セル。 - 前記凹部の幅は、前記信号線の幅未満であることを特徴とする請求項3に記載の液晶表示セル。
- 前記共通電極の一部が前記凹部の内壁上に形成され、
前記共通電極の他部と前記画素電極がともに、前記肩部の表面に形成されたことを特徴とする請求項1〜4のいずれか一つに記載の液晶表示セル。 - 前記共通電極の一部は、前記凹部の内壁上に該内側面と該底面の全面に亘って形成されたことを特徴とする請求項5に記載の液晶表示セル。
- 前記画素電極の一部が前記凹部の内壁上に形成されるとともに該他部が前記肩部の表面に形成され、
前記共通電極は、前記液晶層を挟んだ前記第2の基板上に形成されたことを特徴とする請求項1〜4のいずれか一つに記載の液晶表示セル。 - 前記凹部の深さは、前記平坦化層の該凹部以外の厚さの半分以内であることを特徴とする請求項1〜7のいずれか一つに記載の液晶表示セル。
- 前記平坦化層は、前記スイッチング素子と前記画素電極とを電気的に接続するためのスルーホールを有することを特徴とする請求項1〜8のいずれか一つに記載の液晶表示セル。
- 前記平坦化層と、前記信号線および前記絶縁層との間に保護膜が介在することを特徴とする請求項1〜9のいずれか一つに記載の液晶表示セル。
- 請求項1〜10のいずれか一つに記載の液晶表示セルをマトリクス状に配置した液晶表示パネルと、
前記信号線と電気的に接続され、該信号線に画像信号を供給する信号線駆動回路と、
前記走査線と電気的に接続され、該走査線に走査信号を供給する走査線駆動回路と、
を備えたことを特徴とする液晶ディスプレイ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002368854A JP4194362B2 (ja) | 2002-12-19 | 2002-12-19 | 液晶表示セルおよび液晶ディスプレイ |
CNB2003101046803A CN100392486C (zh) | 2002-12-19 | 2003-10-30 | 液晶显示单元及液晶显示器 |
US10/732,489 US7339644B2 (en) | 2002-12-19 | 2003-12-11 | In-plane switching liquid crystal display and liquid crystal display cell comprising a groove formed above the data line |
TW092135554A TWI242091B (en) | 2002-12-19 | 2003-12-16 | Liquid crystal display cell and liquid crystal display |
US11/972,958 US7570330B2 (en) | 2002-12-19 | 2008-01-11 | Liquid crystal display cell and liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002368854A JP4194362B2 (ja) | 2002-12-19 | 2002-12-19 | 液晶表示セルおよび液晶ディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004198845A JP2004198845A (ja) | 2004-07-15 |
JP4194362B2 true JP4194362B2 (ja) | 2008-12-10 |
Family
ID=32588372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002368854A Expired - Fee Related JP4194362B2 (ja) | 2002-12-19 | 2002-12-19 | 液晶表示セルおよび液晶ディスプレイ |
Country Status (4)
Country | Link |
---|---|
US (2) | US7339644B2 (ja) |
JP (1) | JP4194362B2 (ja) |
CN (1) | CN100392486C (ja) |
TW (1) | TWI242091B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101311787B (zh) * | 2007-05-25 | 2010-08-25 | 群康科技(深圳)有限公司 | 液晶显示面板 |
TWI344035B (en) * | 2007-08-02 | 2011-06-21 | Au Optronics Corp | Multi-domain liquid crystal display |
JP5172508B2 (ja) * | 2008-07-09 | 2013-03-27 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
JP5545810B2 (ja) * | 2009-11-27 | 2014-07-09 | 株式会社ジャパンディスプレイ | 液晶表示バネル及びその製造方法 |
KR101720524B1 (ko) * | 2010-06-07 | 2017-03-28 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
CN103926752B (zh) * | 2013-07-30 | 2017-04-19 | 上海中航光电子有限公司 | 一种液晶显示器、平面转换模式的阵列基板及其制造方法 |
KR102084061B1 (ko) | 2014-01-15 | 2020-03-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101712246B1 (ko) * | 2014-12-05 | 2017-03-06 | 엘지디스플레이 주식회사 | 자기 정전용량식 터치 센서 일체형 표시장치 |
KR102498553B1 (ko) * | 2015-11-19 | 2023-02-10 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 디스플레이 제조 장치 및 디스플레이 제조 방법 |
TWI647524B (zh) * | 2017-05-09 | 2019-01-11 | 友達光電股份有限公司 | 陣列基板及液晶顯示面板 |
WO2020191661A1 (zh) * | 2019-03-27 | 2020-10-01 | 京东方科技集团股份有限公司 | 显示基板、显示装置、掩模板和制造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3209317B2 (ja) * | 1995-10-31 | 2001-09-17 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
JP3877798B2 (ja) * | 1996-02-29 | 2007-02-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 液晶表示装置 |
JPH10111518A (ja) * | 1996-10-04 | 1998-04-28 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
KR100232679B1 (ko) * | 1996-11-27 | 1999-12-01 | 구본준 | 액정표시장치의 제조방법 및 그 구조 |
WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
JPH112836A (ja) * | 1997-06-10 | 1999-01-06 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
JP4130490B2 (ja) * | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
JP3980156B2 (ja) * | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
JP3125872B2 (ja) * | 1998-09-14 | 2001-01-22 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP3661443B2 (ja) * | 1998-10-27 | 2005-06-15 | 株式会社日立製作所 | アクティブマトリクス液晶表示装置 |
US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
JP3823655B2 (ja) * | 2000-01-25 | 2006-09-20 | セイコーエプソン株式会社 | 電気光学装置 |
JP2002107744A (ja) | 2000-09-27 | 2002-04-10 | Koninkl Philips Electronics Nv | 電極形成方法、画素電極形成方法、及び液晶表示装置 |
JP3793915B2 (ja) * | 2001-02-28 | 2006-07-05 | 株式会社日立製作所 | 液晶表示装置 |
JP2002328816A (ja) * | 2001-04-27 | 2002-11-15 | Ntt Data Corp | 情報収集方法、サーバ及びプログラム |
KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100860523B1 (ko) * | 2002-10-11 | 2008-09-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
JP4299025B2 (ja) * | 2003-03-07 | 2009-07-22 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
-
2002
- 2002-12-19 JP JP2002368854A patent/JP4194362B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-30 CN CNB2003101046803A patent/CN100392486C/zh not_active Expired - Fee Related
- 2003-12-11 US US10/732,489 patent/US7339644B2/en not_active Expired - Fee Related
- 2003-12-16 TW TW092135554A patent/TWI242091B/zh not_active IP Right Cessation
-
2008
- 2008-01-11 US US11/972,958 patent/US7570330B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040119904A1 (en) | 2004-06-24 |
US20080137017A1 (en) | 2008-06-12 |
US7339644B2 (en) | 2008-03-04 |
TWI242091B (en) | 2005-10-21 |
US7570330B2 (en) | 2009-08-04 |
JP2004198845A (ja) | 2004-07-15 |
CN100392486C (zh) | 2008-06-04 |
CN1508599A (zh) | 2004-06-30 |
TW200411285A (en) | 2004-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI579624B (zh) | 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法 | |
KR101182471B1 (ko) | 에프에프에스 모드 액정표시장치 및 그 제조방법 | |
TWI528072B (zh) | 液晶顯示裝置及其製造方法 | |
US7570330B2 (en) | Liquid crystal display cell and liquid crystal display | |
US7609349B2 (en) | IPS mode liquid crystal display device and method for fabricating thereof | |
JP4784382B2 (ja) | 液晶表示装置 | |
JP2008180928A (ja) | 液晶表示装置及びその製造方法 | |
JP2004347941A (ja) | 液晶表示装置 | |
US20120169983A1 (en) | Liquid crystal display and exposure mask for manufacturing liquid crystal display | |
JP5936839B2 (ja) | アレイ基板およびその製造方法、並びに液晶ディスプレー | |
KR20120110888A (ko) | 액정표시장치의 어레이기판 및 이의 제조방법 | |
US8351007B2 (en) | Liquid crystal display device with enhanced brightness | |
JP4057309B2 (ja) | マルチドメイン垂直配向型液晶ディスプレイ | |
KR100658058B1 (ko) | 프린지 필드 구동 모드 액정 표시 장치 및 그 제조방법 | |
KR20120075207A (ko) | 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법 | |
KR20110112666A (ko) | 액정표시장치 및 그 제조방법 | |
JP5100418B2 (ja) | 液晶表示装置 | |
KR20060018401A (ko) | 다중 도메인 액정 표시 장치 | |
KR20080073265A (ko) | 에프에프에스 모드 액정표시장치 | |
KR20080091877A (ko) | 표시기판, 이를 포함하는 액정표시장치 및 이의 제조 방법 | |
KR101677282B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
KR101915223B1 (ko) | 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
US20200272000A1 (en) | Display apparatus | |
KR20070103158A (ko) | 횡전계형 액정 표시 장치 및 그의 제조 방법 | |
KR20060018399A (ko) | 다중 도메인 액정 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |