KR101165849B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101165849B1
KR101165849B1 KR1020050058391A KR20050058391A KR101165849B1 KR 101165849 B1 KR101165849 B1 KR 101165849B1 KR 1020050058391 A KR1020050058391 A KR 1020050058391A KR 20050058391 A KR20050058391 A KR 20050058391A KR 101165849 B1 KR101165849 B1 KR 101165849B1
Authority
KR
South Korea
Prior art keywords
gate
active layer
electrode
forming
liquid crystal
Prior art date
Application number
KR1020050058391A
Other languages
English (en)
Other versions
KR20070002733A (ko
Inventor
조기술
최영석
안병용
황태웅
민동준
정보경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050058391A priority Critical patent/KR101165849B1/ko
Priority to US11/476,427 priority patent/US7589030B2/en
Publication of KR20070002733A publication Critical patent/KR20070002733A/ko
Application granted granted Critical
Publication of KR101165849B1 publication Critical patent/KR101165849B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Abstract

본 발명은 액정표시장치의 제조 공정을 단순화하고 제품의 화면 품위를 개선시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 절연기판 상에 게이트 배선, 게이트 패드, 게이트 전극을 형성하는 제 1 마스크 공정과; 상기 게이트 전극 상에 액티브층을 형성하는 제 2 마스크 공정과; 상기 액티브층과 콘택되는 화소전극을 형성하는 제 3 마스크 공정과; 및 상기 액티브층 상에 소스/드레인 전극을 형성하는 제 4 마스크 공정을 포함하는 것을 특징으로 한다.
본 발명은 액정표시장치의 제조공정 마스크를 줄이면서 층간불량을 개선한 효과가 있다.
LCD, 산화막, 포토레지스트, 4 마스크, 화소, 플라즈마

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF LCD}
도 1은 종래 기술에 따른 액정표시장치의 화소 영역을 도시한 평면도.
도 2는 상기 도 1의 화소영역, 데이터 배선, 스토리지 영역, 게이트 배선 및 게이트 패드 영역을 도시한 단면도.
도 3은 본 발명에 따른 액정표시장치의 화소 영역을 도시한 평면도.
도 4a 내지 도 4i는 본 발명의 액정표시장의 제조 공정을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
100: 절연기판 101: 게이트 전극
102: 게이트 절연막 104: 액티브층(Active layer)
106a: 소스전극 106b: 드레인전극
109: 화소전극 111a,111b: 게이트 배선
112: 게이트 패드 113a,113b: 데이터 배선
122: 게이트 콘택패드
본 발명은 액정표시장치에 관한 것으로, 액정표시장치의 제조 공정을 단순화하면서 화면 품위를 개선시킨 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
이와 같이 CRT의 단점을 보안하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 액정표시장치가 개발되었다.
상기 액정표시장치는 표시 해상도가 다른 평판표시장치보다 뛰어나고, 동화상을 구현할 때, 그 품질이 브라운관에 비할 만큼 응답 속도가 빠른 특성을 나타내고 있다.
그리고 상기 액정표시장치는 화소전극과 TFT(Thin Film Transistor: TFT)가 형성된 TFT 기판과 R(적), G(녹), B(청) 컬러필터층이 형성된 컬러필터기판이 액정층을 사이에 두고 합착된 구조로 되어 있고, 상기 TFT 기판과 컬러필터기판은 여러번의 마스크 공정을 진행하여 제작된다.
도 1은 종래 기술에 따른 액정표시장치의 화소 영역을 도시한 평면도이다.
도 1에 도시된 바와 같이, 구동신호를 인가하는 게이트 배선(11a, 11b)과 데이터 신호를 인가하는 데이터 배선(13a, 13b)이 수직으로 교차 배열되어 단위 화소 영역을 정의하고 있다.
상기 게이트 배선(11a)과 데이터 배선(13a)이 수직으로 교차하는 영역 상에 는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
상기 단위 화소 영역에는 투명금속으로 형성된 화소전극(9)이 형성되어 있는데, 상기 화소전극(9)은 상기 TFT와 전기적으로 콘택되면서 일측 가장자리 일부가 인접한 게이트 배선(11b)과 오버랩되어 보조 정전용량(storage capacitance)을 형성하고 있다.
그리고 상기 게이트 배선(11a)의 가장자리 끝단에는 회로기판으로부터 구동신호를 인가받는 게이트 패드(12)가 형성되어 있고, 상기 게이트 패드(12) 상에는 전기적 콘택을 위하여 게이트 콘택패드(22)가 형성되어 있다
마찬가지로 상기 데이터 배선(13a)의 가장자리 끝단에는 회로기판으로부터 데이터 신호를 인가받는 데이터 패드(23)가 형성되어 있고, 상기 데이터 패드(23) 상에는 전기적 콘택을 위하여 데이터 콘택패드(33)가 형성되어 있다.
도 2는 상기 도 1의 화소영역, 데이터 배선, 스토리지 영역, 게이트 배선 및 게이트 패드 영역을 도시한 단면도로서, 상기 도 1의 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선, Ⅳ-Ⅳ'선을 절단한 단면도가 도시되어 있다.
상기 절단면을 중심으로 제조공정을 설명하면 다음과 같다.
먼저, 투명성 절연기판(10) 상에 게이트 금속막을 형성한 다음, 제 1 마스크 공정에 따라 노광 및 현상 후, 식각 공정을 진행하여 TFT가 형성될 영역(Ⅰ-Ⅰ'영역)에 게이트 전극(1)을 형성하고, 동시에 게이트 배선(11a, 11b) 및 게이트 패드(12)를 형성한다.
그런 다음, 절연기판(10) 상에 게이트 절연막(2), 비정질실리콘막과 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 제 2 마스크 공정에 따라 식각하여 상기 게이트 전극(1) 상에 채널층과 오믹콘택층으로된 액티브층(active layer: 4)을 형성한다.
그런 다음, 상기 액티브층(4)이 형성된 절연기판(10) 상에 금속막을 형성한 다음, 제 3 마스크 공정에 따라 상기 액티브층(4) 상에 소스전극(6a)과 드레인전극(6b), 데이터 배선(13a) 및 데이터 패드(미도시)를 형성한다.
상기와 같이 소스전극(6a)/드레인전극(6b)이 형성되면, 상기 절연기판(10) 상에 보호막(8)을 형성한 다음, 제 4 마스크 공정에 따라 상기 드레인전극(6b)과 게이트 패드 및 데이터 패드를 오픈하는 콘택홀 공정을 진행한다.
이와 같이 콘택홀 공정이 완료되면, 상기 절연기판(10)상에 투명금속을 형성한 다음, 제 5 마스크 공정에 따라 화소전극(9), 게이트 콘택패드(22) 및 데이터 콘택패드를 형성하여 액정표시장치의 TFT 기판을 완성한다.
그러나, 상기와 같이 5번의 마스크 공정을 진행하여 액정표시장치의 TFT 기판을 완성하면, 제조 공정이 복잡해지고 제조단가가 높아지는 문제가 있다.
특히, 제조 공정이 복잡하면 불량율이 높아 생산 수율이 떨어지는 문제가 있다.
또한, 최근 소스전극/드레인 전극과 액티층을 하나의 마스크 공정으로 형성하는 4마스크 공정이 개발되고 있는데, 이와 같은 공정에서는 필연적으로 데이터 배선 하측에 데이터 배선폭보다 넓은 액티브층이 존재하기 때문에 화면 품위를 저하시키는 문제가 있다.
이것은 액정표시장치 구동시, 데이터 배선을 따라 꼬리 형태의 불량으로 감지된다.(Active Tail 불량이라함).
그리고 상기와 같은 4마스크 공정은 소스전극/드레인전극, 드레인 전극의 단차가 높아져 단선불량이 빈번히 발생하는 문제가 있다.
본 발명은, 액정표시장치의 제조공정에서 보호막 형성공정을 제거하여 마스크 공정수를 줄이고, 화소 영역내의 보조 정전용량을 보상하면서, 아울러 종래 기술에서 발생되던 드레인전극과 화소전극의 포인트 디팩트(point defect) 불량을 개선한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
절연기판 상에 게이트 배선, 게이트 패드, 게이트 전극을 형성하는 제 1 마스크 공정과;
상기 게이트 전극 상에 액티브층을 형성하는 제 2 마스크 공정과;
상기 액티브층과 콘택되는 화소전극을 형성하는 제 3 마스크 공정과; 및
상기 액티브층 상에 소스/드레인 전극을 형성하는 제 4 마스크 공정을 포함하는 것을 특징으로 한다.
여기서, 상기 2 마스크 공정은 회절 노광 또는 하프톤 마스크를 사용하고, 상기 제 2 마스크 공정에서는 상기 게이트 패드 상부를 오픈하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 의한 액정표시장치는,
수직으로 교차되어 단위화소 영역을 정의하는 게이트 배선과 데이터 배선;
상기 게이트 배선과 데이터 배선이 교차하는 영역에 배치된 박막 트랜지스터; 및
상기 박막 트랜지스터의 드레인 전극과 액티브층 사이에 일부가 형성되어 상기 드레인전극과 직접 콘택되는 화소전극을 포함하는 것을 특징으로 한다.
여기서, 상기 드레인 전극의 하측면은 상기 액티브층과 화소전극과 콘택되고, 상기 화소전극은 절연기판 상에 형성된 게이트 절연막 상에 형성되며, 상기 박막 트랜지스터의 노출된 액티브층 상에는 산화막이 형성된 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치의 제조공정에서 보호막 형성공정을 제거하여 마스크 공정수를 줄이면서 보조 정전용량을 보상하고, 아울러 종래 기술에서 발생되던 드레인전극과 화소전극의 포인트 디팩트 불량을 개선한 이점이 있다.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.
도 3은 본 발명에 따른 액정표시장치의 화소 영역을 도시한 평면도이다.
도 3에 도시된 바와 같이, 게이트 배선(111a, 111b)과 데이터 배선(113a, 113b)이 수직으로 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(111a)과 데이터 배선(113a)이 수직으로 교차하는 영역 상에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.
여기서, 본 발명에서의 TFT는 보호막을 사용하지 않기 때문에 TFT의 노출된 액티브층 상에는 소자 보호를 위한 산화막(180)을 형성한다. 상기 산화막(180)은 플라즈마 처리 공정에 의해서 형성되고, 성분은 Si02, SiN2, SiH2 이다.
상기 단위 화소 영역에는 투명금속으로 형성된 화소전극(109)이 형성되어 있는데, 상기 화소전극(109)은 상기 TFT의 드레인전극과 액티브층 사이에 형성되어 상기 TFT의 드레인전극과 전기적으로 콘택되고, 상기 화소전극(109)의 일측 가장자리는 인접한 게이트 배선(111b)과 오버랩되어 보조 정전용량(storage capacitance)을 형성하고 있다.
그리고 상기 게이트 배선(111a)의 가장자리 끝단에는 회로기판으로부터 구동신호를 인가받는 게이트 패드(112)가 형성되어 있고, 상기 게이트 패드(112) 상에는 전기적 콘택을 위하여 게이트 콘택패드(122)가 형성되어 있다
마찬가지로 상기 데이터 배선(113a)의 가장자리 끝단에는 회로기판으로부터 데이터 신호를 인가받는 데이터 패드(123)가 형성되어 있고, 상기 데이터 패드(123) 상에는 전기적 콘택을 위하여 데이터 콘택패드(133)가 형성되어 있다.
본 발명에서의 액정표시장치 화소 구조의 평면도는 대체적으로 종래 기술의 화소 구조와 유사하지만, 본 발명에서는 보호막을 제거하면서 TFT의 액티브층 상에 산화막(180)을 형성한 것과, 화소전극(109) 형성후 TFT의 소스전극/드레인전극이 형성되기 때문에 드레인전극과 화소전극(109)의 콘택 영역에 차이가 있다.]
따라서, 본 발명의 TFT의 드레인 전극의 형성과 동시에 상기 화소전극(109)과 직접 콘택되기 때문에(사이에 보호막이 존재하지 않기 때문에) 종래 TFT의 드레 인 전극과 달리 보호막을 관통한 홀을 따라 콘택되지 않는다.
도 4a 내지 도 4i는 본 발명의 액정표시장의 제조 공정을 도시한 단면도이다.
상기 도 3의 Ⅴ-Ⅴ'선(TFT와 화소전극 및 보조 정전용량 영역), Ⅵ-Ⅵ'선(데이터 배선 영역), Ⅶ-Ⅶ'선(게이트 배선영역), Ⅷ-Ⅷ'선(게이트 패드영역)을 따라 제조공정을 도시하였다.
도 4a에 도시한 바와 같이, 투명성 절연기판(100) 상에 금속막을 증착하고, 제 1 마스크 공정에 따라 노광, 현상 및 식각 공정을 진행하여 TFT 영역에 게이트 전극(101), 게이트 배선(111a, 111b) 및 게이트 패드(112)를 동시에 형성한다.
그런 다음, 도 4b 및 도 4c에 도시한 바와 같이, 상기 절연기판(100) 상에 게이트 절연막(102)과 비정질 실리콘막과 도핑된 비정질실리콘막으로된 액티브층(104)을 순차적으로 형성한다.
상기와 같이 절연기판(100) 상에 액티브층(104)이 형성되면, 제 2 마스크 공정에 따라 포토레지스트(photoresist)를 상기 액티브층(104) 상에 도포한 다음, 노광 및 현상 공정을 진행하여 노광량에 따라 두께가 서로 상이한 하프톤 포토레지스트 패턴(200a)을 형성한다.
본 발명에서는 상기 제 2 마스크 공정에서 회절 마스크 또는 하프톤(half tone) 마스크를 사용하여, 노광량이 서로 다른 포토레지스트 패턴을 형성한다.
상기 하프톤 포토레지스트 패턴(200a)은 완전노광영역, 완전차단영역, 반투과영역으로 구분하는데, 상기 TFT 영역 상부는 완전차단영역에 대응하여 도포된 포 토레지스트의 두께를 갖고, 반투과영역은 상기 TFT 영역이외의 영역에 대응하여 도포된 포토레지스트보다 얇은 두께를 갖는다.
그리고, 상기 게이트 패드(112) 상부는 완전노광영역에 대응하여, 도포된 포토레지스트가 제거된 형태를 갖는다.
상기와 같이 하프톤 포토레지스트 패턴(200a)이 형성되면, 제 1 식각공정(dry etch)을 진행하여 상기 게이트 패드(112) 상부의 게이트 절연막(102), 액티브층을 식각하여 콘택홀을 형성한다. 그래서 게이트 패드(112)가 외부로 오픈된다.
그런 다음, 상기 하프톤 포토레지스트 패턴(200a)에 대하여 에싱(ashing) 공정을 진행하여 상기 TFT 상부의 포토레지스트 패턴(200b)만을 남기고, 상기 액티브층(104) 상에 존재하는 모든 포토레지스트를 제거한다.
상기 포토레지스트 패턴(200b)을 마스크로하여 제 2 식각 공정을 진행하여 상기 TFT 영역에 액티브층(104)만 남기고, 상기 절연기판(100) 상에 형성된 액티브층(104)을 제거한다.
그런 다음, 도 4d에 도시한 바와 같이, 스트립(strip) 공정을 진행하여 상기 포토레지스트 패턴(200b)을 제거한다.
상기와 같이 TFT 상에 액티브층(104)이 형성되면, 도 4e에 도시한 바와 같이, 상기 절연기판(100)의 전영역 상에 투명금속막(ITO:120)을 형성한 다음, 포토레지스트를 도포하여 제 3 마스크 공정을 진행한다.
상기 제 3 마스크 공정에 따라 상기 절연기판(100) 상에 포토레지스트 패턴(300)을 형성한 다음, 도 4f에 도시한 바와 같이, 상기 포토레지스트 패턴(300)을 마스크로 하여 식각공정(wet etch)을 진행하여 화소전극(109)을 형성한다.
상기 화소전극(109)을 형성할 때, 상기 게이트 패드(112) 상에 게이트 콘택패드(122)를 형성한다.
그리고 상기 화소전극(109)의 일측 가장자리는 인접한 게이트 배선(111b)의 일부와 오버랩되어 보조 정전용량을 형성한다. 본 발명에서는 화소전극(109)과 게이트 배선(111b) 사이에 게이트 절연막(102)만 존재하기 때문에 종래와 같이 보호막과 게이트 절연막이 존재할 때 보다 훨씬 큰 보조 정전용량을 확보할 수 있다. 또한, 화소전극(109)은 드레인 전극이 형성될 액티브층(104) 상에까지 확장 형성되고, 상기 액티브층(104)과 직접 콘택된다. 도면에 도시된 바와 같이, 게이트 전극(101)의 일측 가장자리와 대응되는 액티브층(104) 상에까지 화소전극(109)이 형성되어 있다.
상기와 같이 화소전극(109)이 형성되면, 도 4g에 도시한 바와 같이, 화소전극(109)이 형성된 절연기판(100)의 전영역 상에 금속막(150)을 형성한다.
상기와 같이 절연기판(100)의 전영역 상에 금속막(150)이 형성되면, 제 4 마스크 공정을 진행하기 위하여 상기 절연기판(100)의 전영역 상에 포토레지스트를 도포한다.
상기 포토레지스가 형성된 절연기판(100)은 상기 제 4 마스크 공정에 따라 노광 및 현상되어 포토레지스트 패턴(400)을 형성하고, 상기 포토레지스트 패턴(400)을 마스크로 하여 식각공정(wet etch)을 진행한다.
상기 제 4 마스크 공정에 따라 식각공정이 진행되면, 도 4h에 도시한 바와 같이, 상기 액티브층(104) 상에 소스전극/드레인전극(106a, 106b)을 형성한다.
그리고 상기 소스전극/드레인전극(106a, 106b)을 형성할 때, 데이터 배선(113a)과 데이터 패드가 형성된다.
본 발명에서는 화소전극(109)을 형성한 다음, 소스/드레인전극(106a, 106b) 을 형성하기 때문에 상기 화소전극(109)과 TFT가 전기적으로 콘택되는 부분은 드레인전극(106b)과 액티브층(104) 사이에 화소전극(109)이 존재한다.
따라서, 본 발명에서는 화소전극(109)이 소스/드레인 전극(106a, 106b)보다 낮은층에 형성되기 때문에 종래기술에서 화소전극과 드레인 전극의 콘택 영역에서 발생하던 포인트 디팩트(point defect) 불량을 제거할 수 있는 효과가 있다.
즉, 종래 기술에서는 소스/드레인전극 형성후, 보호막을 형성하고, 화소전극을 형성했는데, 이때, 상기 드레인전극 가장자리의 테이퍼(taper)가 매우 급격하여 콘택불량이 빈번하게 발생하였다.
특히, 액티브층과 소스/드레인전극을 동시에 형성하는 4마스크 공정에서는 콘택 불량 및 단선불량이 더욱 심하였다.
하지만, 본 발명에서는 액티브층(104) 형성후, 화소전극(109)을 형성하고, 최상층에 소스/드레인 전극(106a, 106b)을 형성하기 때문에 이와 같은 콘택불량 또는 단선불량을 제거하였다.
또한, 본 발명에서는 4마스크 공정으로 제조되지만, 데이터 배선(113a) 하측에 상기 데이터 배선(113a) 폭보다 넓은 액티브층이 존재하기 않기 때문에 데이터 배선(113a) 영역에서 화질 불량이 발생되지 않는다.
상기와 같이 포토레지스트 패턴(400)을 따라 소스/드레인 전극(106a, 106b) 및 데이터 배선(113a)이 형성되면, 스트립(strip) 공정 전에 상기 TFT중 액티브층(104)이 노출된 영역에 산화막(180)을 형성한다.
상기 산화막(180) 형성공정은 동일 챔버내 산화막(180)을 형성하기 위한 O2, N2, H2 등의 가스를 주입한 다음, 전원을 인가하여 플라즈마 처리하여 상기 액티브층(104) 상에 산화막(180)이 형성되도록 하였다.
상기 산화막(180)은 TFT의 액티브층(104)을 보호하는 역할을 하며, 그 구조식은 SiO2, SiN2, SiH2 을 갖는다.
상기와 같이 산화막(180)이 TFT 영역에 형성되면, 도 4i에 도시한 바와 같이, 스트립(strip) 공정을 진행하여 포토레지스트 패턴(400)을 제거한다.
본 발명에서는 게이트전극 공정/액티브층 공정/화소전극 공정/소스드레인전극 공정을 따라 4 마스크 공정으로 진행하고, 보호막 대신 산화막을 형성하여 TFT를 보호하도록 하여 제조공정을 단순화시켰다.
그리고 보호막을 제거함으로써 화소영역당 형성되는 보조 정전용량(Cstg)을 보상하도록 하여 얼룩 불량을 개선하였다.
또한, 4마스크 공정으로 제조되지만, 데이터 배선 하측에 액티브층이 존재하지 않기 때문에 데이터 배선을 따라 발생되는 화질 불량을 방지하였다.
아울러, 화소전극이 드레인전극과 액티브층 사이에 형성되기 때문에 화소전극과 드레인전극의 콘택시 발생되던 포인트 디팩트 불량을 제거하였다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 제조공정에서 보호막 형성공정을 제거하여 마스크 공정수를 줄인 효과가 있다.
아울러, 보호막의 제거로 인하여 화소전극과 게이트배선 사이에서 형성되는 보조 정전용량을 보상하여 얼룩 불량을 개선한 이점이 있다.
또한, 본 발명에서는 화소전극 형성후, 소스전극/드레인전극이 형성되기 때문에 종래 기술에서 문제가 되었던, 화소전극과 드레인전극간의 포인트 디팩트 불량을 개선한 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (21)

  1. 절연기판 상에 게이트 배선, 게이트 패드, 게이트 전극을 형성하는 제 1 마스크 공정과;
    상기 게이트 전극 상에 게이트 절연막과 액티브층을 형성하는 제 2 마스크 공정과;
    상기 액티브층이 형성된 절연기판 상에 투명금속막을 형성한 다음, 화소 영역과 일측이 상기 게이트 전극과 대응되는 액티브층 상에까지 확장되고, 타측이 인접한 화소 영역의 게이트 배선과 상기 게이트 절연막을 사이에 두고 오버랩되도록 화소전극을 형성하는 제 3 마스크 공정과; 및
    상기 화소 전극이 형성된 절연기판 상에 금속막을 형성한 다음, 상기 액티브층 상에 소스 전극 및 드레인 전극을 형성하는 제 4 마스크 공정을 포함하고,
    상기 드레인 전극과 액티브층 사이에는 화소 전극이 상기 드레인 전극과 액티브층에 직접 콘택되도록 형성된 것을 특징으로 하는 액정표시장치 제조방법.
  2. 제 1 항에 있어서, 상기 2 마스크 공정은 회절 노광 또는 하프톤 마스크를 사용하는 것을 특징으로 하는 액정표시장치 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 마스크 공정에서는 상기 게이트 패드 상부를 오픈하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 제 3 마스크 공정에서는 상기 게이트 패드와 전기적으로 콘택하는 게이트 콘택패드를 형성하는 것을 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 제 4 마스크 공정에서는 상기 게이트 배선과 교차하는 데이터 배선과 상기 데이터 배선으로부터 확장된 데이터 패드를 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  8. 제 1 항에 있어서, 상기 제 4 마스크 공정에서는 노출된 액티브층 상에 보호를 위한 산화막 형성공정을 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  9. 제 8 항에 있어서, 상기 산화막 형성공정은 플라즈마 공정인 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제 9 항에 있어서, 상기 플라즈마 공정에 주입되는 가스는 O2, N2, H2중 어느 하나인 것을 특징으로 하는 액정표시장치 제조방법.
  11. 제 8 항에 있어서, 상기 산화막은 SiO2, SiN2, SiH2중 어느 하나인 것을 특징으로 하는 액정표시장치 제조방법.
  12. 제 8 항에 있어서, 상기 제 4 마스크 공정에서는 산화막 형성공정후 상기 소스 전극 및 드레인 전극을 형성하기 위해 패터닝한 포토레지스트를 제거하는 스트립 공정을 진행하는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 수직으로 교차되어 단위화소 영역을 정의하는 게이트 배선과 데이터 배선;
    상기 게이트 배선과 데이터 배선이 교차하는 영역에 배치된 박막 트랜지스터; 및
    상기 단위화소 영역에는 상기 박막 트랜지스터의 드레인 전극과 액티브층 사이에서 상기 드레인 전극과 액티브층과 직접 콘택되는 화소전극을 포함하고,
    상기 화소전극의 일측은 상기 박막 트랜지스터의 게이트 전극과 대응되는 액티브층 상까지 확장 형성되고, 상기 화소전극의 타측은 인접한 단위화소 영역의 게이트 배선과 게이트 절연막을 사이에 두고 오버랩되도록 형성된 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서, 상기 드레인 전극의 하측면은 상기 액티브층과 화소전극과 콘택되는 것을 특징으로 하는 액정표시장치.
  15. 제 13 항에 있어서, 상기 화소전극은 절연기판 상에 형성된 게이트 절연막 상에 형성된 것을 특징으로 하는 액정표시장치.
  16. 제 13 항에 있어서, 상기 박막 트랜지스터의 노출된 액티브층 상에는 산화막이 형성된 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서, 상기 산화막은 SiO2, SiN2, SiH2중 어느 하나인 것을 특징으로 하는 액정표시장치.
  18. 제 16 항에 있어서, 상기 산화막은 플라즈마 처리 공정으로 형성되는 것을 특징으로 하는 액정표시장치.
  19. 제 13 항에 있어서, 상기 데이터 배선은 절연기판 상의 게이트 절연막 상에 형성된 것을 특징으로 하는 액정표시장치.
  20. 삭제
  21. 삭제
KR1020050058391A 2005-06-30 2005-06-30 액정표시장치 및 그 제조방법 KR101165849B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050058391A KR101165849B1 (ko) 2005-06-30 2005-06-30 액정표시장치 및 그 제조방법
US11/476,427 US7589030B2 (en) 2005-06-30 2006-06-27 Liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058391A KR101165849B1 (ko) 2005-06-30 2005-06-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070002733A KR20070002733A (ko) 2007-01-05
KR101165849B1 true KR101165849B1 (ko) 2012-07-13

Family

ID=37590077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058391A KR101165849B1 (ko) 2005-06-30 2005-06-30 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US7589030B2 (ko)
KR (1) KR101165849B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373141B (en) * 2007-12-28 2012-09-21 Au Optronics Corp Liquid crystal display unit structure and the manufacturing method thereof
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CA2778395A1 (en) * 2011-06-10 2012-12-10 Tyco Healthcare Group Lp Compression device having a pause feature

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239838A1 (en) * 2003-05-28 2004-12-02 Au Optronics Corp. Thin film transistor liquid crystal display and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470973B1 (ko) * 2003-02-26 2005-03-10 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101013625B1 (ko) * 2003-12-23 2011-02-10 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239838A1 (en) * 2003-05-28 2004-12-02 Au Optronics Corp. Thin film transistor liquid crystal display and method for manufacturing the same

Also Published As

Publication number Publication date
US7589030B2 (en) 2009-09-15
KR20070002733A (ko) 2007-01-05
US20070004069A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
US6525788B1 (en) Liquid crystal display device
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
JP4266793B2 (ja) 液晶表示装置用アレイ基板
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR100634919B1 (ko) 표시 장치용 배선 기판 및 그 제조 방법
JP4395130B2 (ja) 液晶表示装置およびその製造方法
JPH1073839A (ja) 液晶表示装置
JP2000284326A (ja) 液晶表示装置とその製造方法
US20110234933A1 (en) Liquid crystal display device and fabrication method of the same
KR20100031049A (ko) 표시 기판 및 이의 제조 방법
KR101165849B1 (ko) 액정표시장치 및 그 제조방법
KR20060134485A (ko) 액정 표시소자 및 그 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR19990076133A (ko) 액정표시소자의 제조방법
KR100259611B1 (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR100247277B1 (ko) 액정 평판 표시장치 및 그의 제조방법
JPH10133234A (ja) 液晶表示装置
JPH09274202A (ja) 薄膜トランジスタアレイ基板
KR20010019666A (ko) 박막트랜지스터 액정표시장치
KR20050024175A (ko) 액정표시장치용 어레이기판과 제조방법
KR19990050745A (ko) 액정 표시 장치용 기판 및 그 제조 방법
JP2001005028A (ja) 液晶表示装置とその製造方法
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8