JP6045224B2

JP6045224B2 - 液晶表示装置

Info

Publication number: JP6045224B2
Application number: JP2012150104A
Authority: JP
Inventors: 箕輪　憲一; 憲一箕輪
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-07-04
Filing date: 2012-07-04
Publication date: 2016-12-14
Anticipated expiration: 2032-07-04
Also published as: US20140009712A1; JP2014013282A; US9395590B2

Description

本発明は液晶表示装置に関し、特に、薄膜トランジスタで駆動するアクティブマトリクス型の液晶表示装置に関する。

近年、液晶パネル等のＦＰＤ（flat panel display）は、軽量、薄型、低消費電力等の特性によりテレビ、カーナビ、コンピュータ等の多くの分野で利用されており、その表示品質への要求は年々高くなり、高コントラスト化、広視野角化に適した駆動方式を採用する傾向が主流となってきた。

中でもＩＰＳ（In-Plane Switching）駆動方式は上記品質に適した方式であり、採用する液晶メーカーも増えつつある。ただし、ＩＰＳ駆動方式は生産面での効率が悪いため、製造工場内での歩留まり向上が必要不可欠である。

一般的なＩＰＳ駆動方式の液晶表示装置は、互いに対向する一対の基板間がスペーサーによって一定に保持されており、その基板間には液晶が満たされている。一方の基板には格子状にソース配線とゲート配線が交差配置され、その交差部に薄膜トランジスタを配置したアクティブマトリクス型の基板(ＴＦＴ基板)であり、同じ基板上に画素電極とコモン電極が形成され、互いの電極間において蓄えられた電荷により、液晶の駆動を制御している。導電膜には一般的にＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の透明膜が使用されている。

他方の基板はカラーフィルター(ＣＦ)基板であり、液晶のドメイン領域を遮蔽するブラックマトリクス(以下ＢＭ)、色材層、有機膜層、柱状スペーサーが形成されており、導電膜は形成されていない。

ＩＰＳ駆動方式は、このように同じ基板上に画素電極とコモン電極を形成し、基板に対して平行な方向に電界（横方向電界）を発生させて液晶分子を横方向に動かすことで広視野角化を実現している。そのためソース配線からの電界の影響により、ソース配線際の液晶配向に乱れが生じる。

これを防止する目的で、特許文献１にはソース配線上に絶縁膜を介して導電膜(コモン電極)を形成する技術が開示されている。特許文献１では、ソース配線上に絶縁膜を介してコモン電極を形成することで、ソース配線から生じる電界の乱れを防止している。

しかし、上記のようにソース配線上に絶縁膜を介してコモン電極を形成することで、仮に絶縁膜中に欠陥（異物や欠損）が生じた場合、ソース配線とコモン電極がショートし、線欠陥として視認される可能性がある。

液晶パネルではドット単位の欠陥が生じる場合があるが、これは目立たない場合が多い。これに対し線欠陥は、通常、ソース配線の長さと同じく表示パネルの１辺の長さ程度の欠陥として視認され、ソース配線上の１箇所でも上記ショートが発生すると、目立った欠陥として認識されるので、生産リスクが高い。こうした不具合が発生した場合には修復措置が重要であるが、ソース配線上のいずれの箇所でショートが起きても線欠陥になってしまうため、欠陥箇所が特定しにくく修復措置がとれずに製造歩留まりが低下するという問題がある。また、欠陥箇所が特定しにくいため、原因の調査において時間を要し、原因究明にも手間がかかるという問題がある。

特開２００３−２９５２０７号公報

以上説明したようにＩＰＳ駆動方式の液晶表示装置においては、ソース配線とコモン電極がショートし、線欠陥が発生する可能性が高いため、製造歩留まりが低下するという問題があった。

本発明は上記のような問題点を解消するためになされたもので、液晶表示装置の性能を低下させることなく、かつ製造歩留まりも低下させないＩＰＳ駆動方式の液晶表示装置を提供することを目的とする。

本発明に係る液晶表示装置の態様は、画素領域が複数マトリクス状に配列された薄膜トランジスタ基板と、前記画素領域に対応する位置にカラーフィルターが配設された対向基板と、対向して配置された前記薄膜トランジスタ基板と前記対向基板との間に保持された液晶とを備え、横方向電界により液晶分子を横方向に駆動する液晶表示装置であって、前記薄膜トランジスタ基板は、格子状に交差配置されたソース配線およびゲート配線と、前記ソース配線および前記ゲート配線の交差部に配設された薄膜トランジスタと、を備え、前記ソース配線は絶縁膜で覆われ、該絶縁膜は第１の配向膜で覆われ、前記対向基板は、前記薄膜トランジスタ基板側に向けて突出するように配設された突出体を有し、前記突出体は、前記薄膜トランジスタ基板と前記対向基板とを対向して配置した場合に、前記ソース配線の上方を覆い、前記ソース配線の延在する方向に沿うように配設されると共に、前記ソース配線側の端面上に配設された導電膜を有し、前記突出体および前記導電膜は第２の配向膜で覆われ、前記突出体は絶縁物で構成され、前記導電膜は前記突出体の前記端面上に独立して配設され、前記突出体および前記導電膜の厚みは、前記導電膜が、前記第１および第２の配向膜を介して前記絶縁膜に密着するように設定されている。

本発明に係る液晶表示装置によれば、ソース配線からの電界が、導電膜により遮蔽されるので、ソース配線から生じる電界によって液晶を駆動する横方向の電界が乱れることが防止され、液晶分子が基板面に対して平行に駆動し、ソース配線際の液晶分子の配列が乱れにくいため、ソース配線際のコントラスト低下や開口率の低下を抑制して、画像品質の低下を抑制できる。また、仮にソース配線上の絶縁膜中に異物等の欠陥が発生した場合でも、突出体のソース配線側の端面上に配設された導電膜を電気的にフローティングな状態とすることで、欠陥を介してソース配線と導電膜とが電気的に接続されたとしても、ソース配線と導電膜とが、欠陥を介してショートすることがなく、ソース配線のショートに起因する線欠陥の発生が防止できる。このため、液晶パネルを駆動した場合に線欠陥が視認されることがなく、製造歩留まりが低下することがない。

本発明に係る実施の形態の液晶表示装置を、液晶パネルの対向基板側から見た場合の部分平面図である。本発明に係る実施の形態の液晶表示装置の液晶パネルの部分断面図である。本発明に係る実施の形態の液晶表示装置のＴＦＴ基板の構成を示す平面図である。本発明に係る実施の形態の液晶表示装置の変形例のＴＦＴ基板の構成を示す平面図である。本発明に係る実施の形態の液晶表示装置の変形例の液晶パネルの部分断面図である。本発明に係る実施の形態の液晶表示装置の変形例のコモン電極の構成を示す平面図である。

＜実施の形態＞
以下、図１〜図３を用いて、本発明に係る液晶表示装置の実施の形態について説明する。なお、本発明に係る液晶表示装置は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）で駆動するアクティブマトリクス型の液晶表示装置であるものとして説明する。

図１は、液晶表示装置の液晶パネルを対向基板側から見た場合の部分平面図であり、便宜的に、オーバーコート膜を省略して示している。また、図２は、図１のＡ−Ａ線における断面図であり、図３は、図１における部分領域でのＴＦＴ基板の構成を示す平面図である。

図１に示すように、対向基板２００は、カラーフィルターを備えたカラーフィルター基基板であり、カラーフィルターを構成する複数の色材層１２が、Ｘ方向およびＹ方向にマトリクス状に配置され、複数の色材層１２の間には液晶のドメイン領域を遮蔽するブラックマトリクス(ＢＭ)１３が格子状に配設されている。なお、ＢＭ１３のうちＹ方向に延在するＢＭ１３の下部には、ＢＭ１３に沿って突出体１６が設けられている。

また、図２に示すように、本発明に係る液晶表示装置においては、互いに対向するＴＦＴ基板１００と対向基板２００とを有し、両基板間には液晶分子２１が保持されている。

ＴＦＴ基板１００は、ガラス基板１上にソース下絶縁膜２が配設され、ソース下絶縁膜２上にソース配線６が配設され、ソース配線６を覆うと共に、ソース下絶縁膜２上を覆うようにソース上絶縁膜３が配設されている。そして、ソース上絶縁膜３上には画素電極４が配設され、画素電極４およびソース上絶縁膜３を覆うように配向膜５が配設されている。配向膜５は、液晶分子２１を配列させるために設けられ、ポリイミド等で構成されている。

対向基板２００は、ガラス基板１１上に色材層１２が間を開けて配設され、色材層１２の間にはＢＭ１３が配設されている。そして、色材層１２とＢＭ１３とを覆うように有機膜のオーバーコート膜１４が配設され、オーバーコート膜１４上には配向膜１５を介してソース配線６方向に突出する突出体１６が配設されている。配向膜１５は、液晶分子２１を配列させるために設けられ、ポリイミド等で構成されている。

突出体１６は、ソース配線６の上方に、ソース配線６の延在する方向に沿って設けられている。突出体１６の断面形状は台形であり、ガラス基板１１側の端面が広く、ソース配線６側の端面が狭くなっている。そして、ソース配線６側の端面上は導電膜１７で覆われている。突出体１６と導電膜１７とは配向膜１５によって覆われている。

また、ＴＦＴ基板１００は、図３に示すように、ソース配線６とゲート配線３１とが格子状に交差配置され、その交差部に液晶パネルを駆動するスイッチング素子である、薄膜トランジスタ（ＴＦＴ）３２が配設されている。なお、隣接するゲート配線３１および隣接するソース配線６に囲まれた領域が画素領域となり、ＴＦＴ基板１００では、画素領域がマトリクス状に配列された構成となる。そして、当該画素領域内には、複数の画素電極４と複数のコモン電極７とが同一の層内で互い違いに平行するように配設されている。

画素電極４、コモン電極７は共にソース配線６に平行するように延在しており、それぞれの一方の端部は、画素領域の中央部を超える位置にあり、またコモン電極７の他方の端部は補助容量配線３３の上部において共通に接続され、画素電極４の他方の端部は図示されないドレイン電極の上部において共通に接続されている。

なお、上述した画素電極４およびコモン電極７の形状は一例であり、画素電極４およびコモン電極７が同一層内に配置されるのであれば、その形状等はこれに限定されるものではない。

また、補助容量配線３３は、ゲート配線３１と対をなすようにゲート配線３１に平行して配設されており、コモン電極７は、コンタクトホール３４を介して補助容量配線３３に電気的に接続される構成となっている。また、画素電極４は、コンタクトホール３４を介して図示されないドレイン電極に電気的に接続される構成となっている。

また、ゲート配線３１は、各画素におけるＴＦＴ３２のゲート電極と一体となるように形成されており、ＴＦＴ３２部分のゲート配線３１の上部に対応する部分がチャネル領域６２となり、チャネル領域６２に平行してソース配線６から延在するソース電極６１が配設され、その反対側には図示されないドレイン電極が配設されている。

このように、ＴＦＴ基板１００においては、基板上に画素電極４とコモン電極７とを平行して配設し、互いの電極間において蓄えられた電荷により、横方向電界を発生させ液晶分子２１を水平方向（横方向）に駆動する。

これらの電極を構成する導電膜はＩＴＯやＩＺＯ等の透明導電膜や、ＣｒやＡｌ等の金属膜を用いることができる。また、それらの表面には配向膜５を全面的に配設する。

対向基板２００の内側に設けられる突出体１６は、ソース配線６と相対する位置の全域に渡ってライン状に形成される。突出体１６の先端部に設けられる導電膜１７は、電気的にフローティングな状態、すなわち突出体１６の先端部に独立した存在として形成され、配線や電極に電気的に接触しないように配向膜１５で覆われた状態となっている。

そして、図２に示すように、ＴＦＴ基板１００と対向基板２００とを向かい合わせた場合に、突出体１６の先端部に配設した導電膜１７は、ソース配線６を覆うソース上絶縁膜３に配向膜１５および５を介して接するように、突出体１６および導電膜１７の厚みを設定する。

なお、突出体１６は絶縁物、例えば有機膜で形成し、導電膜１７はＩＴＯ膜または金属膜等で形成する。

このように、対向基板２００の内側に絶縁性の突出体１６を設け、その先端部に導電膜１７を配設し、導電膜１７がソース配線６を覆うソース上絶縁膜３に配向膜１５および５を介して接するように構成することで、ソース配線６からの電界が、導電膜１７により遮蔽される。これにより、ソース配線６から生じる電界によって液晶分子２１を駆動する横方向電界が乱れることが防止され、液晶分子２１が基板面に対して平行に駆動し、ソース配線６際の液晶分子２１の配列が乱れにくいため、ソース配線６際のコントラスト低下や開口率の低下を抑制して、画像品質の低下を抑制できる。

また、上記のような構成を採ることで、仮にソース配線６上のソース上絶縁膜３中に異物等の欠陥ＤＦが発生した場合でも、突出体１６の先端に形成した導電膜１７は電気的にフローティングな状態であるため、欠陥ＤＦを介してソース配線６と導電膜１７とが電気的に接続されたとしても、ソース配線６と導電膜１７とが、欠陥ＤＦを介してショートすることがない。

すなわち、ソース配線６から生じる電界を遮蔽するために形成された、突出体１６および導電膜１７に対し、ソース配線６がショートすることがなく、ソース配線６のショートに起因する線欠陥の発生が防止できる。このため、液晶パネルを駆動した場合に線欠陥が視認されることがなく、製造歩留まりが低下することはない。

また、対向基板２００に設けた突出体１６の先端部に配設した導電膜１７と、ＴＦＴ基板１００のソース配線６上に設けたソース上絶縁膜３とは、配向膜５および１５を介して密着して接触させることで、ソース配線６上に液晶分子２１が侵入することを防止し、液晶分子２１の配列を乱さない効果も得られる。

この効果を得るには、突出体１６と導電膜１７とを合わせた高さが、液晶パネルのセルギャップ、すなわちＴＦＴ基板１００側の最高点と、対向基板２００側の最高点との間隔と同じ高さに形成することが望ましい。図２にはセルギャップをＨとして示す。

なお、上記においては、導電膜１７と、ソース上絶縁膜３とが、配向膜５および１５を介して密着して接触する構成について説明したが、配向膜５と配向膜１５とが接触せず、両者の間に間隙が存在する構成であっても、ソース配線６から生じる電界は導電膜１７によって遮蔽することができる。

また、ソース配線６の幅よりも導電膜１７の幅を広くすることで、ソース配線６から生じる電界を確実に遮蔽することができるが、導電膜１７の幅をどの程度広くするかは、セルギャップ、突出体１６と導電膜１７とを合わせた高さなどに基づいて決定する。

＜変形例＞
次に、図４〜図６を用いて、本発明に係る液晶表示装置の実施の形態の変形例について説明する。

図４は、本発明をＩＰＳ−ＦＦＳ（Fringe Field Switching）構造の液晶表示装置に適用した場合のＴＦＴ基板の構成を示す平面図であり、図５は、図４のＢ−Ｂ線における断面図である。なお、液晶表示装置の液晶パネルを対向基板側から見た場合の部分平面図は、図１に示したものと同じである。

ＩＰＳ−ＦＦＳ構造の液晶表示装置においては、ＴＦＴ基板に設けられるコモン電極と画素電極とが、絶縁膜を介して異なる層に形成されている。すなわち、図４に示すように、ソース配線６とゲート配線３１とが格子状に交差配置され、その交差部に液晶パネルを駆動するスイッチング素子である、ＴＦＴ３２が配設されている。なお、隣接するゲート配線３１および隣接するソース配線６に囲まれた領域が画素領域となり、画素領域がマトリクス状に配列された構成となる。そして、当該画素領域内には、平板状の画素電極４Ａが配設されている。そして、複数の画素領域上に渡るように画素電極４Ａの上方にコモン電極７Ａが配設されている。なお、コモン電極７Ａは、図のＹ方向に配列される複数の画素電極４Ａに対して共通の電極となるように配設されており、図４では便宜的に破線で示している。

図６には、コモン電極７Ａの平面形状を示している。図６に示すように、コモン電極７Ａは、細長い平板状をなし、その長辺の一辺においてＴＦＴ３２の上方に対応する部分が切り欠き部ＮＰとなっており、また画素電極４Ａの上方に対応する部分に複数のスリット状の開口部ＯＰが設けられている。

この開口部ＯＰを経由して画素電極４Ａとの間に生じるフリンジ電界によって、液晶を水平方向（横方向）に駆動する。なお、画素電極４Ａとコモン電極７Ａとが上下逆に設けられている構成もあり、その場合は上層の画素電極４Ａにスリット状の開口部を設けることとなる。

画素電極４Ａは、そのＹ方向の端縁部がＴＦＴ３２のドレイン電極６３の上部に接続される構成となっている。また、ドレイン電極６３は画素電極４Ａの上記端縁部の下部の全域に渡る長さを有している。

なお、上述した画素電極４Ａおよびコモン電極７Ａの形状は一例であり、画素電極４Ａおよびコモン電極７Ａが絶縁膜を介して異なる層に配置されるのであれば、その形状等はこれに限定されるものではない。

また、補助容量配線３３は、ゲート配線３１と対をなすようにゲート配線３１に平行して配設されており、コモン電極７Ａは、コンタクトホール３４を介して補助容量配線３３に電気的に接続される構成となっている。

また、ゲート配線３１は、各画素におけるＴＦＴ３２のゲート電極と一体となるように形成されており、ＴＦＴ３２部分のゲート配線３１の上部に対応する部分がチャネル領域６２となり、チャネル領域６２に平行してソース配線６から延在するソース電極６１が配設され、その反対側にはドレイン電極６３が配設されている。

また、図５に示すように、互いに対向するＴＦＴ基板１００Ａと対向基板２００Ａとの間に液晶分子２１が保持され、ＴＦＴ基板１００Ａは、ガラス基板１上にソース下絶縁膜２が配設され、ソース下絶縁膜２上にソース配線６および画素電極４Ａが配設され、ソース配線６および画素電極４Ａを覆うと共に、ソース下絶縁膜２上を覆うようにソース上絶縁膜３が配設されている。そして、ソース上絶縁膜３上にはコモン電極７Ａが配設され、コモン電極７Ａおよびソース上絶縁膜３を覆うように配向膜５が配設されている。

対向基板２００Ａは、ガラス基板１１上に色材層１２が間を開けて配設され、色材層１２の間にはＢＭ１３が配設されている。そして、色材層１２とＢＭ１３とを覆うように有機膜のオーバーコート膜１４が配設され、オーバーコート膜１４上には配向膜１５を介してソース配線６方向に突出する突出体１６が配設されている。

このように、ＴＦＴ基板１００Ａにおいては、基板上に画素電極４Ａとコモン電極７Ａとを異なる層に配設し、互いの電極間において蓄えられた電荷により、液晶分子２１の駆動を制御している。これらの電極を構成する導電膜はＩＴＯやＩＺＯ等の透明導電膜や、ＣｒやＡｌ等の金属膜を用いることができる。

対向基板２００Ａの内側に設けられる突出体１６は、ソース配線６と相対する位置の全域に渡ってライン状に形成される。突出体１６の先端部に設けられる導電膜１７は、電気的にフローティングな状態、すなわち突出体１６の先端部に独立した存在として形成され、配線や電極に電気的に接触しないように配向膜１５で覆われた状態となっている。

そして、図５に示すように、ＴＦＴ基板１００Ａと対向基板２００Ａとを向かい合わせた場合に、突出体１６の先端部に配設した導電膜１７は、ソース配線６を覆うソース上絶縁膜３に配向膜１５および５を介して接するように、突出体１６および導電膜１７の厚みを設定する。

ＩＰＳ−ＦＦＳ構造の液晶表示装置においては、液晶分子２１の配列をＩＰＳ駆動方式よりも基板に対してさらに平行に配列させる特性を有するが、対向基板２００Ａの内側に絶縁性の突出体１６を設け、その先端部に導電膜１７を配設し、導電膜１７がソース配線６を覆うソース上絶縁膜３に配向膜１５および５を介して接するように構成することで、ソース配線６からの電界が、導電膜１７により遮蔽される。これにより、ソース配線６から生じる電界による横方向電界の乱れが防止され、液晶分子２１が基板面に対して平行に駆動し、ソース配線６際の液晶分子２１の配列が乱れにくいため、ソース配線６際のコントラスト低下や開口率の低下を抑制して、画像品質の低下を抑制できる。

また、対向基板２００Ａに設けた突出体１６の先端部に配設した導電膜１７と、ＴＦＴ基板１００Ａのソース配線６上に設けたソース上絶縁膜３とは、配向膜５および１５を介して密着して接触させることで、ソース配線６上に液晶分子２１が侵入することを防止し、液晶分子２１の配列を乱さない効果も得られる。

この効果を得るには、突出体１６と導電膜１７とを合わせた高さが、液晶パネルのセルギャップ、すなわちＴＦＴ基板１００Ａ側の最高点と、対向基板２００Ａ側の最高点との間隔と同じ高さに形成することが望ましい。図５にはセルギャップをＨとして示す。

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。

３ソース上絶縁膜、４，４Ａ画素電極、５，１５配向膜、６ソース配線、７，７Ａコモン電極、１６突出体、１７導電膜、３２ＴＦＴ、１００，１００ＡＴＦＴ基板、２００，２００Ａ対向基板。

Claims

画素領域が複数マトリクス状に配列された薄膜トランジスタ基板と、
前記画素領域に対応する位置にカラーフィルターが配設された対向基板と、
対向して配置された前記薄膜トランジスタ基板と前記対向基板との間に保持された液晶と、を備え、横方向電界により液晶分子を横方向に駆動する液晶表示装置であって、
前記薄膜トランジスタ基板は、
格子状に交差配置されたソース配線およびゲート配線と、
前記ソース配線および前記ゲート配線の交差部に配設された薄膜トランジスタと、を備え、
前記ソース配線は絶縁膜で覆われ、該絶縁膜は第１の配向膜で覆われ、
前記対向基板は、
前記薄膜トランジスタ基板側に向けて突出するように配設された突出体を有し、
前記突出体は、
前記薄膜トランジスタ基板と前記対向基板とを対向して配置した場合に、前記ソース配線の上方を覆い、前記ソース配線の延在する方向に沿うように配設されると共に、前記ソース配線側の端面上に配設された導電膜を有し、
前記突出体および前記導電膜は第２の配向膜で覆われ、
前記突出体は絶縁物で構成され、
前記導電膜は前記突出体の前記端面上に独立して配設され、
前記突出体および前記導電膜の厚みは、
前記導電膜が、前記第１および第２の配向膜を介して前記絶縁膜に密着するように設定される液晶表示装置。
前記導電膜の幅は、前記ソース配線の幅よりも広く形成される、請求項１記載の液晶表示装置。
前記画素領域内の同一層内に設けられた画素電極およびコモン電極を備える、請求項１記載の液晶表示装置。
前記画素領域内の第１の層内に設けられた画素電極と、
前記第１の層よりも上層の第２の層内に設けられ、複数の画素領域上に渡るように連続するコモン電極を備え、
前記コモン電極は、前記画素電極の上部に対応する部分に開口部を有する、請求項１記載の液晶表示装置。