JP3640527B2 - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP3640527B2 JP3640527B2 JP13692098A JP13692098A JP3640527B2 JP 3640527 B2 JP3640527 B2 JP 3640527B2 JP 13692098 A JP13692098 A JP 13692098A JP 13692098 A JP13692098 A JP 13692098A JP 3640527 B2 JP3640527 B2 JP 3640527B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electrode
- odd
- plasma display
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
- G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリ機能を有する表示素子であるセルの集合によって構成された表示パネルを駆動する技術に係わり、特にＡＣ（交流）型プラズマディスプレイパネル（Plasma Display Panel:PDP) においてインターレース表示を行う装置に関する。
【０００２】
【従来の技術】
上記のＡＣ型ＰＤＰは、２本の維持電極に交互に電圧波形を印加することで放電を持続し、発光表示を行うものである。一度の放電は、パルス印加直後１μｓから数μｓで終了する。放電によって発生した正電荷であるイオンは、負の電圧が印加されている電極上の絶縁層の表面に蓄積され、同様に負電荷である電子は、正の電圧が印加されている電極上の絶縁層の表面に蓄積される。
【０００３】
従って、初めに高い電圧（書込み電圧）のパルス（書込みパルス）で放電させて壁電荷を生成した後、極性の異なる前回より低い電圧（維持放電電圧）のパルス（維持放電パルス）を印加すると、前に蓄積された壁電荷が重畳され、放電空間に対する電圧は大きくなり、放電電圧のしきい値を越えて放電を開始する。つまり、一度書込み放電を行い、壁電荷を生成した表示セルは、その後、維持放電パルスを交互に逆極性で印加することで、放電を持続するという特徴がある。これをメモリ効果、又はメモリ機能と呼んでいる。一般にＡＣ型ＰＤＰは、このメモリ効果を利用して表示を行うものである。
【０００４】
従来のＡＣ型ＰＤＰでは、維持電極の一方のＸ電極と他方のＹ電極を交互に配列し、奇数番目のＸ電極とＹ電極の間及び偶数番目のＸ電極とＹ電極の間で放電を行わせていた。すなわち、表示セルは、奇数番目のＸ電極とＹ電極の間と偶数番目のＸ電極とＹ電極の間に形成され、奇数番目のＹ電極と偶数番目のＸ電極及び奇数番目のＸ電極と偶数番目のＹ電極の間には形成されなかった。しかし、これでは高精細化及び高輝度化するのが難しいなどの問題があった。そこで、本出願人は、特開平９−１６０５２５号公報で、インターレース走査において、奇数番目のＹ電極と偶数番目のＸ電極及び奇数番目のＸ電極と偶数番目のＹ電極の間にも表示セルを形成することにより高精細化及び高輝度化を図ったＰＤＰを開示している。本発明は、特開平９−１６０５２５号公報に開示されたようなＹ電極が両側のＸ電極との間で放電が行われ、表示セルが形成されるプラズマディスプレイパネル（ＰＤＰ）に適用される。
【０００５】
図１は、上記の特開平９−１６０５２５号公報に開示されたＰＤＰの概要を示すブロック図であり、図２はそのパネルの断面構造であり、図３は１フレームの構成を示す図であり、図４は１サブフィールドで各電極に印加される駆動波形を示すタイムチャートである。これらの図を参照して、本発明が適用されるＰＤＰについて説明する。
【０００６】
図１に示すように、パネル１には、維持放電電極を構成する第１の電極（Ｘ電極）２−１、２−２、…、第２の電極（Ｙ電極）３−１、３−２、…及びアドレス電極４−１、４−２、…が設けられている。図２に示すように、パネル１は、２枚のガラス基板５、６によって構成されている。第１の基板６には、Ｘ電極を構成する透明電極２２−１、…とバス電極２１−１、…、及びＹ電極を構成する透明電極３２−１、３２−２…とバス電極３１−１、３１−２、…が平行に交互に配置されている。基板５が表示面側であり、透明電極は蛍光体９からの反射光を透過させる目的で使用される。しかし透明電極だけでは電圧の降下が大きくなるので、電極抵抗による電圧降下を防ぐ目的でバス電極が設けられる。更に、これらの電極を誘電体で被覆し、放電面には保護膜としてＭｇＯ（酸化マグネシューム）膜を形成する。
【０００７】
また、ガラス基板５と向き合うガラス基板６には、アドレス電極４をＸ及びＹ電極と直交する形で形成する。更に、アドレス電極間には、障壁１０を形成し、その障壁の間には、アドレス電極を覆う形で赤、緑、青の発光特性を持つ螢光体９を形成する。障壁１０の尾根とＭｇＯ膜が密着する形で２枚のガラス基板５、６が組み立てられる。
【０００８】
各電極は、その両側の電極のすきま（つまり放電スリット）８で放電することができる。Ｙ電極はアドレス動作時の表示ラインの選択及び維持放電に主として利用される。アドレス電極は、選択された表示ラインのＹ電極との間で表示セルの選択を行うためのアドレス放電に主として利用される。Ｘ電極はアドレス動作時に選択されたＹ電極のどちらの側の放電スリットにアドレス放電を発生させるかの選択と維持放電に主として利用される。
【０００９】
図１に示すように、アドレス電極４−１、４−２、…は、１本毎にアドレスドライバ１３に接続され、そのアドレスドライバ１３によってアドレス放電時のアドレスパルスが印加される。また、Ｙ電極は、個別にスキャンドライバ１２に接続される。スキャンドライバ１２は、１ビット毎に、奇数Ｙ電極４−１、４−３、…の駆動用と偶数Ｙ電極４−２、４−４、…の駆動用に分けられ、奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７に接続されている。アドレス動作時のパルスはスキャンドライバ１２の中で発生し、維持放電パルスなどは奇数Ｙサスティン回路１６及び偶数Ｙサスティン回路１７で発生し、スキャンドライバ１２を経由して各Ｙ電極に印加される。Ｘ電極２−１、２−２、…は、奇数Ｘ電極２−１、２−３、…と偶数Ｘ電極２−２、２−４、…に分けられ、それぞれのグループ毎に奇数Ｘサスティン回路１４と偶数Ｘサスティン回路１５に接続される。これらのドライバ回路は、制御回路１１によって制御され、その制御回路は装置の外部より入力される同期信号や表示データ信号によって制御される。
【００１０】
図３に示すように、上記のＰＤＰにおける１フレームの駆動シーケンスは、奇数フィールドと偶数フィールドに分割され、奇数フィールドでは奇数行の表示を、偶数フィールドでは偶数行の表示をそれぞれ行う。すなわち、奇数フィールドでは、奇数番目のＸ電極とＹ電極の間と偶数番目のＸ電極とＹ電極の間で放電を行い、偶数フィールドでは奇数番目のＹ電極と偶数番目のＸ電極及び奇数番目のＸ電極と偶数番目のＹ電極の間で放電を行う。更に、各フィールドは、いくつかのサブフィールドに分割されている。図３では、８個のサブフィールドＳＦ１、ＳＦ２、…、ＳＦ８に分割した例を示している。各サブフィールドは、表示セルの初期化を行うリセット期間と、表示データの書込み（アドレス）を行うアドレス期間と、アドレスによって壁電荷が形成されたセルのみ繰り返し放電（維持放電）を行い発光するサスティン期間とで構成される。奇数フィールドでは、奇数行（ライン）においてのみアドレス放電及び維持放電が行われ、偶数フィールドでは偶数行においてのみアドレス放電及び維持放電が行われる。なお、表示の輝度は、維持放電期間の長短、つまり維持放電パルスの回数によって決定される。
【００１１】
サブフィールドＳＦ１、ＳＦ２、…、ＳＦ８においては、リセット期間とアドレス期間はそれぞれ同一の長さであり、維持放電期間の長さは、１：２：４：８：１６：３２：６４：１２８の比率になっている。点灯させるサブフィールドの組を選択することで、０から２５５までの２５６段階の輝度の違いを表示できる。
【００１２】
図４は、図１に示すプラズマディスプレイ装置の駆動する波形を示すタイムチャートであり、１サブフィールド期間を示している。この例では、１サブフィールドは、リセット／アドレス期間、更に維持放電期間（サスティン期間）に分割される。リセット期間においては、まず、すべてのＹ電極が０Ｖレベルにされ、同時にＸ電極に電圧Ｖｓ＋Ｖｗ（約３００Ｖ）からなる全面書込みパルスが印加される。このリセット動作は、前のサブフィールドの点灯状態に係わらず、すべての表示セルを同じ状態にする作用があり、次のアドレス（書込み）放電を安定に行うために行われる。
【００１３】
次に、アドレス期間において、表示データに応じた表示セルのオン・オフを行うために、線順次でアドレス放電が行われる。ここで、従来のＰＤＰではすべてのＸ電極は同じ電圧が印加されＹ電極に順に走査パルスを印加するが、図１に示したＰＤＰにおける動作は異なり、アドレス期間は、前半アドレス期間と後半アドレス期間に分割される。例えば、奇数フィールドの前半アドレス期間では、１行目、５行目、…の表示セルのアドレスが行われ、後半アドレス期間では、３行目、７行目、…の表示セルのアドレスが行われ、偶数フィールドの前半アドレス期間では、２行目、６行目、…の表示セルのアドレスが行われ、後半アドレス期間では、４行目、８行目、…の表示セルのアドレスが行われる。
【００１４】
まず、奇数フィールドの前半アドレス期間では、１番目、３番目、…の奇数番目のＸ電極に電圧Ｖｘ（約５０Ｖ）が印加され、２番目、４番目、…の偶数番目のＸ電極に電圧０Ｖが印加され、１番目、３番目、…の奇数番目のＹ電極に走査パルス（−ＶＹ：−１５０Ｖ）を印加する。この時、２番目、４番目、…の偶数番目のＹ電極には電圧０Ｖが印加される。これと共に、アドレス電極に電圧Ｖａ（約５０Ｖ）のアドレスパルスが選択的に印加され、点灯させる表示セルのアドレス電極とＹ電極の間で放電が起きる。次に、この放電をプライミング（種火）として、直ちにＸ電極とＹ電極間の放電が行われる。Ｘ電極にこの時、奇数番目のＸ電極には電圧Ｖｘが印加され、偶数番目のＸ電極には０Ｖが印加されており、上記の放電は電圧Ｖｘが印加された側の放電スリットで行われる。これにより、選択ラインの選択セルのＸ電極とＹ電極上のＭｇＯ膜に維持放電が可能な壁電荷が蓄積する。以上の動作を最後のＹ電極まで行うと、１行目、５行目、…の表示セルのアドレスが行われることになる。
【００１５】
次に、奇数フィールドの後半アドレス期間では、２番目、４番目、…の偶数番目のＸ電極に電圧Ｖｘ（約５０Ｖ）を印加し、１番目、３番目、…の奇数番目のＸ電極に電圧０Ｖを印加し、２番目、４番目、…の偶数番目のＹ電極に走査パルス（−ＶＹ：−１５０Ｖ）を順次印加する。これにより、３行目、７行目、…の表示セルのアドレスが行われることになる。このようにして、奇数フィールドの前半と後半のアドレス期間で、１行目、３行目、５行目、…の奇数番目の表示セルのアドレスが終了する。
【００１６】
次に維持放電期間になると、Ｙ電極とＸ電極に交互に電圧Ｖｓ（約１８０Ｖ）からなる維持パルスが印加されて維持放電が行われ、奇数フィールドの１サブフィールドの画像表示が行われる。この時、奇数番目のＸ電極とＹ電極間に印加する電圧と偶数番目のＸ電極とＹ電極間に印加する電圧は逆相であり、奇数番目の放電スリットを囲む奇数番目のＸ電極とＹ電極間及び偶数番目のＸ電極とＹ電極間には電位差Ｖｓが発生するが、偶数番目の放電スリットを囲む奇数番目のＸ電極と偶数番目のＹ電極間及び偶数番目のＸ電極と奇数番目のＹ電極間には電位差Ｖｓが発生しないようにしている。従って、維持放電は奇数番目の表示セルでのみ行われる。
【００１７】
同様に、偶数フィールドでは、偶数番目の表示セルで画像表示が行われる。以上のようにして、Ｙ電極とその両側に隣接するＸ電極の間に表示セルが形成されるため、同じようなパネル構造であっても従来に比べて高精細な表示を行うことが可能になる。
【００１８】
【発明が解決しようとする課題】
図５は、図１のＰＤＰの奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７とスキャンドライバ１２の部分の回路構成を示す図である。なお、図示していないが、スキャンドライバ１２には制御回路１１からの同期信号を受けて走査パルスを発生する回路が設けられているがここでは省略してある。奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７は同じ構成を有し、放電電流のグランドＧＮＤへの引込み用の信号ＣＤ１とＣＤ２がゲートに印加される電界効果トランジスタ（ＦＥＴ）（以下、単にトランジスタと称する。）Ｔｒ１、Ｔｒ６と、放電電流のＶｓ電源からの供給用の信号ＣＵ１とＣＵ２がゲートに印加されるトランジスタＴｒ２、Ｔｒ７と、アドレス動作時の選択電位−ＶＹを与えるための信号ＶＹ１とＶＹ２がゲートに印加されるトランジスタＴｒ４、Ｔｒ９と、アドレス動作時の非選択電位−ＶＳＣを与えるための信号ＶＳＣ１とＶＳＣ２がゲートに印加されるトランジスタＴｒ５、Ｔｒ１０と、アドレス動作時にトランジスタＴｒ２、Ｔｒ７を分離するための信号ＡＳ１とＡＳ２がゲートに印加されるトランジスタＴｒ３、Ｔｒ８とによって構成される。
【００１９】
一方、スキャンドライバ１２は、各電極毎に設けられる信号ＳＵ１、ＳＵ２、…がゲートに印加されるトランジスタＴｒ２１−１、Ｔｒ２１−２、…と、信号ＳＤ１、ＳＤ２、…がゲートに印加されるトランジスタＴｒ２１−１、Ｔｒ２１−２、…で構成される、電極の個数分設けられた個別のドライバ１２−１、１２−２、…で構成される。これらのドライバ１２−１、１２−２、…は、奇数及び偶数電極毎に共通に、奇数Ｙサスティン回路１６の端子ＤＯＤ１とＤＯＵＴ１及び偶数Ｙサスティン回路１７の端子ＤＯＤ２とＤＯＵＴ２に接続される。
【００２０】
図５の回路の動作を簡単に説明すると、維持放電パルス（サスティンパルス）は、Ｖｓ電源から、トランジスタＴｒ２、Ｔｒ３、及びＴｒ２２−１、２２−２、…を経由してパネルのＹ電極に印加され、放電電流も同じ経路で流れる。また、パルスを除去する際には、Ｙ電極からトランジスタＴｒ２１−１、２１−２、…のダイオードを通り、ダイオードＤ２とトランジスタＴｒ１を経由してＧＮＤに流れ込む。この時、Ｘ電極にＶｓパルスが印加され、維持放電電流も同じ経路で流れる。
【００２１】
アドレス放電時には、トランジスタＴｒ１、Ｔｒ２、Ｔｒ２をそれぞれオフにし、トランジスタＴｒ５とＴｒ４をオンにすることで、スキャンドライバ１２の一端に選択電位が、他端に非選択電位が与えられる。Ｙ電極を選択する場合には、トランジスタＴｒ２２−１、２２−２、…側をオンにし、非選択とする場合にはトランジスタＴｒ２１−１、２２−２、…側をオンにする。
【００２２】
以上、本発明が適用されるＰＤＰのＹ電極駆動回路について説明したが、走査パルスが印加されない点を除けば、Ｘ電極を駆動する回路も同様である。
Ｙ電極を奇数番と偶数番で分けて駆動する必要のない従来の方式のＰＤＰでは、サスティン回路は１個で、維持放電信号も一種類であるため、１組の配線を設けるだけでよく、配線は簡単であった。これに対して、図５で明らかなように、本発明が適用されるＰＤＰでは、各Ｙ電極を直接駆動するためのスキャンドライバ１２の各ドライバに１個おきに別なサスティン回路を接続するため、回路内部における配線が複雑になるという問題が生じた。すなわち、スキャンドライバ１２の各出力をパネル１のＹ電極に接続し易いように、順番に配置するため、２個のサスティン回路から供給される維持放電信号が印加される２組の配線を配置し、各ドライバを対応する配線に接続する必要がある。これはＸ電極を駆動する回路についても同じである。
【００２３】
従来のＰＤＰでは、小型化や製造コストの低減のために、スキャンドライバ１２を１個又は数個のチップにＩＣ化することが行われている。スキャンドライバ１２には上記のように走査パルスを発生する回路が設けられており、ＩＣ化しない場合、図５のドライバ１２−１、１２−２、…に加えてこの回路をディスクリート（個別）部品で構成する必要があり、回路規模やコストなどの面で問題がある。そのため、本発明が適用されるＰＤＰについても、小型化や製造コストの低減のためにスキャンドライバ１２をＩＣ化することが望ましい。しかし、ＩＣ化する上で問題のあることが分かった。
【００２４】
図５のスキャンドライバ１２のドライバ１２−１、１２−２、…をＩＣ化する場合、パネル１との接続を考慮してドライバ１２−１、１２−２、…をこの順で配置することになる。チップには２個のサスティン回路１６、１７から供給される維持放電信号を受けるための４個の端子を設け、各ドライバに維持放電信号を供給するための２組の配線をチップ内に並行して設けることになる。チップ内であるので、２組の配線はある程度近接して配置せざるを得ない。しかし、上記のように、維持放電信号は約１８０Ｖであり、２組の配線に印加される信号は逆相であるため、２組の配線間には約１８０Ｖがそのまま印加されることになる。従って、２組の配線をチップ内に近接して配置するのは非常に難しく、ＩＣ化できないという問題が生じた。また、たとえＩＣ化しても、チップを大きくせざるを得ず、その分コストが増加し、チップが大きくなるという問題がある。なお、維持放電信号が印加される配線が１組であれば、配線間の電位差はドライバ１２−１、１２−２、…におけるトランジスタＴｒ２１−１、Ｔｒ２１−２、…とＴｒ２２−１、Ｔｒ２２−２、…による電圧降下分であり、十分に小さい。
【００２５】
以上のような問題があるため、本発明が適用されるＰＤＰでは、Ｘ電極とＹ電極の駆動回路における配線が複雑で、スキャンドライバをＩＣ化するのが難しいという問題があった。本発明は、このような問題を解決するためのもので、Ｘ電極とＹ電極を奇数番と偶数番で別々の維持放電信号を印加するＰＤＰにおいて、Ｘ電極とＹ電極の駆動回路における配線を簡単にすると共に、スキャンドライバのＩＣ化を可能にすることを目的とする。
【００２６】
【課題を解決するための手段】
上記目的を実現するため、本発明のプラズマディスプレイ装置は、スキャンドライバを奇数番目のＹ電極に接続される回路と、偶数番目のＹ電極に接続される回路に分割する。これにより、チップ内では１種類の維持放電信号が存在するだけなので、耐圧の問題は生ぜず、ＩＣ化が可能となる。また、Ｙ電極の駆動回路と同様に、Ｘ電極についても奇数番目のＸ電極に接続される回路と、偶数番目のＸ電極に接続される回路に分割する。
【００２７】
すなわち、本発明のプラズマディスプレイ装置は、平行に配置された第１及び第２の電極と、第１及び第２の電極に対して直交する形で配置された第３の電極とを有する表示パネルを備え、第２と第３の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、第１と第２の電極に維持放電信号を印加して選択したセルで維持放電を行わせるプラズマディスプレイ装置であって、隣接する第１の電極及び第２の電極の組に交互に逆相の維持放電信号を印加することにより、第２の電極と第２の電極の一方の側の第１の電極との間で第１の表示セルが形成され、第２の電極と第２の電極の他方の側の第１の電極との間で第２の表示セルが形成され、第１の表示セルと第２の表示セルで発光表示を交互に繰り返すインターレース表示が行われ、プラズマディスプレイ装置の第２の電極の駆動回路は、第２の電極の中の奇数番目の電極に共通に印加する電圧パルスを出力する第１の駆動回路と、第２の電極の中の偶数番目の電極に共通に印加する電圧パルスを出力する第２の駆動回路と、第２の電極毎に設けられ、第１の駆動回路と第２の駆動回路の出力する電圧パルスを第２の電極に印加すると共に、走査信号を第２の電極に選択的に印加するための第３の回路とを備えるプラズマディスプレイ装置において、第３の回路は、第２の電極の中の奇数番目の電極に接続される第３奇数回路と、第２の電極の中の偶数番目の電極に接続される第３偶数回路とに分けられており、第３奇数回路を少なくとも１個のチップに集積化し、第３偶数回路を少なくとも１個のチップに集積化することを特徴とする。
【００２８】
本発明のプラズマディスプレイ装置では、第２の電極（Ｙ電極）を駆動する駆動回路が、奇数番目のＹ電極に接続される回路と、偶数番目のＹ電極に接続される回路に分割されているため、配線の自由度が向上し、ＩＣ化する場合にも、第３奇数回路と第３偶数回路をＩＣ化すれば、チップ内では１種類の維持放電信号が存在するだけなので、耐圧の問題は生じない。
【００２９】
これらの回路を配置する場合には、第１の回路の近傍に第３奇数回路のチップを配置し、第２の回路の近傍に第３偶数回路のチップを配置することが望ましい。
第３奇数回路と第３偶数回路のチップの出力順をパネルのＹ電極の配置順に合わせるには、回路基板上の配線パターンやケーブルなどの配置変換手段を設ける。
【００３０】
第１の回路及び第２の回路はそれぞれ複数個設ける場合には、交互に配置することが望ましい。更に、第３奇数回路及び第３偶数回路が、それぞれ複数のチップで構成される場合には、第１の回路と第２の回路に対応して交互に配置することが望ましい。
走査時に使用される選択電圧と非選択電圧は、第１の回路及び第２の回路で共通に使用されるので、第４の回路を設けて供給してもよい。
【００３１】
第１の回路と第３奇数回路との間及び第２の回路と第３偶数回路との間には、少なくとも電流供給用配線と電流引込み用配線とを設ける。
第４の回路は、選択電圧を与える第１のスイッチング素子と、第１のスイッチング素子に接続された第１と第２のダイオードと、非選択電圧を与える第２のスイッチング素子と、第２のスイッチング素子に接続された第３と第４のダイオードとを有し、第１のダイオードを第３奇数回路の一端に接続し、第３のダイオードを第３奇数回路の他端に接続し、第２のダイオードを第３偶数回路の一端に接続し、第４のダイオードを第３偶数回路の他端に接続する。
【００３２】
第１及び第２の回路は、少なくとも維持放電電圧を供給するスイッチング素子と、走査信号の印加時に第２の電極に選択的に印加する電圧を供給するスイッチング素子を備える。
基板の一方の面に第１の回路と第３奇数回路のチップを配置し、他方の面に第２の回路と第３偶数回路のチップを配置すると、配線が簡単になる。また、第３奇数回路のチップを基板の一方の面に配置し、第３偶数回路のチップを他方の面に配置し、第１及び第２の回路は一方の面又は他方の面のいずれかに配置するようにしてもよい。
【００３３】
第３奇数回路のチップと第３偶数回路のチップの走査信号を順次出力する出力端子は、一方の面から見て同じ方向に走査信号が順次出力されるように配置して、パネルのＹ電極の配置と合うようにすることが望ましい。
また、本発明の別の態様のプラズマディスプレイ装置は、平行に配置された第１及び第２の電極と、第１及び第２の電極に対して直交する形で配置された第３の電極とを有する表示パネルを備え、第２と第３の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、第１と第２の電極に維持放電信号を印加して選択したセルで維持放電を行わせるプラズマディスプレイ装置であって、隣接する第１の電極及び隣接する第２の電極に交互に逆相の維持放電信号を印加することにより、第２の電極と第２の電極の一方の側の第１の電極との間で第１の表示セルが形成され、第２の電極と第２の電極の他方の側の第１の電極との間で第２の表示セルが形成され、第１の表示セルと第２の表示セルで発光表示を交互に繰り返すインターレース表示が行われるプラズマディスプレイ装置において、プラズマディスプレイ装置の第１の電極の駆動回路は、第１の電極の中の奇数番目の電極に共通に印加する電圧パルスを出力する第５の駆動回路と、第１の電極の中の偶数番目の電極に共通に印加する電圧パルスを出力する第６の駆動回路とを備え、第５の回路及び第６の回路をそれぞれ複数個設け、交互に配置することを特徴とする。
【００３４】
第５及び第６の回路は、少なくとも維持放電電圧を供給するスイッチング素子と、走査信号の印加時に第１の電極に選択的に印加する電圧を供給するスイッチング素子を備える。
基板の一方の面に第５の回路を配置し、他方の面に第６の回路を配置すると、配線が簡単になる。
【００３５】
【発明の実施の形態】
図６は、本発明の第１実施例のＰＤＰの奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７とスキャンドライバの部分の回路構成を示す図である。奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７は、図５の従来例と同じ構成である。スキャンドライバ４１は、奇数番目のＹ電極に接続されるドライバ１２−１、１２−３、…を集積した多出力のＬＳＩであり、スキャンドライバ４２は、偶数番目のＹ電極に接続されるドライバ１２−２、１２−４、…を集積した多出力のＬＳＩである。各スキャンドライバからの出力は、パネル１のＹ電極に接続する際に交互に引き出されて接続される。実際には、配列を変換するための回路基板４３が設けられている。回路基板４３には、スキャンドライバ４１と４２に接続されるコネクタとパネル１に接続されるコネクタがあり、内部で配線の順序を入れ換える。また、回路基板４３の替わりにケーブルを使用してもよい。
【００３６】
図７は、本発明の第２実施例のＰＤＰの奇数Ｙサスティン回路と偶数Ｙサスティン回路とスキャンドライバの部分の回路構成を示す図である。奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７は、第１実施例と同じ構成である。第１実施例のスキャンドライバ４１と４２は、それぞれ２個のスキャンドライバＡ４１−１とスキャンドライバＣ４１−２及びスキャンドライバＢ４２−１とスキャンドライバＤ４２−２で構成される。スキャンドライバＡ４１−１が上位の奇数番目のＹ電極に接続され、スキャンドライバＣ４１−２が下位の奇数番目のＹ電極に接続され、スキャンドライバＢ４２−１が上位の偶数番目のＹ電極に接続され、スキャンドライバＤ４２−２が下位の偶数番目のＹ電極に接続される。図示のように、奇数Ｙサスティン回路１６、偶数Ｙサスティン回路１７、スキャンドライバＡ４１−１、スキャンドライバＣ４１−２、スキャンドライバＢ４２−１及びスキャンドライバＤ４２−２は、Ｙ電極駆動回路基板５１に実装される。また、Ｙ電極駆動回路基板５１からの出力は、Ｙ電極の配列順であり、各スキャンドライバからの出力をこの配列順になるように変換する部分が設けられている。スキャンドライバＡ４１−１とスキャンドライバＣ４１−２は奇数Ｙサスティン回路１６に近くに、スキャンドライバＢ４２−１とスキャンドライバＤ４２−２は偶数Ｙサスティン回路１７の近くに配置される。
【００３７】
図８は、本発明の第３実施例のＰＤＰの奇数Ｙサスティン回路と偶数Ｙサスティン回路とスキャンドライバの部分の回路構成を示す図である。第３実施例の構成は、奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７が、それぞれ２個の奇数Ｙサスティン回路Ａ１６−１と奇数Ｙサスティン回路Ｂ１６−２及び偶数Ｙサスティン回路Ａ１７−１と偶数Ｙサスティン回路Ｂ１７−２で構成されている点を除けば、第２実施例の構成と同じである。スキャンドライバＡ４１−１、スキャンドライバＣ４１−２、スキャンドライバＢ４２−１及びスキャンドライバＤ４２−２は、それぞれ奇数Ｙサスティン回路Ａ１６−１、偶数Ｙサスティン回路Ａ１７−１、奇数Ｙサスティン回路Ｂ１６−２及び偶数Ｙサスティン回路Ｂ１７−２の近くに配置される。第３実施例は、第１及び２実施例に比べて、スキャンドライバの出力からＹ電極までの配線を短くできるため、配線のインピーダンス（抵抗成分、容量成分、誘導成分）が低くなり、電圧低下が低減されるという利点がある。
【００３８】
図９は、本発明の第４実施例のＰＤＰの奇数Ｙサスティン回路と偶数Ｙサスティン回路とスキャンドライバの部分の回路構成を示す図である。第４実施例の構成は、スキャン電圧生成部６１が設けられている点を除けば、第２実施例の構成と同じである。図４に示したように、Ｙ電極の駆動波形は、維持放電期間では位相が異なった波形であるが、アドレス期間は、両電極とも非選択時には−Ｖｓｃが、選択時には−ＶＹが印加される。よって、アドレス期間に必要な電位を供給する回路は共通にすることができる。そこで、第４実施例では、スキャン電圧生成部６１を設けて、アドレス期間では、ここで発生した電圧を各スキャンドライバに供給する。
【００３９】
図１０は、第４実施例のスキャン電圧生成部６１と奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７の部分の回路構成を示す図である。スキャン電圧生成部６１は、アドレス動作時の選択電位−ＶＹを与えるための信号ＶＹがゲートに印加されるトランジスタＴｒ１０と、アドレス動作時の非選択電位−ＶＳＣを与えるための信号ＶＳＣがゲートに印加されるトランジスタＴｒ１１と、ダイオードＤ９〜Ｄ１４が設けられている。また、奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７から、トランジスタＴｒ４、Ｔｒ５、Ｔｒ９、Ｔｒ１０、ダイオードＤ３、Ｄ７が除かれている。これにより、トランジスタを２個減らすことができる。
【００４０】
第１実施例から第４実施例では、Ｙ電極の駆動回路についての実施例を説明したが、次にＸ電極の駆動回路の実施例を説明する。奇数番目と偶数番目のＸ電極を別々に駆動しない従来のＰＤＰでは、Ｘ電極はパネル１内で共通に接続されていた。従って、接続端子は１個であり、Ｘ電極駆動回路の出力を単に接続するだけでよかった。しかし、本発明を適用するＰＤＰでは、奇数番目と偶数番目のＸ電極に別々の駆動信号を印加する必要がある。
【００４１】
図１１は、従来のＸ電極駆動回路を実装したＸ側駆動回路基板７１の構成を示す図である。この従来例では、パネル１には、Ｘ電極にそれぞれ接続される接続端子がその順番で設けられている。従って、Ｘ側駆動回路基板７１の出力もこれに対応した接続端子を有し、奇数Ｘサスティン回路１４と偶数Ｘサスティン回路１５からの出力が交互に接続されている。
【００４２】
図１２は、奇数Ｘサスティン回路１４の構成を示す図である。偶数Ｘサスティン回路１５も同じ構成を有する。サスティンパルスはＶｓ電源から、ダイオードＤ２１とトランジスタＴｒ３３を経由してパネル１のＸ電極に印加され、放電電流も同じ経路で流れる。また、パルスを除去する際には、Ｙ電極からトランジスタＴｒ１を通りＧＮＤに流れ込む。リセット時の書込み電圧は、トランジスタＴｒ３１をオンにすることで、容量Ｃに充電されたＶｓ電圧と、Ｖｗ電圧が重畳されて、トランジスタＴｒ２を経由してＸ電極に印加される。
【００４３】
ここで、図１１に示すような構成では、奇数Ｘサスティン回路１４からの接続端子Ｘ５１３まで、及び偶数Ｘサスティン回路１５から接続端子Ｘ２までの配線距離が長く、電圧降下などの問題が生じた。
図１３は、第６実施例のＸ電極駆動回路を実装したＸ側駆動回路基板７２の構成を示す図である。奇数Ｘサスティン回路１４は２個の奇数Ｘサスティン回路Ａ１４−１と奇数Ｘサスティン回路Ｂ１４−２に分割され、偶数Ｘサスティン回路１５は、２個の偶数Ｘサスティン回路Ａ１５−１と偶数Ｘサスティン回路Ｂ１５−２に分割され、交互に配置される。これにより配線での電圧降下の問題が低減された。
【００４４】
図１４は、Ｙ電極駆動回路の回路基板への実装例を示す図である。図１４の（１）では、基板５０の一方の面に奇数Ｙサスティン回路１６と奇数番目のＹ電極に接続されるスキャンドライバ４１を配置し、他方の面に偶数Ｙサスティン回路１７と偶数番目のＹ電極に接続されるスキャンドライバ４２を配置する。このような配置により、部品の実装面積を縮小でき、更にスキャンドライバ４１、４２の出力を最短距離で、パネル１のＹ電極接続端子に接続できる。特に、パネル１との接続部分で、一方の面に奇数番目のＹ電極に接続される端子を、他方の面に偶数番目のＹ電極に接続される端子を設ければ、回路基板における配線の組み替えも必要ない。
【００４５】
図１４の（２）では、スキャンドライバ４１とスキャンドライバ４２を基板の別の面に配置した例を示す。この配置でも、スキャンドライバ４１、４２の出力を最短距離でパネル１のＹ電極接続端子に接続でき、回路基板における配線の組み替えを必要としないという効果が得られる。
【００４６】
【発明の効果】
以上説明したように、微細な構造としなくても高精細化が可能なＰＤＰの駆動回路を小規模で且つ低コストで実現できる。
【図面の簡単な説明】
【図１】本発明の適用されるプラズマディスプレイパネル（ＰＤＰ）の構成を示すブロック図である。
【図２】図１のパネルの断面構造を示す図である。
【図３】図１のＰＤＰの表示フレームの構成を示す図である。
【図４】図１のＰＤＰの駆動波形を示すタイムチャートである。
【図５】従来の第２（Ｙ）電極駆動回路の構成を示す図である。
【図６】本発明の第１実施例のＹ電極駆動回路の構成を示す図である。
【図７】本発明の第２実施例のＹ電極駆動回路の構成を示す図である。
【図８】本発明の第３実施例のＹ電極駆動回路の構成を示す図である。
【図９】本発明の第４実施例のＹ電極駆動回路の構成を示す図である。
【図１０】第４実施例のＹ電極駆動回路の詳細な構成を示す図である。
【図１１】従来例のＸ電極駆動回路の構成を示す図である。
【図１２】従来例の奇数Ｘサスティン回路の構成を示す図である。
【図１３】本発明の第５実施例のＸ電極駆動回路の構成を示す図である。
【図１４】Ｙ電極駆動回路の実装例を示す図である。
【符号の説明】
１…パネル
２、２−１、２−２…第１（Ｘ）電極
３−１、３−２…第２（Ｙ）電極
４−１、４−７…アドレス電極
１２、１２−１、１２−２…スキャンドライバ
１４…奇数Ｘサスティン回路
１５…偶数Ｘサスティン回路
１６…奇数Ｙサスティン回路
１７…偶数Ｙサスティン回路
４１…奇数Ｙスキャンドライバ
４２…偶数Ｙスキャンドライバ
【発明の属する技術分野】
本発明は、メモリ機能を有する表示素子であるセルの集合によって構成された表示パネルを駆動する技術に係わり、特にＡＣ（交流）型プラズマディスプレイパネル（Plasma Display Panel:PDP) においてインターレース表示を行う装置に関する。
【０００２】
【従来の技術】
上記のＡＣ型ＰＤＰは、２本の維持電極に交互に電圧波形を印加することで放電を持続し、発光表示を行うものである。一度の放電は、パルス印加直後１μｓから数μｓで終了する。放電によって発生した正電荷であるイオンは、負の電圧が印加されている電極上の絶縁層の表面に蓄積され、同様に負電荷である電子は、正の電圧が印加されている電極上の絶縁層の表面に蓄積される。
【０００３】
従って、初めに高い電圧（書込み電圧）のパルス（書込みパルス）で放電させて壁電荷を生成した後、極性の異なる前回より低い電圧（維持放電電圧）のパルス（維持放電パルス）を印加すると、前に蓄積された壁電荷が重畳され、放電空間に対する電圧は大きくなり、放電電圧のしきい値を越えて放電を開始する。つまり、一度書込み放電を行い、壁電荷を生成した表示セルは、その後、維持放電パルスを交互に逆極性で印加することで、放電を持続するという特徴がある。これをメモリ効果、又はメモリ機能と呼んでいる。一般にＡＣ型ＰＤＰは、このメモリ効果を利用して表示を行うものである。
【０００４】
従来のＡＣ型ＰＤＰでは、維持電極の一方のＸ電極と他方のＹ電極を交互に配列し、奇数番目のＸ電極とＹ電極の間及び偶数番目のＸ電極とＹ電極の間で放電を行わせていた。すなわち、表示セルは、奇数番目のＸ電極とＹ電極の間と偶数番目のＸ電極とＹ電極の間に形成され、奇数番目のＹ電極と偶数番目のＸ電極及び奇数番目のＸ電極と偶数番目のＹ電極の間には形成されなかった。しかし、これでは高精細化及び高輝度化するのが難しいなどの問題があった。そこで、本出願人は、特開平９−１６０５２５号公報で、インターレース走査において、奇数番目のＹ電極と偶数番目のＸ電極及び奇数番目のＸ電極と偶数番目のＹ電極の間にも表示セルを形成することにより高精細化及び高輝度化を図ったＰＤＰを開示している。本発明は、特開平９−１６０５２５号公報に開示されたようなＹ電極が両側のＸ電極との間で放電が行われ、表示セルが形成されるプラズマディスプレイパネル（ＰＤＰ）に適用される。
【０００５】
図１は、上記の特開平９−１６０５２５号公報に開示されたＰＤＰの概要を示すブロック図であり、図２はそのパネルの断面構造であり、図３は１フレームの構成を示す図であり、図４は１サブフィールドで各電極に印加される駆動波形を示すタイムチャートである。これらの図を参照して、本発明が適用されるＰＤＰについて説明する。
【０００６】
図１に示すように、パネル１には、維持放電電極を構成する第１の電極（Ｘ電極）２−１、２−２、…、第２の電極（Ｙ電極）３−１、３−２、…及びアドレス電極４−１、４−２、…が設けられている。図２に示すように、パネル１は、２枚のガラス基板５、６によって構成されている。第１の基板６には、Ｘ電極を構成する透明電極２２−１、…とバス電極２１−１、…、及びＹ電極を構成する透明電極３２−１、３２−２…とバス電極３１−１、３１−２、…が平行に交互に配置されている。基板５が表示面側であり、透明電極は蛍光体９からの反射光を透過させる目的で使用される。しかし透明電極だけでは電圧の降下が大きくなるので、電極抵抗による電圧降下を防ぐ目的でバス電極が設けられる。更に、これらの電極を誘電体で被覆し、放電面には保護膜としてＭｇＯ（酸化マグネシューム）膜を形成する。
【０００７】
また、ガラス基板５と向き合うガラス基板６には、アドレス電極４をＸ及びＹ電極と直交する形で形成する。更に、アドレス電極間には、障壁１０を形成し、その障壁の間には、アドレス電極を覆う形で赤、緑、青の発光特性を持つ螢光体９を形成する。障壁１０の尾根とＭｇＯ膜が密着する形で２枚のガラス基板５、６が組み立てられる。
【０００８】
各電極は、その両側の電極のすきま（つまり放電スリット）８で放電することができる。Ｙ電極はアドレス動作時の表示ラインの選択及び維持放電に主として利用される。アドレス電極は、選択された表示ラインのＹ電極との間で表示セルの選択を行うためのアドレス放電に主として利用される。Ｘ電極はアドレス動作時に選択されたＹ電極のどちらの側の放電スリットにアドレス放電を発生させるかの選択と維持放電に主として利用される。
【０００９】
図１に示すように、アドレス電極４−１、４−２、…は、１本毎にアドレスドライバ１３に接続され、そのアドレスドライバ１３によってアドレス放電時のアドレスパルスが印加される。また、Ｙ電極は、個別にスキャンドライバ１２に接続される。スキャンドライバ１２は、１ビット毎に、奇数Ｙ電極４−１、４−３、…の駆動用と偶数Ｙ電極４−２、４−４、…の駆動用に分けられ、奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７に接続されている。アドレス動作時のパルスはスキャンドライバ１２の中で発生し、維持放電パルスなどは奇数Ｙサスティン回路１６及び偶数Ｙサスティン回路１７で発生し、スキャンドライバ１２を経由して各Ｙ電極に印加される。Ｘ電極２−１、２−２、…は、奇数Ｘ電極２−１、２−３、…と偶数Ｘ電極２−２、２−４、…に分けられ、それぞれのグループ毎に奇数Ｘサスティン回路１４と偶数Ｘサスティン回路１５に接続される。これらのドライバ回路は、制御回路１１によって制御され、その制御回路は装置の外部より入力される同期信号や表示データ信号によって制御される。
【００１０】
図３に示すように、上記のＰＤＰにおける１フレームの駆動シーケンスは、奇数フィールドと偶数フィールドに分割され、奇数フィールドでは奇数行の表示を、偶数フィールドでは偶数行の表示をそれぞれ行う。すなわち、奇数フィールドでは、奇数番目のＸ電極とＹ電極の間と偶数番目のＸ電極とＹ電極の間で放電を行い、偶数フィールドでは奇数番目のＹ電極と偶数番目のＸ電極及び奇数番目のＸ電極と偶数番目のＹ電極の間で放電を行う。更に、各フィールドは、いくつかのサブフィールドに分割されている。図３では、８個のサブフィールドＳＦ１、ＳＦ２、…、ＳＦ８に分割した例を示している。各サブフィールドは、表示セルの初期化を行うリセット期間と、表示データの書込み（アドレス）を行うアドレス期間と、アドレスによって壁電荷が形成されたセルのみ繰り返し放電（維持放電）を行い発光するサスティン期間とで構成される。奇数フィールドでは、奇数行（ライン）においてのみアドレス放電及び維持放電が行われ、偶数フィールドでは偶数行においてのみアドレス放電及び維持放電が行われる。なお、表示の輝度は、維持放電期間の長短、つまり維持放電パルスの回数によって決定される。
【００１１】
サブフィールドＳＦ１、ＳＦ２、…、ＳＦ８においては、リセット期間とアドレス期間はそれぞれ同一の長さであり、維持放電期間の長さは、１：２：４：８：１６：３２：６４：１２８の比率になっている。点灯させるサブフィールドの組を選択することで、０から２５５までの２５６段階の輝度の違いを表示できる。
【００１２】
図４は、図１に示すプラズマディスプレイ装置の駆動する波形を示すタイムチャートであり、１サブフィールド期間を示している。この例では、１サブフィールドは、リセット／アドレス期間、更に維持放電期間（サスティン期間）に分割される。リセット期間においては、まず、すべてのＹ電極が０Ｖレベルにされ、同時にＸ電極に電圧Ｖｓ＋Ｖｗ（約３００Ｖ）からなる全面書込みパルスが印加される。このリセット動作は、前のサブフィールドの点灯状態に係わらず、すべての表示セルを同じ状態にする作用があり、次のアドレス（書込み）放電を安定に行うために行われる。
【００１３】
次に、アドレス期間において、表示データに応じた表示セルのオン・オフを行うために、線順次でアドレス放電が行われる。ここで、従来のＰＤＰではすべてのＸ電極は同じ電圧が印加されＹ電極に順に走査パルスを印加するが、図１に示したＰＤＰにおける動作は異なり、アドレス期間は、前半アドレス期間と後半アドレス期間に分割される。例えば、奇数フィールドの前半アドレス期間では、１行目、５行目、…の表示セルのアドレスが行われ、後半アドレス期間では、３行目、７行目、…の表示セルのアドレスが行われ、偶数フィールドの前半アドレス期間では、２行目、６行目、…の表示セルのアドレスが行われ、後半アドレス期間では、４行目、８行目、…の表示セルのアドレスが行われる。
【００１４】
まず、奇数フィールドの前半アドレス期間では、１番目、３番目、…の奇数番目のＸ電極に電圧Ｖｘ（約５０Ｖ）が印加され、２番目、４番目、…の偶数番目のＸ電極に電圧０Ｖが印加され、１番目、３番目、…の奇数番目のＹ電極に走査パルス（−ＶＹ：−１５０Ｖ）を印加する。この時、２番目、４番目、…の偶数番目のＹ電極には電圧０Ｖが印加される。これと共に、アドレス電極に電圧Ｖａ（約５０Ｖ）のアドレスパルスが選択的に印加され、点灯させる表示セルのアドレス電極とＹ電極の間で放電が起きる。次に、この放電をプライミング（種火）として、直ちにＸ電極とＹ電極間の放電が行われる。Ｘ電極にこの時、奇数番目のＸ電極には電圧Ｖｘが印加され、偶数番目のＸ電極には０Ｖが印加されており、上記の放電は電圧Ｖｘが印加された側の放電スリットで行われる。これにより、選択ラインの選択セルのＸ電極とＹ電極上のＭｇＯ膜に維持放電が可能な壁電荷が蓄積する。以上の動作を最後のＹ電極まで行うと、１行目、５行目、…の表示セルのアドレスが行われることになる。
【００１５】
次に、奇数フィールドの後半アドレス期間では、２番目、４番目、…の偶数番目のＸ電極に電圧Ｖｘ（約５０Ｖ）を印加し、１番目、３番目、…の奇数番目のＸ電極に電圧０Ｖを印加し、２番目、４番目、…の偶数番目のＹ電極に走査パルス（−ＶＹ：−１５０Ｖ）を順次印加する。これにより、３行目、７行目、…の表示セルのアドレスが行われることになる。このようにして、奇数フィールドの前半と後半のアドレス期間で、１行目、３行目、５行目、…の奇数番目の表示セルのアドレスが終了する。
【００１６】
次に維持放電期間になると、Ｙ電極とＸ電極に交互に電圧Ｖｓ（約１８０Ｖ）からなる維持パルスが印加されて維持放電が行われ、奇数フィールドの１サブフィールドの画像表示が行われる。この時、奇数番目のＸ電極とＹ電極間に印加する電圧と偶数番目のＸ電極とＹ電極間に印加する電圧は逆相であり、奇数番目の放電スリットを囲む奇数番目のＸ電極とＹ電極間及び偶数番目のＸ電極とＹ電極間には電位差Ｖｓが発生するが、偶数番目の放電スリットを囲む奇数番目のＸ電極と偶数番目のＹ電極間及び偶数番目のＸ電極と奇数番目のＹ電極間には電位差Ｖｓが発生しないようにしている。従って、維持放電は奇数番目の表示セルでのみ行われる。
【００１７】
同様に、偶数フィールドでは、偶数番目の表示セルで画像表示が行われる。以上のようにして、Ｙ電極とその両側に隣接するＸ電極の間に表示セルが形成されるため、同じようなパネル構造であっても従来に比べて高精細な表示を行うことが可能になる。
【００１８】
【発明が解決しようとする課題】
図５は、図１のＰＤＰの奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７とスキャンドライバ１２の部分の回路構成を示す図である。なお、図示していないが、スキャンドライバ１２には制御回路１１からの同期信号を受けて走査パルスを発生する回路が設けられているがここでは省略してある。奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７は同じ構成を有し、放電電流のグランドＧＮＤへの引込み用の信号ＣＤ１とＣＤ２がゲートに印加される電界効果トランジスタ（ＦＥＴ）（以下、単にトランジスタと称する。）Ｔｒ１、Ｔｒ６と、放電電流のＶｓ電源からの供給用の信号ＣＵ１とＣＵ２がゲートに印加されるトランジスタＴｒ２、Ｔｒ７と、アドレス動作時の選択電位−ＶＹを与えるための信号ＶＹ１とＶＹ２がゲートに印加されるトランジスタＴｒ４、Ｔｒ９と、アドレス動作時の非選択電位−ＶＳＣを与えるための信号ＶＳＣ１とＶＳＣ２がゲートに印加されるトランジスタＴｒ５、Ｔｒ１０と、アドレス動作時にトランジスタＴｒ２、Ｔｒ７を分離するための信号ＡＳ１とＡＳ２がゲートに印加されるトランジスタＴｒ３、Ｔｒ８とによって構成される。
【００１９】
一方、スキャンドライバ１２は、各電極毎に設けられる信号ＳＵ１、ＳＵ２、…がゲートに印加されるトランジスタＴｒ２１−１、Ｔｒ２１−２、…と、信号ＳＤ１、ＳＤ２、…がゲートに印加されるトランジスタＴｒ２１−１、Ｔｒ２１−２、…で構成される、電極の個数分設けられた個別のドライバ１２−１、１２−２、…で構成される。これらのドライバ１２−１、１２−２、…は、奇数及び偶数電極毎に共通に、奇数Ｙサスティン回路１６の端子ＤＯＤ１とＤＯＵＴ１及び偶数Ｙサスティン回路１７の端子ＤＯＤ２とＤＯＵＴ２に接続される。
【００２０】
図５の回路の動作を簡単に説明すると、維持放電パルス（サスティンパルス）は、Ｖｓ電源から、トランジスタＴｒ２、Ｔｒ３、及びＴｒ２２−１、２２−２、…を経由してパネルのＹ電極に印加され、放電電流も同じ経路で流れる。また、パルスを除去する際には、Ｙ電極からトランジスタＴｒ２１−１、２１−２、…のダイオードを通り、ダイオードＤ２とトランジスタＴｒ１を経由してＧＮＤに流れ込む。この時、Ｘ電極にＶｓパルスが印加され、維持放電電流も同じ経路で流れる。
【００２１】
アドレス放電時には、トランジスタＴｒ１、Ｔｒ２、Ｔｒ２をそれぞれオフにし、トランジスタＴｒ５とＴｒ４をオンにすることで、スキャンドライバ１２の一端に選択電位が、他端に非選択電位が与えられる。Ｙ電極を選択する場合には、トランジスタＴｒ２２−１、２２−２、…側をオンにし、非選択とする場合にはトランジスタＴｒ２１−１、２２−２、…側をオンにする。
【００２２】
以上、本発明が適用されるＰＤＰのＹ電極駆動回路について説明したが、走査パルスが印加されない点を除けば、Ｘ電極を駆動する回路も同様である。
Ｙ電極を奇数番と偶数番で分けて駆動する必要のない従来の方式のＰＤＰでは、サスティン回路は１個で、維持放電信号も一種類であるため、１組の配線を設けるだけでよく、配線は簡単であった。これに対して、図５で明らかなように、本発明が適用されるＰＤＰでは、各Ｙ電極を直接駆動するためのスキャンドライバ１２の各ドライバに１個おきに別なサスティン回路を接続するため、回路内部における配線が複雑になるという問題が生じた。すなわち、スキャンドライバ１２の各出力をパネル１のＹ電極に接続し易いように、順番に配置するため、２個のサスティン回路から供給される維持放電信号が印加される２組の配線を配置し、各ドライバを対応する配線に接続する必要がある。これはＸ電極を駆動する回路についても同じである。
【００２３】
従来のＰＤＰでは、小型化や製造コストの低減のために、スキャンドライバ１２を１個又は数個のチップにＩＣ化することが行われている。スキャンドライバ１２には上記のように走査パルスを発生する回路が設けられており、ＩＣ化しない場合、図５のドライバ１２−１、１２−２、…に加えてこの回路をディスクリート（個別）部品で構成する必要があり、回路規模やコストなどの面で問題がある。そのため、本発明が適用されるＰＤＰについても、小型化や製造コストの低減のためにスキャンドライバ１２をＩＣ化することが望ましい。しかし、ＩＣ化する上で問題のあることが分かった。
【００２４】
図５のスキャンドライバ１２のドライバ１２−１、１２−２、…をＩＣ化する場合、パネル１との接続を考慮してドライバ１２−１、１２−２、…をこの順で配置することになる。チップには２個のサスティン回路１６、１７から供給される維持放電信号を受けるための４個の端子を設け、各ドライバに維持放電信号を供給するための２組の配線をチップ内に並行して設けることになる。チップ内であるので、２組の配線はある程度近接して配置せざるを得ない。しかし、上記のように、維持放電信号は約１８０Ｖであり、２組の配線に印加される信号は逆相であるため、２組の配線間には約１８０Ｖがそのまま印加されることになる。従って、２組の配線をチップ内に近接して配置するのは非常に難しく、ＩＣ化できないという問題が生じた。また、たとえＩＣ化しても、チップを大きくせざるを得ず、その分コストが増加し、チップが大きくなるという問題がある。なお、維持放電信号が印加される配線が１組であれば、配線間の電位差はドライバ１２−１、１２−２、…におけるトランジスタＴｒ２１−１、Ｔｒ２１−２、…とＴｒ２２−１、Ｔｒ２２−２、…による電圧降下分であり、十分に小さい。
【００２５】
以上のような問題があるため、本発明が適用されるＰＤＰでは、Ｘ電極とＹ電極の駆動回路における配線が複雑で、スキャンドライバをＩＣ化するのが難しいという問題があった。本発明は、このような問題を解決するためのもので、Ｘ電極とＹ電極を奇数番と偶数番で別々の維持放電信号を印加するＰＤＰにおいて、Ｘ電極とＹ電極の駆動回路における配線を簡単にすると共に、スキャンドライバのＩＣ化を可能にすることを目的とする。
【００２６】
【課題を解決するための手段】
上記目的を実現するため、本発明のプラズマディスプレイ装置は、スキャンドライバを奇数番目のＹ電極に接続される回路と、偶数番目のＹ電極に接続される回路に分割する。これにより、チップ内では１種類の維持放電信号が存在するだけなので、耐圧の問題は生ぜず、ＩＣ化が可能となる。また、Ｙ電極の駆動回路と同様に、Ｘ電極についても奇数番目のＸ電極に接続される回路と、偶数番目のＸ電極に接続される回路に分割する。
【００２７】
すなわち、本発明のプラズマディスプレイ装置は、平行に配置された第１及び第２の電極と、第１及び第２の電極に対して直交する形で配置された第３の電極とを有する表示パネルを備え、第２と第３の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、第１と第２の電極に維持放電信号を印加して選択したセルで維持放電を行わせるプラズマディスプレイ装置であって、隣接する第１の電極及び第２の電極の組に交互に逆相の維持放電信号を印加することにより、第２の電極と第２の電極の一方の側の第１の電極との間で第１の表示セルが形成され、第２の電極と第２の電極の他方の側の第１の電極との間で第２の表示セルが形成され、第１の表示セルと第２の表示セルで発光表示を交互に繰り返すインターレース表示が行われ、プラズマディスプレイ装置の第２の電極の駆動回路は、第２の電極の中の奇数番目の電極に共通に印加する電圧パルスを出力する第１の駆動回路と、第２の電極の中の偶数番目の電極に共通に印加する電圧パルスを出力する第２の駆動回路と、第２の電極毎に設けられ、第１の駆動回路と第２の駆動回路の出力する電圧パルスを第２の電極に印加すると共に、走査信号を第２の電極に選択的に印加するための第３の回路とを備えるプラズマディスプレイ装置において、第３の回路は、第２の電極の中の奇数番目の電極に接続される第３奇数回路と、第２の電極の中の偶数番目の電極に接続される第３偶数回路とに分けられており、第３奇数回路を少なくとも１個のチップに集積化し、第３偶数回路を少なくとも１個のチップに集積化することを特徴とする。
【００２８】
本発明のプラズマディスプレイ装置では、第２の電極（Ｙ電極）を駆動する駆動回路が、奇数番目のＹ電極に接続される回路と、偶数番目のＹ電極に接続される回路に分割されているため、配線の自由度が向上し、ＩＣ化する場合にも、第３奇数回路と第３偶数回路をＩＣ化すれば、チップ内では１種類の維持放電信号が存在するだけなので、耐圧の問題は生じない。
【００２９】
これらの回路を配置する場合には、第１の回路の近傍に第３奇数回路のチップを配置し、第２の回路の近傍に第３偶数回路のチップを配置することが望ましい。
第３奇数回路と第３偶数回路のチップの出力順をパネルのＹ電極の配置順に合わせるには、回路基板上の配線パターンやケーブルなどの配置変換手段を設ける。
【００３０】
第１の回路及び第２の回路はそれぞれ複数個設ける場合には、交互に配置することが望ましい。更に、第３奇数回路及び第３偶数回路が、それぞれ複数のチップで構成される場合には、第１の回路と第２の回路に対応して交互に配置することが望ましい。
走査時に使用される選択電圧と非選択電圧は、第１の回路及び第２の回路で共通に使用されるので、第４の回路を設けて供給してもよい。
【００３１】
第１の回路と第３奇数回路との間及び第２の回路と第３偶数回路との間には、少なくとも電流供給用配線と電流引込み用配線とを設ける。
第４の回路は、選択電圧を与える第１のスイッチング素子と、第１のスイッチング素子に接続された第１と第２のダイオードと、非選択電圧を与える第２のスイッチング素子と、第２のスイッチング素子に接続された第３と第４のダイオードとを有し、第１のダイオードを第３奇数回路の一端に接続し、第３のダイオードを第３奇数回路の他端に接続し、第２のダイオードを第３偶数回路の一端に接続し、第４のダイオードを第３偶数回路の他端に接続する。
【００３２】
第１及び第２の回路は、少なくとも維持放電電圧を供給するスイッチング素子と、走査信号の印加時に第２の電極に選択的に印加する電圧を供給するスイッチング素子を備える。
基板の一方の面に第１の回路と第３奇数回路のチップを配置し、他方の面に第２の回路と第３偶数回路のチップを配置すると、配線が簡単になる。また、第３奇数回路のチップを基板の一方の面に配置し、第３偶数回路のチップを他方の面に配置し、第１及び第２の回路は一方の面又は他方の面のいずれかに配置するようにしてもよい。
【００３３】
第３奇数回路のチップと第３偶数回路のチップの走査信号を順次出力する出力端子は、一方の面から見て同じ方向に走査信号が順次出力されるように配置して、パネルのＹ電極の配置と合うようにすることが望ましい。
また、本発明の別の態様のプラズマディスプレイ装置は、平行に配置された第１及び第２の電極と、第１及び第２の電極に対して直交する形で配置された第３の電極とを有する表示パネルを備え、第２と第３の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、第１と第２の電極に維持放電信号を印加して選択したセルで維持放電を行わせるプラズマディスプレイ装置であって、隣接する第１の電極及び隣接する第２の電極に交互に逆相の維持放電信号を印加することにより、第２の電極と第２の電極の一方の側の第１の電極との間で第１の表示セルが形成され、第２の電極と第２の電極の他方の側の第１の電極との間で第２の表示セルが形成され、第１の表示セルと第２の表示セルで発光表示を交互に繰り返すインターレース表示が行われるプラズマディスプレイ装置において、プラズマディスプレイ装置の第１の電極の駆動回路は、第１の電極の中の奇数番目の電極に共通に印加する電圧パルスを出力する第５の駆動回路と、第１の電極の中の偶数番目の電極に共通に印加する電圧パルスを出力する第６の駆動回路とを備え、第５の回路及び第６の回路をそれぞれ複数個設け、交互に配置することを特徴とする。
【００３４】
第５及び第６の回路は、少なくとも維持放電電圧を供給するスイッチング素子と、走査信号の印加時に第１の電極に選択的に印加する電圧を供給するスイッチング素子を備える。
基板の一方の面に第５の回路を配置し、他方の面に第６の回路を配置すると、配線が簡単になる。
【００３５】
【発明の実施の形態】
図６は、本発明の第１実施例のＰＤＰの奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７とスキャンドライバの部分の回路構成を示す図である。奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７は、図５の従来例と同じ構成である。スキャンドライバ４１は、奇数番目のＹ電極に接続されるドライバ１２−１、１２−３、…を集積した多出力のＬＳＩであり、スキャンドライバ４２は、偶数番目のＹ電極に接続されるドライバ１２−２、１２−４、…を集積した多出力のＬＳＩである。各スキャンドライバからの出力は、パネル１のＹ電極に接続する際に交互に引き出されて接続される。実際には、配列を変換するための回路基板４３が設けられている。回路基板４３には、スキャンドライバ４１と４２に接続されるコネクタとパネル１に接続されるコネクタがあり、内部で配線の順序を入れ換える。また、回路基板４３の替わりにケーブルを使用してもよい。
【００３６】
図７は、本発明の第２実施例のＰＤＰの奇数Ｙサスティン回路と偶数Ｙサスティン回路とスキャンドライバの部分の回路構成を示す図である。奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７は、第１実施例と同じ構成である。第１実施例のスキャンドライバ４１と４２は、それぞれ２個のスキャンドライバＡ４１−１とスキャンドライバＣ４１−２及びスキャンドライバＢ４２−１とスキャンドライバＤ４２−２で構成される。スキャンドライバＡ４１−１が上位の奇数番目のＹ電極に接続され、スキャンドライバＣ４１−２が下位の奇数番目のＹ電極に接続され、スキャンドライバＢ４２−１が上位の偶数番目のＹ電極に接続され、スキャンドライバＤ４２−２が下位の偶数番目のＹ電極に接続される。図示のように、奇数Ｙサスティン回路１６、偶数Ｙサスティン回路１７、スキャンドライバＡ４１−１、スキャンドライバＣ４１−２、スキャンドライバＢ４２−１及びスキャンドライバＤ４２−２は、Ｙ電極駆動回路基板５１に実装される。また、Ｙ電極駆動回路基板５１からの出力は、Ｙ電極の配列順であり、各スキャンドライバからの出力をこの配列順になるように変換する部分が設けられている。スキャンドライバＡ４１−１とスキャンドライバＣ４１−２は奇数Ｙサスティン回路１６に近くに、スキャンドライバＢ４２−１とスキャンドライバＤ４２−２は偶数Ｙサスティン回路１７の近くに配置される。
【００３７】
図８は、本発明の第３実施例のＰＤＰの奇数Ｙサスティン回路と偶数Ｙサスティン回路とスキャンドライバの部分の回路構成を示す図である。第３実施例の構成は、奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７が、それぞれ２個の奇数Ｙサスティン回路Ａ１６−１と奇数Ｙサスティン回路Ｂ１６−２及び偶数Ｙサスティン回路Ａ１７−１と偶数Ｙサスティン回路Ｂ１７−２で構成されている点を除けば、第２実施例の構成と同じである。スキャンドライバＡ４１−１、スキャンドライバＣ４１−２、スキャンドライバＢ４２−１及びスキャンドライバＤ４２−２は、それぞれ奇数Ｙサスティン回路Ａ１６−１、偶数Ｙサスティン回路Ａ１７−１、奇数Ｙサスティン回路Ｂ１６−２及び偶数Ｙサスティン回路Ｂ１７−２の近くに配置される。第３実施例は、第１及び２実施例に比べて、スキャンドライバの出力からＹ電極までの配線を短くできるため、配線のインピーダンス（抵抗成分、容量成分、誘導成分）が低くなり、電圧低下が低減されるという利点がある。
【００３８】
図９は、本発明の第４実施例のＰＤＰの奇数Ｙサスティン回路と偶数Ｙサスティン回路とスキャンドライバの部分の回路構成を示す図である。第４実施例の構成は、スキャン電圧生成部６１が設けられている点を除けば、第２実施例の構成と同じである。図４に示したように、Ｙ電極の駆動波形は、維持放電期間では位相が異なった波形であるが、アドレス期間は、両電極とも非選択時には−Ｖｓｃが、選択時には−ＶＹが印加される。よって、アドレス期間に必要な電位を供給する回路は共通にすることができる。そこで、第４実施例では、スキャン電圧生成部６１を設けて、アドレス期間では、ここで発生した電圧を各スキャンドライバに供給する。
【００３９】
図１０は、第４実施例のスキャン電圧生成部６１と奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７の部分の回路構成を示す図である。スキャン電圧生成部６１は、アドレス動作時の選択電位−ＶＹを与えるための信号ＶＹがゲートに印加されるトランジスタＴｒ１０と、アドレス動作時の非選択電位−ＶＳＣを与えるための信号ＶＳＣがゲートに印加されるトランジスタＴｒ１１と、ダイオードＤ９〜Ｄ１４が設けられている。また、奇数Ｙサスティン回路１６と偶数Ｙサスティン回路１７から、トランジスタＴｒ４、Ｔｒ５、Ｔｒ９、Ｔｒ１０、ダイオードＤ３、Ｄ７が除かれている。これにより、トランジスタを２個減らすことができる。
【００４０】
第１実施例から第４実施例では、Ｙ電極の駆動回路についての実施例を説明したが、次にＸ電極の駆動回路の実施例を説明する。奇数番目と偶数番目のＸ電極を別々に駆動しない従来のＰＤＰでは、Ｘ電極はパネル１内で共通に接続されていた。従って、接続端子は１個であり、Ｘ電極駆動回路の出力を単に接続するだけでよかった。しかし、本発明を適用するＰＤＰでは、奇数番目と偶数番目のＸ電極に別々の駆動信号を印加する必要がある。
【００４１】
図１１は、従来のＸ電極駆動回路を実装したＸ側駆動回路基板７１の構成を示す図である。この従来例では、パネル１には、Ｘ電極にそれぞれ接続される接続端子がその順番で設けられている。従って、Ｘ側駆動回路基板７１の出力もこれに対応した接続端子を有し、奇数Ｘサスティン回路１４と偶数Ｘサスティン回路１５からの出力が交互に接続されている。
【００４２】
図１２は、奇数Ｘサスティン回路１４の構成を示す図である。偶数Ｘサスティン回路１５も同じ構成を有する。サスティンパルスはＶｓ電源から、ダイオードＤ２１とトランジスタＴｒ３３を経由してパネル１のＸ電極に印加され、放電電流も同じ経路で流れる。また、パルスを除去する際には、Ｙ電極からトランジスタＴｒ１を通りＧＮＤに流れ込む。リセット時の書込み電圧は、トランジスタＴｒ３１をオンにすることで、容量Ｃに充電されたＶｓ電圧と、Ｖｗ電圧が重畳されて、トランジスタＴｒ２を経由してＸ電極に印加される。
【００４３】
ここで、図１１に示すような構成では、奇数Ｘサスティン回路１４からの接続端子Ｘ５１３まで、及び偶数Ｘサスティン回路１５から接続端子Ｘ２までの配線距離が長く、電圧降下などの問題が生じた。
図１３は、第６実施例のＸ電極駆動回路を実装したＸ側駆動回路基板７２の構成を示す図である。奇数Ｘサスティン回路１４は２個の奇数Ｘサスティン回路Ａ１４−１と奇数Ｘサスティン回路Ｂ１４−２に分割され、偶数Ｘサスティン回路１５は、２個の偶数Ｘサスティン回路Ａ１５−１と偶数Ｘサスティン回路Ｂ１５−２に分割され、交互に配置される。これにより配線での電圧降下の問題が低減された。
【００４４】
図１４は、Ｙ電極駆動回路の回路基板への実装例を示す図である。図１４の（１）では、基板５０の一方の面に奇数Ｙサスティン回路１６と奇数番目のＹ電極に接続されるスキャンドライバ４１を配置し、他方の面に偶数Ｙサスティン回路１７と偶数番目のＹ電極に接続されるスキャンドライバ４２を配置する。このような配置により、部品の実装面積を縮小でき、更にスキャンドライバ４１、４２の出力を最短距離で、パネル１のＹ電極接続端子に接続できる。特に、パネル１との接続部分で、一方の面に奇数番目のＹ電極に接続される端子を、他方の面に偶数番目のＹ電極に接続される端子を設ければ、回路基板における配線の組み替えも必要ない。
【００４５】
図１４の（２）では、スキャンドライバ４１とスキャンドライバ４２を基板の別の面に配置した例を示す。この配置でも、スキャンドライバ４１、４２の出力を最短距離でパネル１のＹ電極接続端子に接続でき、回路基板における配線の組み替えを必要としないという効果が得られる。
【００４６】
【発明の効果】
以上説明したように、微細な構造としなくても高精細化が可能なＰＤＰの駆動回路を小規模で且つ低コストで実現できる。
【図面の簡単な説明】
【図１】本発明の適用されるプラズマディスプレイパネル（ＰＤＰ）の構成を示すブロック図である。
【図２】図１のパネルの断面構造を示す図である。
【図３】図１のＰＤＰの表示フレームの構成を示す図である。
【図４】図１のＰＤＰの駆動波形を示すタイムチャートである。
【図５】従来の第２（Ｙ）電極駆動回路の構成を示す図である。
【図６】本発明の第１実施例のＹ電極駆動回路の構成を示す図である。
【図７】本発明の第２実施例のＹ電極駆動回路の構成を示す図である。
【図８】本発明の第３実施例のＹ電極駆動回路の構成を示す図である。
【図９】本発明の第４実施例のＹ電極駆動回路の構成を示す図である。
【図１０】第４実施例のＹ電極駆動回路の詳細な構成を示す図である。
【図１１】従来例のＸ電極駆動回路の構成を示す図である。
【図１２】従来例の奇数Ｘサスティン回路の構成を示す図である。
【図１３】本発明の第５実施例のＸ電極駆動回路の構成を示す図である。
【図１４】Ｙ電極駆動回路の実装例を示す図である。
【符号の説明】
１…パネル
２、２−１、２−２…第１（Ｘ）電極
３−１、３−２…第２（Ｙ）電極
４−１、４−７…アドレス電極
１２、１２−１、１２−２…スキャンドライバ
１４…奇数Ｘサスティン回路
１５…偶数Ｘサスティン回路
１６…奇数Ｙサスティン回路
１７…偶数Ｙサスティン回路
４１…奇数Ｙスキャンドライバ
４２…偶数Ｙスキャンドライバ
Claims (10)
- 平行に配置された第１及び第２の電極と、該第１及び第２の電極に対して直交する形で配置された第３の電極とを有する表示パネルを備え、前記第２と第３の電極に印加する走査信号とアドレス信号により放電セルの選択を行い、前記第１と第２の電極に維持放電信号を印加して選択したセルで維持放電を行わせるプラズマディスプレイ装置であって、
隣接する前記第１の電極と前記第２の電極の組に交互に逆相の維持放電信号を印加することにより、前記第２の電極と該第２の電極の一方の側の前記第１の電極との間で第１の表示セルが形成され、前記第２の電極と該第２の電極の他方の側の前記第１の電極との間で第２の表示セルが形成され、
前記第１の表示セルと前記第２の表示セルで発光表示を交互に繰り返すインターレース表示が行われ、
当該プラズマディスプレイ装置の前記第２の電極の駆動回路は、
前記第２の電極の中の奇数番目の電極に共通に印加する電圧パルスを出力する第１の駆動回路と、
前記第２の電極の中の偶数番目の電極に共通に印加する電圧パルスを出力する第２の駆動回路と、
前記第２の電極毎に設けられ、前記第１の駆動回路と前記第２の駆動回路の出力する前記電圧パルスを前記第２の電極に印加すると共に、前記走査信号を前記第２の電極に選択的に印加するための第３の回路とを備えるプラズマディスプレイ装置において、
前記第３の回路は、前記第２の電極の中の奇数番目の電極に接続される第３奇数回路と、前記第２の電極の中の偶数番目の電極に接続される第３偶数回路とに分けられており、
前記第３奇数回路は少なくとも１個のチップに集積化されており、
前記第３偶数回路は少なくとも１個のチップに集積化されていることを特徴とするプラズマディスプレイ装置。 - 請求項１に記載のプラズマディスプレイ装置であって、
前記第１の回路の近傍に前記第３奇数回路のチップを配置し、
前記第２の回路の近傍に前記第３偶数回路のチップを配置したプラズマディスプレイ装置。 - 請求項１に記載のプラズマディスプレイ装置であって、
前記第１の回路及び前記第２の回路はそれぞれ複数設けられており、複数の第１の回路と第２の回路が交互に配置されているプラズマディスプレイ装置。 - 請求項１に記載のプラズマディスプレイ装置であって、
前記第３奇数回路及び前記第３偶数回路は、それぞれ複数のチップで構成され、交互に配置された前記複数の第１の回路と第２の回路に対応して交互に配置されているプラズマディスプレイ装置。 - 請求項１に記載のプラズマディスプレイ装置であって、
前記走査信号に相当する選択電圧と、前記走査信号が印加される以外の第２の電極に印加する非選択電圧とを供給する第４の回路を備え、該第４の回路から前記第３奇数回路と前記第３偶数回路に前記選択電圧と前記非選択電圧が供給されるプラズマディスプレイ装置。 - 請求項５に記載のプラズマディスプレイ装置であって、
前記第４の回路は、前記選択電圧を与える第１のスイッチング素子と、該第１のスイッチング素子に接続された第１と第２のダイオードと、前記非選択電圧を与える第２のスイッチング素子と、該第２のスイッチング素子に接続された第３と第４のダイオードとを有し、
前記第１のダイオードを前記第３奇数回路の一端に接続し、前記第３のダイオードを前記第３奇数回路の他端に接続し、前記第２のダイオードを前記第３偶数回路の一端に接続し、前記第４のダイオードを前記第３偶数回路の他端に接続したプラズマディスプレイ装置。 - 請求項１に記載のプラズマディスプレイ装置であって、
前記第１及び第２の回路は、少なくとも維持放電電圧を供給するスイッチング素子と、前記走査信号の印加時に前記第２の電極に選択的に印加する電圧を供給するスイッチング素子を備えるプラズマディスプレイ装置。 - 請求項１に記載のプラズマディスプレイ装置であって、
前記第１の回路と前記第３奇数回路のチップを一方の面に配置し、前記第２の回路と前記第３偶数回路のチップを他方の面に配置した基板を備えるプラズマディスプレイ装置。 - 請求項１に記載のプラズマディスプレイ装置であって、
前記第３奇数回路のチップを一方の面に配置し、前記第３偶数回路のチップを他方の面に配置し、前記第１及び第２の回路は前記一方の面又は他方の面のいずれかに配置した基板を備えるプラズマディスプレイ装置。 - 請求項８又は９に記載のプラズマディスプレイ装置であって、
前記第３奇数回路のチップと前記第３偶数回路のチップの前記走査信号を順次出力する出力端子は、一方の面から見て同じ方向に前記走査信号が順次出力されるように配置されているプラズマディスプレイ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692098A JP3640527B2 (ja) | 1998-05-19 | 1998-05-19 | プラズマディスプレイ装置 |
| US09/160,292 US6603446B1 (en) | 1998-05-19 | 1998-09-25 | Plasma display device |
| EP98307933A EP0959450A1 (en) | 1998-05-19 | 1998-09-30 | Plasma display device |
| KR1019980044311A KR100303925B1 (ko) | 1998-05-19 | 1998-10-22 | 플라즈마디스플레이장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692098A JP3640527B2 (ja) | 1998-05-19 | 1998-05-19 | プラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327503A JPH11327503A (ja) | 1999-11-26 |
| JP3640527B2 true JP3640527B2 (ja) | 2005-04-20 |
Family
ID=15186671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13692098A Expired - Fee Related JP3640527B2 (ja) | 1998-05-19 | 1998-05-19 | プラズマディスプレイ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6603446B1 (ja) |
| EP (1) | EP0959450A1 (ja) |
| JP (1) | JP3640527B2 (ja) |
| KR (1) | KR100303925B1 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7619591B1 (en) | 1999-04-26 | 2009-11-17 | Imaging Systems Technology | Addressing and sustaining of plasma display with plasma-shells |
| US7595774B1 (en) | 1999-04-26 | 2009-09-29 | Imaging Systems Technology | Simultaneous address and sustain of plasma-shell display |
| US6985125B2 (en) | 1999-04-26 | 2006-01-10 | Imaging Systems Technology, Inc. | Addressing of AC plasma display |
| JP4331359B2 (ja) | 1999-11-18 | 2009-09-16 | 三菱電機株式会社 | 交流型プラズマディスプレイパネルの駆動方法 |
| US7006060B2 (en) * | 2000-06-22 | 2006-02-28 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio |
| JP2002032056A (ja) * | 2000-07-18 | 2002-01-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| JP2002117920A (ja) | 2000-10-06 | 2002-04-19 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| JP2002132178A (ja) | 2000-10-26 | 2002-05-09 | Fujitsu Ltd | プラズマディスプレイ装置 |
| KR100383044B1 (ko) * | 2001-01-19 | 2003-05-09 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동방법 |
| KR100416092B1 (ko) * | 2001-02-01 | 2004-01-24 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동장치 |
| JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| KR100470207B1 (ko) * | 2001-08-13 | 2005-02-04 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
| JP4264696B2 (ja) | 2002-06-21 | 2009-05-20 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイパネルの駆動方法 |
| KR20040044035A (ko) * | 2002-11-20 | 2004-05-27 | 주식회사 유피디 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| JP2004184682A (ja) * | 2002-12-03 | 2004-07-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| EP1471491A3 (en) * | 2003-04-22 | 2005-03-23 | Samsung SDI Co., Ltd. | Plasma display panel and driving method thereof |
| KR100502346B1 (ko) * | 2003-04-24 | 2005-07-20 | 삼성에스디아이 주식회사 | 어드레스-디스플레이 혼합 구동 방법을 효율적으로수행하는 플라즈마 디스플레이 패널의 구동 장치 |
| JP4480348B2 (ja) * | 2003-05-30 | 2010-06-16 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| KR100508250B1 (ko) * | 2003-06-05 | 2005-08-18 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100515341B1 (ko) * | 2003-09-02 | 2005-09-15 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| JP4521173B2 (ja) * | 2003-10-14 | 2010-08-11 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| KR100607968B1 (ko) * | 2004-04-27 | 2006-08-03 | 삼성전자주식회사 | 플라즈마 디스플레이 패널 |
| JP4860117B2 (ja) * | 2004-05-21 | 2012-01-25 | 日立プラズマディスプレイ株式会社 | 表示装置 |
| US7656367B2 (en) | 2004-11-15 | 2010-02-02 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
| KR100667111B1 (ko) * | 2005-04-06 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100701957B1 (ko) | 2005-04-15 | 2007-03-30 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| US7719485B2 (en) * | 2005-04-21 | 2010-05-18 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
| JP2007101576A (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| KR100765528B1 (ko) * | 2006-01-24 | 2007-10-10 | 엘지전자 주식회사 | 플라즈마 표시장치 |
| KR100850894B1 (ko) * | 2006-09-29 | 2008-08-07 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100836429B1 (ko) | 2006-11-21 | 2008-06-09 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 방법 |
| KR100942877B1 (ko) | 2007-01-24 | 2010-02-19 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치 |
| WO2008132841A1 (ja) * | 2007-04-25 | 2008-11-06 | Panasonic Corporation | プラズマディスプレイ装置 |
| WO2009072190A1 (ja) * | 2007-12-04 | 2009-06-11 | Hitachi, Ltd. | プラズマディスプレイパネルの駆動回路装置、及びプラズマディスプレイ装置 |
| WO2009157180A1 (ja) * | 2008-06-26 | 2009-12-30 | パナソニック株式会社 | プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置 |
| JP5366051B2 (ja) | 2009-04-20 | 2013-12-11 | 株式会社ジャパンディスプレイ | 情報入力装置、表示装置 |
| JP5170064B2 (ja) * | 2009-11-13 | 2013-03-27 | 株式会社日立製作所 | プラズマディスプレイ装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4072937A (en) | 1976-01-15 | 1978-02-07 | Bell Telephone Laboratories, Incorporated | MOS transistor driver circuits for plasma panels and similar matrix display devices |
| US4189729A (en) | 1978-04-14 | 1980-02-19 | Owens-Illinois, Inc. | MOS addressing circuits for display/memory panels |
| US5270693A (en) * | 1991-08-19 | 1993-12-14 | Smiths Industries, Inc. | Enlarged area addressable matrix |
| EP1231590A3 (en) * | 1991-12-20 | 2003-08-06 | Fujitsu Limited | Circuit for driving display panel |
| JP3372706B2 (ja) * | 1995-05-26 | 2003-02-04 | 株式会社日立製作所 | プラズマディスプレイの駆動方法 |
| JP2801893B2 (ja) | 1995-08-03 | 1998-09-21 | 富士通株式会社 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
| US6373452B1 (en) | 1995-08-03 | 2002-04-16 | Fujiitsu Limited | Plasma display panel, method of driving same and plasma display apparatus |
| JP3499058B2 (ja) * | 1995-09-13 | 2004-02-23 | 富士通株式会社 | プラズマディスプレイの駆動方法及びプラズマディスプレイ装置 |
| JPH1026956A (ja) | 1996-07-09 | 1998-01-27 | Victor Co Of Japan Ltd | 気体放電表示パネルの駆動方法 |
| JP3512308B2 (ja) * | 1996-12-27 | 2004-03-29 | パイオニア株式会社 | プラズマディスプレイパネル |
| JP3620943B2 (ja) * | 1997-01-20 | 2005-02-16 | 富士通株式会社 | 表示方法及び表示装置 |
| JP3767644B2 (ja) * | 1997-01-21 | 2006-04-19 | 株式会社日立プラズマパテントライセンシング | プラズマディスプレイ装置およびその駆動方法 |
| JP3221341B2 (ja) * | 1997-01-27 | 2001-10-22 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 |
| JPH11327505A (ja) * | 1998-05-20 | 1999-11-26 | Fujitsu Ltd | プラズマディスプレイ装置の駆動方法 |
| JPH1185098A (ja) * | 1997-09-01 | 1999-03-30 | Fujitsu Ltd | プラズマ表示装置 |
-
1998
- 1998-05-19 JP JP13692098A patent/JP3640527B2/ja not_active Expired - Fee Related
- 1998-09-25 US US09/160,292 patent/US6603446B1/en not_active Expired - Fee Related
- 1998-09-30 EP EP98307933A patent/EP0959450A1/en not_active Withdrawn
- 1998-10-22 KR KR1019980044311A patent/KR100303925B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100303925B1 (ko) | 2001-11-22 |
| EP0959450A1 (en) | 1999-11-24 |
| KR19990086992A (ko) | 1999-12-15 |
| US6603446B1 (en) | 2003-08-05 |
| JPH11327503A (ja) | 1999-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3640527B2 (ja) | プラズマディスプレイ装置 | |
| US6703792B2 (en) | Module for mounting driver IC | |
| JP3221341B2 (ja) | プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 | |
| EP1333418A2 (en) | Plasma display panel drive circuit | |
| KR20040002478A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| KR100641371B1 (ko) | 플라즈마 디스플레이 패널 장치 | |
| US20030001801A1 (en) | Plasma display and method of driving the same | |
| JP3628195B2 (ja) | プラズマディスプレイパネル装置 | |
| US7633497B2 (en) | Drive circuit of plasma display device | |
| JP2002196719A (ja) | プラズマディスプレイ装置 | |
| US20020000955A1 (en) | Display panel having sustain electrodes and sustain circuit | |
| KR20020059737A (ko) | 지속 전극을 갖는 디스플레이 패널 | |
| US20100315387A1 (en) | Plasma display device | |
| KR20090086252A (ko) | 플라즈마 디스플레이 장치의 구동 방법 | |
| KR20080087624A (ko) | 플라즈마 디스플레이 패널 구동 회로 장치 및 플라즈마디스플레이 장치 | |
| KR100346376B1 (ko) | 플라즈마 표시 패널의 구동 장치 | |
| KR100322089B1 (ko) | 어드레스 전극 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동장치 | |
| JP4521173B2 (ja) | プラズマディスプレイ装置 | |
| JP2005018032A (ja) | ドライバｉｃ実装モジュール | |
| KR100542237B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR20060093657A (ko) | 구동 회로 및 플라즈마 디스플레이 장치 | |
| KR100421674B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| US20060192731A1 (en) | Plasma display device | |
| US20060232510A1 (en) | Plasma display device | |
| KR20000001744A (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040629 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |