KR100416092B1 - 플라즈마 표시 패널의 구동장치 - Google Patents

플라즈마 표시 패널의 구동장치 Download PDF

Info

Publication number
KR100416092B1
KR100416092B1 KR10-2001-0004923A KR20010004923A KR100416092B1 KR 100416092 B1 KR100416092 B1 KR 100416092B1 KR 20010004923 A KR20010004923 A KR 20010004923A KR 100416092 B1 KR100416092 B1 KR 100416092B1
Authority
KR
South Korea
Prior art keywords
gate
field effect
source
driving
output
Prior art date
Application number
KR10-2001-0004923A
Other languages
English (en)
Other versions
KR20020064460A (ko
Inventor
김진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2001-0004923A priority Critical patent/KR100416092B1/ko
Publication of KR20020064460A publication Critical patent/KR20020064460A/ko
Application granted granted Critical
Publication of KR100416092B1 publication Critical patent/KR100416092B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 표시 패널의 구동 장치는 제어부, 어드레스 구동부, Y 구동부 및 X 구동부를 포함한 플라즈마 표시 패널의 구동 장치이다. Y 구동부는 출력 트랜지스터 및 단위 구동회로를 포함한다. 출력 트랜지스터의 출력 단자는 상응하는 Y 전극 라인에 연결된다. 단위 구동회로는, Y 구동 제어 신호에 포함되어 입력되는 적어도 제1 및 제2 입력 제어 신호들에 따라 출력 트랜지스터에 서로 다른 구동 제어 신호를 발생시킴으로써, 출력 트랜지스터로부터 서로 다른 파형의 Y 구동 신호가 출력되게 한다.

Description

플라즈마 표시 패널의 구동 장치{Apparatus for driving plasma display panel}
본 발명은, 플라즈마 표시 패널의 구동 장치에 관한 것으로서, 보다 상세하게는, 3 전극 면방전 방식의 교류 플라즈마 표시 패널의 구동 장치에 관한 것이다.
도 1은 일반적인 3-전극형 플라즈마 표시 패널(1)의 구성을 보여준다.
도 1을 참조하면, 일반적인 3-전극형 플라즈마 표시 패널(1)의 앞면 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm),유전층(11, 15), Y 전극 라인들(Y1, ...Yn), X 전극 라인들(X1, ...Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞에서 전면(全面) 형성된다. 하부 유전층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전-셀의 방전 영역을 구획하고 각 방전-셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.
X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전-셀을 규정한다. 상부 유전층(11)은 X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)의 뒤에서 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전층(11)의 뒷면에 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
위와 같은 플라즈마 표시 패널의 일반적인 구동 방법에 있어서, 단위 서브-필드는 리셋 주기, 어드레스 주기 및 유지방전 주기로 구분된다.
유지방전 주기에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1,...Xn)에 정극성 전압의 공통 펄스가 교호하게 인가되어, 상응하는 어드레스 주기에서 벽전하들이 형성된 방전-셀들에서 유지방전을 일으킨다. 리셋 주기에서는, 방전 공간 내에 남아있는 벽전하들이 소거되고 공간 전하들이 균일하게 분포된다. 어드레스 주기에서는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ...Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라, 선택된 방전-셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전-셀에서는 벽전하들이 형성되지 않는다.
도 2는 도 1의 플라즈마 표시 패널의 일반적인 구동 장치를 보여준다.
도 2를 참조하면, 종래의 구동 장치는 제어부(2), 어드레스 구동부(3), X-공통 구동부(4), Y-공통 구동부(5) 및 주사 구동부(6)를 포함한다. 제어부(2)는 외부로부터의 영상 신호에 따라 구동 제어 신호들(SCA, SCY, SCX)을 발생시킨다. 어드레스 구동부(3)는, 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 어드레스 신호(SCA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 인가한다. X-공통 구동부(4)는 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 X 구동 제어 신호(SCX)를 처리하여 X 전극 라인들(X1, ...Xn)에 인가한다.
Y-공통 구동부(5) 및 주사 구동부(6)를 포함한 Y 구동부(5, 6)는 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 Y 구동 제어 신호(SCY)를 처리하여 Y 전극 라인들(Y1, ...Yn)에 인가한다. 주사 구동부(6)는 어드레스 주기에만 그 구동 신호를 출력하고, Y-공통 구동부(5)는 유지방전 주기에만 그 구동 신호를 출력한다.
한편, 구동 전력의 소비량이 높은 플라즈마 표시 패널의 구동 장치에는 전력 재생 회로가 필수적으로 구비되어야 한다. 이와 같은 전력 재생 회로는 Y-공통 구동부(5) 및 X-공통 구동부(4)에 구비된다. 즉, Y-공통 구동부(5) 및 X-공통 구동부(4)는, 유지방전 주기에 있어서, 유지방전용 펄스가 X 전극 라인들(X1, ...Xn) 및 Y 전극 라인들(Y1, ...Yn)에 주기적으로 인가될 때에, 현재 펄스 주기에서 표시되는 방전-셀들에 불필요한 전력을 회수하여 다음 펄스 주기에서 표시될 방전-셀들에 인가한다.
따라서, 각 Y 전극 라인(Y1, ..., Yn)에는 구동 주기에 따라서 서로 다른 파형의 Y 구동 신호가 인가되어야 한다. 이를 위하여, 종래의 주사 구동부(6)에는, 각 Y 전극 라인(Y1, ..., Yn)에 대하여 복수의 구동 회로들이 존재한다.
도 3은 도 1의 장치에서 종래의 주사 구동부(6)의 내부 회로를 보여준다.
도 3을 참조하면, 종래의 주사 구동부(6)에는, 단위 Y 전극 라인(Y1)에 대하여 복수의 출력 전계효과 트랜지스터들(M1, M2)이 구비되고, 각 출력 전계효과 트랜지스터(M1, M2)의 구동 소자들(D1, D2)이 구비된다. 구동 소자들(D1, D2)에는 제1 및 제2 공급 전압들(VS, VCE)이 인가된다. 제1 구동 소자(D1)에는 제1 입력 제어 신호(S1)가 입력되고, 제2 구동 소자(D2)에는 제2 입력 제어 신호(S2)가 입력된다. 출력 전계효과 트랜지스터들(M1, M2)의 출력단인 소오스 단자는 구동 소자들(D1, D2)의 기준 전위 라인에 연결된다.
도 4는 도 3의 내부 회로를 상세하게 보여준다.
도 4를 참조하면, 제1 구동 소자(D1)에는, p-채널 전계효과 트랜지스터(M4)와 n-채널 전계효과 트랜지스터(M6)가 포함된다. 제1 입력 제어 신호(S1)가 낮은(Low) 논리 상태이면, 저항소자 R4를 통하여 낮은 전위가 p-채널 전계효과 트랜지스터(M4) 및 n-채널 전계효과 트랜지스터(M6)의 게이트에 각각 인가된다. 이에 따라, p-채널 전계효과 트랜지스터(M4)가 턴-온(turn-on)되고, n-채널 전계효과 트랜지스터(M6)가 턴-오프(turn-off)된다. 또한, 제1 출력 전계효과 트랜지스터(M1)의 게이트에는, 제2 공급 전압(VCE)이 저항소자(R9), 다이오드(D5), p-채널 전계효과 트랜지스터(M4) 및 저항소자(R1)를 통하여 인가된다. 제1 출력 전계효과 트랜지스터(M1)의 게이트와 소오스 사이에 충전이 수행되고, 드레인과 소오스 사이에 n-채널이 형성되어, 제1 공급 전압(VS)이 제1 출력 전계효과 트랜지스터(M1)를 통하여 상응하는 Y 전극 라인 예를 들어, 제1 Y 전극 라인(Y1)에 인가된다.
이와 반대로, 제1 입력 제어 신호(S1)가 높은(High) 논리 상태이면, 저항소자(R4)를 통하여 높은 전위가 p-채널 전계효과 트랜지스터(M4) 및 n-채널 전계효과 트랜지스터(M6)의 게이트에 각각 인가된다. 이에 따라, p-채널 전계효과 트랜지스터(M4)가 턴-오프(turn-off)되고, n-채널 전계효과 트랜지스터(M6)가 턴-온(turn-on)된다. 또한, 제1 출력 전계효과 트랜지스터(M1)의 게이트와 소오스 사이에는 n-채널 전계효과 트랜지스터(M6)를 통하여 방전이 수행되고, 제1 출력 전계효과 트랜지스터(M1)가 턴-오프(turn-off)되어, 제1 Y 전극 라인(Y1)에 낮은 전위가 인가된다.
위와 같이 동작하는 제1 구동 소자(D1)는, 제1 입력 제어 신호(S1)에 따라 제1 출력 전계효과 트랜지스터(M1)를 구동하여, 제1 Y 전극 라인(Y1)에 구형파 신호가 인가되게 하는 목적으로 사용된다.
한편, 제2 구동 소자(D2)에는, p-채널 전계효과 트랜지스터(M5), n-채널 전계효과 트랜지스터(M3), 저항소자들(R2, R10), 캐페시터(C2) 및 다이오드(D3)가 포함된다. 제2 입력 제어 신호(S2)가 낮은(Low) 논리 상태이면, 저항소자(R5)를 통하여 낮은 전위가 p-채널 전계효과 트랜지스터(M5) 및 n-채널 전계효과 트랜지스터(M3)의 게이트에 각각 인가된다. 이에 따라, p-채널 전계효과 트랜지스터(M5)가 턴-온(turn-on)되고, n-채널 전계효과 트랜지스터(M3)가 턴-오프(turn-off)된다. 또한, 제2 출력 전계효과 트랜지스터(M2)의 게이트에는, 제2 공급 전압(VCE)이 저항소자(R12), 다이오드(D6), p-채널 전계효과 트랜지스터(M5) 및 저항소자(R2)를 통하여 인가된다. 여기서, p-채널 전계효과 트랜지스터(M5)의 드레인과, 제1 공급 전압(VS) 단자 사이에는, 저항소자(R10), 캐페시터(C2) 및 다이오드(D3)가 연결되어 있다. 이에 따라, 제2 출력 전계효과 트랜지스터(M2)의 게이트와 소오스 사이에는 또다른 파형 예를 들어, 램프(lamp) 파형이 인가되므로, 이에 상응하는 파형의 전위가 제1 Y 전극 라인(Y1)에 인가된다.
이와 반대로, 제2 입력 제어 신호(S2)가 높은(High) 논리 상태이면, 저항소자(R5)를 통하여 높은 전위가 p-채널 전계효과 트랜지스터(M5) 및 n-채널 전계효과 트랜지스터(M3)의 게이트에 각각 인가된다. 이에 따라, p-채널 전계효과 트랜지스터(M5)가 턴-오프(turn-off)되고, n-채널 전계효과 트랜지스터(M3)가 턴-온(turn-on)된다. 또한, 제2 출력 전계효과 트랜지스터(M2)의 게이트와 소오스 사이에는 n-채널 전계효과 트랜지스터(M3)를 통하여 방전이 수행되고, 제2 출력 전계효과 트랜지스터(M2)가 턴-오프(turn-off)되어, 제1 Y 전극 라인(Y1)에 낮은 전위가 인가된다.
위와 같이 동작하는 제2 구동 소자(D2)는, 제2 입력 제어 신호(S2)에 따라 제2 출력 전계효과 트랜지스터(M2)를 구동하여, 제1 Y 전극 라인(Y1)에 램프파 신호가 인가되게 하는 목적으로 사용된다.
상기와 같은 종래의 주사 구동부(6)에는, 각 Y 전극 라인(Y1, ..., Yn)에 대하여 복수의 출력 트랜지스터들(M1, M2)과 그 구동 소자들(D1, D2)이 구비되어 있다. 이에 따라, Y 구동부의 회로가 복잡해짐으로써, 구동 성능이 저하되고 제조 비용이 높아지는 문제점들이 있다.
본 발명의 목적은, 3-전극 면방전 플라즈마 표시 패널의 구동 장치에 있어서, Y 구동부의 회로가 단순해짐으로써, 구동 성능이 높아지고 제조 비용이 낮아질 수 있는 구동 장치를 제공하는 것이다.
도 1은 일반적인 3-전극형 플라즈마 표시 패널의 구성을 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 표시 패널의 일반적인 구동 장치를 보여주는 도면이다.
도 3은 도 1의 장치에서 종래의 주사 구동부의 내부 회로를 보여주는 도면이다.
도 4는 도 3의 내부 회로를 상세하게 보여주는 회로도이다.
도 5는 도 1의 장치에서 본 발명에 따른 주사 구동부의 내부 회로를 보여주는 도면이다.
도 6은 도 5의 내부 회로를 상세하게 보여주는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 표시 패널, 10...앞쪽 글라스 기판,
11...유전층, 12...일산화마그네슘층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ...Xn...X 전극 라인, Y1, ...Yn...Y 전극 라인,
AR1, AG1, ..., AGm, ABm...어드레스 전극 라인,
2...제어부, 3...어드레스 구동부,
4...X-공통 구동부, 5, 6...Y 구동부,
VS...제1 공급 전압, VCE...제2 공급 전압,
M1, M2, MD...출력 트랜지스터, D1, D2, DD...구동 소자,
S1, S2...입력 제어 신호,
R9, D5, M1P, R4, R1, D1...제1 상부 회로,
R9, D5, M2P, R5, R2, D2, C2, R10, D3...제2 상부 회로,
M1N, R6, R3...제1 하부 회로, M2N, R7...제2 하부회로.
상기 목적을 이루기 위한 본 발명의 플라즈마 표시 패널의 구동 장치는, 제어부, 어드레스 구동부, Y 구동부 및 X 구동부를 포함한 플라즈마 표시 패널의 구동 장치이다. 상기 제어부는, 외부로부터의 영상 신호에 따라 플라즈마 표시 패널의 구동 제어 신호들을 발생시킨다. 상기 어드레스 구동부는, 상기 제어부로부터의 구동 제어 신호들중에서 어드레스 신호를 처리하여 상기 플라즈마 표시 패널의 어드레스 전극 라인들에 인가한다. 상기 Y 구동부는, 상기 제어부로부터의 구동 제어 신호들중에서 Y 구동 제어 신호에 의하여 상기 플라즈마 표시 패널의 Y 전극 라인들을 구동한다. 상기 X 구동부는, 상기 제어부로부터의 구동 제어 신호들중에서 X 구동 제어 신호에 의하여 상기 플라즈마 표시 패널의 X 전극 라인들을 구동한다. 여기서, 상기 Y 구동부가 출력 트랜지스터 및 단위 구동회로를 포함한다. 상기 출력 트랜지스터의 출력 단자는 상응하는 Y 전극 라인에 연결된다. 상기 단위 구동회로는, 상기 Y 구동 제어 신호에 포함되어 입력되는 적어도 제1 및 제2 입력 제어 신호들에 따라 상기 출력 트랜지스터에 서로 다른 구동 제어 신호를 발생시킴으로써, 상기 출력 트랜지스터로부터 서로 다른 파형의 Y 구동 신호가 출력되게 한다.
본 발명의 상기 플라즈마 표시 패널의 구동 장치에 의하면, 상기 Y 구동부가출력 트랜지스터 및 단위 구동회로를 포함하여 그 회로가 단순해짐으로써, 구동 성능이 높아지고 제조 비용이 낮아질 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
본 실시예에 적용되는 3-전극형 플라즈마 표시 패널 및 그 구동 장치의 일반적인 사항들은 도 1 및 2에서 설명된 바와 같다.
도 5는 도 1의 장치에서 본 발명에 따른 주사 구동부(6)의 내부 회로를 보여준다.
도 5를 참조하면, 본 발명에 따른 주사 구동부(6)는 출력 트랜지스터(MD) 및 단위 구동회로(DD)를 포함한다. 출력 트랜지스터(MD)의 출력 단자는 상응하는 Y 전극 라인(예를 들어, Y1)에 연결된다. 단위 구동회로(DD)는, Y 구동 제어 신호에 포함되어 입력되는 적어도 제1 및 제2 입력 제어 신호들(S1, S2)에 따라 출력 트랜지스터(MD)에 서로 다른 구동 제어 신호를 발생시킴으로써, 출력 트랜지스터(MD)로부터 서로 다른 파형의 Y 구동 신호가 출력되게 한다. 이 단위 구동회로(DD)에는 제1 및 제2 공급 전압들(VS, VCE)이 인가된다. 이에 따라, Y 구동부(6)가 출력 트랜지스터(MD) 및 단위 구동회로(DD)를 포함하여 그 회로가 단순해짐으로써, 구동 성능이 높아지고 제조 비용이 낮아질 수 있다.
도 6은 도 5의 내부 회로를 상세하게 보여준다.
도 6을 참조하면, 출력 트랜지스터(MD)는, n-채널 전계효과 트랜지스터(MD)로서, 그 드레인이 제1 공급 전압(VS)의 단자에 연결되고, 그 게이트가 단위 구동회로(DD)의 출력단에 연결되며, 그 소오스가 상응하는 Y 전극 라인(예를 들어, Y1)에 연결된다.
단위 구동회로(DD)는 제1 상부 회로(R9, D5, M1P, R4, R1, D1), 제2 상부 회로(R9, D5, M2P, R5, R2, D2, C2, R10, D3), 제1 하부 회로(R6, M1N, R3) 및 제2 하부 회로(R7, M2N)를 포함한다.
제1 상부 회로(R9, D5, M1P, R4, R1, D1)는, 제1 입력 제어 신호(S1)에 따라 출력 트랜지스터(MD)의 게이트와 소오스 사이에 제1 파형의 전압을 인가하여, 출력 트랜지스터(MD)의 게이트와 소오스 사이가 충전됨으로써 출력 트랜지스터(MD)의 소오스로부터 제1 파형의 Y 구동 신호가 출력되게 한다.
제2 상부 회로(R9, D5, M2P, R5, R2, D2, C2, R10, D3)는, 제2 입력 제어 신호(S2)에 따라 출력 트랜지스터(MD)의 게이트와 소오스 사이에 제2 파형의 전압을 인가하여, 출력 트랜지스터(MD)의 게이트와 소오스 사이가 충전됨으로써 출력 트랜지스터(MD)의 소오스로부터 제2 파형의 Y 구동 신호가 출력되게 한다.
제1 하부 회로(R6, M1N, R3)는, 제1 입력 제어 신호(S1)에 따라 출력 트랜지스터(MD)의 게이트와 소오스 사이가 방전되게 하여, 출력 트랜지스터(MD)의 소오스가 빠르게 플로팅되게 한다.
제2 하부 회로(R7, M2N)는, 제2 입력 제어 신호(S2)에 따라 출력 트랜지스터(MD)의 게이트와 소오스 사이가 방전되게 하여, 출력 트랜지스터의 소오스가 빠르게 플로팅되게 한다.
제1 상부 회로(R9, D5, M1P, R4, R1, D1)는, 제1 p-채널 전계효과 트랜지스터(M1P) 및 제1 다이오드(D1)를 포함한다. 제1 p-채널 전계효과 트랜지스터(M1P)는, 그 소오스가 제2 공급 전압(VCE)에 연결되고, 그 게이트에 제1 입력 제어 신호(S1)가 입력된다. 제1 다이오드(D1)는, 그 애노드가 제1 p-채널 전계효과 트랜지스터(M1P)의 드레인에 연결되고, 그 캐소드가 출력 트랜지스터(MD)의 게이트에 연결된다. 이 제1 다이오드(D1)는 출력 트랜지스터(MD)의 게이트로부터 제1 p-채널 전계효과 트랜지스터(M1P)의 드레인으로 흐르는 전류를 차단한다.
제2 상부 회로(R9, D5, M2P, R5, R2, D2, C2, R10, D3)는 제2 p-채널 전계효과 트랜지스터(M2P), 제2 다이오드(D2) 및 캐페시터(C2)를 포함한다. 제2 p-채널 전계효과 트랜지스터(M2P)는, 그 소오스가 제2 공급 전압(VCE)에 연결되고, 그 게이트에 제2 입력 제어 신호(S2)가 입력된다. 제2 다이오드(D2)는, 그 애노드가 제2 p-채널 전계효과 트랜지스터(M2P)의 드레인에 연결되고, 그 캐소드가 출력 트랜지스터(MD)의 게이트에 연결된다. 이 제2 다이오드(D2)는 출력 트랜지스터(MD)의 게이트로부터 제2 p-채널 전계효과 트랜지스터(M2P)의 드레인으로 흐르는 전류를 차단한다. 캐페시터(C2)는, 제1 공급 전압(VS)의 단자와, 제2 p-채널 전계효과 트랜지스터(M2U)의 드레인 사이에 연결되어, 제2 p-채널 전계효과 트랜지스터(M2P)의 드레인으로부터 제2 다이오드(D2)를 통하여 출력 트랜지스터(MD)의 게이트에 인가되는 전압의 파형을 조정한다.
제1 하부 회로(R6, M1N, R3)의 제1 n-채널 전계효과 트랜지스터(M1N)는, 그 드레인이 출력 트랜지스터(MD)의 게이트에 연결되고, 그 게이트에 제1 입력 제어 신호(S1)가 입력된다. 제2 하부 회로(R7, M2N)의 제2 n-채널 전계효과 트랜지스터(M2N)는, 그 드레인이 제1 n-채널 전계효과 트랜지스터(M1N)의 소오스에 연결되고, 그 게이트에 제2 입력 제어 신호(S1)가 입력되며, 그 소오스가 출력 트랜지스터(MD)의 소오스에 연결된다.
아래의 표 1은 도 6의 각 트랜지스터의 동작 상태에 따른 출력 상태를 보여준다.
M1P 온 오프 오프
M2P 오프 온 오프
M1N 오프 온 온
M2N 온 오프 온
MD 온 온 오프
MD출력 구형파 램프파 플로팅
위와 같은 동작표에 따라 제어 신호들(S1, S2)을 형성함으로써 원하는 Y 구동 신호를 출력할 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 표시 패널의 구동 장치에 의하면, Y 구동부가 출력 트랜지스터 및 단위 구동회로를 포함하여 그 회로가 단순해짐으로써, 구동 성능이 높아지고 제조 비용이 낮아질 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (6)

  1. 외부로부터의 영상 신호에 따라 플라즈마 표시 패널의 구동 제어 신호들을 발생시키는 제어부; 상기 제어부로부터의 구동 제어 신호들중에서 어드레스 신호를 처리하여 상기 플라즈마 표시 패널의 어드레스 전극 라인들에 인가하는 어드레스 구동부; 상기 제어부로부터의 구동 제어 신호들중에서 Y 구동 제어 신호에 의하여 상기 플라즈마 표시 패널의 Y 전극 라인들을 구동하는 Y 구동부; 및 상기 제어부로부터의 구동 제어 신호들중에서 X 구동 제어 신호에 의하여 상기 플라즈마 표시 패널의 X 전극 라인들을 구동하는 X 구동부를 포함한 플라즈마 표시 패널의 구동 장치에 있어서,
    상기 Y 구동부가,
    그 출력 단자가 상응하는 Y 전극 라인에 연결되는 출력 트랜지스터; 및
    상기 Y 구동 제어 신호에 포함되어 입력되는 적어도 제1 및 제2 입력 제어 신호들에 따라 상기 출력 트랜지스터에 서로 다른 구동 제어 신호를 발생시킴으로써, 상기 출력 트랜지스터로부터 서로 다른 파형의 Y 구동 신호가 출력되게 하는 단위 구동회로를 포함한 구동 장치.
  2. 제1항에 있어서, 상기 출력 트랜지스터가,
    그 드레인이 제1 공급 전압(VS)의 단자에 연결되고, 그 게이트가 상기 단위 구동회로의 출력단에 연결되며, 그 소오스가 상응하는 Y 전극 라인에 연결되는 n-채널 전계효과 트랜지스터인 구동 장치.
  3. 제1항에 있어서, 상기 단위 구동회로가,
    상기 제1 입력 제어 신호에 따라 상기 출력 트랜지스터의 게이트와 소오스 사이에 제1 파형의 전압을 인가하여, 상기 출력 트랜지스터의 게이트와 소오스 사이가 충전됨으로써 상기 출력 트랜지스터의 소오스로부터 제1 파형의 Y 구동 신호가 출력되게 하는 제1 상부 회로;
    상기 제2 입력 제어 신호에 따라 상기 출력 트랜지스터의 게이트와 소오스 사이에 제2 파형의 전압을 인가하여, 상기 출력 트랜지스터의 게이트와 소오스 사이가 충전됨으로써 상기 출력 트랜지스터의 소오스로부터 제2 파형의 Y 구동 신호가 출력되게 하는 제2 상부 회로;
    상기 제1 입력 제어 신호에 따라 상기 출력 트랜지스터의 게이트와 소오스 사이가 방전되게 하여, 상기 출력 트랜지스터의 소오스가 빠르게 플로팅되게 하는 제1 하부 회로; 및
    상기 제2 입력 제어 신호에 따라 상기 출력 트랜지스터의 게이트와 소오스 사이가 방전되게 하여, 상기 출력 트랜지스터의 소오스가 빠르게 플로팅되게 하는 제2 하부 회로를 포함한 구동 장치.
  4. 제3항에 있어서, 상기 제1 상부 회로가,
    그 소오스가 제2 공급 전압(VCE)에 연결되고, 그 게이트에 상기 제1 입력 제어 신호가 입력되는 제1 p-채널 전계효과 트랜지스터(M1P); 및
    그 애노드가 상기 제1 p-채널 전계효과 트랜지스터(M1P)의 드레인에 연결되고, 그 캐소드가 상기 출력 트랜지스터의 게이트에 연결되어, 상기 출력 트랜지스터의 게이트로부터 상기 제1 p-채널 전계효과 트랜지스터(M1P)의 드레인으로 흐르는 전류를 차단하는 제1 다이오드(D1)를 포함한 구동 장치.
  5. 제4항에 있어서, 상기 제2 상부 회로가,
    그 소오스가 상기 제2 공급 전압(VCE)에 연결되고, 그 게이트에 상기 제2 입력 제어 신호가 입력되는 제2 p-채널 전계효과 트랜지스터(M2P);
    그 애노드가 상기 제2 p-채널 전계효과 트랜지스터(M2P)의 드레인에 연결되고, 그 캐소드가 상기 출력 트랜지스터의 게이트에 연결되어, 상기 출력 트랜지스터의 게이트로부터 상기 제2 p-채널 전계효과 트랜지스터(M2P)의 드레인으로 흐르는 전류를 차단하는 제2 다이오드(D2); 및
    상기 제1 공급 전압(VS)의 단자와, 상기 제2 p-채널 전계효과 트랜지스터(M2U)의 드레인 사이에 연결되어, 상기 제2 p-채널 전계효과 트랜지스터(M2P)의 드레인으로부터 상기 제2 다이오드(D2)를 통하여 상기 출력 트랜지스터의 게이트에 인가되는 전압의 파형을 조정하기 위한 캐페시터(C2)를 포함한 구동 장치.
  6. 제5항에 있어서,
    상기 제1 하부 회로가,
    그 드레인이 상기 출력 트랜지스터의 게이트에 연결되고, 그 게이트에 상기 제1 입력 제어 신호가 입력되는 제1 n-채널 전계효과 트랜지스터(M1N)를 포함하고,
    상기 제2 하부 회로가,
    그 드레인이 상기 제1 n-채널 전계효과 트랜지스터(M1N)의 소오스에 연결되고, 그 게이트에 상기 제2 입력 제어 신호가 입력되며, 그 소오스가 상기 출력 트랜지스터의 소오스에 연결되는 제2 n-채널 전계효과 트랜지스터(M2N)를 포함한 구동 장치.
KR10-2001-0004923A 2001-02-01 2001-02-01 플라즈마 표시 패널의 구동장치 KR100416092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0004923A KR100416092B1 (ko) 2001-02-01 2001-02-01 플라즈마 표시 패널의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0004923A KR100416092B1 (ko) 2001-02-01 2001-02-01 플라즈마 표시 패널의 구동장치

Publications (2)

Publication Number Publication Date
KR20020064460A KR20020064460A (ko) 2002-08-09
KR100416092B1 true KR100416092B1 (ko) 2004-01-24

Family

ID=27693064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0004923A KR100416092B1 (ko) 2001-02-01 2001-02-01 플라즈마 표시 패널의 구동장치

Country Status (1)

Country Link
KR (1) KR100416092B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458567B1 (ko) * 2001-11-15 2004-12-03 삼성에스디아이 주식회사 멀티 레벨의 구동 전압을 발생하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251278A (ja) * 1996-03-14 1997-09-22 Fujitsu Ltd Ａｃ型のプラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置
JPH1185093A (ja) * 1997-09-02 1999-03-30 Pioneer Electron Corp 表示パネル駆動装置
JPH11316570A (ja) * 1998-05-06 1999-11-16 Mitsubishi Electric Corp 交流面放電型プラズマディスプレイパネル用駆動装置及びその駆動方法、並びに交流面放電型プラズマディスプレイ装置
KR19990086992A (ko) * 1998-05-19 1999-12-15 아끼구사 나오유끼 플라즈마 디스플레이장치
JP2000155557A (ja) * 1998-11-20 2000-06-06 Pioneer Electronic Corp Ｐｄｐ駆動装置
JP2000293135A (ja) * 1999-04-01 2000-10-20 Pioneer Electronic Corp プラズマディスプレイパネルの駆動装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251278A (ja) * 1996-03-14 1997-09-22 Fujitsu Ltd Ａｃ型のプラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置
JPH1185093A (ja) * 1997-09-02 1999-03-30 Pioneer Electron Corp 表示パネル駆動装置
JPH11316570A (ja) * 1998-05-06 1999-11-16 Mitsubishi Electric Corp 交流面放電型プラズマディスプレイパネル用駆動装置及びその駆動方法、並びに交流面放電型プラズマディスプレイ装置
KR19990086992A (ko) * 1998-05-19 1999-12-15 아끼구사 나오유끼 플라즈마 디스플레이장치
JP2000155557A (ja) * 1998-11-20 2000-06-06 Pioneer Electronic Corp Ｐｄｐ駆動装置
JP2000293135A (ja) * 1999-04-01 2000-10-20 Pioneer Electronic Corp プラズマディスプレイパネルの駆動装置

Also Published As

Publication number Publication date
KR20020064460A (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
US6529177B2 (en) Plasma display with reduced power consumption
KR100224119B1 (ko) 평면표시용 구동장치
KR100563404B1 (ko) 플라즈마 디스플레이 패널 구동 방법
US6160530A (en) Method and device for driving a plasma display panel
US7075528B2 (en) Display panel drive circuit and plasma display
JP3642693B2 (ja) プラズマディスプレイパネル装置
US6215463B1 (en) Driving system for a display panel
US20050200299A1 (en) Display panel driving apparatus
US20060285399A1 (en) Drive circuit and display apparatus
JP2004326116A (ja) アドレスディスプレー混合駆動方法を効率的に遂行するプラズマディスプレーパネルの駆動装置
KR100416092B1 (ko) 플라즈마 표시 패널의 구동장치
JP2005338842A (ja) プラズマディスプレイ装置
KR100756142B1 (ko) 플라즈마 디스플레이 장치
US6661395B2 (en) Method and device to drive a plasma display
US7271800B2 (en) Apparatus for driving plasma display panel performing address-display mixing driving scheme
JPH11338417A (ja) プラズマディスプレイ表示装置
KR100430089B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100502348B1 (ko) 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로
US8203549B2 (en) Plasma display panel driving method and plasma display apparatus
KR100433233B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP3398632B2 (ja) 平面表示装置
KR20050080696A (ko) 플라즈마 디스플레이 패널의 구동장치
KR20010055810A (ko) 플라즈마 디스플레이 패널의 고속 구동방법
JP3684367B2 (ja) プラズマディスプレイパネルの駆動装置
KR100382070B1 (ko) 플라즈마 표시 패널의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee