JP2004326116A - アドレスディスプレー混合駆動方法を効率的に遂行するプラズマディスプレーパネルの駆動装置 - Google Patents

アドレスディスプレー混合駆動方法を効率的に遂行するプラズマディスプレーパネルの駆動装置 Download PDF

Info

Publication number
JP2004326116A
JP2004326116A JP2004128744A JP2004128744A JP2004326116A JP 2004326116 A JP2004326116 A JP 2004326116A JP 2004128744 A JP2004128744 A JP 2004128744A JP 2004128744 A JP2004128744 A JP 2004128744A JP 2004326116 A JP2004326116 A JP 2004326116A
Authority
JP
Japan
Prior art keywords
electrode
driving
circuit
display
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004128744A
Other languages
English (en)
Other versions
JP4208760B2 (ja
Inventor
Kyoung Ho Kang
京湖 姜
Woo-Joon Jeong
宇▲ジュン▼ 鄭
Gakuki Sai
學起 崔
Shokun Sai
昇勲 蔡
Min Sun Yoo
▲ミン▼先 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2004326116A publication Critical patent/JP2004326116A/ja
Application granted granted Critical
Publication of JP4208760B2 publication Critical patent/JP4208760B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】 本発明は、アドレスディスプレー混合駆動方法を効率的に遂行するプラズマディスプレーパネルの駆動装置を提供する。
【解決手段】 映像処理部、制御部、アドレス駆動部、Ｘ駆動部、及びＹ駆動部を含むプラズマディスプレーパネルの駆動装置であり、プラズマディスプレーパネルのＸＹ電極ライン対が複数のＸＹ電極−ライン対グループに割り当てられ、Ｘ駆動部及びＹ駆動部のうち少なくとも何れか１つが複数のＸＹ電極−ライン対グループに対応するように複数の駆動回路を有する。この複数の駆動回路は、個別に動作して、アドレッシングとディスプレー維持放電とを交互に遂行するもののアドレッシングが完了したＸＹ電極−ライン対グループにのみ前記ディスプレー維持放電を可能にする交流電圧を印加する。
【選択図】図６

Description

本発明は、プラズマディスプレーパネルの駆動装置に係り、より詳細には、Ｘ電極ライン及びＹ電極ラインが交互に平行に配列されてＸＹ電極ライン対をなし、このＸＹ電極ライン対に対してアドレス電極ラインが交差される領域でディスプレーセルが設定される３電極面放電構造のプラズマディスプレーパネルの駆動装置に関する。
図１は、通常的な３電極面放電方式のプラズマディスプレーパネルの構造を示す。図２は、図１のパネルの一ディスプレーセルの例を示す。図１及び図２を参照すれば、通常的な面放電プラズマディスプレーパネル１の前方及び後方のガラス基板１０、１３間には、アドレス電極ラインＡＲ１，ＡＧ１，・・・，ＡＧｍ，ＡＢｍ，誘電層１１、１５、Ｙ電極ラインＹ１，・・・、Ｙｎ，Ｘ電極ラインＸ１，・・・，Ｘｎ，蛍光層１６、隔壁１７及び保護層としての一酸化マグネシウム層１２が備えられている。
アドレス電極ラインＡＲ１，ＡＧ１，・・・，ＡＧｍ，ＡＢｍは後方のガラス基板１３の前方に一定なパターンで形成される。下方の誘電層１５はアドレス電極ラインＡＲ１、ＡＧ１，・・・，ＡＧｍ，ＡＢｍの前方で全面塗布される。下方の誘電層１５の前方には隔壁１７がアドレス電極ラインＡＲ１，ＡＧ１，・・・，ＡＧｍ，ＡＢｍと平行した方向に形成される。この隔壁１７は各ディスプレーセルの放電領域を区画し、各ディスプレーセル間の光学的干渉を防止する機能をする。蛍光層１６は、隔壁１７間で形成される。
Ｘ電極ラインＸ１，・・・，ＸｎとＹ電極ラインＹ１，・・・，Ｙｎとはアドレス電極ラインＡＲ１，ＡＧ１，・・・，ＡＧｍ，ＡＢｍと直交するように前方のガラス基板１０の後方に一定なパターンに形成される。各交差点は相応するディスプレーセルを設定する。各Ｘ電極ラインＸ１，・・・，Ｘｎと各Ｙ電極ラインＹ１，・・・，ＹｎとはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのような透明な導電性材質の透明電極ライン（図２のＸｎａ，Ｙｎａ）と伝導度を高めるための金属電極ライン（図２のＸｎｂ，Ｙｎｂ）が結合されて形成される。前方の誘電層１１はＸ電極ラインＸ１，・・・，ＸｎとＹ電極ラインＹ１，・・・，Ｙｎとの後方に全面塗布されて形成される。強い電界からパネル１を保護するための保護層１２、例えば、一酸化マグネシウム層は前方の誘電層１１の後方に全面塗布されて形成される。放電空間１４にはプラズマ形成用ガスが密封される。
このようなプラズマディスプレーパネルに基本的に適用される駆動方法では、リセット、アドレス、及びディスプレー維持段階が単位サブフィールドで順次に行われる。リセット段階ではあらゆるディスプレーセルの電荷状態が均一になる。アドレッシング段階では、選択されたディスプレーセルに所定の壁電圧が生成される。ディスプレー維持段階では、あらゆるＸＹ電極ライン対に所定の交流電圧が印加されることによってアドレッシング段階で前記壁電圧が形成されたディスプレーセルがディスプレー維持放電を起こす。このディスプレー維持段階において、ディスプレー維持放電を起こす選択されたディスプレーセルの放電空間１４、すなわち、ガス層でプラズマが形成され、その紫外線放射によって蛍光層（図１の１６）が励起されて光が発生する。
図３を参照すれば、図１のプラズマディスプレーパネル１の通常的な駆動装置は映像処理部６６、制御部６２、アドレス駆動部６３、Ｘ駆動部６４及びＹ駆動部６５を含む。映像処理部６６は、外部アナログ映像信号をデジタル信号に変換して内部映像信号、例えば、それぞれ８ビットのＲ、Ｇ及びＢの映像データ、クロック信号、垂直及び水平同期信号を発生させる。制御部６２は映像処理部６６からの内部映像信号によって駆動制御信号ＳＡ、ＳＹ、ＳＸを発生させる。アドレス駆動部６３は、制御部６２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちからアドレス信号ＳＡを処理してディスプレーデータ信号を発生させ、発生したディスプレーデータ信号をアドレス電極ラインに印加する。Ｘ駆動部６４は制御部６２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちからＸ駆動制御信号ＳＸを処理してＸ電極ラインに印加する。Ｙ駆動部６５は制御部６２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちからＹ駆動制御信号ＳＹを処理してＹ電極ラインに印加する。
前記のようなプラズマディスプレーパネル１の駆動装置によって行われる通常的な駆動方法において、アドレスディスプレー分離駆動方法が挙げられる（特許文献１参照）。このアドレスディスプレー分離駆動方法では、単位フレームに含まれた各サブフィールドでアドレッシング周期とディスプレー維持周期との時間領域が相互分離されている。したがって、アドレッシング周期で各ＸＹ電極ライン対が自分のアドレッシングが遂行された後で他のＸＹ電極ライン対が全てアドレッシングされるまで待たねばならない。このようにアドレッシングが遂行された後の待機時間の存在によって各ディスプレーセルの壁電荷状態が乱れ、アドレッシング周期の終了時点で始まるディスプレー維持周期でディスプレー維持放電の正確度が落ちる問題点がある。
図４及び５を参照すれば、図３の駆動装置において、アドレスディスプレー分離駆動方法を遂行する通常的な駆動装置はＸ駆動部６４及びＹ駆動部６５共に統合的に動作する。これによって、Ｘ駆動部６４は単一リセット回路ＲＣＸ及び単一維持回路ＳＣＸを含み、Ｙ駆動部６５は単一リセット／維持回路ＲＳＣ及び単一走査回路を含む。
Ｘ駆動部６４の単一リセット回路ＲＣＸはリセット周期でプラズマディスプレーパネル１のあらゆるＸ電極ラインＸ１，・・・，Ｘｎに印加される駆動信号を発生させる。Ｘ駆動部６４の単一維持回路ＳＣＸはディスプレー維持周期であらゆるＸ電極ラインＸ１，・・・，Ｘｎに印加される駆動信号を発生させる。Ｘ駆動部６４のダイオードＤ１は単一維持回路ＳＣＸの出力がリセット回路ＲＣＸの出力に影響を及ぼさなくなる。
Ｙ駆動部６５の単一リセット／維持回路ＲＳＣはリセット周期及びディスプレー維持周期でＹ電極ラインＹ１，・・・，Ｙｎに印加される駆動信号ＯＲＳを発生させる。Ｙ駆動部６５の単一走査回路は、単一走査駆動回路ＡＣ及び単一スイッチング出力回路ＳＩＣを含み、選択されたディスプレーセルに所定の壁電圧を生成するアドレッシング動作のためにＹ電極ラインに順次に走査パルスを印加する。単一走査回路ＡＣ、ＳＩＣの走査駆動回路ＡＣはアドレッシング周期でＹ電極ラインＹ１，・・・，Ｙｎに印加される駆動信号を発生させる。単一走査回路のスイッチング出力回路ＳＩＣでは、上側トランジスタＹＵ１，・・・，ＹＵｎ及び下側トランジスタＹＬ１、・・・、ＹＬｎが配列され、各上側トランジスタ及び各下側トランジスタの共通出力ラインがそれぞれのＹ電極ラインＹ１，・・・，Ｙｎに対応するように連結されている。単一リセット／維持回路ＲＳＣ及び単一走査駆動回路ＡＣの出力は、共通電源ラインＰＬu，ＰＬＬを通じて単一スイッチング出力回路ＳＩＣのあらゆる上側トランジスタＹＵ１，・・・，ＹＵｎ及びあらゆる下側トランジスタＹＬ１，・・・，ＹＬｎに印加される。
図５を参照して、図４のＹ駆動部６５の単一走査回路の動作過程を述べる。
リセット周期及びディスプレー維持周期において、リセット／維持回路ＲＳＣからの駆動信号ＯＲＳは走査駆動回路ＡＣのＡ点、スイッチング出力回路ＳＩＣの下側トランジスタＹＬ１，・・・，ＹＬｎを通じて３電極プラズマディスプレーパネル１のＹ電極ラインに印加される。この場合、走査駆動回路ＡＣのあらゆる大電力トランジスタＳＳＣ１、ＳＳＣ２、ＳＳＳＰ、ＳＳＣＬがターンオフされる。また、リセット／維持回路ＲＳＣからの駆動信号ＯＲＳは走査駆動回路ＡＣのＡ点、第３大電力トランジスタＳＳＰ及びスイッチング出力回路ＳＩＣの上側トランジスタＹＵ１、・・・、ＹＵｎを通じて３電極プラズマディスプレーパネル１のＹ電極ラインに印加されうる。この場合、走査駆動回路ＡＣで大電力トランジスタＳＳＰを除外した残りの大電力トランジスタＳＳＣ１、ＳＳＣ２、ＳＳＣＬがターンオフされる。
アドレッシング周期において、走査駆動回路ＡＣの第３大電力トランジスタＳＳＰを除外した残りの大電力トランジスタＳＳＣ１、ＳＳＣ２、ＳＳＣＬがターンオンされる。これによって、走査用バイアス電圧ＶＳＣＡＮが第１及び第２大電力トランジスタＳＳＣ１、ＳＳＣ２を通じてスイッチング出力回路ＳＩＣの上側トランジスタＹＵ１、・・・、ＹＵｎに印加される。また、接地電圧が第４大電力トランジスタＳＳＣＬを通じてスイッチング出力回路ＳＩＣの下側トランジスタＹＬ１、・・・、ＹＬｎに印加される。ここで、走査される１つのＹ電極ラインに連結された下側トランジスタがターンオンされ、上側のトランジスタがターンオフされる。また、走査されていない残りのあらゆるＹ電極ラインに連結された下側トランジスタがターンオフされ、上側トランジスタがターンオンされる。これによって、走査される１つのＹ電極ラインには走査用接地電圧が印加され、走査されない残りのあらゆるＹ電極ラインには走査用バイアス電圧ＶＳＣＡＮが印加される。
アドレッシング周期において、走査される１つのＹ電極ラインに走査用接地電圧が印加される時点、アドレス電極ラインＡＲ１，・・・，ＡＢｍにへのディスプレーデータ信号が印加される時点、アドレス電極ラインＡＲ１，・・・，ＡＢｍへのディスプレーデータ信号の印加が終了される時点、及び走査される１つのＹ電極ラインへの走査用接地電圧の印加が終了される時点での電流通路を調べてみれば、次の通りである。
第１に、走査される１つのＹ電極ラインに走査用接地電圧が印加される時点では、走査される１つのＹ電極ラインに連結されたディスプレーセル（すなわち、電気的キャパシタ）からスイッチング出力回路ＳＩＣの１つの下側トランジスタ及び走査駆動回路ＡＣの第４大電力トランジスタＳＳＣＬを通じて接地端子に電流が流れる。
第２に、アドレス電極ラインＡＲ１、・・・、ＡＢｍにディスプレーデータ信号が印加される時点では、選択電圧が印加されたアドレス電極ラインから走査中の１つのＹ電極ラインに放電電流が流れるのみならず、走査されていない残りのあらゆるＹ電極ライン、スイッチング出力回路ＳＩＣの上側のトランジスタ、走査駆動回路ＡＣの第１及び第２大電力トランジスタＳＳＣ１、ＳＳＣ２を通じて走査用バイアス電圧ＶＳＣＡＮの端子に電流が流れる。
第３に、アドレス電極ラインＡＲ１、・・・、ＡＢｍにディスプレーデータ信号の印加が終了される時点では、走査用バイアス電圧ＶＳＣＡＮの端子から走査駆動回路ＡＣの第１及び第２大電力トランジスタＳＳＣ１、ＳＳＣ２、スイッチング出力回路ＳＩＣの上側トランジスタ、Ｙ電極ラインを通じてアドレス電極ラインＡＲ１、・・・、ＡＢｍに電流が流れる。
そして、第４に、走査される１つのＹ電極ラインへの走査用接地電圧の印加が終了される時点では、走査用バイアス電圧ＶＳＣＡＮの端子から走査駆動回路ＡＣの第１及び第２大電力トランジスタＳＳＣ１、ＳＳＣ２、スイッチング出力回路ＳＩＣの上側トランジスタ、Ｙ電極ラインを通じてディスプレーセル（電気的キャパシタ）に電流が流れる。
したがって、スイッチング出力回路ＳＩＣの上側トランジスタ（ＹＵ１ないしＹＵｎ）の共通電源ラインと走査用バイアス電圧ＶＳＣＡＮの端子間にはスイッチングのための大電力トランジスタが連結されねばならないことが分かる。ここで、１つの大電力トランジスタＳＳＣ１またはＳＳＣ２のみが連結される場合、次のような問題点が発生するので、２つの大電力トランジスタＳＳＣ１及びＳＳＣ２が必要である。
第１に、第２大電力トランジスタＳＳＣ２のみが連結される場合、リセット周期及びディスプレー維持周期でリセット／維持回路ＲＳＣからの駆動信号ＯＲＳが第２大電力トランジスタＳＳＣ２の内部ダイオードを通じて走査用バイアス電圧ＶＳＣＡＮの端子に印加され、電流が流れる。これによって、リセット周期及びディスプレー維持周期での駆動が不安定になり消費電力が高まる。
第２に、第１大電力トランジスタＳＳＣ１のみが連結される場合、走査用バイアス電圧ＶＳＣＡＮの端子からの予期しなかったオーバーシュートパルスが第１大電力トランジスタＳＳＣ１の内部ダイオードを通じてスイッチング出力回路ＳＩＣのあらゆる上側トランジスタＹＵ１、・・・、ＹＵｎに印加されうる。これによってあらゆる周期での駆動が不安定になってしまう。
一方、第３大電力トランジスタＳＳＰが連結されなくて上側及び下側の共通電源ラインが単純に切断された場合、リセット周期及びディスプレー維持周期で単一リセット／維持回路ＲＳＣからの駆動信号ＯＲＳがスイッチング出力回路ＳＩＣのあらゆる下側トランジスタＹＬ１，・・・，ＹＬｎを通じてあらゆるＹ電極ラインＹ１、・・・、Ｙｎに印加されるだけではなく、上側トランジスタＹＵ１，・・・，ＹＵｎの内部ダイオード、及び走査駆動回路ＡＣの第２大電力トランジスタＳＳＣ２の内部ダイオードを通じて第１大電力トランジスタＳＳＣ１に印加される。これによって第１大電力トランジスタＳＳＣ１の性能及び寿命が短くなる。しかし、第３大電力トランジスタＳＳＰがある場合、第３大電力トランジスタＳＳＰで所定の電圧が降下されるので、第１大電力トランジスタＳＳＣ１に印加される電圧が下げられる。
前記のような通常的な駆動装置のＹ駆動部によれば、スイッチング出力回路ＳＩＣのあらゆる下側トランジスタＹＬ１、・・・、ＹＬｎがターンオフされても、リセット／維持回路ＲＳＣからの駆動信号ＯＲＳが下方の共通電源ライン及びあらゆる下側トランジスタＹＬ１、・・・、ＹＬｎの内部ダイオードを通じてあらゆるＹ電極ラインＹ１、・・・、Ｙｎに印加される。
したがって、Ｘ駆動部６４及びＹ駆動部６５全てが統合的に動作する通常的なアドレスディスプレー分離駆動装置によれば、単位フレームに含まれた各サブフィールドであらゆるＸＹ電極ライン対に対するアドレッシング周期とディスプレー維持周期の時間領域が相互分離されねばならない。したがって、アドレッシング周期で各ＸＹ電極ライン対が自分のアドレッシングが遂行された後で他のＸＹ電極ライン対が全てアドレッシングされるまで待たねばならない。このようにアドレスが遂行された後の長い待機時間の存在によって各ディスプレーセルの電荷状態が乱れ、アドレッシング周期の終了時点で始まるディスプレー維持周期でディスプレー維持放電の正確度が落ちる問題点がある。
米国特許第５,５４１,６１８号公報
本発明の目的は、ディスプレーセルがアドレスされた後で他のＸＹ電極ライン対が全てアドレッシングされるまで待つ待機時間を短縮することによって、ディスプレー維持放電の正確度を高められるプラズマディスプレーパネルの駆動装置を提供するところにある。
前記目的を解決するための本発明のプラズマディスプレーパネルの駆動装置は、外部アナログ映像信号をデジタル信号に変換して内部映像信号を発生させる映像処理部と、前記映像処理部からの内部映像信号によって駆動制御信号を発生させる制御部と、前記制御部からのアドレス信号を処理してディスプレーデータ信号を発生させ、発生したディスプレーデータ信号をアドレス電極ラインに印加するアドレス駆動部と、前記制御部からのＸ駆動制御信号を処理して前記アドレス電極ラインに交差して配列されたＸ電極ラインに印加するＸ駆動部と、前記制御部からのＹ駆動制御信号を処理して前記Ｘ電極ラインと平行にＸＹ電極ライン対をなすように配列されたＹ電極ラインに印加するＹ駆動部と、を含む。ここで、前記ＸＹ電極ライン対が複数のＸＹ電極−ライン対グループに割り当てられ、前記Ｘ駆動部及びＹ駆動部のうち少なくとも何れか１つが前記複数のＸＹ電極−ライン対グループに対応するように複数の駆動回路を持ち、前記複数の駆動回路が個別に動作してアドレッシングとディスプレー維持放電を交互に遂行するもののアドレッシングが完了したＸＹ電極−ライン対グループにのみ前記ディスプレー維持放電を可能にする交流電圧を印加する。
本発明の前記プラズマディスプレーパネルの駆動装置によれば、前記複数の駆動回路によってアドレッシングとディスプレー維持放電とを交互に遂行するもののアドレッシングが完了したＸＹ電極−ライン対グループにのみ前記ディスプレー維持放電を可能にする交流電圧を印加する。これによって、アドレッシングが完了したＸＹ電極−ライン対グループのディスプレー維持放電のための待機時間が分散されるので、それぞれのディスプレー維持放電直前の待機時間が短くなって各ディスプレーセルの電荷状態が乱れない。したがって、ディスプレー維持放電の正確度が高まりうる。
本発明によるプラズマディスプレーパネルの駆動装置によれば、Ｘ及び／またはＹ駆動部の複数の駆動回路によって混合ディスプレー維持周期及び補正ディスプレー維持周期でＸＹ電極−ライン対グループそれぞれに相異なる駆動信号が同時に印加されうる。すなわち、Ｘ及び／またはＹ駆動部の複数の駆動回路によってアドレッシングとディスプレー維持放電とが交互に行われるもののアドレッシングが完了したＸＹ電極−ライン対グループにのみディスプレー維持放電を可能にする交流電圧が印加される。これによって、アドレッシングが完了したＸＹ電極−ライン対グループのディスプレー維持放電のための待機時間が分散されるので、それぞれのディスプレー維持放電直前の待機時間が短くなって各ディスプレーセルの電荷状態が乱れない。したがって、ディスプレー維持放電の正確度が高まりうる。
以下、添付した図面を参照して本発明の望ましい実施例に対して詳細に説明する。
図３及び図６ないし図８を参照すれば、本発明の第１実施例の駆動装置は映像処理部６６、制御部６２、アドレス駆動部６３、Ｘ駆動部６４及びＹ駆動部６５を含む。映像処理部６６は外部アナログ映像信号をデジタル信号に変換して内部映像信号、例えば、それぞれ８ビットのＲ、Ｇ及びＢ映像データ、クロック信号、垂直及び水平同期信号を発生させる。制御部６２は映像処理部６６からの内部映像信号によって駆動制御信号ＳＡ、ＳＹ、ＳＸを発生させる。アドレス駆動部６３は、制御部６２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちアドレス信号ＳＡを処理してディスプレーデータ信号を発生させ、発生したディスプレーデータ信号をアドレス電極ラインに印加する。Ｘ駆動部６４は制御部６２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちＸ駆動制御信号ＳＸを処理してＸ電極ラインに印加する。Ｙ駆動部６５は制御部６２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちＹ駆動制御信号ＳＹを処理してＹ電極ラインＹ １、・・・、Ｙｎに印加する。
Ｘ駆動部６４は単一リセット回路ＲＣＸ及び単一維持回路ＳＣＸを含む。Ｘ駆動部６４の単一リセット回路ＲＣＸはリセット周期でＹ駆動部６５の単一リセット回路と共に動作してプラズマディスプレーパネル１のあらゆるＸ電極ラインＸ１、・・・、Ｘｎに印加される駆動信号ＯＸを発生させる。Ｘ駆動部６４の単一維持回路ＳＣＸはディスプレー維持周期であらゆるＸ電極ラインＸ１,・・・,Ｘｎに印加される駆動信号を発生させる。Ｘ駆動部６４のダイオードＤは単一維持回路ＳＣＸの出力がリセット回路ＲＣＸの出力に影響を及ぼさなくなる。
Ｙ駆動部６５はリセット回路ＲＣＹ、第１走査／維持回路ＳＳＣ１、及び第２走査／維持回路ＳＳＣ２を含む。より詳細には、プラズマディスプレーパネル１のＸＹ電極ライン対が第１及び第２ＸＹ電極−ライン対グループに割り当てられ、Ｙ駆動部６５が第１及び第２ＸＹ電極−ライン対グループに対応する複数の駆動回路としての第１及び第２走査／維持回路ＳＳＣ１、ＳＳＣ２を含む。
Ｙ駆動部６５の単一リセット回路ＲＣＹは、Ｘ駆動部６４の単一リセット回路ＲＣＸと共に動作し、あらゆるディスプレーセルの電荷状態を均一にするリセット信号ＯＲを発生させる。このリセット信号ＯＲは第１及び第２走査／維持回路ＳＳＣ１、ＳＳＣ２を通じてあらゆるＹ電極ラインＹ１，，Ｙｎに印加される。
Ｙ駆動部６５の第１及び第２走査／維持回路ＳＳＣ１、ＳＳＣ２のそれぞれは維持回路ＳＣＹ及び走査回路を含む。走査回路は選択されたディスプレーセルに所定の壁電圧を生成するアドレス動作のためにＹ電極ラインに順次に走査パルスを印加する。維持回路ＳＣＹは前記壁電圧が形成されたディスプレーセルが所定時間にディスプレー維持放電を起こすようにＹ電極ラインにディスプレー維持パルスを同時に印加する。Ｙ駆動部６５のそれぞれの維持回路ＳＣＹからの出力信号ＯＳ及び単一リセット回路ＲＣＹからの出力信号は走査回路を通じてＹ電極ラインに印加される。
何れか１つの走査／維持回路ＳＳＣ１の走査回路は、走査駆動回路ＡＣ及びスイッチング出力回路ＳＩＣを含み、選択されたディスプレーセルに所定の壁電圧を生成するアドレッシング動作のためにＹ電極ラインに順次に走査パルスを印加する。走査回路ＡＣ、ＳＩＣのスイッチング出力回路ＳＩＣでは、このスイッチング出力回路ＳＩＣと相応するＸＹ電極−ライン対グループのＹ電極ラインＹ１,・・・, Ｙn/2の上側トランジスタＹＵ１,・・・,ＹＵn/2及び下側トランジスタＹＬ１,・・・, ＹＬn/2が配列されて各上側トランジスタ及び各下側トランジスタの共通出力ラインがそれぞれのＹ電極ラインＹ１，・・・，Ｙn/2に対応するように連結されている。走査回路ＡＣ、ＳＩＣの走査駆動回路ＡＣはアドレス周期でそれと相応するＸＹ電極−ライン対グループのＹ電極ラインＹ１,・・・，Ｙn/2に印加される駆動信号を発生させる。すなわち、走査駆動回路ＡＣは、スイッチング出力回路ＳＩＣのあらゆる上側トランジスタＹＵ１，・・・，ＹＵn/2の共通電源ラインＰＬＵとあらゆる下側トランジスタＹＬ１，・・・，ＹＬn/2の共通電源ラインＰＬＬとに連結されてアドレッシング動作で走査されるＹ電極ラインに走査電圧を印加し、アドレッシング動作で走査されないＹ電極ラインに走査用バイアス電圧を印加する。
図１２は、図６の駆動装置によってアドレスディスプレー混合駆動を遂行する場合に何れか１つのサブフィールドＳＦで各電極ラインに印加される駆動信号の電圧波形を示す。図１２で参照符号ＯＡＲ１・・・ＡＢｍはアドレス駆動部（図３の符号６３）からアドレス電極ライン（図１のＡＲ１ないしＡＢｍ）に印加されるディスプレーデータ信号を、ＯＸはＸ駆動部（図６の符号６４）からあらゆるＸ電極ラインＸ１，・・・，Ｘｎに印加される駆動信号を、ＯＹＧ１は第１走査／維持回路ＳＳＣ１から第１ＸＹ電極−ライン対グループのＹ電極ラインＹ１，・・・，Ｙn/2に印加される駆動信号を、そして、ＯＹＧ２は第２走査／維持回路ＳＳＣ２から第２ＸＹ電極−ライン対グループのＹ電極ラインＹ(n/2)+１，・・・，Ｙｎに印加される駆動信号を、Ｒはリセット周期を、ＡＭはアドレッシング周期と混合ディスプレー維持周期とが共存する周期を、ＣＳは共通ディスプレー維持周期を、そして、ＡＳは補正ディスプレー維持周期をそれぞれ示す。
図８及び１２を参照して、図８の何れか１つの走査／維持回路ＳＳＣ１の走査回路ＡＣ、ＳＩＣの動作過程は、次の通りである。
走査時間（アドレス時間）を除外したリセット周期Ｒ、混合ディスプレー維持周期、共通ディスプレー維持周期ＣＳ、及び補正ディスプレー維持周期ＡＳにおいて、大電力トランジスタＳＳＣＬがターンオフされて維持回路ＳＣＹ、またはリセット回路ＲＣＹからの駆動信号ＯＳ／ＯＲがスイッチング出力回路ＳＩＣのあらゆる下側トランジスタＹＬ１，・・・，ＹＬn/2の共通電源ラインＰＬＬに印加される。また、スイッチング出力回路ＳＩＣのあらゆる下側のトランジスタＹＬ１，・・・，ＹＬn/2がターンオンされ、あらゆる上側トランジスタＹＵ１，・・・，ＹＵn/2がターンオフされる。これによって、維持回路ＳＣＹまたはリセット回路ＲＣＹからの駆動信号ＯＳ／ＯＲがスイッチング出力回路ＳＩＣのあらゆる下側トランジスタＹＬ１，・・・，ＹＬn/2を通じて第１ＸＹ電極−ライン対グループのあらゆるＹ電極ラインＹ１，・・・，Ｙn/2に印加される。
混合時間領域ＡＭで混合ディスプレー維持周期と共存するアドレス時間において、キャパシタＣＳＰの充電による走査用バイアス電圧ＶＳＣ＿Ｈがスイッチング出力回路ＳＩＣの上側トランジスタＹＵ１，・・・，ＹＵn/2の共通電源ラインＰＬＵに印加される。また、大電力トランジスタＳＳＣＬがターンオンされるので、負極性の走査電圧ＶＳＣが大電力トランジスタＳＳＣＬを通じてスイッチング出力回路ＳＩＣの下側トランジスタＹＬ１、・・・、ＹＬn/2に印加される。ここで、走査される１つのＹ電極ラインに連結された下側トランジスタがターンオンされ、上側トランジスタがターンオフされる。また、走査されない残りのあらゆるＹ電極ラインに連結された下側トランジスタがターンオフされ、上側トランジスタがターンオンされる。これによって、走査される１つのＹ電極ラインには負極性の走査電圧ＶＳＣが印加され、走査されない残りのあらゆるＹ電極ラインには走査用バイアス電圧ＶＳＣ＿Ｈが印加される。
混合時間領域ＡＭで混合ディスプレー維持周期と共存するアドレス時間において、走査される一つのＹ電極ラインに負極性の走査電圧ＶＳＣが印加される時点、アドレス電極ライン（図１のＡＲ１，・・・，ＡＢｍ）に表示データ信号が印加される時点、アドレス電極ラインＡＲ１，・・・，ＡＢｍへの表示データ信号の印加が終了される時点、及び走査される一つｓのＹ電極ラインへの負極性の走査電圧ＶＳＣの印加が終了される時点での電流通路を探せば、次の通りである。
第１に、走査される一つのＹ電極ラインに負極性の走査電圧ＶＳＣが印加される時点では、走査される一つのＹ電極ラインに連結されたディスプレーセル（電気的キャパシタ）からスイッチング出力回路ＳＩＣの一つの下側トランジスタを通じて走査駆動回路ＡＣの大電力トランジスタＳＳＣＬに電流が流れる。
第２に、アドレス電極ラインＡＲ１，・・・，ＡＢｍに表示データ信号が印加される時点では、選択電圧ＶＡが印加されたアドレス電極ラインから走査中の一つのＹ電極ラインに放電電流が流れるのみならず、走査されていない残りのあらゆるＹ電極ライン、スイッチング出力回路ＳＩＣの上側トランジスタ、走査駆動回路ＡＣのキャパシタＣＳＰを通じて大電力トランジスタＳＳＣＬに電流が流れる。
第３に、アドレス電極ラインＡＲ１，・・・，ＡＢｍへの表示データ信号の印加が終了される時点では、走査駆動回路ＡＣのキャパシタＣＳＰからスイッチング出力回路ＳＩＣの上側トランジスタ、及び走査されていない残りのあらゆるＹ電極ラインを通じてアドレス電極ラインＡＲ１,・・・，ＡＢｍに電流が流れる。
そして、第４に、走査される一Ｙ電極ラインへの負極性の走査電圧ＶＳＣの印加が終了される時点では、走査駆動回路ＡＣのキャパシタＣＳＰからスイッチング出力回路ＳＩＣの上側トランジスタ、及びあらゆるＹ電極ラインを通じてディスプレーセル（すなわち、電気的キャパシタ）に電流が流れる。
前記のように、キャパシタＣＳＰに一定な電圧が維持されながら動作するので、駆動が不安定にならず、消費電力が高まらない。したがって、本発明による走査駆動回路ＡＣは従来の走査駆動回路（図５のＡＣ）に比べて高価の大電力トランジスタ３つを節減できる効果を有する。
図９及び１２を参照して図７の走査／維持回路ＳＳＣ１の維持回路ＳＣＹの内部動作を段階的に説明すれば、次の通りである。
混合時間領域ＡＭでの混合ディスプレー維持周期、共通ディスプレー維持周期ＣＳ、及び補正ディスプレー維持周期ＡＳで第１ＸＹ電極−ライン対グループのＹ電極ラインＹ１，・・・，Ｙn/2に印加される単位パルスにおいて、接地電圧ＶＧから第２電圧ＶＳまで上昇する時間で第１トランジスタＳＴ１のみがターンオンされる。これによって、電力再生用キャパシタＣＳＹに収集された電荷が同調コイルＬＹを通じて第１ＸＹ電極−ライン対グループのＹ電極ラインＹ１，・・・，Ｙn/2に印加される。
次に、第３トランジスタＳＴ３のみがターンオンされ、ディスプレー維持電圧としての第２電圧ＶＳが第１ＸＹ電極−ライン対グループのＹ電極ラインＹ１，・・・，Ｙn/2に印加される。
次に、第２電圧ＶＳから接地電圧ＶＧまで下降する時間で第２トランジスタＳＴ２のみがターンオンされる。これによって、ディスプレーセル（電気的キャパシタ）に不要に残っている電荷が同調コイルＬＹを通じて電力再生用キャパシタＣＳＹに収集される。
最終的に、第４トランジスタＳＴ４のみがターンオンされ、接地電圧ＶＧが第１ＸＹ電極−ライン対グループのＹ電極ラインＹ１，・・・，Ｙn/2に印加される。
前記のような第１走査／維持回路ＳＳＣ１の内部構成及び動作は第２走査／維持回路ＳＳＣ１にも同一に適用される。しかし、図１２に示されたような駆動タイミング図によって第１走査／維持回路ＳＳＣ１と第２走査／維持回路ＳＳＣ１とが個別に動作することによって、アドレッシングとディスプレー維持放電とが交互に遂行されるもののアドレスが完了したＸＹ電極−ライン対グループにのみディスプレー維持放電を可能にする交流電圧が印加される。これによって、本発明の前記実施例による駆動装置によれば、アドレッシングが完了したＸＹ電極−ライン対グループのディスプレー維持放電のための待機時間が分散されるので、それぞれのディスプレー維持放電直前の待機時間が短くなって各ディスプレーセルの電荷状態が乱れない。したがって、ディスプレー維持放電の正確度が高まりうる。
図１０及び１２を参照して図６のＹ駆動部６５の単一リセット回路ＲＣＹの内部動作を段階的に説明すれば、次の通りである。
リセット周期Ｒにおいて、Ｘ電極ラインＸ１，・・・，Ｘｎに印加される電圧が接地電圧ＶＧからディスプレー維持電圧ＶＳと同じ第２電圧ＶＳまで持続的に上昇する間には第１１、第５、及び第８トランジスタＳＴ１１，ＳＴ５，ＳＴ８のみがターンオンされる。これによって、あらゆるＹ電極ラインＹ１，・・・，Ｙｎには接地電圧ＶＧが印加される。
次に、第１０、第６、及び第８トランジスタＳＴ１０，ＳＴ６，ＳＴ８のみがターンオンされ、第６トランジスタＳＴ６のドレーンには第３電圧ＶＳＥＴが印加される。ここで、第６トランジスタＳＴ６のゲートに持続的に上昇する制御電圧が印加されるので、第６トランジスタＳＴ６のチャンネル抵抗値は持続的に減る。また、第１０トランジスタＳＴ１０のソースに第２電圧ＶＳが印加されているので、第１０トランジスタＳＴ１０のソースと第６トランジスタＳＴ６のドレーン間に連結されたキャパシタの作用によって、第６トランジスタＳＴ６のドレーンには第２電圧ＶＳから最高電圧ＶＳＥＴ＋ＶＳまで持続的に上昇する電圧が印加される。これによって、第１ＸＹ電極−ライン対グループのＹ電極ラインＹ１、・・・、Ｙn/2には第２電圧ＶＳから最高電圧ＶＳＥＴ＋ＶＳまで持続的に上昇する電圧が印加される。ここで、あらゆるＸ電極ラインＸ１，・・・，Ｘｎとあらゆるアドレス電極ラインＡＲ１，・・・，ＡＢｍとには接地電圧ＶＧが印加される。これによって、あらゆるＹ電極ラインＹ１，・・・，ＹｎとＸ電極ラインＸ１，・・・，Ｘｎ間に弱い放電が起きる一方、あらゆるＹ電極ラインＹ１，・・・，Ｙｎとアドレス電極ラインＡＲ１，・・・，ＡＢｍ間にさらに弱い放電が起きる。ここで、あらゆるＹ電極ラインＹ１，・・・，Ｙｎとあらゆるアドレス電極ラインＡＲ１，・・・，ＡＢｍ間の放電よりあらゆるＹ電極ラインＹ１，・・・，ＹｎとあらゆるＸ電極ラインＸ１，・・・，Ｘｎ間の放電がより強くなる理由は、あらゆるＸ電極ラインＸ１，・・・，Ｘｎ周囲に負極性の壁電荷が形成されていたためである。これによって、あらゆるＹ電極ラインＹ１，・・・，Ｙｎ周囲には負極性壁電荷が多く形成され、あらゆるＸ電極ラインＸ１，・・・，Ｘｎ周囲には正極性の壁電荷が形成され、あらゆるアドレス電極ラインＡＲ１，・・・，ＡＢｍ周囲には正極性の壁電荷が少なく形成される（図１３(Ａ)参照）。
次に、第１０、第５、及び第８トランジスタＳＴ１０、ＳＴ５、ＳＴ８のみがターンオンされ、第２電圧ＶＳがあらゆるＹ電極ラインＹ１，・・・，Ｙｎに印加される。
次に、第５、第７、第８、及び第９トランジスタＳＴ５、ＳＴ７、ＳＴ８、ＳＴ９のみがターンオンされるものの、第７及び第９トランジスタＳＴ７、ＳＴ９のゲートに持続的に上昇する制御電圧が印加されるので、第７トランジスタＳＴ７のチャンネル抵抗値は持続的に減る。これによって、あらゆるＹ電極ラインＹ１，・・・，Ｙｎに印加される電圧が第２電圧ＶＳから接地電圧ＶＧまで持続的に下降する。この状態で、第５、第７、及び第８トランジスタＳＴ５、ＳＴ７、ＳＴ８がターンオフされ、あらゆるＹ電極ラインＹ１，・・・，Ｙｎに印加される電圧が接地電圧ＶＧから走査電圧と同じ負極性電圧ＶＳＣまで持続的に下降する。ここで、あらゆるＸ電極ラインＸ１，・・・，Ｘｎに第２電圧ＶＳが印加され、アドレス電極ラインＡＲ１，・・・，ＡＢｍには接地電圧ＶＧが印加される。これによって、あらゆるＸ電極ラインＸ１，・・・，ＸｎとあらゆるＹ電極ラインＹ１，・・・，Ｙｎ間の弱い放電によって、あらゆるＹ電極ラインＹ１，・・・，Ｙｎ周囲の負極性の壁電荷の一部があらゆるＸ電極ラインＸ１，・・・，Ｘｎ周囲に移動する（図１３Ｂ参照）。また、あらゆるアドレス電極ラインＡＲ１，・・・，ＡＢｍには接地電圧ＶＧが印加されるので、あらゆるアドレス電極ラインＡＲ１，・・・，ＡＢｍ周囲の正極性の壁電荷が若干増加する（図１３(Ｂ)参照）。
図１１及び１２を参照して図６のＸ駆動部６４の内部動作を説明すれば、次の通りである。
リセット周期Ｒにおいて、Ｘ電極ラインＸ１，・・・，Ｘｎに印加される電圧が接地電圧ＶＧからディスプレー維持電圧ＶＳと同じ第２電圧ＶＳまで持続的に上昇する間には、リセット回路ＲＣＸの２つのトランジスタＳＴ１４５、ＳＴ１４６のゲートに持続的に上昇する制御電圧が印加されるので、２つのトランジスタＳＴ１４５、ＳＴ１４６のチャンネル抵抗値は持続的に減る。これによって、Ｘ駆動信号ＯＸの電圧が接地電圧ＶＧからディスプレー維持電圧ＶＳと同じ第２電圧ＶＳまで持続的に上昇する。次いで、リセット回路ＲＣＸの２つのトランジスタＳＴ１４５、ＳＴ１４６がターンオフされ、維持回路ＳＣＸの第１４４トランジスタＳＴ１４４がターンオンされることによって、あらゆるＸ電極ラインＸ１，・・・，Ｘｎに接地電圧ＶＧが印加される。次いで、維持回路ＳＣＸの第１４４トランジスタＳＴ１４４がターンオフされ、リセット回路ＲＣＸの２つのトランジスタＳＴ１４５、ＳＴ１４６がターンオンされることによって、Ｘ電極ラインＸ１，・・・，Ｘｎに第２電圧ＶＳが印加される。
混合時間領域ＡＭでの混合ディスプレー維持周期、共通ディスプレー維持周期ＣＳ、及び補正ディスプレー維持周期ＡＳでＸ電極ラインＸ１，・・・，Ｘｎに印加される単位パルスにおいて、接地電圧ＶＧから第２電圧ＶＳまで上昇する間に第１４１トランジスタＳＴ１４１のみターンオンされる。これによって、電力再生用キャパシタＣＳＸに収集された電荷が同調コイルＬＸを通じてＸ電極ラインＸ１，・・・，Ｘｎに印加される。
次に、第１４３トランジスタＳＴ１４３のみターンオンされ、ディスプレー維持電圧としての第２電圧ＶＳがＸ電極ラインＸ１，・・・，Ｘｎに印加される。
次に、第２電圧ＶＳから接地電圧ＶＧまで下降する間に第１４２トランジスタＳＴ１４２のみターンオンされる。これによって、ディスプレーセル（電気的キャパシタ）に不要に残っている電荷が同調コイルＬＸを通じて電力再生用キャパシタＣＳＸに収集される。
最終的に、第１４４トランジスタＳＴ１４４のみターンオンされ、接地電圧ＶＧがＸ電極ラインＸ１，・・・，Ｘｎに印加される。
図１２に示されたように、第１走査／維持回路ＳＳＣ１のディスプレー維持動作は一律的に遂行され、第２走査／維持回路ＳＳＣ１のディスプレー維持動作は一律的に行われる。また、前記混合時間領域ＡＭでの混合ディスプレー維持周期、及び補正ディスプレー維持周期ＡＳで第１及び第２ＸＹ電極−ライン対グループに相異なるディスプレー維持パルスが印加されうる。図１２を参照すれば、単位サブフィールドＳＦにおいて、第１及び第２ＸＹ電極−ライン対グループそれぞれにアドレッシングが遂行された後で総９回のディスプレー放電が行われることが分かる。
要約すれば、アドレッシングとディスプレー維持放電とが交互に行われるもののアドレッシングが完了したＸＹ電極−ライン対グループにのみディスプレー維持放電を可能にする交流電圧が効率的に印加されうる。これによって、アドレッシングが完了したＸＹ電極−ライン対グループのディスプレー維持放電のための待機時間が分散されるので、それぞれのディスプレー維持放電直前の待機時間が短くなって各ディスプレーセルの電荷状態が乱れない。したがって、ディスプレー維持放電の正確度が高まりうる。
図１４を参照して、図３の駆動装置において本発明の第２実施例の駆動装置のＹ駆動部６５及びＸ駆動部６４を説明すれば、次の通りである。
Ｙ駆動部６５の単一リセット回路ＲＣＹは第１実施例で説明された単一リセット回路（図６及び図１０のＲＣＹ）と同じ構成で同一に動作する。第１実施例で説明された何れか１つの走査／維持回路（図６ないし図９のＳＳＣ１）に対するＹ駆動部６５の走査／維持回路ＳＳＣの構成上の唯一な差異点は、スイッチング出力回路ＳＩＣがあらゆるＹ電極ラインＹ１，・・・，Ｙｎに対して構成された点である。
Ｘ駆動部６４の単一リセット回路ＲＣＸは第１実施例で説明された単一リセット回路（図６及び図１１のＲＣＸ）と同じ構成で同一に動作する。また、Ｘ駆動部６４の何れか１つの維持回路（ＳＣＸ１またはＳＣＸ２）は第１実施例で説明された単一維持回路（図６及び図１１のＳＣＸ）と同じ構成で同一に動作する。
したがって、第１実施例に対する第２実施例の構成上の差異点は、Ｙ駆動部６５で単一走査／維持回路ＳＳＣを有するが、Ｘ駆動部６４で複数の維持回路ＳＣＸ１、ＳＣＸ２を含む点である。さらに詳しくは、プラズマディスプレーパネル１のＸＹ電極ライン対が第１及び第２ＸＹ電極−ライン対グループに割り当てられ、Ｘ駆動部６４が第１及び第２ＸＹ電極−ライン対グループに対応する複数の駆動回路としての第１及び第２維持回路ＳＣＸ１、ＳＣＸ２を含む。Ｘ駆動部６４のダイオードＤ１、Ｄ２は複数の維持回路ＳＣＸ１、ＳＣＸ２それぞれの出力ＯＸＧ１、ＯＸＧ２が単一リセット回路ＲＣＸの出力端を通じて相互影響を及ぼさせなくする。
図１５は、図１４の駆動装置によってアドレスディスプレー混合駆動を遂行する場合に何れか１つのサブフィールドで各電極ラインに印加される駆動信号の電圧波形を示す。図１５で図１２と同じ参照符号は同じ機能の対象を示す。図１５の駆動タイミングによる具体的な内部回路の動作は前記第１実施例で説明された通りである。
図１４及び図１５を参照すれば、Ｙ駆動部６５の単一走査／維持回路ＳＳＣ、Ｘ駆動部６４の第１維持回路ＳＣＸ１、及びＸ駆動部６４の第２維持回路ＳＣＸ２それぞれのディスプレー維持動作は一律的に行われる。また、混合時間領域ＡＭでの混合ディスプレー維持周期、及び補正ディスプレー維持周期ＡＳで第１及び第２ＸＹ電極−ライン対グループに相異なるディスプレー維持パルスが印加されうる。
例えば、混合時間領域ＡＭで第１ＸＹ電極−ライン対グループに対するアドレス周期が終了した後の第１混合ディスプレー維持周期において、Ｙ駆動部６５の単一走査／維持回路ＳＳＣが一律的に動作するので、あらゆるＹ電極ラインＹ１、・・・、Ｙｎにディスプレー維持パルスが２回印加される。また、Ｘ駆動部６４の第１維持回路ＳＣＸ１がＹ駆動部６５の単一走査／維持回路ＳＳＣと共に一律的に動作して第１ＸＹ電極−ライン対グループのＸ電極ラインＸ１，・・・，Ｙn/2にディスプレー維持パルスを１回印加する。これによって、第１混合ディスプレー維持周期で第１ＸＹ電極−ライン対グループの各ＸＹ電極−ライン対で総３回のディスプレー維持放電が行われる。しかし、Ｘ駆動部６４の第２維持回路ＳＣＸ２が一律的に動作して第２ＸＹ電極−ライン対グループのＸ電極ラインＸ(n/2)+１、・・・、Ｘｎに接地電圧ＶＧを印加し、第２ＸＹ電極−ライン対グループがアドレッシングされていない状態であるので、第１混合ディスプレー維持周期で第２ＸＹ電極−ライン対グループがディスプレー維持放電を行われない。
共通ディスプレー維持周期ＣＳにおいて、Ｘ駆動部６４の第１及び第２維持回路ＳＣＸ１、ＳＣＸ２があらゆるＸ電極ラインＸ１，・・・，Ｘｎにディスプレー維持パルスを２回印加する。また、Ｙ駆動部６５の単一走査／維持回路ＳＳＣがＸ駆動部６４の第１及び第２維持回路ＳＣＸ１、ＳＣＸ２と共に一律的に動作するので、あらゆるＹ電極ラインＹ１，・・・，Ｙｎにディスプレー維持パルスが１回印加される。これによって、あらゆるＸＹ電極−ライン対の各ＸＹ電極−ライン対で３回のディスプレー維持放電が行われる。
補正ディスプレー維持周期ＡＳにおいて、Ｙ駆動部６５の単一走査／維持回路ＳＳＣが一律的に動作するのであらゆるＹ電極ラインＹ１，・・・，Ｙｎにディスプレー維持パルスが２回印加される。また、Ｘ駆動部６４の第１維持回路ＳＣＸ１が一律的に動作して第１ＸＹ電極−ライン対グループのＸ電極ラインＸ１，・・・，Ｙn/2に接地電圧ＶＧを印加するので、補正ディスプレー維持周期ＡＳで第１ＸＹ電極−ライン対グループの各ＸＹ電極−ライン対が総１回のディスプレー維持放電を遂行する。しかし、Ｘ駆動部６４の第２維持回路ＳＣＸ２がＹ駆動部６５の単一走査／維持回路ＳＳＣと共に一律的に動作して第２ＸＹ電極−ライン対グループのＸ電極ラインＸ(n/2)+１，・・・，Ｘｎにディスプレー維持パルスを１回印加する。これによって、補正ディスプレー維持周期ＡＳで第２ＸＹ電極−ライン対グループが総３回のディスプレー維持放電を遂行する。
したがって、アドレッシングとディスプレー維持放電とが交互に行われるもののアドレッシングが完了したＸＹ電極−ライン対グループにのみディスプレー維持放電を可能にする交流電圧が効率的に印加されうる。これによって、アドレッシングが完了したＸＹ電極−ライン対グループのディスプレー維持放電のための待機時間が分散されるので、それぞれのディスプレー維持放電直前の待機時間が短くなって各ディスプレーセルの電荷状態が乱れない。したがって、ディスプレー維持放電の正確度が高まりうる。
図１６を参照して、図３の駆動装置において本発明の第３実施例の駆動装置のＹ駆動部６５及びＸ駆動部６４を説明すれば、次の通りである。Ｙ駆動部６５の単一リセット回路ＲＣＹは第１実施例で説明された単一リセット回路（図６及び図１０のＲＣＹ）と同じ構成で同一に動作する。Ｙ駆動部６５の第１及び第２走査／維持回路ＳＳＣ１、ＳＳＣ２は第１実施例で説明されたＹ駆動部６５の第１及び第２走査／維持回路ＳＳＣ１、ＳＳＣ２と同じ構成を有する。
Ｘ駆動部６４の単一リセット回路ＲＣＸは第１実施例で説明された単一リセット回路（図６及び図１１のＲＣＸ）と同じ構成で同一に動作する。また、Ｘ駆動部６４の何れか１つの維持回路ＳＣＸ１またはＳＣＸ２は第１実施例で説明された単一維持回路（図６及び図１１のＳＣＸ）と同じ構成で同一に動作する。Ｘ駆動部６４のダイオードＤ１、Ｄ２は複数の維持回路ＳＣＸ１、ＳＣＸ２それぞれの出力ＯＸＧ１、ＯＸＧ２が単一リセット回路ＲＣＸの出力端を通じて相互影響を及ぼさなくなる。
ここで、Ｙ駆動部６５の何れか１つの走査／維持回路ＳＳＣ１またはＳＳＣ２によって駆動されるＹ電極ラインのＸＹ電極−ライン対グループがＸ駆動部６４の何れか１つの駆動回路ＳＣＸ１またはＳＣＸ２によって駆動されるＸ電極ラインのＸＹ電極−ライン対グループと同一でないように構成される。さらに詳しくは、プラズマディスプレーパネル１のＸＹ電極ライン対が第１ないし第４ＸＹ電極−ライン対グループに割り当てられ、Ｙ駆動部６５の第１走査／維持回路ＳＳＣ１が第１及び第２ＸＹ電極−ライン対グループ対応し、Ｙ駆動部６５の第２走査／維持回路ＳＳＣ２が第３及び第４ＸＹ電極−ライン対グループ対応し、Ｘ駆動部６４の第１維持回路ＳＳＸ１が奇数番目である第１及び第３ＸＹ電極−ライン対グループ対応され、Ｘ駆動部６４の第２維持回路ＳＳＸ２が偶数番目である第２及び第４ＸＹ電極−ライン対グループに対応する。
図１７は、図１６の駆動装置によってアドレスディスプレー混合駆動を遂行する場合に何れか１つのサブフィールドで各電極ラインに印加される駆動信号の電圧波形を示す。図１７で図１２及び図１５と同じ参照符号は同じ機能の対象を示す。図１７の駆動タイミングによる具体的な内部回路の動作は前記第１実施例で説明された通りである。
図１６及び図１７を参照すれば、Ｙ駆動部６５の走査／維持回路ＳＳＣ１、ＳＳＣ２とＸ駆動部６４の維持回路ＳＳＸ１、ＳＳＸ２との組合せによって、混合時間領域ＡＭでの混合ディスプレー維持周期、及び補正ディスプレー維持周期ＡＳで第１ないし第４ＸＹ電極−ライン対グループに相異なるディスプレー維持パルスが印加されうる。
例えば、混合時間領域ＡＭのｔ２〜ｔ３時間において、Ｙ駆動部６５の第１走査／維持回路ＳＳＣ１が一律的に動作して第１及び第２ＸＹ電極−ライン対グループのＹ電極ラインＹ１，・・・，Ｙn/2
Figure 2004326116

にディスプレー維持パルスを２回印加する。また、Ｘ駆動部６４の第１維持回路ＳＣＸ１がＹ駆動部６５の第１走査／維持回路ＳＳＣ１と共に一律的に動作して第１及び第３ＸＹ電極−ライン対グループのＸ電極ラインＸ１，・・・，Ｘn/4，Ｘ(n/2)+１，・・・，Ｘ3n/4にディスプレー維持パルスを１回印加する。これによって、第１混合ディスプレー維持周期で第１ＸＹ電極−ライン対グループの各ＸＹ電極−ライン対で総３回のディスプレー維持放電が行われる。しかし、Ｘ駆動部６４の第２維持回路ＳＣＸ２が一律的に動作して第２及び第４ＸＹ電極−ライン対グループのＸ電極ラインＸ(n/4)+１，・・・、Ｘn/2Ｘ(3n/4)+１，・・・，Ｘｎに接地電圧ＶＧを印加し、第２ないし第４ＸＹ電極−ライン対グループがアドレッシングされていない状態であるので、混合時間領域ＡＭのｔ２〜ｔ３時間で第２ないし第４ＸＹ電極−ライン対グループがディスプレー維持放電を行われない。
前記のような動作原理によって、混合時間領域ＡＭのｔ４〜ｔ５時間で第１及び第２ＸＹ電極−ライン対グループのみがディスプレー維持放電を遂行する。混合時間領域ＡＭのｔ６〜ｔ７時間では第１ないし第３ＸＹ電極−ライン対グループのみがディスプレー維持放電を遂行する。混合時間領域ＡＭのｔ８時点から共通ディスプレー維持周期ＣＳの終了時点ｔ９までの時間ｔ８〜ｔ９ではあらゆる電極−ライン対グループがディスプレー維持放電を遂行する。補正ディスプレー維持周期ＡＳのｔ９〜ｔ１０時間では第２及び第４ＸＹ電極−ライン対グループのみがディスプレー維持放電を遂行する。そして、補正ディスプレー維持周期ＡＳのｔ１０〜ｔ１１時間では第３及び第４ＸＹ電極−ライン対グループのみがディスプレー維持放電を遂行する。
本発明は、前記実施例に限定されず、特許請求の範囲で定義された発明の思想及び範囲内で当業者によって変形及び改良できる。
本発明によれば、プラズマディスプレー装置においてディスプレー維持放電の正確度が高くなる。
通常的な３電極面放電方式のプラズマディスプレーパネルの構造を示す内部斜視図である。 図１のパネルの１つのディスプレーセルの例を示す断面図である。 図１のプラズマディスプレーパネルの通常的な駆動装置を示すブロック図である。 図３の駆動装置において、アドレスディスプレー分離駆動方法を遂行する通常的な駆動装置のＹ駆動部及びＸ駆動部を示すブロック図である。 図４の通常的な駆動装置のＹ駆動部の走査駆動回路及びスイッチング出力回路を示す図面である。 本発明の第１実施例による駆動装置のＹ駆動部及びＸ駆動部を示すブロック図である。 図６のＹ駆動部の何れか１つの走査／維持回路の内部構成を示すブロック図である。 図７の走査／維持回路の走査回路の内部構成を示す回路図である。 図７の走査／維持回路の維持回路の内部構成を示す回路図である。 図６のＹ駆動部のリセット回路の内部構成を示す回路図である。 図６のＸ駆動部の内部構成を示す回路図である。 図６の駆動装置によってアドレスディスプレー混合駆動を遂行する場合に何れか１つのサブフィールドで各電極ラインに印加される駆動信号の電圧波形を示すタイミング図である。 Ａは、図１２のリセット周期でＹ電極ラインに漸進的な上昇電圧が印加された直後時点での何れか１つのディスプレーセルの壁電荷分布を示す断面図であり、Ｂは、図１２のリセット周期の終了時点での何れか１つのディスプレーセルの壁電荷分布を示す断面図である。 本発明の第２実施例による駆動装置のＹ駆動部及びＸ駆動部を示すブロック図である。 図１４の駆動装置によってアドレスディスプレー混合駆動を遂行する場合に何れか１つのサブフィールドで各電極ラインに印加される駆動信号の電圧波形を示すタイミング図である。 本発明の第３実施例による駆動装置のＹ駆動部及びＸ駆動部を示すブロック図である。 図１６の駆動装置によってアドレスディスプレー混合駆動を遂行する場合に何れか１つのサブフィールドで各電極ラインに印加される駆動信号の電圧波形を示すタイミング図である。
符号の説明
１ プラズマディスプレーパネル
１０ 前方ガラス基板
１１、１５ 誘電層
１２ 保護層
１３ 後方ガラス基板
１４ 放電空間
１６ 蛍光層
１７ 隔壁
Ｘ１，・・・，Ｘｎ Ｘ電極ライン
Ｙ１，・・・，Ｙｎ Ｙ電極ライン
ＡＲ１，・・・，ＡＢｍ アドレス電極ライン
Ｘｎａ，Ｙｎａ 透明電極ライン
Ｘｎｂ，Ｙｎｂ 金属電極ライン
ＳＦ 単位サブフィールド
ＯＹ１，・・・，ＯＹｎ Ｙ電極−ライン駆動信号
６２ 制御部
ＯＸ，ＯＸＧ１，ＯＸＧ２ Ｘ電極−ライン駆動信号
６３ アドレス駆動部
ＯＡＲ１，・・・，ＯＡＢｍ ディスプレーデータ信号
６４ Ｘ駆動部
６５ Ｙ駆動部
６６ 映像処理部
ＲＳＣ リセット／維持回路
ＡＣ 走査駆動回路
ＳＩＣ スイッチング出力回路
ＲＣＸ、ＲＣＹ リセット回路
ＳＳＣ、ＳＳＣ１、ＳＳＣ２ 走査／維持回路
ＳＣＹ、ＳＣＸ、ＳＣＸ１、ＳＣＸ２ 維持回路

Claims (8)

  1. 外部アナログ映像信号をデジタル信号に変換して内部映像信号を発生させる映像処理部と、前記映像処理部からの内部映像信号によって駆動制御信号を発生させる制御部と、前記制御部からのアドレス信号を処理してディスプレーデータ信号を発生させ、発生したディスプレーデータ信号をアドレス電極ラインに印加するアドレス駆動部と、前記制御部からのＸ駆動制御信号を処理して、前記アドレス電極ラインに交差して配列されたＸ電極ラインに印加するＸ駆動部と、前記制御部からのＹ駆動制御信号を処理して、前記Ｘ電極ラインと平行にＸＹ電極ライン対をなすように配列されたＹ電極ラインに印加するＹ駆動部と、を含むプラズマディスプレーパネルの駆動装置において、
    前記ＸＹ電極ライン対が複数のＸＹ電極−ライン対グループに割り当てられ、
    前記Ｘ駆動部及びＹ駆動部のうち少なくとも何れか１つが前記複数のＸＹ電極−ライン対グループに対応するように複数の駆動回路を有し、前記複数の駆動回路が個別に動作し、
    アドレッシングとディスプレー維持放電とを交互に行うもののアドレッシングが完了したＸＹ電極−ライン対グループにのみ前記ディスプレー維持放電を可能にする交流電圧を印加するプラズマディスプレーパネルの駆動装置。
  2. 前記Ｙ駆動部の複数の駆動回路それぞれが、
    前記亜ドレッショングのためにＹ電極ラインに順次に走査パルスを印加する走査回路と、
    前記交流電圧を構成する周期的なディスプレー維持パルスをＹ電極ラインに同時に印加する維持回路と、を含む請求項１に記載のプラズマディスプレーパネルの駆動装置。
  3. 前記走査回路が、
    上側及び下側トランジスタが配列され、各上側トランジスタ及び各下側トランジスタの共通出力ラインが前記それぞれのＹ電極ラインに対応するように連結されるスイッチング出力回路と、
    前記スイッチング出力回路のあらゆる上側トランジスタの共通電源ラインとあらゆる下側トランジスタの共通電源ラインとに連結され、前記アドレッシング動作中に走査されるＹ電極ラインに走査電圧を印加し、前記アドレス動作中に走査されていないＹ電極ラインに走査用バイアス電圧を印加する走査駆動回路と、を含む請求項２に記載のプラズマディスプレーパネルの駆動装置。
  4. 前記維持回路の出力が前記走査駆動回路を通じて前記共通電源ラインのうち何れか１つに印加される請求項３に記載のプラズマディスプレーパネルの駆動装置。
  5. 前記Ｙ駆動部が、
    あらゆるディスプレーセルの電荷状態を均一にするリセット動作を遂行する単一リセット回路をさらに含む請求項２に記載のプラズマディスプレーパネルの駆動装置。
  6. 前記Ｘ駆動部が、
    前記Ｙ駆動部の単一リセット回路と共に動作する単一リセット回路を含む請求項５に記載のプラズマディスプレーパネルの駆動装置。
  7. 前記Ｘ駆動部の複数の駆動回路それぞれが、
    前記交流電圧を構成する周期的なディスプレー維持パルスをＸ電極ラインに同時に印加する維持回路を含む請求項２に記載のプラズマディスプレーパネルの駆動装置。
  8. 前記Ｙ駆動部の駆動回路それぞれが複数のＸＹ電極−ライン対グループのＹ電極ラインを駆動し、
    前記Ｘ駆動部の駆動回路それぞれが複数のＸＹ電極−ライン対グループのＸ電極ラインを駆動するものの、
    前記Ｙ駆動部の何れか１つの駆動回路によって駆動されるＹ電極ラインのＸＹ電極−ライン対グループが前記Ｘ駆動部の何れか１つの駆動回路によって駆動されるＸ電極ラインのＸＹ電極−ライン対グループと同一ではない請求項１に記載のプラズマディスプレーパネルの駆動装置。

JP2004128744A 2003-04-24 2004-04-23 アドレスディスプレー混合駆動方法を効率的に遂行するプラズマディスプレーパネルの駆動装置 Expired - Fee Related JP4208760B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0026003A KR100502346B1 (ko) 2003-04-24 2003-04-24 어드레스-디스플레이 혼합 구동 방법을 효율적으로수행하는 플라즈마 디스플레이 패널의 구동 장치

Publications (2)

Publication Number Publication Date
JP2004326116A true JP2004326116A (ja) 2004-11-18
JP4208760B2 JP4208760B2 (ja) 2009-01-14

Family

ID=33297343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004128744A Expired - Fee Related JP4208760B2 (ja) 2003-04-24 2004-04-23 アドレスディスプレー混合駆動方法を効率的に遂行するプラズマディスプレーパネルの駆動装置

Country Status (4)

Country Link
US (1) US20040212563A1 (ja)
JP (1) JP4208760B2 (ja)
KR (1) KR100502346B1 (ja)
CN (1) CN100442336C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642994B2 (en) 2005-02-23 2010-01-05 Lg Electronics Inc. Plasma display
WO2010143416A1 (ja) * 2009-06-12 2010-12-16 パナソニック株式会社 プラズマディスプレイパネルの駆動方法および駆動装置ならびにプラズマディスプレイ装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039283A (ja) * 2004-07-28 2006-02-09 Pioneer Electronic Corp 表示装置
KR100615271B1 (ko) * 2004-11-06 2006-08-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100658676B1 (ko) * 2004-11-15 2006-12-15 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US7656367B2 (en) * 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
JP2006154830A (ja) * 2004-12-01 2006-06-15 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
KR100692821B1 (ko) * 2005-02-14 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치
KR100599609B1 (ko) * 2005-05-10 2006-07-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP2008281706A (ja) * 2007-05-09 2008-11-20 Hitachi Ltd プラズマディスプレイ装置
KR20090039913A (ko) * 2007-10-19 2009-04-23 엘지전자 주식회사 플라즈마 디스플레이 장치
TWI760945B (zh) * 2020-11-27 2022-04-11 瑞鼎科技股份有限公司 混合驅動的微發光二極體顯示裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
JP3233023B2 (ja) * 1996-06-18 2001-11-26 三菱電機株式会社 プラズマディスプレイ及びその駆動方法
JP3596846B2 (ja) * 1997-07-22 2004-12-02 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3249440B2 (ja) * 1997-08-08 2002-01-21 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
JP2000039867A (ja) * 1998-05-18 2000-02-08 Fujitsu Ltd プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP3640527B2 (ja) * 1998-05-19 2005-04-20 富士通株式会社 プラズマディスプレイ装置
JP2000047636A (ja) * 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置
CN1160679C (zh) * 2000-01-11 2004-08-04 友达光电股份有限公司 等离子体显示板的驱动方法及驱动电路
JP4651221B2 (ja) * 2001-05-08 2011-03-16 パナソニック株式会社 ディスプレイパネルの駆動装置
WO2002097775A2 (en) * 2001-05-30 2002-12-05 Koninklijke Philips Electronics N.V. Method and apparatus for driving a display panel
JP4269133B2 (ja) * 2001-06-29 2009-05-27 株式会社日立プラズマパテントライセンシング Ａｃ型ｐｄｐの駆動装置および表示装置
KR100436707B1 (ko) * 2001-09-26 2004-06-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스-디스플레이 동시구동 방법에 적합하게 사용되는 리셋팅 방법
JP4162434B2 (ja) * 2002-06-26 2008-10-08 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642994B2 (en) 2005-02-23 2010-01-05 Lg Electronics Inc. Plasma display
WO2010143416A1 (ja) * 2009-06-12 2010-12-16 パナソニック株式会社 プラズマディスプレイパネルの駆動方法および駆動装置ならびにプラズマディスプレイ装置

Also Published As

Publication number Publication date
KR20040092528A (ko) 2004-11-04
JP4208760B2 (ja) 2009-01-14
KR100502346B1 (ko) 2005-07-20
CN100442336C (zh) 2008-12-10
US20040212563A1 (en) 2004-10-28
CN1551069A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
EP0657861B1 (en) Driving surface discharge plasma display panels
KR20050055638A (ko) 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로
JP4208760B2 (ja) アドレスディスプレー混合駆動方法を効率的に遂行するプラズマディスプレーパネルの駆動装置
KR100639540B1 (ko) 플라즈마 디스플레이 패널 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치
JPH1185093A (ja) 表示パネル駆動装置
US7791563B2 (en) Plasma display and method for floating address electrodes in an address period
CN1716360A (zh) 等离子显示装置和其驱动方法
JP4137871B2 (ja) プラズマディスプレイパネル駆動方法および装置
KR100457620B1 (ko) 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
KR20070099971A (ko) 플라즈마 디스플레이 장치
US20080316147A1 (en) Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated
CN1664896A (zh) 驱动等离子显示板的装置和方法
CN1700273A (zh) 等离子显示装置及其驱动方法
JP4188898B2 (ja) ディスプレイパネル駆動方法および装置
JP2005338842A (ja) プラズマディスプレイ装置
JP4205919B2 (ja) プラズマディスプレイパネルのアドレス−ディスプレイ同時駆動方法におけるリセット方法
KR100297700B1 (ko) 플라즈마 표시 패널의 구동방법
KR100502351B1 (ko) 어드레스-디스플레이 혼합 구동 방법을 수행하는 플라즈마디스플레이 패널의 구동 장치
KR100430089B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100346376B1 (ko) 플라즈마 표시 패널의 구동 장치
KR20050040383A (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100833874B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법
JP2006201688A (ja) 容量性発光素子の駆動装置
JP2006031040A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
KR20050093065A (ko) 전원 공급이 효율적으로 수행되는 방전 표시 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees