JP2000047636A - Ａｃ型プラズマディスプレイ装置 - Google Patents
Ａｃ型プラズマディスプレイ装置Info
- Publication number
- JP2000047636A JP2000047636A JP10215246A JP21524698A JP2000047636A JP 2000047636 A JP2000047636 A JP 2000047636A JP 10215246 A JP10215246 A JP 10215246A JP 21524698 A JP21524698 A JP 21524698A JP 2000047636 A JP2000047636 A JP 2000047636A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- scan
- electrodes
- scn
- sus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 ＡＣ型プラズマディスプレイパネルの輝度む
らの改善を図る。 【解決手段】 複数対の対を成す維持電極と走査電極を
第１ブロック２と第２ブロック３とに分割し、第１ブロ
ックの維持電極ＳＵＳ1〜ＳＵＳNおよび走査電極ＳＣＮ
1〜ＳＣＮNをそれぞれ維持電極ドライバー５および走査
電極ドライバー６により駆動し、第２ブロックの維持電
極ＳＵＳN+1〜ＳＵＳ2Nおよび走査電極ＳＣＮN+1〜ＳＣ
Ｎ2Nをそれぞれ維持電極ドライバー７および走査電極ド
ライバー８により駆動する。維持電極ドライバー５の出
力配線１１と維持電極ドライバー７の出力配線１２とを
短絡線２９で接続する。走査電極ドライバー６を構成す
る走査／維持パルス発生部１３の出力配線１７と、走査
電極ドライバー８を構成する走査／維持パルス発生部１
５の出力配線１８とを短絡線３０で接続する。
らの改善を図る。 【解決手段】 複数対の対を成す維持電極と走査電極を
第１ブロック２と第２ブロック３とに分割し、第１ブロ
ックの維持電極ＳＵＳ1〜ＳＵＳNおよび走査電極ＳＣＮ
1〜ＳＣＮNをそれぞれ維持電極ドライバー５および走査
電極ドライバー６により駆動し、第２ブロックの維持電
極ＳＵＳN+1〜ＳＵＳ2Nおよび走査電極ＳＣＮN+1〜ＳＣ
Ｎ2Nをそれぞれ維持電極ドライバー７および走査電極ド
ライバー８により駆動する。維持電極ドライバー５の出
力配線１１と維持電極ドライバー７の出力配線１２とを
短絡線２９で接続する。走査電極ドライバー６を構成す
る走査／維持パルス発生部１３の出力配線１７と、走査
電極ドライバー８を構成する走査／維持パルス発生部１
５の出力配線１８とを短絡線３０で接続する。
Description
【０００１】
【発明の属する技術分野】本発明はテレビ、コンピュー
タ等の画像表示に用いるＡＣ型プラズマディスプレイ装
置に関するものである。
タ等の画像表示に用いるＡＣ型プラズマディスプレイ装
置に関するものである。
【０００２】
【従来の技術】図９に従来のＡＣ型プラズマディスプレ
イ装置を示す。図９に示すように、ＡＣ型プラズマディ
スプレイパネル（以下「パネル」という）１では、列方
向に配列されたＭ本のデータ電極Ｄ1〜ＤMと、行方向に
配列された２Ｎ組のそれぞれ対をなす維持電極ＳＵＳ1
〜ＳＵＳ2Nおよび走査電極ＳＣＮ1〜ＳＣＮ2Nとが放電
空間を挟んで交差するように配設されている。この走査
電極および維持電極を２つのブロックに分け、図９中に
一点鎖線で示すように、Ｎ行の維持電極ＳＵＳ1〜ＳＵ
ＳNおよびＮ行の走査電極ＳＣＮ1〜ＳＣＮNを第１ブロ
ック２、Ｎ行の維持電極ＳＵＳN+1〜ＳＵＳ2NおよびＮ
行の走査電極ＳＣＮN+1〜ＳＣＮ2Nを第２ブロック３と
する。
イ装置を示す。図９に示すように、ＡＣ型プラズマディ
スプレイパネル（以下「パネル」という）１では、列方
向に配列されたＭ本のデータ電極Ｄ1〜ＤMと、行方向に
配列された２Ｎ組のそれぞれ対をなす維持電極ＳＵＳ1
〜ＳＵＳ2Nおよび走査電極ＳＣＮ1〜ＳＣＮ2Nとが放電
空間を挟んで交差するように配設されている。この走査
電極および維持電極を２つのブロックに分け、図９中に
一点鎖線で示すように、Ｎ行の維持電極ＳＵＳ1〜ＳＵ
ＳNおよびＮ行の走査電極ＳＣＮ1〜ＳＣＮNを第１ブロ
ック２、Ｎ行の維持電極ＳＵＳN+1〜ＳＵＳ2NおよびＮ
行の走査電極ＳＣＮN+1〜ＳＣＮ2Nを第２ブロック３と
する。
【０００３】Ｍ列のデータ電極Ｄ1〜ＤMには、これらを
駆動するデータドライバー４が接続されている。また、
第１ブロック２のＮ行の維持電極ＳＵＳ1〜ＳＵＳNおよ
びＮ行の走査電極ＳＣＮ1〜ＳＣＮNには、それぞれこれ
らを駆動する維持電極ドライバー５および走査電極ドラ
イバー６が接続され、さらに第２ブロック３のＮ行の維
持電極ＳＵＳN+1〜ＳＵＳ2NおよびＮ行の走査電極ＳＣ
ＮN+1〜ＳＣＮ2Nには、それぞれこれらを駆動する維持
電極ドライバー７および走査電極ドライバー８が接続さ
れている。
駆動するデータドライバー４が接続されている。また、
第１ブロック２のＮ行の維持電極ＳＵＳ1〜ＳＵＳNおよ
びＮ行の走査電極ＳＣＮ1〜ＳＣＮNには、それぞれこれ
らを駆動する維持電極ドライバー５および走査電極ドラ
イバー６が接続され、さらに第２ブロック３のＮ行の維
持電極ＳＵＳN+1〜ＳＵＳ2NおよびＮ行の走査電極ＳＣ
ＮN+1〜ＳＣＮ2Nには、それぞれこれらを駆動する維持
電極ドライバー７および走査電極ドライバー８が接続さ
れている。
【０００４】維持電極ドライバー５と維持電極ドライバ
ー７は、それぞれ維持／消去パルス発生部９と維持／消
去パルス発生部１０で構成されており、維持／消去パル
ス発生部９の出力は出力配線１１により維持電極ＳＵＳ
1〜ＳＵＳNに印加され、維持／消去パルス発生部１０の
出力は出力配線１２により維持電極ＳＵＳN+1〜ＳＵＳ
2Nに印加されるように構成されている。走査電極ドライ
バー６と走査電極ドライバー８は、それぞれ走査／維持
パルス発生部１３および走査スイッチ回路１４と走査／
維持パルス発生部１５および走査スイッチ回路１６で構
成されており、走査／維持パルス発生部１３の出力は出
力配線１７により走査スイッチ回路１４を通じて走査電
極ＳＣＮ1〜ＳＣＮNに印加され、走査／維持パルス発生
部１５の出力は出力配線１８により走査スイッチ回路１
６を通じて走査電極ＳＣＮN+1〜ＳＣＮ2Nに印加される
ように構成されている。
ー７は、それぞれ維持／消去パルス発生部９と維持／消
去パルス発生部１０で構成されており、維持／消去パル
ス発生部９の出力は出力配線１１により維持電極ＳＵＳ
1〜ＳＵＳNに印加され、維持／消去パルス発生部１０の
出力は出力配線１２により維持電極ＳＵＳN+1〜ＳＵＳ
2Nに印加されるように構成されている。走査電極ドライ
バー６と走査電極ドライバー８は、それぞれ走査／維持
パルス発生部１３および走査スイッチ回路１４と走査／
維持パルス発生部１５および走査スイッチ回路１６で構
成されており、走査／維持パルス発生部１３の出力は出
力配線１７により走査スイッチ回路１４を通じて走査電
極ＳＣＮ1〜ＳＣＮNに印加され、走査／維持パルス発生
部１５の出力は出力配線１８により走査スイッチ回路１
６を通じて走査電極ＳＣＮN+1〜ＳＣＮ2Nに印加される
ように構成されている。
【０００５】次に、このパネルの駆動方法について説明
する。パネルの駆動操作によって書き込み期間、維持期
間および消去期間に分かれ、書き込み期間では走査電極
ＳＣＮ1〜ＳＣＮ2Nに順次走査電圧が印加され、走査電
圧が印加されている間に所定のデータ電極Ｄ1〜ＤMに書
き込みパルス電圧を印加する。これにより、全ての放電
セルについて所定の表示データが書き込まれる。引き続
く維持期間において、全ての維持電極ＳＵＳ1〜ＳＵＳ
2Nおよび全ての走査電極ＳＣＮ1〜ＳＣＮ2Nに交互に維
持パルス電圧を印加して、表示データが書き込まれた放
電セルで維持放電を起こして表示発光を行う。引き続く
消去期間において、全ての維持電極ＳＵＳ1〜ＳＵＳ2N
に消去パルスを印加して消去放電を起こして維持放電を
停止させる。
する。パネルの駆動操作によって書き込み期間、維持期
間および消去期間に分かれ、書き込み期間では走査電極
ＳＣＮ1〜ＳＣＮ2Nに順次走査電圧が印加され、走査電
圧が印加されている間に所定のデータ電極Ｄ1〜ＤMに書
き込みパルス電圧を印加する。これにより、全ての放電
セルについて所定の表示データが書き込まれる。引き続
く維持期間において、全ての維持電極ＳＵＳ1〜ＳＵＳ
2Nおよび全ての走査電極ＳＣＮ1〜ＳＣＮ2Nに交互に維
持パルス電圧を印加して、表示データが書き込まれた放
電セルで維持放電を起こして表示発光を行う。引き続く
消去期間において、全ての維持電極ＳＵＳ1〜ＳＵＳ2N
に消去パルスを印加して消去放電を起こして維持放電を
停止させる。
【０００６】走査スイッチ回路１４および走査スイッチ
回路１６は、書き込み期間においては、走査／維持パル
ス発生部１３および走査／維持パルス発生部１５から出
力される走査パルス電圧をスイッチングして、走査電極
ＳＣＮ1〜ＳＣＮN、ＳＣＮN+ 1〜ＳＣＮ2Nの内の一つの
走査電極に選択的に走査パルス電圧を順次印加するよう
に成し、また、維持期間においては、走査／維持パルス
発生部１３および走査／維持パルス発生部１５から出力
される維持パルス電圧を全ての走査電極ＳＣＮ 1〜ＳＣ
ＮN、ＳＣＮN+1〜ＳＣＮ2Nに印加するように成される。
回路１６は、書き込み期間においては、走査／維持パル
ス発生部１３および走査／維持パルス発生部１５から出
力される走査パルス電圧をスイッチングして、走査電極
ＳＣＮ1〜ＳＣＮN、ＳＣＮN+ 1〜ＳＣＮ2Nの内の一つの
走査電極に選択的に走査パルス電圧を順次印加するよう
に成し、また、維持期間においては、走査／維持パルス
発生部１３および走査／維持パルス発生部１５から出力
される維持パルス電圧を全ての走査電極ＳＣＮ 1〜ＳＣ
ＮN、ＳＣＮN+1〜ＳＣＮ2Nに印加するように成される。
【０００７】従来の一例としての維持／消去パルス発生
部９、走査／維持パルス発生部１３および走査スイッチ
回路１４のそれぞれの回路は、電界効果トランジスタ
（以降「ＦＥＴ」という）のプッシュプル回路により構
成されており、これを図１０に示す。維持／消去パルス
発生部１０、走査／維持パルス発生部１５および走査ス
イッチ回路１６は、それぞれ維持／消去パルス発生部
９、走査／維持パルス発生部１３および走査スイッチ回
路１４の回路構成と同じである。これらの回路構成にお
ける動作を次に説明する。
部９、走査／維持パルス発生部１３および走査スイッチ
回路１４のそれぞれの回路は、電界効果トランジスタ
（以降「ＦＥＴ」という）のプッシュプル回路により構
成されており、これを図１０に示す。維持／消去パルス
発生部１０、走査／維持パルス発生部１５および走査ス
イッチ回路１６は、それぞれ維持／消去パルス発生部
９、走査／維持パルス発生部１３および走査スイッチ回
路１４の回路構成と同じである。これらの回路構成にお
ける動作を次に説明する。
【０００８】維持期間における維持駆動では、ＦＥＴＱ
2がＯＦＦの状態で、ＦＥＴＱ1とＦＥＴＱ3とからなる
プッシュプル回路（以降「プッシュプル回路Ｑ1／Ｑ3」
という）がＯＮ／ＯＦＦの動作を繰り返す。さらに、Ｆ
ＥＴＳａ1〜ＦＥＴＳａNがＯＮ、ＦＥＴＳｂ1〜ＦＥＴ
ＳｂNがＯＦＦ、ＦＥＴＴ3がＯＦＦの状態で、プッシュ
プル回路Ｔ1／Ｔ2が、プッシュプル回路Ｑ1／Ｑ3のＯＮ
／ＯＦＦの動作と１８０度位相の異なったタイミングで
ＯＮ／ＯＦＦの動作を繰り返す。この結果、維持電極Ｓ
ＵＳ1〜ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNには互いに
１８０度位相の異なったタイミングで維持パルス電圧−
Ｖｍ（Ｖ）が交互に印加される。また、維持電極ＳＵＳ
N+1〜ＳＵＳ2Nには維持電極ＳＵＳ1〜ＳＵＳNと同じタ
イミングで、走査電極ＳＣＮN+1〜ＳＣＮ2Nには走査電
極ＳＣＮ1〜ＳＣＮNと同じタイミングで、それぞれ維持
パルス電圧が印加される。
2がＯＦＦの状態で、ＦＥＴＱ1とＦＥＴＱ3とからなる
プッシュプル回路（以降「プッシュプル回路Ｑ1／Ｑ3」
という）がＯＮ／ＯＦＦの動作を繰り返す。さらに、Ｆ
ＥＴＳａ1〜ＦＥＴＳａNがＯＮ、ＦＥＴＳｂ1〜ＦＥＴ
ＳｂNがＯＦＦ、ＦＥＴＴ3がＯＦＦの状態で、プッシュ
プル回路Ｔ1／Ｔ2が、プッシュプル回路Ｑ1／Ｑ3のＯＮ
／ＯＦＦの動作と１８０度位相の異なったタイミングで
ＯＮ／ＯＦＦの動作を繰り返す。この結果、維持電極Ｓ
ＵＳ1〜ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNには互いに
１８０度位相の異なったタイミングで維持パルス電圧−
Ｖｍ（Ｖ）が交互に印加される。また、維持電極ＳＵＳ
N+1〜ＳＵＳ2Nには維持電極ＳＵＳ1〜ＳＵＳNと同じタ
イミングで、走査電極ＳＣＮN+1〜ＳＣＮ2Nには走査電
極ＳＣＮ1〜ＳＣＮNと同じタイミングで、それぞれ維持
パルス電圧が印加される。
【０００９】このとき、パネルの表示画面において、第
１ブロック２の表示画面（上半面）の表示の維持放電の
負荷と第２ブロック３の表示画面（下半面）の表示の維
持放電の負荷が等しい場合、例えば、パネルの全表示画
面にわたって均一な明るさの表示を行った場合に、維持
期間において、維持電極ＳＵＳ1〜ＳＵＳNから維持／消
去パルス発生部９に流れる維持放電電流Ｉｕａと、維持
電極ＳＵＳN+1〜ＳＵＳ2Nから維持／消去パルス発生部
１０に流れる維持放電電流Ｉｕｂとがそれぞれ等しくな
る（Ｉｕａ＝Ｉｕｂ）ように、また走査電極ＳＣＮ1〜
ＳＣＮNから走査／維持パルス発生部１３に流れる維持
放電電流Ｉｃａと走査電極ＳＣＮN+1〜ＳＣＮ2Nから走
査／維持パルス発生部１５に流れる維持放電電流Ｉｃｂ
が等しくなる（Ｉｃａ＝Ｉｃｂ）ように、それぞれの回
路の電気的な特性が揃えられている。例えば、図１０に
示す回路構成においては図示していないが、実際の回路
には回路配線の抵抗、ＦＥＴやその他部品の抵抗が存在
するので、維持／消去パルス発生部９および維持／消去
パルス発生部１０の−Ｖｍ（Ｖ）の電源からそれぞれ維
持電極ＳＵＳ1〜ＳＵＳNと維持電極ＳＵＳN+1〜ＳＵＳ
2Nに至る配線の抵抗値がそれぞれ等しくなるように、ま
た走査／維持パルス発生部１３および走査／維持パルス
発生部１５の−Ｖｍ（Ｖ）の電源からそれぞれ走査電極
ＳＣＮ1〜ＳＣＮNと走査電極ＳＣＮN+1〜ＳＣＮ2Nに至
る配線の抵抗値がそれぞれ等しくなるように成されてい
る。
１ブロック２の表示画面（上半面）の表示の維持放電の
負荷と第２ブロック３の表示画面（下半面）の表示の維
持放電の負荷が等しい場合、例えば、パネルの全表示画
面にわたって均一な明るさの表示を行った場合に、維持
期間において、維持電極ＳＵＳ1〜ＳＵＳNから維持／消
去パルス発生部９に流れる維持放電電流Ｉｕａと、維持
電極ＳＵＳN+1〜ＳＵＳ2Nから維持／消去パルス発生部
１０に流れる維持放電電流Ｉｕｂとがそれぞれ等しくな
る（Ｉｕａ＝Ｉｕｂ）ように、また走査電極ＳＣＮ1〜
ＳＣＮNから走査／維持パルス発生部１３に流れる維持
放電電流Ｉｃａと走査電極ＳＣＮN+1〜ＳＣＮ2Nから走
査／維持パルス発生部１５に流れる維持放電電流Ｉｃｂ
が等しくなる（Ｉｃａ＝Ｉｃｂ）ように、それぞれの回
路の電気的な特性が揃えられている。例えば、図１０に
示す回路構成においては図示していないが、実際の回路
には回路配線の抵抗、ＦＥＴやその他部品の抵抗が存在
するので、維持／消去パルス発生部９および維持／消去
パルス発生部１０の−Ｖｍ（Ｖ）の電源からそれぞれ維
持電極ＳＵＳ1〜ＳＵＳNと維持電極ＳＵＳN+1〜ＳＵＳ
2Nに至る配線の抵抗値がそれぞれ等しくなるように、ま
た走査／維持パルス発生部１３および走査／維持パルス
発生部１５の−Ｖｍ（Ｖ）の電源からそれぞれ走査電極
ＳＣＮ1〜ＳＣＮNと走査電極ＳＣＮN+1〜ＳＣＮ2Nに至
る配線の抵抗値がそれぞれ等しくなるように成されてい
る。
【００１０】
【発明が解決しようとする課題】しかし、従来のＡＣ型
プラズマディスプレイ装置では、図１１に示すように、
例えばパネルの表示画面において、第１ブロック２の表
示面（上半面）に面積が広く、第２ブロック３の表示面
（下半面）に面積の狭い均一な明るさの画面を表示した
場合、維持期間において、第１ブロック２の表示の維持
放電の負荷が第２ブロック３の表示の維持放電の負荷よ
りも大きくなるので、図９に示す維持電極ＳＵＳ1〜Ｓ
ＵＳNから維持／消去パルス発生部９に流れる維持放電
電流Ｉｕａや走査電極群ＳＣＮ1〜ＳＣＮNから走査／維
持パルス発生部１３に流れる維持放電電流Ｉｃａが、維
持電極ＳＵＳN+1〜ＳＵＳ2Nから維持／消去パルス発生
部１０に流れる維持放電電流Ｉｕｂや走査電極ＳＣＮ
N+1〜ＳＣＮ2Nから走査／維持パルス発生部１５に流れ
る維持放電電流Ｉｃｂよりもそれぞれ大きくなる。その
ために、維持／消去パルス発生部９および走査／維持パ
ルス発生部１３の−Ｖｍ（Ｖ）の電源からそれぞれ維持
電極ＳＵＳ1〜ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNに至
る配線の抵抗による電圧降下が、維持／消去パルス発生
部１０および走査／維持パルス発生部１５の−Ｖｍ
（Ｖ）の電源からそれぞれ維持電極ＳＵＳN+1〜ＳＵＳ
2Nと走査電極ＳＣＮN+1〜ＳＣＮ2Nに至る配線の抵抗に
よる電圧降下よりも大きくなり、その結果、維持電極Ｓ
ＵＳ1〜ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNに架かる実
質的な維持パルス電圧が、維持電極ＳＵＳN+1〜ＳＵＳ
2Nと走査電極ＳＣＮN+1〜ＳＣＮ2Nに架かる実質的な維
持パルス電圧よりも低くなるため、維持電極ＳＵＳ1〜
ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNとの間の維持放電
の強度が、維持電極ＳＵＳN+1〜ＳＵＳ2Nと走査電極Ｓ
ＣＮN+1〜ＳＣＮ2Nとの間の維持放電の強度よりも弱く
なり、図１１に示すように、第１ブロック２の画面の表
示の輝度が第２ブロック３の画面の表示の輝度よりも低
下し、輝度むらが生じるという問題があった。
プラズマディスプレイ装置では、図１１に示すように、
例えばパネルの表示画面において、第１ブロック２の表
示面（上半面）に面積が広く、第２ブロック３の表示面
（下半面）に面積の狭い均一な明るさの画面を表示した
場合、維持期間において、第１ブロック２の表示の維持
放電の負荷が第２ブロック３の表示の維持放電の負荷よ
りも大きくなるので、図９に示す維持電極ＳＵＳ1〜Ｓ
ＵＳNから維持／消去パルス発生部９に流れる維持放電
電流Ｉｕａや走査電極群ＳＣＮ1〜ＳＣＮNから走査／維
持パルス発生部１３に流れる維持放電電流Ｉｃａが、維
持電極ＳＵＳN+1〜ＳＵＳ2Nから維持／消去パルス発生
部１０に流れる維持放電電流Ｉｕｂや走査電極ＳＣＮ
N+1〜ＳＣＮ2Nから走査／維持パルス発生部１５に流れ
る維持放電電流Ｉｃｂよりもそれぞれ大きくなる。その
ために、維持／消去パルス発生部９および走査／維持パ
ルス発生部１３の−Ｖｍ（Ｖ）の電源からそれぞれ維持
電極ＳＵＳ1〜ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNに至
る配線の抵抗による電圧降下が、維持／消去パルス発生
部１０および走査／維持パルス発生部１５の−Ｖｍ
（Ｖ）の電源からそれぞれ維持電極ＳＵＳN+1〜ＳＵＳ
2Nと走査電極ＳＣＮN+1〜ＳＣＮ2Nに至る配線の抵抗に
よる電圧降下よりも大きくなり、その結果、維持電極Ｓ
ＵＳ1〜ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNに架かる実
質的な維持パルス電圧が、維持電極ＳＵＳN+1〜ＳＵＳ
2Nと走査電極ＳＣＮN+1〜ＳＣＮ2Nに架かる実質的な維
持パルス電圧よりも低くなるため、維持電極ＳＵＳ1〜
ＳＵＳNと走査電極ＳＣＮ1〜ＳＣＮNとの間の維持放電
の強度が、維持電極ＳＵＳN+1〜ＳＵＳ2Nと走査電極Ｓ
ＣＮN+1〜ＳＣＮ2Nとの間の維持放電の強度よりも弱く
なり、図１１に示すように、第１ブロック２の画面の表
示の輝度が第２ブロック３の画面の表示の輝度よりも低
下し、輝度むらが生じるという問題があった。
【００１１】本発明はこのような問題を解決するために
なされたものであり、輝度むらのない表示画面を得るこ
とができるＡＣ型プラズマディスプレイ装置を提供する
ことを目的とする。
なされたものであり、輝度むらのない表示画面を得るこ
とができるＡＣ型プラズマディスプレイ装置を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明のＡＣ型プラズマ
ディスプレイ装置は、基板上に形成された複数対の対を
成す維持電極と走査電極とを複数のブロックに分割し、
前記維持電極を駆動する維持電極ドライバーおよび前記
走査電極を駆動する走査電極ドライバーをそれぞれ前記
ブロックごとに備え、前記維持電極ドライバーのそれぞ
れに備えられた維持パルス発生部の出力配線同士を接続
し、かつ前記走査電極ドライバーのそれぞれに備えられ
た維持パルス発生部の出力配線同士を接続したものであ
る。この構成により、輝度むらの全くない表示画面を得
ることができる。
ディスプレイ装置は、基板上に形成された複数対の対を
成す維持電極と走査電極とを複数のブロックに分割し、
前記維持電極を駆動する維持電極ドライバーおよび前記
走査電極を駆動する走査電極ドライバーをそれぞれ前記
ブロックごとに備え、前記維持電極ドライバーのそれぞ
れに備えられた維持パルス発生部の出力配線同士を接続
し、かつ前記走査電極ドライバーのそれぞれに備えられ
た維持パルス発生部の出力配線同士を接続したものであ
る。この構成により、輝度むらの全くない表示画面を得
ることができる。
【００１３】
【発明の実施の形態】本発明のＡＣ型プラズマディスプ
レイ装置に用いるＡＣ型プラズマディスプレイパネル
（以下パネルという）の一部斜視図を図６に示す。図６
に示すように、第一の絶縁基板１９上に誘電体層２０お
よび保護膜２１で覆われた維持電極２２と走査電極２３
とを対を成して平行に付設しており、第二の絶縁基板２
４上にデータ電極２５を付設し、さらにデータ電極２５
間にデータ電極２５と平行して隔壁２６を設け、データ
電極２５の表面に蛍光体２７（一部のみ図示）を設けて
いる。維持電極２２および走査電極２３とデータ電極２
５とが直交するように第一の絶縁基板１９と第二の絶縁
基板２４とを放電空間２８を挟んで対向して配置してパ
ネル１を構成している。隣合う維持電極２２と走査電極
２３とはそれぞれ対を成しており、維持駆動において、
維持電極２２と走査電極２３に維持パルスを交互に印加
して、それぞれ対を成す維持電極２２と走査電極２３と
の間に維持放電を起こすことにより表示を行うものであ
る。
レイ装置に用いるＡＣ型プラズマディスプレイパネル
（以下パネルという）の一部斜視図を図６に示す。図６
に示すように、第一の絶縁基板１９上に誘電体層２０お
よび保護膜２１で覆われた維持電極２２と走査電極２３
とを対を成して平行に付設しており、第二の絶縁基板２
４上にデータ電極２５を付設し、さらにデータ電極２５
間にデータ電極２５と平行して隔壁２６を設け、データ
電極２５の表面に蛍光体２７（一部のみ図示）を設けて
いる。維持電極２２および走査電極２３とデータ電極２
５とが直交するように第一の絶縁基板１９と第二の絶縁
基板２４とを放電空間２８を挟んで対向して配置してパ
ネル１を構成している。隣合う維持電極２２と走査電極
２３とはそれぞれ対を成しており、維持駆動において、
維持電極２２と走査電極２３に維持パルスを交互に印加
して、それぞれ対を成す維持電極２２と走査電極２３と
の間に維持放電を起こすことにより表示を行うものであ
る。
【００１４】次に、このパネル１の電極配列を図７に示
す。このパネル１の電極配列は、図７に示すように、Ｍ
列×Ｎ行の第１ブロック２とＭ列×Ｎ行の第２ブロック
３からなるＭ列×２Ｎ行のマトリックス構成であり、列
方向には第１ブロック２と第２ブロック３に共通するＭ
列のデータ電極Ｄ1〜ＤMが配列されており、行方向に
は、第１ブロック２のＮ行の維持電極ＳＵＳ1〜ＳＵＳN
およびＮ行の走査電極ＳＣＮ1〜ＳＣＮNと第２ブロック
３のＮ行の維持電極ＳＵＳN+1〜ＳＵＳ2NおよびＮ行の
走査電極群ＳＣＮN+1〜ＳＣＮ2Nが配列されている。す
なわちこのパネルは、２Ｎ対の対を成す維持電極群と走
査電極群を二つのブロックに分割した構成を成すもので
ある。
す。このパネル１の電極配列は、図７に示すように、Ｍ
列×Ｎ行の第１ブロック２とＭ列×Ｎ行の第２ブロック
３からなるＭ列×２Ｎ行のマトリックス構成であり、列
方向には第１ブロック２と第２ブロック３に共通するＭ
列のデータ電極Ｄ1〜ＤMが配列されており、行方向に
は、第１ブロック２のＮ行の維持電極ＳＵＳ1〜ＳＵＳN
およびＮ行の走査電極ＳＣＮ1〜ＳＣＮNと第２ブロック
３のＮ行の維持電極ＳＵＳN+1〜ＳＵＳ2NおよびＮ行の
走査電極群ＳＣＮN+1〜ＳＣＮ2Nが配列されている。す
なわちこのパネルは、２Ｎ対の対を成す維持電極群と走
査電極群を二つのブロックに分割した構成を成すもので
ある。
【００１５】このパネル１の駆動方法について、駆動タ
イミング図である図８を用いて説明する。
イミング図である図８を用いて説明する。
【００１６】図８において、まず、書き込み期間に、全
ての維持電極ＳＵＳ1〜ＳＵＳ2Nを０（Ｖ）に保持し、
第１行目の走査駆動において、データ電極Ｄ1〜ＤMのう
ちの書き込みを行う所定のデータ電極Ｄ1〜ＤMに正の書
き込みパルス電圧＋Ｖｗ（Ｖ）、第１行目の走査電極Ｓ
ＣＮ1に負の走査パルス電圧−Ｖｓ（Ｖ）を印加する
と、所定のデータ電極Ｄ1〜ＤMと第１行目の走査電極Ｓ
ＣＮ1との交点部において書き込み放電が起こり、前記
交点部の第１行目の走査電極ＳＣＮ1上の保護膜２１表
面に正電荷が蓄積される。次に、第２行目の走査駆動に
おいて、所定のデータ電極Ｄ1〜ＤMに正の書き込みパル
ス電圧＋Ｖｗ（Ｖ）、第２行目の走査電極ＳＣＮ2に負
の走査パルス電圧−Ｖｓ（Ｖ）を印加すると、所定のデ
ータ電極Ｄ1〜ＤMと第２行目の走査電極ＳＣＮ2との交
点部において書き込み放電が起こり、前記交点部の第２
行目の走査電極ＳＣＮ2上の保護膜２１表面に正電荷が
蓄積される。同様に走査駆動の動作が引き続いて行わ
れ、最後に第２Ｎ行目の走査駆動において、所定のデー
タ電極Ｄ1〜ＤMに正の書き込みパルス電圧＋Ｖｗ
（Ｖ）、第２Ｎ行目の走査電極ＳＣＮ2Nに負の走査パル
ス電圧−Ｖｓ（Ｖ）を印加すると、所定のデータ電極Ｄ
1〜ＤMと第２Ｎ行目の走査電極ＳＣＮ2Nとの交点部にお
いて書き込み放電が起こり、前記交点部の第２Ｎ行目の
走査電極ＳＣＮ2N上の保護膜２１表面に正電荷が蓄積さ
れる。
ての維持電極ＳＵＳ1〜ＳＵＳ2Nを０（Ｖ）に保持し、
第１行目の走査駆動において、データ電極Ｄ1〜ＤMのう
ちの書き込みを行う所定のデータ電極Ｄ1〜ＤMに正の書
き込みパルス電圧＋Ｖｗ（Ｖ）、第１行目の走査電極Ｓ
ＣＮ1に負の走査パルス電圧−Ｖｓ（Ｖ）を印加する
と、所定のデータ電極Ｄ1〜ＤMと第１行目の走査電極Ｓ
ＣＮ1との交点部において書き込み放電が起こり、前記
交点部の第１行目の走査電極ＳＣＮ1上の保護膜２１表
面に正電荷が蓄積される。次に、第２行目の走査駆動に
おいて、所定のデータ電極Ｄ1〜ＤMに正の書き込みパル
ス電圧＋Ｖｗ（Ｖ）、第２行目の走査電極ＳＣＮ2に負
の走査パルス電圧−Ｖｓ（Ｖ）を印加すると、所定のデ
ータ電極Ｄ1〜ＤMと第２行目の走査電極ＳＣＮ2との交
点部において書き込み放電が起こり、前記交点部の第２
行目の走査電極ＳＣＮ2上の保護膜２１表面に正電荷が
蓄積される。同様に走査駆動の動作が引き続いて行わ
れ、最後に第２Ｎ行目の走査駆動において、所定のデー
タ電極Ｄ1〜ＤMに正の書き込みパルス電圧＋Ｖｗ
（Ｖ）、第２Ｎ行目の走査電極ＳＣＮ2Nに負の走査パル
ス電圧−Ｖｓ（Ｖ）を印加すると、所定のデータ電極Ｄ
1〜ＤMと第２Ｎ行目の走査電極ＳＣＮ2Nとの交点部にお
いて書き込み放電が起こり、前記交点部の第２Ｎ行目の
走査電極ＳＣＮ2N上の保護膜２１表面に正電荷が蓄積さ
れる。
【００１７】続く維持期間において、全ての維持電極Ｓ
ＵＳ1〜ＳＵＳ2Nと全ての走査電極ＳＣＮ1〜ＳＣＮ2Nと
に負の維持パルス電圧−Ｖｍ（Ｖ）を交互に印加する
と、書き込み放電を起こした交点部において、走査電極
ＳＣＮ1〜ＳＣＮ2Nと維持電極ＳＵＳ1〜ＳＵＳ2Nとの間
に維持放電が開始し維持期間の間継続する。この維持放
電による発光を表示に用いる。
ＵＳ1〜ＳＵＳ2Nと全ての走査電極ＳＣＮ1〜ＳＣＮ2Nと
に負の維持パルス電圧−Ｖｍ（Ｖ）を交互に印加する
と、書き込み放電を起こした交点部において、走査電極
ＳＣＮ1〜ＳＣＮ2Nと維持電極ＳＵＳ1〜ＳＵＳ2Nとの間
に維持放電が開始し維持期間の間継続する。この維持放
電による発光を表示に用いる。
【００１８】続く消去期間において、消去駆動として、
全ての維持電極ＳＵＳ1〜ＳＵＳ2Nに負の消去パルス電
圧−Ｖｅ（Ｖ）を印加して、消去放電を起こして維持放
電を停止させる。以上の動作によりＡＣ型プラズマディ
スプレイパネルの一画面が表示される。
全ての維持電極ＳＵＳ1〜ＳＵＳ2Nに負の消去パルス電
圧−Ｖｅ（Ｖ）を印加して、消去放電を起こして維持放
電を停止させる。以上の動作によりＡＣ型プラズマディ
スプレイパネルの一画面が表示される。
【００１９】このパネル１を用いた本発明の一実施形態
であるＡＣ型プラズマディスプレイ装置を図１に示す。
図１のＡＣ型プラズマディスプレイ装置は、図９に示し
た従来のものとは異なり、維持／消去パルス発生部９の
出力が送出される出力配線１１と維持／消去パルス発生
部１０の出力が送出される出力配線１２とが短絡線２９
で接続されている。また、走査／維持パルス発生部１３
の出力が送出される出力配線１７と走査／維持パルス発
生部１５の出力が送出される出力配線１８とが短絡線３
０で接続されている。それ以外の構成は従来と同じであ
り、従来と同じ部分には同一の符号を用いている。短絡
線２９および短絡線３０は、線状のものに限られること
はなく導体であればよい。
であるＡＣ型プラズマディスプレイ装置を図１に示す。
図１のＡＣ型プラズマディスプレイ装置は、図９に示し
た従来のものとは異なり、維持／消去パルス発生部９の
出力が送出される出力配線１１と維持／消去パルス発生
部１０の出力が送出される出力配線１２とが短絡線２９
で接続されている。また、走査／維持パルス発生部１３
の出力が送出される出力配線１７と走査／維持パルス発
生部１５の出力が送出される出力配線１８とが短絡線３
０で接続されている。それ以外の構成は従来と同じであ
り、従来と同じ部分には同一の符号を用いている。短絡
線２９および短絡線３０は、線状のものに限られること
はなく導体であればよい。
【００２０】また、本発明の一例としての維持／消去パ
ルス発生部９、維持／消去パルス発生部１０、走査／維
持パルス発生部１３、走査／維持パルス発生部１５、走
査スイッチ回路１４、および走査スイッチ回路１６の回
路構成は、図２に示すように、従来例と同様にＦＥＴの
プッシュプル回路により構成されている。
ルス発生部９、維持／消去パルス発生部１０、走査／維
持パルス発生部１３、走査／維持パルス発生部１５、走
査スイッチ回路１４、および走査スイッチ回路１６の回
路構成は、図２に示すように、従来例と同様にＦＥＴの
プッシュプル回路により構成されている。
【００２１】維持／消去パルス発生部９はＦＥＴＱ1、
ＦＥＴＱ2およびＦＥＴＱ3から構成され、ＦＥＴＱ1の
ソースは接地され、ＦＥＴＱ1のドレインには、ＦＥＴ
Ｑ2およびＦＥＴＱ3の各ソースが接続され、その接続点
は出力配線１１を介して維持電極ＳＵＳ1〜ＳＵＳNに接
続されている。ＦＥＴＱ2のドレインは−Ｖｅ（Ｖ）の
電源に、ＦＥＴＱ3のドレインは−Ｖｍ（Ｖ）の電源に
それぞれ接続されている。維持／消去パルス発生部１０
は維持／消去パルス発生部９と同じ回路構成で、ＦＥＴ
Ｑ4、ＦＥＴＱ5およびＦＥＴＱ6から構成されており、
出力配線１２を介して維持電極ＳＵＳN+1〜ＳＵＳ2Nに
接続され、出力配線１１と出力配線１２とは短絡線２９
によって接続されている。
ＦＥＴＱ2およびＦＥＴＱ3から構成され、ＦＥＴＱ1の
ソースは接地され、ＦＥＴＱ1のドレインには、ＦＥＴ
Ｑ2およびＦＥＴＱ3の各ソースが接続され、その接続点
は出力配線１１を介して維持電極ＳＵＳ1〜ＳＵＳNに接
続されている。ＦＥＴＱ2のドレインは−Ｖｅ（Ｖ）の
電源に、ＦＥＴＱ3のドレインは−Ｖｍ（Ｖ）の電源に
それぞれ接続されている。維持／消去パルス発生部１０
は維持／消去パルス発生部９と同じ回路構成で、ＦＥＴ
Ｑ4、ＦＥＴＱ5およびＦＥＴＱ6から構成されており、
出力配線１２を介して維持電極ＳＵＳN+1〜ＳＵＳ2Nに
接続され、出力配線１１と出力配線１２とは短絡線２９
によって接続されている。
【００２２】走査／維持パルス発生部１３はＦＥＴ
Ｔ1、ＦＥＴＴ2およびＦＥＴＴ3から構成され、ＦＥＴ
Ｔ1のソースは接地され、ＦＥＴＴ1のドレインには、Ｆ
ＥＴＴ2およびＦＥＴＴ3の各ソースが接続され、その接
続点は出力配線１７を介して走査スイッチ回路１４に接
続されている。ＦＥＴＴ2のドレインは−Ｖｍ（Ｖ）の
電源に、ＦＥＴＴ3のドレインは−Ｖｓ（Ｖ）の電源に
それぞれ接続されている。
Ｔ1、ＦＥＴＴ2およびＦＥＴＴ3から構成され、ＦＥＴ
Ｔ1のソースは接地され、ＦＥＴＴ1のドレインには、Ｆ
ＥＴＴ2およびＦＥＴＴ3の各ソースが接続され、その接
続点は出力配線１７を介して走査スイッチ回路１４に接
続されている。ＦＥＴＴ2のドレインは−Ｖｍ（Ｖ）の
電源に、ＦＥＴＴ3のドレインは−Ｖｓ（Ｖ）の電源に
それぞれ接続されている。
【００２３】走査スイッチ回路１４はＦＥＴＳａ1〜Ｓ
ａNおよびＦＥＴＳｂ1〜ＳｂNから構成され、ＦＥＴＳ
ａ1〜ＳａNのドレインは出力配線１７に共通接続されて
おり、ＦＥＴＳａ1〜ＳａNのソースは、ソースが接地さ
れたＦＥＴＳｂ1〜ＳｂNのドレインにそれぞれ接続され
ている。そして、ＦＥＴＳａ1〜ＳａNのソースはそれぞ
れ走査電極ＳＣＮ1〜ＳＣＮNに接続されている。
ａNおよびＦＥＴＳｂ1〜ＳｂNから構成され、ＦＥＴＳ
ａ1〜ＳａNのドレインは出力配線１７に共通接続されて
おり、ＦＥＴＳａ1〜ＳａNのソースは、ソースが接地さ
れたＦＥＴＳｂ1〜ＳｂNのドレインにそれぞれ接続され
ている。そして、ＦＥＴＳａ1〜ＳａNのソースはそれぞ
れ走査電極ＳＣＮ1〜ＳＣＮNに接続されている。
【００２４】走査／維持パルス発生部１５は走査／維持
パルス発生部１３と同じ回路構成であり、ＦＥＴＴ4、
ＦＥＴＴ5およびＦＥＴＴ6から構成されている。また、
走査スイッチ回路１６は走査スイッチ回路１４と同じ回
路構成であり、ＦＥＴＳａN+ 1〜Ｓａ2NおよびＦＥＴＳ
ｂN+1〜Ｓｂ2Nから構成されている。
パルス発生部１３と同じ回路構成であり、ＦＥＴＴ4、
ＦＥＴＴ5およびＦＥＴＴ6から構成されている。また、
走査スイッチ回路１６は走査スイッチ回路１４と同じ回
路構成であり、ＦＥＴＳａN+ 1〜Ｓａ2NおよびＦＥＴＳ
ｂN+1〜Ｓｂ2Nから構成されている。
【００２５】次に、これらの回路構成における動作を説
明する。維持期間における維持駆動では、ＦＥＴＱ2が
ＯＦＦの状態で、プッシュプル回路Ｑ1／Ｑ3がＯＮ／Ｏ
ＦＦの動作を繰り返す。さらに、ＦＥＴＳａ1〜ＳａNが
ＯＮ、ＦＥＴＳｂ1〜ＳｂNがＯＦＦ、ＦＥＴＴ3がＯＦ
Ｆの状態で、プッシュプル回路Ｔ1／Ｔ2が、プッシュプ
ル回路Ｑ1／Ｑ3のＯＮ／ＯＦＦの動作と１８０度位相の
異なったタイミングでＯＮ／ＯＦＦの動作を繰り返す。
この結果、維持電極ＳＵＳ1〜ＳＵＳNと走査電極ＳＣＮ
1〜ＳＣＮNには互いに１８０度位相の異なったタイミン
グで維持パルス電圧−Ｖｍ（Ｖ）が交互に印加される。
また、維持電極ＳＵＳN+1〜ＳＵＳ2Nには維持電極ＳＵ
Ｓ1〜ＳＵＳNと同じタイミングで、走査電極ＳＣＮN+1
〜ＳＣＮ2Nには走査電極ＳＣＮ1〜ＳＣＮNと同じタイミ
ングで、それぞれ維持パルス電圧が印加される。
明する。維持期間における維持駆動では、ＦＥＴＱ2が
ＯＦＦの状態で、プッシュプル回路Ｑ1／Ｑ3がＯＮ／Ｏ
ＦＦの動作を繰り返す。さらに、ＦＥＴＳａ1〜ＳａNが
ＯＮ、ＦＥＴＳｂ1〜ＳｂNがＯＦＦ、ＦＥＴＴ3がＯＦ
Ｆの状態で、プッシュプル回路Ｔ1／Ｔ2が、プッシュプ
ル回路Ｑ1／Ｑ3のＯＮ／ＯＦＦの動作と１８０度位相の
異なったタイミングでＯＮ／ＯＦＦの動作を繰り返す。
この結果、維持電極ＳＵＳ1〜ＳＵＳNと走査電極ＳＣＮ
1〜ＳＣＮNには互いに１８０度位相の異なったタイミン
グで維持パルス電圧−Ｖｍ（Ｖ）が交互に印加される。
また、維持電極ＳＵＳN+1〜ＳＵＳ2Nには維持電極ＳＵ
Ｓ1〜ＳＵＳNと同じタイミングで、走査電極ＳＣＮN+1
〜ＳＣＮ2Nには走査電極ＳＣＮ1〜ＳＣＮNと同じタイミ
ングで、それぞれ維持パルス電圧が印加される。
【００２６】走査期間における走査駆動では、ＦＥＴＱ
1とＦＥＴＱ4がＯＮ、ＦＥＴＱ2とＦＥＴＱ3がＯＦＦ、
ＦＥＴＱ5とＦＥＴＱ6がＯＦＦ、ＦＥＴＴ2とＦＥＴＴ5
がＯＦＦの状態で、プッシュプル回路Ｔ1／Ｔ3とプッシ
ュプル回路Ｔ4／Ｔ6とが同じタイミングでＯＮ／ＯＦＦ
の動作を繰り返しており、このタイミングに合わせて、
ＦＥＴＳａ1〜Ｓａ2NがＯＦＦ、ＦＥＴＳｂ1〜Ｓｂ2Nが
ＯＮの状態からプッシュプル回路Ｓａ1／Ｓｂ1、Ｓａ2
／Ｓｂ2、・・・、Ｓａ2N／Ｓｂ2Nの順番にＯＮ／ＯＦ
Ｆ動作が反転し、再び戻る動作を行う。この結果、走査
電極ＳＣＮ1、ＳＣＮ2、・・・、ＳＣＮ2Nに順番に走査
パルス電圧−Ｖｓ（Ｖ）が印加される。
1とＦＥＴＱ4がＯＮ、ＦＥＴＱ2とＦＥＴＱ3がＯＦＦ、
ＦＥＴＱ5とＦＥＴＱ6がＯＦＦ、ＦＥＴＴ2とＦＥＴＴ5
がＯＦＦの状態で、プッシュプル回路Ｔ1／Ｔ3とプッシ
ュプル回路Ｔ4／Ｔ6とが同じタイミングでＯＮ／ＯＦＦ
の動作を繰り返しており、このタイミングに合わせて、
ＦＥＴＳａ1〜Ｓａ2NがＯＦＦ、ＦＥＴＳｂ1〜Ｓｂ2Nが
ＯＮの状態からプッシュプル回路Ｓａ1／Ｓｂ1、Ｓａ2
／Ｓｂ2、・・・、Ｓａ2N／Ｓｂ2Nの順番にＯＮ／ＯＦ
Ｆ動作が反転し、再び戻る動作を行う。この結果、走査
電極ＳＣＮ1、ＳＣＮ2、・・・、ＳＣＮ2Nに順番に走査
パルス電圧−Ｖｓ（Ｖ）が印加される。
【００２７】消去期間における消去駆動では、ＦＥＴＴ
1とＦＥＴＴ4がＯＮ、ＦＥＴＴ2とＦＥＴＴ3とＦＥＴＴ
5とＦＥＴＴ6がＯＦＦ、ＦＥＴＳａ1〜Ｓａ2NがＯＦ
Ｆ、ＦＥＴＳｂ1〜Ｓｂ2NがＯＮで、且つ、ＦＥＴＱ3と
ＦＥＴＱ6がＯＦＦの状態で、ＦＥＴＱ1とＦＥＴＱ4が
ＯＮ、ＦＥＴＱ2とＦＥＴＱ5がＯＦＦの状態から、プッ
シュプル回路Ｑ1／Ｑ2とプッシュプル回路Ｑ4／Ｑ5が同
じタイミングでＯＮ／ＯＦＦ動作が反転し、再び戻る動
作を行う。この結果、全ての維持電極群ＳＵＳ1〜ＳＵ
Ｓ2Nに消去パルス電圧−Ｖｅ（Ｖ）が印加される。
1とＦＥＴＴ4がＯＮ、ＦＥＴＴ2とＦＥＴＴ3とＦＥＴＴ
5とＦＥＴＴ6がＯＦＦ、ＦＥＴＳａ1〜Ｓａ2NがＯＦ
Ｆ、ＦＥＴＳｂ1〜Ｓｂ2NがＯＮで、且つ、ＦＥＴＱ3と
ＦＥＴＱ6がＯＦＦの状態で、ＦＥＴＱ1とＦＥＴＱ4が
ＯＮ、ＦＥＴＱ2とＦＥＴＱ5がＯＦＦの状態から、プッ
シュプル回路Ｑ1／Ｑ2とプッシュプル回路Ｑ4／Ｑ5が同
じタイミングでＯＮ／ＯＦＦ動作が反転し、再び戻る動
作を行う。この結果、全ての維持電極群ＳＵＳ1〜ＳＵ
Ｓ2Nに消去パルス電圧−Ｖｅ（Ｖ）が印加される。
【００２８】図２の回路構成は、従来例に示したよう
に、パネルの表示画面において、第１ブロック２の表示
画面（上半面）の表示の維持放電の負荷と第２ブロック
３の表示画面（下半面）の表示の維持放電の負荷が等し
い場合、例えば、全表示画面にわたって均一な明るさの
表示を行った場合に、維持駆動において、維持電極ＳＵ
Ｓ1〜ＳＵＳNから維持／消去パルス発生部９に流れる維
持放電電流Ｉｕａと維持電極ＳＵＳN+1〜ＳＵＳ2Nから
維持／消去パルス発生部１０に流れる維持放電電流Ｉｕ
ｂとが等しくなる（Ｉｕａ＝Ｉｕｂ）ように、また走査
電極群ＳＣＮ1〜ＳＣＮNから走査／維持パルス発生部１
３に流れる維持放電電流Ｉｃａと走査電極ＳＣＮN+1〜
ＳＣＮ2Nから走査／維持パルス発生部１５に流れる維持
放電電流Ｉｃｂとが等しくなる（Ｉｃａ＝Ｉｃｂ）よう
に、それぞれの回路の電気的な特性が揃えられている。
例えば、図２に示す回路構成においては図示していない
が、実際の回路には回路配線の抵抗、ＦＥＴやその他部
品の抵抗が存在するので、維持／消去パルス発生部９お
よび維持／消去パルス発生部１０の−Ｖｍ（Ｖ）の電源
からそれぞれ維持電極ＳＵＳ1〜ＳＵＳNおよび維持電極
ＳＵＳN+1〜ＳＵＳ2 Nに至る配線の抵抗値がそれぞれ等
しくなるように、また走査／維持パルス発生部１３およ
び走査／維持パルス発生部１５の−Ｖｍ（Ｖ）の電源か
らそれぞれ走査電極ＳＣＮ1〜ＳＣＮNおよび走査電極Ｓ
ＣＮN+1〜ＳＣＮ2Nに至る配線の抵抗値がそれぞれ等し
くなるように成されている。
に、パネルの表示画面において、第１ブロック２の表示
画面（上半面）の表示の維持放電の負荷と第２ブロック
３の表示画面（下半面）の表示の維持放電の負荷が等し
い場合、例えば、全表示画面にわたって均一な明るさの
表示を行った場合に、維持駆動において、維持電極ＳＵ
Ｓ1〜ＳＵＳNから維持／消去パルス発生部９に流れる維
持放電電流Ｉｕａと維持電極ＳＵＳN+1〜ＳＵＳ2Nから
維持／消去パルス発生部１０に流れる維持放電電流Ｉｕ
ｂとが等しくなる（Ｉｕａ＝Ｉｕｂ）ように、また走査
電極群ＳＣＮ1〜ＳＣＮNから走査／維持パルス発生部１
３に流れる維持放電電流Ｉｃａと走査電極ＳＣＮN+1〜
ＳＣＮ2Nから走査／維持パルス発生部１５に流れる維持
放電電流Ｉｃｂとが等しくなる（Ｉｃａ＝Ｉｃｂ）よう
に、それぞれの回路の電気的な特性が揃えられている。
例えば、図２に示す回路構成においては図示していない
が、実際の回路には回路配線の抵抗、ＦＥＴやその他部
品の抵抗が存在するので、維持／消去パルス発生部９お
よび維持／消去パルス発生部１０の−Ｖｍ（Ｖ）の電源
からそれぞれ維持電極ＳＵＳ1〜ＳＵＳNおよび維持電極
ＳＵＳN+1〜ＳＵＳ2 Nに至る配線の抵抗値がそれぞれ等
しくなるように、また走査／維持パルス発生部１３およ
び走査／維持パルス発生部１５の−Ｖｍ（Ｖ）の電源か
らそれぞれ走査電極ＳＣＮ1〜ＳＣＮNおよび走査電極Ｓ
ＣＮN+1〜ＳＣＮ2Nに至る配線の抵抗値がそれぞれ等し
くなるように成されている。
【００２９】図１および図２の駆動装置において、図３
に示すように、例えばパネルの表示画面において、第１
ブロック２の表示面（上半面）に面積が広く、第２ブロ
ック３の表示面（下半面）に面積の狭い均一な明るさの
画面を表示した場合、維持駆動において、第１ブロック
２の表示の維持放電の負荷が第２ブロック３の表示の維
持放電の負荷よりも大きくなり、維持電極ＳＵＳ1〜Ｓ
ＵＳNから流れる維持放電電流Ｉｕａや走査電極ＳＣＮ1
〜ＳＣＮNから流れる維持放電電流Ｉｃａは、それぞれ
維持電極ＳＵＳN+1〜ＳＵＳ2Nから流れる維持放電電流
Ｉｕｂや走査電極ＳＣＮN+1〜ＳＣＮ2Nから流れる維持
放電電流Ｉｃｂよりも大きくなる（Ｉｕａ＞Ｉｕｂ、Ｉ
ｃａ＞Ｉｃｂ）。しかし、図２に示すように、維持／消
去パルス発生部９の出力配線１１と維持／消去パルス発
生部１０の出力配線１２とが短絡線２９で接続されてお
り、走査／維持パルス発生部１３の出力配線１７と走査
／維持パルス発生部１５の出力配線１８とが短絡線３０
で接続されているので、短絡線２９にはＩｗ＝（Ｉｕａ
−Ｉｕｂ）／２、短絡線３０にはＩｅ＝（Ｉｃａ−Ｉｃ
ｂ）／２の電流が流れる。この結果、維持／消去パルス
発生部９に流れる電流Ｉｖａと維持／消去パルス発生部
１０に流れる電流Ｉｖｂは、それぞれＩｖａ＝Ｉｕａ−
Ｉｗ＝Ｉｕａ−（Ｉｕａ−Ｉｕｂ）／２＝（Ｉｕａ＋Ｉ
ｕｂ）／２、Ｉｖｂ＝Ｉｕｂ＋Ｉｗ＝Ｉｕｂ＋（Ｉｕａ
−Ｉｕｂ）／２＝（Ｉｕａ＋Ｉｕｂ）／２となり、Ｉｖ
ａ＝Ｉｖｂとなる。また、走査／維持パルス発生部１３
に流れる電流Ｉｄａと走査／維持パルス発生部１５に流
れる電流Ｉｄｂは、それぞれＩｄａ＝Ｉｃａ−Ｉｅ＝Ｉ
ｃａ−（Ｉｃａ−Ｉｃｂ）／２＝（Ｉｃａ＋Ｉｃｂ）／
２、Ｉｄｂ＝Ｉｃｂ＋Ｉｅ＝Ｉｃｂ＋（Ｉｃａ−Ｉｃ
ｂ）／２＝（Ｉｃａ＋Ｉｃｂ）／２となり、Ｉｄａ＝Ｉ
ｄｂとなる。
に示すように、例えばパネルの表示画面において、第１
ブロック２の表示面（上半面）に面積が広く、第２ブロ
ック３の表示面（下半面）に面積の狭い均一な明るさの
画面を表示した場合、維持駆動において、第１ブロック
２の表示の維持放電の負荷が第２ブロック３の表示の維
持放電の負荷よりも大きくなり、維持電極ＳＵＳ1〜Ｓ
ＵＳNから流れる維持放電電流Ｉｕａや走査電極ＳＣＮ1
〜ＳＣＮNから流れる維持放電電流Ｉｃａは、それぞれ
維持電極ＳＵＳN+1〜ＳＵＳ2Nから流れる維持放電電流
Ｉｕｂや走査電極ＳＣＮN+1〜ＳＣＮ2Nから流れる維持
放電電流Ｉｃｂよりも大きくなる（Ｉｕａ＞Ｉｕｂ、Ｉ
ｃａ＞Ｉｃｂ）。しかし、図２に示すように、維持／消
去パルス発生部９の出力配線１１と維持／消去パルス発
生部１０の出力配線１２とが短絡線２９で接続されてお
り、走査／維持パルス発生部１３の出力配線１７と走査
／維持パルス発生部１５の出力配線１８とが短絡線３０
で接続されているので、短絡線２９にはＩｗ＝（Ｉｕａ
−Ｉｕｂ）／２、短絡線３０にはＩｅ＝（Ｉｃａ−Ｉｃ
ｂ）／２の電流が流れる。この結果、維持／消去パルス
発生部９に流れる電流Ｉｖａと維持／消去パルス発生部
１０に流れる電流Ｉｖｂは、それぞれＩｖａ＝Ｉｕａ−
Ｉｗ＝Ｉｕａ−（Ｉｕａ−Ｉｕｂ）／２＝（Ｉｕａ＋Ｉ
ｕｂ）／２、Ｉｖｂ＝Ｉｕｂ＋Ｉｗ＝Ｉｕｂ＋（Ｉｕａ
−Ｉｕｂ）／２＝（Ｉｕａ＋Ｉｕｂ）／２となり、Ｉｖ
ａ＝Ｉｖｂとなる。また、走査／維持パルス発生部１３
に流れる電流Ｉｄａと走査／維持パルス発生部１５に流
れる電流Ｉｄｂは、それぞれＩｄａ＝Ｉｃａ−Ｉｅ＝Ｉ
ｃａ−（Ｉｃａ−Ｉｃｂ）／２＝（Ｉｃａ＋Ｉｃｂ）／
２、Ｉｄｂ＝Ｉｃｂ＋Ｉｅ＝Ｉｃｂ＋（Ｉｃａ−Ｉｃ
ｂ）／２＝（Ｉｃａ＋Ｉｃｂ）／２となり、Ｉｄａ＝Ｉ
ｄｂとなる。
【００３０】すなわち、維持電極ＳＵＳ1〜ＳＵＳNから
流れる維持放電電流Ｉｕａや走査電極ＳＣＮ1〜ＳＣＮN
から流れる維持放電電流Ｉｃａが、それぞれ維持電極Ｓ
ＵＳ N+1〜ＳＵＳ2Nから流れる維持放電電流Ｉｕｂや走
査電極ＳＣＮN+1〜ＳＣＮ2Nから流れる維持放電電流Ｉ
ｃｂと異なった電流値となった場合においても、維持／
消去パルス発生部９に流れる維持放電電流Ｉｖａと維持
／消去パルス発生部１０に流れる維持放電電流Ｉｖｂと
が常に等しく（Ｉｖａ＝Ｉｖｂ）なり、走査／維持パル
ス発生部１３に流れる維持放電電流Ｉｄａと走査／維持
パルス発生部１５に流れる維持放電電流Ｉｄｂとが常に
等しく（Ｉｄａ＝Ｉｄｂ）なる。
流れる維持放電電流Ｉｕａや走査電極ＳＣＮ1〜ＳＣＮN
から流れる維持放電電流Ｉｃａが、それぞれ維持電極Ｓ
ＵＳ N+1〜ＳＵＳ2Nから流れる維持放電電流Ｉｕｂや走
査電極ＳＣＮN+1〜ＳＣＮ2Nから流れる維持放電電流Ｉ
ｃｂと異なった電流値となった場合においても、維持／
消去パルス発生部９に流れる維持放電電流Ｉｖａと維持
／消去パルス発生部１０に流れる維持放電電流Ｉｖｂと
が常に等しく（Ｉｖａ＝Ｉｖｂ）なり、走査／維持パル
ス発生部１３に流れる維持放電電流Ｉｄａと走査／維持
パルス発生部１５に流れる維持放電電流Ｉｄｂとが常に
等しく（Ｉｄａ＝Ｉｄｂ）なる。
【００３１】そのために、維持／消去パルス発生部９お
よび走査／維持パルス発生部１３の−Ｖｍ（Ｖ）の電源
からそれぞれ維持電極ＳＵＳ1〜ＳＵＳNや走査電極ＳＣ
Ｎ1〜ＳＣＮNに至る配線の抵抗による電圧降下が、維持
／消去パルス発生部１０および走査／維持パルス発生部
１５の−Ｖｍ（Ｖ）の電源からそれぞれ維持電極ＳＵＳ
N+1〜ＳＵＳ2Nや走査電極ＳＣＮN+1〜ＳＣＮ2Nに至る配
線の抵抗による電圧降下と等しくなり、その結果、維持
電極ＳＵＳ1〜ＳＵＳNや走査電極ＳＣＮ1〜ＳＣＮNに架
かる実質的な維持パルス電圧が維持電極ＳＵＳN+1〜Ｓ
ＵＳ2Nや走査電極ＳＣＮN+1〜ＳＣＮ2Nに架かる実質的
な維持パルス電圧が等しくなり、維持電極ＳＵＳ1〜Ｓ
ＵＳNと走査電極ＳＣＮ1〜ＳＣＮNとの間の維持放電の
強度が維持電極ＳＵＳN+1〜ＳＵＳ2Nと走査電極ＳＣＮ
N+1〜ＳＣＮ2Nとの間の維持放電の強度と等しくなり、
図３に示すように、第１ブロック２の表示画面の輝度が
第２ブロック３の表示画面の輝度よりも低下することは
なく、輝度むらなく両ブロックにわたって均一な輝度の
表示が成される。
よび走査／維持パルス発生部１３の−Ｖｍ（Ｖ）の電源
からそれぞれ維持電極ＳＵＳ1〜ＳＵＳNや走査電極ＳＣ
Ｎ1〜ＳＣＮNに至る配線の抵抗による電圧降下が、維持
／消去パルス発生部１０および走査／維持パルス発生部
１５の−Ｖｍ（Ｖ）の電源からそれぞれ維持電極ＳＵＳ
N+1〜ＳＵＳ2Nや走査電極ＳＣＮN+1〜ＳＣＮ2Nに至る配
線の抵抗による電圧降下と等しくなり、その結果、維持
電極ＳＵＳ1〜ＳＵＳNや走査電極ＳＣＮ1〜ＳＣＮNに架
かる実質的な維持パルス電圧が維持電極ＳＵＳN+1〜Ｓ
ＵＳ2Nや走査電極ＳＣＮN+1〜ＳＣＮ2Nに架かる実質的
な維持パルス電圧が等しくなり、維持電極ＳＵＳ1〜Ｓ
ＵＳNと走査電極ＳＣＮ1〜ＳＣＮNとの間の維持放電の
強度が維持電極ＳＵＳN+1〜ＳＵＳ2Nと走査電極ＳＣＮ
N+1〜ＳＣＮ2Nとの間の維持放電の強度と等しくなり、
図３に示すように、第１ブロック２の表示画面の輝度が
第２ブロック３の表示画面の輝度よりも低下することは
なく、輝度むらなく両ブロックにわたって均一な輝度の
表示が成される。
【００３２】次に、本発明の他の実施の形態のＡＣ型プ
ラズマディスプレイパネルの電極配列を図４に、図４に
示したパネルを用いて構成したＡＣ型プラズマディスプ
レイ装置を図５にそれぞれ示す。図４に示すように、第
１ブロック２と第２ブロック３の維持電極および走査電
極を引き出す方向をそれぞれ左右逆方向にしている。こ
のようなパネルの電極配列の場合には、図５に示すよう
に、第１ブロック２の維持電極ドライバー５および走査
電極ドライバー６を、それぞれ維持電極ＳＵＳ 1〜ＳＵ
ＳNおよび走査電極ＳＣＮ1〜ＳＣＮNの引き出し方向に
合わせて配置し、第２ブロック３の維持電極ドライバー
７および走査電極ドライバー８を、それぞれ維持電極Ｓ
ＵＳN+1〜ＳＵＳ2Nおよび走査電極ＳＣＮN+1〜ＳＣＮ2N
の引き出し方向に合わせて配置している。すなわち、第
１ブロック２の維持電極ドライバー５と第２ブロック３
の維持電極ドライバー７とを互いに左右逆の位置に配置
し、第１ブロック２の走査電極ドライバー６と第２ブロ
ック３の走査電極ドライバー８とを互いに左右逆の位置
に配置しており、維持／消去パルス発生部９の出力配線
１１と維持／消去パルス発生部１０の出力配線１２とを
短絡線２９で接続し、走査／維持パルス発生部１３の出
力配線１７と走査／維持パルス発生部１５の出力配線１
８とを短絡線３０で接続することにより、図１を用いて
説明した本発明の一実施形態と同様の作用、効果が得ら
れる。
ラズマディスプレイパネルの電極配列を図４に、図４に
示したパネルを用いて構成したＡＣ型プラズマディスプ
レイ装置を図５にそれぞれ示す。図４に示すように、第
１ブロック２と第２ブロック３の維持電極および走査電
極を引き出す方向をそれぞれ左右逆方向にしている。こ
のようなパネルの電極配列の場合には、図５に示すよう
に、第１ブロック２の維持電極ドライバー５および走査
電極ドライバー６を、それぞれ維持電極ＳＵＳ 1〜ＳＵ
ＳNおよび走査電極ＳＣＮ1〜ＳＣＮNの引き出し方向に
合わせて配置し、第２ブロック３の維持電極ドライバー
７および走査電極ドライバー８を、それぞれ維持電極Ｓ
ＵＳN+1〜ＳＵＳ2Nおよび走査電極ＳＣＮN+1〜ＳＣＮ2N
の引き出し方向に合わせて配置している。すなわち、第
１ブロック２の維持電極ドライバー５と第２ブロック３
の維持電極ドライバー７とを互いに左右逆の位置に配置
し、第１ブロック２の走査電極ドライバー６と第２ブロ
ック３の走査電極ドライバー８とを互いに左右逆の位置
に配置しており、維持／消去パルス発生部９の出力配線
１１と維持／消去パルス発生部１０の出力配線１２とを
短絡線２９で接続し、走査／維持パルス発生部１３の出
力配線１７と走査／維持パルス発生部１５の出力配線１
８とを短絡線３０で接続することにより、図１を用いて
説明した本発明の一実施形態と同様の作用、効果が得ら
れる。
【００３３】また、本発明の一実施の形態であるＡＣ型
プラズマディスプレイパネル装置では、維持電極ドライ
バーと走査電極ドライバーがそれぞれ２つに分割されて
いるため、これらのドライバーが小さな回路基板に分割
して構成できるので、例えばこのパネルを用いたＴＶセ
ットを構成するときには、パネル１を駆動する他の回
路、例えば電源回路、映像回路、信号処理回路等の回路
基板をシャーシー（図示せず）に取付、配置する上で大
きな利点となるものである。
プラズマディスプレイパネル装置では、維持電極ドライ
バーと走査電極ドライバーがそれぞれ２つに分割されて
いるため、これらのドライバーが小さな回路基板に分割
して構成できるので、例えばこのパネルを用いたＴＶセ
ットを構成するときには、パネル１を駆動する他の回
路、例えば電源回路、映像回路、信号処理回路等の回路
基板をシャーシー（図示せず）に取付、配置する上で大
きな利点となるものである。
【００３４】以上の実施の形態では、維持／消去パルス
発生部の出力配線同士を接続し、走査／維持パルス発生
部の出力配線同士を接続した例について説明したが、複
数の維持電極ドライバーに備えられた維持パルス発生部
の出力配線同士を接続し、複数の走査電極ドライバーに
備えられた維持パルス発生部の出力配線同士を接続した
場合でも、上記実施の形態の場合と同様の効果を得るこ
とができる。
発生部の出力配線同士を接続し、走査／維持パルス発生
部の出力配線同士を接続した例について説明したが、複
数の維持電極ドライバーに備えられた維持パルス発生部
の出力配線同士を接続し、複数の走査電極ドライバーに
備えられた維持パルス発生部の出力配線同士を接続した
場合でも、上記実施の形態の場合と同様の効果を得るこ
とができる。
【００３５】本発明は、上記実施の形態で示したＡＣ型
プラズマディスプレイパネル以外の構成のＡＣ型プラズ
マディスプレイパネルに対しても実施することができ
る。また、本発明は、例えばデータ電極群を第１ブロッ
クと第２ブロックとに分離したパネルの電極配列等に対
して実施することができる。また、本発明は、動作駆動
タイミングにおいて、パルス電圧の極性等が異なる場合
や、書き込み期間、維持期間、消去期間以外の動作期間
を有する駆動を行うＡＣ型プラズマディスプレイ装置に
対して実施することができる。さらに、回路構成は、Ｆ
ＥＴのプッシュプル回路以外の回路構成であってもよ
い。
プラズマディスプレイパネル以外の構成のＡＣ型プラズ
マディスプレイパネルに対しても実施することができ
る。また、本発明は、例えばデータ電極群を第１ブロッ
クと第２ブロックとに分離したパネルの電極配列等に対
して実施することができる。また、本発明は、動作駆動
タイミングにおいて、パルス電圧の極性等が異なる場合
や、書き込み期間、維持期間、消去期間以外の動作期間
を有する駆動を行うＡＣ型プラズマディスプレイ装置に
対して実施することができる。さらに、回路構成は、Ｆ
ＥＴのプッシュプル回路以外の回路構成であってもよ
い。
【００３６】また、複数のブロックとして、第１ブロッ
ク２および第２ブロック３の２つのブロックに分けた場
合について説明したが、３つ以上のブロックに分けた場
合にも本発明を実施することができる。さらに、各ブロ
ック毎にパネルの維持電極と走査電極を引き出す方向を
任意の方向に設定して、各ブロックの維持電極に維持電
極ドライバーを、各ブロックの走査電極に走査電極ドラ
イバーを接続した構成において、各ブロックの維持電極
ドライバーの出力配線同士を短絡線で接続し、各ブロッ
クの走査電極ドライバーの出力配線同士を短絡線で接続
した場合においても上記実施の形態の場合と同様の効果
を得ることができる。
ク２および第２ブロック３の２つのブロックに分けた場
合について説明したが、３つ以上のブロックに分けた場
合にも本発明を実施することができる。さらに、各ブロ
ック毎にパネルの維持電極と走査電極を引き出す方向を
任意の方向に設定して、各ブロックの維持電極に維持電
極ドライバーを、各ブロックの走査電極に走査電極ドラ
イバーを接続した構成において、各ブロックの維持電極
ドライバーの出力配線同士を短絡線で接続し、各ブロッ
クの走査電極ドライバーの出力配線同士を短絡線で接続
した場合においても上記実施の形態の場合と同様の効果
を得ることができる。
【００３７】
【発明の効果】以上説明したように、本発明のＡＣ型プ
ラズマディスプレイ装置は、複数対の対を成す維持電極
と走査電極を複数のブロックに分割して、それぞれのブ
ロック毎に駆動する複数の維持電極ドライバーおよび走
査電極ドライバーを備え、複数の維持電極ドライバーの
それぞれに備えられた維持パルス発生部の出力配線同士
を接続し、複数の走査電極ドライバーのそれぞれに備え
られた維持パルス発生部の出力配線同士を接続すること
により、輝度むらの全くない表示画面を表示することが
できる。
ラズマディスプレイ装置は、複数対の対を成す維持電極
と走査電極を複数のブロックに分割して、それぞれのブ
ロック毎に駆動する複数の維持電極ドライバーおよび走
査電極ドライバーを備え、複数の維持電極ドライバーの
それぞれに備えられた維持パルス発生部の出力配線同士
を接続し、複数の走査電極ドライバーのそれぞれに備え
られた維持パルス発生部の出力配線同士を接続すること
により、輝度むらの全くない表示画面を表示することが
できる。
【図１】本発明の一実施形態のＡＣ型プラズマディスプ
レイ装置を示す図
レイ装置を示す図
【図２】図１に示すＡＣ型プラズマディスプレイ装置の
駆動回路構成図
駆動回路構成図
【図３】図１に示すＡＣ型プラズマディスプレイ装置に
おいて、ブロック間にまたがる表示をしたときの表示画
面を示す図
おいて、ブロック間にまたがる表示をしたときの表示画
面を示す図
【図４】本発明の他の実施形態のＡＣ型プラズマディス
プレイパネルの電極配列図
プレイパネルの電極配列図
【図５】本発明の他の実施形態のＡＣ型プラズマディス
プレイパネル装置を示す図
プレイパネル装置を示す図
【図６】本発明に用いるＡＣ型プラズマディスプレイパ
ネルの一部斜視図
ネルの一部斜視図
【図７】本発明に用いるＡＣ型プラズマディスプレイパ
ネルの電極配列図
ネルの電極配列図
【図８】図７に示すＡＣ型プラズマディスプレイパネル
の駆動方法を示す図
の駆動方法を示す図
【図９】従来のＡＣ型プラズマディスプレイ装置を示す
図
図
【図１０】図９に示すＡＣ型プラズマディスプレイ装置
の回路構成図
の回路構成図
【図１１】図９に示すプラズマディスプレイ装置におい
て、ブロック間にまたがる表示をしたときの表示画面を
示す図
て、ブロック間にまたがる表示をしたときの表示画面を
示す図
１ ＡＣ型プラズマディスプレイパネル ２ 第１ブロック ３ 第２ブロック ４ データドライバー ５、７ 維持電極ドライバー ６、８ 走査電極ドライバー ９、１０ 維持／消去パルス発生部 １１、１２、１７、１８ 出力配線 １３、１５ 走査／維持パルス発生部 １４、１６ 走査スイッチ回路 １９ 第一の絶縁基板 ２０ 誘電体層 ２１ 保護膜 ２２ 維持電極 ２３ 走査電極 ２４ 第二の絶縁基板 ２５ データ電極 ２６ 隔壁 ２７ 蛍光体 ２８ 放電空間 ２９、３０ 短絡線
フロントページの続き (72)発明者 五田 浩一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C080 AA05 BB06 DD05 EE29 FF12 GG02 GG08 GG12 HH02 HH04 KK02
Claims (3)
- 【請求項１】 基板上に形成された複数対の対を成す維
持電極と走査電極とを複数のブロックに分割し、前記維
持電極を駆動する維持電極ドライバーおよび前記走査電
極を駆動する走査電極ドライバーをそれぞれ前記ブロッ
クごとに備え、前記維持電極ドライバーのそれぞれに備
えられた維持パルス発生部の出力配線同士を接続し、か
つ前記走査電極ドライバーのそれぞれに備えられた維持
パルス発生部の出力配線同士を接続したことを特徴とす
るＡＣ型プラズマディスプレイ装置。 - 【請求項２】 前記基板の一端部から任意のブロックに
属する前記維持電極を引き出して前記維持電極ドライバ
ーに接続し、前記基板の他端部から前記ブロックに属す
る前記走査電極を引き出して前記走査電極ドライバーに
接続するとともに、あるブロックに属する前記維持電極
とそのブロックに隣接したブロックに属する前記走査電
極とを前記基板の同じ側の端部から引き出したことを特
徴とする請求項１に記載のＡＣ型プラズマディスプレイ
装置。 - 【請求項３】 前記維持電極ドライバーと前記走査電極
ドライバーとがそれぞれ別の回路基板に形成されたこと
を特徴とする請求項１または２に記載のＡＣ型プラズマ
ディスプレイ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215246A JP2000047636A (ja) | 1998-07-30 | 1998-07-30 | Ａｃ型プラズマディスプレイ装置 |
| US09/362,240 US6646624B1 (en) | 1998-07-30 | 1999-07-28 | AC plasma display device |
| EP99114831A EP0977168B1 (en) | 1998-07-30 | 1999-07-29 | Plasma display device |
| DE69911701T DE69911701T2 (de) | 1998-07-30 | 1999-07-29 | Plasma-Anzeigevorrichtung |
| CN99111200A CN1112662C (zh) | 1998-07-30 | 1999-07-30 | 交流等离子体显示设备 |
| KR1019990031306A KR100341597B1 (ko) | 1998-07-30 | 1999-07-30 | Ａｃ 플라즈마 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215246A JP2000047636A (ja) | 1998-07-30 | 1998-07-30 | Ａｃ型プラズマディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000047636A true JP2000047636A (ja) | 2000-02-18 |
Family
ID=16669144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10215246A Pending JP2000047636A (ja) | 1998-07-30 | 1998-07-30 | Ａｃ型プラズマディスプレイ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6646624B1 (ja) |
| EP (1) | EP0977168B1 (ja) |
| JP (1) | JP2000047636A (ja) |
| KR (1) | KR100341597B1 (ja) |
| CN (1) | CN1112662C (ja) |
| DE (1) | DE69911701T2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077272A1 (fr) * | 2002-03-14 | 2003-09-18 | Matsushita Electric Industrial Co., Ltd. | Affichage a plasma |
| KR100470207B1 (ko) * | 2001-08-13 | 2005-02-04 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
| KR100477602B1 (ko) * | 2002-04-22 | 2005-03-18 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| JP2007047628A (ja) * | 2005-08-12 | 2007-02-22 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動回路 |
| WO2007108064A1 (ja) * | 2006-03-17 | 2007-09-27 | Shinoda Plasma Co., Ltd. | 表示装置 |
| JP2008268793A (ja) * | 2007-04-25 | 2008-11-06 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| WO2009157180A1 (ja) * | 2008-06-26 | 2009-12-30 | パナソニック株式会社 | プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置 |
| WO2011007524A1 (ja) * | 2009-07-13 | 2011-01-20 | パナソニック株式会社 | プラズマディスプレイパネルの駆動回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4651221B2 (ja) * | 2001-05-08 | 2011-03-16 | パナソニック株式会社 | ディスプレイパネルの駆動装置 |
| KR100502346B1 (ko) * | 2003-04-24 | 2005-07-20 | 삼성에스디아이 주식회사 | 어드레스-디스플레이 혼합 구동 방법을 효율적으로수행하는 플라즈마 디스플레이 패널의 구동 장치 |
| US7015881B2 (en) * | 2003-12-23 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Plasma display paired addressing |
| JP4509649B2 (ja) * | 2004-05-24 | 2010-07-21 | パナソニック株式会社 | プラズマディスプレイ装置 |
| US7656367B2 (en) | 2004-11-15 | 2010-02-02 | Samsung Sdi Co., Ltd. | Plasma display device and driving method thereof |
| KR100684843B1 (ko) * | 2005-06-08 | 2007-02-20 | 삼성에스디아이 주식회사 | 멀티 플라즈마 디스플레이 패널 |
| KR100705814B1 (ko) * | 2005-06-16 | 2007-04-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| US20070046583A1 (en) * | 2005-08-23 | 2007-03-01 | Lg Electronics Inc. | Plasma display apparatus and method of driving the same |
| KR100705279B1 (ko) * | 2005-08-23 | 2007-04-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 장치 |
| KR101634372B1 (ko) | 2014-08-13 | 2016-06-27 | 대우조선해양 주식회사 | 피난통로의 수평유지 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0508053B1 (en) | 1991-02-05 | 1997-07-23 | Matsushita Electronics Corporation | A plasma display panel and a method for driving the same |
| DE69232961T2 (de) * | 1991-12-20 | 2003-09-04 | Fujitsu Ltd | Vorrichtung zur Steuerung einer Anzeigetafel |
| JPH064039A (ja) | 1992-06-19 | 1994-01-14 | Fujitsu Ltd | Ａｃ型プラズマディスプレイパネル及びその駆動回路 |
| JP2874671B2 (ja) | 1996-11-19 | 1999-03-24 | 日本電気株式会社 | プラズマディスプレイパネルの駆動回路 |
| JP3249440B2 (ja) | 1997-08-08 | 2002-01-21 | パイオニア株式会社 | プラズマディスプレイパネルの駆動装置 |
-
1998
- 1998-07-30 JP JP10215246A patent/JP2000047636A/ja active Pending
-
1999
- 1999-07-28 US US09/362,240 patent/US6646624B1/en not_active Expired - Fee Related
- 1999-07-29 DE DE69911701T patent/DE69911701T2/de not_active Expired - Lifetime
- 1999-07-29 EP EP99114831A patent/EP0977168B1/en not_active Expired - Lifetime
- 1999-07-30 KR KR1019990031306A patent/KR100341597B1/ko not_active IP Right Cessation
- 1999-07-30 CN CN99111200A patent/CN1112662C/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470207B1 (ko) * | 2001-08-13 | 2005-02-04 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
| CN100421204C (zh) * | 2002-03-14 | 2008-09-24 | 松下电器产业株式会社 | 等离子体显示装置 |
| US7061178B2 (en) | 2002-03-14 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Plasma display |
| WO2003077272A1 (fr) * | 2002-03-14 | 2003-09-18 | Matsushita Electric Industrial Co., Ltd. | Affichage a plasma |
| KR100477602B1 (ko) * | 2002-04-22 | 2005-03-18 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| JP2007047628A (ja) * | 2005-08-12 | 2007-02-22 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動回路 |
| WO2007108064A1 (ja) * | 2006-03-17 | 2007-09-27 | Shinoda Plasma Co., Ltd. | 表示装置 |
| DE112006003793T5 (de) | 2006-03-17 | 2009-01-02 | Shinoda Plasma Co., Ltd., Kobe-shi | Anzeigevorrichtung |
| JP4837726B2 (ja) * | 2006-03-17 | 2011-12-14 | 篠田プラズマ株式会社 | 表示装置 |
| US8207911B2 (en) | 2006-03-17 | 2012-06-26 | Shinoda Plasma Co., Ltd. | Display device |
| JP2008268793A (ja) * | 2007-04-25 | 2008-11-06 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| WO2009157180A1 (ja) * | 2008-06-26 | 2009-12-30 | パナソニック株式会社 | プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置 |
| WO2011007524A1 (ja) * | 2009-07-13 | 2011-01-20 | パナソニック株式会社 | プラズマディスプレイパネルの駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6646624B1 (en) | 2003-11-11 |
| KR100341597B1 (ko) | 2002-06-22 |
| CN1243996A (zh) | 2000-02-09 |
| DE69911701D1 (de) | 2003-11-06 |
| EP0977168B1 (en) | 2003-10-01 |
| CN1112662C (zh) | 2003-06-25 |
| KR20000012101A (ko) | 2000-02-25 |
| EP0977168A1 (en) | 2000-02-02 |
| DE69911701T2 (de) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000047636A (ja) | Ａｃ型プラズマディスプレイ装置 | |
| JP3221341B2 (ja) | プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 | |
| JP3640527B2 (ja) | プラズマディスプレイ装置 | |
| KR100515821B1 (ko) | 플라즈마 방전 표시 소자 및 그 구동 방법 | |
| US6219012B1 (en) | Flat panel display apparatus and method of driving such panel | |
| JPH02220330A (ja) | ガス放電パネルとその駆動方法 | |
| US6373451B1 (en) | Method for driving AC plasma display panel | |
| US6538389B2 (en) | Plasma display apparatus having reduced voltage drops along wiring lines | |
| TW200402677A (en) | Method of driving plasma display panel and plasma display device | |
| US7009583B2 (en) | Display panel with sustain electrodes | |
| JP4012529B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP4186273B2 (ja) | プラズマ表示装置及びその駆動方法 | |
| JP3277190B2 (ja) | フラットパネル型表示装置 | |
| JP5011615B2 (ja) | プラズマディスプレイ装置 | |
| JP4165628B2 (ja) | プラズマディスプレイパネル | |
| KR100536224B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
| KR100697890B1 (ko) | 플라즈마 디스플레이 패널 구동방법 | |
| KR100201156B1 (ko) | 면방전형 플라즈마 표시소자 | |
| KR100508928B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
| KR100346384B1 (ko) | 분할 구동형 플라즈마 표시 패널 | |
| JP4273706B2 (ja) | プラズマディスプレイ装置 | |
| EP0928477A1 (en) | Flat panel display apparatus and method of driving such panel | |
| KR100349925B1 (ko) | 플라즈마 표시패널의 구동방법 | |
| JP2003330406A (ja) | プラズマディスプレイ装置 | |
| KR20050099701A (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041004 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041119 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |