JP4509649B2

JP4509649B2 - プラズマディスプレイ装置

Info

Publication number: JP4509649B2
Application number: JP2004152801A
Authority: JP
Inventors: 幸治伊藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-05-24
Filing date: 2004-05-24
Publication date: 2010-07-21
Anticipated expiration: 2024-05-24
Also published as: WO2005114627A1; KR100756142B1; CN100463026C; US20070030213A1; KR20060016805A; CN1788299A; US7545344B2; JP2005338119A

Description

本発明は、テレビジョン受像機およびコンピュータ端末等の画像表示に用いられるプラズマディスプレイ装置に関するものである。

プラズマディスプレイパネル（以下、ＰＤＰと略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的であり、データ電極と走査電極の間に書込みパルスを印加することにより、データ電極と走査電極の間で書込み放電を行い、放電セルを選択した後、走査電極と維持電極との間に、交互に反転する周期的な維持パルスを印加することにより、走査電極と維持電極との間で維持放電を行い、所定の表示を行うものである（特許文献１参照）。
特開平１１−１０９９１５号公報

このようなプラズマディスプレイ装置において、電源投入直後に初期化波形が出力されないことがあり、このため、一つ前の通電において最後に発生した電荷がパネルの放電セルに残っていると、これらの放電セルは初期化動作されずに、電源投入後の最初の維持動作で維持放電を起こし、画面上に一瞬不必要な発光として現われ表示品位を下げるという課題があった。

本発明はこのような課題を解決するためになされたものであり、電源投入時に不必要な発光が起きないプラズマディスプレイ装置を得ることを目的とする。

上記課題を解決するために、本発明のプラズマディスプレイ装置は、走査電極および維持電極とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネルと、このプラズマディスプレイパネルの前記走査電極に接続され前記走査電極に走査パルスを印加する走査回路と、この走査回路のＧＮＤラインに出力ラインが接続されかつ上り傾斜と下り傾斜を有する初期化波形を発生する初期化回路と、この初期化回路のＧＮＤラインに出力ラインが接続されかつ前記走査電極に印加する維持パルスを発生する維持回路とを有し、前記走査回路は、走査パルスを出力する走査ドライバと、この走査ドライバに接続されかつロジック用電源の電圧が充電されるブートストラップ用のコンデンサと、前記走査ドライバに接続されかつ走査パルス用電源の電圧が充電されるブートストラップ用のコンデンサとを有し、前記初期化回路は、前記走査回路のＧＮＤラインに接続され初期化波形の上り傾斜波形を発生するためのＦＥＴを有するミラー積分回路と、このミラー積分回路のＦＥＴを駆動するハーフブリッジドライバと、このハーフブリッジドライバに接続されかつ前記ロジック用電源の電圧が充電されるブートストラップ用のコンデンサと、前記ミラー積分回路のＦＥＴに接続されかつ初期化波形用電源の電圧が充電されるブートストラップ用のコンデンサとを有し、前記維持回路は、前記初期化回路のＧＮＤラインに接続されかつ維持パルス用電源から維持パルスのハイレベルの電圧および初期化波形の上り傾斜波形におけるベース部分の電圧を供給するためのＦＥＴと、このＦＥＴを駆動するハーフブリッジドライバと、このハーフブリッジドライバに接続されかつ前記ロジック用電源の電圧が充電されるブートストラップ用のコンデンサとを有し、かつ前記初期化回路のＦＥＴおよびこのＦＥＴを駆動するハーフブリッジドライバからなる回路と、前記維持回路のＦＥＴおよびこのＦＥＴを駆動するハーフブリッジドライバからなる回路をフローティング回路とするとともに、前記走査回路および初期化回路および維持回路のブートストラップ用のコンデンサに充電された電圧をフローティング回路の電源として用いるように構成し、電源投入後、前記ロジック用電源および走査パルス用電源および初期化波形用電源からの電圧を前記走査回路および初期化回路および維持回路のブートストラップ用のコンデンサに充電することにより前記フローティング回路の電源を立ち上げ、そのフローティング回路の電源を立ち上げる期間経過後に初期化波形を前記プラズマディスプレイパネルの走査電極に出力し、その後走査パルス、維持パルスを出力するように構成したものである。

本発明のプラズマディスプレイ装置によれば、電源投入後に、駆動波形を出力するまでの間に所定の期間を設け、初期化波形を出力したのち、維持パルスを出力するようにしているため、放電セルに残った電荷を初期化動作で消滅させることができ、続く維持動作で不要な放電が起きなくなり、起動時の表示品位を高めることができる。

以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図１〜図４の図面を参照しながら説明する。

図１は本発明の一実施の形態によるプラズマディスプレイ装置の全体構成を示す図であり、図１において、１はＰＤＰであり、透明な一対のガラス基板を間に放電空間が形成されるように対向配置するとともに、前面側の基板に設けた走査電極および維持電極と、背面側の基板に設けたデータ電極との交差部に放電セルを形成した構成である。

このＰＤＰ１のデータ電極Ｄ₁〜Ｄｍにはデータ電極Ｄ₁〜Ｄｍに所定の書込みパルス電圧を印加するための書込み回路２が接続され、走査電極ＳＣＮ₁〜ＳＣＮｎには、走査電極ＳＣＮ₁〜ＳＣＮｎに所定の走査電圧を印加するための走査回路３、初期化回路４および維持回路５からなる走査電極駆動回路が接続され、維持電極ＳＵＳ₁〜ＳＵＳｎには、維持電極ＳＵＳ₁〜ＳＵＳｎに所定の電圧を印加するための維持回路６および消去回路７からなる維持電極駆動回路が接続されている。

この図１に示すプラズマディスプレイ装置においては、図２に示すような駆動波形により駆動される。すなわち、まず初期化期間において、走査電極ＳＣＮ₁〜ＳＣＮｎに初期化波形８を印加してパネル内の壁電荷を書込み放電に適した状態に初期化する。続く書込み期間において、データ電極Ｄ₁〜Ｄｍに書込みパルス９を、走査電極ＳＣＮ₁〜ＳＣＮｎに走査パルス１０を印加して書込み放電を行う。続く維持期間において、走査電極ＳＣＮ₁〜ＳＣＮｎおよび維持電極ＳＵＳ₁〜ＳＵＳｎに交互に維持パルス１１を印加し、前記書込み放電を行った放電セルで維持放電をさせて表示発光を行う。続く消去期間において、維持電極ＳＵＳ₁〜ＳＵＳｎに消去波形１２を印加して維持放電を停止させる。

また、図１において、走査電極駆動回路は図３に示すように構成されている。図３において、走査電極ＳＣＮ₁〜ＳＣＮｎに接続される走査回路３は、走査ドライバ２０、ダイオードＤ１、Ｄ２、およびコンデンサＣ１、Ｃ２とから構成されている。また、走査回路３に接続される初期化回路４は、図２に示す初期化波形を発生する回路で、ハーフブリッジドライバ２１、ドライバ２２、ＦＥＴＱ１〜Ｑ３、ダイオードＤ３〜Ｄ５、コンデンサＣ３〜Ｃ８、および抵抗Ｒ１、Ｒ２とから構成されている。さらに、走査回路３に接続される維持回路５は、図２に示す維持パルス１１（走査電極ＳＣＮ₁〜ＳＣＮｎに印加される維持パルス）を発生する回路で、ハーフブリッジドライバ２３、電力回収回路２４、ＦＥＴＱ４、Ｑ５、ダイオードＤ６、およびコンデンサＣ９、Ｃ１０とから構成されている。

また、２５はロジック用電源で、前記走査ドライバ２０、ハーフブリッジドライバ２１、２３およびドライバ２２に動作用の電源電圧を供給するものである。２６は走査パルス１０を発生するための走査パルス用電源、２７は維持パルス１１を発生させるための維持パルス用電源、２８は初期化波形８を発生させるための初期化波形用電源である。

すなわち、図３に示すように、走査電極ＳＣＮ₁〜ＳＣＮｎに接続される走査回路３は、走査パルスを出力する走査ドライバ２０と、ロジック用電源２５の電圧をダイオードＤ２、ＦＥＴＱ２、ＦＥＴＱ５を介してコンデンサＣ１に充電するブートストラップ回路と、走査パルス用電源２６の電圧をダイオードＤ１、ＦＥＴＱ２、ＦＥＴＱ５を介してコンデンサＣ２に充電するブートストラップ回路とから構成されている。

また、走査回路３のＧＮＤラインに出力ラインが接続された初期化回路４は、初期化波形８の上り傾斜波形を発生するためのＦＥＴＱ１、コンデンサＣ５、抵抗Ｒ１からなるミラー積分回路と、初期化波形８の立ち下げを行うＦＥＴＱ２と、ＦＥＴＱ１、Ｑ２を駆動するハーフブリッジドライバ２１と、このハーフブリッジドライバ２１のロジック用電源２５の電圧をダイオードＤ３、ＦＥＴＱ５を介してコンデンサＣ４に充電するブートストラップ回路と、ロジック用電源２５の電圧をダイオードＤ３、ダイオードＤ４、ＦＥＴＱ２、ＦＥＴＱ５を介してコンデンサＣ３に充電するブートストラップ回路と、初期化波形用電源２８の電圧をダイオードＤ５、ＦＥＴＱ５を介してコンデンサＣ６に充電するブートストラップ回路と、初期化波形８の下り傾斜波形を発生するためのＦＥＴＱ３、コンデンサＣ８、抵抗Ｒ２からなるミラー積分回路と、ＦＥＴＱ３を駆動するためのドライバ２２と、このドライバ２２の電源としてのロジック用電源２５のバイバス用コンデンサＣ７とから構成されている。

さらに、初期化回路４のＦＥＴＱ２のソースおよびハーフブリッジドライバ２１のＧＮＤラインに出力ラインが接続された維持回路５は、維持パルス用電源２７から維持パルス１１のハイレベルの電圧および初期化波形の上り傾斜波形における下のベース部分の電圧を供給するＦＥＴＱ４と、維持パルス１１のローレベルの電圧を供給するＦＥＴＱ５と、前記ＦＥＴＱ４、Ｑ５を駆動するハーフブリッジドライバ２３と、ロジック用電源２５のバイパス用のコンデンサＣ１０と、ハーフブリッジドライバ２３の電源としてのロジック用電源２５の電圧をダイオードＤ６、ＦＥＴＱ５を介してコンデンサＣ９に充電するブートストラップ回路と、維持パルス１１のスイッチングのときにパネルの電極容量とのＬＣ共振を利用してスイッチング損失を低減する電力回収回路２４とから構成されている。

また、ハーフブリッジドライバ２１、２３およびドライバ２２において、Ｓ１はＦＥＴＱ４、Ｓ２はＦＥＴＱ５、Ｓ３はＦＥＴＱ１、Ｓ４はＦＥＴＱ２、Ｓ５はＦＥＴＱ３それぞれの制御信号が入力される端子である。

このような構成の回路において、ＧＮＤが他の回路の出力に接続されている回路、すなわち走査回路３と、初期化回路４のうちハーフブリッジドライバ２１およびＦＥＴＱ１、Ｑ２とから構成されるブロックと、維持回路５のうちハーフブリッジドライバ２３のハイサイド側およびＦＥＴＱ４とから構成されるブロックは、フローティング回路となっており、これらのフローティング回路の電源は、ブートストラップ回路のコンデンサＣ２、Ｃ３、Ｃ４、Ｃ６、Ｃ７、Ｃ９に充電された電圧を使用している。

この図３の回路における電源投入後の動作シーケンスを図４に示す。図４において、ｔ１において、電源投入を行うと、ロジック用電源２５が立ち上がり、コンデンサＣ１０の電圧およびコンデンサＣ７の電圧が立ち上がる。このとき端子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５に入力される制御信号はオフの論理が入力されている。

次のｔ２において、端子Ｓ２、Ｓ４にオンの論理が入力される。このとき、コンデンサＣ１０の電圧は、ｔ１において、すでに立ち上がっているので、ハーフブリッジドライバ２３はＦＥＴＱ５にオン信号を出力する。そして、コンデンサＣ９、Ｃ６の電圧が立ち上がる。また、コンデンサＣ４の電圧も立ち上がり、端子Ｓ４にはオンの論理が入力されているため、ハーフブリッジドライバ２１はＦＥＴＱ２にオン信号を出力する。ＦＥＴＱ２がオンすると、コンデンサＣ３、Ｃ１、Ｃ２の電圧が立ち上がる。

続くｔ３において、端子Ｓ２、Ｓ４はオフの論理が入力される。その後、ｔ４において、端子Ｓ１、Ｓ３にオンの論理が入力され、コンデンサＣ９、Ｃ３の電圧は立ち上がっているので、ハーフブリッジドライバ２１、２３はＦＥＴＱ４、Ｑ１にオン信号を出力する。また、このときコンデンサＣ６の電圧もすでに立ち上がっている。したがって、ＦＥＴＱ４がオンとなり、走査電極ＳＣＮ₁〜ＳＣＮｎに初期化波形８のＶｓｕｓ電位が印加され、ＦＥＴＱ１がオンとなり、走査電極ＳＣＮ₁〜ＳＣＮｎに初期化波形８の上り傾斜波形部分が印加される。

続くｔ５において、端子Ｓ１、Ｓ３はオフの論理となり、端子Ｓ４、Ｓ５はオンの論理となり、コンデンサＣ４の電圧はすでに立ち上がっているので、ハーフブリッジドライバ２１はＦＥＴＱ２にオン信号を出力する。また、コンデンサＣ７はすでに立ち上がっているので、ドライバ２２はＦＥＴＱ３にオン信号を出力し、下り傾斜波形が出力される。

このように図３に示す回路においては、電源投入後、フローティング回路の電源を立ち上げるｔ２〜ｔ３の期間が設けられており、その期間経過後に初期化波形８を出力するように動作する。そして、その初期化波形８が出力された後、以降の書込み期間において走査パルスが、維持期間において維持パルスがそれぞれ出力され、走査電極ＳＣＮ₁〜ＳＣＮｎに印加される。

このように本発明のプラズマディスプレイ装置においては、電源投入後、所定時間経過後に駆動波形を出力するように構成されており、走査電極ＳＣＮ₁〜ＳＣＮｎに初期化波形８を出力できないということはなくなり、放電セルに残った電荷を初期化動作で確実に消滅させることができ、続く維持動作で不要な放電が起きなくなり、起動時の表示品位を高めることができる。

以上説明したように本発明は、起動時における不要な放電の発生を防止することができ、プラズマディスプレイ装置の表示品位をより一層高めることができる。

本発明の一実施の形態によるプラズマディスプレイ装置のブロック図同装置の駆動波形図同プラズマディスプレイ装置の走査電極駆動回路の一例を示す回路図同走査電極駆動回路の動作シーケンスを説明するためのタイミング図

符号の説明

１プラズマディスプレイパネル
２書込み回路
３走査回路
４初期化回路
５維持回路
６維持回路
７消去回路
８初期化波形
９書込みパルス
１０走査パルス
１１維持パルス
１２消去波形

Claims

走査電極および維持電極とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネルと、このプラズマディスプレイパネルの前記走査電極に接続され前記走査電極に走査パルスを印加する走査回路と、この走査回路のＧＮＤラインに出力ラインが接続されかつ上り傾斜と下り傾斜を有する初期化波形を発生する初期化回路と、この初期化回路のＧＮＤラインに出力ラインが接続されかつ前記走査電極に印加する維持パルスを発生する維持回路とを有し、
前記走査回路は、走査パルスを出力する走査ドライバと、この走査ドライバに接続されかつロジック用電源の電圧が充電されるブートストラップ用のコンデンサと、前記走査ドライバに接続されかつ走査パルス用電源の電圧が充電されるブートストラップ用のコンデンサとを有し、
前記初期化回路は、前記走査回路のＧＮＤラインに接続され初期化波形の上り傾斜波形を発生するためのＦＥＴを有するミラー積分回路と、このミラー積分回路のＦＥＴを駆動するハーフブリッジドライバと、このハーフブリッジドライバに接続されかつ前記ロジック用電源の電圧が充電されるブートストラップ用のコンデンサと、前記ミラー積分回路のＦＥＴに接続されかつ初期化波形用電源の電圧が充電されるブートストラップ用のコンデンサとを有し、
前記維持回路は、前記初期化回路のＧＮＤラインに接続されかつ維持パルス用電源から維持パルスのハイレベルの電圧および初期化波形の上り傾斜波形におけるベース部分の電圧を供給するためのＦＥＴと、このＦＥＴを駆動するハーフブリッジドライバと、このハーフブリッジドライバに接続されかつ前記ロジック用電源の電圧が充電されるブートストラップ用のコンデンサとを有し、
かつ前記初期化回路のＦＥＴおよびこのＦＥＴを駆動するハーフブリッジドライバからなる回路と、前記維持回路のＦＥＴおよびこのＦＥＴを駆動するハーフブリッジドライバからなる回路をフローティング回路とするとともに、前記走査回路および初期化回路および維持回路のブートストラップ用のコンデンサに充電された電圧をフローティング回路の電源として用いるように構成し、
電源投入後、前記ロジック用電源および走査パルス用電源および初期化波形用電源からの電圧を前記走査回路および初期化回路および維持回路のブートストラップ用のコンデンサに充電することにより前記フローティング回路の電源を立ち上げ、そのフローティング回路の電源を立ち上げる期間経過後に初期化波形を前記プラズマディスプレイパネルの走査電極に出力し、その後走査パルス、維持パルスを出力するように構成したことを特徴とするプラズマディスプレイ装置。