JP3387664B2 - 平面型表示装置 - Google Patents
平面型表示装置Info
- Publication number
- JP3387664B2 JP3387664B2 JP28494594A JP28494594A JP3387664B2 JP 3387664 B2 JP3387664 B2 JP 3387664B2 JP 28494594 A JP28494594 A JP 28494594A JP 28494594 A JP28494594 A JP 28494594A JP 3387664 B2 JP3387664 B2 JP 3387664B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- display device
- high voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は平面型表示装置に関し、
特に、プラズマ・ディスプレイ，エレクトロ・ルミネッ
センス，液晶，蛍光表示管および発光ダイオード等を用
いた平面型表示装置に関する。近年、平面型表示装置
（フラットディスプレイ）における大画面化, 大容量
化, フルカラー表示化の要求に伴って、該平面型表示装
置の消費電力も大きくなる傾向にある。そこで、このよ
うな平面型表示装置においても、消費電力をでき得る限
り低減することが要望されている。
特に、プラズマ・ディスプレイ，エレクトロ・ルミネッ
センス，液晶，蛍光表示管および発光ダイオード等を用
いた平面型表示装置に関する。近年、平面型表示装置
（フラットディスプレイ）における大画面化, 大容量
化, フルカラー表示化の要求に伴って、該平面型表示装
置の消費電力も大きくなる傾向にある。そこで、このよ
うな平面型表示装置においても、消費電力をでき得る限
り低減することが要望されている。
【０００２】
【従来の技術】従来、平面型表示装置としては、ＰＤＰ
（プラズマ・ディスプレイ・パネル),ＥＬ素子（エレク
トロ・ルミネッセンス素子),ＬＣＤ（液晶ディスプレ
イ),ＶＦＤ（蛍光表示装置),および, ＬＥＤ（発光ダイ
オード）等を用いたものが知られている。本発明は、こ
れら種々の平面型表示装置に適用することが可能である
が、以下の説明では、ＰＤＰ、特に、３電極面放電交流
駆動型プラズマディスプレイ装置（ＡＣ型ＰＤＰ）を例
にとって説明する。
（プラズマ・ディスプレイ・パネル),ＥＬ素子（エレク
トロ・ルミネッセンス素子),ＬＣＤ（液晶ディスプレ
イ),ＶＦＤ（蛍光表示装置),および, ＬＥＤ（発光ダイ
オード）等を用いたものが知られている。本発明は、こ
れら種々の平面型表示装置に適用することが可能である
が、以下の説明では、ＰＤＰ、特に、３電極面放電交流
駆動型プラズマディスプレイ装置（ＡＣ型ＰＤＰ）を例
にとって説明する。
【０００３】図１３は従来の３電極面放電交流駆動型の
プラズマディスプレイパネルを模式的に示す図であり、
図１４は図１３のプラズマディスプレイパネルにおける
１つの放電セルの概略的構造を示す断面図である。ここ
で、図１３は、Ｍ×Ｎドットのパネル構造（電極構造）
を示している。図１３および図１４において、参照符号
１は前面ガラス基板, ２は背面ガラス基板, ３はアドレ
ス電極, ４は壁, ５は壁の間に設けられた蛍光体, ６は
誘電体層, ７および８はＸ電極およびＹ電極を示してい
る。このＡＣ型ＰＤＰにおいて、放電は主に背面ガラス
基板２上に配置された２本の維持放電電極（Ｘ電極７お
よびＹ電極８）の間で行われ、また、表示データに応じ
た画素（放電セル）の選択は、Ｙ電極８とアドレス電極
３との間の放電を利用して、該当するＹ電極８を含むラ
イン上のセルを選択して行うようになっている。各維持
放電電極（７，８）上には、絶縁のための誘電体層６が
形成され、該誘電体層６上に保護膜であるＭｇＯ膜が形
成されている。さらに、背面ガラス基板２と向かい合う
前面ガラス基板１には、アドレス電極３および蛍光体５
が形成されている。ここで、蛍光体５は、カラー表示を
可能とするために、赤・緑・青の発光特性を有し、該蛍
光体５はアドレス電極３上に形成されるようになってい
る。
プラズマディスプレイパネルを模式的に示す図であり、
図１４は図１３のプラズマディスプレイパネルにおける
１つの放電セルの概略的構造を示す断面図である。ここ
で、図１３は、Ｍ×Ｎドットのパネル構造（電極構造）
を示している。図１３および図１４において、参照符号
１は前面ガラス基板, ２は背面ガラス基板, ３はアドレ
ス電極, ４は壁, ５は壁の間に設けられた蛍光体, ６は
誘電体層, ７および８はＸ電極およびＹ電極を示してい
る。このＡＣ型ＰＤＰにおいて、放電は主に背面ガラス
基板２上に配置された２本の維持放電電極（Ｘ電極７お
よびＹ電極８）の間で行われ、また、表示データに応じ
た画素（放電セル）の選択は、Ｙ電極８とアドレス電極
３との間の放電を利用して、該当するＹ電極８を含むラ
イン上のセルを選択して行うようになっている。各維持
放電電極（７，８）上には、絶縁のための誘電体層６が
形成され、該誘電体層６上に保護膜であるＭｇＯ膜が形
成されている。さらに、背面ガラス基板２と向かい合う
前面ガラス基板１には、アドレス電極３および蛍光体５
が形成されている。ここで、蛍光体５は、カラー表示を
可能とするために、赤・緑・青の発光特性を有し、該蛍
光体５はアドレス電極３上に形成されるようになってい
る。
【０００４】放電空間は、ガラス基板の片側もしくは両
側に形成された壁（障壁）４によって分離され、放電は
その中で各セル毎に起こるようになっており、放電によ
って発生した紫外線が蛍光体を発光させて表示を行うよ
うになっている。このような構成を有するセルを、例え
ば、マトリクス状に（Ｍ×Ｎ）個だけ配列することによ
り、図１３に示すようなディスプレイパネルが構成され
る。ここで、図１３において、参照符号Ａ1 〜ＡM はア
ドレス電極３を示し、Ｙ1 〜ＹN はＹ電極８を示してい
る。また、各セルに対するＸ電極７は、共通結線とされ
ている。
側に形成された壁（障壁）４によって分離され、放電は
その中で各セル毎に起こるようになっており、放電によ
って発生した紫外線が蛍光体を発光させて表示を行うよ
うになっている。このような構成を有するセルを、例え
ば、マトリクス状に（Ｍ×Ｎ）個だけ配列することによ
り、図１３に示すようなディスプレイパネルが構成され
る。ここで、図１３において、参照符号Ａ1 〜ＡM はア
ドレス電極３を示し、Ｙ1 〜ＹN はＹ電極８を示してい
る。また、各セルに対するＸ電極７は、共通結線とされ
ている。
【０００５】図１５は図１３に示すプラズマディスプレ
イパネルを用いた３電極面放電交流駆動型プラズマディ
スプレイ装置の一例を示すブロック図であり、代表的な
３電極ＡＣ型ＰＤＰを駆動するための周辺回路を示すも
のである。図１５において、参照符号100 は制御回路,1
01は表示データ制御部,102はフレームメモリ,103はパネ
ル駆動制御部,104はスキャンドライバ制御部, そして,1
05は共通ドライバ制御部を示している。さらに、参照符
号２１はアドレスドライバ, ２２はＸドライバ, ２３は
Ｙスキャンドライバ, ２４はＹドライバ, そして,３０
はプラズマ・ディスプレイ・パネル（ＰＤＰ）示してい
る。
イパネルを用いた３電極面放電交流駆動型プラズマディ
スプレイ装置の一例を示すブロック図であり、代表的な
３電極ＡＣ型ＰＤＰを駆動するための周辺回路を示すも
のである。図１５において、参照符号100 は制御回路,1
01は表示データ制御部,102はフレームメモリ,103はパネ
ル駆動制御部,104はスキャンドライバ制御部, そして,1
05は共通ドライバ制御部を示している。さらに、参照符
号２１はアドレスドライバ, ２２はＸドライバ, ２３は
Ｙスキャンドライバ, ２４はＹドライバ, そして,３０
はプラズマ・ディスプレイ・パネル（ＰＤＰ）示してい
る。
【０００６】また、図１５において、参照符号ＣＬＯＣ
Ｋは表示データを示すドットクロック、ＤＡＴＡは表示
データ（２５６階調カラー表示の場合は、各色８ビッ
ト：３×８）、ＶＳＹＮＣは１フレーム（１フィール
ド）の開始を示す垂直同期信号、そして、ＨＳＹＮＣは
１ラインの開始を示す水平同期信号を示している。制御
回路100 は、表示データ制御部101 およびパネル駆動制
御部103 を備えている。表示データ制御部101 は、表示
データをフレームメモリ102 に蓄え、パネルの駆動タイ
ミングに合わせて、アドレスドライバ２１に転送するも
のである。ここで、参照符号Ａ−ＤＡＴＡは表示デー
タ、また、Ａ−ＣＬＯＣＫは転送クロックを示してい
る。
Ｋは表示データを示すドットクロック、ＤＡＴＡは表示
データ（２５６階調カラー表示の場合は、各色８ビッ
ト：３×８）、ＶＳＹＮＣは１フレーム（１フィール
ド）の開始を示す垂直同期信号、そして、ＨＳＹＮＣは
１ラインの開始を示す水平同期信号を示している。制御
回路100 は、表示データ制御部101 およびパネル駆動制
御部103 を備えている。表示データ制御部101 は、表示
データをフレームメモリ102 に蓄え、パネルの駆動タイ
ミングに合わせて、アドレスドライバ２１に転送するも
のである。ここで、参照符号Ａ−ＤＡＴＡは表示デー
タ、また、Ａ−ＣＬＯＣＫは転送クロックを示してい
る。
【０００７】パネル駆動制御部103 はパネル３０に高圧
波形を印加するタイミングを決定するものであり、スキ
ャンドライバ制御部104 および共通ドライバ制御部105
を備えている。ここで、参照符号Ｙ−ＤＡＴＡはスキャ
ンデータ（Ｙスキャンドライバを１ビット毎にＯＮさせ
るためのデータ）、Ｙ−ＣＬＯＣＫは転送クロック（Ｙ
スキャンドライバを１ビット毎にＯＮさせるためのクロ
ック）、Ｙ−ＳＴＢ１はＹストローブ１（Ｙスキャンド
ライバをＯＮさせるタイミング規定する信号）、そし
て、Ｙ−ＳＴＢ２はＹストローブ２を示している。ま
た、参照符号Ｘ−ＵＤはＸ側共通ドライバのＯＮ／ＯＦ
Ｆを制御する信号（ＶＳ／ＶＷを出力）、Ｘ−ＤＤはＸ
側共通ドライバのＯＮ／ＯＦＦを制御（ＧＮＤ）、Ｙ−
ＵＤはＹ側共通ドライバのＯＮ／ＯＦＦを制御（ＶＳ／
ＶＷを出力）、そして、Ｙ−ＤＤはＸ側共通ドライバの
ＯＮ／ＯＦＦを制御（ＧＮＤ）を示している。
波形を印加するタイミングを決定するものであり、スキ
ャンドライバ制御部104 および共通ドライバ制御部105
を備えている。ここで、参照符号Ｙ−ＤＡＴＡはスキャ
ンデータ（Ｙスキャンドライバを１ビット毎にＯＮさせ
るためのデータ）、Ｙ−ＣＬＯＣＫは転送クロック（Ｙ
スキャンドライバを１ビット毎にＯＮさせるためのクロ
ック）、Ｙ−ＳＴＢ１はＹストローブ１（Ｙスキャンド
ライバをＯＮさせるタイミング規定する信号）、そし
て、Ｙ−ＳＴＢ２はＹストローブ２を示している。ま
た、参照符号Ｘ−ＵＤはＸ側共通ドライバのＯＮ／ＯＦ
Ｆを制御する信号（ＶＳ／ＶＷを出力）、Ｘ−ＤＤはＸ
側共通ドライバのＯＮ／ＯＦＦを制御（ＧＮＤ）、Ｙ−
ＵＤはＹ側共通ドライバのＯＮ／ＯＦＦを制御（ＶＳ／
ＶＷを出力）、そして、Ｙ−ＤＤはＸ側共通ドライバの
ＯＮ／ＯＦＦを制御（ＧＮＤ）を示している。
【０００８】図１５に示されるように、アドレス電極３
（Ａ1 〜ＡM ）は１本毎にアドレスドライバ２１に接続
され、該アドレスドライバ２１によってアドレス放電時
のアドレスパルスが印加される。また、Ｙ電極８（Ｙ1
〜ＹN ）は個別にＹスキャンドライバ２３に接続され
る。スキャンドライバ２３はＹ側共通ドライバ（Ｙドラ
イバ）２４に接続されており、アドレス放電時のパルス
はＹスキャンドライバ２３から発生する。また、維持パ
ルス等はＹドライバ２４で発生し、Ｙスキャンドライバ
２３を経由して、Ｙ電極８に印加される。さらに、Ｘ電
極７は、パネル３０の全表示ラインに渡って共通に接続
される。そして、Ｘ側共通ドライバ（Ｘドライバ）２２
は、書き込みパルスおよび維持パルス等を発生する。こ
れらのドライバ回路は、制御回路100 によって制御さ
れ、該制御回路100 は、装置の外部より入力される同期
信号や表示データ信号によって制御されるようになって
いる。
（Ａ1 〜ＡM ）は１本毎にアドレスドライバ２１に接続
され、該アドレスドライバ２１によってアドレス放電時
のアドレスパルスが印加される。また、Ｙ電極８（Ｙ1
〜ＹN ）は個別にＹスキャンドライバ２３に接続され
る。スキャンドライバ２３はＹ側共通ドライバ（Ｙドラ
イバ）２４に接続されており、アドレス放電時のパルス
はＹスキャンドライバ２３から発生する。また、維持パ
ルス等はＹドライバ２４で発生し、Ｙスキャンドライバ
２３を経由して、Ｙ電極８に印加される。さらに、Ｘ電
極７は、パネル３０の全表示ラインに渡って共通に接続
される。そして、Ｘ側共通ドライバ（Ｘドライバ）２２
は、書き込みパルスおよび維持パルス等を発生する。こ
れらのドライバ回路は、制御回路100 によって制御さ
れ、該制御回路100 は、装置の外部より入力される同期
信号や表示データ信号によって制御されるようになって
いる。
【０００９】図１６は図１５のプラズマディスプレイ装
置における駆動波形の一例を示す図であり、いわゆる
『アドレス／維持放電分離型・書き込みアドレス方式』
における１サブフレーム（または、１サブフィールド）
の駆動波形を示すものである。この方法は、例えば、フ
ルカラーのための多階調表示を行う場合に適用され、低
電圧で安定な駆動（アドレス）を行うことができるもの
である。
置における駆動波形の一例を示す図であり、いわゆる
『アドレス／維持放電分離型・書き込みアドレス方式』
における１サブフレーム（または、１サブフィールド）
の駆動波形を示すものである。この方法は、例えば、フ
ルカラーのための多階調表示を行う場合に適用され、低
電圧で安定な駆動（アドレス）を行うことができるもの
である。
【００１０】図１６に示されるように、１サブフレーム
内は、アドレス期間および維持放電期間に分離される。
そして、アドレス期間においては、全面書き込み，全面
消去，および，線順次書き込み（アドレス）が行われ、
また、維持放電期間においては、全ライン同時に維持パ
ルスが印加され、書き込みアドレスが実行され壁電荷が
蓄積されたセルに対して維持放電が行われる。ここで、
１サブフレームは、例えば、インターレース（飛び越し
操作）処理により１フレームの画面を２つのサブフレー
ムにより構成する場合には、各サブフレームにおけるサ
ブフィールドに対応する。
内は、アドレス期間および維持放電期間に分離される。
そして、アドレス期間においては、全面書き込み，全面
消去，および，線順次書き込み（アドレス）が行われ、
また、維持放電期間においては、全ライン同時に維持パ
ルスが印加され、書き込みアドレスが実行され壁電荷が
蓄積されたセルに対して維持放電が行われる。ここで、
１サブフレームは、例えば、インターレース（飛び越し
操作）処理により１フレームの画面を２つのサブフレー
ムにより構成する場合には、各サブフレームにおけるサ
ブフィールドに対応する。
【００１１】この図１６に示す駆動方法の特長は、アド
レス期間の始めに行われる全面書き込みと全面消去によ
って、全セルの状態を均一とし、さらに、次に行われる
線順次書き込み放電（アドレス放電）に有効な壁電荷を
残した状態で消去の完了とすることである。まず、Ｙ電
極がＧＮＤレベルになり、同時にＸ電極に書き込みパル
ス（電圧ＶＷ）が印加されて全面書き込みが行われる。
この時、アドレス電極側、実際には蛍光体等の絶縁物表
面に、正電荷であるイオンが蓄積される。そして、次の
ステップで、消去パルス（電圧ＶＥ）が印加されること
により、全面消去が行われる。消去放電は、Ｘ電極とＹ
電極の絶縁層（ＭｇＯ膜）表面に壁電荷が無い状態を作
り出すものであるが、好ましくは、Ｙ電極側のＭｇＯ面
には、次のアドレス放電に有利な負電荷である電子を蓄
積し、且つ、その際、残留した壁電荷の電圧値は、Ｘ電
極およびＹ電極に維持放電パルスが印加されても、維持
放電を起こさないレベルでなくてはならない。
レス期間の始めに行われる全面書き込みと全面消去によ
って、全セルの状態を均一とし、さらに、次に行われる
線順次書き込み放電（アドレス放電）に有効な壁電荷を
残した状態で消去の完了とすることである。まず、Ｙ電
極がＧＮＤレベルになり、同時にＸ電極に書き込みパル
ス（電圧ＶＷ）が印加されて全面書き込みが行われる。
この時、アドレス電極側、実際には蛍光体等の絶縁物表
面に、正電荷であるイオンが蓄積される。そして、次の
ステップで、消去パルス（電圧ＶＥ）が印加されること
により、全面消去が行われる。消去放電は、Ｘ電極とＹ
電極の絶縁層（ＭｇＯ膜）表面に壁電荷が無い状態を作
り出すものであるが、好ましくは、Ｙ電極側のＭｇＯ面
には、次のアドレス放電に有利な負電荷である電子を蓄
積し、且つ、その際、残留した壁電荷の電圧値は、Ｘ電
極およびＹ電極に維持放電パルスが印加されても、維持
放電を起こさないレベルでなくてはならない。
【００１２】これらの、均一化とアドレスの低電圧化を
狙った、全面書き込み全面消去を経た後に、線順次に書
き込み放電（アドレス放電）が行われる。この放電は、
書き込みを行うラインのＹ電極をＧＮＤレベルとして、
そのライン中の書き込みを行うセルのアドレス電極に、
アドレスパルス（電圧ＶＡ）が印加されて行われる。こ
の際、アドレス側（蛍光体表面）にはイオンが、Ｙ電極
側（ＭｇＯ面）には電子がそれぞれ蓄積されたいるた
め、非常に低い電圧でアドレス放電が可能となる。これ
らの動作が、全ラインに渡り実行された後、Ｘ電極とＹ
電極に交互に維持パルス（ＶＳ）が印加され維持放電が
行われる。
狙った、全面書き込み全面消去を経た後に、線順次に書
き込み放電（アドレス放電）が行われる。この放電は、
書き込みを行うラインのＹ電極をＧＮＤレベルとして、
そのライン中の書き込みを行うセルのアドレス電極に、
アドレスパルス（電圧ＶＡ）が印加されて行われる。こ
の際、アドレス側（蛍光体表面）にはイオンが、Ｙ電極
側（ＭｇＯ面）には電子がそれぞれ蓄積されたいるた
め、非常に低い電圧でアドレス放電が可能となる。これ
らの動作が、全ラインに渡り実行された後、Ｘ電極とＹ
電極に交互に維持パルス（ＶＳ）が印加され維持放電が
行われる。
【００１３】
【発明が解決しようとする課題】上述した図１３〜図１
６に示す従来の平面型表示装置（プラズマディスプレイ
装置）において、例えば、表示を全面消去状態にする場
合、表示装置に入力するデータそのものを非表示のデー
タにするか、或いは、ディスプレイ・イネーブル信号(D
ISPENA) の制御によりアドレスドライバの出力をＯＦＦ
することにより行っている。しかしながら、これらの手
法により表示を全面消去状態とした場合、アドレスパル
スの印加による壁電荷の形成は行われないが、その後の
維持パルス（図９の維持放電期間における維持パルス）
は印加されることになる。
６に示す従来の平面型表示装置（プラズマディスプレイ
装置）において、例えば、表示を全面消去状態にする場
合、表示装置に入力するデータそのものを非表示のデー
タにするか、或いは、ディスプレイ・イネーブル信号(D
ISPENA) の制御によりアドレスドライバの出力をＯＦＦ
することにより行っている。しかしながら、これらの手
法により表示を全面消去状態とした場合、アドレスパル
スの印加による壁電荷の形成は行われないが、その後の
維持パルス（図９の維持放電期間における維持パルス）
は印加されることになる。
【００１４】すなわち、従来の平面型表示装置において
は、実際の表示には全く関係ない維持パルスの印加によ
り無駄な電力が消費されることになっていた。本発明
は、上述した従来の平面型表示装置が有する課題に鑑
み、実際の表示には全く関係ないパネルへの充電電流お
よび無駄なスイッチングによる無効電流を無くして消費
電流を低減することを目的とする。
は、実際の表示には全く関係ない維持パルスの印加によ
り無駄な電力が消費されることになっていた。本発明
は、上述した従来の平面型表示装置が有する課題に鑑
み、実際の表示には全く関係ないパネルへの充電電流お
よび無駄なスイッチングによる無効電流を無くして消費
電流を低減することを目的とする。
【００１５】
【課題を解決するための手段】本発明によれば、ロジッ
ク電圧以外に、維持放電を実施するための表示用高電圧
ＶＳを使用する平面型表示装置であって、該表示用高電
圧ＶＳの電圧値を検出する手段６１、外部から入力され
る信号（消去状態または待機状態を示す信号)DISPENA、
または、入力される表示データDATAの有無を検出する手
段により、当該表示装置に対する駆動波形の印加を制御
するための駆動制御信号を制御する、駆動制御信号制御
手段を備えていることを特徴とする平面型表示装置が提
供される。
ク電圧以外に、維持放電を実施するための表示用高電圧
ＶＳを使用する平面型表示装置であって、該表示用高電
圧ＶＳの電圧値を検出する手段６１、外部から入力され
る信号（消去状態または待機状態を示す信号)DISPENA、
または、入力される表示データDATAの有無を検出する手
段により、当該表示装置に対する駆動波形の印加を制御
するための駆動制御信号を制御する、駆動制御信号制御
手段を備えていることを特徴とする平面型表示装置が提
供される。
【００１６】平面型表示装置において、ロジック電圧お
よび表示用高電圧が印加され、アドレス放電パルス用電
圧、書き込み放電パルス用電圧および消去用パルス電圧
を出力する内部電源回路を備え、駆動制御信号を制御す
る駆動制御信号制御手段と共に、内部電源回路５０の動
作を制御する内部電源制御手段を備えることができる。
また、内部電源制御手段は、表示用高電圧ＶＳ、並び
に、前記アドレス放電パルス用電圧ＶＡ、書き込み放電
パルス用電圧ＶＷおよび消去用パルス電圧ＶＥを検出す
る電圧検出手段により検出された電圧値に応じて電源制
御信号ＰＷＳＣ１，ＰＷＳＣ２を変化させ、内部電源回
路５０の動作を制御するように構成してもよい。さら
に、表示用高電圧ＶＳ、並びに、前記アドレス放電パル
ス用電圧ＶＡ、書き込み放電パルス用電圧ＶＷおよび消
去用パルス電圧ＶＥを検出する電圧検出手段により検出
された電圧値に応じて駆動制御信号制御手段により駆動
制御信号ＭＣＲＳＴ，ＭＣＰＳＤ，ＡＤＥＮＡを変化さ
せ、駆動波形を制御するように構成してもよい。
よび表示用高電圧が印加され、アドレス放電パルス用電
圧、書き込み放電パルス用電圧および消去用パルス電圧
を出力する内部電源回路を備え、駆動制御信号を制御す
る駆動制御信号制御手段と共に、内部電源回路５０の動
作を制御する内部電源制御手段を備えることができる。
また、内部電源制御手段は、表示用高電圧ＶＳ、並び
に、前記アドレス放電パルス用電圧ＶＡ、書き込み放電
パルス用電圧ＶＷおよび消去用パルス電圧ＶＥを検出す
る電圧検出手段により検出された電圧値に応じて電源制
御信号ＰＷＳＣ１，ＰＷＳＣ２を変化させ、内部電源回
路５０の動作を制御するように構成してもよい。さら
に、表示用高電圧ＶＳ、並びに、前記アドレス放電パル
ス用電圧ＶＡ、書き込み放電パルス用電圧ＶＷおよび消
去用パルス電圧ＶＥを検出する電圧検出手段により検出
された電圧値に応じて駆動制御信号制御手段により駆動
制御信号ＭＣＲＳＴ，ＭＣＰＳＤ，ＡＤＥＮＡを変化さ
せ、駆動波形を制御するように構成してもよい。
【００１７】駆動制御信号制御手段は、検出された表示
用高電圧ＶＳの値が内部に設定した規定値に達しない場
合には駆動制御信号により駆動波形を停止させ、且つ、
検出された表示用高電圧ＶＳの値が内部に設定した規定
値に達した場合には駆動制御信号により駆動波形を再開
させることができる。駆動制御信号制御手段は、検出さ
れた表示用高電圧ＶＳの値を比較するために内部に設定
された少なくとも２つの第１および第２の規定値を有
し、第１の規定値は表示用高電圧が立ち上がる場合に使
用し、第２の規定値は表示用高電圧が立ち下がる場合に
使用するようにしてもよい。
用高電圧ＶＳの値が内部に設定した規定値に達しない場
合には駆動制御信号により駆動波形を停止させ、且つ、
検出された表示用高電圧ＶＳの値が内部に設定した規定
値に達した場合には駆動制御信号により駆動波形を再開
させることができる。駆動制御信号制御手段は、検出さ
れた表示用高電圧ＶＳの値を比較するために内部に設定
された少なくとも２つの第１および第２の規定値を有
し、第１の規定値は表示用高電圧が立ち上がる場合に使
用し、第２の規定値は表示用高電圧が立ち下がる場合に
使用するようにしてもよい。
【００１８】平面型表示装置は、維持放電を行う平行す
る維持放電電極７，８と、維持放電電極に直行して配置
されたアドレス電極３とを具備し、維持放電電極の一方
７を共通接続し、且つ、他方８を表示ライン毎に独立し
て設け、壁電荷をメモリ媒体として利用した面放電構造
を有する３電極型面放電交流型プラズマディスプレイ装
置として構成してもよい。また、本発明によれば、ロジ
ック電圧以外に、維持放電を実施するための表示用高電
圧を使用する平面型表示装置であって、該ロジック電圧
および該表示用高電圧が印加され、該表示用高電圧とは
異なる駆動電圧を出力する内部電源回路と、該表示用高
電圧の電圧値を検出する電圧検出手段により検出された
電圧値に応じて、該内部電源回路の動作を制御する内部
電源回路制御手段とを備えていることを特徴とする平面
型表示装置も提供される。
る維持放電電極７，８と、維持放電電極に直行して配置
されたアドレス電極３とを具備し、維持放電電極の一方
７を共通接続し、且つ、他方８を表示ライン毎に独立し
て設け、壁電荷をメモリ媒体として利用した面放電構造
を有する３電極型面放電交流型プラズマディスプレイ装
置として構成してもよい。また、本発明によれば、ロジ
ック電圧以外に、維持放電を実施するための表示用高電
圧を使用する平面型表示装置であって、該ロジック電圧
および該表示用高電圧が印加され、該表示用高電圧とは
異なる駆動電圧を出力する内部電源回路と、該表示用高
電圧の電圧値を検出する電圧検出手段により検出された
電圧値に応じて、該内部電源回路の動作を制御する内部
電源回路制御手段とを備えていることを特徴とする平面
型表示装置も提供される。
【００１９】
【作用】本発明の平面型表示装置によれば、駆動制御信
号制御手段は、表示用高電圧ＶＳの電圧値を検出する手
段６１, 外部から入力される信号DISPENA,または, 入力
される表示データDATAの消去状態を検出する手段によ
り、駆動制御信号を制御するようになっている。
号制御手段は、表示用高電圧ＶＳの電圧値を検出する手
段６１, 外部から入力される信号DISPENA,または, 入力
される表示データDATAの消去状態を検出する手段によ
り、駆動制御信号を制御するようになっている。
【００２０】これによって、全面消去表示を行う時に、
実際の表示には全く関係ないパネルへの充電電流および
無駄なスイッチングによる無効電流を無くして消費電流
を低減することができる。内部電源制御手段は、駆動制
御信号を制御する駆動制御信号制御手段と共に、内部電
源回路５０の動作を制御する。この内部電源制御手段
は、表示用高電圧ＶＳおよび他の駆動電圧ＶＡ，ＶＷ，
ＶＥを検出する電圧検出手段により検出された電圧値に
応じて電源制御信号ＰＷＳＣ１，ＰＷＳＣ２を変化さ
せ、内部電源回路５０の動作を制御する。また、駆動制
御信号制御手段は、表示用高電圧ＶＳおよび他の駆動電
圧ＶＡ，ＶＷ，ＶＥを検出する電圧検出手段により検出
された電圧値に応じて駆動制御信号ＭＣＲＳＴ，ＭＣＰ
ＳＤ，ＡＤＥＮＡを変化させ、さらに、内部電源制御手
段は、内部電源回路５０の動作を制御する。
実際の表示には全く関係ないパネルへの充電電流および
無駄なスイッチングによる無効電流を無くして消費電流
を低減することができる。内部電源制御手段は、駆動制
御信号を制御する駆動制御信号制御手段と共に、内部電
源回路５０の動作を制御する。この内部電源制御手段
は、表示用高電圧ＶＳおよび他の駆動電圧ＶＡ，ＶＷ，
ＶＥを検出する電圧検出手段により検出された電圧値に
応じて電源制御信号ＰＷＳＣ１，ＰＷＳＣ２を変化さ
せ、内部電源回路５０の動作を制御する。また、駆動制
御信号制御手段は、表示用高電圧ＶＳおよび他の駆動電
圧ＶＡ，ＶＷ，ＶＥを検出する電圧検出手段により検出
された電圧値に応じて駆動制御信号ＭＣＲＳＴ，ＭＣＰ
ＳＤ，ＡＤＥＮＡを変化させ、さらに、内部電源制御手
段は、内部電源回路５０の動作を制御する。
【００２１】駆動制御信号制御手段は、検出された表示
用高電圧ＶＳの値が内部に設定した規定値に達しない場
合には制御回路１０により回路動作を停止させ、また、
検出された表示用高電圧ＶＳの値が内部に設定した規定
値に達した場合には制御回路１０により回路動作を再開
させる。これにより、表示用高電圧ＶＳの可変により、
駆動制御信号の制御を行うようにすることができる。こ
の駆動制御信号制御手段は、検出された表示用高電圧Ｖ
Ｓの値を比較するために内部に設定された少なくとも２
つの第１および第２の規定値を有している。そして、第
１の規定値は表示用高電圧が立ち上がる場合に使用さ
れ、また、第２の規定値は表示用高電圧が立ち下がる場
合に使用される。
用高電圧ＶＳの値が内部に設定した規定値に達しない場
合には制御回路１０により回路動作を停止させ、また、
検出された表示用高電圧ＶＳの値が内部に設定した規定
値に達した場合には制御回路１０により回路動作を再開
させる。これにより、表示用高電圧ＶＳの可変により、
駆動制御信号の制御を行うようにすることができる。こ
の駆動制御信号制御手段は、検出された表示用高電圧Ｖ
Ｓの値を比較するために内部に設定された少なくとも２
つの第１および第２の規定値を有している。そして、第
１の規定値は表示用高電圧が立ち上がる場合に使用さ
れ、また、第２の規定値は表示用高電圧が立ち下がる場
合に使用される。
【００２２】平面型表示装置は、維持放電を行う平行す
る維持放電電極７，８と、維持放電電極に直行して配置
されたアドレス電極３とを備えて構成されている。この
平面型表示装置において、維持放電電極の一方７は共通
接続され、また、維持放電電極の他方８は表示ライン毎
に独立して設けられている。これにより、平面型表示装
置を壁電荷をメモリ媒体として利用した面放電構造を有
する３電極型面放電交流型プラズマディスプレイ装置と
して構成することができる。
る維持放電電極７，８と、維持放電電極に直行して配置
されたアドレス電極３とを備えて構成されている。この
平面型表示装置において、維持放電電極の一方７は共通
接続され、また、維持放電電極の他方８は表示ライン毎
に独立して設けられている。これにより、平面型表示装
置を壁電荷をメモリ媒体として利用した面放電構造を有
する３電極型面放電交流型プラズマディスプレイ装置と
して構成することができる。
【００２３】
【実施例】以下、図面を参照して本発明に係る平面型表
示装置の実施例を説明する。図１は本発明に係る平面型
表示装置の一実施例としての３電極面放電交流駆動型の
プラズマディスプレイ装置を示す図であり、代表的な３
電極ＡＣ型ＰＤＰを駆動するための周辺回路を示すもの
である。
示装置の実施例を説明する。図１は本発明に係る平面型
表示装置の一実施例としての３電極面放電交流駆動型の
プラズマディスプレイ装置を示す図であり、代表的な３
電極ＡＣ型ＰＤＰを駆動するための周辺回路を示すもの
である。
【００２４】図１において、参照符号１０は制御回路,
１１は表示データ制御部, １２はフレームメモリ, １３
はパネル駆動制御部, １４はスキャンドライバ制御部,
そして, １５は共通ドライバ制御部を示している。ま
た、参照符号２１はアドレスドライバ, ２２はＸドライ
バ, ２３はＹスキャンドライバ, ２４はＹドライバ, そ
して, ３０はプラズマ・ディスプレイ・パネル（ＰＤ
Ｐ）を示している。さらに、参照符号４０はＣＰＵ、Ａ
ＤＥＮＡは表示データ制御部１１に対する制御信号、そ
して、ＭＣＲＳＴおよびＭＣＰＳＤは表示パネル駆動制
御部１３に対する制御信号を示している。
１１は表示データ制御部, １２はフレームメモリ, １３
はパネル駆動制御部, １４はスキャンドライバ制御部,
そして, １５は共通ドライバ制御部を示している。ま
た、参照符号２１はアドレスドライバ, ２２はＸドライ
バ, ２３はＹスキャンドライバ, ２４はＹドライバ, そ
して, ３０はプラズマ・ディスプレイ・パネル（ＰＤ
Ｐ）を示している。さらに、参照符号４０はＣＰＵ、Ａ
ＤＥＮＡは表示データ制御部１１に対する制御信号、そ
して、ＭＣＲＳＴおよびＭＣＰＳＤは表示パネル駆動制
御部１３に対する制御信号を示している。
【００２５】ここで、図１に示すプラズマディスプレイ
装置は、前述した図１５のプラズマディスプレイ装置に
対して、制御回路１０へ制御信号（駆動制御信号）ＭＣ
ＲＳＴ，ＭＣＰＳＤ，ＡＤＥＮＡを供給すると共に内部
電源回路５０へ制御信号（電源制御信号）ＰＷＳＣ１，
ＰＷＳＣ２を供給するＣＰＵ４０が設けられている。さ
らに、制御回路１０の構成および内部電源回路５０も、
ＣＰＵ４０からの制御信号MCRST,MCPSD,ADENA およびPW
SC1,PWSC2 に対応して変形されている（詳細は、後述す
る）。なお、本実施例のプラズマディスプレイ装置の他
の構成は、基本的には、図１５に示すものと同様であ
る。
装置は、前述した図１５のプラズマディスプレイ装置に
対して、制御回路１０へ制御信号（駆動制御信号）ＭＣ
ＲＳＴ，ＭＣＰＳＤ，ＡＤＥＮＡを供給すると共に内部
電源回路５０へ制御信号（電源制御信号）ＰＷＳＣ１，
ＰＷＳＣ２を供給するＣＰＵ４０が設けられている。さ
らに、制御回路１０の構成および内部電源回路５０も、
ＣＰＵ４０からの制御信号MCRST,MCPSD,ADENA およびPW
SC1,PWSC2 に対応して変形されている（詳細は、後述す
る）。なお、本実施例のプラズマディスプレイ装置の他
の構成は、基本的には、図１５に示すものと同様であ
る。
【００２６】すなわち、図１において、参照符号ＣＬＯ
ＣＫは表示データを示すドットクロック、ＤＡＴＡは表
示データ（２５６階調カラー表示の場合は、各色８ビッ
ト：３×８）、DISPENA は外部から表示装置を消去状態
或いは待機状態にする信号（ディスプレイ・イネーブル
信号）、ＶＳＹＮＣは１フレーム（１フィールド）の開
始を示す垂直同期信号、そして、ＨＳＹＮＣは１ライン
の開始を示す水平同期信号を示している。
ＣＫは表示データを示すドットクロック、ＤＡＴＡは表
示データ（２５６階調カラー表示の場合は、各色８ビッ
ト：３×８）、DISPENA は外部から表示装置を消去状態
或いは待機状態にする信号（ディスプレイ・イネーブル
信号）、ＶＳＹＮＣは１フレーム（１フィールド）の開
始を示す垂直同期信号、そして、ＨＳＹＮＣは１ライン
の開始を示す水平同期信号を示している。
【００２７】制御回路１０は、表示データ制御部１１お
よびパネル駆動制御部１３を備えている。表示データ制
御部１１は、入力されるデータを監視しているために、
データが入力されている場合、すなわち、データがある
場合には、信号DERSのレベルを高レベル“Ｈ”に変化さ
せ、データが入力されていない場合、すなわち、データ
が無い場合には、信号DERSのレベルを低レベル“Ｌ”に
変化させて、ＣＰＵ40に供給する。さらに、表示データ
制御部１１は、表示データをフレームメモリ１２に蓄
え、パネルの駆動タイミングに合わせて、アドレスドラ
イバ２１に転送するようになっている。なお、参照符号
Ａ−ＤＡＴＡは表示データ、また、Ａ−ＣＬＯＣＫは転
送クロックを示している。
よびパネル駆動制御部１３を備えている。表示データ制
御部１１は、入力されるデータを監視しているために、
データが入力されている場合、すなわち、データがある
場合には、信号DERSのレベルを高レベル“Ｈ”に変化さ
せ、データが入力されていない場合、すなわち、データ
が無い場合には、信号DERSのレベルを低レベル“Ｌ”に
変化させて、ＣＰＵ40に供給する。さらに、表示データ
制御部１１は、表示データをフレームメモリ１２に蓄
え、パネルの駆動タイミングに合わせて、アドレスドラ
イバ２１に転送するようになっている。なお、参照符号
Ａ−ＤＡＴＡは表示データ、また、Ａ−ＣＬＯＣＫは転
送クロックを示している。
【００２８】パネル駆動制御部１３はパネル３０に高圧
波形を印加するタイミングを決定するものであり、スキ
ャンドライバ制御部１４および共通ドライバ制御部１５
を備えている。ここで、参照符号Ｙ−ＤＡＴＡはスキャ
ンデータ（Ｙスキャンドライバを１ビット毎にＯＮさせ
るためのデータ）、Ｙ−ＣＬＯＣＫは転送クロック（Ｙ
スキャンドライバを１ビット毎にＯＮさせるためのクロ
ック）、Ｙ−ＳＴＢ１はＹストローブ１（Ｙスキャンド
ライバをＯＮさせるタイミング規定する信号）、そし
て、Ｙ−ＳＴＢ２はＹストローブ２を示している。ま
た、参照符号Ｘ−ＵＤはＸ側共通ドライバのＯＮ／ＯＦ
Ｆを制御する信号（ＶＳ／ＶＷを出力）、Ｘ−ＤＤはＸ
側共通ドライバのＯＮ／ＯＦＦを制御（ＧＮＤ）、Ｙ−
ＵＤはＹ側共通ドライバのＯＮ／ＯＦＦを制御（ＶＳ／
ＶＷを出力）、そして、Ｙ−ＤＤはＸ側共通ドライバの
ＯＮ／ＯＦＦを制御（ＧＮＤ）を示している。
波形を印加するタイミングを決定するものであり、スキ
ャンドライバ制御部１４および共通ドライバ制御部１５
を備えている。ここで、参照符号Ｙ−ＤＡＴＡはスキャ
ンデータ（Ｙスキャンドライバを１ビット毎にＯＮさせ
るためのデータ）、Ｙ−ＣＬＯＣＫは転送クロック（Ｙ
スキャンドライバを１ビット毎にＯＮさせるためのクロ
ック）、Ｙ−ＳＴＢ１はＹストローブ１（Ｙスキャンド
ライバをＯＮさせるタイミング規定する信号）、そし
て、Ｙ−ＳＴＢ２はＹストローブ２を示している。ま
た、参照符号Ｘ−ＵＤはＸ側共通ドライバのＯＮ／ＯＦ
Ｆを制御する信号（ＶＳ／ＶＷを出力）、Ｘ−ＤＤはＸ
側共通ドライバのＯＮ／ＯＦＦを制御（ＧＮＤ）、Ｙ−
ＵＤはＹ側共通ドライバのＯＮ／ＯＦＦを制御（ＶＳ／
ＶＷを出力）、そして、Ｙ−ＤＤはＸ側共通ドライバの
ＯＮ／ＯＦＦを制御（ＧＮＤ）を示している。
【００２９】図１に示されるように、アドレス電極３は
１本毎にアドレスドライバ２１に接続され、該アドレス
ドライバ２１によってアドレス放電時のアドレスパルス
が印加される。また、Ｙ電極８は個別にＹスキャンドラ
イバ２３に接続される。スキャンドライバ２３はＹ側共
通ドライバ（Ｙドライバ）２４に接続されており、アド
レス放電時のパルスはＹスキャンドライバ２３から発生
する。また、維持パルス等はＹドライバ２４で発生し、
Ｙスキャンドライバ２３を経由して、Ｙ電極８に印加さ
れる。さらに、Ｘ電極７は、パネル３０の全表示ライン
に渡って共通に接続される。そして、Ｘ側共通ドライバ
（Ｘドライバ）２２は、書き込みパルスおよび維持パル
ス等を発生する。これらのドライバ回路は、制御回路１
０によって制御され、該制御回路１０は、装置の外部よ
り入力される同期信号や表示データ信号およびＣＰＵ４
０からの制御信号(MCRST,MCPSD,ADENA) によって制御さ
れている。
１本毎にアドレスドライバ２１に接続され、該アドレス
ドライバ２１によってアドレス放電時のアドレスパルス
が印加される。また、Ｙ電極８は個別にＹスキャンドラ
イバ２３に接続される。スキャンドライバ２３はＹ側共
通ドライバ（Ｙドライバ）２４に接続されており、アド
レス放電時のパルスはＹスキャンドライバ２３から発生
する。また、維持パルス等はＹドライバ２４で発生し、
Ｙスキャンドライバ２３を経由して、Ｙ電極８に印加さ
れる。さらに、Ｘ電極７は、パネル３０の全表示ライン
に渡って共通に接続される。そして、Ｘ側共通ドライバ
（Ｘドライバ）２２は、書き込みパルスおよび維持パル
ス等を発生する。これらのドライバ回路は、制御回路１
０によって制御され、該制御回路１０は、装置の外部よ
り入力される同期信号や表示データ信号およびＣＰＵ４
０からの制御信号(MCRST,MCPSD,ADENA) によって制御さ
れている。
【００３０】ここで、本実施例の平面型表示装置の特徴
は、表示用高電圧ＶＳ, 外部から入力される消去状態ま
たは待機状態を示す信号(DISPENA),および, 入力される
表示データＤＡＴＡにおけるデータの無い状態（信号DE
RS) をユニット（表示装置）内部で検出し、これによ
り、表示用高電圧ＶＳ投入時の立ち上がりおよび表示用
高電圧ＶＳ遮断時の立ち下がり時等の低電圧, 或いは,
高電圧での表示不良（異常）を防いで表示を消去状態と
し、また、外部から入力される信号DISPENA に応じて表
示を消去状態（待機状態）とし、さらに、入力される表
示データＤＡＴＡが無い（所定時間データが入力しな
い）場合に表示を消去状態にすることができるようにな
っている。
は、表示用高電圧ＶＳ, 外部から入力される消去状態ま
たは待機状態を示す信号(DISPENA),および, 入力される
表示データＤＡＴＡにおけるデータの無い状態（信号DE
RS) をユニット（表示装置）内部で検出し、これによ
り、表示用高電圧ＶＳ投入時の立ち上がりおよび表示用
高電圧ＶＳ遮断時の立ち下がり時等の低電圧, 或いは,
高電圧での表示不良（異常）を防いで表示を消去状態と
し、また、外部から入力される信号DISPENA に応じて表
示を消去状態（待機状態）とし、さらに、入力される表
示データＤＡＴＡが無い（所定時間データが入力しな
い）場合に表示を消去状態にすることができるようにな
っている。
【００３１】また、本実施例においては、利用者（オペ
レータ）が、装置に印加する表示用高電圧ＶＳを意図的
に遮断或いは規定値以下に低下させることで、表示装置
に入力する信号を何ら制御することなく（変えることな
く）、制御信号(MCRST,MCPSD,ADENA) により駆動電流波
形を停止させ、これによって、パネルに対して駆動波形
が印加されないようにして無効電流の極力少ない画面の
消灯状態にすることができる。すなわち、表示用高電圧
ＶＳを意図的に制御することで、新たな信号線を設ける
ことなく、無効電流の極力少ない画面の消灯状態にする
ことができる。従って、本実施例においては、オペレー
タは、意図的に表示用高電圧ＶＳを遮断或いは規定値以
下に低下させるか、または、消去状態または待機状態を
示す信号DISPENA を制御することにより、表示を消去状
態にすることができる。
レータ）が、装置に印加する表示用高電圧ＶＳを意図的
に遮断或いは規定値以下に低下させることで、表示装置
に入力する信号を何ら制御することなく（変えることな
く）、制御信号(MCRST,MCPSD,ADENA) により駆動電流波
形を停止させ、これによって、パネルに対して駆動波形
が印加されないようにして無効電流の極力少ない画面の
消灯状態にすることができる。すなわち、表示用高電圧
ＶＳを意図的に制御することで、新たな信号線を設ける
ことなく、無効電流の極力少ない画面の消灯状態にする
ことができる。従って、本実施例においては、オペレー
タは、意図的に表示用高電圧ＶＳを遮断或いは規定値以
下に低下させるか、または、消去状態または待機状態を
示す信号DISPENA を制御することにより、表示を消去状
態にすることができる。
【００３２】図２は図１の平面型表示装置の要部を示
し、図２(a) は該平面型表示装置における要部を概略的
に示すブロック図であり、また、図２(b) は図２(a) に
おける電圧検出器の構成例を示す回路図である。ここ
で、図２(a) において、参照符号４０はＣＰＵ、５０は
内部電源回路、６１〜６４は高電圧検出回路、６５はク
ロック・ジェネレータ、そして、６６はパワーオン・リ
セット回路を示している。
し、図２(a) は該平面型表示装置における要部を概略的
に示すブロック図であり、また、図２(b) は図２(a) に
おける電圧検出器の構成例を示す回路図である。ここ
で、図２(a) において、参照符号４０はＣＰＵ、５０は
内部電源回路、６１〜６４は高電圧検出回路、６５はク
ロック・ジェネレータ、そして、６６はパワーオン・リ
セット回路を示している。
【００３３】図２(a) に示されるように、内部電源回路
５０には、電源電圧Ｖccおよび表示用高電圧ＶＳが印加
され、アドレス放電パルス用電圧ＶＡ, 書き込み放電パ
ルス用電圧ＶＷ, および，消去用パルス電圧ＶＥがＰＷ
Ｍ制御により出力されるようになっている。ここで、表
示用高電圧ＶＳは高電圧検出器６１により検出され、ア
ドレス放電パルス用電圧ＶＡは高電圧検出器６２により
検出され、書き込み放電パルス用電圧ＶＷは高電圧検出
器６３により検出され、そして、消去用パルス電圧ＶＥ
は高電圧検出器６３により検出される。ここで、図２
(b) に示されるように、各高電圧検出回路６１（６２，
６３，６４）は、それぞれ抵抗Ｒ61〜Ｒ63およびコンデ
ンサＣ61で構成され、検出信号ＶＳＫ（ＶＡＫ，ＶＷ
Ｋ，ＶＥＫ）を出力するようになっている。
５０には、電源電圧Ｖccおよび表示用高電圧ＶＳが印加
され、アドレス放電パルス用電圧ＶＡ, 書き込み放電パ
ルス用電圧ＶＷ, および，消去用パルス電圧ＶＥがＰＷ
Ｍ制御により出力されるようになっている。ここで、表
示用高電圧ＶＳは高電圧検出器６１により検出され、ア
ドレス放電パルス用電圧ＶＡは高電圧検出器６２により
検出され、書き込み放電パルス用電圧ＶＷは高電圧検出
器６３により検出され、そして、消去用パルス電圧ＶＥ
は高電圧検出器６３により検出される。ここで、図２
(b) に示されるように、各高電圧検出回路６１（６２，
６３，６４）は、それぞれ抵抗Ｒ61〜Ｒ63およびコンデ
ンサＣ61で構成され、検出信号ＶＳＫ（ＶＡＫ，ＶＷ
Ｋ，ＶＥＫ）を出力するようになっている。
【００３４】検出された信号ＶＳＫ，ＶＡＫ，ＶＷＫ，
ＶＥＫは、それぞれＣＰＵ４０に内蔵された８ビットの
アナログ／ディジタル変換器（Ａ／Ｄコンバータ）に供
給され、これにより該ＣＰＵ４０が各電圧値を８ビット
データ（２５６ポイントのデータ）として内部レジスタ
に取り込んで認識できるようになっている。また、ＣＰ
Ｕ４０には、クロック・ジェネレータ６５の出力信号
（クロック信号）ＣＬＫおよびパワーオン・リセット回
路６６の出力信号（パワーオン・リセット信号）ＲＳＴ
も供給されている。そして、ＣＰＵ４０からは、内部電
源回路５０に対して制御信号（電源制御信号)PWSC1およ
びPWSC2 が出力され、また、制御回路１０に対して制御
信号（駆動制御信号)MCRST,MCPSD,ADENAが出力されるよ
うになっている。
ＶＥＫは、それぞれＣＰＵ４０に内蔵された８ビットの
アナログ／ディジタル変換器（Ａ／Ｄコンバータ）に供
給され、これにより該ＣＰＵ４０が各電圧値を８ビット
データ（２５６ポイントのデータ）として内部レジスタ
に取り込んで認識できるようになっている。また、ＣＰ
Ｕ４０には、クロック・ジェネレータ６５の出力信号
（クロック信号）ＣＬＫおよびパワーオン・リセット回
路６６の出力信号（パワーオン・リセット信号）ＲＳＴ
も供給されている。そして、ＣＰＵ４０からは、内部電
源回路５０に対して制御信号（電源制御信号)PWSC1およ
びPWSC2 が出力され、また、制御回路１０に対して制御
信号（駆動制御信号)MCRST,MCPSD,ADENAが出力されるよ
うになっている。
【００３５】図３および図４は図２における内部電源回
路の一例を示すブロック回路図である。ここで、図３は
主に内部電源回路の全体的な構成を示し、また、図４は
ＣＰＵ４０から供給される制御信号PWSC1,PWSC2 を処理
する回路および図３におけるＤＴＣ電圧回路（５５）を
示している。これら図３〜図５に示す内部電源回路の構
成は、本件と同一出願人により出願された特願平５−１
３５９７２号に詳細に記載されている。
路の一例を示すブロック回路図である。ここで、図３は
主に内部電源回路の全体的な構成を示し、また、図４は
ＣＰＵ４０から供給される制御信号PWSC1,PWSC2 を処理
する回路および図３におけるＤＴＣ電圧回路（５５）を
示している。これら図３〜図５に示す内部電源回路の構
成は、本件と同一出願人により出願された特願平５−１
３５９７２号に詳細に記載されている。
【００３６】図３において、参照符号５１はスイッチン
グ波形電圧／電流変換回路、５２は基準電圧回路（Ｖｒ
電圧）、５３はＰＷＭ制御回路、５４は基準三角波発振
回路、５５はＤＴＣ電圧回路、そして、５６は保護回路
を示しており、これらの回路は、例えば、１つのＩＣチ
ップとして集積化されている。同図に示されるように、
内部電源回路５０は、スイッチング波形電圧／電流変換
回路５１，基準電圧回路５２，ＰＷＭ制御回路５３，基
準三角波発振回路５４，ＤＴＣ電圧回路５５，保護回路
５６，ＦＥＴ（トランジスタ）Ｔr50,抵抗Ｒ51〜Ｒ53,
コンデンサＣ51〜Ｃ54, ダイオードＤ50, および, チョ
ークコイルＬ50を備えている。ここで、コンデンサＣ52
およびＣ54は、電解コンデンサである。
グ波形電圧／電流変換回路、５２は基準電圧回路（Ｖｒ
電圧）、５３はＰＷＭ制御回路、５４は基準三角波発振
回路、５５はＤＴＣ電圧回路、そして、５６は保護回路
を示しており、これらの回路は、例えば、１つのＩＣチ
ップとして集積化されている。同図に示されるように、
内部電源回路５０は、スイッチング波形電圧／電流変換
回路５１，基準電圧回路５２，ＰＷＭ制御回路５３，基
準三角波発振回路５４，ＤＴＣ電圧回路５５，保護回路
５６，ＦＥＴ（トランジスタ）Ｔr50,抵抗Ｒ51〜Ｒ53,
コンデンサＣ51〜Ｃ54, ダイオードＤ50, および, チョ
ークコイルＬ50を備えている。ここで、コンデンサＣ52
およびＣ54は、電解コンデンサである。
【００３７】図４において、参照符号７１はラッチ回
路、７２はコンパレータを示している。同図に示される
ように、内部電源回路５０は、さらに、ラッチ回路７
１，コンパレータ７２，トランジスタＴr71 〜Ｔr71,抵
抗Ｒ71〜Ｒ75, コンデンサＣ71およびＣ72を備えてい
る。ここで、コンデンサＣ71およびＣ72は外付けされて
おり、また、コンデンサＣ71は電解コンデンサである。
また、コンパレータ７２の一方の入力には表示用高電圧
ＶＳ（表示用高電圧の分圧値ＶＳ／ｎ）が印加され、該
コンパレータ７２の他方の入力には基準電圧Ｖr(表示用
高電圧の分圧値VS/nに対応した基準電圧の分圧値Ｖr/n)
が印加されている。また、制御信号ＰＷＳＣ１およびＰ
ＷＳＣ２は、表示用高電圧ＶＳを抵抗により分圧した電
位を接続したり、表示用高電圧ＶＳの電圧および電流を
監視している回路からの出力信号を接続するために使用
される。この図４に示す回路では、Ｖsc電位がトランジ
スタＴr71 のスイッチング状態とは別に、制御信号PWSC
1,PWSC2 により制御されるトランジスタＴr72,Ｔr73 の
スイッチング状態によっても電位を制御することができ
るようになっており、これにより、表示用高電圧ＶＳで
も保護回路（５６）の制御が可能となっている。
路、７２はコンパレータを示している。同図に示される
ように、内部電源回路５０は、さらに、ラッチ回路７
１，コンパレータ７２，トランジスタＴr71 〜Ｔr71,抵
抗Ｒ71〜Ｒ75, コンデンサＣ71およびＣ72を備えてい
る。ここで、コンデンサＣ71およびＣ72は外付けされて
おり、また、コンデンサＣ71は電解コンデンサである。
また、コンパレータ７２の一方の入力には表示用高電圧
ＶＳ（表示用高電圧の分圧値ＶＳ／ｎ）が印加され、該
コンパレータ７２の他方の入力には基準電圧Ｖr(表示用
高電圧の分圧値VS/nに対応した基準電圧の分圧値Ｖr/n)
が印加されている。また、制御信号ＰＷＳＣ１およびＰ
ＷＳＣ２は、表示用高電圧ＶＳを抵抗により分圧した電
位を接続したり、表示用高電圧ＶＳの電圧および電流を
監視している回路からの出力信号を接続するために使用
される。この図４に示す回路では、Ｖsc電位がトランジ
スタＴr71 のスイッチング状態とは別に、制御信号PWSC
1,PWSC2 により制御されるトランジスタＴr72,Ｔr73 の
スイッチング状態によっても電位を制御することができ
るようになっており、これにより、表示用高電圧ＶＳで
も保護回路（５６）の制御が可能となっている。
【００３８】図３〜図５に示す内部電源回路５０は、該
電源回路内部の保護回路として内部に基準電源を内蔵し
ており、各出力電圧の分圧値と基準電圧を比較した結
果、分圧値が高い場合内部スイッチングを停止して出力
を停止するようになっている。ここで、本実施例の平面
型表示装置における内部電源回路５０は、ＣＰＵ４０か
らの制御信号ＰＷＳＣ１およびＰＷＳＣ２により保護動
作と出力の制御が行われるようになっている。この制御
信号PWSC1 およびPWSC2 の論理を次の表１に示す。
電源回路内部の保護回路として内部に基準電源を内蔵し
ており、各出力電圧の分圧値と基準電圧を比較した結
果、分圧値が高い場合内部スイッチングを停止して出力
を停止するようになっている。ここで、本実施例の平面
型表示装置における内部電源回路５０は、ＣＰＵ４０か
らの制御信号ＰＷＳＣ１およびＰＷＳＣ２により保護動
作と出力の制御が行われるようになっている。この制御
信号PWSC1 およびPWSC2 の論理を次の表１に示す。
【００３９】
【表１】
【００４０】上記の表１から明らかなように、信号PWSC
1 およびPWSC2 が両方共に高レベル“Ｈ”のときは内部
保護回路の動作が禁止され（保護動作による遮断が行わ
れない状態）、信号PWSC1 が高レベル“Ｈ”で信号PWSC
2 が低レベル“Ｌ”のときは内部保護回路の動作が開始
され（保護動作による遮断が行われる状態）、そして、
信号PWSC1 およびPWSC2 が両方共に低レベル“Ｌ”のと
きは内部電源出力が停止される。
1 およびPWSC2 が両方共に高レベル“Ｈ”のときは内部
保護回路の動作が禁止され（保護動作による遮断が行わ
れない状態）、信号PWSC1 が高レベル“Ｈ”で信号PWSC
2 が低レベル“Ｌ”のときは内部保護回路の動作が開始
され（保護動作による遮断が行われる状態）、そして、
信号PWSC1 およびPWSC2 が両方共に低レベル“Ｌ”のと
きは内部電源出力が停止される。
【００４１】図６は図１の平面型表示装置における表示
データ部の要部を示す回路図であり、図７は図１の平面
型表示装置におけるパネル駆動制御部の要部を示す回路
図である。ここで、前述した図１に示すように、ＣＰＵ
４０から制御回路１０に対して制御信号ＭＣＲＳＴ，Ｍ
ＣＰＳＤ，ＡＤＥＮＡが供給されるが、制御信号ADENA
は表示データ部１１に供給され、制御信号MCRST はパネ
ル駆動制御部１３に供給される。
データ部の要部を示す回路図であり、図７は図１の平面
型表示装置におけるパネル駆動制御部の要部を示す回路
図である。ここで、前述した図１に示すように、ＣＰＵ
４０から制御回路１０に対して制御信号ＭＣＲＳＴ，Ｍ
ＣＰＳＤ，ＡＤＥＮＡが供給されるが、制御信号ADENA
は表示データ部１１に供給され、制御信号MCRST はパネ
ル駆動制御部１３に供給される。
【００４２】図６に示されるように、表示データ部１１
は、表示データＤ０〜Ｄ７が一方の入力に供給されるＡ
ＮＤゲート110 〜117 を有している。これら各ＡＮＤゲ
ート110 〜117 の他方の入力には、それぞれ制御信号Ａ
ＤＥＮＡが供給され、該信号ADENA が高レベル“Ｈ”の
ときはアドレスデータA-DATA(DOA〜D7A)がアドレスドラ
イバ２１へ出力され、信号ADENA が低レベル“Ｌ”のと
きはアドレスデータA-DATA(DOA〜D7A)がアドレスドライ
バ２１へ出力されないようになっている。従って、制御
信号ADENA により、制御回路１０（表示データ部１１）
からアドレスドライバ２１へ供給されるアドレスデータ
A-DATAを制御するようになっている。
は、表示データＤ０〜Ｄ７が一方の入力に供給されるＡ
ＮＤゲート110 〜117 を有している。これら各ＡＮＤゲ
ート110 〜117 の他方の入力には、それぞれ制御信号Ａ
ＤＥＮＡが供給され、該信号ADENA が高レベル“Ｈ”の
ときはアドレスデータA-DATA(DOA〜D7A)がアドレスドラ
イバ２１へ出力され、信号ADENA が低レベル“Ｌ”のと
きはアドレスデータA-DATA(DOA〜D7A)がアドレスドライ
バ２１へ出力されないようになっている。従って、制御
信号ADENA により、制御回路１０（表示データ部１１）
からアドレスドライバ２１へ供給されるアドレスデータ
A-DATAを制御するようになっている。
【００４３】図７に示されるように、パネル駆動制御部
１３（共通ドライバ制御部１５）は、ＡＮＤゲート131,
132,ＯＲゲート133,およびフリップ・フロップ134 を有
している。ＡＮＤゲート131 の反転入力およびＡＮＤゲ
ート132 の入力には、制御信号ＭＣＰＳＤが供給され、
ＡＮＤゲート131,132 の出力は、ＯＲゲート133 を介し
てフリップ・フロップ134 のデータ入力に供給されてい
る。ここで、ＡＮＤゲート132 の入力には、信号Y-UD,Y
-DD,X-UD,X-DD が供給され、信号MCPSD が供給され、Ａ
ＮＤゲート131,132 の出力は、ＯＲゲート133 を介して
フリップ・フロップ134 のデータ入力に供給されてい
る。従って、制御信号MCPSD により制御回路１０（共通
ドライバ制御部１５）からＸドライバ２２およびＹドラ
イバ２４へ供給される信号Y-UD,Y-DD,X-UD,X-DD を制御
するようになっている。
１３（共通ドライバ制御部１５）は、ＡＮＤゲート131,
132,ＯＲゲート133,およびフリップ・フロップ134 を有
している。ＡＮＤゲート131 の反転入力およびＡＮＤゲ
ート132 の入力には、制御信号ＭＣＰＳＤが供給され、
ＡＮＤゲート131,132 の出力は、ＯＲゲート133 を介し
てフリップ・フロップ134 のデータ入力に供給されてい
る。ここで、ＡＮＤゲート132 の入力には、信号Y-UD,Y
-DD,X-UD,X-DD が供給され、信号MCPSD が供給され、Ａ
ＮＤゲート131,132 の出力は、ＯＲゲート133 を介して
フリップ・フロップ134 のデータ入力に供給されてい
る。従って、制御信号MCPSD により制御回路１０（共通
ドライバ制御部１５）からＸドライバ２２およびＹドラ
イバ２４へ供給される信号Y-UD,Y-DD,X-UD,X-DD を制御
するようになっている。
【００４４】制御信号ＭCRSTは、パネル駆動制御回路部
１３内部の全てのラッチ或いはフリップ・フロップのダ
イレクトクリア端子に供給されており、低レベル“Ｌ”
の制御信号ＭCRSTにより初期化されるようになってい
る。ここで、制御信号ＭＣＲＳＴ，ＭＣＰＳＤ，ＡＤＥ
ＮＡのレベルは、各状態において次の表２のようにな
る。
１３内部の全てのラッチ或いはフリップ・フロップのダ
イレクトクリア端子に供給されており、低レベル“Ｌ”
の制御信号ＭCRSTにより初期化されるようになってい
る。ここで、制御信号ＭＣＲＳＴ，ＭＣＰＳＤ，ＡＤＥ
ＮＡのレベルは、各状態において次の表２のようにな
る。
【００４５】
【表２】
【００４６】上記の表２に示されるように、初期設定時
には、信号MCRST およびADENA が低レベル“Ｌ”で信号
MCPSD が高レベル“Ｈ”となり、そして、正常動作時に
は、信号MCRST およびADENA が高レベル“Ｈ”で信号MC
PSD が低レベル“Ｌ”となる。また、異常処理時には、
信号MCRST およびADENA が低レベル“Ｌ”で信号MCPSD
が高レベル“Ｈ”となる。さらに、信号DERSのレベルが
低レベル“Ｌ”の場合、すなわち、データが無い（所定
時間データが入力されない）場合には、信号MCRST およ
びADENA のレベルが低レベル“Ｌ”で信号MCPSD が高レ
ベル“Ｈ”となる。また、信号DERSのレベルが高レベル
“Ｈ”の場合、すなわち、データが有る場合には、信号
MCRST およびADENA のレベルが高レベル“Ｈ”で信号MC
PSD が低レベル“Ｌ”となる。
には、信号MCRST およびADENA が低レベル“Ｌ”で信号
MCPSD が高レベル“Ｈ”となり、そして、正常動作時に
は、信号MCRST およびADENA が高レベル“Ｈ”で信号MC
PSD が低レベル“Ｌ”となる。また、異常処理時には、
信号MCRST およびADENA が低レベル“Ｌ”で信号MCPSD
が高レベル“Ｈ”となる。さらに、信号DERSのレベルが
低レベル“Ｌ”の場合、すなわち、データが無い（所定
時間データが入力されない）場合には、信号MCRST およ
びADENA のレベルが低レベル“Ｌ”で信号MCPSD が高レ
ベル“Ｈ”となる。また、信号DERSのレベルが高レベル
“Ｈ”の場合、すなわち、データが有る場合には、信号
MCRST およびADENA のレベルが高レベル“Ｈ”で信号MC
PSD が低レベル“Ｌ”となる。
【００４７】そして、信号DISPENA のレベルが低レベル
“Ｌ”の場合、すなわち、本プラズマディスプレイ装置
を搭載した表示装置（該表示装置を制御する装置）また
はオペレータが意図的に表示装置を消去状態（待機状
態）にしたい場合には、信号MCRST およびADENA のレベ
ルが低レベル“Ｌ”で信号MCPSD が高レベル“Ｈ”とな
る。
“Ｌ”の場合、すなわち、本プラズマディスプレイ装置
を搭載した表示装置（該表示装置を制御する装置）また
はオペレータが意図的に表示装置を消去状態（待機状
態）にしたい場合には、信号MCRST およびADENA のレベ
ルが低レベル“Ｌ”で信号MCPSD が高レベル“Ｈ”とな
る。
【００４８】図８は本発明の平面型表示装置における処
理の一例を示すフローチャート、図９は図８のフローチ
ャートにおけるタイマの動作を説明するための図、そし
て、図１０は図８のフローチャートに示す処理を説明す
るための波形図である。図８に示されるように、まず、
電源（Ｖcc）が投入されると、ＣＰＵ４０は、パワーオ
ン・リセット回路６６からの高レベル“Ｈ”のリセット
信号ＲＳＴによりプログラムが動作される。そして、ス
テップＳ１において、初期設定が行われる。この初期設
定では、駆動制御信号MCRST,MCPSD,ADENA の制御により
駆動波形が停止され、また、制御信号PWSC1,PWSC2 によ
り内部保護回路の動作が禁止状態とされる。次に、ステ
ップＳ２において、表示用高電圧ＶＳがチェックされ
る。すなわち、表示用高電圧ＶＳが規定値になるまでル
ープし続け、表示用高電圧ＶＳが規定値（予めＣＰＵの
内部に規定された値、例えば、１７０Ｖ：図１０参照）
を越えると、初めてループから抜けて次のステップＳ３
に進む。
理の一例を示すフローチャート、図９は図８のフローチ
ャートにおけるタイマの動作を説明するための図、そし
て、図１０は図８のフローチャートに示す処理を説明す
るための波形図である。図８に示されるように、まず、
電源（Ｖcc）が投入されると、ＣＰＵ４０は、パワーオ
ン・リセット回路６６からの高レベル“Ｈ”のリセット
信号ＲＳＴによりプログラムが動作される。そして、ス
テップＳ１において、初期設定が行われる。この初期設
定では、駆動制御信号MCRST,MCPSD,ADENA の制御により
駆動波形が停止され、また、制御信号PWSC1,PWSC2 によ
り内部保護回路の動作が禁止状態とされる。次に、ステ
ップＳ２において、表示用高電圧ＶＳがチェックされ
る。すなわち、表示用高電圧ＶＳが規定値になるまでル
ープし続け、表示用高電圧ＶＳが規定値（予めＣＰＵの
内部に規定された値、例えば、１７０Ｖ：図１０参照）
を越えると、初めてループから抜けて次のステップＳ３
に進む。
【００４９】ステップＳ３では、タイマによる時間補償
が行われる。すなわち、図９に示されるように、まず、
電源（図９(b) 参照）が投入された後、内部電源回路５
０の出力電圧ＶＡ(VW,VE：図９(c) 参照）は、表示用高
電圧ＶＳ（図９(a) 参照）が正常に印加されてから規定
値に立ち上がるまでに約３５０ｍsec.程度の時間かかる
ため、この時間をステップＳ３のタイマ処理により保証
している。ここで、図９(d) および(e) に示されるよう
に（表１参照）、信号PWSC1 およびPWSC2 が両方共に高
レベル“Ｈ”のときは内部保護回路の動作が禁止され、
信号PWSC1 が高レベル“Ｈ”で信号PWSC2 が低レベル
“Ｌ”のときは内部保護回路の動作が開始され、そし
て、信号PWSC1 およびPWSC2 が両方共に低レベル“Ｌ”
のときは内部電源出力が停止される。
が行われる。すなわち、図９に示されるように、まず、
電源（図９(b) 参照）が投入された後、内部電源回路５
０の出力電圧ＶＡ(VW,VE：図９(c) 参照）は、表示用高
電圧ＶＳ（図９(a) 参照）が正常に印加されてから規定
値に立ち上がるまでに約３５０ｍsec.程度の時間かかる
ため、この時間をステップＳ３のタイマ処理により保証
している。ここで、図９(d) および(e) に示されるよう
に（表１参照）、信号PWSC1 およびPWSC2 が両方共に高
レベル“Ｈ”のときは内部保護回路の動作が禁止され、
信号PWSC1 が高レベル“Ｈ”で信号PWSC2 が低レベル
“Ｌ”のときは内部保護回路の動作が開始され、そし
て、信号PWSC1 およびPWSC2 が両方共に低レベル“Ｌ”
のときは内部電源出力が停止される。
【００５０】さらに、ステップＳ４に進んで、制御信号
ＰＷＳＣ１およびＰＷＳＣ２により内部保護回路の動作
を開始させる。次に、ステップＳ５に進んで、内部電源
のチェックを行う。この内部電源チェックは、各内部電
源回路５０の出力電圧ＶＡ，ＶＷ，ＶＥが電圧を予めＣ
ＰＵ４０の内部に規定された値を出力しているかどうか
を確認するもので、電圧値が異常の場合はステップＳ１
０の異常処理ルーチンに分岐する。ステップＳ１０の異
常処理ルーチンでは、制御信号PWSC1 およびPWSC2 によ
り内部電源回路５０の動作を停止させ、また、制御信号
ＭＣＲＳＴ、ＭＣＰＳＤ、ＡＤＥＮＡにより制御回路１
０の動作を停止させ、図１６の駆動波形が全て出ない状
態にする。なお、この状態は、電源Ｖccを再度投入して
パワーオンリセット回路を働かせない限りクリアするこ
とはできない。
ＰＷＳＣ１およびＰＷＳＣ２により内部保護回路の動作
を開始させる。次に、ステップＳ５に進んで、内部電源
のチェックを行う。この内部電源チェックは、各内部電
源回路５０の出力電圧ＶＡ，ＶＷ，ＶＥが電圧を予めＣ
ＰＵ４０の内部に規定された値を出力しているかどうか
を確認するもので、電圧値が異常の場合はステップＳ１
０の異常処理ルーチンに分岐する。ステップＳ１０の異
常処理ルーチンでは、制御信号PWSC1 およびPWSC2 によ
り内部電源回路５０の動作を停止させ、また、制御信号
ＭＣＲＳＴ、ＭＣＰＳＤ、ＡＤＥＮＡにより制御回路１
０の動作を停止させ、図１６の駆動波形が全て出ない状
態にする。なお、この状態は、電源Ｖccを再度投入して
パワーオンリセット回路を働かせない限りクリアするこ
とはできない。
【００５１】一方、ステップＳ５において、全ての電圧
（駆動電圧）ＶＡ，ＶＷ，ＶＥが正常であったと判別さ
れると、ステップＳ６に進んで、制御信号MCRST,MCPSD,
ADENA により、制御回路１０（表示データ制御部１１お
よびパネル駆動制御部１３）の動作を開始させる。ここ
で、信号ＭＣＲＳＴは、パネル駆動制御部１３内部の全
てのラッチ或いはフリップ・フロップのダイレクトクリ
アを制御するリセット信号であり、また、信号ＭＣＰＳ
Ｄは非同期に高圧駆動回路をリセットするリセット信号
である。さらに、信号ＡＤＥＮＡはアドレスドライバ２
１のイネーブル信号である。
（駆動電圧）ＶＡ，ＶＷ，ＶＥが正常であったと判別さ
れると、ステップＳ６に進んで、制御信号MCRST,MCPSD,
ADENA により、制御回路１０（表示データ制御部１１お
よびパネル駆動制御部１３）の動作を開始させる。ここ
で、信号ＭＣＲＳＴは、パネル駆動制御部１３内部の全
てのラッチ或いはフリップ・フロップのダイレクトクリ
アを制御するリセット信号であり、また、信号ＭＣＰＳ
Ｄは非同期に高圧駆動回路をリセットするリセット信号
である。さらに、信号ＡＤＥＮＡはアドレスドライバ２
１のイネーブル信号である。
【００５２】そして、ステップＳ７に進んで、外部から
入力される信号DISPENA(ディスプレイ・イネーブル信
号）のチェック、および、制御回路１０（表示データ制
御部１１）で検出された入力される表示データＤＡＴＡ
におけるデータの無い状態の検出信号DERSのチェックを
行う。このステップＳ７において、信号DISPENA または
DERSの少なくとも一方が低レベル“Ｌ”の場合、具体的
に、例えば、本プラズマディスプレイ装置を搭載した表
示装置（該表示装置を制御する装置）またはオペレータ
が意図的に信号DISPENA により表示装置を消去状態（待
機状態）にしたい場合、或いは、表示データＤＡＴＡが
無い（所定時間データが入力しない）場合には、ステッ
プＳ１に戻って前述した処理を行う。この場合には、画
面が全面消去状態になるだけでなく、表示に関係の無い
パネルへの充放電電流や無駄なスイッチングによる無効
電流を無くして消費電力を低減することができる。ま
た、ステップＳ７において、信号DISPENA またはDERSの
両方とも高レベル“Ｈ”の場合、具体的に、例えば、本
プラズマディスプレイ装置を搭載した表示装置（該表示
装置を制御する装置）またはオペレータによる信号DISP
ENA の入力がなく、且つ、表示データＤＡＴＡが入力し
ている場合には、ステップＳ８に進む。
入力される信号DISPENA(ディスプレイ・イネーブル信
号）のチェック、および、制御回路１０（表示データ制
御部１１）で検出された入力される表示データＤＡＴＡ
におけるデータの無い状態の検出信号DERSのチェックを
行う。このステップＳ７において、信号DISPENA または
DERSの少なくとも一方が低レベル“Ｌ”の場合、具体的
に、例えば、本プラズマディスプレイ装置を搭載した表
示装置（該表示装置を制御する装置）またはオペレータ
が意図的に信号DISPENA により表示装置を消去状態（待
機状態）にしたい場合、或いは、表示データＤＡＴＡが
無い（所定時間データが入力しない）場合には、ステッ
プＳ１に戻って前述した処理を行う。この場合には、画
面が全面消去状態になるだけでなく、表示に関係の無い
パネルへの充放電電流や無駄なスイッチングによる無効
電流を無くして消費電力を低減することができる。ま
た、ステップＳ７において、信号DISPENA またはDERSの
両方とも高レベル“Ｈ”の場合、具体的に、例えば、本
プラズマディスプレイ装置を搭載した表示装置（該表示
装置を制御する装置）またはオペレータによる信号DISP
ENA の入力がなく、且つ、表示データＤＡＴＡが入力し
ている場合には、ステップＳ８に進む。
【００５３】ステップＳ８では、再度、表示用高電圧Ｖ
Ｓをチェックし、表示用高電圧ＶＳが規定値であると判
別されると、さらに、ステップＳ９に進んで、内部電源
電圧ＶＡ，ＶＷ，ＶＥの出力をチェックする。この間、
表示用高電圧ＶＳが規定値よりも下がった場合、すなわ
ち、ステップＳ８における表示用高電圧ＶＳのチェック
がＮＧの場合には、ステップＳ１の初期設定に戻ると共
に、ステップＳ１０の異常処理を行うことになる。ここ
で、ステップＳ８における表示用高電圧ＶＳをチェック
するための規定値は、ステップＳ２における最初の表示
用高電圧ＶＳをチェックするための規定値（１７５Ｖ）
よりも低い１６５Ｖとすることにより電圧変動によるプ
ログラムの異常動作を防いでいる。ここで、表示用高電
圧ＶＳの値が１９５Ｖを越えた場合、異常電圧入力とし
て異常処理ルーチン（ステップＳ１０）に分岐し、制御
信号PWSC1 およびPWSC2 により内部電源回路５０の動作
を停止させ、また、制御信号MCRST,MCPSD,ADENA により
制御回路１０の動作を停止させる（図１０参照）。
Ｓをチェックし、表示用高電圧ＶＳが規定値であると判
別されると、さらに、ステップＳ９に進んで、内部電源
電圧ＶＡ，ＶＷ，ＶＥの出力をチェックする。この間、
表示用高電圧ＶＳが規定値よりも下がった場合、すなわ
ち、ステップＳ８における表示用高電圧ＶＳのチェック
がＮＧの場合には、ステップＳ１の初期設定に戻ると共
に、ステップＳ１０の異常処理を行うことになる。ここ
で、ステップＳ８における表示用高電圧ＶＳをチェック
するための規定値は、ステップＳ２における最初の表示
用高電圧ＶＳをチェックするための規定値（１７５Ｖ）
よりも低い１６５Ｖとすることにより電圧変動によるプ
ログラムの異常動作を防いでいる。ここで、表示用高電
圧ＶＳの値が１９５Ｖを越えた場合、異常電圧入力とし
て異常処理ルーチン（ステップＳ１０）に分岐し、制御
信号PWSC1 およびPWSC2 により内部電源回路５０の動作
を停止させ、また、制御信号MCRST,MCPSD,ADENA により
制御回路１０の動作を停止させる（図１０参照）。
【００５４】すなわち、図１０に示されるように、ま
ず、表示用高電圧ＶＳの値が１７５Ｖまで上昇すると内
部電源電圧ＶＡ，ＶＷ，ＶＥをチェックした後に表示開
始となる。そして、表示用高電圧ＶＳの値が１６５Ｖ以
下に低下すると、初期設定に戻り、制御信号ＭＣＲＳ
Ｔ、ＭＣＰＳＤ、ＡＤＥＮＡにより制御回路１０はリセ
ット状態となって表示は全面消去となる。
ず、表示用高電圧ＶＳの値が１７５Ｖまで上昇すると内
部電源電圧ＶＡ，ＶＷ，ＶＥをチェックした後に表示開
始となる。そして、表示用高電圧ＶＳの値が１６５Ｖ以
下に低下すると、初期設定に戻り、制御信号ＭＣＲＳ
Ｔ、ＭＣＰＳＤ、ＡＤＥＮＡにより制御回路１０はリセ
ット状態となって表示は全面消去となる。
【００５５】このように、本実施例の平面型表示装置に
よれば、外部から入力される消去または待機の状態を示
す信号、或いは、入力される表示データの消去状態を検
出する手段により、駆動制御信号を制御する手段および
表示用高電圧の電圧値に応じて駆動制御回路を全て停止
状態とすることができ、無駄な電力を消費することなく
全面消去表示を行うことが可能となる。
よれば、外部から入力される消去または待機の状態を示
す信号、或いは、入力される表示データの消去状態を検
出する手段により、駆動制御信号を制御する手段および
表示用高電圧の電圧値に応じて駆動制御回路を全て停止
状態とすることができ、無駄な電力を消費することなく
全面消去表示を行うことが可能となる。
【００５６】図１１は本発明に係る平面型表示装置の他
の実施例としての２電極面放電交流駆動型プラズマディ
スプレイ装置を示すブロック図であり、図１２は図１１
のプラズマディスプレイ装置における駆動波形の一例を
示す図である。図１１において、参照符号７ＡはＸ電極
（Ｘ1 〜ＸM ）を示し、２１A はＸ−アドレスドライバ
を示している。
の実施例としての２電極面放電交流駆動型プラズマディ
スプレイ装置を示すブロック図であり、図１２は図１１
のプラズマディスプレイ装置における駆動波形の一例を
示す図である。図１１において、参照符号７ＡはＸ電極
（Ｘ1 〜ＸM ）を示し、２１A はＸ−アドレスドライバ
を示している。
【００５７】図１１と図１との比較から明らかなよう
に、本実施例の２電極面放電交流駆動型プラズマディス
プレイ装置は、３電極面放電交流駆動型プラズマディス
プレイ装置における共通接続されたＸ電極７は取り除か
れ、アドレスドライバ２１としてＸ−アドレスドライバ
２１A が設けられ、アドレス電極（Ａ1 〜ＡM ）３とし
てＸ電極７Ａが設けられている。また、本実施例におい
ては、Ｘドライバ２２の出力がＸ−アドレスドライバ２
１A に供給されるようになっている。
に、本実施例の２電極面放電交流駆動型プラズマディス
プレイ装置は、３電極面放電交流駆動型プラズマディス
プレイ装置における共通接続されたＸ電極７は取り除か
れ、アドレスドライバ２１としてＸ−アドレスドライバ
２１A が設けられ、アドレス電極（Ａ1 〜ＡM ）３とし
てＸ電極７Ａが設けられている。また、本実施例におい
ては、Ｘドライバ２２の出力がＸ−アドレスドライバ２
１A に供給されるようになっている。
【００５８】さらに、図１２と図１６との比較から明ら
かなように、２電極面放電交流駆動型プラズマディスプ
レイ装置のＸ電極波形（Ｘ1 〜ＸM ）が、３電極面放電
交流駆動型プラズマディスプレイ装置におけるアドレス
電極波形（Ａ1 〜ＡM ）に対応している。ここで、前述
した本発明の特徴とする構成および動作は、本実施例の
２電極面放電交流駆動型プラズマディスプレイ装置に対
してもそのまま当て嵌めることができる。さらに、本発
明の平面型表示装置は、上述した２電極および３電極の
面放電交流駆動型プラズマディスプレイ装置に限定され
るものではなく、エレクトロ・ルミネッセンス（ＥＬ）
等の他の様々な平面型表示装置に対しても適用すること
が可能である。
かなように、２電極面放電交流駆動型プラズマディスプ
レイ装置のＸ電極波形（Ｘ1 〜ＸM ）が、３電極面放電
交流駆動型プラズマディスプレイ装置におけるアドレス
電極波形（Ａ1 〜ＡM ）に対応している。ここで、前述
した本発明の特徴とする構成および動作は、本実施例の
２電極面放電交流駆動型プラズマディスプレイ装置に対
してもそのまま当て嵌めることができる。さらに、本発
明の平面型表示装置は、上述した２電極および３電極の
面放電交流駆動型プラズマディスプレイ装置に限定され
るものではなく、エレクトロ・ルミネッセンス（ＥＬ）
等の他の様々な平面型表示装置に対しても適用すること
が可能である。
【００５９】
【発明の効果】以上、詳述したように、本発明の平面型
表示装置によれば、実際の表示には全く関係ないパネル
への充電電流および無駄なスイッチングによる無効電流
を無くして消費電流を低減することができる。
表示装置によれば、実際の表示には全く関係ないパネル
への充電電流および無駄なスイッチングによる無効電流
を無くして消費電流を低減することができる。
【図１】本発明に係る平面型表示装置の一実施例として
の３電極面放電交流駆動型プラズマディスプレイ装置を
示すブロック図である。
の３電極面放電交流駆動型プラズマディスプレイ装置を
示すブロック図である。
【図２】図１の平面型表示装置における要部を概略的に
示すブロック図である。
示すブロック図である。
【図３】図２における内部電源回路の一例を示すブロッ
ク回路図（その１）である。
ク回路図（その１）である。
【図４】図２における内部電源回路の一例を示すブロッ
ク回路図（その２）である。
ク回路図（その２）である。
【図５】図３および図４に示す内部電源回路における各
部の制御波形を示す図である。
部の制御波形を示す図である。
【図６】図１の平面型表示装置における表示データ部の
要部を示す回路図である。
要部を示す回路図である。
【図７】図１の平面型表示装置におけるパネル駆動制御
部の要部を示す回路図である。
部の要部を示す回路図である。
【図８】本発明の平面型表示装置における処理の一例を
示すフローチャートである。
示すフローチャートである。
【図９】図８のフローチャートにおけるタイマの動作を
説明するための図である。
説明するための図である。
【図１０】図８のフローチャートに示す処理を説明する
ための波形図である。
ための波形図である。
【図１１】本発明に係る平面型表示装置の他の実施例と
しての２電極面放電交流駆動型プラズマディスプレイ装
置を示すブロック図である。
しての２電極面放電交流駆動型プラズマディスプレイ装
置を示すブロック図である。
【図１２】図１１のプラズマディスプレイ装置における
駆動波形の一例を示す図である。
駆動波形の一例を示す図である。
【図１３】従来の３電極面放電交流駆動型のプラズマデ
ィスプレイパネルを模式的に示す図である。
ィスプレイパネルを模式的に示す図である。
【図１４】図１３のプラズマディスプレイパネルにおけ
る１つの放電セルの概略的構造を示す断面図である。
る１つの放電セルの概略的構造を示す断面図である。
【図１５】図１３に示すプラズマディスプレイパネルを
用いた３電極面放電交流駆動型プラズマディスプレイ装
置の一例を示すブロック図である。
用いた３電極面放電交流駆動型プラズマディスプレイ装
置の一例を示すブロック図である。
【図１６】図１５のプラズマディスプレイ装置における
駆動波形の一例を示す図である。
駆動波形の一例を示す図である。
１…前面ガラス基板
２…背面ガラス基板
３…アドレス電極
４…壁
５…蛍光体
６…誘電体層
７…Ｘ電極（維持電極）
８…Ｙ電極（維持電極）
１０…制御回路
１１…表示データ制御部
１２…フレームメモリ
１３…パネル駆動制御部
１４…スキャンドライバ制御部
１５…共通ドライバ制御部
２１…アドレスドライバ
２２…Ｘドライバ
２３…Ｙスキャンドライバ
２４…Ｙドライバ
３０…プラズマ・ディスプレイ・パネル（ＰＤＰ）
４０…ＣＰＵ
５０…内部電源回路
ＶＳ…表示用高電圧
ＶＡ，ＶＷ，ＶＥ…駆動電圧
ＰＷＳＣ１，ＰＷＳＣ２…制御信号（内部電源回路用）
ＭＣＲＳＴ，ＭＣＰＳＤ，ＡＤＥＮＡ…制御信号（制御
回路用）
回路用）
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/28 Ｈ
3/288 Ｊ
Ｂ
Ｅ
(56)参考文献 特開 平４−287089（ＪＰ，Ａ)
特開 平４−278988（ＪＰ，Ａ)
特開 平３−58086（ＪＰ，Ａ)
特開 平２−242291（ＪＰ，Ａ)
特開 平５−150741（ＪＰ，Ａ)
特開 平５−216425（ＪＰ，Ａ)
特開 平６−332402（ＪＰ，Ａ)
特開 平７−75119（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/28
G09G 3/20 611
G09G 3/20 612
G09G 3/20 624
G09G 3/20 670
G09G 3/288
Claims (8)
- 【請求項１】 ロジック電圧以外に、維持放電を実施す
るための表示用高電圧を使用する平面型表示装置であっ
て、 該表示用高電圧の電圧値を検出する手段、外部から入力
される信号、または、入力される表示データの有無を検
出する手段により、当該表示装置に対する駆動波形の印
加を制御するための駆動制御信号を制御する、駆動制御
信号制御手段を備えていることを特徴とする平面型表示
装置。 - 【請求項２】 前記平面型表示装置において、前記ロジ
ック電圧および前記表示用高電圧が印加され、アドレス
放電パルス用電圧、書き込み放電パルス用電圧および消
去用パルス電圧を出力する内部電源回路を備え、 前記駆動制御信号を制御する駆動制御信号制御手段と共
に、前記内部電源回路の動作を制御する内部電源制御手
段を備えていることを特徴とする請求項１の平面型表示
装置。 - 【請求項３】 前記内部電源制御手段は、前記表示用高
電圧、並びに、前記アドレス放電パルス用電圧、書き込
み放電パルス用電圧および消去用パルス電圧を検出する
電圧検出手段により検出された電圧値に応じて電源制御
信号を変化させ、前記内部電源回路の動作を制御するよ
うにしたことを特徴とする請求項２の平面型表示装置。 - 【請求項４】 前記表示用高電圧、並びに、前記アドレ
ス放電パルス用電圧、書き込み放電パルス用電圧および
消去用パルス電圧を検出する電圧検出手段により検出さ
れた電圧値に応じて前記駆動制御信号制御手段により前
記駆動制御信号を変化させ、前記駆動波形を制御するよ
うにしたことを特徴とする請求項２の平面型表示装置。 - 【請求項５】 前記駆動制御信号制御手段は、前記検出
された表示用高電圧の値が内部に設定した規定値に達し
ない場合には前記駆動制御信号により駆動波形を停止さ
せ、且つ、該検出された表示用高電圧の値が該内部に設
定した規定値に達した場合には該駆動制御信号により駆
動波形を再開させることを特徴とする請求項２の平面型
表示装置。 - 【請求項６】 前記駆動制御信号制御手段は、前記検出
された表示用高電圧 の値を比較するために内部に設定さ
れた少なくとも２つの第１および第２の規定値を有し、
該第１の規定値は該表示用高電圧が立ち上がる場合に使
用し、該第２の規定値は該表示用高電圧が立ち下がる場
合に使用するようにしたことを特徴とする請求項５の平
面型表示装置。 - 【請求項７】 前記平面型表示装置は、維持放電を行う
平行する維持放電電極と、該維持放電電極に直行して配
置されたアドレス電極とを具備し、前記維持放電電極の
一方を共通接続し、且つ、他方を表示ライン毎に独立し
て設け、壁電荷をメモリ媒体として利用した面放電構造
を有する３電極型面放電交流型プラズマディスプレイ装
置であることを特徴とする請求項１の平面型表示装置。 - 【請求項８】 ロジック電圧以外に、維持放電を実施す
るための表示用高電圧を使用する平面型表示装置であっ
て、 該ロジック電圧および該表示用高電圧が印加され、該表
示用高電圧とは異なる駆動電圧を出力する内部電源回路
と、 該表示用高電圧の電圧値を検出する電圧検出手段により
検出された電圧値に応じて、該内部電源回路の動作を制
御する内部電源回路制御手段とを備えていることを特徴
とする平面型表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28494594A JP3387664B2 (ja) | 1993-11-19 | 1994-11-18 | 平面型表示装置 |
| US11/364,007 US7592976B2 (en) | 1993-11-19 | 2006-03-01 | Flat display panel having internal power supply circuit for reducing power consumption |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29086893 | 1993-11-19 | ||
| JP5-290868 | 1993-11-19 | ||
| JP28494594A JP3387664B2 (ja) | 1993-11-19 | 1994-11-18 | 平面型表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002208668A Division JP3532187B2 (ja) | 1993-11-19 | 2002-07-17 | 平面型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191623A JPH07191623A (ja) | 1995-07-28 |
| JP3387664B2 true JP3387664B2 (ja) | 2003-03-17 |
Family
ID=26555677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28494594A Expired - Fee Related JP3387664B2 (ja) | 1993-11-19 | 1994-11-18 | 平面型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3387664B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002215087A (ja) | 2001-01-19 | 2002-07-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびその制御方法 |
| JP2002311889A (ja) * | 2001-04-18 | 2002-10-25 | Sony Corp | プラズマディスプレイパネル駆動方法およびプラズマディスプレイ装置 |
| KR100842549B1 (ko) * | 2002-04-02 | 2008-07-01 | 오리온피디피주식회사 | 플라즈마 디스플레이 패널의 초기 기동 제어 장치 및 방법 |
| JP2004361690A (ja) * | 2003-06-05 | 2004-12-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| KR100589410B1 (ko) * | 2003-11-19 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 구동 방법 |
| KR20060132039A (ko) * | 2004-04-12 | 2006-12-20 | 마츠시타 덴끼 산교 가부시키가이샤 | 플라즈마 디스플레이 패널 표시 장치 |
| JP4509649B2 (ja) | 2004-05-24 | 2010-07-21 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP5245198B2 (ja) * | 2006-02-14 | 2013-07-24 | パナソニック株式会社 | プラズマディスプレイ装置 |
| KR100857695B1 (ko) * | 2007-02-23 | 2008-09-08 | 삼성에스디아이 주식회사 | 리셋 회로 및 이를 포함하는 플라즈마 디스플레이 장치 |
-
1994
- 1994-11-18 JP JP28494594A patent/JP3387664B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07191623A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592976B2 (en) | Flat display panel having internal power supply circuit for reducing power consumption | |
| US20090303221A1 (en) | Flat display panel having internal power supply circuit for reducing power consumption | |
| EP0657862B1 (en) | Drivers for flat panel displays | |
| KR100343360B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동회로 | |
| US5583527A (en) | Flat display | |
| US7525517B2 (en) | PDP energy recovery apparatus and method and high speed addressing method using the same | |
| US6970147B2 (en) | Drive apparatus for a plasma display panel and a drive method thereof | |
| EP1659558A2 (en) | Plasma display apparatus and sustain pulse driving method thereof | |
| JP2004310108A (ja) | プラズマディスプレイパネル及びそれの駆動方法 | |
| JP3387664B2 (ja) | 平面型表示装置 | |
| US7561122B2 (en) | Plasma display apparatus capable of stabilizing wall charges after a reset period | |
| JPH1138930A (ja) | 平面表示装置の駆動回路 | |
| KR100598181B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| US7791563B2 (en) | Plasma display and method for floating address electrodes in an address period | |
| JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| JP3370405B2 (ja) | 平面表示装置及びその駆動方法 | |
| JP2005321804A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP3787713B2 (ja) | プラズマディスプレイ装置 | |
| JP4205639B2 (ja) | プラズマディスプレイパネルの駆動装置及び方法 | |
| JP3532187B2 (ja) | 平面型表示装置 | |
| KR970011488B1 (ko) | 평면 표시 장치(flat display) | |
| JP4509649B2 (ja) | プラズマディスプレイ装置 | |
| US20010013846A1 (en) | Apparatus for driving plasma display panel | |
| JP3398632B2 (ja) | 平面表示装置 | |
| JP3501794B2 (ja) | 平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |