JP4205639B2 - プラズマディスプレイパネルの駆動装置及び方法 - Google Patents

Description

本発明はプラズマディスプレイパネルの駆動装置及び方法に関し、特に非表示領域で発生する異常放電による駆動集積回路の損傷を防止することができるプラズマディスプレーパネルの駆動装置及び方法に関する。

プラズマディスプレイパネル（ＰＤＰ）はＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスが放電する際に発生する紫外線を利用して螢光体を発光させることで画像を表示している。このようなＰＤＰは薄膜化と大型化が容易であるとともに最近の技術開発に伴って画質が向上している。

図１を参照する。３電極交流面放電型ＰＤＰの放電セルは、上部基板１に形成されたスキャン電極（Ｙ）とサステイン電極（Ｚ）からなるサステイン電極対と、サステイン電極対と直交するように下部基板２に形成されたアドレス電極（Ｘ）とを備えている。スキャン電極（Ｙ）とサステイン電極（Ｚ）のそれぞれは透明電極と、その上に形成された金属バス電極から構成される。スキャン電極（Ｙ）とサステイン電極（Ｚ）が形成された上部基板１には上部誘電体層６とＭｇＯ保護層７が電極を覆って積層される。アドレス電極（Ｘ）が形成された下部基板２の上にはアドレス電極（Ｘ）を覆うように下部誘電体層４が形成される。下部誘電体層４の上には垂直な隔壁３が形成されている。下部誘電体層４と隔壁３の表面には螢光体５が形成される。上部基板１と下部基板２及び隔壁３の間に形成された放電空間にはＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスが注入される。上部基板１と下部基板２は図示しないシ−ラントによって結合される。

ＰＤＰは画像の階調を得るために、１フレームを発光回数が異なる多くのサブフィールドに分けて時分割で駆動している。各サブフィールドは全画面を初期化させるための初期化期間（またはリセット期間）と、走査ラインを選択して選択された走査ライン上でセルを選択するアドレス期間と、放電回数に応じて階調を実現するサステイン期間に分けられている。さらに、初期化期間は上昇ランプ波形が供給されるセットアップ期間と下降ランプ波形が供給されるセットダウン期間に分けられる。例えば、２５６階調で画像を表示しようとする場合、図２に示したように、１／６０秒に相当するフレーム期間（１６．６７ｍｓ）が８つのサブフィールド（ＳＦ１〜ＳＦ８）に分けられる。８つのサブフィールド（ＳＦ１〜ＳＦ８）のそれぞれは前述したように初期化期間、アドレス期間、サステイン期間に分けられる。各サブフィールドの初期化期間とアドレス期間は各サブフィールドごとに同一であるのに対してサステイン期間とその期間に割り当てるサステインパルスの数は各サブフィールドで２ⁿ（ｎ＝０，１，２，３，４，５，６，７）の割合で増加する。

図３は図１に示されたＰＤＰの駆動波形を示す。
図３を参照すると、ＰＤＰは全画面を初期化させる初期化期間、セルを選択するアドレス期間、選択されたセルの放電を維持させるサステイン期間に分けて駆動される。

初期化期間において、セットアップ期間（ＳＵ）にはすべてのスキャン電極（Ｙ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内に放電が起きる。このセットアップ放電によってアドレス電極（Ｘ）とサステイン電極（Ｚ）上には正極性の壁電荷が蓄積され、スキャン電極（Ｙ）の上には負極性の壁電荷が蓄積される。セットダウン期間（ＳＤ）には上昇ランプ波形（Ｒａｍｐ−ｕｐ）が供給された後、上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から下降する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）がスキャン電極（Ｙ）に同時に印加される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）はセル内に微弱な消去放電を起こさせて過度に形成された壁電荷を一部消去させるためのものである。このセットダウン期間の放電によって安定したアドレス放電を起こさせるに十分な壁電荷がセル内に均一に残る。逆に言えば、アドレス放電が安定するようにセットダウン放電を起こさせる。

アドレス期間には負極性のスキャンパルス（ｓｃａｎ）をスキャン電極（Ｙ）に順次印加してゆくとともにスキャンパルス（ｓｃａｎ）に同期させてアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）を加える。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧が加わって、データパルス（ｄａｔａ）が印加されたセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内にサステイン電圧が加えられたときに放電が生じる程度の壁電荷が形成される。

サステイン電極（Ｚ）にはセットダウン期間とアドレス期間に正極性の直流電圧（Ｚｄｃ）が供給される。この直流電圧（Ｚｄｃ）は、セットダウン期間にサステイン電極（Ｚ）とスキャン電極（Ｙ）の間にセットダウン放電が起きるようにする一方、逆に、サステイン電極（Ｚ）とスキャン電極（Ｙ）の間、さらにはサステイン電極（Ｚ）とアドレス電極（Ｘ）の間の電圧差を、アドレス期間中にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間に大きな放電が起きないように設定するためのものである。

サステイン期間にはスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互にサステインパルス（ｓｕｓ）が印加される。アドレス放電によって選択されたセルには壁電荷が蓄積されているので、その壁電圧とサステインパルス（ｓｕｓ）とによってサステインパルス（ｓｕｓ）が印加される度にスキャン電極（Ｙ）とサステイン電極（Ｚ）の間にサステイン放電すなわち、表示放電が起きる。

サステイン放電が完了した直後にはパルス幅と電圧レベルが小さなランプ波形（ｒａｍｐ−ｅｒｓ）がサステイン電極（Ｚ）に供給されて全画面のセル内に残留する壁電荷を消去させる。

ＰＤＰは図４及び図５に示されたように、画像が表示されるアクティブ領域３１の上側周辺部に位置する上端非表示領域３２と下側周辺部に位置する下端非表示領域３３のそれぞれにアクティブ領域３１の放電セルと同一の構造とされた放電空間が形成されている。すなわち、上端非表示領域３２と下端非表示領域３３のそれぞれにアドレス電極（Ｘ）と上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）と上下のＺダミー電極（ＵＺ１，ＵＺ２，ＢＺ１，ＢＺ２）が形成されており、それらの電極（Ｘ，ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２，ＵＺ１，ＵＺ２，ＢＺ１，ＢＺ２）を覆うように誘電体層（４，６）が形成されている。

このような上端非表示領域３２と下端非表示領域３３のそれぞれに形成されたダミー電極（ＵＤＥ，ＢＤＥ）は、エージング工程時に非表示領域でも放電を起こさせてアクティブ領域３１の他の放電セルと同一の条件でアクティブ領域３１の一番目の水平ラインとｎ番目の水平ラインの放電セルの放電特性を安定化させるためのものである。そのために、上下のダミー電極（ＵＤＥ，ＢＤＥ）にはエージング工程時、放電を起こすことができる電圧が印加され、エージング工程後には電圧が印加されない。

しかし、従来のＰＤＰは上端非表示領域３２と下端非表示領域３３から偶発的に放電が発生することがあり、それが問題となる。このような放電は異常放電と定義される。これを詳しく説明する。ＰＤＰの駆動時に初期化放電やアドレス放電、サステイン放電などの放電が起きると、その放電によって発生した空間電荷が上端非表示領域３２と下端非表示領域３３の誘電体上に蓄積される。例えば、アドレス放電時に負極性のスキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ１〜Ｙｎ）に順次シフトされながら正極性の空間電荷５３が下端非表示領域３３の方に移動し、これと同時に負極性の空間電荷５１が上端非表示領域３２の方に移動する。この非表示領域（３２，３３）に移動した空間電荷（５１，５３）が非表示領域（３２，３３）内と非表示領域（３２，３３）に接したアクティブ領域の電極を覆っている誘電体層（４，６）に蓄積される。このように非表示領域（３２，３３）とそれに接したアクティブ領域３１に蓄積された壁電荷によって放電空間の壁電圧６１が図６に示されたように上昇し、それが放電を起こすことができる位の電圧（Ｖｆ）以上になると、非表示領域（３２，３３）とそれに接したアクティブ領域３１の内で異常放電が偶発的に起きることがある。

この異常放電によって図７に示されたように非表示領域（３２，３３）やそれに接したアクティブ領域３１の上下の端で発生する可視光４８が観察者に見えることがある。ひどい場合にこの異常放電によってＰＤＰが数秒の間画像を表示することができなくなることもあり、放電セルも損傷されることがある。

このような問題を解決するため、図８に示された上下のダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）をフローティング状態に維持させて、上下のダミーＺ電極（ＵＺ１，ＵＺ２，ＢＺ１，ＢＺ２）には電圧供給部４０を通して所定の駆動電圧を印加するようにしたものもある。これによって、非表示領域（３２，３３）内の壁電荷を減らすことができ、その壁電荷の移動を抑制して非表示領域（３２，３３）内の異常放電を防止することができる。

しかし、フローティング状態の上下のダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）がフローティング状態を維持している間に局部的に壁電荷の蓄積が発生する。この壁電荷が大きくなって異常放電の形態に発展すると、その周りの集積回路（ＩＣ）が波形を印加された場合のような欠陷が発生する。

このような問題点を解決するために、図９に示されたように、上下のダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）には第２電圧供給部４２を通して、第２駆動電圧、例えば初期化期間にアクティブ領域のＹ電極に印加される駆動電圧が印加され、上下のダミーＺ電極（ＵＺ１，ＵＺ２，ＢＺ１，ＢＺ２）には第１電圧供給部４０を通して第１駆動電圧、例えば初期化期間にアクティブ領域のＺ電極に印加される駆動電圧が印加される。これによって、非表示領域（３２，３３）内の壁電荷を減らすことができ、その壁電荷の移動を抑制して非表示領域（３２，３３）内の異常放電を防止することができる。

しかし、図９に示されたように第２電圧供給部４２に連結された上下のダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）を有するＰＤＰは、異常放電が発生した場合に、第２電圧供給部４２がダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に非正常的な電流、たとえば約７００ｍＡ程度の電流を供給する。その結果、異常放電が発生して、その放電電流がチップオンフィルム（Chip On Film；ＣＯＦ）形態のデータ駆動ＩＣとスキャン駆動ＩＣに逆に流入して駆動ＩＣを損傷するという問題がある。

したがって、本発明の目的は非表示領域で発生する異常放電による駆動ＩＣの損傷を防止することができるＰＤＰの駆動装置及び方法を提供するのにある。

上記目的を達成する本発明に係るＰＤＰの駆動装置は、アクティブ領域の駆動電極と非表示領域のダミー電極を駆動するための複数の駆動部と、その駆動部とダミー電極の少なくとも１つのダミー電極との間に配置されてダミー電極に流れる電流を制限する電流制限素子とを備えることを特徴とする。

電流制限素子は抵抗及びコイルのいずれかであることが望ましい。

電流制限素子は約１０Ω〜１０ｋΩの抵抗値を有することが望ましい。

アクティブ領域の駆動電極の中から少なくとも一部の駆動電極と前記非表示領域のダミー電極の少なくとも一部のダミー電極は同一の信号で駆動されることが望ましい。

駆動部は、アクティブ領域のスキャン電極と非表示領域のダミー電極の少なくとも１つの電極に第１駆動信号を供給するスキャン駆動部を含むことが望ましい。

駆動部は、アクティブ領域のサステイン電極と非表示領域のダミー電極の少なくとも１つの電極に第２駆動信号を供給するサステイン駆動部を含むことが望ましい。

上記目的を達成する、本発明に係る画像が表示されるアクティブ領域とそのアクティブ領域の上下に接する非表示領域を有するプラズマディスプレイパネルの駆動装置は、アクティブ領域の駆動電極と非表示領域のダミー電極を駆動するための複数の駆動部と、複数のダミー電極の少なくとも１つのダミー電極と駆動部の間に配置されてダミー電極に流れる過剰電流を検出してその電流をバイパスさせる過剰電流除去部とを備えることを特徴とする。

過剰電流除去部は、ダミー電極に流れる電流値が臨界値以上の場合、電流制御信号を生成する電流検出部と、その電流制御信号に応答して過剰電流を低電圧にバイパスさせるスイッチング部とを含むことが望ましい。

上記目的を達成するために、本の発明に係る画像が表示されるアクティブ領域とそのアクティブ領域の上下に接する非表示領域を有するプラズマディスプレイパネルの駆動方法は、非表示領域内にあるダミー電極の少なくとも１つの電極に流れる電流を電流制限素子で制限する段階を含むことを特徴とする。

アクティブ領域の駆動電極の少なくとも１つの駆動電極と非表示領域内にあるダミー電極の少なくとも１つのダミー電極は同一の電圧信号が供給されることが望ましい。

少なくとも一部のダミー電極とアクティブ領域のスキャン電極にアクティブ領域のセルを初期化させるための初期化期間に初期化波形と、セルを選択するためのアドレス期間に直流電圧を供給することが望ましい。

初期化期間の少なくとも一部の期間とアドレス期間、アクティブ領域のサステイン電極と少なくとも１つのダミー電極に直流電圧を供給することが望ましい。

上記目的を達成する、本発明に係る画像が表示されるアクティブ領域とそのアクティブ領域の上下に接する非表示領域を有するプラズマディスプレイパネルの駆動方法は非表示領域のダミー電極に流れる過剰電流を検出する段階と、検出された過剰電流を基底電圧でバイパスさせる段階と、を含むことを特徴とする。

本発明に係るＰＤＰの駆動方法及び装置は、ダミーＹ電極とダミーＺ電極の少なくともいずれかと連結される電流制限部を備える。この電流制限部によってダミーＹ電極とダミーＺ電極の少なくとも１つには電流が制限された正常的な電圧が印加される。これによって、安定的な初期化放電が起き、局部的な電荷の過蓄積を防止することができる。ひいては、異常放電を防止することができる。また、ダミーＹ電極及びダミーＺ電極への正常でない過剰電流の流入を制限することで駆動ＩＣの損傷を防止することができる。

以下、図１０〜図１３を参照して本発明の望ましい実施形態について説明する。

図１０は本発明に係るＰＤＰの駆動装置を示すブロック図である。

図１０を参照すると、本発明に係るＰＤＰの駆動装置は、複数のダミー電極が配置された非表示領域と画像が表示されるアクティブ領域を備えたＰＤＰ５０と、ＰＤＰ５０のアドレス電極（Ｘ）にデータを供給するアドレス駆動部５２と、ＰＤＰのスキャン電極（Ｙ）を駆動するスキャン駆動部６４と、ＰＤＰのサステイン電極（Ｚ）を駆動するサステイン駆動部５４と、駆動電圧を発生する駆動電圧発生部６２と、ダミー電極（ＵＹ，ＢＹ，ＵＺ，ＢＺ）に供給される電圧の電流を制限する電流制限部５８とを備えている。

ＰＤＰ５０は上部基板上に形成されるスキャン電極（Ｙ）、サステイン電極（Ｚ）、上下のダミー電極（ＵＹ１，ＵＹ２，ＵＺ１，ＵＺ２，ＢＹ１，ＢＹ２，ＢＺ１，ＢＺ２）と、下部基板上に形成されるアドレス電極（Ｘ）とを備える。

スキャン電極（Ｙ）、サステイン電極（Ｚ）は表示領域内でＰＤＰの上部基板上に形成される。ダミー電極（ＵＹ１，ＵＹ２，ＵＺ１，ＵＺ２，ＢＹ１，ＢＹ２，ＢＺ１，ＢＺ２）は表示領域の上下に配置されている非表示領域内でＰＤＰの上部基板上に同様に形成される。アドレス電極（Ｘ）はスキャン電極（Ｙ）、サステイン電極（Ｚ）、ダミー電極（ＵＹ１，ＵＹ２，ＵＺ１，ＵＺ２，ＢＹ１，ＢＹ２，ＢＺ１，ＢＺ２）と交差するようにＰＤＰの下部基板上に形成される。ダミー電極の上下のダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）は電流制限部５８によって電流が制限された駆動電圧が供給される。上下のダミーＺ電極（ＵＺ１，ＵＺ２，ＢＺ１，ＢＺ２）にも、図１１に示したように、サステイン駆動ＩＣ６６で生成されて電流制限部６０によって電流が制限された駆動電圧を供給するようにしてもよい。

アドレス駆動部５２は図示しない逆ガンマ補正回路、誤差拡散回路などによって逆ガンマ補正及び誤差拡散された後、サーブフィールドマッピング回路によって各サーブフィールド別にマッピングされたデータをアドレス電極（Ｘ）に供給する。このようなアドレス駆動部５２のアドレス駆動ＩＣ６８は、フィルム６６上に実裝されて入力段と出力段がそれぞれアドレスシステムボード（図示しない）とＰＤＰ５０に接合されるチップオンフィルム（Chip On Film）の形態で実装される。

スキャン駆動部６４は、タイミングコントローラ（図示しない）の制御の下にリセット期間にセットアップ電圧（Ｖｓｅｔｕｐ）まで上昇する上昇ランプ波形と０［Ｖ］や負極性スキャン電圧（−Ｖｙ）まで下降する下降ランプ波形をスキャン電極（Ｙ１〜Ｙｎ）とダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に同時に供給して全画面を初期化させる。さらに、スキャン駆動部６４は、アドレス期間にスキャン共通電圧（Ｖｓｃ−ｃｏｍ）から負極性スキャン電圧（−Ｖｙ）まで下降するスキャンパルスをスキャン電極（Ｙ１〜Ｙｎ）に順次供給してスキャンラインを選択し、アドレス期間に０［Ｖ］や特定正極性電圧レベル例えば、スキャン共通電圧（Ｖｓｃ−ｃｏｍ）を維持する直流バイアース電圧をダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に供給してダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）上に負極性壁電荷を拘束させて、アクティブ領域と非表示領域の間で異常放電が起きることを抑制させる。アドレス期間の後のサステイン期間にスキャン駆動部６４はサステイン電圧（Ｖｓ）のレベルのサステインパルスを輝度加重値に対応する回数スキャン電極（Ｙ１〜Ｙｎ）とダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に同時に供給する。

サステイン駆動部５４はタイミングコントローラの制御の下に初期化期間のセットダウン期間（ＳＤ）とアドレス期間に始終サステイン電圧（Ｖｓ）を維持する直流電圧（Ｚｄｃ）をサステイン電極（Ｚ）とダミーＺ電極（ＵＺ１，ＵＺ２，ＢＺ１，ＢＺ２）に供給する。さらに、サステイン期間にサステイン駆動部５４はスキャン駆動部６４と相互に動作してサステインパルスをサステイン電極（Ｚ）とダミーＺ電極（ＵＺ１，ＵＺ２，ＢＺ１，ＢＺ２）に供給する。

電流制限部５８はスキャン駆動ＩＣ５６で生成されて上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に供給される駆動電圧の電流を制限する。また、電流制限部５８は上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）を通してスキャン駆動ＩＣ５６に逆に供給される電流を制限する。

このために、電流制限部５８は、所定抵抗値（例えば、１０Ω〜１０ｋΩ）を有する抵抗またはコイルとして形成される。電流制限部５８は上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）の入力段、すなわち上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に直列接続されている。また、スキャン駆動部６４のスキャン駆動ＩＣ５６の出力段に直列接続させるか、スキャン駆動ＩＣ５６に内蔵させるようにしてもよい。

このような電流制限部５８によって、上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）には電流が制限された正常な駆動電圧が供給されて、電流制限部５８によって上下のダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）を通してスキャン駆動ＩＣ５６またはデータ駆動ＩＣ６８への過剰な電流の流入を防止する。

すなわち、図１２に示されたように電流制限素子の両端電圧（Ｐ，Ｑ）は同一である。これによって、スキャン駆動ＩＣ５６で生成された電圧値（Ｑ）と、電流制限素子５８を経由してスキャン駆動ＩＣ５６から上下のダミーＹ電極（ＵＹ，ＢＹ）に供給される電圧値（Ｐ）が同一である。一方、電流制限素子５８によって上下のダミーＹ電極（ＵＹ，ＢＹ）に供給される電流（Ｉ）は従来７００ｍＡから最大２９ｍＡに減少する。したがって、上下のダミーＹ電極（ＵＹ，ＢＹ）を通してスキャン駆動ＩＣ５６またはデータ駆動ＩＣ６８に流入される相対的に大きい過剰電流の値を減少させることができる。これによって、データ駆動ＩＣ６８やスキャン駆動ＩＣ５６とサステイン駆動ＩＣ６６を含む駆動ＩＣの損傷を防止することができる。

駆動電圧発生部６２は ＰＤＰ５０の電極駆動に必要な電圧すなわち、セットアップ電圧（Ｖｓｅｔｕｐ）、サステイン電圧（Ｖｓ）、負極性スキャン電圧（−Ｖｙ）、データ電圧（Ｖｄ）、スキャン共通電圧（Ｖｓｃ−ｃｏｍ）などを発生させて、その駆動電圧をそれぞれの電極駆動部（５２，５４，６０）に供給する。

図１３は図１０に示されたＰＤＰの駆動波形を示す。

図１３を参照すると、初期化期間のセットアップ期間（ＳＵ）にはすべてのスキャン電極（Ｙ）とダミーＹ電極（ＵＹ，ＢＹ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内に放電が起きる。上昇ランプ波形（Ｒａｍｐ−ｕｐ）が供給された後、セットダウン期間（ＳＤ）に、上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から下降する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）がスキャン電極（Ｙ）とダミーＹ電極（ＵＹ，ＢＹ）に同時に印加される。この時、ダミーＹ電極に印加される上昇ランプ波形と下降ランプ波形の電圧に含まれた過剰電流が電流制限素子によって制限される。これによって、ダミーＹ電極（ＵＹ，ＢＹ）に印加される初期化波形によって非表示領域内に残留する過剰壁電荷の大部分が消去され、アドレス期間に供給される直流バイアス電圧によってその状態をアドレス期間が終わるまで維持する。これに対して、アクティブ領域のスキャン電極（Ｙ１〜Ｙｎ）はアドレス期間が開始される時に正極性のスキャン共通電圧（Ｖｓｃ−ｃｏｍ）まで上昇する。このようにスキャン電極（Ｙ１〜Ｙｎ）の電圧がスキャン共通電圧（Ｖｓｃ−ｃｏｍ）まで上昇するので、アクティブ領域のセルはアドレス開始時点にスキャンパルスとデータパルスが供給されたときにアドレス放電が起きることができるだけの壁電荷が蓄積されるアドレス初期条件を設定する。

アドレス期間には負極性スキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ）に順次印加されると同時にスキャンパルス（ｓｃａｎ）に同期してアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間中に生成された壁電圧が加わってデータパルス（ｄａｔａ）が印加されたセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内にはサステイン電圧が印加されると放電を生じさせる程度の壁電荷が形成される。このようなアドレス期間に０［Ｖ］や正極性電圧レベルを維持する直流バイアス電圧（Ｖｂｉａｓ）がダミーＹ電極（ＵＹ，ＢＹ）に供給される。ダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に供給される直流バイアス電圧（Ｖｂｉａｓ）は、非表示領域内の負極性空間電荷と負極性壁電荷をダミーＹ電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）上に拘束する。

ダミーＺ電極（ＵＺ，ＢＺ）とサステイン電極（Ｚ）は初期化期間のセットダウン期間（ＳＤ）とアドレス期間に正極性電圧を維持する。ダミーＺ電極（ＵＺ，ＢＺ）に供給される正極性直流電圧はセットダウン期間（ＳＤ）とアドレス期間に非表示領域内の負極性空間電荷と負極性の壁電荷をダミーＺ電極（ＵＺ，ＢＺ）上に拘束する。サステイン電極（Ｚ）に供給される直流電圧（Ｚｄｃ）は、セットダウン期間にサステイン電極（Ｚ）とスキャン電極（Ｙ１〜Ｙｎ）の間にセットダウン放電が起きるようにすると同時に、アドレス期間にスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）の間に大きな放電が起きないようにサステイン電極（Ｚ）とスキャン電極（Ｙ）の間またはサステイン電極（Ｚ）とアドレス電極（Ｘ）の間の電圧差を設定する。

サステイン期間にはスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）に交互にサステインパルス（ｓｕｓ）が印加される。この時、ダミーＹ電極（ＵＹ，ＢＹ）はスキャン電極（Ｙ１〜Ｙｎ）と同一にサステイン電圧が供給され、ダミーＺ電極（ＵＺ，ＢＺ）はサステイン電極（Ｚ）と同一にサステイン電圧が供給されるが、非表示領域内の壁電圧は非常に低いので、サステイン電圧が印加されても非表示領域内で異常放電が起きることがない。アクティブ領域内で、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルス（ｓｕｓ）が加わってサステインパルス（ｓｕｓ）が印加されるごとにスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）の間にサステイン放電すなわち、表示放電が起きる。

サステイン放電が完了した直後には消去ランプ波形（ｒａｍｐ−ｅｒｓ）がサステイン電極（Ｚ）とダミーＺ電極（ＵＺ，ＢＺ）に供給される。この消去ランプ波形（ｒａｍｐ−ｅｒｓ）によってアクティブ領域と非表示領域内に残留する壁電荷を消去させる。

図１４は本発明の第２実施形態に係るＰＤＰの駆動装置を示す図である。

図１４を参照すると、本発明の第２実施形態に係るＰＤＰの駆動装置は図１０に示されたＰＤＰの駆動装置と比べてダミー電極に流れる電流を検出する電流検出部７０と、電流検出部７０から検出された電流値によって動作するスイッチング部７２と、を備えることを除外しては同一の構成要素を備える。したがって、同一の構成要素に対する詳細な説明は省略する。

電流検出部７０は上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に流れる駆動信号の電流を検出する。すなわち、電流検出部７０はスキャン駆動ＩＣ５６で生成されて上下のダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）に流れる駆動信号の電流を検出すると同時に、異常放電によってスキャン駆動ＩＣ５６またはデータ駆動ＩＣ６８に逆に流入される異常放電電流を検出する。検出された電流値が臨界値以上の場合に電流検出部７０は電流制限信号（ＣＳ）をスイッチング部７２に供給する。

スイッチング部７２のスイッチは電流制限信号（ＣＳ）に応じてターンオンされ、過剰電流を低電圧、例えば基底電圧を通してバイパスさせる。

これによって、上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）には正常な駆動信号が供給されて、かつ、上下のＹダミー電極（ＵＹ１，ＵＹ２，ＢＹ１，ＢＹ２）を通してスキャン駆動ＩＣ５６またはデータ駆動ＩＣ６８に過剰電流が流入されるのを防止することができる。

以上説明した内容を通して当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。

従来の３電極交流綿紡電型プラズマディスプレイパネルの放電セル構造を示す斜視図。 ２５６階調を具現する８ビートデフォルトコードのフレーム構成を示す図面。 従来のＰＤＰを駆動する駆動波形を示す波形図。 非表示領域を示すためのプラズマディスプレイパネルの平面図。 非表示領域を示すためのプラズマディスプレイパネルの断面図。 非表示領域において持続的に上昇する壁電圧を示すグラフ。 非表示領域から発生されてアクティブ領域で認識される可視光を概略的に示す図面。 従来異常放電を防止するダミー電極に駆動電圧を供給するプラズマディスプレイパネルを示す平面図。 従来異常放電を防止するダミーＹ電極とダミーＺ電極にそれぞれ異なる駆動電圧を供給するプラズマディスプレイパネルを示す平面図。 本発明の第１実施形態に係るプラズマディスプレイパネルの駆動装置を示すブロック図。 図１０に示された電流制限部を有するサステイン駆動部を示すブロック図。 図１０及び図１１に示された電流制限部による電圧と電流の関係を示す波形図。 図１０に示されたプラズマディスプレイパネルを駆動する本発明に係るプラズマディスプレイパネルの駆動波形を示す波形図。 本発明の第２実施形態に係るプラズマディスプレイパネルの駆動装置を示す図面。

符号の説明

１：上部基板、２：下部基板、３：隔壁、４、６：誘電体層、５：螢光体、７：保護層、Ｘ：アドレス電極、Ｙ：スキャン電極、Ｚ：サステイン電極、５０：プラズマディスプレイパネル、５２：アドレス駆動部、５４：サステイン駆動部、５６：スキャン駆動ＩＣ、５８、６０：電流制限部、６４：スキャン駆動部

Claims (3)

1. 画像が表示されるアクティブ領域とそのアクティブ領域の上下に隣り合う非表示領域を有するプラズマディスプレイパネルの駆動装置において、
   前記アクティブ領域に配置される駆動電極と、前記駆動電極と平行に前記非表示領域に配置されるダミー電極とを駆動するための複数の駆動部と、
   前記ダミー電極の少なくとも１つのダミー電極と前記駆動部の間に配置されて前記ダミー電極に流れる過剰電流を検出して、その電流をバイパスさせる過剰電流除去部と
   を具備することを特徴とするプラズマディスプレイパネルの駆動装置。
2. 前記過剰電流除去部は、
   前記ダミー電極に流れる電流値が臨界値以上の場合に電流制御信号を生成する電流検出部と、
   前記電流制御信号に応答して前記過剰電流を低電圧でバイパスさせるスイチング部と
   を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
3. 画像が表示されるアクティブ領域とそのアクティブ領域に隣り合う非表示領域を有し、前記アクティブ領域には駆動電極が配置され、前記非表示領域には前記駆動電極と平行にダミー電極が配置されるプラズマディスプレイパネルの駆動方法において、
   前記非表示領域のダミー電極に流れる過剰電流を検出する段階と、
   前記検出された過剰電流を基底電圧でバイパスさせる段階と
   を含むことを特徴とするプラズマディスプレイパネルの駆動方法。

Images