JP4205639B2 - プラズマディスプレイパネルの駆動装置及び方法 - Google Patents

プラズマディスプレイパネルの駆動装置及び方法 Download PDF

Info

Publication number
JP4205639B2
JP4205639B2 JP2004182279A JP2004182279A JP4205639B2 JP 4205639 B2 JP4205639 B2 JP 4205639B2 JP 2004182279 A JP2004182279 A JP 2004182279A JP 2004182279 A JP2004182279 A JP 2004182279A JP 4205639 B2 JP4205639 B2 JP 4205639B2
Authority
JP
Japan
Prior art keywords
electrode
dummy
voltage
scan
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004182279A
Other languages
English (en)
Other versions
JP2005010788A (ja
Inventor
チュン,ムン・シク
シン,ジュン・スブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2005010788A publication Critical patent/JP2005010788A/ja
Application granted granted Critical
Publication of JP4205639B2 publication Critical patent/JP4205639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232Special driving of display border areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Description

本発明はプラズマディスプレイパネルの駆動装置及び方法に関し、特に非表示領域で発生する異常放電による駆動集積回路の損傷を防止することができるプラズマディスプレーパネルの駆動装置及び方法に関する。
プラズマディスプレイパネル(PDP)はHe+Xe、Ne+Xe、He+Xe+Neなどの不活性混合ガスが放電する際に発生する紫外線を利用して螢光体を発光させることで画像を表示している。このようなPDPは薄膜化と大型化が容易であるとともに最近の技術開発に伴って画質が向上している。
図1を参照する。3電極交流面放電型PDPの放電セルは、上部基板1に形成されたスキャン電極(Y)とサステイン電極(Z)からなるサステイン電極対と、サステイン電極対と直交するように下部基板2に形成されたアドレス電極(X)とを備えている。スキャン電極(Y)とサステイン電極(Z)のそれぞれは透明電極と、その上に形成された金属バス電極から構成される。スキャン電極(Y)とサステイン電極(Z)が形成された上部基板1には上部誘電体層6とMgO保護層7が電極を覆って積層される。アドレス電極(X)が形成された下部基板2の上にはアドレス電極(X)を覆うように下部誘電体層4が形成される。下部誘電体層4の上には垂直な隔壁3が形成されている。下部誘電体層4と隔壁3の表面には螢光体5が形成される。上部基板1と下部基板2及び隔壁3の間に形成された放電空間にはHe+Xe、Ne+Xe、He+Xe+Neなどの不活性混合ガスが注入される。上部基板1と下部基板2は図示しないシ−ラントによって結合される。
PDPは画像の階調を得るために、1フレームを発光回数が異なる多くのサブフィールドに分けて時分割で駆動している。各サブフィールドは全画面を初期化させるための初期化期間(またはリセット期間)と、走査ラインを選択して選択された走査ライン上でセルを選択するアドレス期間と、放電回数に応じて階調を実現するサステイン期間に分けられている。さらに、初期化期間は上昇ランプ波形が供給されるセットアップ期間と下降ランプ波形が供給されるセットダウン期間に分けられる。例えば、256階調で画像を表示しようとする場合、図2に示したように、1/60秒に相当するフレーム期間(16.67ms)が8つのサブフィールド(SF1〜SF8)に分けられる。8つのサブフィールド(SF1〜SF8)のそれぞれは前述したように初期化期間、アドレス期間、サステイン期間に分けられる。各サブフィールドの初期化期間とアドレス期間は各サブフィールドごとに同一であるのに対してサステイン期間とその期間に割り当てるサステインパルスの数は各サブフィールドで2n(n=0,1,2,3,4,5,6,7)の割合で増加する。
図3は図1に示されたPDPの駆動波形を示す。
図3を参照すると、PDPは全画面を初期化させる初期化期間、セルを選択するアドレス期間、選択されたセルの放電を維持させるサステイン期間に分けて駆動される。
初期化期間において、セットアップ期間(SU)にはすべてのスキャン電極(Y)に上昇ランプ波形(Ramp−up)が同時に印加される。この上昇ランプ波形(Ramp−up)によって全画面のセル内に放電が起きる。このセットアップ放電によってアドレス電極(X)とサステイン電極(Z)上には正極性の壁電荷が蓄積され、スキャン電極(Y)の上には負極性の壁電荷が蓄積される。セットダウン期間(SD)には上昇ランプ波形(Ramp−up)が供給された後、上昇ランプ波形(Ramp−up)のピーク電圧より低い正極性電圧から下降する下降ランプ波形(Ramp−down)がスキャン電極(Y)に同時に印加される。下降ランプ波形(Ramp−down)はセル内に微弱な消去放電を起こさせて過度に形成された壁電荷を一部消去させるためのものである。このセットダウン期間の放電によって安定したアドレス放電を起こさせるに十分な壁電荷がセル内に均一に残る。逆に言えば、アドレス放電が安定するようにセットダウン放電を起こさせる。
アドレス期間には負極性のスキャンパルス(scan)をスキャン電極(Y)に順次印加してゆくとともにスキャンパルス(scan)に同期させてアドレス電極(X)に正極性のデータパルス(data)を加える。このスキャンパルス(scan)とデータパルス(data)の電圧差と初期化期間に生成された壁電圧が加わって、データパルス(data)が印加されたセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内にサステイン電圧が加えられたときに放電が生じる程度の壁電荷が形成される。
サステイン電極(Z)にはセットダウン期間とアドレス期間に正極性の直流電圧(Zdc)が供給される。この直流電圧(Zdc)は、セットダウン期間にサステイン電極(Z)とスキャン電極(Y)の間にセットダウン放電が起きるようにする一方、逆に、サステイン電極(Z)とスキャン電極(Y)の間、さらにはサステイン電極(Z)とアドレス電極(X)の間の電圧差を、アドレス期間中にスキャン電極(Y)とサステイン電極(Z)の間に大きな放電が起きないように設定するためのものである。
サステイン期間にはスキャン電極(Y)とサステイン電極(Z)に交互にサステインパルス(sus)が印加される。アドレス放電によって選択されたセルには壁電荷が蓄積されているので、その壁電圧とサステインパルス(sus)とによってサステインパルス(sus)が印加される度にスキャン電極(Y)とサステイン電極(Z)の間にサステイン放電すなわち、表示放電が起きる。
サステイン放電が完了した直後にはパルス幅と電圧レベルが小さなランプ波形(ramp−ers)がサステイン電極(Z)に供給されて全画面のセル内に残留する壁電荷を消去させる。
PDPは図4及び図5に示されたように、画像が表示されるアクティブ領域31の上側周辺部に位置する上端非表示領域32と下側周辺部に位置する下端非表示領域33のそれぞれにアクティブ領域31の放電セルと同一の構造とされた放電空間が形成されている。すなわち、上端非表示領域32と下端非表示領域33のそれぞれにアドレス電極(X)と上下のYダミー電極(UY1,UY2,BY1,BY2)と上下のZダミー電極(UZ1,UZ2,BZ1,BZ2)が形成されており、それらの電極(X,UY1,UY2,BY1,BY2,UZ1,UZ2,BZ1,BZ2)を覆うように誘電体層(4,6)が形成されている。
このような上端非表示領域32と下端非表示領域33のそれぞれに形成されたダミー電極(UDE,BDE)は、エージング工程時に非表示領域でも放電を起こさせてアクティブ領域31の他の放電セルと同一の条件でアクティブ領域31の一番目の水平ラインとn番目の水平ラインの放電セルの放電特性を安定化させるためのものである。そのために、上下のダミー電極(UDE,BDE)にはエージング工程時、放電を起こすことができる電圧が印加され、エージング工程後には電圧が印加されない。
しかし、従来のPDPは上端非表示領域32と下端非表示領域33から偶発的に放電が発生することがあり、それが問題となる。このような放電は異常放電と定義される。これを詳しく説明する。PDPの駆動時に初期化放電やアドレス放電、サステイン放電などの放電が起きると、その放電によって発生した空間電荷が上端非表示領域32と下端非表示領域33の誘電体上に蓄積される。例えば、アドレス放電時に負極性のスキャンパルス(scan)がスキャン電極(Y1〜Yn)に順次シフトされながら正極性の空間電荷53が下端非表示領域33の方に移動し、これと同時に負極性の空間電荷51が上端非表示領域32の方に移動する。この非表示領域(32,33)に移動した空間電荷(51,53)が非表示領域(32,33)内と非表示領域(32,33)に接したアクティブ領域の電極を覆っている誘電体層(4,6)に蓄積される。このように非表示領域(32,33)とそれに接したアクティブ領域31に蓄積された壁電荷によって放電空間の壁電圧61が図6に示されたように上昇し、それが放電を起こすことができる位の電圧(Vf)以上になると、非表示領域(32,33)とそれに接したアクティブ領域31の内で異常放電が偶発的に起きることがある。
この異常放電によって図7に示されたように非表示領域(32,33)やそれに接したアクティブ領域31の上下の端で発生する可視光48が観察者に見えることがある。ひどい場合にこの異常放電によってPDPが数秒の間画像を表示することができなくなることもあり、放電セルも損傷されることがある。
このような問題を解決するため、図8に示された上下のダミーY電極(UY1,UY2,BY1,BY2)をフローティング状態に維持させて、上下のダミーZ電極(UZ1,UZ2,BZ1,BZ2)には電圧供給部40を通して所定の駆動電圧を印加するようにしたものもある。これによって、非表示領域(32,33)内の壁電荷を減らすことができ、その壁電荷の移動を抑制して非表示領域(32,33)内の異常放電を防止することができる。
しかし、フローティング状態の上下のダミーY電極(UY1,UY2,BY1,BY2)がフローティング状態を維持している間に局部的に壁電荷の蓄積が発生する。この壁電荷が大きくなって異常放電の形態に発展すると、その周りの集積回路(IC)が波形を印加された場合のような欠陷が発生する。
このような問題点を解決するために、図9に示されたように、上下のダミーY電極(UY1,UY2,BY1,BY2)には第2電圧供給部42を通して、第2駆動電圧、例えば初期化期間にアクティブ領域のY電極に印加される駆動電圧が印加され、上下のダミーZ電極(UZ1,UZ2,BZ1,BZ2)には第1電圧供給部40を通して第1駆動電圧、例えば初期化期間にアクティブ領域のZ電極に印加される駆動電圧が印加される。これによって、非表示領域(32,33)内の壁電荷を減らすことができ、その壁電荷の移動を抑制して非表示領域(32,33)内の異常放電を防止することができる。
しかし、図9に示されたように第2電圧供給部42に連結された上下のダミーY電極(UY1,UY2,BY1,BY2)を有するPDPは、異常放電が発生した場合に、第2電圧供給部42がダミーY電極(UY1,UY2,BY1,BY2)に非正常的な電流、たとえば約700mA程度の電流を供給する。その結果、異常放電が発生して、その放電電流がチップオンフィルム(Chip On Film;COF)形態のデータ駆動ICとスキャン駆動ICに逆に流入して駆動ICを損傷するという問題がある。
したがって、本発明の目的は非表示領域で発生する異常放電による駆動ICの損傷を防止することができるPDPの駆動装置及び方法を提供するのにある。
上記目的を達成する本発明に係るPDPの駆動装置は、アクティブ領域の駆動電極と非表示領域のダミー電極を駆動するための複数の駆動部と、その駆動部とダミー電極の少なくとも1つのダミー電極との間に配置されてダミー電極に流れる電流を制限する電流制限素子とを備えることを特徴とする。
電流制限素子は抵抗及びコイルのいずれかであることが望ましい。
電流制限素子は約10Ω〜10kΩの抵抗値を有することが望ましい。
アクティブ領域の駆動電極の中から少なくとも一部の駆動電極と前記非表示領域のダミー電極の少なくとも一部のダミー電極は同一の信号で駆動されることが望ましい。
駆動部は、アクティブ領域のスキャン電極と非表示領域のダミー電極の少なくとも1つの電極に第1駆動信号を供給するスキャン駆動部を含むことが望ましい。
駆動部は、アクティブ領域のサステイン電極と非表示領域のダミー電極の少なくとも1つの電極に第2駆動信号を供給するサステイン駆動部を含むことが望ましい。
上記目的を達成する、本発明に係る画像が表示されるアクティブ領域とそのアクティブ領域の上下に接する非表示領域を有するプラズマディスプレイパネルの駆動装置は、アクティブ領域の駆動電極と非表示領域のダミー電極を駆動するための複数の駆動部と、複数のダミー電極の少なくとも1つのダミー電極と駆動部の間に配置されてダミー電極に流れる過剰電流を検出してその電流をバイパスさせる過剰電流除去部とを備えることを特徴とする。
過剰電流除去部は、ダミー電極に流れる電流値が臨界値以上の場合、電流制御信号を生成する電流検出部と、その電流制御信号に応答して過剰電流を低電圧にバイパスさせるスイッチング部とを含むことが望ましい。
上記目的を達成するために、本の発明に係る画像が表示されるアクティブ領域とそのアクティブ領域の上下に接する非表示領域を有するプラズマディスプレイパネルの駆動方法は、非表示領域内にあるダミー電極の少なくとも1つの電極に流れる電流を電流制限素子で制限する段階を含むことを特徴とする。
アクティブ領域の駆動電極の少なくとも1つの駆動電極と非表示領域内にあるダミー電極の少なくとも1つのダミー電極は同一の電圧信号が供給されることが望ましい。
少なくとも一部のダミー電極とアクティブ領域のスキャン電極にアクティブ領域のセルを初期化させるための初期化期間に初期化波形と、セルを選択するためのアドレス期間に直流電圧を供給することが望ましい。
初期化期間の少なくとも一部の期間とアドレス期間、アクティブ領域のサステイン電極と少なくとも1つのダミー電極に直流電圧を供給することが望ましい。
上記目的を達成する、本発明に係る画像が表示されるアクティブ領域とそのアクティブ領域の上下に接する非表示領域を有するプラズマディスプレイパネルの駆動方法は非表示領域のダミー電極に流れる過剰電流を検出する段階と、検出された過剰電流を基底電圧でバイパスさせる段階と、を含むことを特徴とする。
本発明に係るPDPの駆動方法及び装置は、ダミーY電極とダミーZ電極の少なくともいずれかと連結される電流制限部を備える。この電流制限部によってダミーY電極とダミーZ電極の少なくとも1つには電流が制限された正常的な電圧が印加される。これによって、安定的な初期化放電が起き、局部的な電荷の過蓄積を防止することができる。ひいては、異常放電を防止することができる。また、ダミーY電極及びダミーZ電極への正常でない過剰電流の流入を制限することで駆動ICの損傷を防止することができる。
以下、図10〜図13を参照して本発明の望ましい実施形態について説明する。
図10は本発明に係るPDPの駆動装置を示すブロック図である。
図10を参照すると、本発明に係るPDPの駆動装置は、複数のダミー電極が配置された非表示領域と画像が表示されるアクティブ領域を備えたPDP50と、PDP50のアドレス電極(X)にデータを供給するアドレス駆動部52と、PDPのスキャン電極(Y)を駆動するスキャン駆動部64と、PDPのサステイン電極(Z)を駆動するサステイン駆動部54と、駆動電圧を発生する駆動電圧発生部62と、ダミー電極(UY,BY,UZ,BZ)に供給される電圧の電流を制限する電流制限部58とを備えている。
PDP50は上部基板上に形成されるスキャン電極(Y)、サステイン電極(Z)、上下のダミー電極(UY1,UY2,UZ1,UZ2,BY1,BY2,BZ1,BZ2)と、下部基板上に形成されるアドレス電極(X)とを備える。
スキャン電極(Y)、サステイン電極(Z)は表示領域内でPDPの上部基板上に形成される。ダミー電極(UY1,UY2,UZ1,UZ2,BY1,BY2,BZ1,BZ2)は表示領域の上下に配置されている非表示領域内でPDPの上部基板上に同様に形成される。アドレス電極(X)はスキャン電極(Y)、サステイン電極(Z)、ダミー電極(UY1,UY2,UZ1,UZ2,BY1,BY2,BZ1,BZ2)と交差するようにPDPの下部基板上に形成される。ダミー電極の上下のダミーY電極(UY1,UY2,BY1,BY2)は電流制限部58によって電流が制限された駆動電圧が供給される。上下のダミーZ電極(UZ1,UZ2,BZ1,BZ2)にも、図11に示したように、サステイン駆動IC66で生成されて電流制限部60によって電流が制限された駆動電圧を供給するようにしてもよい。
アドレス駆動部52は図示しない逆ガンマ補正回路、誤差拡散回路などによって逆ガンマ補正及び誤差拡散された後、サーブフィールドマッピング回路によって各サーブフィールド別にマッピングされたデータをアドレス電極(X)に供給する。このようなアドレス駆動部52のアドレス駆動IC68は、フィルム66上に実裝されて入力段と出力段がそれぞれアドレスシステムボード(図示しない)とPDP50に接合されるチップオンフィルム(Chip On Film)の形態で実装される。
スキャン駆動部64は、タイミングコントローラ(図示しない)の制御の下にリセット期間にセットアップ電圧(Vsetup)まで上昇する上昇ランプ波形と0[V]や負極性スキャン電圧(−Vy)まで下降する下降ランプ波形をスキャン電極(Y1〜Yn)とダミーY電極(UY1,UY2,BY1,BY2)に同時に供給して全画面を初期化させる。さらに、スキャン駆動部64は、アドレス期間にスキャン共通電圧(Vsc−com)から負極性スキャン電圧(−Vy)まで下降するスキャンパルスをスキャン電極(Y1〜Yn)に順次供給してスキャンラインを選択し、アドレス期間に0[V]や特定正極性電圧レベル例えば、スキャン共通電圧(Vsc−com)を維持する直流バイアース電圧をダミーY電極(UY1,UY2,BY1,BY2)に供給してダミーY電極(UY1,UY2,BY1,BY2)上に負極性壁電荷を拘束させて、アクティブ領域と非表示領域の間で異常放電が起きることを抑制させる。アドレス期間の後のサステイン期間にスキャン駆動部64はサステイン電圧(Vs)のレベルのサステインパルスを輝度加重値に対応する回数スキャン電極(Y1〜Yn)とダミーY電極(UY1,UY2,BY1,BY2)に同時に供給する。
サステイン駆動部54はタイミングコントローラの制御の下に初期化期間のセットダウン期間(SD)とアドレス期間に始終サステイン電圧(Vs)を維持する直流電圧(Zdc)をサステイン電極(Z)とダミーZ電極(UZ1,UZ2,BZ1,BZ2)に供給する。さらに、サステイン期間にサステイン駆動部54はスキャン駆動部64と相互に動作してサステインパルスをサステイン電極(Z)とダミーZ電極(UZ1,UZ2,BZ1,BZ2)に供給する。
電流制限部58はスキャン駆動IC56で生成されて上下のYダミー電極(UY1,UY2,BY1,BY2)に供給される駆動電圧の電流を制限する。また、電流制限部58は上下のYダミー電極(UY1,UY2,BY1,BY2)を通してスキャン駆動IC56に逆に供給される電流を制限する。
このために、電流制限部58は、所定抵抗値(例えば、10Ω〜10kΩ)を有する抵抗またはコイルとして形成される。電流制限部58は上下のYダミー電極(UY1,UY2,BY1,BY2)の入力段、すなわち上下のYダミー電極(UY1,UY2,BY1,BY2)に直列接続されている。また、スキャン駆動部64のスキャン駆動IC56の出力段に直列接続させるか、スキャン駆動IC56に内蔵させるようにしてもよい。
このような電流制限部58によって、上下のYダミー電極(UY1,UY2,BY1,BY2)には電流が制限された正常な駆動電圧が供給されて、電流制限部58によって上下のダミーY電極(UY1,UY2,BY1,BY2)を通してスキャン駆動IC56またはデータ駆動IC68への過剰な電流の流入を防止する。
すなわち、図12に示されたように電流制限素子の両端電圧(P,Q)は同一である。これによって、スキャン駆動IC56で生成された電圧値(Q)と、電流制限素子58を経由してスキャン駆動IC56から上下のダミーY電極(UY,BY)に供給される電圧値(P)が同一である。一方、電流制限素子58によって上下のダミーY電極(UY,BY)に供給される電流(I)は従来700mAから最大29mAに減少する。したがって、上下のダミーY電極(UY,BY)を通してスキャン駆動IC56またはデータ駆動IC68に流入される相対的に大きい過剰電流の値を減少させることができる。これによって、データ駆動IC68やスキャン駆動IC56とサステイン駆動IC66を含む駆動ICの損傷を防止することができる。
駆動電圧発生部62は PDP50の電極駆動に必要な電圧すなわち、セットアップ電圧(Vsetup)、サステイン電圧(Vs)、負極性スキャン電圧(−Vy)、データ電圧(Vd)、スキャン共通電圧(Vsc−com)などを発生させて、その駆動電圧をそれぞれの電極駆動部(52,54,60)に供給する。
図13は図10に示されたPDPの駆動波形を示す。
図13を参照すると、初期化期間のセットアップ期間(SU)にはすべてのスキャン電極(Y)とダミーY電極(UY,BY)に上昇ランプ波形(Ramp−up)が同時に印加される。この上昇ランプ波形(Ramp−up)によって全画面のセル内に放電が起きる。上昇ランプ波形(Ramp−up)が供給された後、セットダウン期間(SD)に、上昇ランプ波形(Ramp−up)のピーク電圧より低い正極性電圧から下降する下降ランプ波形(Ramp−down)がスキャン電極(Y)とダミーY電極(UY,BY)に同時に印加される。この時、ダミーY電極に印加される上昇ランプ波形と下降ランプ波形の電圧に含まれた過剰電流が電流制限素子によって制限される。これによって、ダミーY電極(UY,BY)に印加される初期化波形によって非表示領域内に残留する過剰壁電荷の大部分が消去され、アドレス期間に供給される直流バイアス電圧によってその状態をアドレス期間が終わるまで維持する。これに対して、アクティブ領域のスキャン電極(Y1〜Yn)はアドレス期間が開始される時に正極性のスキャン共通電圧(Vsc−com)まで上昇する。このようにスキャン電極(Y1〜Yn)の電圧がスキャン共通電圧(Vsc−com)まで上昇するので、アクティブ領域のセルはアドレス開始時点にスキャンパルスとデータパルスが供給されたときにアドレス放電が起きることができるだけの壁電荷が蓄積されるアドレス初期条件を設定する。
アドレス期間には負極性スキャンパルス(scan)がスキャン電極(Y)に順次印加されると同時にスキャンパルス(scan)に同期してアドレス電極(X)に正極性のデータパルス(data)が印加される。このスキャンパルス(scan)とデータパルス(data)の電圧差と初期化期間中に生成された壁電圧が加わってデータパルス(data)が印加されたセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内にはサステイン電圧が印加されると放電を生じさせる程度の壁電荷が形成される。このようなアドレス期間に0[V]や正極性電圧レベルを維持する直流バイアス電圧(Vbias)がダミーY電極(UY,BY)に供給される。ダミーY電極(UY1,UY2,BY1,BY2)に供給される直流バイアス電圧(Vbias)は、非表示領域内の負極性空間電荷と負極性壁電荷をダミーY電極(UY1,UY2,BY1,BY2)上に拘束する。
ダミーZ電極(UZ,BZ)とサステイン電極(Z)は初期化期間のセットダウン期間(SD)とアドレス期間に正極性電圧を維持する。ダミーZ電極(UZ,BZ)に供給される正極性直流電圧はセットダウン期間(SD)とアドレス期間に非表示領域内の負極性空間電荷と負極性の壁電荷をダミーZ電極(UZ,BZ)上に拘束する。サステイン電極(Z)に供給される直流電圧(Zdc)は、セットダウン期間にサステイン電極(Z)とスキャン電極(Y1〜Yn)の間にセットダウン放電が起きるようにすると同時に、アドレス期間にスキャン電極(Y1〜Yn)とサステイン電極(Z)の間に大きな放電が起きないようにサステイン電極(Z)とスキャン電極(Y)の間またはサステイン電極(Z)とアドレス電極(X)の間の電圧差を設定する。
サステイン期間にはスキャン電極(Y1〜Yn)とサステイン電極(Z)に交互にサステインパルス(sus)が印加される。この時、ダミーY電極(UY,BY)はスキャン電極(Y1〜Yn)と同一にサステイン電圧が供給され、ダミーZ電極(UZ,BZ)はサステイン電極(Z)と同一にサステイン電圧が供給されるが、非表示領域内の壁電圧は非常に低いので、サステイン電圧が印加されても非表示領域内で異常放電が起きることがない。アクティブ領域内で、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルス(sus)が加わってサステインパルス(sus)が印加されるごとにスキャン電極(Y1〜Yn)とサステイン電極(Z)の間にサステイン放電すなわち、表示放電が起きる。
サステイン放電が完了した直後には消去ランプ波形(ramp−ers)がサステイン電極(Z)とダミーZ電極(UZ,BZ)に供給される。この消去ランプ波形(ramp−ers)によってアクティブ領域と非表示領域内に残留する壁電荷を消去させる。
図14は本発明の第2実施形態に係るPDPの駆動装置を示す図である。
図14を参照すると、本発明の第2実施形態に係るPDPの駆動装置は図10に示されたPDPの駆動装置と比べてダミー電極に流れる電流を検出する電流検出部70と、電流検出部70から検出された電流値によって動作するスイッチング部72と、を備えることを除外しては同一の構成要素を備える。したがって、同一の構成要素に対する詳細な説明は省略する。
電流検出部70は上下のYダミー電極(UY1,UY2,BY1,BY2)に流れる駆動信号の電流を検出する。すなわち、電流検出部70はスキャン駆動IC56で生成されて上下のダミー電極(UY1,UY2,BY1,BY2)に流れる駆動信号の電流を検出すると同時に、異常放電によってスキャン駆動IC56またはデータ駆動IC68に逆に流入される異常放電電流を検出する。検出された電流値が臨界値以上の場合に電流検出部70は電流制限信号(CS)をスイッチング部72に供給する。
スイッチング部72のスイッチは電流制限信号(CS)に応じてターンオンされ、過剰電流を低電圧、例えば基底電圧を通してバイパスさせる。
これによって、上下のYダミー電極(UY1,UY2,BY1,BY2)には正常な駆動信号が供給されて、かつ、上下のYダミー電極(UY1,UY2,BY1,BY2)を通してスキャン駆動IC56またはデータ駆動IC68に過剰電流が流入されるのを防止することができる。
以上説明した内容を通して当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
従来の3電極交流綿紡電型プラズマディスプレイパネルの放電セル構造を示す斜視図。 256階調を具現する8ビートデフォルトコードのフレーム構成を示す図面。 従来のPDPを駆動する駆動波形を示す波形図。 非表示領域を示すためのプラズマディスプレイパネルの平面図。 非表示領域を示すためのプラズマディスプレイパネルの断面図。 非表示領域において持続的に上昇する壁電圧を示すグラフ。 非表示領域から発生されてアクティブ領域で認識される可視光を概略的に示す図面。 従来異常放電を防止するダミー電極に駆動電圧を供給するプラズマディスプレイパネルを示す平面図。 従来異常放電を防止するダミーY電極とダミーZ電極にそれぞれ異なる駆動電圧を供給するプラズマディスプレイパネルを示す平面図。 本発明の第1実施形態に係るプラズマディスプレイパネルの駆動装置を示すブロック図。 図10に示された電流制限部を有するサステイン駆動部を示すブロック図。 図10及び図11に示された電流制限部による電圧と電流の関係を示す波形図。 図10に示されたプラズマディスプレイパネルを駆動する本発明に係るプラズマディスプレイパネルの駆動波形を示す波形図。 本発明の第2実施形態に係るプラズマディスプレイパネルの駆動装置を示す図面。
符号の説明
1:上部基板、2:下部基板、3:隔壁、4、6:誘電体層、5:螢光体、7:保護層、X:アドレス電極、Y:スキャン電極、Z:サステイン電極、50:プラズマディスプレイパネル、52:アドレス駆動部、54:サステイン駆動部、56:スキャン駆動IC、58、60:電流制限部、64:スキャン駆動部

Claims (3)

  1. 画像が表示されるアクティブ領域とそのアクティブ領域の上下に隣り合う非表示領域を有するプラズマディスプレイパネルの駆動装置において、
    前記アクティブ領域に配置される駆動電極と、前記駆動電極と平行に前記非表示領域に配置されるダミー電極を駆動するための複数の駆動部と、
    前記ダミー電極の少なくとも1つのダミー電極と前記駆動部の間に配置されて前記ダミー電極に流れる過剰電流を検出して、その電流をバイパスさせる過剰電流除去部と
    を具備することを特徴とするプラズマディスプレイパネルの駆動装置。
  2. 前記過剰電流除去部は、
    前記ダミー電極に流れる電流値が臨界値以上の場合に電流制御信号を生成する電流検出部と、
    前記電流制御信号に応答して前記過剰電流を低電圧でバイパスさせるスイチング部と
    を含むことを特徴とする請求項記載のプラズマディスプレイパネルの駆動装置。
  3. 画像が表示されるアクティブ領域とそのアクティブ領域に隣り合う非表示領域を有し、前記アクティブ領域には駆動電極が配置され、前記非表示領域には前記駆動電極と平行にダミー電極が配置されるプラズマディスプレイパネルの駆動方法において、
    前記非表示領域のダミー電極に流れる過剰電流を検出する段階と、
    前記検出された過剰電流を基底電圧でバイパスさせる段階と
    を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
JP2004182279A 2003-06-20 2004-06-21 プラズマディスプレイパネルの駆動装置及び方法 Expired - Fee Related JP4205639B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040117A KR100499375B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널의 구동장치 및 방법

Publications (2)

Publication Number Publication Date
JP2005010788A JP2005010788A (ja) 2005-01-13
JP4205639B2 true JP4205639B2 (ja) 2009-01-07

Family

ID=33411771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182279A Expired - Fee Related JP4205639B2 (ja) 2003-06-20 2004-06-21 プラズマディスプレイパネルの駆動装置及び方法

Country Status (6)

Country Link
US (1) US7528804B2 (ja)
EP (1) EP1489588B1 (ja)
JP (1) JP4205639B2 (ja)
KR (1) KR100499375B1 (ja)
CN (1) CN100421137C (ja)
DE (1) DE602004026960D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567025B2 (en) 2004-12-23 2009-07-28 Lg Electronics Inc. Plasma display panel apparatus with a film filter on panel
JP2006267540A (ja) * 2005-03-24 2006-10-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
WO2007015307A1 (ja) * 2005-08-04 2007-02-08 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
WO2007026424A1 (ja) * 2005-08-31 2007-03-08 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイパネル
JP4300429B2 (ja) * 2005-12-26 2009-07-22 船井電機株式会社 プラズマテレビジョンおよび電源制御装置
KR20080095416A (ko) * 2007-04-24 2008-10-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100903623B1 (ko) * 2007-11-16 2009-06-18 삼성에스디아이 주식회사 플라즈마 표시 장치, 그 구동 장치 및 그 구동 방법
US8541946B2 (en) * 2009-12-17 2013-09-24 The Board Of Trustees Of The University Of Illinois Variable electric field strength metal and metal oxide microplasma lamps and fabrication
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
CN110379347B (zh) * 2019-07-25 2023-01-24 云谷(固安)科技有限公司 屏体虚设器件检测方法和装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049895A (ja) 1990-04-27 1992-01-14 Fujitsu Ltd 画像回転方式
JPH04242285A (ja) 1991-01-17 1992-08-28 Fujitsu Ltd 交流プラズマディスプレイ装置
JPH05323923A (ja) 1992-05-19 1993-12-07 Matsushita Electric Ind Co Ltd 表示装置
US5990854A (en) * 1993-08-03 1999-11-23 Plasmaco, Inc. AC plasma panel with system for preventing high voltage buildup
JP2986094B2 (ja) * 1996-06-11 1999-12-06 富士通株式会社 プラズマディスプレイパネル及びその製造方法
JP3543897B2 (ja) 1996-08-28 2004-07-21 富士通株式会社 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP3313298B2 (ja) * 1997-02-24 2002-08-12 富士通株式会社 プラズマディスプレイパネル及びその製造方法
EP0867853A3 (en) * 1997-03-27 1998-12-23 Hitachi, Ltd. Circuit device, drive circuit, and display apparatus including these components
JPH1185098A (ja) 1997-09-01 1999-03-30 Fujitsu Ltd プラズマ表示装置
JP3097635B2 (ja) * 1997-11-26 2000-10-10 日本電気株式会社 プラズマディスプレイパネルとその駆動方法
JP3626342B2 (ja) * 1997-12-19 2005-03-09 パイオニア株式会社 面放電型プラズマディスプレイパネル
JPH11296139A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp ダミー電極駆動装置及びダミー電極駆動方法並びに交流面放電型プラズマディスプレイ装置
JPH11344936A (ja) 1998-06-02 1999-12-14 Mitsubishi Electric Corp プラズマディスプレイ表示装置
JP3466098B2 (ja) 1998-11-20 2003-11-10 富士通株式会社 ガス放電パネルの駆動方法
KR100330030B1 (ko) * 1999-12-28 2002-03-27 구자홍 플라즈마 디스플레이 패널 및 그 구동방법
JP2002134033A (ja) * 2000-10-25 2002-05-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその駆動方法
US6624587B2 (en) * 2001-05-23 2003-09-23 Lg Electronics Inc. Method and apparatus for driving plasma display panel
KR100480172B1 (ko) * 2002-07-16 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치

Also Published As

Publication number Publication date
KR100499375B1 (ko) 2005-07-04
US7528804B2 (en) 2009-05-05
US20050001793A1 (en) 2005-01-06
DE602004026960D1 (de) 2010-06-17
JP2005010788A (ja) 2005-01-13
EP1489588A3 (en) 2007-05-30
EP1489588B1 (en) 2010-05-05
CN1573866A (zh) 2005-02-02
EP1489588A2 (en) 2004-12-22
KR20040110688A (ko) 2004-12-31
CN100421137C (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
US7592976B2 (en) Flat display panel having internal power supply circuit for reducing power consumption
JP4719462B2 (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
JP4284295B2 (ja) プラズマ表示装置およびプラズマ表示パネルの駆動方法
US20060250344A1 (en) Method and apparatus for driving plasma display panel
JP2005321803A (ja) プラズマディスプレイ装置及びその駆動方法
US7561122B2 (en) Plasma display apparatus capable of stabilizing wall charges after a reset period
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
JP2005141215A (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
KR100561643B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
JP4613957B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2005309397A (ja) プラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2006189847A (ja) プラズマディスプレイ装置及びその駆動方法
JP4205639B2 (ja) プラズマディスプレイパネルの駆動装置及び方法
US7791563B2 (en) Plasma display and method for floating address electrodes in an address period
JP4253647B2 (ja) プラズマディスプレイパネル駆動装置及び方法
KR100784543B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100726640B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1669973A2 (en) Plasma display apparatus
KR100495486B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060082753A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100747353B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100829251B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100738586B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20080096322A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20080101428A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081016

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees