JP3543897B2 - プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（以下単にＰＤＰと称する。）に係り、特に３電極面放電構造のＡＣ型ＰＤＰの偶発放電を防止した構造及びその駆動方法に関する。
【０００２】
【従来の技術】
面放電のＡＣ型ＰＤＰは、大画面のフルカラー表示装置として注目されている。特に、３電極面放電構造のＰＤＰは、表示側のガラス基板上に面放電を発生する複数の平行な表示電極（以下Ｘ電極、Ｙ電極と称する。）を形成し、反対側のガラス基板上にＸ，Ｙ電極と直交するアドレス電極と蛍光体を形成している。そしてＰＤＰの駆動は、Ｘ，Ｙ電極間に放電開始電圧を越える大電圧を印加してリセットし、スキャン電極であるＹ電極とアドレス電極との間で放電させ、Ｘ，Ｙ電極間に維持電圧を印加し蓄積された壁電荷を利用して輝度に応じた維持放電を行わせることを基本とする。
【０００３】
後に詳述するが、Ｙ電極とアドレス電極との間で生じたプラズマ放電の結果、空間電荷が発生し、その大部分がＸ，Ｙ電極上の誘電体層上に蓄積される。また、発生した空間電荷の一部は、隣のスキャン電極とＹ電極との書き込み放電の種火として利用される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の様に発生した空間電荷はその一部がスキャンと共に移動し、最初と最後のスキャン電極付近で蓄積されていく。その結果、蓄積された電荷による大電圧で偶発的に放電が発生し、画質の劣化を招くことになる。この現象は必ずしも明確に解明されていないが、少なくとも維持放電に利用されない電荷がアドレス電極上に蓄積される為に発生することは確認されている。
【０００５】
そこで、本発明は上記した偶発放電の発生を防止することができるＰＤＰの構造及びその駆動方法を提供することを目的とする。
【０００６】
更に、本発明の目的は、偶発放電の原因となる電荷の蓄積をなくすことができるＰＤＰの構造及びその駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的は、本発明によれば、放電空間を介して対向配置された第一の基板と第二の基板を有し、該第一の基板の表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層とが形成され、該第二の基板の表面上に前記アドレス電極と交差する面放電用の複数の表示電極と、該表示電極を被覆する第二の誘電体層と、最も外側の該表示電極の外側に並列する複数のダミー表示電極とが形成されたプラズマディスプレイパネルと、
前記アドレス電極、表示電極、ダミー表示電極に接続され、アドレス期間中に該アドレス電極と表示電極との交差部の所定のセルにプラズマ放電を発生させ、該アドレス期間後の維持放電期間に当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させる駆動回路とを有することを特徴とするプラズマディスプレイ装置を提供することにより達成される。
【０００８】
更に、本発明では、前記第一の基板上の前記複数の表示電極が形成された有効表示領域内のアドレス電極間に隣接するアドレス電極間を隔離する隔壁を形成し、前記ダミー表示電極が形成された領域内のアドレス電極間には当該隔壁が形成されないことを特徴とする。
【０００９】
更に、本発明は、前記ダミー表示電極が前記複数の表示電極が形成された有効表示領域の上下外側に並設され、該有効表示領域の左または右外側領域に形成される表示電極間で維持放電期間に放電を発生し、該上下外側領域が該左または右外側領域を介してつなげられ、該上下外側領域及び該左または右外側領域で維持放電期間に放電が発生することを特徴とする。
【００１０】
更に、本発明の駆動回路は、前記アドレス電極、表示電極、ダミー表示電極に接続され、アドレス期間中に該アドレス電極と表示電極との交差部の所定のセル及び該アドレス電極とダミー表示電極との交差部にプラズマ放電を発生させ、該アドレス期間後の維持放電期間に当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させることを特徴とする。
【００１１】
より具体的には、前記アドレス期間において、前記複数の表示電極にスキャンパルスを順次印加しながら該アドレス電極の所定の電極にアドレスパルスを印加すると共に、更に該ダミー表示電極に前記スキャンパルスに対応する電圧を印加することを特徴とする。
【００１２】
本発明によれば、有効表示領域外に常時表示される領域を設け、従来蓄積されていた空間電荷の中和により偶発放電に至る電荷の異常蓄積をなくすことができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面に従って説明する。しかしながら、本発明の技術的範囲がその実施の形態に限定されるものではない。
【００１４】
図１は、本発明の実施の形態のＰＤＰの分解斜視図である。また、図２は、そのＰＤＰの断面図である。両方の図を参照してその基本的な構造について説明する。１０は表示側のガラス基板で、図２に示した方向に光が出ていく。２０は、背面側のガラス基板である。表示側のガラス基板１０上には、透明電極１１とその上（図面上は下）に形成された導電性の高いバス電極１２からなる表示電極対としてのＸ電極１３ＸとＹ電極１３Ｙが形成され、ＰｂＯ等の低融点ガラスからなる誘電体層１４とＭｇＯからなる保護層１５で覆われている。バス電極１２は、透明電極１１の導電性を補うために、Ｘ電極とＹ電極の反対側端部に沿って設けられる。
【００１５】
背面ガラス基板２０上には、例えばシリコン酸化膜からなる下地のパッシベーション膜２１上に、ストライプ状のアドレス電極Ａ１，Ａ２，Ａ３が設けられ、誘電体層２２で覆われている。また、アドレス電極Ａ１，Ａ２，Ａ３に隣接するようにストライプ状の隔壁（リブ）２３が形成される。この隔壁２３は、アドレス放電時の隣接セルへの影響を断つためにと光のクロストークを防ぐための二つの機能を有する。隣接するリブ２３毎に赤、青、緑の蛍光体層２４Ｒ，２４Ｇ，２４Ｂがアドレス電極上及びリブ壁面を被覆するように塗り分けられている。
【００１６】
また、図２に示される通り、表示側基板１０と背面側基板２０とは約１００μｍ程度のギャップを保って組み合わされ、その間の空間２５にはＮｅ＋Ｘｅの放電用の混合ガスが封入される。
【００１７】
図３は、上記の３電極面放電型のＰＤＰのＸ，Ｙ電極とアドレス電極との関係を示すパネルの平面図である。Ｘ電極Ｘ１〜Ｘ１０は横方向に並行して配列されかつ基板端部において共通接続され、Ｙ電極Ｙ１〜Ｙ１０はＸ電極の間にそれぞれ設けられかつ個別に基板端部に導出されている。これらのＸ，Ｙ電極はそれぞれ対になって表示ラインを形成し、表示のための維持放電電圧が交互に印加される。尚、ＸＤ１，ＸＤ２及びＹＤ１，ＹＤ２はそれぞれ有効表示領域の外側に設けられるダミー電極であり、パネルの周辺部分の非線形性の特性を緩和する為に設けられている。図３中は、上下左右に１本または１対づつ設けられているが、これらのダミー電極の数は適宜選択される。そして、背面側基板２０上に設けられるアドレス電極Ａ１〜Ａ１４は、Ｘ，Ｙ電極と直交して設けられる。
【００１８】
Ｘ，Ｙ電極はペアになって維持放電電圧が交互に印加され、Ｙ電極は情報を書き込む時のスキャン電極としても利用される。アドレス電極は、情報を書き込む時に利用され、情報に従ってアドレス電極とスキャン対象のＹ電極との間でプラズマ放電が発生される。従って、アドレス電極には１セル分の放電電流しか流す必要がない。また、その放電電圧は、Ｙ電極との組み合わせで決まるので、比較的低電圧での駆動が可能である。このような低電流、低電圧駆動が、大表示画面を可能にしている。
【００１９】
図４は、具体的なＰＤＰの駆動方法を説明する為の電極印加電圧波形図である。それぞれの電極に印加される電圧は、例えば、Ｖｗ＝１３０Ｖ，Ｖｓ＝１８０Ｖ，Ｖａ＝５０Ｖ，−Ｖｓｃ＝−５０Ｖ，−Ｖｙ＝−１５０Ｖであり、Ｖａｗ，Ｖａｘはそれぞれの他の電極に印加される電圧の中間電位に設定される。
【００２０】
３電極面放電型のＰＤＰの駆動では、１つのサブフィールドがリセット期間、アドレス期間、及び維持放電期間（表示期間）から構成される。
【００２１】
リセット期間では、時刻ａ−ｂにて共通接続されたＸ電極に全面書き込みパルスが印加され、パネル全面でＸＹ電極間で放電が発生する（図中Ｗ）。この放電で空間２５に発生した電荷のうち、正電荷が電圧の低いＹ電極側に引き寄せられ、負電荷が電圧の高いＸ電極側に引き寄せられる。その結果、書き込みパルスがなくなる時刻ｂにて、今度はＸ電極とＹ電極間に上記の引き寄せられて誘電体層１４上に蓄積された電荷による高電界により、再度放電が発生する（図中Ｃ）。その結果、全てのＸ，Ｙ電極上の電荷が中和されてしまい、パネル全体のリセットが終了する。期間ｂ−ｃはその電荷の中和に要する時間である。
【００２２】
次に、アドレス期間では、Ｙ電極にー５０Ｖ（−Ｖｓｃ）、Ｘ電極に５０Ｖ（Ｖａ）を印加し、Ｙ電極に対してスキャンパルスー１５０Ｖ（−Ｖｙ）を順に印加しながら、アドレス電極に表示情報に従ったアドレスパルス５０Ｖ（Ｖａ）を印加する。この結果、アドレス電極とスキャン電極との間に２００Ｖの大電圧が印加され、プラズマ放電が発生する。しかし、リセット時の全面書き込みパルス程は大きな電圧及びパルス幅ではないので、パルスの印加が終了しても蓄積電荷による反対の放電は生じない。そして、放電によって発生した空間電荷は、５０Ｖ印加のＸ電極側及びアドレス電荷側に負電荷が、ー５０Ｖ印加のＹ電極側に正電荷がそれぞれの誘電体層１４，２２上に壁電荷として蓄積される。
【００２３】
この点は、図５の偶発放電の説明図によりより理解される。このようにして発生し蓄積されるＸ電極とＹ電極上の蓄積電荷は、後の維持放電期間での維持放電の為のメモリ機能を果たす。即ち、後の維持放電電圧がＸ，Ｙ電極間に印加されると、アドレス期間に放電して電荷が蓄積されているセルのＸ，Ｙ電極間に、その維持パルス電圧と蓄積電荷の電圧とが重畳されて、維持放電がＸ，Ｙ電極間で発生する。
【００２４】
更に、スキャンパルス（−Ｖｙ）がＹ電極を移動していくに従い、空間電荷の例えば正電荷が図５の左側に移動し、負電荷は右側に移動し、両端でそれぞれ蓄積されるものと思われる。そして、上記のメモリ機能として利用されないアドレス電極上の電荷は、その後の維持放電期間でも放電せず、蓄積され（図５（Ｃ））、やがて表示領域の周辺、特に上下端のＹ電極近傍からアドレス電極に沿って偶発的に放電を発生させる（図５（Ｄ））。
【００２５】
最後に、維持放電期間では、アドレス期間で記憶された壁電荷を利用して、表示の輝度に応じた表示の放電が行われる。即ち、Ｘ，Ｙ電極間に、壁電荷があるセルでは放電するが壁電荷のないセルでは放電しない程度の維持パルスが印加される。その結果、アドレス期間で壁電荷が蓄積されたセルではＸ，Ｙ電極間で交互に放電が繰り返される。この放電パルスの数に応じて、表示の輝度が表現される。従って、このサブフィールドを複数回にわたり重み付けした維持放電期間で繰り返すことで多階調表示を可能にする。そして、ＲＧＢのセルで組み合わせることでフルカラー表示を実現できる。
【００２６】
［偶発放電対策］
図５に示される通り、Ｘ，Ｙ電極上に形成された誘電体層１４上には、壁電荷が蓄積されて維持放電期間での放電に利用される。しかし、上下端のＹ電極近傍に転送されて蓄積された電荷は、Ｙ電極のスキャンによる転送がなくしかも維持放電の種火としての利用がない。その為、上下端に蓄積された電荷は大量に蓄積されて図５（Ｄ）の様に偶発放電の原因となる。
【００２７】
そこで、本発明では、有効表示領域の上下端の表示電極対Ｘ，Ｙの外側に設けたダミー表示電極対でも積極的に放電を発生させて、転送されてきた電荷が蓄積しないようにする。より好ましくは、ダミー表示電極対が形成された領域にはアドレス電極を隔離する隔壁（リブ）２３を取り除き、ダミー表示電極対の領域全域に渡って放電させる様にする。その為に、ダミー表示電極対ＸＤ，ＹＤにおいてもアドレス期間中にアドレス電極との間で放電させて種火としての壁電荷を発生させ、更に、維持放電期間中に維持放電を発生させる。
【００２８】
更に、有効表示領域の上下左右端部を全て常時放電領域としてつないでしまうことで、蓄積される電荷を中和させることができ、蓄積電荷による偶発放電を防止することができる。
【００２９】
図６にその具体的な構造を示す。図６（Ａ）は、ＰＤＰ全体を示す平面図であり、その中央部が有効表示領域１００として機能し、その周囲にダミー電極が設けられて常時点灯（維持放電）が行われる領域２００として機能する。その左下角部のより詳細な拡大図が図６（Ｂ）である。
【００３０】
有効表示領域１００内では、既に説明した通り表示電極対Ｘ，Ｙとアドレス電極Ａとが交差して両ガラス基板１０、２０に設けられ、アドレス電極Ａ間には隔壁（リブ）２３が設けられている。ところが、ダミー電極ＸＤ，ＹＤが設けられる領域は、常時点灯領域２００として機能する様に、隔壁２３は除去されている。この為、アドレス電極Ａに沿って転送されてきた空間電荷は、常時点灯領域２００での放電に利用され特定の領域に偏って蓄積されることが無くなる。
【００３１】
また、隔壁２３を形成していないので、ダミー表示電極対ＸＤ，ＹＤ間でのサステイン時の放電により、アドレス電極Ａに沿って蓄積されていた電荷の偏りが無くなり偶発放電の発生確率を大きく低下させる。
【００３２】
更に、有効表示領域１００内の表示電極対Ｘ，Ｙは、その両端で図６（Ｂ）に示される通り扇状にまとめられてＹ電極パッドＰＹに接続され、フレキシブルケーブルを介して駆動回路６０に接続される。従って、図６（Ｂ）中の５０で示した通り、その有効表示領域１００の外側で表示電極対Ｘ，Ｙ間の距離が狭く形成されている。そのため、維持放電期間に印加される表示電極対間の維持放電電圧で放電し易くなっている。そこで、ＰＤＰの上下にあるダミー表示電極対ＸＤ，ＹＤの領域間を、ＰＤＰの左右にある領域でつなぐことで、図６（Ａ）の様に有効表示領域１００の周囲を取り囲む常時点灯領域２００を形成することができる。かかる構成にすることで、図５で示した逆極性の電荷がＰＤＰの上下端（スキャン電極であるＹ電極の上下端）にそれぞれ転送され蓄積されても、放電領域２００を介して中和させることができ、偶発放電の原因である電荷の蓄積を無くすことができる。
【００３３】
図６（Ｂ）には、簡略的ではあるが、表示電極対Ｘ，ＹのうちＹ電極につながるパッドＰＹが外部のＹ電極駆動回路６０に接続される。Ｘ電極は、ＰＤＰの反対側で同様にしてＸ電極駆動回路（図示せず）に接続される。また、アドレス電極Ａも同様にしてアドレス電極駆動回路６２に接続される。
【００３４】
ここで、これらの駆動回路によりダミー表示電極対ＸＤ，ＹＤ等の駆動について説明する。再度、図４を参照して、先ずリセット期間でアドレス電極Ａｊと表示電極対Ｘ，Ｙとダミー電極対ＸＤ，ＹＤ間での放電、再放電によりリセットされる。次に、アドレス期間では、スキャン電極であるＹ電極Ｙ１，Ｙ２．．．にスキャンパルスが印加され、それに応じてアドレス電極にアドレスパルスが表示データに基づいて印加される。その結果、両電極間に両パルスが印加されたセル領域でアドレス放電が発生し、壁電荷が蓄積される。
【００３５】
このアドレス期間中に、ダミー表示電極ＹＤとアドレス電極Ｙとの間でも放電が発生する様に、ダミーＹ電極ＹＤにスキャンパルスーＶｙに相当する電圧が印加される（図４参照）。この結果、スキャン中にアドレス電極Ｙにアドレスパルスが印加されれば、必ずダミーＹ電極ＹＤとの間で放電が発生する。しかも、それに伴い生成された壁電荷は、有効表示領域１００内の如く隔壁２３によって閉じ込められない。
【００３６】
アドレス期間の最初と最後に上側と下側のダミー電極ＹＤ１、ＹＤ２にスキャンパルスーＶｙを印加し、そのタイミングで何れかまたは全てのアドレス電極Ａにアドレスパルスを印加し、放電を発生させることでも良い。但し、その場合は全体のアドレス期間が長くなることを意味する。アドレス期間が長くなると、限られた１サブフィールド期間内で利用できる維持放電期間が短くなり、多階調化の限界を招くことになる。また、画素数の増加に対応出来なくなる。従って、有効表示領域内のスキャン電極Ｙがスキャンされている時に平行してダミーＹ電極にもスキャンパルスを印加するほうが好ましい。
【００３７】
いずれの駆動によっても、ダミーＹ電極ＹＤとアドレス電極Ａとの間でアドレス放電を発生させて壁電荷を発生させておけば、それに続く維持放電期間では、ダミー表示電極対ＸＤ，ＹＤ間に有効表示領域１００と同様に維持パルス（図４参照）を印加することで放電を繰り返すことになる。
【００３８】
６０Ｈｚで表示画面が駆動される場合は、表示画面は１／６０ｓｅｃの１フレーム期間内で複数のサブフィールドの駆動を繰り返すことになる。従って、ダミー表示電極対では、全てにサブフィールド期間で上記した様に放電を行う。その結果、常時点火領域２００では、文字通り常時点火する。従って、蓄積電荷による偶発放電は生じない。
【００３９】
図７は、常時点灯領域２００をしゃ光するしゃ光膜３２を設けた例の平面図である。図６（Ｂ）に対応する部分の平面図である。図８は、図７の３００ー３００で切断した断面図である。
【００４０】
図８の断面図から明らかな通り、ダミー表示電極対ＸＤ，ＹＤの上にしゃ光膜３２が形成されている。このしゃ光膜３２は、例えば酸化クロムや二酸化珪素に暗色の顔料を含ませた材料が用いられる。また、有効表示領域内の表示電極対Ｘ１０，Ｙ１０，Ｘ９，Ｙ９などの間にも、適宜しゃ光膜３４を形成しても良い。しゃ光膜３２は、常時点灯する領域の点灯が基板１０側から遮断されるようにする為の膜である。それに対して、しゃ光膜３４は、表示電極対間の非表示ラインで非発光状態の蛍光体層２４の白っぽい色を遮断してコントラストを上げる為の膜である。尚、しゃ光膜３４は、図７中には省略されている。
【００４１】
３０は、基板１０、２０間をシールするシール層であり、酸化鉛ペーストを焼成することで形成され、基板間に放電ガスを閉じ込める。図８から明らかな通り、アドレス電極Ａを隔離する隔壁２３は、ダミー表示電極対ＸＤ，ＹＤの領域で除去されている。この結果、ダミー表示電極対ＸＤ，ＹＤの領域では隣接するアドレス電極間は隔離されずに、隣の壁電荷によっても維持放電が発生する。
【００４２】
図９は、更に図７のしゃ光膜３２の改良例を示す断面図である。この例では、ダミー表示電極対ＸＤ，ＹＤの領域にしゃ光膜を形成する代わりに、誘電体層１４に黒色顔料を含ませた領域１４０を形成している。この結果、常時点火領域の光が基板１０から外に漏れることはない。
【００４３】
図１０は、更に他の変形例の部分平面図である。この例では、アドレス電極の両側にダミーのアドレス電極ＡＤ１が形成されている。一方、表示電極対Ｘ，Ｙの上下端には、図６、７と同様にダミー表示電極対ＸＤ，ＹＤが設けられる。従って、常時点灯領域２００内には、ダミー表示電極対とダミーアドレス電極が設けられる。尚、ダミーアドレス電極ＡＤ１の外側の隔壁２３Ｄは設けなくても良い。
【００４４】
かかる構成にした場合は、例えばアドレス期間中にダミーアドレス電極ＡＤ１にアドレスパルスを印加させることで、必ずダミーＹ電極との間で放電を発生させることができる。図４に戻って、図中に示される様にダミーアドレス電極ＡＤにアドレス期間中にアドレスパルスＶａを印加する。こうすることで、例え有効表示領域１００内のアドレス電極Ａ１，Ａ２，Ａ３．．．にアドレスパルスが印加されない全面消去の表示画面のフレームまたはサブフィールド期間であっても、ダミー電極どうしで必ず放電を発生させることができるので、常時点灯状態を継続することができる。ダミーアドレス電極ＡＤとダミーＹ電極との間で１回でも放電が発生するようにアドレスパルスとスキャンパルスが印加されれば良い。
【００４５】
尚、上記の実施例では、２本づつの表示電極対間で面放電を発生させる例を説明したが、本発明はこれに限らず、例えば表示電極を等間隔に配列して表示電極とその両側の表示電極との間で面放電を発生させる構成にしたパネルの場合も適用可能である。
【００４６】
【発明の効果】
以上説明した通り、本発明によれば、ＰＤＰの有効表示領域の外側にダミー表示電極対を設けて、この電極対間で放電を発生させ、偶発放電の原因となる蓄積電荷を分散、中和させることができ、偶発放電を防止することができる。
【００４７】
更に、そのダミー表示電極対の領域では、アドレス電極間の隔壁（リブ）を除去して広い領域に渡る放電を維持放電期間で発生させる。その結果、従来アドレス電極に沿って蓄積していた電荷を分散させ、中和させることができる。
【００４８】
また、水平方向に配列した表示電極対の上下端に設けたダミー表示電極対による維持放電領域間を、表示電極対の左右端の放電領域を介してつなぐことで、上下端に蓄積する逆極性の電荷を中和することができる。
【００４９】
上記の様に維持放電を常時発生させる為に、アドレス期間中はダミー表示電極のＹ電極とアドレス電極との間で放電を発生させ壁電荷を蓄積する様にする。その壁電荷が種火となってダミー領域が点灯することになる。また、ダミーアドレス電極とダミーＹ電極との間で必ず放電が発生する様にすることで、如何なる表示画面のフレーム期間であっても、常時ダミー領域で点灯させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＰＤＰの分解斜視図である。
【図２】本発明の実施の形態のＰＤＰの断面図である。
【図３】３電極面放電型のＰＤＰの表示電極対（Ｘ，Ｙ電極）とアドレス電極との関係を示すパネルの平面図である。
【図４】ＰＤＰの駆動方法を説明する為の電極印加電圧波形図である。
【図５】偶発放電の説明図である。
【図６】有効表示領域と常時点灯領域の詳細構成図である。
【図７】常時点灯領域２００をしゃ光するしゃ光膜３２を設けた例の平面図である。
【図８】図７の３００ー３００で切断した断面図である。
【図９】図７のしゃ光膜３２の改良例を示す断面図である。
【図１０】他の変形例の部分平面図である。
【符号の説明】
１０、２０ ガラス基板
１３Ｘ，Ｙ 表示電極対
１４ 誘電体層
Ａ１，Ａ２ アドレス電極
２２ 誘電体層
２３ 隔壁
３２ しゃ光膜

Claims (16)

1. 放電空間を介して対向配置された第一の基板と第二の基板を有し、該第一の基板の表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層とが形成され、該第二の基板の表面上に前記アドレス電極と交差する面放電用の複数の表示電極と、該表示電極を被覆する第二の誘電体層と、最も外側の該表示電極の外側に並列する複数のダミー表示電極とが形成されたプラズマディスプレイパネルと、
   前記アドレス電極、表示電極、ダミー表示電極に接続され、アドレス期間中に該アドレス電極と表示電極との交差部の所定のセルにプラズマ放電を発生させ、該アドレス期間後の維持放電期間に当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させる駆動回路とを有することを特徴とするプラズマディスプレイ装置。
2. 請求項１記載のプラズマディスプレイ装置において、
   前記第一の基板上の前記複数の表示電極が形成された有効表示領域内のアドレス電極間に隣接するアドレス電極間を隔離する隔壁を形成し、前記ダミー表示電極が形成された領域内のアドレス電極間には当該隔壁が形成されないことを特徴とする。
3. 請求項１記載のプラズマディスプレイ装置において、
   前記ダミー表示電極が前記複数の表示電極が形成された有効表示領域の上下外側に並設され、該有効表示領域の左または右外側領域に形成される表示電極間で維持放電期間に放電を発生し、該上下外側領域が該左または右外側領域を介してつなげられ、該上下外側領域及び該左または右外側領域で維持放電期間に放電が発生することを特徴とする。
4. 放電空間を介して対向配置された第一の基板と第二の基板を有し、該第一の基板の表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層とが形成され、該第二の基板の表面上に前記アドレス電極と交差する面放電用の複数の表示電極と、該表示電極を被覆する第二の誘電体層と、最も外側の該表示電極の外側に並列する複数のダミー表示電極とが形成されたプラズマディスプレイパネルと、
   前記アドレス電極、表示電極、ダミー表示電極に接続され、アドレス期間中に該アドレス電極と表示電極との交差部の所定のセル及び該アドレス電極とダミー表示電極との交差部にプラズマ放電を発生させ、該アドレス期間後の維持放電期間に当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させる駆動回路とを有することを特徴とするプラズマディスプレイ装置。
5. 請求項４記載のプラズマディスプレイ装置において、
   前記駆動回路は、前記アドレス期間において、前記複数の表示電極にスキャンパルスを順次印加しながら該アドレス電極の所定の電極にアドレスパルスを印加すると共に、更に該ダミー表示電極に前記スキャンパルスに対応する電圧を印加することを特徴とする。
6. 請求項５記載のプラズマディスプレイ装置おいて、
   前記駆動回路は、当該アドレス期間中に前記ダミー表示電極に前記スキャンパルスに対応する電圧を印加し続けることを特徴とする。
7. 請求項４又は５記載のプラズマディスプレイ装置において、
   前記第一の基板上の前記複数の表示電極が形成された有効表示領域内のアドレス電極間に隣接するアドレス電極間を隔離する隔壁を形成し、前記ダミー表示電極が形成された領域内のアドレス電極間には当該隔壁が形成されないことを特徴とする。
8. 請求項４又は５記載のプラズマディスプレイ装置において、
   前記ダミー表示電極が前記複数の表示電極が形成された有効表示領域の上下外側に併設され、該有効表示領域の左または右外側領域に形成される表示電極間で維持放電期間に放電を発生し、該上下外側領域が該左または右外側領域を介してつなげられ、該上下外側領域及び該左または右外側領域で維持放電期間に放電が発生することを特徴とする。
9. 放電空間を介して対向配置された第一の基板と第二の基板を有し、該第一の基板の表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層と、最も外側の該アドレス電極の外側に並列するダミーアドレス電極が形成され、該第二の基板の表面上に前記アドレス電極と交差する面放電用の複数の表示電極と、該表示電極を被覆する第二の誘電体層と、最も外側の該表示電極の外側に並列する複数のダミー表示電極とが形成されたプラズマディスプレイパネルと、
   前記アドレス電極、ダミーアドレス電極、表示電極、ダミー表示電極に接続され、アドレス期間中に該アドレス電極と表示電極との交差部の所定のセル及び該ダミーアドレス電極とダミー表示電極との交差部にプラズマ放電を発生させ、該アドレス期間後の維持放電期間に当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させる駆動回路とを有することを特徴とするプラズマディスプレイ装置。
10. 請求項１乃至９のいずれかに記載されたプラズマディスプレイ装置において、
    前記複数の表示電極が形成された有効表示領域の外側の領域に、当該外側の領域での放電に伴う発光をしゃ断するしゃ光膜を形成したことを特徴とする。
11. 請求項１乃至９のいずれかに記載されたプラズマディスプレイ装置において、
    前記複数の表示電極が形成された有効表示領域の外側の領域に位置する前記第二の誘電体層内に、暗色材料が含まれてなることを特徴とする。
12. 表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層とが形成された第一の基板と、
    表面上に前記アドレス電極と交差する面放電用の複数の平行な表示電極と、該表示電極を被覆する第二の誘電体層とが形成された第二の基板とを有し、
    該第一と第二の基板が放電空間を介して対向配置されたプラズマディスプレイパネルにおいて、
    前記第二の基板上の前記複数の表示電極が形成された有効表示領域の外側に並設されるダミー表示電極を更に有し、
    アドレス期間中に、該アドレス電極と表示電極との交差部の所定のセルにプラズマ放電を発生させる工程と、
    該アドレス期間後の維持放電期間に、当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させる工程とを有することを特徴とするプラズマディスプレイパネルの駆動方法。
13. 表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層とが形成された第一の基板と、
    表面上に前記アドレス電極と交差する面放電用の複数の平行な表示電極と、該表示電極を被覆する第二の誘電体層とが形成された第二の基板とを有し、
    該第一と第二の基板が放電空間を介して対向配置されたプラズマディスプレイパネルにおいて、
    前記第二の基板上の前記複数の表示電極が形成された有効表示領域の外側に併設されるダミー表示電極を更に有し、
    アドレス期間中に、該アドレス電極と表示電極との交差部の所定のセル及び該アドレス電極とダミー表示電極との交差部にプラズマ放電を発生させる工程と、該アドレス期間後の維持放電期間に、当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させる工程とを有することを特徴とするプラズマディスプレイパネルの駆動方法。
14. 請求項１３記載のプラズマディスプレイパネルの駆動方法において、
    前記アドレス期間において、前記複数の表示電極にスキャンパルスを順次印加しながら該アドレス電極の所定の電極にアドレスパルスを印加すると共に、更に該ダミー表示電極に前記スキャンパルスに対応する電圧を印加することを特徴とする。
15. 請求項１４記載のプラズマディスプレイパネルの駆動方法において、
    当該アドレス期間中に前記ダミー表示電極に前記スキャンパルスに対応する電圧を印加し続けることを特徴とする。
16. 表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層とが形成された第一の基板と、
    表面上に前記アドレス電極と交差する面放電用の複数の平行な表示電極と、該表示電極を被覆する第二の誘電体層とが形成された第二の基板とを有し、
    該第一と第二の基板が放電空間を介して対向配置されたプラズマディスプレイパネルにおいて、
    前記第二の基板上の前記複数の表示電極が形成された有効表示領域の外側に併設されるダミー表示電極と、
    前記第一の基板上の前記複数のアドレス電極が形成された有効表示領域の外側に併設されるダミーアドレス電極とを更に有し、
    アドレス期間中に、該アドレス電極と表示電極との交差部の所定のセル及び該ダミーアドレス電極とダミー表示電極との交差部にプラズマ放電を発生させる工程と、
    該アドレス期間後の維持放電期間に、当該放電が発生したセルと共にダミー表示電極の領域で維持放電を発生させる工程とを有することを特徴とするプラズマディスプレイパネルの駆動方法。

Images