JPH1125864A - プラズマディスプレイパネル - Google Patents
プラズマディスプレイパネルInfo
- Publication number
- JPH1125864A JPH1125864A JP9170838A JP17083897A JPH1125864A JP H1125864 A JPH1125864 A JP H1125864A JP 9170838 A JP9170838 A JP 9170838A JP 17083897 A JP17083897 A JP 17083897A JP H1125864 A JPH1125864 A JP H1125864A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- electrodes
- dielectric layer
- electrode
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】 空間電荷の蓄積により偶発的に発生する放電
を防止する。 【解決手段】 表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、表面上に前記アドレス電極と交差する面放電
用の複数の平行な表示電極と、該表示電極を被覆する第
二の誘電体層とが形成された第二の基板とを有し、該第
一と第二の基板が放電空間を介して対向配置されたプラ
ズマディスプレイパネルにおいて、前記アドレス電極上
の第一の誘電体層に所定間隔で穴を有することを特徴と
し、または、前記アドレス電極上の誘電体層を前記面放
電用の表示電極の対となる電極間に対応する部分に形成
し、電極対の間（逆スリット）には形成しないようにし
たことを特徴とする。
を防止する。 【解決手段】 表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、表面上に前記アドレス電極と交差する面放電
用の複数の平行な表示電極と、該表示電極を被覆する第
二の誘電体層とが形成された第二の基板とを有し、該第
一と第二の基板が放電空間を介して対向配置されたプラ
ズマディスプレイパネルにおいて、前記アドレス電極上
の第一の誘電体層に所定間隔で穴を有することを特徴と
し、または、前記アドレス電極上の誘電体層を前記面放
電用の表示電極の対となる電極間に対応する部分に形成
し、電極対の間（逆スリット）には形成しないようにし
たことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル（以下単にＰＤＰと称する。）に係り、特に
３電極面放電構造のＡＣ型ＰＤＰの偶発放電を防止した
構造に関する。
レイパネル（以下単にＰＤＰと称する。）に係り、特に
３電極面放電構造のＡＣ型ＰＤＰの偶発放電を防止した
構造に関する。
【０００２】
【従来の技術】面放電のＡＣ型ＰＤＰは、大画面のフル
カラー表示装置として注目されている。特に、３電極面
放電構造のＰＤＰは、表示側のガラス基板上に面放電を
発生する複数の平行な表示電極（以下Ｘ電極、Ｙ電極と
称する。）を形成し、反対側のガラス基板上にＸ，Ｙ電
極と直交するアドレス電極と蛍光体を形成している。そ
してＰＤＰの駆動は、全てのＸ，Ｙ電極間に一旦放電開
始電圧を超える大電圧を印加して全面同時点灯した後全
面消去する、リセット操作を加えてから、スキャン電極
であるＹ電極とアドレス電極との間で順次ライン対応に
選択放電による書き込みを行い、引き続き全Ｘ，Ｙ電極
間に共通に維持電圧を印加し書き込み放電で蓄積された
壁電荷を利用して維持放電を行わせることを基本とす
る。
カラー表示装置として注目されている。特に、３電極面
放電構造のＰＤＰは、表示側のガラス基板上に面放電を
発生する複数の平行な表示電極（以下Ｘ電極、Ｙ電極と
称する。）を形成し、反対側のガラス基板上にＸ，Ｙ電
極と直交するアドレス電極と蛍光体を形成している。そ
してＰＤＰの駆動は、全てのＸ，Ｙ電極間に一旦放電開
始電圧を超える大電圧を印加して全面同時点灯した後全
面消去する、リセット操作を加えてから、スキャン電極
であるＹ電極とアドレス電極との間で順次ライン対応に
選択放電による書き込みを行い、引き続き全Ｘ，Ｙ電極
間に共通に維持電圧を印加し書き込み放電で蓄積された
壁電荷を利用して維持放電を行わせることを基本とす
る。
【０００３】後に詳述するが、Ｙ電極とアドレス電極と
の間で生じた書き込み放電の結果、イオンと電子の空間
電荷が発生し、その大部分がそれら電極交点部の誘電体
層上に蓄積される。また、発生した空間電荷の一部は、
隣のスキャン用Ｙ電極とアドレス電極との書き込み放電
の種火として利用される。
の間で生じた書き込み放電の結果、イオンと電子の空間
電荷が発生し、その大部分がそれら電極交点部の誘電体
層上に蓄積される。また、発生した空間電荷の一部は、
隣のスキャン用Ｙ電極とアドレス電極との書き込み放電
の種火として利用される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
様に書き込み放電で発生した空間電荷は、その一部がＹ
電極のスキャン動作に伴ってアドレス電極方向に移動
し、最初と最後のスキャン用電極に対向したアドレス電
極両端部の誘電体層上に分極した形で蓄積されていく。
その結果、蓄積された電荷による大電圧で偶発的に放電
が発生し、画質の劣化を招くことになる。この現象は必
ずしも明確に解明されているわけではないが、少なくと
も維持放電に利用されない電荷がアドレス電極上の誘電
体層上に異常に蓄積される為に発生することは確認され
ている。
様に書き込み放電で発生した空間電荷は、その一部がＹ
電極のスキャン動作に伴ってアドレス電極方向に移動
し、最初と最後のスキャン用電極に対向したアドレス電
極両端部の誘電体層上に分極した形で蓄積されていく。
その結果、蓄積された電荷による大電圧で偶発的に放電
が発生し、画質の劣化を招くことになる。この現象は必
ずしも明確に解明されているわけではないが、少なくと
も維持放電に利用されない電荷がアドレス電極上の誘電
体層上に異常に蓄積される為に発生することは確認され
ている。
【０００５】そこで、本発明の目的は上記した偶発放電
の発生を防止することができるＰＤＰの構造を提供する
ことにある。
の発生を防止することができるＰＤＰの構造を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記の目的は、本発明に
よれば、表面上に複数のアドレス電極と、該アドレス電
極を被覆する第一の誘電体層とが形成された第一の基板
と、表面上に前記アドレス電極と交差する面放電用の複
数の平行な表示電極と、該表示電極を被覆する第二の誘
電体層とが形成された第二の基板とを有し、該第一と第
二の基板が放電空間を介して対向配置されたプラズマデ
ィスプレイパネルにおいて、前記アドレス電極上の第一
の誘電体層に所定間隔で穴を有することを特徴とするプ
ラズマディスプレイパネル、または、前記アドレス電極
上の誘電体層を前記面放電用の表示電極の対となる電極
間に対応する部分に形成し、電極対の間（逆スリット）
には形成しないようにしたことを特徴とするプラズマデ
ィスプレイパネルを提供することにより達成される。
よれば、表面上に複数のアドレス電極と、該アドレス電
極を被覆する第一の誘電体層とが形成された第一の基板
と、表面上に前記アドレス電極と交差する面放電用の複
数の平行な表示電極と、該表示電極を被覆する第二の誘
電体層とが形成された第二の基板とを有し、該第一と第
二の基板が放電空間を介して対向配置されたプラズマデ
ィスプレイパネルにおいて、前記アドレス電極上の第一
の誘電体層に所定間隔で穴を有することを特徴とするプ
ラズマディスプレイパネル、または、前記アドレス電極
上の誘電体層を前記面放電用の表示電極の対となる電極
間に対応する部分に形成し、電極対の間（逆スリット）
には形成しないようにしたことを特徴とするプラズマデ
ィスプレイパネルを提供することにより達成される。
【０００７】
【作用】本発明では、放電によって消去しきれない過剰
電荷がアドレス電極側にたまった場合、アドレス電極上
の第一の誘電体層に穴をあけたり、または、第一の誘電
体層そのものを放電スリットに対応したパターンに形成
することで、電荷を逃がすことにより、アドレス電極上
の第一の誘電体層にたまった過剰電荷による偶発的な放
電を防ぐことが可能となる。
電荷がアドレス電極側にたまった場合、アドレス電極上
の第一の誘電体層に穴をあけたり、または、第一の誘電
体層そのものを放電スリットに対応したパターンに形成
することで、電荷を逃がすことにより、アドレス電極上
の第一の誘電体層にたまった過剰電荷による偶発的な放
電を防ぐことが可能となる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に従って説明する。しかしながら、本発明の技
術的範囲がその実施の形態に限定されるものではない。
図１は、本発明の実施の形態のＰＤＰの分解斜視図であ
る。また、図２は、そのＰＤＰの表示電極対に沿った断
面図である。両方の図を参照してその基本的な構造につ
いて説明する。１０は表示側のガラス基板で、図の上側
の方向に光が出ていく。２０は、背面側のガラス基板で
ある。表示側のガラス基板１０上には、透明電極１１と
その上（図面上は下）に形成された導電性の高いバス電
極１２からなる表示電極対としてのＸ電極１３ＸとＹ電
極１３Ｙが形成され、ＰｂＯ等の低融点ガラスからなる
誘電体層１４とＭｇＯからなる保護層１５で覆われてい
る。バス電極１２は、透明電極１１の導電性を補うため
に、対になるＸ電極とＹ電極の互いに遠い外側端部に沿
って設けられる。透明電極１１は、例えばＩＴＯにより
形成され、バス電極１２は例えばＣｒ／Ｃｕ／Ｃｒの３
層構造よりなる。
て、図面に従って説明する。しかしながら、本発明の技
術的範囲がその実施の形態に限定されるものではない。
図１は、本発明の実施の形態のＰＤＰの分解斜視図であ
る。また、図２は、そのＰＤＰの表示電極対に沿った断
面図である。両方の図を参照してその基本的な構造につ
いて説明する。１０は表示側のガラス基板で、図の上側
の方向に光が出ていく。２０は、背面側のガラス基板で
ある。表示側のガラス基板１０上には、透明電極１１と
その上（図面上は下）に形成された導電性の高いバス電
極１２からなる表示電極対としてのＸ電極１３ＸとＹ電
極１３Ｙが形成され、ＰｂＯ等の低融点ガラスからなる
誘電体層１４とＭｇＯからなる保護層１５で覆われてい
る。バス電極１２は、透明電極１１の導電性を補うため
に、対になるＸ電極とＹ電極の互いに遠い外側端部に沿
って設けられる。透明電極１１は、例えばＩＴＯにより
形成され、バス電極１２は例えばＣｒ／Ｃｕ／Ｃｒの３
層構造よりなる。
【０００９】背面ガラス基板２０上には、例えばシリコ
ン酸化膜からなる下地のパッシベーション膜２１上に、
ストライプ上のアドレス電極Ａ１，Ａ２，Ａ３が設けら
れ、誘電体層２２で覆われている。アドレス電極Ａ１〜
Ａ３は、例えばＣｒ／Ｃｕ／Ｃｒの３層構造よりなり、
誘電体層２２はＰｂＯ等の低融点ガラスからなる。ま
た、アドレス電極Ａ１，Ａ２，Ａ３に隣接するようにス
トライプ状の障壁（リブ）２３が形成される。この障壁
２３は、ＰｂＯ等の低融点ガラスからなり、平行な表示
電極対の長手方向の放電を仕切る放電バリヤとしての機
能と、蛍光体の発光を色毎に仕切る光のストローク防止
用バリヤとしての機能を有する。隣接するリブ２３毎に
赤、青、緑の蛍光体層２４Ｒ，２４Ｇ，２４Ｂがアドレ
ス電極上及びリブ壁面を被覆するように塗り分けられて
いる。
ン酸化膜からなる下地のパッシベーション膜２１上に、
ストライプ上のアドレス電極Ａ１，Ａ２，Ａ３が設けら
れ、誘電体層２２で覆われている。アドレス電極Ａ１〜
Ａ３は、例えばＣｒ／Ｃｕ／Ｃｒの３層構造よりなり、
誘電体層２２はＰｂＯ等の低融点ガラスからなる。ま
た、アドレス電極Ａ１，Ａ２，Ａ３に隣接するようにス
トライプ状の障壁（リブ）２３が形成される。この障壁
２３は、ＰｂＯ等の低融点ガラスからなり、平行な表示
電極対の長手方向の放電を仕切る放電バリヤとしての機
能と、蛍光体の発光を色毎に仕切る光のストローク防止
用バリヤとしての機能を有する。隣接するリブ２３毎に
赤、青、緑の蛍光体層２４Ｒ，２４Ｇ，２４Ｂがアドレ
ス電極上及びリブ壁面を被覆するように塗り分けられて
いる。
【００１０】また、図２に示される通り、表示側基板１
０と背面側基板２０とは約１００μｍ程度のギャップを
保って組み合わされ、その間の空間２５にはＮｅ＋Ｘｅ
の放電用の混合ガスが封入される。図３は、上記の３電
極面放電型のＰＤＰのＸ，Ｙ電極とアドレス電極との関
係を示すパネルの平面図である。Ｘ電極Ｘ１〜Ｘ１０は
横方向に並行して配列されかつ基板端部において共通接
続され、Ｙ電極Ｙ１〜Ｙ１０は各Ｘ電極に隣接してそれ
らの間にそれぞれ面放電用の放電スリットを形成するよ
うに設けられ、かつ個別に基板端部に導出されている。
これらのＸ，Ｙ電極はそれぞれ対になって、表示ライン
を形成し、表示のための維持放電電圧が交互に印加され
る。なお、ＸＤ１，ＸＤ２及びＹＤ１，ＹＤ２はそれぞ
れ有効表示領域の外側に設けられるダミー電極であり、
パネルの周辺部分の製造プロセスによる非線形特性の特
性を緩和する為に設けられている。図３中では、上下左
右に１本または１対ずつ設けられているが、これらのダ
ミー電極の数は適宜選択される。そして、背面側基板２
０上に設けられるアドレス電極Ａ１〜Ａ１４は、Ｘ，Ｙ
電極と直交して設けられる。
０と背面側基板２０とは約１００μｍ程度のギャップを
保って組み合わされ、その間の空間２５にはＮｅ＋Ｘｅ
の放電用の混合ガスが封入される。図３は、上記の３電
極面放電型のＰＤＰのＸ，Ｙ電極とアドレス電極との関
係を示すパネルの平面図である。Ｘ電極Ｘ１〜Ｘ１０は
横方向に並行して配列されかつ基板端部において共通接
続され、Ｙ電極Ｙ１〜Ｙ１０は各Ｘ電極に隣接してそれ
らの間にそれぞれ面放電用の放電スリットを形成するよ
うに設けられ、かつ個別に基板端部に導出されている。
これらのＸ，Ｙ電極はそれぞれ対になって、表示ライン
を形成し、表示のための維持放電電圧が交互に印加され
る。なお、ＸＤ１，ＸＤ２及びＹＤ１，ＹＤ２はそれぞ
れ有効表示領域の外側に設けられるダミー電極であり、
パネルの周辺部分の製造プロセスによる非線形特性の特
性を緩和する為に設けられている。図３中では、上下左
右に１本または１対ずつ設けられているが、これらのダ
ミー電極の数は適宜選択される。そして、背面側基板２
０上に設けられるアドレス電極Ａ１〜Ａ１４は、Ｘ，Ｙ
電極と直交して設けられる。
【００１１】Ｘ，Ｙ電極はペアになって維持放電電圧が
交互に印加され、Ｙ電極は情報を書き込む時のスキャン
電極としても利用される。アドレス電極は、情報を書き
込む時に利用され、情報に従って順次アドレス電極とス
キャン対象のＹ電極との間でプラズマ放電が発生され
る。従って、各アドレス電極には１セル分の放電電流し
か流す必要がない。また、その放電電圧は、Ｙ電極との
組み合わせで決まるので、比較的低電圧での駆動が可能
である。このような低電流、低電圧駆動が、大表示画面
を可能にしている。
交互に印加され、Ｙ電極は情報を書き込む時のスキャン
電極としても利用される。アドレス電極は、情報を書き
込む時に利用され、情報に従って順次アドレス電極とス
キャン対象のＹ電極との間でプラズマ放電が発生され
る。従って、各アドレス電極には１セル分の放電電流し
か流す必要がない。また、その放電電圧は、Ｙ電極との
組み合わせで決まるので、比較的低電圧での駆動が可能
である。このような低電流、低電圧駆動が、大表示画面
を可能にしている。
【００１２】図４は、具体的なＰＤＰの駆動方法を説明
する為の電極印加電圧波形図である。それぞれの電極に
印可される電圧は、例えば、Ｖｗ＝１３０Ｖ，Ｖｓ＝１
８０Ｖ，Ｖａ＝５０Ｖ，−Ｖｓｃ＝−５０Ｖ，−Ｖｙ＝
−１５０Ｖであり、Ｖａｗ，Ｖａｘはそれぞれの他の電
極に印可される電圧の中間電位に設定される。３電極面
放電型のＰＤＰの駆動では、１つのサブフィールドがリ
セット期間、アドレス期間、及び維持放電期間（表示期
間）から構成される。そして、１フレームは複数のサブ
フィールドで構成される。
する為の電極印加電圧波形図である。それぞれの電極に
印可される電圧は、例えば、Ｖｗ＝１３０Ｖ，Ｖｓ＝１
８０Ｖ，Ｖａ＝５０Ｖ，−Ｖｓｃ＝−５０Ｖ，−Ｖｙ＝
−１５０Ｖであり、Ｖａｗ，Ｖａｘはそれぞれの他の電
極に印可される電圧の中間電位に設定される。３電極面
放電型のＰＤＰの駆動では、１つのサブフィールドがリ
セット期間、アドレス期間、及び維持放電期間（表示期
間）から構成される。そして、１フレームは複数のサブ
フィールドで構成される。
【００１３】リセット期間では、時刻ａ−ｂにて共通接
続されたＸ電極に全面書き込みパルスが印可され、パネ
ル全面のＸＹ電極間で放電が発生する（図中Ｗ）。この
放電で空間２５に発生した電荷のうち、正電荷イオンが
電圧の低いＹ電極側に引き寄せられ、負電荷電子が電圧
の高いＸ電極側に引き寄せられる。その結果、書き込み
パルスがなくなる時刻ｂにて、今度はＸ電極とＹ電極間
に上記の引き寄せられて誘電体層１４上に蓄積された電
荷による高電界により、再度放電（自己消去放電）が発
生する（図中Ｃ）。その結果、全てのＸ，Ｙ電極上の電
荷が中和されてしまい、パネル全体のリセットが終了す
る。期間ｂ−ｃはその電荷の中和に要する時間である。
続されたＸ電極に全面書き込みパルスが印可され、パネ
ル全面のＸＹ電極間で放電が発生する（図中Ｗ）。この
放電で空間２５に発生した電荷のうち、正電荷イオンが
電圧の低いＹ電極側に引き寄せられ、負電荷電子が電圧
の高いＸ電極側に引き寄せられる。その結果、書き込み
パルスがなくなる時刻ｂにて、今度はＸ電極とＹ電極間
に上記の引き寄せられて誘電体層１４上に蓄積された電
荷による高電界により、再度放電（自己消去放電）が発
生する（図中Ｃ）。その結果、全てのＸ，Ｙ電極上の電
荷が中和されてしまい、パネル全体のリセットが終了す
る。期間ｂ−ｃはその電荷の中和に要する時間である。
【００１４】次に、アドレス期間（図中ｃ−ｄ）では、
Ｙ電極に−５０Ｖ（−Ｖｓｃ）、Ｘ電極に５０Ｖ（Ｖ
ａ）を印可し、Ｙ電極に対してスキャンパルス−１５０
Ｖ（−Ｖｙ）を順に印可しながら、アドレス電極に表示
情報に従ったアドレスパルス５０Ｖ（Ｖａ）を印可す
る。この結果、アドレス電極とスキャン電極との間に２
００Ｖの大電圧が印可され、プラズマ放電（アドレス放
電）が発生する。この時、リセット終了時にアドレス電
極上の誘電体層２２上に多少の正電荷が残っており、こ
の正電荷がアドレス放電の種火として利用される。アド
レス放電では、印加パルスがリセット時の全面書き込み
パルス程は大きな電圧及びパルス幅ではないので、パル
スの印可が終了しても蓄積電荷による反対の放電は生じ
ない。そして、放電によって発生した空間電荷は、５０
Ｖ印可のＸ電極側及びアドレス電荷側に電子が、−５０
Ｖ印加のＹ電極側にイオンがそれぞれの誘電体層１４，
２２上に壁電荷として蓄積される。
Ｙ電極に−５０Ｖ（−Ｖｓｃ）、Ｘ電極に５０Ｖ（Ｖ
ａ）を印可し、Ｙ電極に対してスキャンパルス−１５０
Ｖ（−Ｖｙ）を順に印可しながら、アドレス電極に表示
情報に従ったアドレスパルス５０Ｖ（Ｖａ）を印可す
る。この結果、アドレス電極とスキャン電極との間に２
００Ｖの大電圧が印可され、プラズマ放電（アドレス放
電）が発生する。この時、リセット終了時にアドレス電
極上の誘電体層２２上に多少の正電荷が残っており、こ
の正電荷がアドレス放電の種火として利用される。アド
レス放電では、印加パルスがリセット時の全面書き込み
パルス程は大きな電圧及びパルス幅ではないので、パル
スの印可が終了しても蓄積電荷による反対の放電は生じ
ない。そして、放電によって発生した空間電荷は、５０
Ｖ印可のＸ電極側及びアドレス電荷側に電子が、−５０
Ｖ印加のＹ電極側にイオンがそれぞれの誘電体層１４，
２２上に壁電荷として蓄積される。
【００１５】この点は、図５の偶発放電の説明図のアド
レス放電（Ａ）（Ｂ）により、更によく理解される。図
に示される通り、アドレス放電で発生し蓄積されるＸ電
極とＹ電極上の蓄積電荷は、後の維持放電期間（図４中
ｄ以降）での維持放電の為のメモリ機能を果たす。即
ち、後の維持放電電圧がＸ，Ｙ電極間に印加されると、
アドレス期間に放電して壁電荷が蓄積されているセルの
Ｘ，Ｙ電極間に、その維持パルス電圧と蓄積電荷の電圧
とが重畳されて、維持放電がＸ，Ｙ電極間で発生する。
レス放電（Ａ）（Ｂ）により、更によく理解される。図
に示される通り、アドレス放電で発生し蓄積されるＸ電
極とＹ電極上の蓄積電荷は、後の維持放電期間（図４中
ｄ以降）での維持放電の為のメモリ機能を果たす。即
ち、後の維持放電電圧がＸ，Ｙ電極間に印加されると、
アドレス期間に放電して壁電荷が蓄積されているセルの
Ｘ，Ｙ電極間に、その維持パルス電圧と蓄積電荷の電圧
とが重畳されて、維持放電がＸ，Ｙ電極間で発生する。
【００１６】図５（Ａ）（Ｂ）に示される用に、スキャ
ンパルス（−Ｖｙ）がＹ電極を移動していくに従い、空
間電荷の例えば正電荷が図５の左側に移動し、負電荷は
右側に移動し、両端でそれぞれ蓄積されるものと思われ
る。そして、上記のメモリ機能として利用されないアド
レス電極上の電荷は、その後の維持放電期間でも放電せ
ず、蓄積され（図５（Ｃ））、やがて表示領域の周辺、
特に上下端のＹ電極近傍からアドレス電極に沿って偶発
的に放電を発生させる（図５（Ｄ））。
ンパルス（−Ｖｙ）がＹ電極を移動していくに従い、空
間電荷の例えば正電荷が図５の左側に移動し、負電荷は
右側に移動し、両端でそれぞれ蓄積されるものと思われ
る。そして、上記のメモリ機能として利用されないアド
レス電極上の電荷は、その後の維持放電期間でも放電せ
ず、蓄積され（図５（Ｃ））、やがて表示領域の周辺、
特に上下端のＹ電極近傍からアドレス電極に沿って偶発
的に放電を発生させる（図５（Ｄ））。
【００１７】最後に、維持放電期間では、アドレス期間
で記憶された壁電荷を利用して、表示の輝度に応じた回
数の放電が行われる。即ち、Ｘ，Ｙ電極間に、壁電荷が
あるセルでは放電するが壁電荷のないセルでは放電しな
い程度の維持パルスが印加される。その結果、アドレス
期間で壁電荷が蓄積されたセルではＸ，Ｙ電極間で交互
に放電が繰り返される。この放電パルスの数に応じて、
表示の輝度が表現される。従って、このサブフィールド
を複数回にわたり重み付けした維持放電期間で繰り返す
ことで多階調表示を可能にする。そして、ＲＧＢのセル
で組み合わせることでフルカラー表示を実現できる。
で記憶された壁電荷を利用して、表示の輝度に応じた回
数の放電が行われる。即ち、Ｘ，Ｙ電極間に、壁電荷が
あるセルでは放電するが壁電荷のないセルでは放電しな
い程度の維持パルスが印加される。その結果、アドレス
期間で壁電荷が蓄積されたセルではＸ，Ｙ電極間で交互
に放電が繰り返される。この放電パルスの数に応じて、
表示の輝度が表現される。従って、このサブフィールド
を複数回にわたり重み付けした維持放電期間で繰り返す
ことで多階調表示を可能にする。そして、ＲＧＢのセル
で組み合わせることでフルカラー表示を実現できる。
【００１８】［偶発放電対策］図５に示される通り、
Ｘ，Ｙ電極上に形成された誘電体層１４上には、壁電荷
が蓄積されて維持放電期間での放電に利用される。しか
し、上下端のＹ電極近傍に転送されて蓄積された電荷
は、Ｙ電極のスキャンによる転送がなくしかも維持放電
の種火としての利用がない。そのため、上下端に蓄積さ
れた電荷は複数回のスキャン期間を経て大量に蓄積さ
れ、図５（Ｄ）の様に偶発放電の原因となる。
Ｘ，Ｙ電極上に形成された誘電体層１４上には、壁電荷
が蓄積されて維持放電期間での放電に利用される。しか
し、上下端のＹ電極近傍に転送されて蓄積された電荷
は、Ｙ電極のスキャンによる転送がなくしかも維持放電
の種火としての利用がない。そのため、上下端に蓄積さ
れた電荷は複数回のスキャン期間を経て大量に蓄積さ
れ、図５（Ｄ）の様に偶発放電の原因となる。
【００１９】そこで、本発明では、アドレス電極の存在
する誘電体層に穴を追加する構造を採用して、偶発放電
の原因となる空間電荷の蓄積を防止する。図６および図
７は、電荷の蓄積を防止する為の第１の実施例の構造を
示す平面図と断面図である。図６および図７の実施例で
は、アドレス電極Ａ上の誘電体層２２に所定間隔で穴２
５を追加することにより、誘電体層上の電荷を逃がす構
造を提供する。その構造において、穴２５の大きさは、
電極に対して電帯の通路を与えれば良いので電極幅に比
べて充分小さくて良い。そのことにより、アドレス動作
シーケンスに必要な壁電荷の蓄積機能を損なうこともな
く、また、電極の露出面積をダメージの起きない程度の
必要最小限とする構造を有するプラズマディスプレイパ
ネルの提供が可能となる。
する誘電体層に穴を追加する構造を採用して、偶発放電
の原因となる空間電荷の蓄積を防止する。図６および図
７は、電荷の蓄積を防止する為の第１の実施例の構造を
示す平面図と断面図である。図６および図７の実施例で
は、アドレス電極Ａ上の誘電体層２２に所定間隔で穴２
５を追加することにより、誘電体層上の電荷を逃がす構
造を提供する。その構造において、穴２５の大きさは、
電極に対して電帯の通路を与えれば良いので電極幅に比
べて充分小さくて良い。そのことにより、アドレス動作
シーケンスに必要な壁電荷の蓄積機能を損なうこともな
く、また、電極の露出面積をダメージの起きない程度の
必要最小限とする構造を有するプラズマディスプレイパ
ネルの提供が可能となる。
【００２０】さらに、穴２５は放電している部分である
放電スリットの間、すなわち表示電極対の間に相当する
逆スリット（対向部の誘電体層部分）に配置を行う。そ
のことにより、アドレス電極の一部の必要な電荷の蓄積
機能を損なうことなく過剰電荷による偶発放電を防ぐこ
とが可能となる。図７は、電荷の蓄積を防止する為の別
の、また上記穴２５を逆スリット上で連結させたとして
も同様の効果をうることができる構造を示す断面図であ
る。図７の例では、即ち電極アドレスＡ上の誘電体層２
２を、放電スリットの部分のみに対応した縞状パターン
２６に形成する。
放電スリットの間、すなわち表示電極対の間に相当する
逆スリット（対向部の誘電体層部分）に配置を行う。そ
のことにより、アドレス電極の一部の必要な電荷の蓄積
機能を損なうことなく過剰電荷による偶発放電を防ぐこ
とが可能となる。図７は、電荷の蓄積を防止する為の別
の、また上記穴２５を逆スリット上で連結させたとして
も同様の効果をうることができる構造を示す断面図であ
る。図７の例では、即ち電極アドレスＡ上の誘電体層２
２を、放電スリットの部分のみに対応した縞状パターン
２６に形成する。
【００２１】放電スリットに対応したパターンに誘電体
層２２を形成した構造をとることにより、所定間隔で穴
２５をあけて空間電荷を逃がす実施例１の方法よりも、
さらに確度を高く偶発放電を防ぐことが可能となる。上
記図６および図７の実施例における穴２５やスリット部
の形状にはその形状に対応したマスクパターンを利用し
て、誘電体層２２を印刷形成する手法や、全面均一に誘
電体層を形成した後、エッチング方法などで所要部を除
去する方法を採用してもよい。
層２２を形成した構造をとることにより、所定間隔で穴
２５をあけて空間電荷を逃がす実施例１の方法よりも、
さらに確度を高く偶発放電を防ぐことが可能となる。上
記図６および図７の実施例における穴２５やスリット部
の形状にはその形状に対応したマスクパターンを利用し
て、誘電体層２２を印刷形成する手法や、全面均一に誘
電体層を形成した後、エッチング方法などで所要部を除
去する方法を採用してもよい。
【００２２】図８は、電荷の蓄積を防止する為の別の構
造を示す断面図である。図８の例では、電極アドレスＡ
上の誘電体層２２として、所定厚みの半分以下の厚みで
まず第一層目２７を印刷形成する。その後、放電スリッ
トに対応する部分のみに第二層目２８を形成する。この
ように、電極アドレス上の誘電体層を２回に分けて形成
することにより、薄い逆スリット対応部分を通して、過
剰電荷を逃し、偶発放電を防ぐことが可能となる。
造を示す断面図である。図８の例では、電極アドレスＡ
上の誘電体層２２として、所定厚みの半分以下の厚みで
まず第一層目２７を印刷形成する。その後、放電スリッ
トに対応する部分のみに第二層目２８を形成する。この
ように、電極アドレス上の誘電体層を２回に分けて形成
することにより、薄い逆スリット対応部分を通して、過
剰電荷を逃し、偶発放電を防ぐことが可能となる。
【００２３】
【発明の効果】以上説明した通り、本発明によれば、ア
ドレス電極上の誘電体層において、所定間隔で穴を形成
すること、および、放電スリットに対応したパターンに
誘電体層を形成することによって、アドレスのためのス
キャン動作に伴う過剰電荷の蓄積により偶発的に発生す
る放電を防止することができる。
ドレス電極上の誘電体層において、所定間隔で穴を形成
すること、および、放電スリットに対応したパターンに
誘電体層を形成することによって、アドレスのためのス
キャン動作に伴う過剰電荷の蓄積により偶発的に発生す
る放電を防止することができる。
【図１】本発明の実施の形態のＰＤＰの分解斜視図であ
る。
る。
【図２】本発明の実施の形態のＰＤＰの断面図である。
【図３】３電極面放電型のＰＤＰの表示電極対（Ｘ，Ｙ
電極）とアドレス電極との関係を示すパネルの平面図で
ある。
電極）とアドレス電極との関係を示すパネルの平面図で
ある。
【図４】ＰＤＰの駆動方法を説明する為の電極印加電圧
波形図である。
波形図である。
【図５】偶発放電の説明図である。
【図６】電荷の蓄積を防止する為の構造を示す平面図で
ある。
ある。
【図７】電荷の蓄積を防止する為の別の構造を示す断面
図である。
図である。
【図８】電荷の蓄積を防止する為の別の構造を示す断面
図である。
図である。
１０，２０ ガラス基板 １１ 透明電極 １２ バス電極 １３Ｘ，Ｙ 表示電極対 １４，２２ 誘電体層 １５ 保護層 Ａ１, Ａ２ アドレス電極 ２３ 障壁 ２４ 蛍光体層 ２５ 穴
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 健夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大川 泰史 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (3)
- 【請求項１】 表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、 表面上に前記アドレス電極と交差する面放電用の複数の
平行な表示電極と、該表示電極を被覆する第二の誘電体
層とが形成された第二の基板とを有し、 該第一と第二の基板が放電空間を介して対向配置された
プラズマディスプレイパネルにおいて、 前記第一の基板の前記アドレス電極上の第一の誘電体層
に所定間隔で穴を有することを特徴とするプラズマディ
スプレイパネル。 - 【請求項２】 表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、 表面上に前記アドレス電極と交差する面放電用の複数の
平行な表示電極対と、該表示電極対を被覆する第二の誘
電体層とが形成された第二の基板とを有し、 該第一と第二の基板が放電空間を介して対向配置された
プラズマディスプレイパネルにおいて、 前記第一の基板の前記アドレス電極上の第一の誘電体層
を前記第二基板上の対となる隣接電極間の放電スリット
に対応する部分に形成したことを特徴とするプラズマデ
ィスプレイパネル。 - 【請求項３】 表面上に複数のアドレス電極と、該アド
レス電極を被覆する第一の誘電体層とが形成された第一
の基板と、 表面上に前記アドレス電極を交差する面放電用の複数の
平行な表示電極と、該表示電極を被覆する第二の誘電体
層とが形成された第二の基板とを有し、 該第一と第二の基板が放電空間を介して対向配置された
プラズマディスプレイパネルにおいて、 前記第一の基板の前記アドレス電極上の第一の誘電体層
を、所定厚みの半分の厚みで形成した第一層と、前に第
二基板上の対となる隣接電極間の放電スリットに対応す
る部分に形成した第二層とで形成したことを特徴とする
プラズマディスプレイパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170838A JPH1125864A (ja) | 1997-06-27 | 1997-06-27 | プラズマディスプレイパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170838A JPH1125864A (ja) | 1997-06-27 | 1997-06-27 | プラズマディスプレイパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1125864A true JPH1125864A (ja) | 1999-01-29 |
Family
ID=15912275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9170838A Withdrawn JPH1125864A (ja) | 1997-06-27 | 1997-06-27 | プラズマディスプレイパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1125864A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323980B1 (ko) * | 1999-06-12 | 2002-02-16 | 구자홍 | 플라즈마 표시소자 |
| US6545405B1 (en) * | 1999-03-31 | 2003-04-08 | Matsushita Electric Industrial Co., Ltd. | AC plasma display panel having scanning/sustain electrodes of particular structure |
| WO2010049975A1 (ja) * | 2008-10-30 | 2010-05-06 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイパネル |
| CN102412270A (zh) * | 2011-07-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | Igbt结构及其制备方法 |
-
1997
- 1997-06-27 JP JP9170838A patent/JPH1125864A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545405B1 (en) * | 1999-03-31 | 2003-04-08 | Matsushita Electric Industrial Co., Ltd. | AC plasma display panel having scanning/sustain electrodes of particular structure |
| KR100323980B1 (ko) * | 1999-06-12 | 2002-02-16 | 구자홍 | 플라즈마 표시소자 |
| WO2010049975A1 (ja) * | 2008-10-30 | 2010-05-06 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイパネル |
| CN102412270A (zh) * | 2011-07-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | Igbt结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514870B2 (en) | Plasma display panel having first and second electrode groups | |
| JP3565650B2 (ja) | Ａｃ型ｐｄｐの駆動方法及び表示装置 | |
| JP4357463B2 (ja) | プラズマディスプレーパネル | |
| JP3792323B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3543897B2 (ja) | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
| US7227513B2 (en) | Plasma display and driving method thereof | |
| JP3591971B2 (ja) | Ａｃ型ｐｄｐ及びその駆動方法 | |
| JPH1125864A (ja) | プラズマディスプレイパネル | |
| JP2001272949A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3644789B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP3636250B2 (ja) | プラズマディスプレイパネル | |
| JPH09259767A (ja) | Ａｃ型ｐｄｐ及びその駆動方法 | |
| KR100323973B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JP2003157042A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP4109144B2 (ja) | プラズマディスプレイパネル | |
| JP2963515B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| KR100715626B1 (ko) | 롱갭 방전에 적합한 전극 배치 구조를 갖는 플라즈마디스플레이 패널 및 그의 구동 방법 | |
| JP2001076627A (ja) | プラズマディスプレイパネル | |
| KR100592318B1 (ko) | 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치 | |
| JP2002134033A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP2006294542A (ja) | プラズマディスプレイパネル | |
| JP4069965B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP3272396B2 (ja) | プラズマディスプレイ装置 | |
| KR100811529B1 (ko) | 플라즈마 디스플레이 패널 | |
| WO2012102013A1 (ja) | プラズマディスプレイパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |