WO2012102013A1 - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
WO2012102013A1
WO2012102013A1 PCT/JP2012/000407 JP2012000407W WO2012102013A1 WO 2012102013 A1 WO2012102013 A1 WO 2012102013A1 JP 2012000407 W JP2012000407 W JP 2012000407W WO 2012102013 A1 WO2012102013 A1 WO 2012102013A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
transparent electrode
discharge
display area
discharge gap
Prior art date
Application number
PCT/JP2012/000407
Other languages
English (en)
French (fr)
Inventor
徹也 白井
荒木　公太
仲川　整
松本　浩一
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/701,427 priority Critical patent/US20130088145A1/en
Priority to JP2012554675A priority patent/JPWO2012102013A1/ja
Priority to CN2012800019420A priority patent/CN102985994A/zh
Publication of WO2012102013A1 publication Critical patent/WO2012102013A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Definitions

  • the technology disclosed herein relates to a plasma display panel used for a display device or the like.
  • a display electrode included in a plasma display panel (hereinafter referred to as PDP) has a configuration in which a wide band-like transparent electrode and a metal bus electrode are laminated.
  • a display electrode is used in which the display electrode is divided into a plurality of portions and provided with openings (for example, Patent Documents). 1).
  • the PDP includes a front plate and a back plate provided to face the front plate.
  • the front plate has a display region that generates a discharge with the back plate, and a non-display region provided around the display region. Further, the front plate has a first electrode and a second electrode parallel to the first electrode. A discharge gap is provided between the first electrode and the second electrode.
  • the first electrode includes a first transparent electrode and a first bus electrode provided on the first transparent electrode.
  • the second electrode includes a second transparent electrode and a second bus electrode provided on the second transparent electrode.
  • the first transparent electrode includes a first base portion and a plurality of first protrusions protruding from the first base portion toward the discharge gap.
  • the second transparent electrode includes a second base portion and a plurality of second protrusions protruding from the second base portion toward the discharge gap.
  • the discharge gap in the non-display area is larger than the discharge gap in the display area.
  • FIG. 1 is an exploded perspective view showing a PDP.
  • FIG. 2 is a front view of the PDP.
  • FIG. 3 is a view showing a part of a cross section taken along line 3-3 in FIG.
  • FIG. 4 is an electrode array diagram of the PDP.
  • FIG. 5 is a plan view showing the positional relationship between the scan electrodes, the sustain electrodes, and the partition walls in the display area of the PDP according to the first embodiment.
  • FIG. 6 is a plan view showing the positional relationship between scan electrodes, sustain electrodes, and partitions in the display area and non-display area of the PDP according to the first exemplary embodiment.
  • FIG. 5 is a plan view showing the positional relationship between scan electrodes, sustain electrodes, and partitions in the display area and non-display area of the PDP according to the first exemplary embodiment.
  • FIG. 7 is a plan view showing the positional relationship between scan electrodes, sustain electrodes, and partitions in the display area and non-display area of the PDP according to the second exemplary embodiment.
  • FIG. 8 is a plan view showing the positional relationship between scan electrodes, sustain electrodes, and partitions in the display area and non-display area of the PDP according to the third exemplary embodiment.
  • FIG. 9 is a block diagram illustrating an overall configuration of a plasma display device using the PDP according to the embodiment.
  • FIG. 10 is a waveform diagram showing drive voltage waveforms applied to the respective electrodes of the PDP.
  • the PDP 21 includes a front plate 1 and a back plate 2.
  • the front plate 1 and the back plate 2 are arranged to face each other so as to form a discharge space 3 therebetween.
  • the PDP 21 has a display area and a non-display area provided around the display area.
  • the front plate 1 includes a front substrate 4, display electrodes 7, a dielectric layer 8 and a protective film 9.
  • a plurality of conductive display electrodes 7 are arranged on a glass front substrate 4.
  • the display electrode 7 includes a scan electrode 5 and a sustain electrode 6.
  • Scan electrode 5 includes a transparent electrode 5a and a bus electrode 5b.
  • the sustain electrode 6 includes a transparent electrode 6a and a bus electrode 6b.
  • Scan electrode 5 and sustain electrode 6 are arranged in parallel with each other with a discharge gap therebetween.
  • Dielectric layer 8 made of a glass material is formed so as to cover scan electrode 5 and sustain electrode 6.
  • a protective film 9 made of magnesium oxide (MgO) is formed on the dielectric layer 8.
  • the back plate 2 includes a back substrate 10, an insulator layer 11, data electrodes 12, barrier ribs 13, and phosphor layers 14R, 14G, and 14B.
  • a plurality of data electrodes 12 made of Ag are provided on a glass back substrate 10.
  • the data electrode 12 is covered with an insulator layer 11 made of a glass material.
  • the partition wall 13 includes a vertical partition wall 13a and a horizontal partition wall 13b.
  • the vertical partition wall 13 a is formed in parallel with the data electrode 12.
  • the horizontal partition wall 13b is formed to be orthogonal to the vertical partition wall 13a.
  • the partition wall 13 partitions the discharge space 3 formed between the front plate 1 and the back plate 2 for each discharge cell 15 (see FIG. 4).
  • Red (R), green (G), and blue (B) phosphor layers 14R, 14G, and 14B are provided on the surface of the insulator layer 11 and the side surfaces of the partition walls 13.
  • the phosphor layers 14R, 14G, and 14B are applied in the barrier ribs 13 in stripes along the vertical barrier ribs 13a.
  • the phosphor layers 14R, 14G, and 14B are arranged in the order of a phosphor layer 14B that emits blue light, a phosphor layer 14R that emits red light, and a phosphor layer 14G that emits green light.
  • the front plate 1 and the back plate 2 are arranged to face each other so that the scan electrode 5 and the sustain electrode 6 intersect with the data electrode 12.
  • a mixed gas of neon and xenon is enclosed in the discharge space 3 as a discharge gas.
  • the structure of the PDP 21 is not limited to that described above.
  • the structure of the PDP 21 may include, for example, a stripe-shaped partition wall 13.
  • the scan electrode 5 includes n scan electrodes Y1, Y2, Y3... Yn extending in the row direction.
  • Sustain electrode 6 includes n sustain electrodes X1, X2, X3... Xn extending in the row direction.
  • the data electrode 12 includes m data electrodes A1... Am that extend in the column direction.
  • a discharge cell 15 is formed in a region where a pair of scan electrode Yp and sustain electrode Xp (1 ⁇ p ⁇ n) and one data electrode Aq (1 ⁇ q ⁇ m) intersect. There are m ⁇ n discharge cells 15 formed in the discharge space 3.
  • Scan electrode 5 and sustain electrode 6 are formed on front plate 1 in a pattern of scan electrode Y 1 -sustain electrode X 1 -sustain electrode X 2 -scan electrode Y 2. Scan electrode 5 and sustain electrode 6 are connected to a terminal of a drive circuit provided outside the display region where discharge cells 15 are formed.
  • the plasma display device 200 includes a PDP 21, an image signal processing circuit 22, a data electrode drive circuit 23, a scan electrode drive circuit 24, a sustain electrode drive circuit 25, and the configuration shown in FIGS.
  • a timing generation circuit 26 and a power supply circuit are provided.
  • the data electrode drive circuit 23 is connected to one end of the data electrode 12 of the PDP 21.
  • the data electrode drive circuit 23 has a plurality of data drivers made of semiconductor elements for supplying a voltage to the data electrode 12.
  • the data electrode 12 is divided into a plurality of blocks, each having several data electrodes 12 as one block.
  • a plurality of data drivers in block units are connected to an electrode lead portion provided at the lower end portion of the PDP 21.
  • the image signal processing circuit 22 converts the image signal sig into image data for each subfield.
  • the data electrode drive circuit 23 converts the image data for each subfield into signals corresponding to the data electrodes A1 to Am, and drives the data electrodes A1 to Am.
  • the timing generation circuit 26 generates various timing signals based on the horizontal synchronization signal H and the vertical synchronization signal V, and supplies the various timing signals to each drive circuit block.
  • the scan electrode drive circuit 24 supplies drive voltage waveforms to the scan electrodes Y1 to Yn based on the timing signal.
  • Sustain electrode drive circuit 25 supplies a drive voltage waveform to sustain electrodes X1 to Xn based on the timing signal. Note that one end of the sustain electrode is commonly connected in the PDP 21 or outside the PDP 21, and the commonly connected wiring is connected to the sustain electrode drive circuit 25.
  • one field is divided into a plurality of subfields, and each subfield has an initialization period, an address period, and a sustain period.
  • Initialization Period In the initialization period of the first subfield, the data electrodes A1 to Am and the sustain electrodes X1 to Xn are held at 0 (V). Scan electrodes Y1 to Yn are applied with a ramp voltage that gradually rises from voltage Vi1 (V), which is equal to or lower than the discharge start voltage, to voltage Vi2 (V), which exceeds the discharge start voltage. Then, the first weak initializing discharge is generated in all the discharge cells 15, and a negative wall voltage is stored on the scan electrodes Y1 to Yn. A positive wall voltage is stored on sustain electrodes X1 to Xn and data electrodes A1 to Am. Thereby, here, the wall voltage on the electrode refers to a voltage generated by wall charges accumulated on the dielectric layer and the phosphor layer covering the electrode.
  • sustain electrodes X1 to Xn are maintained at positive voltage Vh (V), and scan electrodes Y1 to Yn are applied with a ramp voltage that gradually decreases from voltage Vi3 (V) to voltage Vi4 (V). .
  • the second weak setup discharge occurs in all the discharge cells 15.
  • the wall voltage between the scan electrodes Y1 to Yn and the sustain electrodes X1 to Xn is weakened and adjusted to a value suitable for the write operation.
  • the wall voltage on the data electrodes A1 to Am is also adjusted to a value suitable for the write operation.
  • the scan electrodes Y1 to Yn are temporarily held at Vr (V).
  • the negative scan pulse voltage Va (V) is applied to the scan electrode Y1 in the first row.
  • Vd ⁇ Va the externally applied voltage
  • address discharge occurs between data electrode Ak and scan electrode Y1 and between sustain electrode X1 and scan electrode Y1.
  • a positive wall voltage is accumulated on the scan electrode Y1 of the discharge cell 15, and a negative wall voltage is accumulated on the sustain electrode X1.
  • a negative wall voltage is also accumulated on the data electrode Ak.
  • the scanning electrode 5 includes a transparent electrode 5a such as indium tin oxide (ITO) and a bus electrode 5b made of silver (Ag) or the like laminated on the transparent electrode 5a.
  • the sustain electrode 6 includes a transparent electrode 6a such as ITO and a bus electrode 6b made of Ag or the like laminated on the transparent electrode 6a.
  • an electrode paste containing silver (Ag), a glass frit for binding silver, a photosensitive resin, a solvent, and the like is used as a material for the bus electrodes 5b and 6b.
  • an electrode paste is applied to the front substrate 4 on which the transparent electrodes 5a and 6a are formed by a screen printing method or the like.
  • the solvent in the electrode paste is removed by a drying furnace.
  • the electrode paste is exposed through a photomask having a predetermined pattern.
  • bus electrodes 5b and 6b are formed by the above process.
  • a sputtering method, a vapor deposition method, or the like can be used.
  • the dielectric layer 8 is formed.
  • a dielectric paste containing a dielectric glass frit, a resin, a solvent, and the like is used as a material for the dielectric layer 8.
  • a dielectric paste is applied on the front substrate 4 by a die coating method or the like so as to cover the scan electrodes 5 and the sustain electrodes 6 with a predetermined thickness.
  • the solvent in the dielectric paste is removed by a drying furnace.
  • the dielectric paste is fired at a predetermined temperature in a firing furnace. That is, the resin in the dielectric paste is removed. Further, the dielectric glass frit is melted. Thereafter, the cooled dielectric glass frit is vitrified by cooling to room temperature.
  • the dielectric layer 8 is formed.
  • a screen printing method, a spin coating method, or the like can be used.
  • a film that becomes the dielectric layer 8 can be formed by CVD (Chemical Vapor Deposition) method or the like without using the dielectric paste.
  • CVD Chemical Vapor Deposition
  • the front plate 1 having the scan electrode 5, the sustain electrode 6, the dielectric layer 8, and the protective film 9 on the front substrate 4 is completed through the above steps.
  • Data electrodes 12 are formed on the back substrate 10 by photolithography.
  • a data electrode paste containing silver (Ag) for ensuring conductivity, a glass frit for binding silver, a photosensitive resin, a solvent, and the like is used as a material of the data electrode 12.
  • the data electrode paste is applied on the back substrate 10 with a predetermined thickness by screen printing or the like.
  • the solvent in the data electrode paste is removed by a drying furnace.
  • the data electrode paste is exposed through a photomask having a predetermined pattern.
  • the data electrode paste is developed to form a data electrode pattern.
  • the data electrode pattern is fired at a predetermined temperature in a firing furnace. That is, the photosensitive resin in the data electrode pattern is removed.
  • the data electrode 12 is formed by the above process.
  • a sputtering method, a vapor deposition method, or the like can be used.
  • the insulator layer 11 is formed.
  • an insulator paste containing an insulator glass frit, a resin, a solvent, and the like is used as a material of the insulator layer 11.
  • an insulating paste is applied by a screen printing method or the like so as to cover the data electrode 12 on the back substrate 10 on which the data electrode 12 is formed with a predetermined thickness.
  • the solvent in the insulator paste is removed by a drying furnace.
  • the insulator paste is fired at a predetermined temperature in a firing furnace. That is, the resin in the insulator paste is removed. Moreover, the insulator glass frit is melted. Thereafter, by cooling to room temperature, the molten insulator glass frit is vitrified.
  • the insulator layer 11 is formed by the above process.
  • a die coating method, a spin coating method, or the like can be used.
  • a film to be the insulator layer 11 can be formed by a CVD (Chemical Vapor Deposition) method or the like without using an insulator paste.
  • the partition wall 13 is formed by photolithography.
  • a partition wall paste including a filler, a glass frit for binding the filler, a photosensitive resin, a solvent, and the like is used.
  • the barrier rib paste is applied on the insulator layer 11 with a predetermined thickness by a die coating method or the like.
  • the solvent in the partition wall paste is removed by a drying furnace.
  • the barrier rib paste is exposed through a photomask having a predetermined pattern.
  • the barrier rib paste is developed to form a barrier rib pattern.
  • the partition pattern is fired at a predetermined temperature in a firing furnace. That is, the photosensitive resin in the partition pattern is removed.
  • the partition wall 13 is formed by the above process.
  • a sandblast method or the like can be used.
  • the phosphor layers 14R, 14B, and 14G are formed.
  • a material for the phosphor layers 14R, 14B, and 14G a phosphor paste containing phosphor particles, a binder, a solvent, and the like is used.
  • the phosphor paste is applied to the insulating layer 11 between the plurality of adjacent barrier ribs 13 and to the side surfaces of the barrier ribs 13 by a dispensing method or the like.
  • the solvent in the phosphor paste is removed by a drying furnace.
  • the phosphor paste is fired at a predetermined temperature in a firing furnace. That is, the resin in the phosphor paste is removed.
  • the phosphor layers 14R, 14B, and 14G are formed by the above steps.
  • a screen printing method or the like can be used.
  • the back plate 2 having the data electrode 12, the insulator layer 11, the partition wall 13, and the phosphor layers 14R, 14B, and 14G is completed on the back substrate 10.
  • a sealing paste is applied around the back plate 2 by a dispensing method or the like.
  • the sealing paste may contain beads, a low-melting glass material, a binder, a solvent, and the like.
  • the applied sealing paste forms a sealing paste layer (not shown).
  • the solvent in the sealing paste layer is removed by a drying furnace.
  • the sealing paste layer is temporarily fired at a temperature of about 350 ° C.
  • the resin component etc. in the sealing paste layer are removed by temporary baking.
  • the front plate 1 and the back plate 2 are arranged to face each other so that the display electrode 7 and the data electrode 12 are orthogonal to each other.
  • the peripheral portions of the front plate 1 and the back plate 2 are held in a state of being pressed by a clip or the like.
  • the low melting point glass material is melted by firing at a predetermined temperature.
  • the molten low melting point glass material is vitrified.
  • the front plate 1 and the back plate 2 are hermetically sealed.
  • a discharge gas containing Ne, Xe or the like is sealed in the discharge space, thereby completing the PDP 21.
  • the transparent electrode 5a is provided in the second transparent electrode region extending in the same direction as the extending direction of the bus electrode 5b. 57 and a first transparent electrode region 56 projecting from the second transparent electrode region 57 toward the discharge gap.
  • region 56 is parallel to the vertical partition 13a as an example.
  • the second transparent electrode region 57 is rectangular.
  • the first transparent electrode region 56 is rectangular.
  • the transparent electrode 6a extends in the same direction as the extending direction of the bus electrode 6b, and a second transparent electrode region 67 is provided. The first transparent electrode region protrudes from the second transparent electrode region 67 toward the discharge gap. 66.
  • the first transparent electrode region 66 is parallel to the vertical partition wall 13a.
  • the second transparent electrode region 67 is rectangular as an example.
  • the first transparent electrode region 66 is rectangular.
  • a discharge gap D ⁇ b> 1 is provided between the distal end portion of the first transparent electrode region 56 and the distal end portion of the first transparent electrode region 66.
  • first transparent electrode regions 56 and 66 are provided in one discharge cell 15. This is because the discharge becomes more stable.
  • the first parameter is the width of the first transparent electrode regions 56 and 66 facing each other via the discharge gap (in the figure and hereinafter referred to as “L width”).
  • the second parameter is the width between the first transparent electrode regions 56 adjacent to each other in each of the scan electrode 5 and the sustain electrode 6, or the width between the first transparent electrode regions 66 (in the figure and hereinafter “S width”). Is indicated.).
  • the width of a pair of L width and S width is changed. Further, the number of pairs provided in one discharge cell 15 is changed by changing the width of one pair.
  • first transparent electrode regions 56 and 66 having an L width of 14 ⁇ m were provided by being divided into a plurality at intervals of an S width of 15 ⁇ m.
  • the luminous efficiency could be improved by about 10% compared to the case where the first transparent electrode regions 56 and 66 were formed without being divided.
  • the first transparent electrode regions 56 and 66 having an L width of 20 ⁇ m are provided by being divided into a plurality at intervals of an S width of 20 ⁇ m.
  • the luminous efficiency could be improved by about 10% compared to the case where the transparent electrode was formed without being divided.
  • samples having an S width of 15 ⁇ m or more in the first transparent electrode regions 56 and 66 having an L width of 14 ⁇ m were evaluated.
  • the luminous efficiency was compared with the sample in which the transparent electrode was formed without being divided, it was found that the effect of improving the luminous efficiency can be obtained by setting the interval wider than the film thickness of the dielectric layer 8.
  • the first transparent electrode region 56 and the sustain electrode 6 in the scan electrode 5 may be arranged so that the positions of the first transparent electrode regions 66 are alternately opposed to each other.
  • the PDP 21 has a display area and a non-display area of the display area.
  • the display area is an area for displaying an image by discharging.
  • the non-display area is an area in which an image provided around the display area is not displayed.
  • the relationship between the discharge gap D1 in the display region, the discharge gap D2 in the non-display region, and the interval D3 between the bus electrode 5b and the bus electrode 6b is defined.
  • the discharge start voltage in the display area and the discharge start voltage in the non-display area are equal. That is, when the PDP 21 is driven, erroneous discharge is likely to occur in the non-display area.
  • the discharge gap D2 provided between the second transparent electrode region 57 and the second transparent electrode region 67 in the non-display region is the first transparent electrode region 56 in the display region. Larger than the discharge gap D1 provided between. Therefore, the discharge start voltage in the non-display area can be made higher than the discharge start voltage in the display area.
  • D1 ⁇ D2 ⁇ D3 is satisfied along the extending direction of the vertical partition wall 13a.
  • D3 is larger than D2
  • the bus electrodes 5b and 6b do not protrude from the second transparent electrode regions 57 and 67, respectively, in the non-display area. That is, the contact area between each of the bus electrodes 5b and 6b and each of the second transparent electrode regions 57 and 67 does not decrease. Therefore, an increase in the resistance value of each of the scan electrode 5 and the sustain electrode 6 can be suppressed.
  • the discharge gap D2 is preferably 1.3 times or more and 2.2 times or less than the discharge gap D1. If it is less than 1.3 times, the discharge start voltage in the non-display area will not be sufficiently high. When it exceeds 2.2 times, it becomes difficult to maintain the relationship of D2 ⁇ D3. According to the experiments by the inventors, by setting the discharge gap D2 to 1.3 times the discharge gap D1, the threshold at which erroneous discharge occurs increases by 4V. Furthermore, by setting the discharge gap D2 to 1.45 times the discharge gap D1, the threshold at which erroneous discharge occurs increases by 6V. As a result, erroneous discharge in the non-display area is suppressed.
  • the discharge gap D2 is more preferably 1.6 times to 2.2 times the discharge gap D1. This is because the threshold at which erroneous discharge occurs is further increased.
  • the discharge gap D2 is provided at the boundary between the display area and the non-display area. However, it is only necessary that the discharge gap D2 be provided up to the center of the discharge cell 15 where the spread of the discharge becomes the largest. In other words, the discharge gap D2 may be provided up to the center of the first discharge cell where the non-display area starts. The same applies to the second embodiment to be described later.
  • first transparent electrode regions 56 and 66 are provided in both the display region and the non-display region. Further, in the display area, a discharge gap D ⁇ b> 1 is provided between the distal end portion of the first transparent electrode region 56 and the distal end portion of the first transparent electrode region 66. Also in the non-display area, a discharge gap D ⁇ b> 2 is provided between the front end portion of the first transparent electrode region 56 and the front end portion of the first transparent electrode region 66.
  • the thickness of the dielectric layer 8 and the like tends to be thinner than the display area in manufacturing. If the display electrodes 7 having the same configuration are provided in the display area and the non-display area, the discharge start voltage may be lowered in the non-display area. Therefore, erroneous discharge is likely to occur in the non-display area.
  • the discharge gap D2 in the non-display area is larger than the discharge gap D1 in the display area. Therefore, the discharge start voltage in the non-display area is larger than the discharge start voltage in the display area. Therefore, erroneous discharge in the non-display area is suppressed.
  • first transparent electrode regions 56 and 66 are provided in both the display region and the non-display region. Further, in the display area, a discharge gap D ⁇ b> 1 is provided between the distal end portion of the first transparent electrode region 56 and the distal end portion of the first transparent electrode region 66. In the non-display area, a discharge gap D ⁇ b> 2 is provided between the distal end portion of the first transparent electrode region 56 and the distal end portion of the first transparent electrode region 66. In the present embodiment, D1 and D2 are equivalent.
  • the number of first transparent electrode regions 56 and 66 included in one discharge cell 15 in the non-display region is approximately 50 than the number of first transparent electrode regions 56 and 66 included in one discharge cell 15 in the display region. %Few. Therefore, the discharge start voltage in the non-display area is larger than the discharge start voltage in the display area. Therefore, erroneous discharge in the non-display area is suppressed.
  • the PDP 21 disclosed herein includes a front plate 1 and a back plate 2 provided to face the front plate 1.
  • the front plate 1 includes a scan electrode 5 that is a first electrode, and a sustain electrode 6 that is a second electrode parallel to the scan electrode 5.
  • a discharge gap is provided between scan electrode 5 and sustain electrode 6.
  • the scanning electrode 5 includes a transparent electrode 5a that is a first transparent electrode and a bus electrode 5b that is a first bus electrode provided on the transparent electrode 5a.
  • the sustain electrode 6 includes a transparent electrode 6a that is a second transparent electrode and a bus electrode 6b that is a second bus electrode provided on the transparent electrode 6a.
  • the transparent electrode 5a includes a second transparent electrode region 57 that is a first base portion and a first transparent electrode region 56 that is a first protrusion protruding from the second transparent electrode region 57 toward the discharge gap.
  • the transparent electrode 6a includes a second transparent electrode region 67, which is a second base portion, and a first transparent electrode region 66, which is a second protruding portion that protrudes from the second transparent electrode region 67 toward the discharge gap.
  • the discharge gap D2 in the non-display area is larger than the discharge gap D1 in the display area.
  • the discharge start voltage in the non-display area is larger than the discharge start voltage in the display area. Therefore, erroneous discharge in the non-display area is suppressed.
  • the discharge gap D2 in the non-display area is preferably 1.3 times or more and 2.2 times or less than the discharge gap D1 in the display area. This is because the discharge start voltage in the non-display area becomes larger than the discharge start voltage in the display area, and an increase in the resistance value of each of the scan electrode 5 and the sustain electrode 6 can be suppressed.
  • first transparent electrode region 56 and the first transparent electrode region 66 may be provided in the display region.
  • the discharge gap D2 in the non-display region is a gap between the second transparent electrode region 57 and the second transparent electrode region 67
  • the discharge gap D1 in the display region is the first transparent electrode region 56 and the second transparent electrode region 67. It may be a gap with one transparent electrode region 66.
  • the present invention is not limited to the configuration shown in the embodiment as long as the discharge gap D2 is larger than the discharge gap D1 and can prevent erroneous discharge in the non-display area.
  • the technology disclosed here is useful for large-screen display devices and the like because it can improve the quality of the PDP.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

　プラズマディスプレイパネルは、前面板と、前面板と対向して設けられる背面板とを備える。前面板は、背面板との間で放電を発生させる表示領域と、表示領域の周囲に設けられた非表示領域とを有する。さらに前面板は、第１電極と、第１電極に平行な第２電極と、を有する。第１電極と第２電極との間には放電ギャップが設けられる。第１電極は、第１透明電極と第１透明電極上に設けられた第１バス電極と、を含む。第２電極は、第２透明電極と第２透明電極上に設けられた第２バス電極と、を含む。第１透明電極は、第１のベース部と第１のベース部から放電ギャップに向かって突出した複数の第１突出部を含む。第２透明電極は、第２のベース部と第２のベース部から放電ギャップに向かって突出した複数の第２突出部を含む。非表示領域における放電ギャップは、表示領域における放電ギャップより大きい。

Description

プラズマディスプレイパネル
　ここに開示された技術は、表示装置などに用いられるプラズマディスプレイパネルに関する。
　プラズマディスプレイパネル（以下、ＰＤＰと称する）が有する表示電極は、幅広で帯状の透明電極と金属バス電極とが積層された構成を備える。放電電流を抑えるため、または、透明電極を省略することによって工程数を削減するために、表示電極が複数の部分に分割され開口部が設けられた表示電極が用いられている（例えば、特許文献１参照）。
国際公開第０２／０１７３４５号
　ＰＤＰは、前面板と、前面板と対向して設けられる背面板とを備える。前面板は、背面板との間で放電を発生させる表示領域と、表示領域の周囲に設けられた非表示領域とを有する。さらに前面板は、第１電極と、第１電極に平行な第２電極と、を有する。第１電極と第２電極との間には放電ギャップが設けられる。第１電極は、第１透明電極と第１透明電極上に設けられた第１バス電極と、を含む。第２電極は、第２透明電極と第２透明電極上に設けられた第２バス電極と、を含む。第１透明電極は、第１のベース部と第１のベース部から放電ギャップに向かって突出した複数の第１突出部を含む。第２透明電極は、第２のベース部と第２のベース部から放電ギャップに向かって突出した複数の第２突出部を含む。非表示領域における放電ギャップは、表示領域における放電ギャップより大きい。
図１は、ＰＤＰを示す分解斜視図である。 図２は、ＰＤＰの正面図である。 図３は、図２における３－３線断面の一部を示す図である。 図４は、ＰＤＰの電極配列図である。 図５は、実施の形態１にかかるＰＤＰの表示領域における走査電極および維持電極と隔壁との配置関係を示す平面図である。 図６は、実施の形態１にかかるＰＤＰの表示領域と非表示領域における走査電極および維持電極と隔壁との配置関係を示す平面図である。 図７は、実施の形態２にかかるＰＤＰの表示領域と非表示領域における走査電極および維持電極と隔壁との配置関係を示す平面図である。 図８は、実施の形態３にかかるＰＤＰの表示領域と非表示領域における走査電極および維持電極と隔壁との配置関係を示す平面図である。 図９は、実施の形態にかかるＰＤＰを用いたプラズマディスプレイ装置の全体構成を示すブロック図である。 図１０は、ＰＤＰの各電極に印加する駆動電圧波形を示す波形図である。
　（実施の形態１）
　以下、実施の形態１にかかるＰＤＰが、図１～図６、図９および図１０を用いて説明される。しかし、本発明の実施の態様は、実施の形態１に限定されるものではない。
　１．ＰＤＰ２１の構成
　図１から図３に示されるように、ＰＤＰ２１は、前面板１と背面板２とで構成されている。前面板１と背面板２とは、間に放電空間３を形成するように対向して配置される。さらに、ＰＤＰ２１は、表示領域と表示領域の周囲に設けられた非表示領域を有する。
　前面板１は、前面基板４、表示電極７、誘電体層８および保護膜９を含む。ガラス製の前面基板４上に、導電性の表示電極７が複数配列されている。表示電極７は、走査電極５と維持電極６とを含む。走査電極５は、透明電極５ａと、バス電極５ｂを含む。維持電極６は、透明電極６ａと、バス電極６ｂを含む。走査電極５と維持電極６とは、間に放電ギャップを設けて互いに平行に配置されている。ガラス材料からなる誘電体層８は、走査電極５と維持電極６とを覆うように形成されている。誘電体層８上には、酸化マグネシウム（ＭｇＯ）からなる保護膜９が形成されている。
　背面板２は、背面基板１０と、絶縁体層１１と、データ電極１２と、隔壁１３と、蛍光体層１４Ｒ、１４Ｇ、１４Ｂとを含む。ガラス製の背面基板１０上に、Ａｇからなる複数のデータ電極１２が設けられている。データ電極１２は、ガラス材料からなる絶縁体層１１で覆われている。絶縁体層１１上には、ガラス材料などからなる井桁状の隔壁１３が設けられている。隔壁１３は、縦隔壁１３ａと横隔壁１３ｂとを含む。縦隔壁１３ａは、データ電極１２に平行に形成されている。横隔壁１３ｂは、縦隔壁１３ａに直交するように形成されている。隔壁１３は、前面板１と背面板２との間に形成される放電空間３を、放電セル１５（図４参照）毎に区画する。絶縁体層１１の表面および隔壁１３の側面には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の蛍光体層１４Ｒ、１４Ｇ、１４Ｂが設けられている。
　蛍光体層１４Ｒ、１４Ｇ、１４Ｂは、縦隔壁１３ａに沿ってストライプ状に、隔壁１３内に塗布されている。蛍光体層１４Ｒ、１４Ｇ、１４Ｂは、青色に発光する蛍光体層１４Ｂ、赤色に発光する蛍光体層１４Ｒ、緑色に発光する蛍光体層１４Ｇの順に配列されている。
　そして、走査電極５および維持電極６とデータ電極１２とが交差するように、前面板１と背面板２とは対向配置される。放電空間３には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、ＰＤＰ２１の構造は上述したものに限られるわけではない。ＰＤＰ２１の構造は、例えばストライプ状の隔壁１３を備えてもよい。
　図４に示されるように、走査電極５は、行方向に延伸したｎ本の走査電極Ｙ１、Ｙ２、Ｙ３・・・Ｙｎを含む。維持電極６は、行方向に延伸したｎ本の維持電極Ｘ１、Ｘ２、Ｘ３・・・Ｘｎを含む。データ電極１２は、列方向に延伸したｍ本のデータ電極Ａ１・・・Ａｍを含む。１対の走査電極Ｙｐおよび維持電極Ｘｐ（１≦ｐ≦ｎ）と、１本のデータ電極Ａｑ（１≦ｑ≦ｍ）と、が交差した領域には、放電セル１５が形成されている。放電セル１５は、放電空間３内にｍ×ｎ個形成されている。走査電極５および維持電極６は、走査電極Ｙ１－維持電極Ｘ１－維持電極Ｘ２－走査電極Ｙ２・・・のパターンで、前面板１に形成されている。走査電極５および維持電極６は、放電セル１５が形成された表示領域の外に設けられた駆動回路の端子に接続されている。
　２．ＰＤＰ装置の構成と駆動について
　次に、上述したＰＤＰ２１を用いたプラズマディスプレイ装置２００の全体構成および駆動方法が説明される。
　図９に示されるように、プラズマディスプレイ装置２００は、図１～図４に示される構成のＰＤＰ２１、画像信号処理回路２２、データ電極駆動回路２３、走査電極駆動回路２４、維持電極駆動回路２５、タイミング発生回路２６および電源回路（図示せず）を備えている。データ電極駆動回路２３は、ＰＤＰ２１のデータ電極１２の一端に接続されている。データ電極駆動回路２３は、データ電極１２に電圧を供給するための半導体素子からなる複数のデータドライバを有している。データ電極１２は、数本ずつのデータ電極１２を１ブロックとして複数のブロックに分割されている。ブロック単位の複数のデータドライバが、ＰＤＰ２１の下端部に設けられた電極引出部に接続されている。
　図９において、画像信号処理回路２２は、画像信号ｓｉｇをサブフィールド毎の画像データに変換する。データ電極駆動回路２３は、サブフィールド毎の画像データを各データ電極Ａ１～Ａｍに対応する信号に変換し、各データ電極Ａ１～Ａｍを駆動する。タイミング発生回路２６は、水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各種のタイミング信号を発生させ、各駆動回路ブロックに各種のタイミング信号を供給する。走査電極駆動回路２４は、タイミング信号にもとづいて走査電極Ｙ１～Ｙｎに駆動電圧波形を供給する。維持電極駆動回路２５は、タイミング信号にもとづいて維持電極Ｘ１～Ｘｎに駆動電圧波形を供給する。なお、維持電極の一端は、ＰＤＰ２１内、またはＰＤＰ２１外において共通に接続され、その共通に接続された配線は、維持電極駆動回路２５に接続されている。
　３．プラズマディスプレイ装置２００の駆動について
　次に、ＰＤＰ２１を駆動するための駆動電圧波形とその動作が図１０を用いて説明される。
　実施の形態１に係るＰＤＰ２１において、１フィールドは複数のサブフィールドに分割され、それぞれのサブフィールドは、初期化期間、書込み期間、維持期間を有している。
　３－１．初期化期間
　第１サブフィールドの初期化期間では、データ電極Ａ１～Ａｍおよび維持電極Ｘ１～Ｘｎは０（Ｖ）に保持される。走査電極Ｙ１～Ｙｎは、放電開始電圧以下となる電圧Ｖｉ１（Ｖ）から放電開始電圧を超える電圧Ｖｉ２（Ｖ）に向かって緩やかに上昇するランプ電圧が印加される。すると、すべての放電セル１５において１回目の微弱な初期化放電が発生し、走査電極Ｙ１～Ｙｎ上に負の壁電圧が蓄えられる。また、維持電極Ｘ１～Ｘｎ上およびデータ電極Ａ１～Ａｍ上に正の壁電圧が蓄えられる。これにより、ここで、電極上の壁電圧とは、電極を覆う誘電体層および蛍光体層上等に蓄積した壁電荷により生じる電圧を指す。
　その後、維持電極Ｘ１～Ｘｎは正の電圧Ｖｈ（Ｖ）に保たれ、走査電極Ｙ１～Ｙｎは、電圧Ｖｉ３（Ｖ）から電圧Ｖｉ４（Ｖ）に向かって緩やかに下降するランプ電圧を印加される。すると、すべての放電セル１５において２回目の微弱な初期化放電が起こる。これにより、走査電極Ｙ１～Ｙｎ上と維持電極Ｘ１～Ｘｎ上との間の壁電圧は、弱められ、書込み動作に適した値に調整される。データ電極Ａ１～Ａｍ上の壁電圧も書込み動作に適した値に調整される。
　３－２．書込み期間
　続く書込み期間では、走査電極Ｙ１～Ｙｎは一旦Ｖｒ（Ｖ）に保持される。次に、１行目の走査電極Ｙ１は、負の走査パルス電圧Ｖａ（Ｖ）を印加される。また、データ電極Ａ１～Ａｍのうち１行目に表示すべき放電セル１５のデータ電極Ａｋ（ｋ＝１～ｍ）は、正の書込みパルス電圧Ｖｄ（Ｖ）が印加される。このときデータ電極Ａｋと走査電極Ｙ１との交差部の電圧は、外部印加電圧（Ｖｄ－Ｖａ）（Ｖ）にデータ電極Ａｋ上の壁電圧と走査電極Ｙ１上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Ａｋと走査電極Ｙ１との間および維持電極Ｘ１と走査電極Ｙ１との間に書込み放電が起こる。これにより、この放電セル１５の走査電極Ｙ１上に正の壁電圧が蓄積され、維持電極Ｘ１上に負の壁電圧が蓄積される。このとき、データ電極Ａｋ上にも負の壁電圧が蓄積される。
　このようにして、１行目に表示すべき放電セル１５で書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄ（Ｖ）が印加されなかったデータ電極Ａ１～Ａｍと走査電極Ｙ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作がｎ行目の放電セル１５に至るまで順次行われ、書込み期間が終了する。
　３－３．維持期間
　続く維持期間では、走査電極Ｙ１～Ｙｎには第１の電圧として正の維持パルス電圧Ｖｓ（Ｖ）が印加される。維持電極Ｘ１～Ｘｎには第２の電圧として接地電位、すなわち０（Ｖ）が印加される。このとき書込み放電を起こした放電セル１５においては、走査電極Ｙｉ（ｉ＝１～ｎ）上と維持電極Ｘｉ上との間の電圧は、維持パルス電圧Ｖｓ（Ｖ）に走査電極Ｙｉ上の壁電圧と維持電極Ｘｉ上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、走査電極Ｙｉと維持電極Ｘｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層が発光する。そして走査電極Ｙｉ上に負の壁電圧が蓄積され、維持電極Ｘｉ上に正の壁電圧が蓄積される。このときデータ電極Ａｋ上にも正の壁電圧が蓄積される。
　書込み期間において書込み放電が起きなかった放電セル１５では、維持放電は発生せず、初期化期間の終了時における壁電圧が保持される。続いて、走査電極Ｙ１～Ｙｎには第２の電圧である０（Ｖ）が印加される。維持電極Ｘ１～Ｘｎには第１の電圧である維持パルス電圧Ｖｓ（Ｖ）が印加される。すると、維持放電を起こした放電セル１５では、維持電極Ｘｉ上と走査電極Ｙｉ上との間の電圧が放電開始電圧を超えるので、再び維持電極Ｘｉと走査電極Ｙｉとの間に維持放電が起こる。そして維持電極Ｘｉ上に負の壁電圧が蓄積され、走査電極Ｙｉ上に正の壁電圧が蓄積される。
　３－４．第２のサブフィールド以降
　以降同様に、走査電極Ｙ１～Ｙｎと維持電極Ｘ１～Ｘｎとに交互に輝度重みに応じた数の維持パルスが印加されることにより、書込み期間において書込み放電を起こした放電セル１５で維持放電が継続して行われる。こうして維持期間における維持動作が終了する。続くサブフィールドにおける初期化期間、書込み期間、維持期間の動作も第１サブフィールドにおける動作とほぼ同様のため、説明は省略される。
　４．ＰＤＰ２１の製造方法
　４－１．前面板１の製造方法
　フォトリソグラフィ法によって、前面基板４上に、走査電極５および維持電極６が形成される。走査電極５は、インジウム錫酸化物（ＩＴＯ）などの透明電極５ａと、透明電極５ａに積層された銀（Ａｇ）などからなるバス電極５ｂとから構成されている。維持電極６は、ＩＴＯなどの透明電極６ａと、透明電極６ａに積層されたＡｇなどからなるバス電極６ｂとから構成されている。バス電極５ｂ、６ｂの材料には、銀（Ａｇ）と銀を結着させるためのガラスフリットと感光性樹脂と溶剤などを含む電極ペーストが用いられる。まず、スクリーン印刷法などによって、電極ペーストが、透明電極５ａ、６ａが形成された前面基板４に塗布される。次に、乾燥炉によって、電極ペースト中の溶剤が除去される。次に、所定のパターンのフォトマスクを介して、電極ペーストが露光される。
　次に、電極ペーストが現像され、バス電極パターンが形成される。最後に、焼成炉によって、バス電極パターンが所定の温度で焼成される。つまり、電極パターン中の感光性樹脂が除去される。また、電極パターン中のガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していたガラスフリットが、ガラス化する。以上の工程によって、バス電極５ｂ、６ｂが形成される。ここで、電極ペーストをスクリーン印刷する方法以外にも、スパッタ法、蒸着法などを用いることができる。
　次に、誘電体層８が形成される。誘電体層８の材料には、誘電体ガラスフリットと樹脂と溶剤などを含む誘電体ペーストが用いられる。まずダイコート法などによって、誘電体ペーストが所定の厚みで走査電極５、維持電極６を覆うように前面基板４上に塗布される。次に、乾燥炉によって、誘電体ペースト中の溶剤が除去される。最後に、焼成炉によって、誘電体ペーストが所定の温度で焼成される。つまり、誘電体ペースト中の樹脂が除去される。また、誘電体ガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していた誘電体ガラスフリットが、ガラス化する。以上の工程によって、誘電体層８が形成される。ここで、誘電体ペーストをダイコートする方法以外にも、スクリーン印刷法、スピンコート法などを用いることができる。また、誘電体ペーストを用いずに、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などによって、誘電体層８となる膜を形成することもできる。次に、誘電体層８上に保護膜９が形成される。
　以上の工程により前面基板４上に走査電極５、維持電極６、誘電体層８および保護膜９を有する前面板１が完成する。
　４－２．背面板２の製造方法
　フォトリソグラフィ法によって、背面基板１０上に、データ電極１２が形成される。データ電極１２の材料には、導電性を確保するための銀（Ａｇ）と、銀を結着させるためのガラスフリットと、感光性樹脂と溶剤などを含むデータ電極ペーストが用いられる。まず、スクリーン印刷法などによって、データ電極ペーストが所定の厚みで背面基板１０上に塗布される。次に、乾燥炉によって、データ電極ペースト中の溶剤が除去される。次に、所定のパターンのフォトマスクを介して、データ電極ペーストが露光される。次に、データ電極ペーストが現像され、データ電極パターンが形成される。最後に、焼成炉によって、データ電極パターンが所定の温度で焼成される。つまり、データ電極パターン中の感光性樹脂が除去される。また、データ電極パターン中のガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していたガラスフリットが、ガラス化する。以上の工程によって、データ電極１２が形成される。ここで、データ電極ペーストをスクリーン印刷する方法以外にも、スパッタ法、蒸着法などを用いることができる。
　次に、絶縁体層１１が形成される。絶縁体層１１の材料には、絶縁体ガラスフリットと樹脂と溶剤などを含む絶縁体ペーストが用いられる。まず、スクリーン印刷法などによって、絶縁体ペーストが所定の厚みでデータ電極１２が形成された背面基板１０上にデータ電極１２を覆うように塗布される。次に、乾燥炉によって、絶縁体ペースト中の溶剤が除去される。最後に、焼成炉によって、絶縁体ペーストが所定の温度で焼成される。つまり、絶縁体ペースト中の樹脂が除去される。また、絶縁体ガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していた絶縁体ガラスフリットが、ガラス化する。以上の工程によって、絶縁体層１１が形成される。ここで、絶縁体ペーストをスクリーン印刷する方法以外にも、ダイコート法、スピンコート法などを用いることができる。また、絶縁体ペーストを用いずに、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などによって、絶縁体層１１となる膜を形成することもできる。
　次に、フォトリソグラフィ法によって、隔壁１３が形成される。隔壁１３の材料には、フィラーと、フィラーを結着させるためのガラスフリットと、感光性樹脂と、溶剤などを含む隔壁ペーストが用いられる。まず、ダイコート法などによって、隔壁ペーストが所定の厚みで絶縁体層１１上に塗布される。次に、乾燥炉によって、隔壁ペースト中の溶剤が除去される。次に、所定のパターンのフォトマスクを介して、隔壁ペーストが露光される。次に、隔壁ペーストが現像され、隔壁パターンが形成される。最後に、焼成炉によって、隔壁パターンが所定の温度で焼成される。つまり、隔壁パターン中の感光性樹脂が除去される。また、隔壁パターン中のガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していたガラスフリットが、ガラス化する。以上の工程によって、隔壁１３が形成される。ここで、フォトリソグラフィ法以外にも、サンドブラスト法などを用いることができる。
　次に、蛍光体層１４Ｒ、１４Ｂ、１４Ｇが形成される。蛍光体層１４Ｒ、１４Ｂ、１４Ｇの材料には、蛍光体粒子とバインダと溶剤などとを含む蛍光体ペーストが用いられる。まず、ディスペンス法などによって、蛍光体ペーストが所定の厚みで隣接する複数の隔壁１３間の絶縁体層１１上および隔壁１３の側面に塗布される。次に、乾燥炉によって、蛍光体ペースト中の溶剤が除去される。最後に、焼成炉によって、蛍光体ペーストが所定の温度で焼成される。つまり、蛍光体ペースト中の樹脂が除去される。以上の工程によって、蛍光体層１４Ｒ、１４Ｂ、１４Ｇが形成される。ここで、ディスペンス法以外にも、スクリーン印刷法などを用いることができる。
　以上の工程により、背面基板１０上に、データ電極１２、絶縁体層１１、隔壁１３および蛍光体層１４Ｒ、１４Ｂ、１４Ｇを有する背面板２が完成する。
　４－３．前面板１と背面板２との組立方法
　ディスペンス法などによって、背面板２の周囲に封着ペーストが塗布される。封着ペーストは、ビーズと低融点ガラス材料とバインダと溶剤などを含んでいてもよい。塗布された封着ペーストは、封着ペースト層（図示せず）を形成する。次に乾燥炉によって、封着ペースト層中の溶剤が除去される。その後、封着ペースト層は、約３５０℃の温度で仮焼成される。仮焼成によって、封着ペースト層中の樹脂成分などが除去される。次に、表示電極７とデータ電極１２とが直交するように、前面板１と背面板２とが対向配置される。
　さらに、前面板１と背面板２の周縁部が、クリップなどにより押圧された状態で保持される。この状態で、所定の温度で焼成することにより、低融点ガラス材料が溶融する。その後、室温まで冷却することにより、溶融していた低融点ガラス材料がガラス化する。これにより、前面板１と背面板２とが気密封着される。最後に、放電空間にＮｅ、Ｘｅなどを含む放電ガスが封入されることによりＰＤＰ２１が完成する。
　５．表示電極について
　５－１．透明電極５ａ、６ａの微細構造について
　図５に示されるように、本実施の形態においては、透明電極５ａはバス電極５ｂの延伸方向と同じ方向に延伸して設けられた第２の透明電極領域５７と、第２の透明電極領域５７から放電ギャップに向かって突出した第１の透明電極領域５６を含む。第１の透明電極領域５６は、一例として、縦隔壁１３ａと平行である。第２の透明電極領域５７は、一例として、矩形である。第１の透明電極領域５６は、一例として、矩形である。透明電極６ａはバス電極６ｂの延伸方向と同じ方向に延伸して設けられた第２の透明電極領域６７と、第２の透明電極領域６７から放電ギャップに向かって突出した第１の透明電極領域６６を含む。第１の透明電極領域６６は、一例として、縦隔壁１３ａと平行である。
　第２の透明電極領域６７は、一例として、矩形である。第１の透明電極領域６６は、一例として、矩形である。放電セル１５において、第１の透明電極領域５６の先端部と、第１の透明電極領域６６の先端部との間に放電ギャップＤ１が設けられる。
　なお、第１の透明電極領域５６、６６は、１つの放電セル１５内において、複数設けられていることが好ましい。放電が、より安定するからである。
　ここで、本発明者らが行った実験の結果が説明される。なお、本実験では、２つのパラメータが取り上げられた。第１のパラメータは、放電ギャップを介して向かいあう第１の透明電極領域５６、６６の幅（図中および以下「Ｌ幅」と示される。）である。第２のパラメータは、走査電極５、維持電極６、のそれぞれにおいて隣り合う第１の透明電極領域５６間の幅、または第１の透明電極領域６６間の幅（図中および以下「Ｓ幅」と示される。）である。
　Ｌ幅とＳ幅との変更に応じて、Ｌ幅とＳ幅とを合計した１ペアの幅が変更される。また、１ペアの幅が変更されることで、１つの放電セル１５に設けられるペアの数は変更される。
　図５に示される電極構造において、Ｌ幅１４μｍの第１の透明電極領域５６、６６が、Ｓ幅１５μｍの間隔で複数に分割して設けられた。この場合、分割せずに第１の透明電極領域５６、６６を形成した場合に比べ、発光効率を約１０％向上させることができた。また、Ｌ幅２０μｍの第１の透明電極領域５６、６６をＳ幅２０μｍの間隔で複数に分割して設けられた。この場合も、分割せずに透明電極を形成した場合に比べ、発光効率を約１０％向上させることができた。
　さらに、Ｌ幅１４μｍの第１の透明電極領域５６、６６を、Ｓ幅１５μｍ以上の間隔のサンプルが評価された。分割せずに透明電極を形成したサンプルと発光効率を比べた場合、誘電体層８の膜厚よりも広い間隔とすることにより、より発光効率を向上させる効果が得られることがわかった。
　なお、図示されていないが、表示電極７を構成する走査電極５および維持電極６と隔壁１３との配置関係の他の例として、走査電極５における第１の透明電極領域５６と維持電極６における第１の透明電極領域６６の位置を互い違いに対向させて配置したものであってもよい。
　５－２．非表示領域の誤放電について
　図２および図６に示されるように、ＰＤＰ２１は表示領域と、表示領域の非表示領域とを有する。表示領域とは、放電により画像を表示する領域である。非表示領域とは、表示領域の周辺に設けられた画像を表示しない領域である。本実施の形態においては、図６に示されるように、表示領域における放電ギャップＤ１、非表示領域における放電ギャップＤ２およびバス電極５ｂとバス電極６ｂとの間隔Ｄ３との関係が規定される。
　ＰＤＰ２１は、表示領域における放電ギャップＤ１と、非表示領域における放電ギャップＤ２が同等であると、表示領域の放電開始電圧と非表示領域の放電開始電圧が同等になる。つまり、ＰＤＰ２１を駆動する時に、非表示領域で誤放電が発生しやすくなる。
　そこで、図６に示されるように、非表示領域における第２の透明電極領域５７と第２の透明電極領域６７との間に設けられる放電ギャップＤ２は、表示領域における第１の透明電極領域５６と６６との間に設けられる放電ギャップＤ１より大きい。したがって、非表示領域における放電開始電圧を、表示領域における放電開始電圧より高くすることができる。
　なお、縦隔壁１３ａの延伸方向に沿って、Ｄ１＜Ｄ２＜Ｄ３の関係が成り立つことが好ましい。Ｄ３がＤ２より大きいと、非表示領域においてバス電極５ｂ、６ｂのそれぞれは、第２の透明電極領域５７、６７のそれぞれからはみ出さない。つまり、バス電極５ｂ、６ｂのそれぞれと、第２の透明電極領域５７、６７のそれぞれとの接触面積が減少しない。よって、走査電極５、維持電極６それぞれの全体としての抵抗値の上昇が抑制できる。
　なお、放電ギャップＤ２は、放電ギャップＤ１の１．３倍以上２．２倍以下が好ましい。１．３倍未満では、非表示領域の放電開始電圧が十分に高くならない。２．２倍を超えると、Ｄ２＜Ｄ３の関係を保つことが困難になる。発明者らの実験によると、放電ギャップＤ２を放電ギャップＤ１の１．３倍にすることで、誤放電が発生する閾値が４Ｖ上昇する。さらに、放電ギャップＤ２を放電ギャップＤ１の１．４５倍にすることで、誤放電が発生する閾値が６Ｖ上昇する。その結果、非表示領域における誤放電が抑制される。
　さらに、放電ギャップＤ２は、放電ギャップＤ１の１．６倍以上２．２倍以下であるとより好ましい。誤放電が発生する閾値がより上昇するからである。
　なお、図６に示されるように放電ギャップＤ２は、表示領域と非表示領域の境目から設けられている。しかし、放電の広がりがもっとも大きくなる放電セル１５の中心まで放電ギャップＤ２が設けられていればよい。言い換えると、非表示領域が始まる１セル目の放電セルの中心までに放電ギャップＤ２が設けられていても良い。後述される実施の形態２においても同様である。
　（実施の形態２）
　実施の形態２において、実施の形態１と同じ構成については、適宜説明が省略される。本実施の形態においては、図７に示されるように、表示領域と非表示領域の両方に、第１の透明電極領域５６、６６が設けられている。さらに、表示領域においては、第１の透明電極領域５６の先端部と第１の透明電極領域６６の先端部との間に放電ギャップＤ１が設けられている。非表示領域においても、第１の透明電極領域５６の先端部と第１の透明電極領域６６の先端部との間に放電ギャップＤ２が設けられている。
　非表示領域は、製造上、誘電体層８などの厚みが、表示領域と比べ薄くなりやすい傾向がある。表示領域と非表示領域において同等の構成の表示電極７を有していると、非表示領域において放電開始電圧が低くなる場合がある。よって、非表示領域において誤放電が発生しやすい。
　しかし、本実施の形態においては、表示領域における放電ギャップＤ１より非表示領域における放電ギャップＤ２の方が大きい。したがって、非表示領域の放電開始電圧が、表示領域の放電開始電圧より大きくなる。よって、非表示領域における誤放電が抑制される。
　（実施の形態３）
　実施の形態３において、実施の形態１と同じ構成については、適宜説明が省略される。本実施の形態においては、図８に示されるように、表示領域と非表示領域の両方に、第１の透明電極領域５６、６６が設けられている。さらに、表示領域においては、第１の透明電極領域５６の先端部と第１の透明電極領域６６の先端部との間に放電ギャップＤ１が設けられている。非表示領域においては、第１の透明電極領域５６の先端部と第１の透明電極領域６６の先端部との間に放電ギャップＤ２が設けられている。本実施の形態において、Ｄ１とＤ２は同等である。しかし、非表示領域において１つの放電セル１５が有する第１の透明電極領域５６、６６の数は、表示領域において１つの放電セル１５が有する第１の透明電極領域５６、６６の数より約５０％少ない。したがって、非表示領域の放電開始電圧が、表示領域の放電開始電圧より大きくなる。よって、非表示領域における誤放電が抑制される。
　６．まとめ
　ここに開示されたＰＤＰ２１は、前面板１と、前面板１と対向して設けられた背面板２と、を備える。前面板１は、第１電極である走査電極５と、走査電極５に平行な第２電極である維持電極６と、を有する。走査電極５と維持電極６との間には放電ギャップが設けられる。走査電極５は、第１透明電極である透明電極５ａと透明電極５ａ上に設けられた第１バス電極であるバス電極５ｂと、を含む。維持電極６は、第２透明電極である透明電極６ａと透明電極６ａ上に設けられた第２バス電極であるバス電極６ｂと、を含む。透明電極５ａは、第１のベース部である第２の透明電極領域５７と第２の透明電極領域５７から放電ギャップに向かって突出した第１突出部である第１の透明電極領域５６を含む。透明電極６ａは、第２のベース部である第２の透明電極領域６７と第２の透明電極領域６７から放電ギャップに向かって突出した第２突出部である第１の透明電極領域６６を含む。非表示領域における放電ギャップＤ２は、表示領域における放電ギャップＤ１より大きい。
　この構成によると、非表示領域の放電開始電圧が、表示領域の放電開始電圧より大きくなる。よって、非表示領域における誤放電が抑制される。
　さらに、非表示領域における放電ギャップＤ２は、表示領域における放電ギャップＤ１の１．３倍以上２．２倍以下であることが好ましい。非表示領域の放電開始電圧が、表示領域の放電開始電圧より大きくなり、かつ、走査電極５、維持電極６それぞれの全体としての抵抗値の上昇が抑制できるからである。
　さらに、第１の透明電極領域５６および第１の透明電極領域６６は、表示領域に設けられていてもよい。
　さらに、非表示領域における放電ギャップＤ２は、第２の透明電極領域５７と、第２の透明電極領域６７とのギャップであり、表示領域における放電ギャップＤ１は、第１の透明電極領域５６および第１の透明電極領域６６とのギャップであってもよい。
　本発明は、放電ギャップＤ２が放電ギャップＤ１より大きく、非表示領域における誤放電を抑制できるような構成であれば実施の形態に示された構成に限られない。
　ここに開示された技術は、ＰＤＰの品質向上を実現できるので、大画面の表示デバイスなどに有用である。
　１　　前面板
　２　　背面板
　３　　放電空間
　４　　前面基板
　５　　走査電極
　６　　維持電極
　５ａ，６ａ　　透明電極
　５ｂ，６ｂ　　バス電極
　７　　表示電極
　８　　誘電体層
　９　　保護膜
　１０　　背面基板
　１１　　絶縁体層
　１２　　データ電極
　１３　　隔壁
　１３ａ　　縦隔壁
　１３ｂ　　横隔壁
　１４Ｒ，１４Ｇ，１４Ｂ　　蛍光体層
　１５　　放電セル
　２１　　ＰＤＰ
　２２　　画像信号処理回路
　２３　　データ電極駆動回路
　２４　　走査電極駆動回路
　２５　　維持電極駆動回路
　２６　　タイミング発生回路
　５６，６６　　第１の透明電極領域
　５７，６７　　第２の透明電極領域
　２００　　プラズマディスプレイ装置

Claims (4)

  1. 前面板と、前記前面板と対向して設けられる背面板とを備え、
    前記前面板は、前記背面板との間で放電を発生させる表示領域と、前記表示領域の周囲に設けられた非表示領域とを有し、
    　さらに前記前面板は、第１電極と、前記第１電極に平行な第２電極と、を有し、前記第１電極と前記第２電極との間には放電ギャップが設けられ、
    　　前記第１電極は、第１透明電極と前記第１透明電極上に設けられた第１バス電極と、を含み、
    　　前記第２電極は、第２透明電極と前記第２透明電極上に設けられた第２バス電極と、を含み、
    　　　前記第１透明電極は、第１のベース部と前記第１のベース部から前記放電ギャップに向かって突出した複数の第１突出部を含み、
    　　　前記第２透明電極は、第２のベース部と前記第２のベース部から前記放電ギャップに向かって突出した複数の第２突出部を含み、
    　　　前記非表示領域における放電ギャップは、前記表示領域における放電ギャップより大きい、
    プラズマディスプレイパネル。
  2. 前記非表示領域における放電ギャップは、前記表示領域における放電ギャップの１．３倍以上２．２倍以下である、
    請求項１に記載のプラズマディスプレイパネル。
  3. 前記第１突出部および前記第２突出部は、前記表示領域に設けられている、
    請求項１または請求項２のいずれか一項に記載のプラズマディスプレイパネル。
  4. 前記非表示領域における放電ギャップは、前記第１のベース部と前記第２のベース部とのギャップであり、
    前記表示領域における放電ギャップは、前記第１の突出部と前記第２の突出部とのギャップである、
    請求項３に記載のプラズマディスプレイパネル。
PCT/JP2012/000407 2011-01-28 2012-01-24 プラズマディスプレイパネル WO2012102013A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/701,427 US20130088145A1 (en) 2011-01-28 2012-01-24 Plasma display panel
JP2012554675A JPWO2012102013A1 (ja) 2011-01-28 2012-01-24 プラズマディスプレイパネル
CN2012800019420A CN102985994A (zh) 2011-01-28 2012-01-24 等离子显示面板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011016047 2011-01-28
JP2011-016047 2011-01-28

Publications (1)

Publication Number Publication Date
WO2012102013A1 true WO2012102013A1 (ja) 2012-08-02

Family

ID=46580589

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000407 WO2012102013A1 (ja) 2011-01-28 2012-01-24 プラズマディスプレイパネル

Country Status (4)

Country Link
US (1) US20130088145A1 (ja)
JP (1) JPWO2012102013A1 (ja)
CN (1) CN102985994A (ja)
WO (1) WO2012102013A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213894A (ja) * 1998-01-23 1999-08-06 Fujitsu Ltd プラズマディスプレイパネル
JP2000243297A (ja) * 1999-02-22 2000-09-08 Mitsubishi Electric Corp ディスプレイパネル及びディスプレイ装置
JP2004006427A (ja) * 1999-11-24 2004-01-08 Lg Electronics Inc プラズマディスプレイパネル
JP2008112742A (ja) * 2008-01-23 2008-05-15 Hitachi Ltd プラズマディスプレイ装置
WO2009044445A1 (ja) * 2007-10-01 2009-04-09 Hitachi, Ltd. プラズマディスプレイパネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213894A (ja) * 1998-01-23 1999-08-06 Fujitsu Ltd プラズマディスプレイパネル
JP2000243297A (ja) * 1999-02-22 2000-09-08 Mitsubishi Electric Corp ディスプレイパネル及びディスプレイ装置
JP2004006427A (ja) * 1999-11-24 2004-01-08 Lg Electronics Inc プラズマディスプレイパネル
WO2009044445A1 (ja) * 2007-10-01 2009-04-09 Hitachi, Ltd. プラズマディスプレイパネル
JP2008112742A (ja) * 2008-01-23 2008-05-15 Hitachi Ltd プラズマディスプレイ装置

Also Published As

Publication number Publication date
JPWO2012102013A1 (ja) 2014-06-30
CN102985994A (zh) 2013-03-20
US20130088145A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
JP4650569B2 (ja) プラズマディスプレイ装置
WO2012102013A1 (ja) プラズマディスプレイパネル
WO2012101973A1 (ja) プラズマディスプレイパネル
KR100976668B1 (ko) 플라즈마 디스플레이 장치
KR100962809B1 (ko) 플라즈마 디스플레이 장치
WO2011096180A1 (ja) プラズマディスプレイ装置
WO2011096191A1 (ja) プラズマディスプレイパネル
JP2013089292A (ja) プラズマディスプレイパネル
JP2012169267A (ja) プラズマディスプレイパネル
WO2013111531A1 (ja) プラズマディスプレイパネルおよび表示装置
JP2013157117A (ja) プラズマディスプレイパネル
JP2010170758A (ja) プラズマディスプレイパネル
JP2011181496A (ja) プラズマディスプレイ装置
JP2013157118A (ja) プラズマディスプレイパネル
WO2011096176A1 (ja) プラズマディスプレイパネル
JP2013037979A (ja) プラズマディスプレイパネル
JP2013152888A (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
JP2013218980A (ja) プラズマディスプレイパネル
WO2013111530A1 (ja) プラズマディスプレイパネル
JP2013152836A (ja) プラズマディスプレイパネルの製造方法
JP2013152889A (ja) プラズマディスプレイパネル
JP2013152838A (ja) プラズマディスプレイパネル
JP2013211120A (ja) プラズマディスプレイパネル
JP2011159613A (ja) プラズマディスプレイパネル
JP2013020745A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280001942.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12738894

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012554675

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13701427

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12738894

Country of ref document: EP

Kind code of ref document: A1