WO2010049975A1 - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
WO2010049975A1
WO2010049975A1 PCT/JP2008/003122 JP2008003122W WO2010049975A1 WO 2010049975 A1 WO2010049975 A1 WO 2010049975A1 JP 2008003122 W JP2008003122 W JP 2008003122W WO 2010049975 A1 WO2010049975 A1 WO 2010049975A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
display area
discharge
address
address electrode
Prior art date
Application number
PCT/JP2008/003122
Other languages
English (en)
French (fr)
Inventor
吉永隆史
宮下洋
澤将裕
Original Assignee
日立プラズマディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立プラズマディスプレイ株式会社 filed Critical 日立プラズマディスプレイ株式会社
Priority to PCT/JP2008/003122 priority Critical patent/WO2010049975A1/ja
Publication of WO2010049975A1 publication Critical patent/WO2010049975A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/368—Dummy spacers, e.g. in a non display region

Definitions

  • the present invention relates to a display device, and more particularly to a plasma display panel capable of clearly partitioning a display area by preventing lighting outside the display area.
  • the PDP display device includes a plasma display panel, a front panel disposed on the front surface of the plasma display panel, a drive circuit disposed on the back surface of the plasma display panel, and a frame that accommodates these.
  • the front panel has a role of an antireflection film, emission of electromagnetic waves, a color filter for adjusting the color tone of an image, and the like, and is generally formed of glass.
  • the plasma display panel is configured by superimposing a front substrate on which scan electrodes, discharge sustaining electrodes and the like are formed, and a rear substrate on which address electrodes and the like are formed.
  • the scanning electrodes extend from the left end of the front substrate to the display area, for example, and the discharge sustaining electrodes extend from the right side of the front substrate to the display area, for example.
  • address electrodes extend in a direction perpendicular to the scan electrodes and the discharge sustain electrodes.
  • a subpixel is formed at the intersection of the scan electrode, the discharge sustain electrode, and the address electrode. Since the subpixels are formed in a matrix in the display area, pixels can be formed.
  • Patent Document 1 provides at least one dummy address electrode outside the outermost address electrode, and applies the same voltage as the outermost address electrode to the dummy address electrode. In the outermost address electrode, a configuration for preventing a phenomenon that the discharge margin decreases is described.
  • Patent Document 1 The plasma display panel described in “Patent Document 1” is provided with at least one dummy address electrode outside the outermost address electrode, so that the margin of lighting at the outermost area is different from other address electrodes in the display area. This problem can be countered. However, the following problem arises by arranging the dummy address electrodes.
  • An object of the present invention is to prevent the lighting outside the display area while arranging dummy address electrodes, and to form a clear boundary of the display area.
  • the present invention solves the above-described problems, and specific means are as follows.
  • a plasma display panel in which a front substrate and a rear substrate are bonded via a seal portion and have a display area and a non-display area around the display area. From the first end of the front substrate, An electrode extends in a first direction that is the direction of the second end, and a second electrode that extends from the second end of the front substrate is in the direction of the first end. Extending in a direction, the first electrode and the second electrode are arranged to face each other in the display area of the front substrate, and on the first end side of the non-display area of the front substrate. Only the first electrode exists, only the second electrode exists on the second end side of the non-display area of the front substrate, and the display area and the non-display area of the back substrate.
  • the partition is formed in the first direction and the third direction which is a direction perpendicular to the second direction.
  • an address electrode extends in the third direction between the partition walls, and in the non-display region of the back substrate, dummy address electrodes A plasma display panel, wherein the plasma display panel extends under the partition wall in the third direction.
  • the distance between the address electrode at the outermost part of the display area and the dummy address electrode closest to the outermost part is larger than the distance between the address electrode and the address electrode in the display area.
  • the dummy address electrodes exist on both sides of the display area of the rear substrate, and the number of the dummy address electrodes is 3 or more and 5 or less on each of the both sides.
  • Plasma display panel
  • a plasma display panel in which a front substrate and a rear substrate are bonded via a seal portion and have a display region and a non-display region around the display region.
  • An electrode extends in a first direction that is the direction of the second end, and a second electrode that extends from the second end of the front substrate is in the direction of the first end. Extending in a direction, the first electrode and the second electrode are arranged to face each other in the display area of the front substrate, and on the first end side of the non-display area of the front substrate. Only the first electrode exists, only the second electrode exists on the second end side of the non-display area of the front substrate, and the display area and the non-display area of the back substrate.
  • the partition is formed in the first direction and the third direction which is a direction perpendicular to the second direction.
  • an address electrode extends in the third direction between the partition walls, and the non-display area of the back substrate is seen in a plan view.
  • FIG. 3 is an exploded perspective view of a display area of the plasma display panel.
  • the plasma display panel is composed of two glass substrates, a front substrate 1 and a back substrate 2.
  • a scanning electrode 20 hereinafter also referred to as a Y electrode 20
  • a discharge sustaining electrode 10 hereinafter also referred to as an X electrode 10.
  • the scan electrode 20 is further composed of a scan discharge electrode formed of ITO (Indium Tin Oxide) that actually becomes a discharge electrode, and a scan bus electrode that supplies a voltage from a terminal portion.
  • the scan bus electrode is also referred to as Y bus electrode 22, and the scan discharge electrode is also referred to as Y discharge electrode 21.
  • the Y electrode 20 includes the Y bus electrode 22 and the Y discharge electrode 21.
  • the discharge sustaining electrode 10 further includes a discharge sustaining electrode 10 formed of ITO (Indium Tin Oxide) that actually becomes a discharge electrode, and a discharge sustaining bus electrode that supplies a voltage from a terminal portion.
  • the discharge sustain bus electrode is also referred to as the X bus electrode 12
  • the discharge sustain discharge electrode 11 is also referred to as the X discharge electrode 11.
  • the X electrode 10 includes the X bus electrode 12 and the X discharge electrode 11.
  • the X bus electrode 12 and the Y bus electrode 22 both have a metal laminated structure, and have a laminated structure of chromium, copper, and chromium from the front substrate 1 side. Chromium formed on the front substrate 1 has excellent adhesion to glass, and has a black surface, which has an effect of improving contrast. Copper is used to reduce the resistance of the bus electrode. The chromium is further coated on the copper, but this chromium prevents the resistance of the copper surface from being changed due to oxidation.
  • the chromium on the front glass may further have a laminated structure of chromium oxide and chromium. Since the chromium oxide is black and has a smaller reflectance than the chromium, the contrast of the image can be further improved. Chromium oxide also has excellent adhesion to glass. Moreover, since the contact surface with copper is chromium, copper is not oxidized.
  • the discharge electrode uses ITO, which is a transparent conductive film
  • the bus electrode uses a metal laminated film with low resistance. This is because when the transparent conductive film is used, more light emitted from the phosphor 8 can be extracted outside.
  • the discharge electrode may be formed of the same metal as the bus electrode. In this case, the process is completed once and the manufacturing cost is greatly reduced.
  • the dielectric layer 5 is formed so as to cover the X electrode 10 and the Y electrode.
  • a low-melting glass having a softening point of about 500 ° C. is used for the dielectric layer 5.
  • a protective film 6 is formed thereon.
  • the protective film 6 is mainly made of magnesium oxide (MgO) and is formed by sputtering or vapor deposition.
  • a black belt may be formed outside the X electrode 10 and the Y electrode 20 in order to improve the contrast of the image. Since the black belt improves the contrast, it needs to be black.
  • a metal laminated film having the same structure as that of the X bus electrode 12 or the Y bus electrode 22 is used for the black belt. Therefore, the black belt and the X bus electrode 12 or the Y bus electrode 22 can be formed simultaneously. Since the metal in contact with the front substrate 1 made of glass is Cr or CrO, it is black, and the contrast can be improved.
  • An address electrode 30 (hereinafter also referred to as an A electrode) is formed on the rear substrate 2 so as to be orthogonal to the X bus electrode 12 or the Y bus electrode 22.
  • the structure of the address electrode 30 is the same as that of the X bus electrode 12 or the Y bus electrode 22, and is a laminated structure of chromium, copper, and chromium.
  • the dielectric layer 5 covers the address electrode 30.
  • the same material as that of the dielectric layer 5 formed on the front substrate 1 is used for the dielectric layer 5 formed on the rear substrate 2.
  • the partition wall 7 is formed to extend in the same direction as the address electrode 30 so as to sandwich the address electrode 30.
  • horizontal barrier ribs 71 are formed in a direction perpendicular to the address electrodes 30, and subpixels (subpixels are also referred to as cells) are formed in a region surrounded by the barrier ribs 7 and the horizontal barrier ribs 71.
  • a phosphor 8 is applied to the inside of the partition wall 7. The phosphors 8 are applied in parallel with the recesses formed by the partition walls 7 of FIG. 3 with the red, green, and blue phosphors 8.
  • a space surrounded by the front substrate 1, the rear substrate 2, and the partition walls 7 is a discharge space for enclosing a discharge gas.
  • a space between the pair of bus wirings and the partition wall 7 corresponds to one display cell (subpixel), and in the case of color display, three subpixels correspond to three primary colors (R, B, G), and one pixel (R, B, G). Pixel).
  • the light emission principle of the plasma display panel is as follows. First, a voltage (discharge start voltage) of about 100 to 200 V is applied between the address electrode 30 corresponding to the cell to emit light and the scan electrode 20 corresponding to the cell. Since the address electrode 30 and the bus wiring are orthogonal to each other, a single cell at the intersection can be selected. In the selected cell, a weak discharge is generated between the discharge electrode to which a voltage is applied (in this case, the Y electrode 20) and the address electrode 30, and on the protective film 6 on the dielectric layer 5 on the front substrate 1 side. Charge (wall charge) is accumulated. In this way, writing by charges is performed on all cells in the display area. This period is a writing period, and no image is formed.
  • the discharge sustain period (sustain period)
  • a high frequency pulse is applied between the X electrode 10 and the Y electrode 20 to perform a sustain discharge.
  • the sustain discharge is generated only in the cells in which the wall charges are accumulated.
  • Ultraviolet rays are generated by the sustain discharge, and the phosphor 8 emits light by the ultraviolet rays. Visible light emitted from the phosphor 8 is emitted from the front substrate 1 and is visually recognized by a human. Since the phosphor 8 emits light only in the cells in which charges are accumulated during the writing period, an image is formed.
  • FIG. 4 is a diagram showing driving waveforms of the plasma display panel.
  • FIG. 4 shows an ADS (Address Display-Period) as a gradation display method. This is a case where the Separation method is applied.
  • FIG. 4 is a diagram showing a sequence of voltages applied to each electrode in an ADS subfield (SF). In FIG. 4, the reference voltage (reference potential) is 0V.
  • the subfield shown in FIG. 4 is one obtained by dividing one field (16.67 ms) as a plurality of subfields having a predetermined luminance ratio.
  • a plurality of subfields are selectively emitted according to an image, and a gradation is expressed by a difference in luminance.
  • one subfield includes a reset period, an address period, and a discharge sustain period (sustain period).
  • the wall voltage in all the discharge cells can be made substantially uniform.
  • a voltage is applied to the A electrode and the Y electrode 20 to the discharge cells selected based on the image data.
  • a predetermined positive voltage (address voltage) is applied to the A electrode in synchronization with the application of a predetermined negative voltage scan pulse to the Y electrode 20 of the selected discharge cell, and an address discharge (selective discharge) is generated. Occur.
  • the selected discharge cell in which the address discharge has occurred (becomes a display cell)
  • wall charges that can be discharged when the display discharge is performed in the sustain period are accumulated. Note that an address voltage is not applied to the A electrode of a discharge cell that does not become a display cell (which becomes a non-display cell), and no address discharge occurs. For this reason, wall charges are not formed in the non-display cells, and display discharge does not occur during the sustain period.
  • sustain pulses are alternately applied to the Y electrode 20 and the X electrode 10, and a sustain discharge (display discharge) occurs.
  • a sustain discharge display discharge
  • the Y electrode 20 and the X electrode 10 are composed of a pair of adjacent electrodes 2 in FIG. 3, and perform light emission display by a discharge (sustain discharge) between the two electrodes.
  • the voltage for the sustain discharge is applied simultaneously in all the discharge cells. For this reason, it is necessary to select a discharge cell that discharges to emit light and a discharge cell that does not emit light. This is performed by causing a discharge between the A electrode and the Y electrode 20.
  • a voltage is simultaneously applied to the A electrode and the Y electrode 20 intersecting the A electrode. Discharge occurs between the A electrode and the Y electrode 20 only in the discharge cells applied simultaneously (address discharge). At this time, charges are accumulated in the discharge cells.
  • the voltage between the Y electrode 20 and the X electrode 10 is set to a voltage that does not start discharge by itself. Only when the voltage due to the accumulated electric charge is added to the voltage between the Y electrode 20 and the X electrode 10, the discharge is started. Therefore, light emission due to the discharge occurs only in the discharge cell in which the address discharge is generated, and an image can be formed.
  • the discharge cell in which the wall charges are once formed will always generate a sustain discharge thereafter, it is necessary to eliminate the wall charges in order not to emit light. Therefore, before applying the voltage for address discharge, a voltage is applied to erase wall charges in all the discharge cells. This is the reset voltage, and the time for applying this is the reset period.
  • the voltage application sequence shown in FIG. 4 has a period called a subfield.
  • One image is formed by a period called one field.
  • one field is divided into, for example, about 10 subfields, and a series of discharges are performed in each subfield.
  • FIG. 5 is a plan view of the plasma display panel.
  • the back substrate 2 is disposed under the front substrate 1 with a sealing material 3 interposed therebetween.
  • address electrodes 30 indicated by dotted lines extend in the vertical direction and are arranged in the horizontal direction. An address signal is supplied to the address electrode 30 from the terminal portion 120 of the back substrate 2.
  • the front substrate 1 has X electrodes and Y electrodes extending in the lateral direction.
  • a signal is supplied to the Y electrode from the left side of the front substrate 1, but it is not shown in FIG.
  • a signal is supplied from the terminal portion 110 of the right front substrate 1 to the X electrode.
  • the terminal portion 110 and the X electrode are connected by an X bus electrode lead line. Since the pitch of the terminal portion 110 is smaller than the pitch of the X bus electrode 12, the X bus electrode lead line has an inclined portion outside the display area.
  • the end of the Y electrode 20 is the outermost part of the display area 100.
  • the address electrode 30 extends in a direction perpendicular to the Y electrode 20 corresponding to the end of the Y electrode 20 to form the outermost cell.
  • the outermost address electrode 30 is different from the address electrode 30 in the display region 100 in terms of driving conditions and the influence of the process in forming the address electrode 30.
  • a dummy address electrode is formed outside the outermost address electrode 30.
  • FIG. 6 is a schematic plan view of the plasma display panel describing this state.
  • FIG. 6 shows only the wiring in the plasma display panel.
  • the Y electrode 20 extends in the right direction from the left side
  • the X electrode 10 extends in the left direction from the right side.
  • the address electrode 30 extends upward from the lower side of the display area 100.
  • the address driver is present below the display area 100.
  • the address driver exists above and below the display area 100, and the address electrode 30 also extends from the top and bottom of the display area 100 to the display area 100.
  • FIG. It is assumed that the display area 100 extends from the lower side of the display area 100.
  • three dummy address electrodes 31 are formed on both sides of the display area 100. In general, three to five dummy address electrodes 31 are formed.
  • the outermost address electrode 30 of the display area 100 has a problem that the electrode becomes thin or is easily broken, so that the outermost address can be obtained by arranging the dummy address electrode 31.
  • the electrodes 30 have the same conditions as those of the other address electrodes 30 in the display area 100, thereby preventing disconnection of the outermost address electrodes 30 in the display area 100.
  • a discharge is generated outside the display area 100, which should not be discharged originally, and the outside of the display area 100 is lit, resulting in image quality.
  • a phenomenon may be adversely affected. That is, since the phosphor 8 is formed up to the cells existing outside the display region 100, the phosphor 8 emits light when a discharge occurs between the dummy address electrode 31 and the Y electrode 20 or the X electrode 10. Become.
  • the pulse voltage is alternately applied to the X electrode 10 and the Y electrode 20 so that the discharge is sustained. Since there is no pair of the X electrode 10 and the Y electrode 20 outside the display area 100, the discharge should not occur under normal circumstances, but the address electrode 30 and the X electrode 10 or the address electrode 30 for some reason. A discharge may occur between the Y electrode 20 and the Y electrode 20. Since the distance between the address electrode 30 and the X electrode 10 or between the address electrode 30 and the Y electrode 20 is about 120 ⁇ m, if a voltage is applied to the address electrode 30 for some reason, the discharge electrode is likely to be discharged.
  • FIG. 7 is an enlarged view of part A of FIG.
  • FIG. 7 is a perspective view of the front substrate 1 and the rear substrate 2.
  • the partition wall 7 is also shown.
  • the X electrode 10 extends from the left to the right.
  • the Y electrode 20 extends from the right to the left.
  • the terminal portion of the X electrode 10 becomes the boundary of the display region 100.
  • the partition wall 7 extends in the vertical direction, and the space between the partition wall 7 and the partition wall 7 is the horizontal diameter of the subpixel.
  • An address electrode 30 extends between the partition walls 7. In the writing period, a discharge is generated between the address electrode 30 and the Y electrode 20, and in the discharge sustaining period, a discharge is generated between the X electrode 10 and the Y electrode 20.
  • the electrode 20 and the address electrode 30 are configured.
  • the partition wall 7 is also formed outside the display region 100, and the dummy address electrode 31 exists between the partition wall 7 and the partition wall 7.
  • the phosphor 8 is also formed in the portion of the cell where the dummy address electrode 31 is formed. Therefore, in FIG. 7, if a discharge occurs between the dummy address electrode 31 and the Y electrode 20 for some reason, the phosphor 8 is lit to cause light emission outside the display area 100.
  • FIG. 8 is a schematic cross-sectional view of a portion corresponding to FIG. 7 in the plasma display panel.
  • FIG. 8 is a cross-sectional view of a portion where the Y electrode 20 is formed.
  • a Y discharge electrode 21 and a Y bus electrode 22 extend in the lateral direction on the front substrate 1.
  • a dielectric layer 5 is formed on the Y bus electrode 22, and a protective film 6 is formed thereon.
  • the address electrodes 30 extend on the back substrate 2 in the direction perpendicular to the paper surface.
  • a dielectric layer 5 is formed so as to cover the address electrode 30.
  • a partition wall 7 that defines the lateral size of the cell is formed. The partition wall 7 extends in the direction perpendicular to the paper surface, similarly to the address electrode 30.
  • the address electrodes 30, the partition walls 7, and the X electrodes 10 of the front substrate 1 on the rear substrate 2 are formed unchanged between the display area 100 and the outer side of the display area 100.
  • the X electrode 10 extends only to the end of the display region 100, the X electrode 10 is not shown in FIG. In FIG. 8, since the distance d between the address electrode 30 and the Y electrode 20 is about 120 ⁇ m, a discharge is generated when a voltage is applied to the address electrode 30 for some reason, and light emission outside the display area 100 occurs. .
  • the light emission outside the display area 100 can be prevented as shown in the following embodiments.
  • FIG. 1 is a plan view showing the present invention.
  • FIG. 1 is a perspective view of the front substrate 1 and the back substrate 2.
  • FIG. 1 is a detailed view of a part equivalent to part A of FIG.
  • an X electrode 10 and a Y electrode 20 are formed on the front substrate 1.
  • the Y electrode 20 extends in the right direction from the left side
  • the X electrode 10 extends in the left direction from the right side.
  • an address electrode 30 and a partition wall 7 are formed on the back substrate 2 side.
  • the address electrodes 30 and the partition walls 7 extend in the vertical direction.
  • the cross section of the partition wall 7 is trapezoidal, and the top side is smaller than the bottom side, but FIG. 1 shows the bottom side of the partition wall 7.
  • the terminal portion of the X electrode 10 is a boundary portion of the display region 100.
  • the Y electrode 20 extends on the left side of the display area 100.
  • the address electrode 30 extends between the partition walls 7 in the display region 100.
  • a discharge is generated between the address electrode 30 and the Y electrode 20 in the write period, and a discharge sustain pulse is alternately supplied to the X electrode 10 and the Y electrode 20 in the discharge sustain period.
  • the discharge is maintained, and the written cell is caused to emit light.
  • a portion where the X electrode 10 and the Y electrode 20 face each other is a light emitting region.
  • the partition wall 7 is formed in the same manner as the display area 100 on the left side of the display area 100 boundary, and extends in the vertical direction.
  • the dummy address electrode 31 is formed outside the display area 100, the dummy address electrode 31 is disposed below the partition wall 7 in FIG. 1. Therefore, even if a voltage is applied to the dummy address electrode 31 for some reason, no discharge is generated between the Y electrode 20 and the electrode. Therefore, light emission outside the display area 100 can be prevented, and it can be prevented that the screen impression is deteriorated due to the outside of the display area 100 shining.
  • FIG. 2 is a cross-sectional view of a portion corresponding to FIG. 1 of the plasma display panel.
  • FIG. 2 is a cross-sectional view of a portion where the Y electrode 20 is formed.
  • a Y discharge electrode 21 and a Y bus electrode 22 extend on the front substrate 1 in the lateral direction.
  • a dielectric layer 5 is formed on the Y bus electrode 22, and a protective film 6 is formed thereon.
  • the Y discharge electrode 21 and the Y bus electrode 22 are collectively referred to as a Y electrode 20.
  • address electrodes 30 extend on the back substrate 2 in the direction perpendicular to the paper surface.
  • a dielectric layer 5 is formed so as to cover the address electrode 30.
  • a partition wall 7 that defines the lateral size of the cell is formed.
  • the partition wall 7 extends in the direction perpendicular to the paper surface, similarly to the address electrode 30.
  • a phosphor 8 is formed in the recess between the partition walls 7.
  • the display area 100 is defined by a terminal portion of the X electrode 10 (not shown).
  • the address electrode 30 is formed between the partition walls 7.
  • a voltage can be applied between the address electrode 30 and the Y electrode 20 to cause a preliminary discharge and write a signal.
  • the Y electrode 20 extends to the outside of the display area 100.
  • dummy address electrodes 31 are formed outside the display area 100.
  • the partition wall 7 is formed outside the display area 100 in the same manner as in the display area 100.
  • the dummy address electrode 31 is formed below the partition wall 7. Accordingly, even if a voltage is applied to the dummy address electrode 31 for some reason, the discharge between the dummy address electrode 31 and the Y electrode 20 can be prevented. Light emission in the outer region can be prevented.
  • the pitch p1 between the partition walls defining the lateral pitch of the cells is about 200 ⁇ m.
  • the cross section of the partition wall 7 is trapezoidal, the top side is 50 ⁇ m, and the bottom side is 130 ⁇ m.
  • the width of the dummy address electrode 31 is about 50 ⁇ m, the dummy address electrode 31 can be covered with the partition wall 7 without any problem.
  • the pitch p1 between the address electrodes 30 in the display area 100 is 200 ⁇ m, and the interval between the address electrodes 30 is 150 ⁇ m.
  • the distance between the outermost address electrode 30 and the dummy address electrode 31 is larger than the distance between the address electrodes 30 in the display region 100.
  • the distance between the outermost address electrode 30 and the dummy address electrode 31 is 250 ⁇ m.
  • the main purpose of the dummy address electrode 31 is that, in the outermost address electrode 30, the address electrode 30 does not exist on one side, so that the process conditions are different from those of the other address electrodes 30, and the outermost address electrode 30 becomes thinner. It is to prevent disconnection. As described above, the inter-electrode distance between the outermost address electrode 30 and the dummy address electrode 31 is approximately 250 ⁇ m.
  • the influence of the process condition of the address electrode 30 on the outermost part of the display area 100 can be reduced by forming a plurality of dummy address electrodes 31.
  • a larger number of dummy address electrodes 31 can reduce the influence of process conditions on the address electrodes 30 at the outermost part of the display area 100.
  • the number of dummy address electrodes 31 is increased too much, the width of a so-called frame outside the display area 100 increases. . From this point of view, the number of dummy address electrodes 31 is realistic to be 5 or less.
  • the influence on the address electrodes 30 in the outermost part of the display area 100 due to process conditions can be almost eliminated.
  • the present invention it is possible to prevent the address electrode 30 on the outermost part of the display area 100 from being thinned or disconnected, and to prevent light emission outside the display area 100, and It is possible to prevent the impression from becoming worse.
  • 1 is a plan perspective view of a plasma display panel according to the present invention.
  • 1 is a cross-sectional view of a plasma display panel according to the present invention. It is a disassembled perspective view of the display area of a plasma display panel. It is a drive waveform of a plasma display panel. It is a top view of a plasma display panel. It is an electrode arrangement diagram of a plasma display panel. It is a plane perspective view of the plasma display panel in a prior art example. It is sectional drawing of the plasma display panel in this invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

プラズマディスプレイパネルにおいて、背面基板のダミーアドレス電極を設けた場合に、表示領域の外側で発光することを防止するために次のような構成とする。背面基板（２）の表示領域（１００）にはアドレス電極（３０）が形成され、アドレス電極（３０）の上を誘電体層（５）が覆い、誘電体層（５）の上には隔壁（７）が形成されている。隔壁（７）は表示領域（１００）および表示領域外に形成されている。背面基板（２）の表示領域外にはダミーアドレス電極（３１）が形成されている。ダミーアドレス電極（３１）と前面基板（１）のＹバス電極（２０）等との間に放電が発生すると、この部分で発光し、画質に悪影響を与える。この不要な放電を防止するために、表示領域外において、ダミーアドレス電極（３１）を隔壁（７）の下に配置する。

Description

プラズマディスプレイパネル
　本発明は表示装置に係り、特に表示領域外の点灯を防止して表示領域を明確に区画できるプラズマディスプレイパネルに関する。
　プラズマディスプレイパネル（ＰＤＰ）を用いたＰＤＰ表示装置は、薄型で特に大画面の表示が可能なディスプレイとして需要が拡大している。ＰＤＰ表示装置は、プラズマディスプレイパネル、プラズマディスプレイパネルの前面に配置された前面パネル、プラズマディスプレイパネルの背面に配置された駆動回路、およびこれらを収容するフレーム等から構成されている。
　前面パネルは、反射防止膜、電磁波の放出、画像の色調を調整するための色フィルタ等の役割を有しており、一般にはガラスで形成される。プラズマディスプレイパネルは走査電極、放電維持電極等が形成された前面基板と、アドレス電極等が形成された背面基板とが重ねあわされて構成されている。
　前面基板においては、走査電極が前面基板の例えば左側の端部から表示領域に延在し、放電維持電極が前面基板の例えば、右側から表示領域に延在している。背面基板においては、走査電極および放電維持電極と直角方向にアドレス電極が延在している。走査電極および放電維持電極とアドレス電極との交点にサブピクセルが形成される。表示領域にはサブピクセルがマトリクス状に形成されているので、画素を形成することが出来る。
　ところで、表示領域の最外部においては、同じ電圧を印加してもアドレス電極の電位が表示領域の他のアドレス電極よりも小さくなってしまい、放電のマージンを取りにくくなる。「特許文献１」はこの問題を解決するために、最外部のアドレス電極の外側に少なくとも一本ダミーアドレス電極を設け、このダミーアドレス電極に最外部のアドレス電極と同じ電圧を印加することによって、最外部のアドレス電極において、放電マージンが低下する現象を防止する構成が記載されている。
特開平１１－１８５６３４号公報
　「特許文献１」に記載のプラズマディスプレイパネルは、最外部のアドレス電極の外側に少なくとも1本のダミーアドレス電極を設けるので、最外部における点灯のマージンが表示領域の他のアドレス電極と異なってしまうという問題は対策することが出来る。しかし、ダミーアドレス電極を配置することによって次ぎのような問題が生ずる。
　すなわち、ダミーアドレス電極において、放電が生じ、表示領域外において、点灯し、表示領域の境界が明確にならないという問題である。一般には、フレームの枠によってプラズマディスプレイパネルの表示領域のみが視認できるような構成となっているが、プラズマディスプレイパネルと前面パネルの合わせ精度の影響、前面パネルからの光の屈折の影響、あるいは、画面を斜めから見た場合等にプラズマディスプレイパネルの表示領域の外側が見えることがある。表示領域の外側が点灯していると画面の印象に悪影響を与える。
　しかしながら、最外部における点灯マージン、前面基板製作におけるプロセス裕度等の問題からダミーアドレス電極は必要である。本発明は、ダミーアドレス電極を配置しつつ、表示領域外の点灯を防止し、すっきりした表示領域の境界を形成することである。
　本発明は以上述べたような課題を解決するものであり、具体的な手段は次ぎのとおりである。
　（１）前面基板と背面基板がシール部を介して接着し、表示領域とその周辺の非表示領域を有するプラズマディスプレイパネルであって、前記前面基板の第１の端部からは、第１の電極が第２の端部の方向である第１の方向に延在し、前記前面基板の前記第２の端部からは第２の電極が前記第１の端部の方向である第２の方向に延在し、前記前面基板の前記表示領域では、前記第１の電極と前記第２の電極が対向して配置し、前記前面基板の前記非表示領域の前記第１の端部側では、前記第１の電極のみが存在し、前記前面基板の前記非表示領域の前記第２の端部側では前記第２の電極のみが存在し、前記背面基板の前記表示領域および前記非表示領域では、前記第１の方向および前記第２の方向と直角方向である第３の方向に隔壁が形成され、前記背面基板の前記表示領域おいて、前記隔壁と前記隔壁の間には前記第３の方向にアドレス電極が延在し、前記背面基板の前記非表示領域においては、ダミーアドレス電極が前記隔壁の下に前記第３の方向に延在して形成されていることを特徴とするプラズマディスプレイパネル。
　（２）前記表示領域の最外部における前記アドレス電極と前記最外部に最も近い前記ダミーアドレス電極との距離は、前記表示領域における前記アドレス電極と前記アドレス電極との距離よりも大きいことを特徴とする（１）に記載のプラズマディスプレイパネル。
　（３）前記ダミーアドレス電極の幅は、前記非表示領域における前記隔壁の底辺の幅よりも小さいことを特徴とする（１）に記載のプラズマディスプレイパネル。
　（４）前記ダミーアドレス電極は前記背面基板の表示領域の両側に存在し、前記ダミーアドレス電極の数は前記両側において各々３本以上５本以下であることを特徴とする（１）に記載のプラズマディスプレイパネル。
　（６）前面基板と背面基板がシール部を介して接着し、表示領域とその周辺の非表示領域を有するプラズマディスプレイパネルであって、前記前面基板の第１の端部からは、第１の電極が第２の端部の方向である第１の方向に延在し、前記前面基板の前記第２の端部からは第２の電極が前記第１の端部の方向である第２の方向に延在し、前記前面基板の前記表示領域では、前記第１の電極と前記第２の電極が対向して配置し、前記前面基板の前記非表示領域の前記第１の端部側では、前記第１の電極のみが存在し、前記前面基板の前記非表示領域の前記第２の端部側では前記第２の電極のみが存在し、前記背面基板の前記表示領域および前記非表示領域では、前記第１の方向および前記第２の方向と直角方向である第３の方向に隔壁が形成され、前記背面基板の前記表示領域おいて、前記隔壁と前記隔壁の間には前記第３の方向にアドレス電極が延在し、前記背面基板の前記非表示領域においては、平面的に見て、ダミーアドレス電極が前記隔壁によって覆われていることを特徴とするプラズマディスプレイパネル。
　プラズマディスプレイパネルの表示領域の外側にダミーアドレス電極を形成することで、表示領域の最外部におけるアドレス電極がプロセスの条件によって細くなったり、断線したりすることを回避することが出来、プラズマディスプレイパネルの製造歩留りを向上させることが出来るとともに、プラズマディスプレイパネルの信頼性を向上させることが出来る。
　表示領域の外側において、ダミーアドレス電極を隔壁の下に形成することによって、表示領域の外側における発光を確実に防止することができ、表示領域外の発光によって、画面の印象が悪化することを防止することが出来る。
　本発明の具体的な実施例を説明する前に、本発明が適用される一般的なプラズマディスプレイパネルの構造を説明する。図３は、プラズマディスプレイパネルの表示領域の分解斜視図である。プラズマディスプレイパネルは，前面基板１と背面基板２の２枚のガラス基板から構成されている。前面基板１には、画像形成のための放電を生じさせる走査電極２０（以後Ｙ電極２０ともいう）と放電維持電極１０（以後Ｘ電極１０ともいう）が平行に配置されている。
　走査電極２０は、さらに実際に放電電極となるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）によって形成された走査放電電極と、端子部から電圧を供給する走査バス電極から構成される。以後、走査バス電極をＹバス電極２２とも呼び、走査放電電極をＹ放電電極２１とも呼ぶ。また、Ｙ電極２０という場合は、Ｙバス電極２２とＹ放電電極２１を含むものとする。
　放電維持電極１０は、さらに実際に放電電極となるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）によって形成された放電維持電極１０と、端子部から電圧を供給する放電維持バス電極から構成される。以後、放電維持バス電極をＸバス電極１２とも呼び、放電維持放電電極１１をＸ放電電極１１とも呼ぶ。また、Ｘ電極１０という場合は、Ｘバス電極１２とＸ放電電極１１を含むものとする。
　Ｘバス電極１２、Ｙバス電極２２はいずれも金属の積層構造となっており、前面基板１の側からクロム、銅、クロムの積層構造となっている。前面基板１上に形成されたクロムは、ガラスとの接着性が優れており、かつ、クロムの表面が黒いので、コントラストの向上のための効果を有する。銅はバス電極の抵抗を小さくするために使用される。銅の上をさらにクロムが被覆しているが、このクロムは、銅の表面が酸化されて抵抗が変化することを防止するためである。
　前面ガラス上のクロムはさらに、酸化クロムとクロムの積層構造となる場合もある。酸化クロムは黒色で、反射率がクロムよりも小さいので、画像のコントラストをさらに向上させることが出来る。酸化クロムもガラスとの接着性は優れている。また、銅との接触面はクロムなので、銅が酸化されることも無い。
　図３においては、放電電極は透明導電膜であるＩＴＯを使用し、バス電極には抵抗の小さい金属積層膜を使用している。透明導電膜を使用すると、蛍光体８からの発光を外部により多く取り出すことが出来るからである。一方、放電電極をバス電極と同じ金属によって形成する場合もある。この場合は、プロセスが一回で済み、製造コストの大幅な低減になる。
　Ｘ電極１０およびＹ電極を覆うように誘電体層５が形成される。誘電体層５には軟化点が５００℃程度の低融点ガラスが使用される。その上に保護膜６が形成される。保護膜６としては，酸化マグネシウム（ＭｇＯ）が主に使用され，スパッタ法または蒸着法によって形成される。
　なお、図３においては、省略されているが、Ｘ電極１０とＹ電極２０の外側には、画像のコントラストを向上させるために黒帯が形成される場合もある。黒帯はコントラストを向上させるものであるから、黒色である必要がある。黒帯はＸバス電極１２あるいはＹバス電極２２と同じ構造の金属の積層膜が使用される。したがって、黒帯とＸバス電極１２あるいはＹバス電極２２は同時に形成することが出来る。ガラスで形成された前面基板１と接する金属はＣｒあるいはＣｒＯであるから黒色であり、コントラストの向上を図ることが出来る。
　背面基板２には，アドレス電極３０（以後Ａ電極ともいう）が，Ｘバス電極１２あるいはＹバス電極２２と直交して形成される。アドレス電極３０の構造もＸバス電極１２あるいはＹバス電極２２と同様の構造であり、クロム、銅、クロムの積層構造となっている。アドレス電極３０の上を誘電体層５が被覆している。一般的には背面基板２に形成された誘電体層５も前面基板１に形成された誘電体層５と同じ材料が使用される。
　背面基板２の誘電体層５の上には、隔壁７がアドレス電極３０を挟むように、アドレス電極３０と同じ方向に延在させて形成されている。図３において、アドレス電極３０と直角方向に横隔壁７１が形成されており、隔壁７と横隔壁７１とで囲まれた領域においてサブピクセル（サブピクセルをセルとも呼ぶ）が形成される。隔壁７の内側には蛍光体８が塗布されている。蛍光体８は、赤、緑、青の蛍光体８が図３の隔壁７によって形成された凹部に並列して塗布されている。
　前面基板１と背面基板２及び隔壁７に囲まれた空間が放電ガスを封入する放電空間となっている。一対のバス配線と隔壁７の間がひとつの表示セル（サブピクセル）に対応し，カラー表示の場合、３つのサブピクセルがおのおの３原色（Ｒ，Ｂ，Ｇ）に対応してひとつの画素（ピクセル）を形成する。
　プラズマディスプレイパネルの発光の原理は以下のようになっている。まず，発光させたいセルに対応するアドレス電極３０と，同じく当該セルに対応する走査電極２０との間に１００-２００Ｖ程度の電圧（放電開始電圧）をかける。アドレス電極３０とバス配線は直交しているため，その交点にある単独のセルを選択することができる。選択されたセルでは電圧をかけた放電電極（この場合はＹ電極２０）と，アドレス電極３０の間で微弱放電が発生し，前面基板１側の誘電体層５の上の保護膜６上に電荷（壁電荷）が蓄積される。このようにして、表示領域の全セルに電荷による書き込みを行う。この期間は書き込み期間であり、画像は形成されない。
　続いて、放電維持期間（サステイン期間）において、Ｘ電極１０とＹ電極２０との間に高周波パルスを印加して維持放電を行う。このとき、壁電荷が蓄積されているセルのみでサステイン放電が発生する。このサステイン放電によって紫外線が発生し、この紫外線によって蛍光体８が発光する。蛍光体８から放射された可視光は前面基板１から放出され、人間が視認する。書き込み期間に電荷が蓄積されたセルのみで蛍光体８が発光するので、画像が形成されることになる。
　図４はプラズマディスプレイパネルの駆動波形を示す図である。図４は階調表示方式として、ＡＤＳ（Address Display-Period
Separation）方式を適用した場合である。図４はＡＤＳ方式のサブフィールド（ＳＦ）における各電極に印加する電圧のシークエンスを示した図である。なお、図４中では、基準電圧（基準電位）を０Ｖとしている。
　図４に示すサブフィールドは、１フィールド（１６．６７ｍｓ）を所定の輝度比を有する複数のサブフィールドとして分割された１つである。ＡＤＳ方式では、複数のサブフィールドを画像に応じて選択的に発光させ、輝度の違いにより階調を表現している。１つのサブフィールドは、図４に示すようにリセット期間、アドレス期間、放電維持期間（サステイン期間）で構成される。
　リセット期間では、表示電極間に放電開始電圧以上の電圧を印加され、全ての放電セルでリセット放電が起こる。これにより、全ての放電セル内の壁電圧をほぼ均一に揃えることができる。
　アドレス期間では、画像データに基づき選択された放電セルにＡ電極とＹ電極２０に電圧が印加される。選択された放電セルのＹ電極２０には、所定の負電圧のスキャンパルスが印加されるのと同期してＡ電極に所定の正電圧（アドレス電圧）が印加されてアドレス放電（選択放電）が起こる。選択されアドレス放電が起こった放電セル（表示セルとなる）では、サステイン期間で行われる表示放電を行う時に放電可能な壁電荷が蓄積される。なお、表示セルとならない放電セル（非表示セルとなる）のＡ電極には、アドレス電圧が印加されず、アドレス放電が起こらない。このため非表示セルでは、壁電荷が形成されず、サステイン期間で表示放電が起こらない。
　サステイン期間では、Ｙ電極２０とＸ電極１０に維持パルス（サステインパルス）が交互に印加され、サステイン放電（表示放電）が起こる。例えば、２進法に基づく輝度の重みを持った１０個のサブフィールドを設けると、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルはそれぞれ２１０（＝１０２４）階調の輝度表示が得られ、理論的には約１０億７３７４万色の色表示が可能となる。
　Ｙ電極２０およびＸ電極１０は、図３における隣り合う一対の電極２から構成され、この２つの電極間の放電（サステイン放電）により発光表示を行う。サステイン放電のための電圧は、全ての放電セルにおいて同時に印加される。このため、放電を行い発光させる放電セルと、発光させない放電セルを選択する必要がある。これは、Ａ電極と、Ｙ電極２０間で放電を起こさせることにより行う。
　発光させる放電セルを選択する場合、Ａ電極と、それに交差するＹ電極２０に同時に電圧を印加する。同時に印加された放電セルにのみ、Ａ電極とＹ電極２０間で放電が生じる（アドレス放電）。このとき、放電セル内に電荷が蓄積される。Ｙ電極２０とＸ電極１０間の電圧は、それだけでは放電が開始されない電圧に設定しておく。Ｙ電極２０とＸ電極１０間の電圧に、蓄積した電荷による電圧を加えたときのみ、放電が開始される。それゆえ、アドレス放電を生じさせた放電セルでのみ、放電による発光が生じ、画像を形成することができる。
　また、一度壁電荷が形成された放電セルは、それ以降、常にサステイン放電が生じることになるため、発光させないためには、壁電荷を消す必要がある。そのため、アドレス放電のための電圧印加の前に、全ての放電セルにおいて、壁電荷を消すための電圧印加を行う。これがリセット電圧であり、これを印加する時間がリセット期間である。
　図４に示された電圧印加シークエンスは、サブフィールドと呼ばれる期間のものである。一つの画像は、１フィールドと呼ばれる期間により形成される。一つの画像を形成する、各画素の輝度の差をつけるために、１フィールドを例えば１０前後のサブフィールドに分け、それぞれのサブフィールドで１連の放電を行う。
　図５はプラズマディスプレイパネルの平面図である。図５において、前面基板１の下に、シール材３を介して背面基板２が配置されている。背面基板２には、点線で示すアドレス電極３０が縦方向に延在し、横方向に配列している。アドレス電極３０には背面基板２の端子部１２０からアドレス信号が供給される。
　図５において、前面基板１には横方向にＸ電極とＹ電極が延在している。Ｙ電極には、前面基板１の左側から信号が供給されるが、図２では図示していない。Ｘ電極には、右側の前面基板１の端子部１１０から信号が供給される。端子部１１０とＸ電極の間は、Ｘバス電極引出し線によって接続されている。端子部１１０のピッチはＸバス電極１２のピッチよりも小さいために、表示領域外において、Ｘバス電極引出し線は傾斜部を有している。
　図５において、Ｙ電極２０の端部が表示領域１００の最外部となっている。Ｙ電極２０の端部に対応してアドレス電極３０がＹ電極２０と直角方向に延在して、最外部のセルを形成する。しかし、最外部のアドレス電極３０は表示領域１００内のアドレス電極３０とは、駆動の条件、アドレス電極３０を形成する際のプロセスの影響が異なる。これを防止するために最外部のアドレス電極３０の外側にダミーアドレス電極を形成する。
　図６はこの様子を記載したプラズマディスプレイパネルの平面模式図である。図６では、プラズマディスプレイパネルにおける配線のみを記載している。図６において、表示領域１００内には左側からＹ電極２０が右方向に、右側からＸ電極１０が左方向に延在している。また、表示領域１００の下側からはアドレス電極３０が上方向に延在している。この場合はアドレスドライバが表示領域１００の下側に存在している場合である。アドレスドライバは表示領域１００の上下に存在して、アドレス電極３０も表示領域１００の上下から表示領域１００に延在する場合も多いが、図６では図を複雑化しないために、アドレス電極３０は表示領域１００の下側から表示領域１００に延在しているとしている。
　図６において、表示領域１００の両側にはダミーアドレス電極３１が３本形成されている。一般にはダミーアドレス電極３１は３本から５本形成される。ダミーアドレス電極３１がない場合、表示領域１００の最外部のアドレス電極３０は電極が細くなる、あるいは断線をしやすいなどの問題が生ずるので、ダミーアドレス電極３１を配置することによって、最外部のアドレス電極３０も表示領域１００内の他のアドレス電極３０と同様な条件とすることにより、表示領域１００の最外部のアドレス電極３０の断線を防止している。
　しかしながら、図６のように、ダミーアドレス電極３１を形成することによって、本来は放電をしてはならない、表示領域１００の外側において、放電が生じ、表示領域１００の外側を光らせてしまい、画像品質に対して悪影響を与える現象が生ずることがある。すなわち、蛍光体８は表示領域１００の外部に存在するセルにまで形成されるので、ダミーアドレス電極３１とＹ電極２０あるいはＸ電極１０との間に放電が生ずると蛍光体８が発光することになる。
　放電維持期間においては、Ｘ電極１０とＹ電極２０に交互にパルス電圧が印加されることによって放電が持続する。表示領域１００の外側においては、Ｘ電極１０とＹ電極２０のペアが存在しないので、本来であれば、放電は生じないはずであるが、なんらかの原因によってアドレス電極３０とＸ電極１０あるいはアドレス電極３０とＹ電極２０の間に放電が生ずることがある。アドレス電極３０とＸ電極１０、あるいは、アドレス電極３０とＹ電極２０の間隔は１２０μｍ程度であるので、アドレス電極３０になんらかの原因で電圧が印加されると、放電を生じやすい状況にある。
　図７は、図６のＡ部の拡大図である。図７は前面基板１と背面基板２の透視図である。図７では、隔壁７も記載されている。図７において、Ｘ電極１０が左から右方向に延在している。また、Ｙ電極２０が右から左方向に延在している。図７において、Ｘ電極１０の終端部が表示領域１００の境界となる。図７において、隔壁７が縦方向に延在しており、隔壁７と隔壁７の間がサブピクセルの横径となる。また、隔壁７と隔壁７の間にアドレス電極３０が延在している。書き込み期間においては、アドレス電極３０とＹ電極２０との間に放電が生じ、放電維持期間においては、Ｘ電極１０とＹ電極２０との間に放電が生ずるので、サブピクセルはＸ電極１０とＹ電極２０とアドレス電極３０で構成されることになる。
　図７において、表示領域１００の外側にも隔壁７が形成され、隔壁７と隔壁７の間にはダミーアドレス電極３１が存在している。ダミーアドレス電極３１が形成された部分のセルにも蛍光体８は形成されている。したがって、図７において、なんらかの原因でダミーアドレス電極３１とＹ電極２０との間に放電が生ずると蛍光体８を光らせて表示領域１００の外側の発光を生じさせる。
　図８は、プラズマディスプレイパネルにおける図７に対応する部分の断面模式図である。図８は、Ｙ電極２０が形成されている部分の断面図である。図８において、前面基板１には横方向にＹ放電電極２１とＹバス電極２２が延在している。Ｙバス電極２２の上には誘電体層５が形成され、その上に保護膜６が形成されている。
　図８において、背面基板２の上にはアドレス電極３０が紙面垂直方向に延在している。アドレス電極３０を覆って誘電体層５が形成されている。誘電体層５の上にはセルの横サイズを規定する隔壁７が形成されている。隔壁７はアドレス電極３０と同様に、紙面垂直方向に延在している。
　図８において、背面基板２のアドレス電極３０、隔壁７、前面基板１のＸ電極１０は表示領域１００と表示領域１００の外側とでは、変わり無く形成されている。Ｘ電極１０は表示領域１００端部にまでしか延在していないが、Ｘ電極１０は図８では図示されていない。図８において、アドレス電極３０とＹ電極２０との間隔ｄは１２０μｍ程度であるので、アドレス電極３０になんらかの原因で電圧が印加されると放電を生じ、表示領域１００の外側の発光を生じてしまう。
　本発明は、ダミーアドレス電極３１を用いた場合においても、以下の実施例に示すように、このような表示領域１００の外側の発光を防止することが出来る。
　図１は本発明を示す平面図である。図１は、前面基板１と背面基板２の透視図である。図１は図６のＡ部に相等する部分の詳細図である。図１において、前面基板１にはＸ電極１０とＹ電極２０が形成されている。Ｙ電極２０は左側から右方向に延在し、Ｘ電極１０は右側から左方向に延在している。図１においては背面基板２側にはアドレス電極３０と隔壁７が形成されている。アドレス電極３０および隔壁７は縦方向に延在している。図１において、隔壁７の断面は台形であり、頂辺が底辺よりも小さいが、図１では隔壁７の底辺を記載している。
　図１において、Ｘ電極１０の終端部が表示領域１００の境界部となる。前面基板１において、表示領域１００よりも左側はＹ電極２０のみが延在している。背面基板２において、表示領域１００においては、アドレス電極３０が隔壁７と隔壁７の間に延在している。図３等で説明したとおり、書き込み期間においては、アドレス電極３０とＹ電極２０との間に放電を生じさせ、放電維持期間において、Ｘ電極１０とＹ電極２０に放電維持パルスを交互に供給することによって放電を維持し、書き込みが行われたセルを発光させる。図１における、Ｘ電極１０とＹ電極２０とが対向した部分が発光領域となる。
　図１において、表示領域１００境界よりも左側において、隔壁７が表示領域１００と同様に形成されており、縦方向に延在している。表示領域１００の外側にダミーアドレス電極３１が形成されているが、図１においては、ダミーアドレス電極３１は隔壁７の下に配置されている。しがたがって、なんらかの原因でダミーアドレス電極３１に電圧が印加されたような場合であっても、Ｙ電極２０との間で放電を生ずることはない。したがって、表示領域１００の外側の発光を防止することが出来、表示領域１００の外側が光ることによって画面の印象が悪くなることを防止することが出来る。
　図２はプラズマディスプレイパネルの図１に対応する部分の断面図である。図２は、Ｙ電極２０が形成されている部分の断面図である。図２において、前面基板１には横方向にＹ放電電極２１とＹバス電極２２が延在している。Ｙバス電極２２の上には誘電体層５が形成され、その上に保護膜６が形成されている。なお、Ｙ放電電極２１とＹバス電極２２を合わせてＹ電極２０と呼ぶ。
　図２において、背面基板２の上にはアドレス電極３０が紙面垂直方向に延在している。アドレス電極３０を覆って誘電体層５が形成されている。誘電体層５の上にはセルの横サイズを規定する隔壁７が形成されている。隔壁７はアドレス電極３０と同様に、紙面垂直方向に延在している。隔壁７と隔壁７の間の凹部には蛍光体８が形成されている。
　図２において、表示領域１００は図示しないＸ電極１０の終端部によって規定されている。表示領域１００内においては、アドレス電極３０が隔壁７と隔壁７の間に形成されている。これによって書き込み期間において、アドレス電極３０とＹ電極２０との間に電圧を印加することによって予備放電を生じさせ、信号を書き込むことが出来る。図２では、Ｙ電極２０は表示領域１００の外側にまで延在している。
　図２において、表示領域１００の外側において、ダミーアドレス電極３１が形成されている。また、隔壁７は、表示領域１００の外側においても隔壁７は表示領域１００内と同様に形成されている。しかし、表示領域１００の外側においては、ダミーアドレス電極３１は隔壁７の下側に形成されている。従って、ダミーアドレス電極３１になんらかの原因で電圧が印加されるような場合があっても、ダミーアドレス電極３１とＹ電極２０との間での放電は防止することが出来、したがって、表示領域１００の外側領域における発光を防止することが出来る。
　図２において、セルの横ピッチを規定する隔壁間のピッチｐ１は２００μｍ程度である。また、隔壁７の断面は台形であり、頂辺は５０μｍ、底辺は１３０μｍである。一方、ダミーアドレス電極３１の幅は５０μｍ程度であるから、ダミーアドレス電極３１は隔壁７によって問題なく覆うことが出来る。
　図２において、表示領域１００内におけるアドレス電極３０間のピッチｐ１は２００μｍであり、アドレス電極３０間の間隔は１５０μｍである。図２に示すように、最外部のアドレス電極３０とダミーアドレス電極３１との電極間の間隔は、表示領域１００内におけるアドレス電極３０間の間隔よりも大きい。最外部のアドレス電極３０とダミーアドレス電極３１との距離は２５０μｍである。
　ダミーアドレス電極３１の主たる目的は、最外部のアドレス電極３０において、片側にアドレス電極３０が存在しないことによって他のアドレス電極３０とプロセス条件が異なって、最外部のアドレス電極３０が細くなったり、断線したりすることを防止することである。上記のように、最外部のアドレス電極３０とダミーアドレス電極３１の電極間距離は２５０μｍ程度ではあるが、この程度であれば、プロセス条件による影響はほとんどない。
　表示領域１００の最外部におけるアドレス電極３０のプロセス条件による影響は、ダミーアドレス電極３１を複数形成することによって軽減することが出来る。ダミーアドレス電極３１の数は多いほうが表示領域１００の最外部におけるアドレス電極３０に対するプロセス条件の影響を小さくできるが、ダミーアドレス電極３１をあまり多くすると表示領域１００の外側のいわゆる額縁の幅が大きくなる。この観点から、ダミーアドレス電極３１の数は５本以下とすることが現実的である。一方、ダミーアドレス電極３１を３本程度形成することによってプロセス条件による表示領域１００最外部におけるアドレス電極３０に対する影響はほとんど無くすことが出来る。
　以上では、ダミーアドレス電極３１が形成された側のうち、Ｙ電極２０の端子が形成された側における構成について説明したが、Ｘ電極１０の端子が形成されている側における構成も同様であることはいうまでもない。
　以上のように、本発明によって、表示領域１００の最外部におけるアドレス電極３０が細くなったり、断線したりすることを防止できるとともに、表示領域１００の外側における発光を防止することが出来、画像に対する印象が悪くなることを防止することが出来る。
本発明によるプラズマディスプレイパネルの平面透視図である。 本発明によるプラズマディスプレイパネルの断面図である。 プラズマディスプレイパネルの表示領域の分解斜視図である。 プラズマディスプレイパネルの駆動波形である。 プラズマディスプレイパネルの平面図である。 プラズマディスプレイパネルの電極配置図である。 従来例におけるプラズマディスプレイパネルの平面透視図である。 本発明におけるプラズマディスプレイパネルの断面図である。
符号の説明
　１・・・前面基板、　２・・・背面基板、　３・・・シール部、　５・・・誘電体層、　６・・・保護膜、　７・・・隔壁、　８・・・蛍光体、１０・・・Ｘ電極、　１１・・・Ｘ放電電極、　１２・・・Ｘバス電極、　２０・・・Ｙ電極、　２１・・・Ｙ放電電極、　２２・・・Ｙバス電極、　３０・・・アドレス電極、　３１・・・ダミーアドレス電極、　１００・・・表示領域、　１１０・・・前面基板の端子部、　１２０・・・背面基板の端子部。

Claims (5)

  1. 　前面基板と背面基板がシール部を介して接着し、表示領域とその周辺の非表示領域を有するプラズマディスプレイパネルであって、
    　前記前面基板の第１の端部からは、第１の電極が第２の端部の方向である第１の方向に延在し、前記前面基板の前記第２の端部からは第２の電極が前記第１の端部の方向である第２の方向に延在し、
    　前記前面基板の前記表示領域では、前記第１の電極と前記第２の電極が対向して配置し、
    　前記前面基板の前記非表示領域の前記第１の端部側では、前記第１の電極のみが存在し、前記前面基板の前記非表示領域の前記第２の端部側では前記第２の電極のみが存在し、
    　前記背面基板の前記表示領域および前記非表示領域では、前記第１の方向および前記第２の方向と直角方向である第３の方向に隔壁が形成され、
    　前記背面基板の前記表示領域おいて、前記隔壁と前記隔壁の間には前記第３の方向にアドレス電極が延在し、
    　前記背面基板の前記非表示領域においては、ダミーアドレス電極が前記隔壁の下に前記第３の方向に延在して形成されていることを特徴とするプラズマディスプレイパネル。
  2. 　前記表示領域の最外部における前記アドレス電極と前記最外部に最も近い前記ダミーアドレス電極との距離は、前記表示領域における前記アドレス電極と前記アドレス電極との距離よりも大きいことを特徴とする請求項１に記載のプラズマディスプレイパネル。
  3. 　前記ダミーアドレス電極の幅は、前記非表示領域における前記隔壁の底辺の幅よりも小さいことを特徴とする請求項１に記載のプラズマディスプレイパネル。
  4. 　前記ダミーアドレス電極は前記背面基板の表示領域の両側に存在し、前記ダミーアドレス電極の数は前記両側において各々３本以上５本以下であることを特徴とする請求項１に記載のプラズマディスプレイパネル。
  5. 　前面基板と背面基板がシール部を介して接着し、表示領域とその周辺の非表示領域を有するプラズマディスプレイパネルであって、
    　前記前面基板の第１の端部からは、第１の電極が第２の端部の方向である第１の方向に延在し、前記前面基板の前記第２の端部からは第２の電極が前記第１の端部の方向である第２の方向に延在し、
    　前記前面基板の前記表示領域では、前記第１の電極と前記第２の電極が対向して配置し、
    　前記前面基板の前記非表示領域の前記第１の端部側では、前記第１の電極のみが存在し、前記前面基板の前記非表示領域の前記第２の端部側では前記第２の電極のみが存在し、
    　前記背面基板の前記表示領域および前記非表示領域では、前記第１の方向および前記第２の方向と直角方向である第３の方向に隔壁が形成され、
    　前記背面基板の前記表示領域おいて、前記隔壁と前記隔壁の間には前記第３の方向にアドレス電極が延在し、
    　前記背面基板の前記非表示領域においては、平面的に見て、ダミーアドレス電極が前記隔壁によって覆われていることを特徴とするプラズマディスプレイパネル。
PCT/JP2008/003122 2008-10-30 2008-10-30 プラズマディスプレイパネル WO2010049975A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/003122 WO2010049975A1 (ja) 2008-10-30 2008-10-30 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/003122 WO2010049975A1 (ja) 2008-10-30 2008-10-30 プラズマディスプレイパネル

Publications (1)

Publication Number Publication Date
WO2010049975A1 true WO2010049975A1 (ja) 2010-05-06

Family

ID=42128354

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/003122 WO2010049975A1 (ja) 2008-10-30 2008-10-30 プラズマディスプレイパネル

Country Status (1)

Country Link
WO (1) WO2010049975A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1125864A (ja) * 1997-06-27 1999-01-29 Fujitsu Ltd プラズマディスプレイパネル
JP2000306512A (ja) * 1999-04-20 2000-11-02 Mitsubishi Electric Corp 面放電型プラズマディスプレイパネルおよびその製造に用いられる印刷スクリーン版
JP2001035381A (ja) * 1999-07-23 2001-02-09 Hitachi Ltd 放電式表示パネル及び表示装置
JP2001216906A (ja) * 1999-11-24 2001-08-10 Mitsubishi Electric Corp 面放電ａｃ型プラズマディスプレイパネル用基板、面放電ａｃ型プラズマディスプレイパネル及び面放電ａｃ型プラズマディスプレイ装置
JP2001222959A (ja) * 2000-02-09 2001-08-17 Nec Corp プラズマディスプレイパネル
JP2005116508A (ja) * 2003-09-18 2005-04-28 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2006120602A (ja) * 2004-10-19 2006-05-11 Samsung Sdi Co Ltd 改善された電極を有するプラズマディスプレーパネル
JP2007094107A (ja) * 2005-09-29 2007-04-12 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及びプラズマ表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1125864A (ja) * 1997-06-27 1999-01-29 Fujitsu Ltd プラズマディスプレイパネル
JP2000306512A (ja) * 1999-04-20 2000-11-02 Mitsubishi Electric Corp 面放電型プラズマディスプレイパネルおよびその製造に用いられる印刷スクリーン版
JP2001035381A (ja) * 1999-07-23 2001-02-09 Hitachi Ltd 放電式表示パネル及び表示装置
JP2001216906A (ja) * 1999-11-24 2001-08-10 Mitsubishi Electric Corp 面放電ａｃ型プラズマディスプレイパネル用基板、面放電ａｃ型プラズマディスプレイパネル及び面放電ａｃ型プラズマディスプレイ装置
JP2001222959A (ja) * 2000-02-09 2001-08-17 Nec Corp プラズマディスプレイパネル
JP2005116508A (ja) * 2003-09-18 2005-04-28 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2006120602A (ja) * 2004-10-19 2006-05-11 Samsung Sdi Co Ltd 改善された電極を有するプラズマディスプレーパネル
JP2007094107A (ja) * 2005-09-29 2007-04-12 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及びプラズマ表示装置

Similar Documents

Publication Publication Date Title
JP3470629B2 (ja) 面放電型プラズマディスプレイパネル
JP2005135732A (ja) プラズマ表示装置及びその駆動方法
KR20100011284A (ko) 플라즈마 디스플레이 패널
JPH11238462A (ja) プラズマディスプレイパネル
WO2010049975A1 (ja) プラズマディスプレイパネル
JP4650569B2 (ja) プラズマディスプレイ装置
KR100715626B1 (ko) 롱갭 방전에 적합한 전극 배치 구조를 갖는 플라즈마디스플레이 패널 및 그의 구동 방법
US7586466B2 (en) Display panel including an improved electrode structure
KR100944075B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
JPWO2007108119A1 (ja) ３電極面放電型表示装置
US20050134535A1 (en) Plasma display panel and driving method thereof
KR100762248B1 (ko) 플라즈마 디스플레이 패널
KR100718884B1 (ko) 방전 공간 확보를 위한 고정세 플라즈마 디스플레이 패널구조 및 이를 이용한 플라즈마 디스플레이 장치
EP1876630A2 (en) Plasma display apparatus
JP2005050675A (ja) プラズマ表示装置及びプラズマディスプレイパネルの駆動方法
KR100499059B1 (ko) 플라즈마 디스플레이 패널
JP2010170758A (ja) プラズマディスプレイパネル
KR100872363B1 (ko) 플라즈마 디스플레이 패널
JPWO2007105480A1 (ja) プラズマディスプレイ装置
JPWO2007102329A1 (ja) プラズマディスプレイ装置
JP2005221927A (ja) プラズマディスプレイパネルの駆動方法
KR20100018190A (ko) 플라즈마 디스플레이 패널
JP2010135222A (ja) プラズマディスプレイパネル及びその製造方法
JP2003282007A (ja) プラズマディスプレイパネル
JP2010170764A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08877688

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 08877688

Country of ref document: EP

Kind code of ref document: A1