KR100323973B1 - 플라즈마 디스플레이 패널 및 그 구동방법 - Google Patents

플라즈마 디스플레이 패널 및 그 구동방법 Download PDF

Info

Publication number
KR100323973B1
KR100323973B1 KR1020000003519A KR20000003519A KR100323973B1 KR 100323973 B1 KR100323973 B1 KR 100323973B1 KR 1020000003519 A KR1020000003519 A KR 1020000003519A KR 20000003519 A KR20000003519 A KR 20000003519A KR 100323973 B1 KR100323973 B1 KR 100323973B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode
electrodes
reset
pulse
Prior art date
Application number
KR1020000003519A
Other languages
English (en)
Other versions
KR20010076098A (ko
Inventor
김재성
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000003519A priority Critical patent/KR100323973B1/ko
Publication of KR20010076098A publication Critical patent/KR20010076098A/ko
Application granted granted Critical
Publication of KR100323973B1 publication Critical patent/KR100323973B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B68—SADDLERY; UPHOLSTERY
    • B68G—METHODS, EQUIPMENT, OR MACHINES FOR USE IN UPHOLSTERING; UPHOLSTERY NOT OTHERWISE PROVIDED FOR
    • B68G7/00—Making upholstery
    • B68G7/02—Making upholstery from waddings, fleeces, mats, or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B68—SADDLERY; UPHOLSTERY
    • B68G—METHODS, EQUIPMENT, OR MACHINES FOR USE IN UPHOLSTERING; UPHOLSTERY NOT OTHERWISE PROVIDED FOR
    • B68G3/00—Treating materials to adapt them specially as upholstery filling
    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04H—MAKING TEXTILE FABRICS, e.g. FROM FIBRES OR FILAMENTARY MATERIAL; FABRICS MADE BY SUCH PROCESSES OR APPARATUS, e.g. FELTS, NON-WOVEN FABRICS; COTTON-WOOL; WADDING ; NON-WOVEN FABRICS FROM STAPLE FIBRES, FILAMENTS OR YARNS, BONDED WITH AT LEAST ONE WEB-LIKE MATERIAL DURING THEIR CONSOLIDATION
    • D04H1/00—Non-woven fabrics formed wholly or mainly of staple fibres or like relatively short fibres
    • D04H1/02—Cotton wool; Wadding

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Textile Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 콘트라스트가 향상되도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.
본 발명에서는 리셋 방전 시에 발생하는 미소 발광을 차단하기 위하여 방전셀들 별로 패널의 상판을 구성하는 기판의 배면 중앙부에 블랙 스트라이프를 형성하고, 블랙 스트라이프의 배면에 소정 간격만큼 이격되도록 제 1 내부전극과 제 2 내부전극을 형성시킨다. 리셋 기간에는 제 2 내부전극에 리셋 펄스를 공급하여 리셋 방전을 일으키고, 어드레스 기간에는 제 1 내부전극에 주사 펄스를 공급하여 어드레스 방전을 일으킨다. 그리고 제 1 및 제 2 내부전극의 외측에는 각각 제 1 방전유지전극과 제 2 방전유지전극을 형성하여 이들을 서스테인 방전을 일으키는 전극으로 사용한다.
본 발명에 의하면, 리셋 방전시 내부전극들에서 발생하는 미소 발광이 그 위에 형성된 블랙 스트라이프에 의해 차단되게 되어, 화면의 콘트라스트가 크게 향상된다.

Description

플라즈마 디스플레이 패널 및 그 구동방법{Plasma Display Panel and Method of Driving the same}
본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로, 특히 콘트라스트가 향상되도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP'라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 한 방전셀내의 모든 전극구조를 보여주기 위하여 하부기판에 대하여 상부기판을 90。 회전시켜 도시한다.
도 1은 종래의 교류 면방전 PDP의 방전셀 구조를 도시한 종단면도이다. 도 1을 참조하면, 상판(20)을 구성하는 상부유리기판(24)의 배면에는 교류 구동 신호가 공급되어 서스테인 면방전을 이루는 주사전극(26)과 방전유지전극(27)이 나란하게 형성된다. 주사전극(26) 및 방전유지전극(27)은 ITO(Indium Tin Oxide)로 형성된 투명전극이며, 주사전극(26) 및 방전유지전극(27) 각각의 위에는 교류 신호 공급용 금속 버스전극(30)들이 나란하게 형성된다. 주사전극(26) 및 방전유지전극(27)이 형성된 상부유리기판(24)의 배면에는 상부유전층(28)이 전면에 형성된다. 상부유전층(28)은 방전시 전하를 축적함과 아울러 방전 전류를 제한하는 기능을 갖는다. 상부유전층(28) 상에 전면 도포되는 보호층(31)은 방전시 스퍼터링으로부터 상부유전층(28)을 보호하여 화소셀의 수명을 연장시킴과 아울러 2차 전자의 방출효율을 높여 방전효율을 향상시킨다. 하판(22)을 구성하는 하부유리기판(32) 상에는 어드레스 방전을 위한 데이터전극(34)이 주사전극(26) 및 방전유지전극(27)과 직교하는 방향으로 형성된다. 하부유리기판(32)과 데이터전극(34) 상에는 방전시 벽전하 형성을 위한 하부유전층(36)이 전면 도포된다. 또한 상판(20)과 하판(22) 사이에는 격벽(42)이 수직으로 형성된다. 하부유전층(36) 상에서 데이터전극(34)과 나란한 방향으로 형성되는 격벽(42)은 상판(20) 및 하판(22)과 함께 셀의 방전공간(38)을 형성하고, 이웃한 방전셀 간의 전기적, 광학적 상호 간섭을 차단한다. 또한 격벽(42)은 인접한 방전셀 간의 간섭을 최소화하기 위해 데이터전극(34)와 나란한 방향뿐만이 아니라 데이터전극(34)에 직교하는 방향으로도 형성되어 격자 형태의 구조를 갖기도 한다. 하부유전층(36)과 격벽(42)의 표면에는 형광체(40)가 도포된다. 방전공간(38) 내에는 He+Xe 또는 Ne+Xe의 혼합가스가 충진된다.
종래의 교류 면방전 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조는 도 2에 도시되는 바와 같다. 데이터전극라인(X)과 주사전극라인(Y) 그리고 방전유지전극라인(Z)이 교차하는 부분마다 방전셀(44)이 위치하게 된다. 데이터전극라인(X)은 기수번째 라인들과 우수번째라인들로 분할되어 상하에서 구동되고 있다. 아울러 도면에 도시된 바와 같이 상하로 인접한 방전셀들 간의 광학적 간섭을 최소화하고, 화면의 콘트라스트를 향상시키기 위해 주사라인 간의 경계를 따라 격벽에 대향되는 위치에 블랙 스트라이프(Black Stripe)(48)가 도포된다.
빛이 방출되는 과정을 간략히 설명하면, 주사전극(26)과 데이터전극(34) 간에 어드레스 방전이 일어나 상/하부 유전층(28,36)에 벽전하가 형성된다. 형성된 벽전하는 면방전에 필요한 방전전압을 낮추는 역할을 한다. 어드레스 방전에 의해 선택된 셀들에서는 주사전극(26)과 방전유지전극(27)에 교번적으로 공급되는 교류 신호에 의해 두 전극(26,27) 간에 서스테인 방전이 일어난다. 이 때 방전공간(38)에서는 방전가스가 여기된 후 천이되는 과정에서 진공 자외선이 발생한다. 발생된진공 자외선은 형광체(40)를 여기시켜 가시광선을 발생시키게 되고, 이로써 PDP의 화상이 구현되어진다.
교류 면방전 PDP는 ADS(Addressing Display Separated : 이하 'ADS'라 함) 구동방법에 의해 화상을 표시한다. 일반적으로 PDP에서는 화상의 계조를 구현하기 위해 16.67㎳의 한 프레임을 8개 혹은 그 이상의 서브필드로 나누어 구동한다. 각 서브필드는 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나뉘어진다. 도 3은 종래의 ADS 구동방법에 있어서 각 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다. 도 3을 참조하면, 먼저 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 주사전극라인(Y) 또는 방전유지전극라인(Z)에 인가되는 리셋 펄스로 방전을 일으켜 각 방전셀들에 프라이밍 하전입자 및 벽전하를 형성시킨다. 리셋기간은 각 방전셀들이 어드레스 방전을 일으키기 전에 모든 셀들의 초기 상태를 동일한 조건으로 만들어주는 역할을 한다. 또한 리셋 기간동안 각 방전셀들에 형성된 벽전하는 어드레스 기간 중의 어드레스 방전 전압을 낮추는 역할을 하게 된다. 어드레스 기간 중에 방전이 개시되어 각 방전셀들에 벽전하가 생성되기까지는 일정 기간동안의 방전 지연이 발생하기 때문에 리셋 기간 중에 각 방전셀들에 일정량의 벽전하들을 생성하여 활성화시켜 놓음으로써 어드레스 방전시의 고속 구동 및 방전의 안정화를 꾀할 수 있도록 하고 있다. 일반적으로 리셋 기간에는 여러 번의 방전이 발생한다. 즉, 리셋 기간동안에 프라이밍 방전, 유지 방전 및 소거 방전 등의 일련의 과정을 거친다. 프라이밍 방전에 의해 모든 방전셀들에 프라이밍 하전입자들이 생성되어 셀 초기화 과정이 이루어지고,유지 방전은 앞선 프라이밍 방전의 보조 방전 기능을 수행한다. 그 다음 각 방전셀들에 형성된 하전입자들의 소거를 위한 소거 방전이 이어진다. 이와 같이 리셋 기간동안에 여러 번의 방전을 거쳐 초기화 과정을 거친 다음, 어드레스 기간에는 PDP의 각 주사라인별 주사전극라인(Y)들에 주사펄스(-Vs)가 선순차 방식으로 인가되고, 주사펄스에 동기되어 데이터펄스(Vd)가 각 데이터전극라인(X)에 공급되어 어드레스 방전이 일어난다. 이 어드레스 방전에 의해 켜질 방전셀들을 선택하는 작업이 이루어진다. 서스테인 기간에는 주사전극라인(Y)과 방전유지전극라인(Z)에 동일한 펄스폭과 전압을 갖는 서스테인 펄스(Vsus)가 교번적으로 인가되어 어드레스 방전에 의해 선택된 방전셀들에서 서스테인 면방전이 일어난다. 실제 PDP에서는 각 서브필드 별로 서스테인 기간에 차이를 두어 화상의 계조를 표현하게 된다.
앞서 설명한 바와 같이 모든 서브필드의 전단에는 어드레스 방전에 앞서 리셋 방전이 수반된다. 어드레스 방전에 앞서 모든 방전셀들을 초기화시키고, 방전셀들의 초기 조건을 동일하게 하는 것이 리셋 방전의 목적이지만, 종래의 PDP에서는 이 리셋 방전에 의해 화면의 콘트라스트가 저하되는 문제가 발생하고 있다. 리셋 기간 중에 연속되는 프라이밍, 유지 및 소거 등의 여러 번의 방전은 화면의 휘도와는 관련이 없는 미소 발광을 수반한다. 즉, 리셋 방전에 의해 데이터가 주어지지 않는 방전셀에서도 일정량의 빛이 발광된다. 이러한 미소 발광 현상은 화면의 콘트라스트를 저하시키는 요인으로 작용하고 있다. 종래에는 화면의 콘트라스트 저하를 방지하기 위해 리셋 방전의 횟수를 줄이는 방법과 리셋 방전의 세기를 약하게 하는 방법등을 사용하여 왔다. 하지만 이러한 방법들은 모두 근본적으로리셋 기간 중의 블랙 화면에서의 발광을 완전히 해소하지는 못하고 있다.
따라서, 본 발명의 목적은 콘트라스트가 향상되도록 한 플라즈마 디스플레이 패널 및 그 구동방법을 제공함에 있다.
도 1은 종래의 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 종단면도.
도 2는 종래의 교류 면방전 플라즈마 디스플레이 패널의 전체적인 전극 라인 및 방전셀의 배치 구조를 나타낸 평면도.
도 3은 종래의 교류 면방전 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면으로서, 서브필드 별로 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도.
도 4는 본 발명의 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 종단면도.
도 5는 본 발명에 따른 교류 면방전 플라즈마 디스플레이 패널의 상판에 형성되는 전극 라인들 및 블랙 스트라이프의 전체적인 배치 구조를 나타낸 평면도.
도 6은 본 발명의 플라즈마 디스플레이 패널에 적용되는 구동 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
20,70 : 상판 22,72 : 하판
24,74 : 상부유리기판 26 : 주사전극
27 : 방전유지전극 28,78 : 상부 유전층
30,76 : 버스전극 31,80 : 보호층
32,82 : 하부유리기판 34,86 : 데이터전극
36,84 : 하부 유전층 38,88 : 방전공간
40,90 : 형광체 42,92 : 격벽
44,94 : 방전셀 46,96 : 플라즈마 디스플레이 패널
48,75 : 블랙 스트라이프 Sy : 제 1 방전유지전극
Ty : 제 1 내부전극 Sz : 제 2 방전유지전극
Tz : 제 2 내부전극
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 리셋 방전 시에 발생하는 미소 발광을 차단하기 위하여 방전셀들 별로 패널의 상판을 구성하는 기판의 배면 중앙부에 형성된 블랙 스트라이프와, 블랙 스트라이프의 배면에 소정 간격만큼 이격되고 리셋 펄스에 응답하여 리셋 방전을 일으킴과 아울러 자신에게 인가되는 주사 펄스에 응답하여 패널의 하판에 형성되어 데이터 펄스가 공급되는 데이터 전극과 함께 어드레스 방전을 일으키는 제 1 내부전극 및 제 2 내부전극과, 제 1 및 제 2 내부전극이 형성된 기판 상에서 제 1 및 제 2 내부전극의 외측에 각각 형성되어 교번적으로 인가되는 고전압의 교류 펄스에 의해 서스테인 방전을 일으키는 제 1 방전유지전극과 제 2 방전유지전극을 구비한다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 패널의 화소 단위를 이루는 방전셀들 별로 패널의 상판을 구성하는 기판의 배면 중앙부에 형성된 블랙 스트라이프의 배면 일측부에 형성된 제 2 내부전극에 리셋 펄스를 공급하여 방전셀들의 초기화를 위한 리셋 방전을 일으키는 단계와, 블랙 스트라이프의 배면 타측부에 제 2 내부전극과 소정 간격만큼 이격되어 형성된 제 1 내부전극에 주사펄스를 공급하여 패널의 하판에 형성되어 데이터 펄스가 공급되는 데이터 전극과 함께 셀 선택을 위한 어드레스 방전을 일으키는 단계와, 제 1 및 제 2 내부전극이 형성된 기판 상에서 제 1 및 제 2 내부전극과 분리되어 방전셀의 외곽부에 형성된 제 1 방전유지전극과 제 2 방전유지전극에 소정 레벨의 교류 펄스를 교번적으로 인가하여 어드레스 방전에 의해 선택된 방전셀들의 방전을 유지시키는 서스테인 방전을 일으키는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 한 방전셀내의 모든 전극구조를 보여주기 위하여 하부기판에 대하여 상부기판을 90。 회전시켜 도시한다.
도 4는 본 발명의 실시 예에 따른 교류 면방전 PDP의 방전셀 구조를 도시한 종단면도이다. 도 4를 참조하면, 본 발명에 따른 교류 면방전 PDP는 각 방전셀 별로 하판(72)에 형성된 데이터전극(86)과 직교하는 방향으로 상부유리기판(74)의 배면의 중앙부에 비교적 좁은 선폭으로 도포된 블랙 스트라이프(Black Stripe)(75)와, 블랙 스트라이프(75)의 배면에 블랙 스트라이프(75)와 나란한 방향으로 형성됨과 아울러 상호 좁은 간격으로 형성된 제 1 내부전극(Ty) 및 제 2 내부전극(Tz)과, 방전셀의 외곽부에 제 1 및 제 2 내부전극(Ty,Tz)과 분리되어 나란하게 형성된 제1 방전유지전극(Sy) 및 제 2 방전유지전극(Sz)을 구비한다. 종래의 구조에서는 서스테인 방전을 일으키기 위한 주사전극(26)과 방전유지전극(27)이 각각 넓은 폭으로 형성됨과 아울러 상호 좁은 간격으로 상판(20)에 형성되어 있었지만, 본 발명에서는 종래에 주사전극이 형성되어 있던 위치에 제 1 내부전극(Ty)과 제 1 방전유지전극(Sy)을 분리하여 형성시킨다. 제 1 내부전극(Ty)은 방전셀 중앙부에 형성된 블랙 스트라이프(75) 배면의 일측 가장자리에 형성되고, 제 1 방전유지전극(Sy)을 제 1 내부전극(Ty)의 외곽부에 형성시킨다. 그리고, 종래에 방전유지전극이 형성되어 있던 위치에는 제 2 내부전극(Tz)과 제 2 방전유지전극(Sz)을 분리하여 형성시킨다. 제 2 내부전극(Tz)을 블랙 스트라이프(75) 배면의 타측 가장자리에 제 1 내부전극(Ty)과 좁은 간격을 갖도록 형성시키고, 제 1 방전유지전극(Sy)의 위치에 대응되는 반대편 외곽부에 제 2 방전유지전극(Sz)을 형성시킨다. 본 발명에서는 블랙 스트라이프(75)의 배면에 상호 좁은 간격으로 형성된 제 1 및 제 2 내부전극(Ty,Tz)을 리셋 방전 및 어드레스 방전을 일으키기 위한 전극으로 사용함과 동시에 서스테인 기간 중 비교적 저전압의 교류 펄스를 공급받아 서스테인 방전을 개시하기 위한 전극으로 사용한다. 그리고 외곽부에서 상호 넓은 간격으로 형성된 제 1 및 제 2 방전유지전극(Sy,Sz)을 서스테인 방전을 유지시키기 위한 전극으로 사용한다. 각 방전셀 내에서 상부유리기판(74) 배면의 중앙부에 위치하는 블랙 스트라이프(75)와 제 1 및 제 2 내부전극(Ty,Tz)의 폭은 광학적 손실이 최소화되도록 그 외곽에 형성된 제 1 및 제 2 방전유지전극(Sy,Sz)에 비해 비교적 좁게 형성시킨다. 제 1 및 제 2 방전유지전극(Sy,Sz)은 ITO(Indium Tin Oxide)를 이용하여 투명전극으로 형성시킨다. 그리고, ITO의 높은 저항값에 의한 신호 감쇄 현상을 방지하기 위해 제 1 및 제 2 방전유지전극(Sy,Sz) 상의 중앙부에 금속 버스전극(76)을 라인 형태로 형성시킨다. 제 1 및 제 2 내부전극(Ty,Tz)은 금속 버스전극만으로 형성될 수도 있고, 또는 제 1 및 제 2 방전유지전극(Sy,Sz)과 마찬가지로 투명전극으로 형성시킨 후 그 위에 금속 버스전극을 형성시킬 수도 있다. 내부전극쌍(Ty,Tz)과 방전유지전극쌍(Sy,Sz)이 형성된 상부유리기판(74)의 배면에는 상부 유전층(78)을 형성시키는데, 방전 전류를 효율적으로 제한하기 위하여 상부 유전층(78)의 두께를 25㎛ 이상으로 형성시킨다. 그 밖의 다른 구성 및 특징들은 종래의 구조와 동일하다. 즉, 상부 유전층(78)의 배면에는 방전 스퍼터링으로부터 상판(70)을 보호하기 위한 MgO 보호층(80)을 형성시킨다. 하판(72)을 구성하는 하부유리기판(82) 상에는 데이터전극(86) 및 하부 유전층(84)을 형성시킨다. 하부 유전층(84)이 형성된 하부유리기판(82) 상에는 상하좌우에 인접한 셀들 간의 전기적, 광학적 간섭을 최소화하기 위해 격벽(92)을 격자 형태로 형성시킨다. 격벽(92) 및 하부 유전층(84)의 표면에는 형광체(90)을 도포한다. 상판(70) 및 하판(72) 그리고 격벽(92)에 의해 둘러싸인 방전공간(88) 내에는 He+Xe 또는 Ne+Xe의 혼합가스를 충진한다.
한편, 제 1 및 제 2 방전유지전극(Sy,Sz)의 위치가 상기 언급한 위치에만 한정되는 것은 아니다. 도 5는 본 발명에 따른 PDP의 상판(70)에 형성되는 전극 라인의 전체적인 배치 구조를 나타낸 도면이다. 도 5를 참조하면, 각 방전셀 별로 외곽부에 형성되는 제 1 방전유지전극(Sy)과 제 2 방전유지전극(Sz) 각각은 인접한두 셀에 의해 공통으로 공유되도록 각 주사라인의 경계부에 형성되어진다. 이에 따라, 제 1 방전유지전극(Sy)과 제 2 방전유지전극(Sz)의 위치가 각 주사라인 별로 상호 뒤바뀔 수 있다. 제 1 및 제 2 방전유지전극(Sy,Sz)을 방전셀 외곽의 경계부에 형성시켜 두 셀이 하나의 방전유지전극을 공유하도록 함으로써 서스테인 방전시 방전 경로를 최대화하는 효과를 얻을 수 있으며, 기존 구조 대비 추가되는 전극의 수를 최소화시킬 수 있게 된다. 한편, 방전셀의 중앙부에 형성된 블랙 스트라이프(75) 및 내부전극들(Ty,Tz)은 도 5에 도시된 바와 같이 좁은 폭으로 형성되기 때문에 PDP의 휘도에는 그다지 큰 영향을 주지 않는다.
본 발명에 따른 PDP를 구동시키기 위한 구동 방법은 도 6에 도시되는 바와 같다. 도 6은 한 서브필드 기간동안 각 전극에 공급되는 구동 파형을 도시한 도면이다. 도 6을 참조하면, 본 발명에 따른 PDP의 구동방법에 있어서, 하나의 서브필드는 종래와 마찬가지로 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어진다. 먼저 리셋 기간과 어드레스 기간에는 데이터전극(86)과 제 1 및 제 2 내부전극들(Ty,Tz)에만 전압 펄스를 인가하여 리셋 방전 및 어드레스 방전을 일으킨다. 리셋 기간에는 각 방전셀의 제 2 내부전극(Tz)에 소정 레벨의 펄스를 인가하여 전체적으로 리셋 방전을 일으킨다. 리셋 방전에 의해 각 방전셀들이 초기화되며, 어드레스 방전을 돕기 위한 프라이밍 하전입자들이 형성되게 된다. 리셋 방전으로 인해 모든 방전셀에서 미소 발광이 발생하지만, 내부전극들(Ty,Tz)은 블랙 스트라이프(75)의 배면에 형성되어 있기 때문에 내부전극쌍(Ty,Tz)에서 발생하는 빛은 블랙 스트라이프(75)에 의해 차단된다. 본 발명의 PDP에서는 종래에 리셋 기간 중블랙 화면시에 나타나는 미소 발광이 블랙 스트라이프(75)에 의해 차단되기 때문에 종래에 문제시되었던 콘트라스트의 저하는 발생하지 않게 된다. 또한 본 발명에서는 리셋 방전이 블랙 스트라이프(75) 아래에 좁은 간격으로 형성된 제 1 및 제 2 내부전극들(Ty,Tz)에서 일어나게 함으로써 리셋 방전시 짧은 방전 경로를 갖게 하고, 좁은 영역에서 협소한 방전이 일어나게 함으로써 리셋 방전의 세기를 최소화시킬 수 있기 때문에 미소 발광의 세기를 최소화하여 콘트라스트의 저하를 더욱 저감할 수 있게 된다. 비록 데이터가 주어지지 않는 셀에서 리셋 방전에 의해 일정량이 빛이 발생한다 하더라도 그 빛은 블랙 스트라이프(75)에 의해 완전히 차단됨으로써 높은 콘트라스트 비를 확보할 수 있게 된다. 그 다음 어드레스 기간에는 각 주사라인 별로 제 1 내부전극(Ty)에 주사펄스(-Vs)를 순차적으로 공급함과 아울러 각 주사라인 별로 주사펄스(-Vs)에 동기된 데이터 펄스(Vd)를 데이터전극(86)에 공급한다. 이로써 켜질 셀들에 대한 어드레싱 작업이 수행된다. 어드레싱에 의해 선택된 셀들에서는 그 다음 이어지는 서스테인 기간동안에 서스테인 면방전이 일어난다. 서스테인 기간에는 도 6에 도시된 바와 같이 제 1 및 제 2 내부전극(Ty,Tz)과 제 1 및 제 2 방전유지전극(Sy,Sz)에 서로 다른 레벨의 교류 펄스를 교번적으로 인가한다. 제 1 내부전극(Ty)에 저전압의 Vt의 펄스가 인가될 때 이에 동기시켜 제 1 방전유지전극(Sy)에 Vt보다 높은 레벨의 Vsus 펄스를 인가한다. 그리고, 제 2 내부전극(Tz)에 Vt의 펄스가 인가될 때 이에 동기시켜 제 2 방전유지전극(Sz)에 Vsus의 펄스를 인가한다. 먼저 저전압의 교류 펄스(Vt)가 공급되면 방전셀의 중앙부에 좁은 간격으로 형성된 제 1 및 제 2 내부전극(Ty,Tz) 간에 1차적으로 방전이일어난다. 제 1 및 제 2 내부전극(Ty,Tz) 간의 간격이 좁기 때문에 저전압으로도 방전을 일으킬 수 있으며, 이는 서스테인 방전을 개시하는 역할을 한다. 제 1 및 제 2 내부전극(Ty,Tz) 사이에 방전이 개시되면, 이 때 발생된 하전입자들이 프라이밍(Priming) 효과에 의해 방전셀의 외곽에 형성된 제 1 및 제 2 방전유지전극(Sy,Sz) 간에 2차 방전을 유도하게 된다. 제 1 및 제 2 방전유지전극(Sy,Sz) 간의 간격이 길더라도 제 1 및 제 2 내부전극(Ty,Tz) 간의 프라이밍 방전으로 인해 비교적 낮은 레벨의 Vsus 펄스로 장거리 방전을 일으킬 수 있게 된다. 서스테인 기간동안 내부전극들(Ty,Tz)과 방전유지전극들(Sy,Sz) 각각에 Vt와 Vsus의 교류 펄스를 교번적으로 공급함으로써 장거리 방전이 연속적으로 일어난다. 한편 제 1 및 제 2 내부전극(Ty,Tz)의 폭을 외측의 제 1 및 제 2 방전유지전극(Sy,Sz)의 폭보다 좁게 함으로써 상대적으로 내부전극(Ty,Tz) 측에 축적되는 벽전하량이 감소되어 방전유지전극들(Sy,Sz) 간에 효율 좋은 장거리 방전이 일어나게 된다. 좁은 간격으로 형성된 내부전극들(Ty,Tz)을 이용하여 1차적으로 방전을 개시시킴으로써 방전 개시 전압의 상승이 억제되고, 프라이밍 효과에 의해 방전유지전극들(Sy,Sz) 간에 방전 경로가 긴 서스테인 방전을 일으킴으로써 자외선의 발생량의 증가 및 휘도 향상 효과를 얻어 낼 수 있다. 또한 기존의 하나의 전극이 차지하고 있던 면적에 두 전극을 분리 형성함으로써 전극 면적이 줄어들어 방전 전류의 증가를 억제하면서도 고휘도를 구현할 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에서는 각 방전셀 중앙부의 상부유리기판의 배면에 블랙 스트라이프를 형성시키고, 블랙 스트라이프의 배면에 리셋 방전과 어드레스 방전을 일으키기 위한 내부전극쌍을 좁은 간격으로 형성시킨다. 그리고 방전셀 외곽의 경계부에는 상기 내부전극들과 분리된 외부전극들을 형성시키고, 이를 서스테인 방전을 일으키기 위한 전극으로 사용한다. 리셋 방전이 블랙 스트라이프 아래의 내부전극들에서 발생하므로 리셋 방전으로 인한 미소 발광은 블랙 스트라이프에 의해 차단되게 된다. 이에 따라, 미소 발광에 의한 콘트라스트의 저하를 효과적으로 방지할 수 있게 된다. 아울러 서스테인 방전은 외부전극들 간의 장거리 방전으로 일어나므로 휘도가 크게 향상되게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (12)

  1. 화소 단위를 이루는 방전셀들의 초기화를 위한 리셋 방전과, 켜질 방전셀들을 선택하기 위한 어드레스 방전과, 상기 어드레스 방전에 의해 선택된 방전셀들에서의 방전을 유지하기 위한 서스테인 방전의 과정을 통해 구동되는 플라즈마 디스플레이 패널에 있어서,
    상기 리셋 방전 시에 발생하는 미소 발광을 차단하기 위하여 상기 방전셀들 별로 패널의 상판을 구성하는 기판의 배면 중앙부에 형성된 블랙 스트라이프와,
    상기 블랙 스트라이프의 배면에 소정 간격만큼 이격되고 리셋 펄스에 응답하여 상기 리셋 방전을 일으킴과 아울러 자신에게 인가되는 주사 펄스에 의해 상기 패널의 하판에 형성되어 데이터 펄스가 공급되는 데이터 전극과 함께 상기 어드레스 방전을 일으키는 제 1 내부전극 및 제 2 내부전극과,
    상기 제 1 및 제 2 내부전극이 형성된 상기 기판 상에서 상기 제 1 및 제 2 내부전극의 외측에 각각 형성되어 교번적으로 인가되는 고전압의 교류 펄스에 의해 상기 서스테인 방전을 일으키는 제 1 방전유지전극과 제 2 방전유지전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 리셋 방전을 일으키기 위한 상기 리셋 펄스가 상기 제 2 내부전극에 인가되고, 상기 어드레스 방전을 일으키기 위한 상기 주사 펄스가 상기 제 1 내부전극에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 내부전극은 상기 어드레스 방전이 일어난 후에 교번적으로 인가되는 저전압 펄스에 의해 상기 서스테인 방전을 개시하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 제 1 방전유지전극과 상기 제 2 방전유지전극 각각은 인접한 두 방전셀이 공유하게끔 두 방전셀 사이의 경계부에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 내부전극의 선폭이 상기 제 1 및 제 2 방전유지전극의 선폭에 비해 좁게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 방전유지전극은 투명전극으로 형성됨과 아울러 그 위의 중앙부에 상기 펄스 신호의 전송을 위한 금속 버스 전극이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2 내부전극은 투명전극으로 형성됨과 아울러 그 위에 상기 펄스 신호의 전송을 위한 금속 버스 전극이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 내부전극이 금속 전극으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 제 1 및 제 2 내부전극과 상기 제 1 및 제 2 방전유지전극이 형성된 상기 기판 상에 25㎛ 이상의 두께로 형성된 유전층을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 1 항에 있어서,
    상기 하판 상에 상기 방전셀들 간의 간섭을 차단하기 위하여 격자 형태로 형성된 격벽을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 패널의 화소 단위를 이루는 방전셀들 별로 상기 패널의 상판을 구성하는 기판의 배면 중앙부에 형성된 블랙 스트라이프의 배면 일측부에 형성된 제 2 내부전극에 리셋 펄스를 공급하여 상기 방전셀들의 초기화를 위한 리셋 방전을 일으키는 단계와,
    상기 블랙 스트라이프의 배면 타측부에 상기 제 2 내부전극과 소정 간격만큼 이격되어 형성된 제 1 내부전극에 주사펄스를 공급하여 상기 패널의 하판에 형성되어 데이터 펄스가 공급되는 데이터 전극과 함께 셀 선택을 위한 어드레스 방전을 일으키는 단계와,
    상기 제 1 및 제 2 내부전극이 형성된 상기 기판 상에서 상기 제 1 및 제 2 내부전극과 분리되어 상기 방전셀의 외곽부에 형성된 제 1 방전유지전극과 제 2 방전유지전극에 소정 레벨의 교류 펄스를 교번적으로 인가하여 상기 어드레스 방전에 의해 선택된 방전셀들의 방전을 유지시키는 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  12. 제 11 항에 있어서,
    상기 어드레스 방전이 일어난 다음 상기 제 1 내부전극과 상기 제 2 내부전극에 저전압의 교류 펄스를 교번적으로 인가하여 상기 서스테인 방전을 개시하는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020000003519A 2000-01-25 2000-01-25 플라즈마 디스플레이 패널 및 그 구동방법 KR100323973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000003519A KR100323973B1 (ko) 2000-01-25 2000-01-25 플라즈마 디스플레이 패널 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003519A KR100323973B1 (ko) 2000-01-25 2000-01-25 플라즈마 디스플레이 패널 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20010076098A KR20010076098A (ko) 2001-08-11
KR100323973B1 true KR100323973B1 (ko) 2002-02-16

Family

ID=19641369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003519A KR100323973B1 (ko) 2000-01-25 2000-01-25 플라즈마 디스플레이 패널 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100323973B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378623B1 (ko) * 2001-02-26 2003-04-03 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
KR100453161B1 (ko) * 2001-10-24 2004-10-15 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 구동방법과 그의 하판 제조방법
US6853144B2 (en) 2002-06-28 2005-02-08 Matsushita Electric Industrial Co., Ltd Plasma display with split electrodes
KR100835455B1 (ko) * 2007-02-12 2008-06-04 부산대학교 산학협력단 셀의 방전거리를 연장한 피디피 장치

Also Published As

Publication number Publication date
KR20010076098A (ko) 2001-08-11

Similar Documents

Publication Publication Date Title
KR100324262B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US20020005822A1 (en) Plasma display and driving method thereof
KR100330030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100364396B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100323973B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100324261B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100538323B1 (ko) 플라즈마 디스플레이 패널
JP3604357B2 (ja) プラズマディスプレーパネル及びその駆動方法
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR20030027436A (ko) 플라즈마 디스플레이 패널
KR19990081215A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100378619B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
KR100392955B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100365506B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100348964B1 (ko) 플로팅 전극이 삽입된 플라즈마 디스플레이 패널
KR100426193B1 (ko) 플라즈마 디스플레이 패널
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100373529B1 (ko) 플라즈마 디스플레이 패널 및 그구동방법
KR100421488B1 (ko) 플라즈마 디스플레이 패널
KR100364668B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100581931B1 (ko) 플라즈마 디스플레이 패널
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421476B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100523868B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060106

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee