KR100364668B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100364668B1
KR100364668B1 KR1020000064829A KR20000064829A KR100364668B1 KR 100364668 B1 KR100364668 B1 KR 100364668B1 KR 1020000064829 A KR1020000064829 A KR 1020000064829A KR 20000064829 A KR20000064829 A KR 20000064829A KR 100364668 B1 KR100364668 B1 KR 100364668B1
Authority
KR
South Korea
Prior art keywords
sustain
electrode
supplied
scan
discharge
Prior art date
Application number
KR1020000064829A
Other languages
English (en)
Other versions
KR20020034489A (ko
Inventor
김재성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000064829A priority Critical patent/KR100364668B1/ko
Publication of KR20020034489A publication Critical patent/KR20020034489A/ko
Application granted granted Critical
Publication of KR100364668B1 publication Critical patent/KR100364668B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes

Abstract

본 발명은 서스테인기간의 초기부터 방전이 안정적으로 일어나게 함과 아울러 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 주사/서스테인전극 및 제 1 트리거전극에 동일한 극성의 서스테인펄스가 공급되고, 주사/서스테인전극 및 제 1 트리거전극에 공급되는 서스테인펄스에 교번되게 공통서스테인전극 및 제 2 트리거전극에 동일한 극성의 서스테인펄스가 공급되는 제 1 서스테인기간과; 주사/서스테인전극 및 제 2 트리거전극에 동일한 극성의 서스테인펄스가 공급되고, 주사/서스테인전극 및 제 2 트리거전극에 공급되는 서스테인펄스에 교번되게 공통서스테인전극 및 제 1 트리거전극에 동일한 극성의 서스테인펄스가 공급되는 제 2 서스테인기간을 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method of Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 서스테인기간의 초기부터 방전이 안정적으로 일어나게 함과 아울러 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.
여기서, 리셋기간에는 주사/서스테인전극(12Y)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인 기간에는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 교번적으로 공급되는 교류신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.
하지만, 이와 같은 종래의 교류 면방전 PDP는 서스테인 방전공간이 상부기판(10)의 중앙에 집중되어 방전공간의 활용도가 떨어진다. 이에 따라 방전면적이 축소되어 발광효율이 저하되는 문제점이 있다. 이와 같은 문제점을 해결하기 위하여 도 2에 도시된 바와 같은 5 전극 교류 면방전형 PDP가 제안되었다.
도 2는 종래의 5 전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 2를 참조하면, 종래의 5 전극 교류 면방전형 PDP는 방전셀의 중앙부에 위치하게끔 상부기판(30) 상에 형성된 제 1 및 제 2 트리거전극(34Y,34Z)과, 방전셀의 가장자리에 위치하게끔 상부기판(30) 상에 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)과, 트리거전극(34Y,34Z)들과 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)들과 직교되는 방향으로 하부기판(40)의 중앙부에 형성된 어드레스 전극(42X)을 구비한다. 주사/서스테인전극(32Y), 제 1 트리거전극(34Y), 제 2 트리거전극(34Z) 및 공통서스테인전극(32Z)이 나란하게 형성된 상부기판(30)에는 상부 유전체층(36)과 보호막(38)이 적층된다. 어드레스전극(42X)이 형성된 하부기판(40) 상에는 하부 유전체층(44) 및 격벽(46)이 형성되며, 하부 유전체층(44)과 격벽(46) 표면에는 형광체층(48)이 도포된다. 방전셀 중앙부에 좁은 간격(Ni)으로 형성된 트리거 전극들(34Y,34Z)은 서스테인 기간 중 교류펄스를 공급받아 서스테인 방전을 개시하기 위해 사용된다. 방전셀 가장자리에 넓은 간격(Wi)으로 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)은 서스테인 기간 중 교류펄스를 공급받아 트리거 전극들(34Y,34Z) 간에 방전이 개시된 다음 플라즈마 방전을 유지시키기 위해 사용된다. 이와 같은 5전극 PDP를 구동하기 위하여 도 3 또는 도 4에 도시된 파형이 인가된다.
도 3을 참조하면, 종래의 5전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 방전셀의 제 2 트리거전극(Tz)에 리셋 펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 이때, 어드레스전극(X)에는 오방전을 방지하기 위한 직류전압이 공급된다. 어드레스 기간에는 제 1 트리거전극(Ty)에 주사펄스(C)를 순차적으로 공급함과 아울러 주사펄스(C)에 동기된 데이터 펄스(Va)를 어드레스전극(X)에 공급한다. 이때, 데이터 펄스(Va)가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 트리거전극(Ty) 및 주사/서스테인전극(Sy)과 제 2 트리거전극(Tz) 및 공통서스테인전극(Sz) 간에 교번적으로 서스테인펄스를 인가한다. 이때, 트리거전극들(Ty,Tz)에 인가되는 전압(Vt)은 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz)에 인가되는 전압(Vs) 보다 낮은 레벨을 갖는다. 이와 같은 서스테인펄스가 인가되면, 먼저 제 1 및 제 2 트리거전극(Ty,Tz) 사이에 방전이 개시된다. 제 1 및 제 2 트리거전극(Ty,Tz) 사이에 방전이 개시되면, 이때 발생된 하전입자들의 프라이밍(Priming) 효과에 의해 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz) 간의 2차 방전이 유도된다. 이때, 주사/서스테인전극(Sy), 공통서스테인전극(Sz), 제 1 트리거전극(Ty) 및 제 2 트리거전극(Tz)에 형성되는 벽전하는 도 5와 같다.
도 5를 참조하면, 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)에 동일한 극성의 펄스가 공급되기 때문에 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)에 동일한 벽전하가 형성된다. 또한, 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 동일한 극성의 펄스가 공급되기 때문에 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 동일한 벽전하가 형성된다. 즉, 인접되게 형성되어 있는 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)과 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 동일한 벽전하가 형성되기 때문에 벽전하의 손실이 적다. 따라서, 서스테인기간의 초기부터 방전이 쉽게 일어난다. 하지만, 도 3과 같은 구동파형을 공급받는 PDP에서는 트리거전극들(Ty,Tz) 사이에 강한 방전이 일어나게 된다. 트리거전극들(Ty,Tz) 사이에 강한 방전이 일어나게 되면, 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz) 간의 방전이 약하게 된다. 즉, 도 3과 같은 구동파형을 공급받는 PDP는 서스테인 기간의 초기부터 방전이 쉽게 일어나는 장점을 가지는 반면에 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz)에 약한 방전이 일어나 휘도가 저하되는 문제점이 있다.
도 4를 참조하면, 종래의 5전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 방전셀의 제 2 트리거전극(Tz)에 리셋 펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 이때, 어드레스전극(X)에는 오방전을 방지하기 위한 직류전압이 공급된다. 어드레스 기간에는 제 1 트리거전극(Ty)에 주사펄스(C)를 순차적으로 공급함과 아울러 주사펄스(C)에 동기된 데이터 펄스(Va)를 어드레스전극(X)에 공급한다. 이때, 데이터 펄스(Va)가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 주사/서스테인전극(Sy) 및 제 2 트리거전극(Tz)과 공통서스테인전극(Sz) 및 제 1 트리거전극(Ty) 간에 교번적으로 서스테인펄스를 인가한다. 이때, 트리거전극들(Ty,Tz)에 인가되는 전압(Vt)은 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz)에 인가되는 전압(Vs) 보다 낮은 레벨을 갖는다. 이와 같은 서스테인펄스가 인가되면, 먼저 제 1 및 제 2 트리거전극(Ty,Tz) 사이에 방전이 개시된다. 제 1 및 제 2 트리거전극(Ty,Tz) 사이에 방전이 개시되면, 이때 발생된 하전입자들의 프라이밍(Priming) 효과에 의해 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz) 간의 2차 방전이 유도된다. 이때, 주사/서스테인전극(Sy), 공통서스테인전극(Sz), 제 1 트리거전극(Ty) 및 제 2 트리거전극(Tz)에 형성되는 벽전하는 도 6과 같다.
도 6을 참조하면, 주사/서스테인전극(Sy) 및 제 2 트리거전극(Tz)에 동일한 극성의 펄스가 공급되기 때문에 주사/서스테인전극(Sy) 및 제 2 트리거전극(Tz)에 동일한 벽전하가 형성된다. 또한, 공통서스테인전극(Sz) 및 제 1 트리거전극(Ty)에 동일한 극성의 펄스가 공급되기 때문에 공통서스테인전극(Sz) 및 제 1 트리거전극(Ty)에 동일한 벽전하가 형성된다. 즉, 인접되게 형성되어 있는 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)과 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 상이한 벽전하가 형성되기 때문에 벽전하의 재결합에 의한 손실이 발생한다. 따라서, 도 4와 같은 구동파형을 공급받는 PDP에서는 트리거전극들(Ty,Tz) 사이에 약한 방전이 일어나게 된다. 트리거전극들(Ty,Tz) 사이에 약한 방전이 일어나게되면, 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz) 간에 강한방전이 발생된다. 하지만, 도 4와 같은 구동파형을 공급받는 PDP는 인접되게 형성되는 있는 전극들에 서로 상이한 벽전하게 형성되기 때문에 서스테인 기간의 초기에 정상적이 서스테인 방전이 발생되지 않는다. 즉, 소정갯수의 서스테인 펄스가 공급되어 어느정도의 벽전하가 형성된 이후부터 정상적인 서스테인 방전이 발생된다.
따라서, 본 발명의 목적은 서스테인기간의 초기부터 방전이 안정적으로 일어나게 함과 아울러 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 5전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 3은 도 2에 도시된 플라즈마 디스플레이 패널에 공급되는 구동파형을 나타내는 파형도.
도 4는 도 2에 도시된 플라즈마 디스플레이 패널에 공급되는 구동파형을 나타내는 파형도.
도 5는 도 3에 도시된 구동파형에 의해 플라즈마 디스플레이 패널에 형성되는 벽전하를 나타내는 도면.
도 6은 도 4에 도시된 구동파형에 의해 플라즈마 디스플레이 패널에 형성되는 벽전하를 나타내는 도면.
도 7은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널에 공급되는 구동파형을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10,30 : 상부기판 12Y,32Y : 주사/서스테인전극
12Z,32Z : 공통서스테인전극 14,22,36,44 : 유전체층
16,38 : 보호막 18,40 : 하부기판
20X,42X : 어드레스전극 24,46 : 격벽
26,48 : 형광체층 34Y,34Z : 트리거전극
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 주사/서스테인전극 및 제 1 트리거전극에 동일한 극성의 서스테인펄스가 공급되고, 주사/서스테인전극 및 제 1 트리거전극에 공급되는 서스테인펄스에 교번되게 공통서스테인전극 및 제 2 트리거전극에 동일한 극성의 서스테인펄스가 공급되는 제 1 서스테인기간과; 주사/서스테인전극 및 제 2 트리거전극에 동일한 극성의 서스테인펄스가 공급되고, 주사/서스테인전극 및 제 2 트리거전극에 공급되는 서스테인펄스에 교번되게 공통서스테인전극 및 제 1 트리거전극에 동일한 극성의 서스테인펄스가 공급되는 제 2 서스테인기간을 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 7은 본 발명의 실시예에 의한 PDP에 공급되는 구동파형을 나타내는 파형도이다. 도 7의 구동파형을 도 5 및 도 6의 도면과 결부하여 설명하기로 한다.
도 7을 참조하면, 본 발명의 5전극 교류 면방전형 PDP는 화상의 계조를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀의 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 방전셀의 제 2 트리거전극(Tz)에 리셋 펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 이때, 어드레스전극(X)에는 오방전을 방지하기 위한 직류전압이 공급된다. 어드레스 기간에는 제 1 트리거전극(Ty)에 주사펄스(C)를 순차적으로 공급함과 아울러 주사펄스(C)에 동기된 데이터펄스(Va)를 어드레스전극(X)에 공급한다. 이때, 데이터 펄스(Va)가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 주사/서스테인전극(Sy), 제 1 트리거전극(Ty), 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz) 간에 서스테인펄스가 인가된다.
서스테인펄스가 인가되는 과정을 상세히 설명하면, 먼저 서스테인기간의 초기에 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)과 공통서스테인전극(Sz) 및제 2 트리거전극(Tz)에 교번적으로 서스테인펄스가 공급된다. 이때, 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)에 동일한 극성의 펄스가 공급되기 때문에 도 5와 같이 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)에 동일한 벽전하가 형성된다. 또한, 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 동일한 극성의 펄스가 공급되기 때문에 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 동일한 벽전하가 형성된다. 이와 같이 인접되게 형성되어 있는 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)과 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 동일한 벽전하가 형성되기 때문에 서스테인기간의 초기부터 방전이 쉽게 일어난다. 이와 같은 서스테인 펄스가 소정횟수(예를 들면 2번) 반복되게 공급된 후 주사/서스테인전극(Sy) 및 제 2 트리거전극(Tz)과 공통서스테인전극(Sz) 및 제 1 트리거전극(Ty)에 교번적으로 서스테인펄스가 공급된다. 이때, 주사/서스테인전극(Sy) 및 제 2 트리거전극(Tz)에 동일한 극성의 펄스가 공급되기 때문에 도 6과 같이 주사/서스테인전극(Sy) 및 제 2 트리거전극(Tz)에 동일한 벽전하가 형성된다. 또한, 공통서스테인전극(Sz) 및 제 1 트리거전극(Ty)에 동일한 극성의 펄스가 공급되기 때문에 공통서스테인전극(Sz) 및 제 1 트리거전극(Ty)에 동일한 벽전하가 형성된다. 이와 같이 인접되게 형성되어 있는 전극들(Sy, Ty 및 Tz, Sz) 사이에 서로 상이한 벽전하가 형성되기 때문에 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz)간에 강한방전이 발생된다.
즉, 본 발명의 PDP에서는 서스테인기간의 초기에 주사/서스테인전극(Sy) 및 제 1 트리거전극(Ty)에 동일한 구동파형을 공급하고, 이와 교번되게 공통서스테인전극(Sz) 및 제 2 트리거전극(Tz)에 동일한 구동파형을 공급하여 서스테인 방전에 필요한 벽전하를 충분히 형성한다. 방전셀에 충분한 벽전하가 형성된 후 주사/서스테인전극(Sy) 및 제 2 트리거전극(Tz)에 동일한 구동파형을 공급하고, 이와 교번되게 공통서스테인전극(Sz) 및 제 1 트리거전극(Ty)에 동일한 구동파형을 공급하여 주사/서스테인전극(Sy) 및 공통서스테인전극(Sz)간에 강한 방전을 일으킨다. 즉, PDP의 휘도를 향상시킨다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 서스테인기간의 초기에 PDP에 공급되는 구동파형과, 이 후에 공급되는 구동파형이 상이하다. 즉, 서스테인기간의 초기에 인접되게 형성되어 있는 주사/서스테인전극 및 제 1 트리거전극과 공통서스테인전극 및 제 2 트리거전극간에 교번되게 서스테인 펄스를 공급하여 서스테인 방전을 일으킨다. 이때, 인접되게 형성되어 있는 전극들에 동일한 극성의 서스테인펄스가 공급되므로 서스테인방전에 필요한 충분한 벽전하가 형성된다. 방전셀에 충분한 벽전하가 형성된 후 주사/서스테인전극 및 제 2 트리거전극과 공통서스테인전극 및 제 1 트리거전극에 교번되게 서스테인 펄스를 공급하여 서스테인 방전을 일으킨다. 이때, 인접되게 형성되어 있는 전극들에 서로 상이한 극성의 서스테인펄스가 공급되므로 주사/서스테인전극 및 공통서스테인전극 간에 강한 서스테인 방전을 일으켜 PDP의 휘도를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. 제 1 트리거전극에 데이터펄스를 공급하여 켜질 방전셀을 선택하기 위한 어드레스기간과, 상기 어드레스기간에 선택된 방전셀들을 발광시키기 위하여 제 1 트리거전극, 제 2 트리거전극, 주사/서스테인전극 및 공통서스테인전극에 서스테인펄스를 공급하는 서스테인기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 주사/서스테인전극 및 제 1 트리거전극에 동일한 극성의 서스테인펄스가 공급되고, 상기 주사/서스테인전극 및 제 1 트리거전극에 공급되는 서스테인펄스에 교번되게 상기 공통서스테인전극 및 제 2 트리거전극에 동일한 극성의 서스테인펄스가 공급되는 제 1 서스테인기간과;
    상기 주사/서스테인전극 및 제 2 트리거전극에 동일한 극성의 서스테인펄스가 공급되고, 상기 주사/서스테인전극 및 제 2 트리거전극에 공급되는 서스테인펄스에 교번되게 상기 공통서스테인전극 및 제 1 트리거전극에 동일한 극성의 서스테인펄스가 공급되는 제 2 서스테인기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 1 서스테인기간에 상기 주사/서스테인전극 및 공통서스테인전극에 2개의 서스테인펄스가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    하나의 상기 서스테인기간에 상기 제 1 서스테인기간 및 제 2 서스테인기간이 포함되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3 항에 있어서,
    상기 제 2 서스테인기간은 상기 제 1 서스테인기간의 구동파형이 공급된 후에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020000064829A 2000-11-02 2000-11-02 플라즈마 디스플레이 패널의 구동방법 KR100364668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000064829A KR100364668B1 (ko) 2000-11-02 2000-11-02 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064829A KR100364668B1 (ko) 2000-11-02 2000-11-02 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20020034489A KR20020034489A (ko) 2002-05-09
KR100364668B1 true KR100364668B1 (ko) 2002-12-16

Family

ID=19696830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064829A KR100364668B1 (ko) 2000-11-02 2000-11-02 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100364668B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030316A (ko) * 1997-09-30 1999-04-26 모리시따요오이 찌 Ａｃ형 플라즈마 디스플레이패널의 구동방법
JPH11272232A (ja) * 1998-03-20 1999-10-08 Fujitsu Ltd プラズマディスプレイパネル及びそれを利用した装置
JP2000285814A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネル
JP2000305511A (ja) * 1999-04-20 2000-11-02 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置及びａｃ型プラズマディスプレイ装置の駆動方法
KR20010076096A (ko) * 2000-01-25 2001-08-11 구자홍 플라즈마 디스플레이 패널 및 그 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030316A (ko) * 1997-09-30 1999-04-26 모리시따요오이 찌 Ａｃ형 플라즈마 디스플레이패널의 구동방법
JPH11272232A (ja) * 1998-03-20 1999-10-08 Fujitsu Ltd プラズマディスプレイパネル及びそれを利用した装置
JP2000285814A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネル
JP2000305511A (ja) * 1999-04-20 2000-11-02 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置及びａｃ型プラズマディスプレイ装置の駆動方法
KR20010076096A (ko) * 2000-01-25 2001-08-11 구자홍 플라즈마 디스플레이 패널 및 그 구동방법

Also Published As

Publication number Publication date
KR20020034489A (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
KR100426186B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100378619B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR20020035699A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100365506B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100538323B1 (ko) 플라즈마 디스플레이 패널
KR100348964B1 (ko) 플로팅 전극이 삽입된 플라즈마 디스플레이 패널
KR100323973B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100364668B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100392955B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100400377B1 (ko) 플라즈마 디스플레이 패널
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100400378B1 (ko) 플라즈마 디스플레이 패널
KR100353925B1 (ko) 플로팅 전극을 가지는 플라즈마 디스플레이 패널
KR100373530B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100373532B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100370492B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421484B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100365504B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100335460B1 (ko) 플라즈마 디스플레이 패널
KR100397430B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100421488B1 (ko) 플라즈마 디스플레이 패널
KR100400373B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee