KR100392955B1 - 플라즈마 디스플레이 패널의 전극구조 - Google Patents

플라즈마 디스플레이 패널의 전극구조 Download PDF

Info

Publication number
KR100392955B1
KR100392955B1 KR10-2001-0003007A KR20010003007A KR100392955B1 KR 100392955 B1 KR100392955 B1 KR 100392955B1 KR 20010003007 A KR20010003007 A KR 20010003007A KR 100392955 B1 KR100392955 B1 KR 100392955B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
trigger
discharge
electrodes
Prior art date
Application number
KR10-2001-0003007A
Other languages
English (en)
Other versions
KR20020061914A (ko
Inventor
이은철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0003007A priority Critical patent/KR100392955B1/ko
Priority to US09/897,404 priority patent/US7133005B2/en
Priority to JP2001204761A priority patent/JP3727868B2/ja
Priority to CNB01142401XA priority patent/CN100466148C/zh
Priority to EP01305827A priority patent/EP1174851A3/en
Publication of KR20020061914A publication Critical patent/KR20020061914A/ko
Application granted granted Critical
Publication of KR100392955B1 publication Critical patent/KR100392955B1/ko
Priority to US11/581,076 priority patent/US7514870B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Abstract

본 발명은 어드레스 방전시 미스 라이팅을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.이 플라즈마 디스플레이 패널의 전극구조는 방전셀의 일측 가장자리에 치우치게 형성되는 제 1 서스테인전극과, 상기 방전셀의 타측 가장자리에 치우치게 형성되는 제 2 서스테인전극과, 상기 방전셀의 중앙부에 형성되는 제 1 트리거전극과, 상기 제1 트리거전극과 상기 제 2 서스테인전극 사이의 상기 중앙부에 형성되는 제2 트리거전극을 구비한다. 상기 제 1 트리거전극과 상기 제 2 트리거전극은 폭이 상이하다.

Description

플라즈마 디스플레이 패널의 전극구조{Electrode Structure in Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 전극구조에 관한 것으로 특히, 어드레스 방전시 미스 라이팅을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.
여기서, 리셋기간에는 공통서스테인전극(12Z)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인기간에는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 교번적으로 공급되는 교류신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.
하지만, 이와 같은 종래의 교류 면방전 PDP는 서스테인 방전공간이 상부기판(10)의 중앙에 집중되어 방전공간의 활용도가 떨어진다. 이에 따라 방전면적이 축소되어 발광효율이 저하되는 문제점이 있다. 이와 같은 문제점을 해결하기 위하여 도 2 및 도 3에 도시된 바와 같은 5 전극 교류 면방전형 PDP가 제안되었다.
도 2 및 도 3은 종래의 5 전극 교류 면방전형 PDP의 방전셀 구조를 나타내는 사시도 및 단면도이다.
도 2 및 도 3을 참조하면, 종래의 5 전극 교류 면방전형 PDP는 방전셀의 중앙부에 위치하게끔 상부기판(30) 상에 형성된 제 1 및 제 2 트리거전극(Ty,Tz)과, 방전셀의 가장자리에 위치하게끔 상부기판(30) 상에 형성된 제 1 및 제 2 서스테인전극(Sy,Sz)과, 트리거전극들(Ty,Tz)과 서스테인전극들(Sy,Sz)과 직교되는 방향으로 하부기판(40)의 중앙부에 형성된 어드레스 전극(42X)을 구비한다. 서스테인전극들(Sy,Sz) 및 트리거전극들(Ty,Tz)이 나란하게 형성된 상부기판(30)에는 상부 유전체층(36)과 보호막(38)이 적층된다. 어드레스전극(42X)이 형성된 하부기판(40) 상에는 하부 유전체층(44) 및 격벽(46)이 형성되며, 하부 유전체층(44)과 격벽(46) 표면에는 형광체층(48)이 도포된다. 방전셀 중앙부에 좁은 간격으로 형성된 트리거 전극들(Ty,Tz)은 서스테인 기간 중 교류펄스를 공급받아 서스테인 방전을 개시하기 위해 사용된다. 방전셀 가장자리에 넓은 간격으로 형성된 제 1 서스테인전극(Sy) 및 제 2 서스테인전극(Sz)은 서스테인 기간 중 교류펄스를 공급받아 트리거 전극들(Ty,Tz) 간에 방전이 개시된 다음 플라즈마 방전을 유지시키기 위해 사용된다.
도 4는 종래의 5전극 교류 면방전형 PDP의 구동파형을 나타내는 파형도이다.
도 4를 참조하면, 종래의 5전극 교류 면방전형 PDP는 화상의 계조를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 방전셀의 제 1 트리거전극(Ty)에 리셋펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 어드레스 기간에는 제 1 트리거전극(Ty)에 주사펄스(C)를 순차적으로 공급함과 아울러 주사펄스(C)에 동기된 데이터 펄스(Va)를 어드레스 전극(X)에 공급한다. 이때, 데이터 펄스(Va)가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 및 제 2 서스테인전극(Sy,Sz)에 소정전압레벨(Vs)을 갖는 서스테인 펄스가 교번적으로 공급됨과 아울러 제 1 및 제 2 트리거전극(Ty,Tz)에 서스테인 펄스보다 낮은 전압레벨(Vt)을 갖는 트리거 펄스가 교번적으로 공급된다. 이때, 제 1 트리거전극(Ty)에 공급되는 트리거 펄스는 제 1 서스테인전극(Sy)에 공급되는 서스테인 펄스와 동기되어 공급되고, 제 2 트리거전극(Tz)에 공급되는 트리거 펄스는 제 2 서스테인전극(Sz)에 공급되는 서스테인 펄스와 동기되어 공급된다. 서스테인 펄스 및 트리거 펄스가 제 1 및 제 2 서스테인전극(Sy,Sz)과 제 1 및 제 2 트리거전극(Ty,Tz)에 공급되면 제 1 및 제 2 트리거전극(Ty,Tz) 사이에 트리거 방전이 일어난다. 이와 같이 트리거 방전이 일어나면 하전입자들이 생성되고, 이때 생성된 하전입자들의 프라이밍 효과에 의해 제 1 및 제 2 서스테인전극(Sy,Sz)간에 2차 방전이 유도된다.
하지만, 이와 같은 종래의 5전극 PDP에서는 주사펄스(C)가 공급되는 제 1 트리거전극(Ty)이 미세폭으로 형성된다. 따라서, 제 1 트리거전극(Ty) 및 어드레스전극(X)간에 발생되는 어드레스 방전에 의해 충분한 벽전하를 형성하지 못하는 미스 라이팅(Mis-Writing)이 발생한다. 또한, 어드레스 기간에 충분한 벽전하를 형성하지 못하기 때문에 제 1 및 제 2 서스테인전극(Sy,Sz)에 인가되는 서스테인 펄스의 전압레벨이 상승하고, 이에 따라 고전압 구동에 따른 구동회로부의 코스트가 상승하는 문제점이 있다. 나아가, 어드레스 기간에 충분한 벽전하를 형성하지 못하기 때문에 제 1 및 제 2 트리거전극(Ty,Tz)에 높은 전압레벨을 가지는 트리거 펄스가 인가된다. 이와 같이 제 1 및 제 2 트리거전극(Ty,Tz)에 높은 전압레벨을 가지는 트리거펄스가 인가되면 강한 트리거방전이 발생되고, 이에 따라 PDP의 방전효율이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 어드레스 방전시 미스 라이팅을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 종래의 5전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 3은 도 2에 도시된 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.
도 4는 도 2에 도시된 플라즈마 디스플레이 패널의 전극들에 공급되는 구동파형을 나타내는 파형도.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 사시도.
도 6은 도 5에 도시된 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.
도 7은 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 사시도.
도 8은 도 7에 도시된 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10,30,50 : 상부기판 12Y : 주사/서스테인전극
12Z : 공통서스테인전극 14,22,36,44,56,64 : 유전체층
16,38,58 : 보호막 18,40,60 : 하부기판
20X,42X,,62X : 어드레스전극 24,46,66 : 격벽
26,48,68 : 형광체층 Sy,Sz : 서스테인전극
Ty,Tz,54Y,54Z,70Z : 트리거전극 52Y,52Z : 서스테인전극
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극구조는 방전셀의 일측 가장자리에 치우치게 형성되는 제 1 서스테인전극과, 상기 방전셀의 타측 가장자리에 치우치게 형성되는 제 2 서스테인전극과, 상기 방전셀의 중앙부에 형성되는 제 1 트리거전극과, 상기 제1 트리거전극과 상기 제 2 서스테인전극 사이의 상기 중앙부에 형성되는 제2 트리거전극을 구비한다.상기 제 1 트리거전극과 상기 제 2 트리거전극은 폭이 상이한 것을 특징으로 한다.상기 제 1 트리거전극은 주사펄스가 공급되며 상기 제2 트리거전극보다 폭이 넓은 것을 특징으로 한다.상기 제 1 트리거전극은 상기 서스테인전극들 보다 넓은 폭으로 형성되는 것을 특징으로 한다.본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널의 전극구조는 방전셀의 일측 가장자리에 치우치게 형성되는 제 1 서스테인전극과, 상기 방전셀의 타측 가장자리에 치우치게 형성되는 제 2 서스테인전극과, 상기 제 1 서스테인전극과 상기 제 2 서스테인전극 사이에서 상기 방전셀의 중앙부에 형성되며 상기 서스테인전극들보다 폭이 넓은 적어도 두 개의 트리거전극들을 구비한다.상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 8 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5 및 도 6은 본 발명의 실시예에 의한 5전극 교류 면방전형 PDP를 나타내는 사시도 및 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 실시예에 의한 5전극 교류 면방전형 PDP는 방전셀의 중앙부에 위치하게끔 상부기판(50) 상에 형성된 제 1 및 제 2 트리거전극(54Y,54Z)과, 방전셀의 가장자리에 위치하게금 상부기판(50) 상에 형성된 제 1 및 제 2 서스테인전극(52Y,52Z)과, 트리거전극들(54Y,54Z) 및 서스테인전극들(52Y,52Z)과 직교되는 방향으로 하부기판(60)의 중앙부에 형성된 어드레스전극(62X)을 구비한다. 제 1 트리거전극(54Y)은 넓은 폭 예를 들면, 서스테인전극들(52Y,52Z)보다 넓은 폭으로 형성된다. 서스테인전극들(52Y,52Z) 및 트리거전극들(54Y,54Z)이 나란하게 형성된 상부기판(50)에는 상부 유전체층(56)과 보호막(58)이 적층된다. 어드레스전극(62X)이 형성된 하부기판(60) 상에는 하부 유전체층(64) 및 격벽(66)이 형성되며, 하부 유전체층(64)과 격벽(66) 표면에는 형광체층(68)이 도포된다. 방전셀 중앙부에 좁은 간격으로 형성된 트리거전극들(54Y,54Z)은 서스테인 기간 중 교류펄스를 공급받아 서스테인 방전을 개시하기 위해 사용된다. 방전셀 가장자리에 넓은 간격으로 형성된 제 1 서스테인전극(52Y) 및 제 2 서스테인전극(52Z)은 서스테인 기간 중 교류펄스를 공급받아 트리거 전극들(54Y,54Z) 간에 방전이 개시된 다음 플라즈마 방전을 유지시키기 위해 사용된다.
이와 같은 본 발명의 5전극 PDP는 화상의 계조를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 방전셀의 제 1 트리거전극(54Y)에 리셋펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 어드레스 기간에는 제 1 트리거전극(54Y)에 주사펄스를 순차적으로 공급함과 아울러 주사펄스에 동기된 데이터 펄스를 어드레스 전극(62X)에 공급한다. 이때, 데이터 펄스가 공급된 방전셀에서는 어드레스 방전이 일어난다. 한편, 본 발명에서는 주사펄스가 공급되는 제 1 트리거전극(54Y)이 넓은 폭으로 형성되기 때문에 어드레스 방전에 의해 충분한 벽전하를 형성할 수 있다. 따라서, 충분한 벽전하가 형성되지 못해서 발생하는 미스 라이팅을 방지할 수 있다. 서스테인 기간에는 제 1 및 제 2 서스테인전극(52Y,52Z)에 소정전압레벨을 갖는 서스테인 펄스가 교번적으로 공급됨과 아울러 제 1 및 제 2 트리거전극(54Y,54Z)에 서스테인 펄스보다 낮은 전압레벨을 갖는 트리거 펄스가 교번적으로 공급된다. 이때, 어드레스 방전에 의해 충분한 벽전하가 방전셀에 형성되기 때문에 서스테인 펄스및 트리거펄스의 전압레벨이 종래에 비해 낮아질 수 있다. 즉, 낮은 전압레벨을 가지는 서스테인 펄스로 서스테인 방전을 일으킬 수 있다.
한편, 본 발명에서는 도 7 및 도 8과 같이 제 2 트리거전극(70Z)의 폭도 제 1 트리거전극(54Y)과 동일하게 설정될 수 있다. 제 2 트리거전극(70Z)의 폭이 넓게 설정되면 서스테인 방전시 제 1 및 제 2 트리거전극(54Y,70Z) 상의 넓은 범위에 벽전하가 형성된다. 따라서, 제 1 및 제 2 트리거전극(54Y,70Z)에 낮은 전압레벨을 갖는 트리거 펄스가 공급될 수 있고, 이에 따라 방전효율이 상승하게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 전극구조에 의하면 제 1 트리거전극 및/또는 제 2 트리거전극의 폭을 넓게 형성하여 어드레스 방전시 미스 라이팅을 방지한다. 또한, 제 1 트리거전극 및/또는 제 2 트리거전극의 폭이 넓게 형성되므로 낮은 전압레벨을 가지는 서스테인 펄스 및 트리거펄스가 공급될 수 있어 방전효율이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. 방전셀의 일측 가장자리에 치우치게 형성되는 제 1 서스테인전극과,
    상기 방전셀의 타측 가장자리에 치우치게 형성되는 제 2 서스테인전극과,
    상기 방전셀의 중앙부에 형성되는 제 1 트리거전극과,
    상기 제1 트리거전극과 상기 제 2 서스테인전극 사이의 상기 중앙부에 형성되는 제2 트리거전극을 구비하며,
    상기 제 1 트리거전극과 상기 제 2 트리거전극은 폭이 상이한 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  2. 제 1 항에 있어서,
    상기 제 1 트리거전극은 주사펄스가 공급되며 상기 제2 트리거전극보다 폭이 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  3. 제 2 항에 있어서,
    상기 제 1 트리거전극은 상기 서스테인전극들 보다 넓은 폭으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  4. 방전셀의 일측 가장자리에 치우치게 형성되는 제 1 서스테인전극과,
    상기 방전셀의 타측 가장자리에 치우치게 형성되는 제 2 서스테인전극과,
    상기 제 1 서스테인전극과 상기 제 2 서스테인전극 사이에서 상기 방전셀의 중앙부에 형성되며 상기 서스테인전극들보다 폭이 넓은 적어도 두 개의 트리거전극들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
KR10-2001-0003007A 2000-07-05 2001-01-18 플라즈마 디스플레이 패널의 전극구조 KR100392955B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2001-0003007A KR100392955B1 (ko) 2001-01-18 2001-01-18 플라즈마 디스플레이 패널의 전극구조
US09/897,404 US7133005B2 (en) 2000-07-05 2001-07-03 Plasma display panel and method and apparatus for driving the same
JP2001204761A JP3727868B2 (ja) 2000-07-05 2001-07-05 プラズマディスプレーパネルとその駆動方法及び装置
CNB01142401XA CN100466148C (zh) 2000-07-05 2001-07-05 等离子显示面板及其驱动装置
EP01305827A EP1174851A3 (en) 2000-07-05 2001-07-05 Plasma display panel and method and apparatus for driving the same
US11/581,076 US7514870B2 (en) 2000-07-05 2006-10-16 Plasma display panel having first and second electrode groups

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0003007A KR100392955B1 (ko) 2001-01-18 2001-01-18 플라즈마 디스플레이 패널의 전극구조

Publications (2)

Publication Number Publication Date
KR20020061914A KR20020061914A (ko) 2002-07-25
KR100392955B1 true KR100392955B1 (ko) 2003-07-28

Family

ID=27692152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0003007A KR100392955B1 (ko) 2000-07-05 2001-01-18 플라즈마 디스플레이 패널의 전극구조

Country Status (1)

Country Link
KR (1) KR100392955B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647673B1 (ko) * 2004-12-30 2006-11-23 삼성에스디아이 주식회사 평판 램프 및 플라즈마 디스플레이 장치
KR101111957B1 (ko) * 2011-09-30 2012-02-13 (주)협신기업 인상용 부재 및 이를 포함하는 하수관거의 우오수 분리벽

Also Published As

Publication number Publication date
KR20020061914A (ko) 2002-07-25

Similar Documents

Publication Publication Date Title
KR100426186B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100389025B1 (ko) 플라즈마 디스플레이 패널
KR100392955B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR100378619B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100538323B1 (ko) 플라즈마 디스플레이 패널
KR100323973B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20020035699A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100400377B1 (ko) 플라즈마 디스플레이 패널
KR100348964B1 (ko) 플로팅 전극이 삽입된 플라즈마 디스플레이 패널
KR100365506B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100400378B1 (ko) 플라즈마 디스플레이 패널
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
KR100353925B1 (ko) 플로팅 전극을 가지는 플라즈마 디스플레이 패널
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100373530B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100373532B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100365504B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100364668B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100340439B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100370492B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020001181A (ko) 사다리 패턴 형태의 전극을 가지는 플라즈마 디스플레이패널
KR100421488B1 (ko) 플라즈마 디스플레이 패널
KR100421484B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100400373B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee