KR100389025B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100389025B1
KR100389025B1 KR10-2001-0043080A KR20010043080A KR100389025B1 KR 100389025 B1 KR100389025 B1 KR 100389025B1 KR 20010043080 A KR20010043080 A KR 20010043080A KR 100389025 B1 KR100389025 B1 KR 100389025B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
group
distance
electrode group
Prior art date
Application number
KR10-2001-0043080A
Other languages
English (en)
Other versions
KR20030008435A (ko
Inventor
박헌건
류재화
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0043080A priority Critical patent/KR100389025B1/ko
Priority to US10/196,125 priority patent/US6888309B2/en
Priority to JP2002209422A priority patent/JP4079707B2/ja
Publication of KR20030008435A publication Critical patent/KR20030008435A/ko
Application granted granted Critical
Publication of KR100389025B1 publication Critical patent/KR100389025B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 화소간의 간격을 균일하게 할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 서로 인접되게 형성되는 제 1 및 제 2 전극과, 제 2 전극과 넓은간격으로 형성되는 제 3전극을 구비하는 다수의 제 1전극군과; 제 1전극군과 인접되며 제 1전극군과 미러 형태로 제 1전극, 제 2전극 및 제 3전극이 배치되는 다수의 제 2전극군과; 제 1전극군과 제 2전극군의 거리가 동일한 신호가 공급되는 제 1전극군의 제 3전극의 폭과 제 2전극군의 제 3전극의 폭을 포함하여 소정 간격으로 설정되는 경계영역과; 제 2전극군과 인접됨과 아울러 제 1전극군과 동일한 전극배치를 가지며 제 2전극군의 제 2전극과 자신의 제 2전극의 폭을 포함한 거리가 경계영역의 거리와 동일하게 되도록 형성되는 다수의 제 3전극군을 구비한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
본 발명은 상판 3전극 플라즈마 디스플레이 패널에 관한 것으로 특히, 서스테인 방전공간의 거리를 균일하게 할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3 전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스 전극(20X)을 구비한다. 이러한 방전셀(1)은 도 2에 도시된 바와 같이 패널에 매트릭스 형태로 배치된다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다. 서로 인접된 방전셀(1)에 각각 형성되는 제 1전극(12Y) 및 제 2전극(12Z)의 사이에는 블랙 매트릭스(30)가 형성된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다.
아울러, 8개의 서브필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.
여기서, 리셋기간에는 제 1전극(12Y)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 제 1전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인 기간에는 제 1전극(12Y) 및 제 2전극(12Z)에 교번적으로 공급되는 교류신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.
하지만, 이와 같은 종래의 교류 면방전 PDP는 서스테인 방전공간이 상부기판(10)의 중앙에 집중되어 방전공간의 활용도가 떨어진다. 이에 따라 방전면적이 축소되어 발광효율이 저하되는 문제점이 있다.
도 3 및 도 4는 종래의 4전극 교류 면방전형 PDP를 나타내는 도면이다.
도 3 및 도 4를 참조하면, 종래의 4전극 교류 면방전형 PDP의 방전셀(50)은 상부기판(32) 상에 형성되어진 제 1전극(T), 제 2전극(Y) 및 제 3전극(Z)과, 하부기판(38) 상에 형성되어진 어드레스 전극(A)을 구비한다. 이러한 방전셀(50)은 도 4에 도시된 바와 같이 패널에 매트릭스 형태로 배치된다.
제 1전극(T) 및 제 2전극(Y)은 좁은간격으로 형성되고, 제 3전극(Z)은 제 2전극(Y)으로부터 넓은간격으로 형성된다. 제 1 내지 제 3전극(T,Y,Z)이 나란하게 형성된 상부기판(32)에는 상부 유전체층(34)과 보호막(36)이 적층된다. 상부 유전체층(34)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(36)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(34)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(36)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(A)이 형성된 하부기판(38) 상에는 하부 유전체층(42), 격벽(44)이 형성되며, 하부 유전체층(42)과 격벽(44) 표면에는 형광체층(46)이 도포된다. 어드레스전극(A)은 제 1 내지 제 3전극(T,Y,Z)과 교차되는 방향으로 형성된다. 격벽(44)은 어드레스전극(A)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(46)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(32)/하부기판(38)과 격벽(44) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다. 서로 인접된 방전셀에 각각 형성되는 제 3전극(Z) 및 제 1전극(T)의 사이에는 블랙 매트릭스(40)가 형성된다.
리셋기간에는 제 1 내지 제 3전극(T,Y,Z) 중 어느하나의 전극에 리셋펄스가 공급되어 방전셀(50) 내에서 리셋방전이 일어난다. 어드레스 기간에는 제 1 또는 제 2전극(T,Y)에 주사펄스가 공급됨과 아울러 어드레스전극(A)에 데이터펄스가 공급되어 제 1 또는 제 2전극(T,Y)과 어드레스전극(A)간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(34,42)에 벽전하가 형성된다. 서스테인 기간에는 제 2전극(Y) 및 제 3전극(Z)에 교번적으로 서스테인펄스가 공급되어 두전극(Y,Z) 간에 서스테인 방전이 일어난다.
이러한, 종래의 4전극 교류 면방전형 PDP에서는 서스테인방전을 일으키는 제 2전극(Y)과 제 3전극(Z)과의 간격이 넓게 설정되어 있기 때문에 방전공간의 활용도가 향상진다. 이에 따라 방전면적이 확대되어 발광효율이 향상되게 된다.
하지만, 이와 같은 종래의 4전극 교류 면방전형 PDP에서는 넓은 간격으로 형성되어 있는 제 2전극(Y)과 제 3전극(Z)간에 서스테인 방전을 일으키기 때문에 3전극 교류 면방전형 PDP보다 높은 전압레벨의 서스테인 펄스가 인가된다. 따라서, 블랙 매트릭스(40)를 사이에 두고 인접되게 형성되어 있는 제 3 전극(Z)과 제 1전극(T)간에 오방전이 발생될 염려가 있다. 다시 말하여, 블랙 매트릭스(40)를 사이에 두고 서로 상이한 전극이 형성되기 때문에 소정의 전압차가 발생되고, 이에 따라 인접된 방전셀들간에 오방전이 발생될 수 있다.
이와 같은 오방전 발생을 방지하기 위하여 도 5와 같은 4전극 교류 면방전형 PDP가 제안되었다.
도 5를 참조하면, 블랙 매트릭스들(58,60)를 사이에 두고 인접되게 형성되는 전극들은 동일한 전극들로 형성된다. 다시 말하여, 상/하로 인접되게 형성되어 있는 제 1 및 제 2 방전셀(52,54)에는 제 1 블랙 매트릭스(58)를 사이에 두고 동일한 전극(Z)이 형성된다. 또한, 상/하로 인접되게 형성되어 있는 제 2 및 제 3 방전셀(54,56)에는 제 2 블랙 매트릭스(60)를 사이에 두고 동일한 전극(T)이 형성된다. 즉, 도 5에 도시된 PDP의 전극들은 블랙 매트릭스(58,60)를 중심으로 미러 형태로 배치된다.
이와 같이, 블랙 매트릭스들(58,60)을 사이에 두고 동일한 전극들(Z,Z 또는 T,T)이 형성되면 인접되게 형성된 방전셀들(52,54,56)간에 오방전이 발생되지 않는다. 다시 말하여, 인접되게 형성되어 있는 전극들(Z,Z 또는 T,T)이 동일한 극성의 펄스를 인가받기 때문에 인접된 방전셀들(52,54,56)간의 오방전을 방지할 수 있다.
한편, 이러한 종래의 4전극 교류 면방전형 PDP에서 제 1전극(T)과 제 2전극(Y)은 좁은 간격(D1)으로 형성되고, 제 2전극(Y)과 제 3전극(Z)과의 간격은넓은 간격(D2)으로 형성된다. 이러한, 4전극 교류 면방전형 PDP에서 실제 휘도에 기여하는 공간은 제 2 전극(Y)과 제 3 전극(Z)간의 방전공간(D2)이다.
이와 같은, PDP에서 각 방전셀(52,54,56)내에 위치되는 방전공간(D2)은 등간격으로 배치되어야 한다. 즉, PDP의 휘도가 균일하게 나타날 수 있도록 모든 방전공간(D2)은 등간격으로 배치되어야 한다. 하지만, 도 5에 도시된 4전극 PDP에서는 방전셀들이 등간격으로 배치되지 못한다.
이를 상세히 설명하면, 제 1 방전셀(52)의 방전공간(D2)과 제 2 방전셀(54)의 방전공간(D2)은 제 1간격(D3)으로 이격된다. 하지만, 제 2 방전셀(54)의 방전공간(D2)과 제 3 방전셀(56)의 방전공간(D2)은 제 1간격(D3) 보다 넓은 제 2간격(D1+D3+D1)으로 이격된다. 즉, 방전셀들(52,54,56)간의 간격이 등간격으로 설정되지 못한다.
이와 같이 방전셀들 간격이 등간격으로 형성되지 못하면 도 6과 같이 제 1간격(D3)에서의 밝기와 제 2간격(D1+D3+D1)간의 밝기가 상이하게 설정된다. 즉, 제 2간격(D1+D3+D1)이 넓게 설정되기 때문에 제 1간격(D1)에서 발생되는 빛보다 낮은 휘도를 갖게 된다. 따라서, 도 5에 도시된 PDP에서는 균일한 영상의 화상을 표시하지 못함과 아울러 패널에 가로선이 줄무늬가 나타나게 된다.
따라서, 본 발명의 목적은 서스테인 방전공간의 거리를 균일하게 할 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 상판 2전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 상판 2전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 배치를 나타내는 도면.
도 3은 종래의 상판 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 4는 도 3에 도시된 상판 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 배치를 나타내는 도면.
도 5는 종래의 다른 실시예에 의한 상판 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 도면.
도 6은 도 5에 도시된 상판 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 위치에 따른 밝기를 나타내는 도면.
도 7은 본 발명의 실시예에 의한 상판 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 도면.
도 8 내지 도 10은 도 7에 도시된 전극배치에 따라서 배치된 전극들을 나타내는 도면.
도 11은 도 7에 도시된 상판 3전극 교류 면방전형 플라즈마 디스플레이 패널에 형성되는 블랙 매트릭스를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1,50,52,54,56,72,74,76 : 방전셀 10,32 : 상부기판
12Y,T : 제 1전극 12Z,Y : 제 2전극
14,22,34,42 : 유전체층 16,36 : 보호막
18,38 : 하부기판 20X,A : 어드레스전극
24,44 : 격벽 26,46 : 형광체층
30,40,60,92,94 : 블랙 매트릭스 Z : 제 3전극
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 서로 인접되게 형성되는 제 1 및 제 2 전극과, 제 2 전극과 넓은간격으로 형성되는 제 3전극을 구비하는 다수의 제 1전극군과; 제 1전극군과 인접되며 제 1전극군과 미러 형태로 제 1전극, 제 2전극 및 제 3전극이 배치되는 다수의 제 2전극군과; 제 1전극군과 제 2전극군의 거리가 동일한 신호가 공급되는 제 1전극군의 제 3전극의 폭과 제 2전극군의 제 3전극의 폭을 포함하여 소정 간격으로 설정되는 경계영역과; 제 2전극군과 인접됨과 아울러 제 1전극군과 동일한 전극배치를 가지며 제 2전극군의 제 2전극과 자신의 제 2전극의 폭을 포함한 거리가 경계영역의 거리와 동일하게 되도록 형성되는 다수의 제 3전극군을 구비한다.
상기 제 2전극군의 제 2전극과 제 3전극군의 제 2전극과의 거리에는 제 2전극군의 제 2전극의 폭, 제 2전극군의 제 1전극의 폭, 제 3전극군의 제 1전극의 폭 및 제 3전극군의 제 2전극군의 폭이 포함된다.
상기 제 1 내지 제 3전극군에 포함되는 제 2전극과 제 3전극의 사이의 방전공간에서 서스테인 방전이 일어난다.
상기 1 내지 제 3전극군에 포함되는 방전공간은 등간격으로 배치된다.
상기 경계영역의 사이에 설치되는 제 1블랙 매트릭스와, 제 1블랙매트릭스와 동일한 폭으로 제 2전극군의 제 1전극과 제 3전극군의 제 1전극과 중첩되도록 형성되는 제 2블랙 매트릭스를 구비한다.
상기 경계영역 및 제 2전극군의 제 1전극과 제 3전극군의 제 1전극의 사이에 형성되는 블랙 매트릭스를 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 7 내지 도 11을 참조하여 본 발명의 바람 직한 실시예에 대하여 설명하기로 한다.
도 7은 본 발명의 실시예에 의한 4전극 교류 면방전형 PDP를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 실시예에 의한 4전극 교류 면방전형 PDP는 도시되지 않은 상부기판 상에 나란히 형성된 제 1전극(T), 제 2전극(Y) 및 제 3전극(Z)과, 도시되지 않은 하부기판 상에 형성되어진 어드레스 전극(A)을 구비한다. 상부기판과 하부기판의 사이에는 격벽(70)이 형성되고, 격벽(70)은 어드레스 전극(A)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
방전셀들(72,74,76)들은 제 1 내지 제 3전극(T,Y,Z)과 어드레스 전극(A)의 교차부에 위치된다. 임의의 방전셀(74)의 상/하에 형성되는 전극들(Z,T)은 상/하로 인접되게 위치되는 방전셀(72,76)에 인접되게 형성되는 전극들(Z,T)과 동일한 전극으로 설정된다. 다시 말하여, 제 2방전셀(74)의 상측에는 제 3전극(Z)이 형성된다. 제 3전극(Z)에 인접되게 형성되는 제 1방전셀(72)의 하측에는 제 3전극(Z)이 형성된다. 즉, 제 1방전셀(72)과 제 2방전셀(74)의 경계부에는 동일한 전극(Z)이 형성된다. 또한, 제 2방전셀(74)의 하측에는 제 1전극(T)이 형성된다. 제 1전극(T)에 인접되게 형성되는 제 3방전셀(76)의 상측에는 제 1전극(T)이 형성된다. 즉, 제 2방전셀(74)과 제 3방전셀(76)의 경계부에는 동일한 전극(T)이 형성된다.
한편, 이와 같은 본 발명의 실시예에 의한 PDP에서는 서로 인접되게 형성되어 있는 제 3전극(Z)들간의 간격(DZZ)은 서로 인접되게 형성되어 있는 제 2전극(Y), 제 1전극(T), 제 1전극(T) 및 제 2전극(Y)간의 간격(DYTTY)과 동일하게 설정된다. 따라서, 본 발명에서는 각 방전셀들(72,74,76)에 포함되어 있는 방전공간들(D1,D2,D3)은 등간격으로 배치된다.
이를 상세히 설명하면, 제 1방전공간(D1)과 제 2방전공간(D2)은 서로 인접되게 설치되는 제 3전극들(Z)간의 간격(DZZ)만큼 이격된다. 또한, 제 2방전공간(D2)과 제 3방전공간(D3)은 제 2전극(Y), 제 1전극(T), 제 1전극(T) 및 제 2전극(Y)의 간격(DYTTY)만큼 이격된다. 여기서, DZZ와 DYTTY의 간격은 등간격으로 설정되게 때문에 모든 방전공간들(D1,D2,D3)은 등간격으로 배치되게 된다. 여기서, DZZ와 DYTTY의 간격에는 각 전극들(T,Y,Z)의 폭이 포함된다.
도 8은 도 7에 도시된 전극배치에 따라서 배치된 전극들을 나타내는 도면이다. 도 8에서 모든 전극들(T,Y,Z)의 폭은 동일한다.
도 8을 참조하면, 제 1전극(T), 제 2전극(Y) 및 제 3전극(Z)의 폭은 150㎛로 설정된다. 또한, 방전공간들(D1,D2,D3)의 폭(즉, 제 2전극(Y)과 제 3전극(Z)간의거리)은 200㎛로 설정된다. 제 1전극(T)과 제 2전극(Y)간의 거리는 70㎛로 설정된다. 임의의 제 3전극(Z)과 인접되게 설치되는 제 3전극(Z) 간의 거리는 580㎛로 설정된다. 또한, 임의의 제 1전극(T)과 인접되게 설치되는 제 1전극(T)간의 거리는 140㎛로 설정된다.
DZZ의 거리는 2개의 제 3전극(Z)의 폭(150+150)과 이격거리(580)를 합하여 결정된다. 따라서, DZZ의 거리는 880㎛로 설정된다. 한편, DYTTY의 거리는 4개의 전극들(Y,T,T,Y)의 폭(150+150+150+150), 제 2전극(Y)과 제 1전극(T)의 이격거리(70+70) 및 제 1전극(T)간의 이격거리(140)를 합하여 결정된다. 따라서, DYTTY의 거리는 880㎛로 설정된다. 다시 말하여, 본 발명에서는 도 8에 도시된 바와 같이 DZZ와 DYTTY의 거리를 동일하게 설정하여 방전공간들(D1,D2,D3)이 등간격으로 배치되게 된다.
도 9는 도 7에 도시된 전극배치에 따라서 배치된 전극들을 나타내는 도면이다.
도 9를 참조하면, 제 2전극(Y) 및 제 3전극(Z)의 폭은 130㎛로 동일하게 설정되고, 제 1전극(T)의 폭은 제 2 및 제 3전극(Y,Z)의 폭보다 크게 설정된다. 여기서, 제 1전극(T)의 폭은 140㎛로 설정된다. 방전공간들(D1,D2,D3)의 폭(즉, 제 2전극(Y)과 제 3전극(Z)간의 거리)은 180㎛로 설정된다. 제 1전극(T)과 제 2전극(Y)간의 거리는 60㎛로 설정된다. 임의의 제 3전극(Z)과 인접되게 설치되는 제 3전극(Z) 간의 거리는 640㎛로 설정된다. 또한, 임의의 제 1전극(T) 과 인접되게 설치되는 제 1전극(T) 간의 거리는 240㎛로 설정된다.
DZZ의 거리는 2개의 제 3전극(Z)의 폭(130+130)과 이격거리(640)를 합하여 결정된다. 따라서, DZZ의 거리는 900㎛로 설정된다. 한편, DYTTY의 거리는 4개의 전극들(Y,T,T,Y)의 폭(130+140+140+130), 제 2전극(Y)과 제 1전극(T)의 이격거리(60+60) 및 제 1전극(T)간의 이격거리(240)를 합하여 결정된다. 따라서, DYTTY의 거리는 900㎛로 설정된다. 다시 말하여, 본 발명에서는 도 9에 도시된 바와 같이 DZZ와 DYTTY의 거리를 동일하게 설정하여 방전공간들(D1,D2,D3)이 등간격으로 배치되게 된다.
도 10은 도 7에 도시된 전극배치에 따라서 배치된 전극들을 나타내는 도면이다.
도 10을 참조하면, 제 1전극(T) 및 제 2전극(Y)의 폭은 110㎛로 동일하게 설정되고, 제 3전극(Z)의 폭은 제 1 및 제 2전극(T,Y)의 폭보다 크게 설정된다. 여기서, 제 3전극(Z)의 폭은 120㎛로 설정된다. 방전공간들(D1,D2,D3)의 폭(즉, 제 2전극(Y)과 제 3전극(Z)간의 거리)은 250㎛로 설정된다. 제 1전극(T)과 제 2전극(Y)간의 거리는 70㎛로 설정된다. 임의의 제 3전극(Z)과 인접되게 설치되는 제 3전극(Z) 간의 거리는 590㎛로 설정된다. 또한, 임의의 제 1전극(T) 과 인접되게 설치되는 제 1전극(T) 간의 거리는 250㎛로 설정된다.
DZZ의 거리는 2개의 제 3전극(Z)의 폭(120+120)과 이격거리(590)를 합하여 결정된다. 따라서, DZZ의 거리는 830㎛로 설정된다. 한편, DYTTY의 거리는 4개의 전극들(Y,T,T,Y)의 폭(110+110+110+110), 제 2전극(Y)과 제 1전극(T)의 이격거리(70+70) 및 제 1전극(T)간의 이격거리(250)를 합하여 결정된다. 따라서, DYTTY의 거리는 830㎛로 설정된다. 다시 말하여, 본 발명에서는 도 10에 도시된 바와 같이 DZZ와 DYTTY의 거리를 동일하게 설정하여 방전공간들(D1,D2,D3)이 등간격으로 배치되게 된다.
즉, 본 발명에서는 도 8 내지 도 10에서 도시된 바와 같이 전극(T,Y,Z)의 폭 및 전극(T,Y,Z)간의 간격과 무관하게 DZZ와 DYTTY의 거리를 동일하게 설정함으로써 방전공간들(D1,D2,D3)이 등간격으로 배치될 수 있다.
도 11은 도 7에 도시된 4전극 교류 면방전형 PDP에 블랙 매트릭스가 형성된 모습을 나타내는 도면이다.
도 11을 참조하면, 블랙 매트릭스들(92,94)은 방전셀들(72,74,76)의 경계부에 제 1 내지 제 3전극(T,Y,Z)과 나란하게 형성된다. 제 1방전셀(72) 및 제 2방전셀(74)의 사이에 위치되는 블랙 매트릭스(92)는 제 3전극들(Z)의 사이에 형성된다. 제 2방전(74) 및 제 3방전셀(76)의 사이에 위치되는 블랙 매트릭스(94)는 제 2방전셀(74) 및 제 3방전셀(76)의 하/상측에 위치되는 제 1전극들(T)과 중첩되도록 형성된다. 즉, 제 1방전셀(72)의 하측 및 제 2방전셀(74)의 상측에 형성되는 제 3전극들(Z)은 넓은 간격(DZZ)으로 형성되기 때문에 블랙 매트릭스(92)는 제 3전극들(Z)의사이에 형성된다. 또한, 제 2방전셀(74)의 하측 및 제 3방전셀(76)의 상측에 형성되는 제 1전극들(T)은 좁은 간격으로 형성되기 때문에 블랙 매트릭스(94)는 제 1전극들(T)과 중첩되게 형성된다.
한편, 본 발명에서 블랙 매트릭스들(92,94)은 그 폭을 소정이하로 형성하여 제 2방전셀(74)의 하측 및 제 3방전셀(76)의 상측에 형성되는 제 1전극들(T)의 사이에 형성할 수도 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 서스테인 방전을 일으키는 방전공간이 상/하로 등간격으로 배치되게 된다. 따라서, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 균일한 영상의 화상을 표시할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 서로 인접되게 형성되는 제 1 및 제 2 전극과, 제 2 전극과 넓은간격으로 형성되는 제 3전극을 구비하는 다수의 제 1전극군과;
    상기 제 1전극군과 인접되며 상기 제 1전극군과 미러 형태로 제 1전극, 제 2전극 및 제 3전극이 배치되는 다수의 제 2전극군과;
    상기 제 1전극군과 상기 제 2전극군의 거리가 동일한 신호가 공급되는 상기 제 1전극군의 제 3전극의 폭과 상기 제 2전극군의 제 3전극의 폭을 포함하여 소정 간격으로 설정되는 경계영역과;
    상기 제 2전극군과 인접됨과 아울러 상기 제 1전극군과 동일한 전극배치를 가지며 상기 제 2전극군의 제 2전극과 자신의 제 2전극의 폭을 포함한 거리가 상기 경계영역의 거리와 동일하게 되도록 형성되는 다수의 제 3전극군을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제 2전극군의 제 2전극과 제 3전극군의 제 2전극과의 거리에는 상기 제 2전극군의 제 2전극의 폭, 제 2전극군의 제 1전극의 폭, 제 3전극군의 제 1전극의 폭 및 제 3전극군의 제 2전극군의 폭이 포함되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 제 1 내지 제 3전극군에 포함되는 제 2전극과 제 3전극의 사이의 방전공간에서 서스테인 방전이 일어나는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 1 내지 제 3전극군에 포함되는 방전공간은 등간격으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 경계영역의 사이에 설치되는 제 1블랙 매트릭스와,
    상기 제 1블랙매트릭스와 동일한 폭으로 상기 제 2전극군의 제 1전극과 상기 제 3전극군의 제 1전극과 중첩되도록 형성되는 제 2블랙 매트릭스를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 경계영역 및 상기 제 2전극군의 제 1전극과 상기 제 3전극군의 제 1전극의 사이에 형성되는 블랙 매트릭스를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-2001-0043080A 2001-07-18 2001-07-18 플라즈마 디스플레이 패널 KR100389025B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0043080A KR100389025B1 (ko) 2001-07-18 2001-07-18 플라즈마 디스플레이 패널
US10/196,125 US6888309B2 (en) 2001-07-18 2002-07-17 Plasma display panel
JP2002209422A JP4079707B2 (ja) 2001-07-18 2002-07-18 プラズマディスプレーパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0043080A KR100389025B1 (ko) 2001-07-18 2001-07-18 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20030008435A KR20030008435A (ko) 2003-01-29
KR100389025B1 true KR100389025B1 (ko) 2003-06-25

Family

ID=19712249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0043080A KR100389025B1 (ko) 2001-07-18 2001-07-18 플라즈마 디스플레이 패널

Country Status (3)

Country Link
US (1) US6888309B2 (ko)
JP (1) JP4079707B2 (ko)
KR (1) KR100389025B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404847B1 (ko) * 2001-07-18 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100472367B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
TWI224349B (en) * 2003-06-13 2004-11-21 Chunghwa Picture Tubes Ltd Electrode structure of plasma display panel
KR100625496B1 (ko) * 2004-12-14 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널
US7497481B2 (en) * 2005-05-13 2009-03-03 Hydril Llc Treating method and design method for tubular connections
CN102227057B (zh) * 2011-04-15 2013-11-13 山东鲁亿通智能电气股份有限公司 一种触臂定位架
WO2016031891A1 (ja) * 2014-08-29 2016-03-03 株式会社トクヤマ シリコン単結晶の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255664A (ja) * 1997-03-14 1998-09-25 Mitsubishi Electric Corp プラズマディスプレイパネル
JPH10333636A (ja) * 1997-03-31 1998-12-18 Mitsubishi Electric Corp プラズマディスプレイパネル
JP2000221937A (ja) * 1999-02-02 2000-08-11 Matsushita Electric Ind Co Ltd 画像表示装置
JP2001034228A (ja) * 1999-07-21 2001-02-09 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置及びその駆動方法
KR20010083313A (ko) * 2000-02-10 2001-09-01 김순택 플라즈마 디스플레이 패널
KR100341313B1 (ko) * 1998-11-16 2002-06-21 구자홍 플라즈마 디스플레이 패널과 구동장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255664A (ja) * 1997-03-14 1998-09-25 Mitsubishi Electric Corp プラズマディスプレイパネル
JPH10333636A (ja) * 1997-03-31 1998-12-18 Mitsubishi Electric Corp プラズマディスプレイパネル
KR100341313B1 (ko) * 1998-11-16 2002-06-21 구자홍 플라즈마 디스플레이 패널과 구동장치 및 방법
JP2000221937A (ja) * 1999-02-02 2000-08-11 Matsushita Electric Ind Co Ltd 画像表示装置
JP2001034228A (ja) * 1999-07-21 2001-02-09 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置及びその駆動方法
KR20010083313A (ko) * 2000-02-10 2001-09-01 김순택 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
US20030015964A1 (en) 2003-01-23
JP4079707B2 (ja) 2008-04-23
US6888309B2 (en) 2005-05-03
KR20030008435A (ko) 2003-01-29
JP2003045340A (ja) 2003-02-14

Similar Documents

Publication Publication Date Title
KR20010077575A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100389025B1 (ko) 플라즈마 디스플레이 패널
KR100421489B1 (ko) 플라즈마 디스플레이 패널
KR100538323B1 (ko) 플라즈마 디스플레이 패널
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR100404847B1 (ko) 플라즈마 디스플레이 패널
KR100397431B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100392955B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100378619B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100400377B1 (ko) 플라즈마 디스플레이 패널
KR100348964B1 (ko) 플로팅 전극이 삽입된 플라즈마 디스플레이 패널
KR20030041054A (ko) 플라즈마 디스플레이 패널
KR20020001181A (ko) 사다리 패턴 형태의 전극을 가지는 플라즈마 디스플레이패널
KR100421488B1 (ko) 플라즈마 디스플레이 패널
KR100400378B1 (ko) 플라즈마 디스플레이 패널
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100365504B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100400373B1 (ko) 플라즈마 디스플레이 패널
KR100353925B1 (ko) 플로팅 전극을 가지는 플라즈마 디스플레이 패널
KR100373532B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100373530B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100366946B1 (ko) 플라즈마 디스플레이 패널
KR20020068548A (ko) 플라즈마 디스플레이 패널
KR20020068547A (ko) 플라즈마 디스플레이 패널
KR20010077578A (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee