KR20030041054A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20030041054A
KR20030041054A KR1020010071785A KR20010071785A KR20030041054A KR 20030041054 A KR20030041054 A KR 20030041054A KR 1020010071785 A KR1020010071785 A KR 1020010071785A KR 20010071785 A KR20010071785 A KR 20010071785A KR 20030041054 A KR20030041054 A KR 20030041054A
Authority
KR
South Korea
Prior art keywords
electrode
scan
discharge
transparent electrode
sustain
Prior art date
Application number
KR1020010071785A
Other languages
English (en)
Inventor
김영대
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010071785A priority Critical patent/KR20030041054A/ko
Publication of KR20030041054A publication Critical patent/KR20030041054A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 오방전을 방지함과 아울러 방전경로를 길게하여 휘도 및 화질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명은 소정간격 이격되어 나란하게 형성되는 제 1 및 제 2 공통서스테인전극과, 상기 제 1 및 제 2 공통서스테인전극 사이에 형성되는 주사/유지전극을 구비한다.
이러한 구성에 의하여, 어드레스 방전시 발생된 하전입자가 인접한 방전셀로 유동되는 것을 방지하여 오방전을 방지하게 된다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 오방전을 방지함과 아울러 방전경로를 길게하여 휘도 및 화질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다.
PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 나타내는 도면이다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(Y) 및 공통서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다.
주사/서스테인전극(Y)과 공통서스테인전극(Z) 각각은 투명전극(12Y, 12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극(12Y,12Z)의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 투명전도성금속 예를 들면, 인듐틴옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 한다)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다.
이러한 주사/서스테인전극(Y)과 공통서스테인전극(Z) 상에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다.
보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22) 및 도시하지 않은 격벽이 형성되며, 하부 유전체층(22)과 격벽의 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사/서스테인전극(Y) 및 공통서스테인전극(Z)과 교차되는 방향으로 형성된다.
격벽은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동되게 하는 ADS(Address and Display Separation) 구동방법이 대표적이다. ADS 구동방법에서의 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.
여기서, 리셋기간에는 공통서스테인전극(Z)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(Y)에 주사펄스가 공급됨과 아울러 어드레스전극(X)에 데이터 펄스가 공급되어 주사/서스테인전극(Y)과 어드레스전극(X) 간에 어드레스 방전이 일어난다.
어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인기간에는 도 2와 같이 주사/서스테인전극(Y) 및 공통서스테인전극(Z)에 교번적으로 공급되는 펄스신호에 의해 주사/서스테인전극(Y) 및 공통서스테인전극(Z) 간에 서스테인 방전이 일어난다.
이를 상세히 설명하면, 주사/서스테인전극(Y) 및 공통서스테인전극(Z)에 펄스신호가 공급되면 주사/서스테인전극(Y) 및 공통서스테인전극(Z)이 음극 및 양극을 반복하면서 서스테인 방전이 발생한다.
이와 같은, 종래의 ADS구동방식에서 PDP는 어드레스 방전시 임의의 방전셀에서 일어나는 어드레스 방전에 의해 발생된 하전입자들이 임의의 방전셀의 상/하에 형성되어 있는 방전셀들에 영향을 주게 되어 오방전이 발생하게 된다. 즉, 임의의 방전셀의 상/하에 형성되어 있는 방전셀간에 크로스토크가 발생된다. 이에 따라, 화질이 떨어지는 문제점이 있다.
또한, 서스테인 기간에 서로 인접되게 형성되어 있는 주사/서스테인전극(Y)및 공통서스테인전극(Z)에 교번적으로 서스테인 펄스(Vsus)가 인가된다. 따라서, 인접되게 위치되는 방전셀에 각각 포함되는 주사/서스테인전극(Y) 및 공통서스테인전극(Z) 간에 오방전, 즉 크로스토크(Crosstalk)가 발생될 수 있다. 한편, 서스테인 방전은 상부기판의 중앙에 집중되기 때문에 방전공간의 활용도가 떨어진다. 이에 따라 방전면적이 축소되어 발광효율이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 오방전을 방지함과 아울러 방전경로를 길게하여 휘도 및 화질을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도.
도 2는 서스테인기간에 도 1에 도시된 플라즈마 디스플레이 패널의 주사/서스테인전극 및 공통서스테인전극에 인가되는 구동펄스를 나타내는 파형도.
도 3은 본 발명의 실시 예에 따른 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도.
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도.
도 5는 도 4에 도시된 주사/서스테인전극 및 제 1 및 제 2 공통서스테인전극에 인가되는 구동펄스를 나타내는 파형도.
도 6은 도 4에 도시된 제 1 및 제 2 공통서스테인전극에 플로팅전압이 인가되는 것을 나타내는 파형도.
도 7은 도 4에 도시된 제 1 및 제 2 공통서스테인전극에 일정전압이 인가되는 것을 나타내는 파형도.
도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀구조를 나타내는 단면도.
도 9는 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 30 : 상부기판14, 34 : 상부 유전체층
16, 36 : 보호층18, 38 : 하부기판
22, 42 : 하부 유전체층26, 46 : 형광체층
24, 44, 64 : 격벽Y : 주사/서스테인전극
Z, Z1, Z2 : 공통서스테인전극
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은 소정간격 이격되어 나란하게 형성되는 제 1 및 제 2 공통서스테인전극과, 상기 제 1 및 제 2 공통서스테인전극 사이에 형성되는 주사/유지전극을 구비한다.
어드레스 방전시 상기 제 1 및 제 2 공통유지전극을 플로팅시키는 것을 특징으로 한다.
어드레스 방전시 상기 제 1 및 제 2 공통유지전극에는 소정 크기의 전압이 공급되는 것을 특징으로 한다.
상기 제 1 및 제 2 공통유지전극에는 소정 크기의 전압은 상기 주사/유지전극에 공급되는 전압의 절대값보다 작은 것을 특징으로 한다.
상기 주사/유지전극은 제 1 투명전극과, 상기 제 1 투명전극의 중심부를 지나고 상기 투명전극보다 좁은 폭을 가지는 제 1 금속전극을 구비한다.
상기 주사/유지전극의 제 1 투명전극은 제 1 선폭을 가지는 기준라인과, 상기 방전셀의 중심부에서 상기 기준라인으로부터 돌출된 돌출부를 더 구비한다.
상기 주사/유지전극의 제 1 투명전극은 상기 방전셀 중심부에서만 제 1 및 제 2 공통서스테인전극 쪽으로 돌출되어 형성되는 것을 특징으로 한다.
상기 주사/유지전극의 제 1 투명전극은 사각형 및 원형 중 어느 한 형태로 돌출되는 것을 특징으로 한다.
상기 제 1 및 제 2 공통서스테인전극 각각은 제 2 투명전극과, 상기 제 2 투명전극의 일측을 지나고 상기 제 2 투명전극의 폭보다 좁은 폭을 가지는 제 2 금속전극을 구비한다.
상기 제 2 투명전극은 방전셀의 중심부에서 오목하게 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
도 3 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3 및 도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 PDP의 방전셀은 상부기판(30) 상에 주사/서스테인전극(Y)을 사이에 두고 형성되어진 제 1 및 제 2공통서스테인전극(Z1, Z2)과, 하부기판(38) 상에 형성되어진 어드레스전극(X)을 구비한다.
주사/서스테인전극(Y)은 투명전극(32Y)과, 투명전극(32Y)의 선폭보다 작은 선폭을 가지며 투명전극(32Y)의 중앙부에 형성되는 버스전극(33Y)을 포함한다. 투명전극(32Y)은 투명전도성금속 예를 들면, 인듐틴옥사이드(Indium-Tin-Oxide)로 상부기판(30) 상에 형성된다. 버스전극(33Y)은 크롬(Cr) 등의 금속으로 투명전극(32Y) 상에 형성되어 저항이 높은 투명전극(32Y)에 의한 전압강하를 줄이는 역할을 한다.
제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각은 주사/서스테인전극(Y)을 사이에 두고 나란하게 형성되는 제 1 투명전극(32Z) 및 제 2 투명전극(42Z)과, 제 1 투명전극(32Z) 및 제 2 투명전극(42Z)의 선폭보다 작은 선폭을 가지며 제 1 투명전극(32Z) 및 제 2 투명전극(42Z)의 일측 가장자리에 형성되는 제 1 버스전극(33Z) 및 제 2 버스전극(43Z)을 포함한다.
이와 같은, 주사/서스테인전극(Y)의 투명전극(32Y)과 제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각의 제 1 투명전극(32Z) 및 제 2 투명전극(42Z)은 방전셀 내에서의 방전경로를 길게하기 위해서, 주사/서스테인전극(Y)의 투명전극(32Y)은 방전셀의 중앙부에서 제 1 및 제 2 공통서스테인전극(Z1, Z2) 쪽으로 돌출된다. 이와 대응되게 제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각의 제 1 투명전극(32Z) 및 제 2 투명전극(42Z)은 돌출된 주사/서스테인전극(Y)의 투명전극(32Y) 만큼 오목하게 형성된다. 즉, 주사/서스테인전극(Y)의 투명전극(32Y)은 기준라인인 제 1 선폭(35a)과, 방전셀 중앙부에서 제 1 선폭(35a)보다 넓게 돌출되는 제 2 선폭(35b)을 갖는다. 또한, 제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각의 제 1 투명전극(32Z) 및 제 2 투명전극(42Z)은 돌출된 제 2 선폭(35b)에 대응되도록 요(凹)부를 갖는다.
이로 인해, 방전셀 내에서의 대향되는 주사/서스테인전극(Y)과 제 1 및 제 2 공통서스테인전극(Z1, Z2) 간의 방전경로가 길어지게 된다.
이러한, 주사/서스테인전극(Y)과 제 1 및 제 2 공통서스테인전극(Z1, Z2) 상에는 상부 유전체층(34)과 보호막(36)이 적층된다. 상부 유전체층(34)에는 플라즈마 방전시 발생된 벽전하가 축적된다.
보호막(36)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(34)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(36)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(38) 상에는 하부 유전체층(42) 및 격벽(44)이 형성되며, 하부 유전체층(42)과 격벽(44)의 표면에는 형광체층(46)이 도포된다. 어드레스전극(X)은 주사/서스테인전극(Y) 및 제 1 및 제 2 공통서스테인전극(Z1, Z2)과 교차되는 방향으로 형성된다.
격벽(44)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(46)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(30)/하부기판(38)과 격벽(44) 사이에 마련된방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동되게 하는 ADS(Address and Display Separation) 구동방법이 대표적이다. ADS 구동방법에서의 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.
여기서, 리셋기간에는 제 1 및 제 2 공통서스테인전극(Z1, Z2)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(Y)에 주사펄스가 공급됨과 아울러 어드레스전극(X)에 데이터 펄스가 공급되어 주사/서스테인전극(Y)과 어드레스전극(X) 간에 어드레스 방전이 일어난다.
어드레스 방전시에는 상/하부 유전체층(34, 42)에 벽전하가 형성된다. 서스테인기간에는 도 5와 같이 주사/서스테인전극(Y) 및 제 1 및 제 2 공통서스테인전극(Z1, Z2)에 교번적으로 공급되는 펄스신호(VSUS)에 의해 주사/서스테인전극(Y)및 제 1 및 제 2 공통서스테인전극(Z1, Z2) 간에 서스테인 방전이 일어난다.
이를 상세히 설명하면, 주사/서스테인전극(Y) 및 제 1 및 제 2 공통서스테인전극(Z1, Z2)에 펄스신호(VSUS)가 공급되면 주사/서스테인전극(Y) 및 제 1 및 제 2 공통서스테인전극(Z1, Z2)이 음극 및 양극을 반복하면서 서스테인 방전이 발생한다.
이와 같은, 본 발명의 제 1 실시 예에 따른 PDP는 어드레스 방전시 제 1 및 제 2 공통서스테인전극(Z1, Z2)에는 도 6과 같이 플로팅전압을 공급하거나 도 7과 같이 일정전압을 공급하게 된다. 여기서, 일정전압의 범위는 주사/서스테인전극(Y)에 공급되는 스캔펄스의 전압의 절대값보다 낮게 공급된다.
이에 따라, 제 1 및 제 2 공통서스테인전극(Z1, Z2) 사이에 형성된 주사/서스테인전극(Y)과 어드레스전극(X) 간의 일어나는 어드레스 방전에 의해 발생된 하전입자들이 제 1 및 제 2 공통서스테인전극(Z1, Z2)에 의해 상하로 인접한 방전셀들에 유동되는 것이 방지되어 오방전이 발생하지 않는다. 즉, 어드레스 방전시 제 1 및 제 2 공통서스테인전극(Z1, Z2)에는 플로팅전압이 공급되어 플로팅전극이 된다. 이때, 제 1 및 제 2 공통서스테인전극(Z1, Z2)의 전계는 플로팅전극 상부에는 같은 전압이 유기되어 있으므로 전압차가 발생하지 않기 때문에 제로(Zero)가 된다. 이에 따라, 하전입자를 국부적으로 가속 시킬 수 있는 힘이 사라지게 되어 제 1 및 제 2 공통서스테인전극(Z1, Z2) 넘어로 하전입자가 넘어가지 못하게 된다.
또한, 본 발명의 제 1 실시 예에 따른 PDP는 서스테인 방전시 제 1 및 제 2 공통서스테인전극(Z1, Z2)과 주사/서스테인전극(Y) 사이의 방전경로가 종래보다 늘어났기 때문에 발광효율이 향상된다.
도 8은 본 발명의 제 2 실시 예에 따른 PDP의 방전셀을 나타내는 평면도이다.
도 8을 참조하면, 본 발명의 제 2 실시 예에 따른 PDP의 방전셀은 도시하지 않은 상부기판 상에 주사/서스테인전극(Y)을 사이에 두고 형성되어진 제 1 및 제 2 공통서스테인전극(Z1, Z2)과, 도시하지 않은 하부기판 상에 형성된 격벽(64)을 구비한다.
주사/서스테인전극(Y)은 투명전극(62Y)과, 투명전극(62Y)의 선폭보다 작은 선폭을 가지며 투명전극(62Y)의 중앙부에 형성되는 버스전극(63Y)을 포함한다. 투명전극(62Y)은 투명전도성금속 예를 들면, 인듐틴옥사이드(Indium-Tin-Oxide)로 방전셀의 중앙부에만 형성된다. 버스전극(63Y)은 크롬(Cr) 등의 금속으로 저항이 높은 투명전극(62Y)에 의한 전압강하를 줄이는 역할을 한다.
제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각은 주사/서스테인전극(Y)을 사이에 두고 형성되는 제 1 투명전극(62Z) 및 제 2 투명전극(72Z)과, 제 1 투명전극(62Z) 및 제 2 투명전극(72Z)의 선폭보다 작은 선폭을 가지며 제 1 투명전극(62Z) 및 제 2 투명전극(72Z)의 일측 가장자리에 형성되는 제 1 버스전극(63Z) 및 제 2 버스전극(73Z)을 포함한다.
이와 같은, 주사/서스테인전극(Y)의 투명전극(62Y)과 제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각의 제 1 투명전극(62Z) 및 제 2 투명전극(72Z)은 방전셀 내에서의 방전경로를 길게하기 위해서, 주사/서스테인전극(Y)의 투명전극(62Y)은 방전셀의 중앙부에서 제 1 및 제 2 공통서스테인전극(Z1, Z2) 쪽으로 사각형 형태로 돌출된다. 이와 대응되게 제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각의 제 1 투명전극(62Z) 및 제 2 투명전극(72Z)은 사각형 형태로 돌출된 주사/서스테인전극(Y)의 투명전극(62Y)만큼 사각형 형태로 오목하게 형성된다.
이로 인해, 방전셀 내에서의 대향되는 주사/서스테인전극(Y)과 제 1 및 제 2 공통서스테인전극(Z1, Z2) 간의 방전경로가 길어지게 된다.
격벽(64)은 도시하지 않은 어드레스전극과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 PDP는 어드레스 방전시 제 1 및 제 2 공통서스테인전극(Z1, Z2)에는 도 6과 같이 플로팅전압을 공급하거나 도 7과 같이 일정전압을 공급하게 된다. 여기서, 일정전압의 범위는 주사/서스테인전극(Y)에 공급되는 스캔펄스의 전압의 절대값보다 낮게 공급된다.
이에 따라, 제 1 및 제 2 공통서스테인전극(Z1, Z2) 사이에 형성된 주사/서스테인전극(Y)과 어드레스전극(X) 간의 일어나는 어드레스 방전에 의해 발생된 하전입자들이 제 1 및 제 2 공통서스테인전극(Z1, Z2)에 의해 상하로 인접한 방전셀들에 유동되는 것이 방지되어 오방전이 발생하지 않는다.
또한, 본 발명의 제 2 실시 예에 따른 PDP는 서스테인 방전시 제 1 및 제 2 공통서스테인전극(Z1, Z2)과 주사/서스테인전극(Y) 사이의 방전경로가 종래보다 늘어났기 때문에 발광효율이 향상된다.
도 9는 본 발명의 제 3 실시 예에 따른 PDP의 방전셀을 나타내는 평면도이다.
도 9를 참조하면, 본 발명의 제 3 실시 예에 따른 PDP의 방전셀은 도시하지 않은 상부기판 상에 주사/서스테인전극(Y)을 사이에 두고 형성되어진 제 1 및 제 2 공통서스테인전극(Z1, Z2)과, 도시하지 않은 하부기판 상에 형성된 격벽(64)을 구비한다.
주사/서스테인전극(Y)은 투명전극(82Y)과, 투명전극(82Y)의 선폭보다 작은 선폭을 가지며 투명전극(82Y)의 중앙부에 형성되는 버스전극(83Y)을 포함한다. 투명전극(82Y)은 투명전도성금속 예를 들면, 인듐틴옥사이드(Indium-Tin-Oxide)로 방전셀의 중앙부에만 형성된다. 버스전극(83Y)은 크롬(Cr) 등의 금속으로 저항이 높은 투명전극(82Y)에 의한 전압강하를 줄이는 역할을 한다.
제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각은 주사/서스테인전극(Y)을 사이에 두고 형성되는 제 1 투명전극(82Z) 및 제 2 투명전극(92Z)과, 제 1 투명전극(82Z) 및 제 2 투명전극(92Z)의 선폭보다 작은 선폭을 가지며 제 1 투명전극(82Z) 및 제 2 투명전극(92Z)의 일측 가장자리에 형성되는 제 1 버스전극(83Z) 및 제 2 버스전극(93Z)을 포함한다.
이와 같은, 주사/서스테인전극(Y)의 투명전극(82Y)과 제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각의 제 1 투명전극(82Z) 및 제 2 투명전극(92Z)은 방전셀 내에서의 방전경로를 길게하기 위해서, 주사/서스테인전극(Y)의 투명전극(82Y)은 방전셀의 중앙부에서 제 1 및 제 2 공통서스테인전극(Z1, Z2) 쪽으로 곡선 형태로 돌출된다. 이와 대응되게 제 1 및 제 2 공통서스테인전극(Z1, Z2) 각각의 제 1 투명전극(82Z) 및 제 2 투명전극(92Z)은 곡선 형태로 돌출된 주사/서스테인전극(Y)의 투명전극(82Y)만큼 곡선 형태로 오목하게 형성된다.
이로 인해, 방전셀 내에서의 대향되는 주사/서스테인전극(Y)과 제 1 및 제 2 공통서스테인전극(Z1, Z2) 간의 방전경로가 길어지게 된다.
격벽(64)은 도시하지 않은 어드레스전극과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
이와 같은, 본 발명의 제 3 실시 예에 따른 PDP는 어드레스 방전시 제 1 및 제 2 공통서스테인전극(Z1, Z2)에는 도 6과 같이 플로팅전압을 공급하거나 도 7과 같이 일정전압을 공급하게 된다. 여기서, 일정전압의 범위는 주사/서스테인전극(Y)에 공급되는 스캔펄스의 전압의 절대값보다 낮게 공급된다.
이에 따라, 제 1 및 제 2 공통서스테인전극(Z1, Z2) 사이에 형성된 주사/서스테인전극(Y)과 어드레스전극(X) 간의 일어나는 어드레스 방전에 의해 발생된 하전입자들이 제 1 및 제 2 공통서스테인전극(Z1, Z2)에 의해 상하로 인접한 방전셀들에 유동되는 것이 방지되어 오방전이 발생하지 않는다.
또한, 본 발명의 제 3 실시 예에 따른 PDP는 서스테인 방전시 제 1 및 제 2 공통서스테인전극(Z1, Z2)과 주사/서스테인전극(Y) 사이의 방전경로가 종래보다 늘어났기 때문에 발광효율이 향상된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은주사/서스테인전극을 사이에 두고 제 1 및 제 2 공통서스테인전극을 형성하여 어드레스 방전시 제 1 및 제 2 공통서스테인전극에 일정전압을 공급하거나 플로팅시킴으로써, 어드레스 방전시 발생된 하전입자가 인접한 방전셀로 유동되는 것을 방지하여 오방전을 방지하게 된다.
또한, 투명전극의 구조를 사각형 또는 원형으로 돌출시키거나 오목하게 형성하여 방전셀내의 방전경로를 길게하여 발광효율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

  1. 소정간격 이격되어 나란하게 형성되는 제 1 및 제 2 공통서스테인전극과,
    상기 제 1 및 제 2 공통서스테인전극 사이에 형성되는 주사/유지전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    어드레스 방전시 상기 제 1 및 제 2 공통유지전극을 플로팅시키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    어드레스 방전시 상기 제 1 및 제 2 공통유지전극에는 소정 크기의 전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 공통유지전극에는 소정 크기의 전압은 상기 주사/유지전극에 공급되는 전압의 절대값보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 주사/유지전극은,
    제 1 투명전극과,
    상기 제 1 투명전극의 중심부를 지나고 상기 투명전극보다 좁은 폭을 가지는 제 1 금속전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 5 항에 있어서,
    상기 주사/유지전극의 제 1 투명전극은 제 1 선폭을 가지는 기준라인과,
    상기 방전셀의 중심부에서 상기 기준라인으로부터 돌출된 돌출부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 5 항에 있어서,
    상기 주사/유지전극의 제 1 투명전극은 상기 방전셀 중심부에서만 제 1 및 제 2 공통서스테인전극 쪽으로 돌출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 주사/유지전극의 제 1 투명전극은 사각형 및 원형 중 어느 하나의 형태로 돌출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 제 1 및 제 2 공통서스테인전극 각각은,
    제 2 투명전극과,
    상기 제 2 투명전극의 일측을 지나고 상기 제 2 투명전극의 폭보다 좁은 폭을 가지는 제 2 금속전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 9 항에 있어서,
    상기 제 2 투명전극은 방전셀의 중심부에서 오목하게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020010071785A 2001-11-19 2001-11-19 플라즈마 디스플레이 패널 KR20030041054A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010071785A KR20030041054A (ko) 2001-11-19 2001-11-19 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010071785A KR20030041054A (ko) 2001-11-19 2001-11-19 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20030041054A true KR20030041054A (ko) 2003-05-23

Family

ID=29570057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010071785A KR20030041054A (ko) 2001-11-19 2001-11-19 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR20030041054A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587675B1 (ko) * 2004-06-10 2006-06-08 엘지전자 주식회사 플라즈마 표시 패널
KR100696474B1 (ko) * 2004-08-20 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100708648B1 (ko) * 2004-09-23 2007-04-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100708653B1 (ko) * 2004-11-15 2007-04-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587675B1 (ko) * 2004-06-10 2006-06-08 엘지전자 주식회사 플라즈마 표시 패널
KR100696474B1 (ko) * 2004-08-20 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100708648B1 (ko) * 2004-09-23 2007-04-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100708653B1 (ko) * 2004-11-15 2007-04-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Similar Documents

Publication Publication Date Title
KR100364396B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US6906689B2 (en) Plasma display panel and driving method thereof
KR100389025B1 (ko) 플라즈마 디스플레이 패널
KR20030041054A (ko) 플라즈마 디스플레이 패널
KR20030027436A (ko) 플라즈마 디스플레이 패널
KR100538323B1 (ko) 플라즈마 디스플레이 패널
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR100397431B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100426191B1 (ko) 플라즈마 디스플레이 패널
KR100501981B1 (ko) 플라즈마 디스플레이 패널
KR100505984B1 (ko) 플라즈마 디스플레이 패널
KR100348964B1 (ko) 플로팅 전극이 삽입된 플라즈마 디스플레이 패널
KR100392955B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100400377B1 (ko) 플라즈마 디스플레이 패널
KR100404847B1 (ko) 플라즈마 디스플레이 패널
KR100425483B1 (ko) 플라즈마 디스플레이 패널
KR100421488B1 (ko) 플라즈마 디스플레이 패널
KR100400373B1 (ko) 플라즈마 디스플레이 패널
KR100421483B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100824674B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020020385A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421476B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR20030040720A (ko) 플라즈마 디스플레이 패널
KR20020068548A (ko) 플라즈마 디스플레이 패널
KR20040060337A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application